CN100461152C - 数字信号处理器、数据处理方法、数字信号处理系统 - Google Patents

数字信号处理器、数据处理方法、数字信号处理系统 Download PDF

Info

Publication number
CN100461152C
CN100461152C CNB018076920A CN01807692A CN100461152C CN 100461152 C CN100461152 C CN 100461152C CN B018076920 A CNB018076920 A CN B018076920A CN 01807692 A CN01807692 A CN 01807692A CN 100461152 C CN100461152 C CN 100461152C
Authority
CN
China
Prior art keywords
bit
path
multiplier
multiplexer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018076920A
Other languages
English (en)
Other versions
CN1973283A (zh
Inventor
B·C·阿尔德里奇
J·弗理德曼
P·迈耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1973283A publication Critical patent/CN1973283A/zh
Application granted granted Critical
Publication of CN100461152C publication Critical patent/CN100461152C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G06F7/5324—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel partitioned, i.e. using repetitively a smaller parallel parallel multiplier or using an array of such smaller multipliers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7857—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers) using interleaved memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/509—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/3808—Details concerning the type of numbers or the way they are handled
    • G06F2207/3812—Devices capable of handling different types of numbers
    • G06F2207/382—Reconfigurable for different fixed word lengths
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/3808—Details concerning the type of numbers or the way they are handled
    • G06F2207/3828—Multigauge devices, i.e. capable of handling packed numbers without unpacking them

Abstract

在一个实施例中，数字信号处理器(DSP)处理n比特数据和(n/2)比特数据两种数据。所述DSP包括多条处理通路。第1处理通路处理n比特数据。第2处理通路处理(n/2)比特数据。所述多条处理通路可通过使用多个元件建立或可以共享一些元件。当所述处理通路共享元件时，一次仅可使用所述处理通路中的一条。

Description

数字信号处理器、数据处理方法、数字信号处理系统
技术领域
本发明涉及数字信号处理器，尤其涉及用于处理减少的数据大小的数字信号处理器。
背景技术
数字信号处理涉及信号的数字形式表示以及使用数值计算对这样的信号表示进行变换或处理。在诸如无线通信、连网以及多媒体的领域中，对于当今的高技术产品来说数字信号处理是核心技术。数字信号处理技术流行的一个原因是低成本的、功能强大的数字信号处理器(DSP)的发展向工程技术人员提供了可靠计算能力以便宜而有效地实现这些产品。自从在80年代初期开发了最初的DSP以来，DSP结构和设计已发展到这样的程度，即即使对视频速率序列的复杂的实时处理也能进行。
一般用固定规模构造DSP。根据要处理的最大数据量来选择DSP的规模。例如，将用于处理16比特数据的DSP需要具体大小的乘法器和累加器，以确保正确地处理数据。尽管这些DSP能够处理少于16比特的数据，这样做造成DSP硬件的一部分剩余而未使用。这就降低了该DSP的效率。
发明内容
本发明提供了一种数字信号处理器，包括：在n比特乘法器中处理多达n比特数据的第1处理通路；以及处理多达n/2比特数据的第2处理通路，所述第2处理通路包括多个n/2比特算术逻辑单元；以及控制向所述n比特乘法器提供n比特数据的第1多路复用器，以及控制向所述第2处理通路提供n/2比特数据的与所述第1处理通路分离的第2多路复用器，使得所述第1处理通路和所述第2处理通路并行操作。
本发明还提供了一种数字信号处理系统，包括：总线；以及数字信号处理器，包括：处理多达n比特数据的乘法器，以及处理多达n/2比特数据的至少两个算术逻辑单元；以及控制向所述乘法器提供n比特数据的第1多路复用器，以及控制向所述至少两个算术逻辑单元提供n/2数据的第2多路复用器，使得所述乘法器和所述至少两个算术逻辑单元并行操作。
附图说明
根据阅读下面的详细描述并参考附图，本发明的这些和其它特点和优点将变得更清楚。
图1是根据本发明的实施例的用于通用n比特操作方式的数字信号处理器的示意图。
图2是根据本发明的实施例的用于n比特或(n/2)比特操作方式的数字信号处理器的示意图。
图3是根据本发明的实施例的用于n比特或(n/2)比特操作方式，提供内插功能的数字信号处理器的示意图。
图4是根据本发明的实施例的包括用于(n/2)比特操作的分量乘法器的数字信号处理器的示意图。
图5是根据本发明的另一实施例的用于n比特或(n/2)比特操作方式的数字信号处理器的示意图。
具体实施方式
图1中示意地说明了通用数字信号处理器(DSP)100。所述DSP 100包括多路复用器115、120、150、155、160、乘法器135、触发器140、145、170、算术逻辑单元(ALU)165以及累加器175。设计所述DSP 100用于处理n比特数据，对于图1中所示出的示例性DSP 100来说n等于16。可理解到DSP 100操作的数据的大小是设计选择的问题。此外，应该理解到本发明的范围不限于带有这些元件的DSP。
所述DSP 100接收来自数据总线的16比特数据105、110形式的数据。每条数据总线向DSP 100提供多个16比特数据集105、110。把所述多个16比特数据集105输入到多路复用器115中，而把所述多个16比特数据集110输入到多路复用器120中。多路复用器115从所述多个16比特数据集105中选择单个16比特数据集125。多路复用器120从所述多个16比特数据集110中选择单个16比特数据集130。由DSP 100处理经选择的16比特数据集125、130。
乘法器135接收从多路复用器115、120选择的16比特数据集125、130。可以把所述乘法器135配置成将两个n比特数据集相乘。为了确保正确的运算，所述乘法器135可以是至少2n比特大小。在本示例性实施例中，所述乘法器135可以至少是32比特大小，以允许两个16比特数相乘。当然，所述乘法器135可以使两个至多16比特且包括16比特的任意大小的数相乘。然而，如果所述乘法器135乘小于16比特的数，则所述乘法器135的一部分就剩余而未使用。由于所述乘法器135的未使用的部分，所述DSP 100就不能以所想要的效率工作。
在该实施例中，把所述乘法运算的结果转送到触发器140、145。所述触发器140、145是利用电子锁存电路的存储器元件。所述触发器140、145包含所述乘法处理的部分乘积。在所述触发器140、145中的所述部分乘积的组合等于所述乘法器135的结果。所述触发器140、145将所述部分乘积传递给多路复用器150、155。所述多路复用器150、155以及160选择适当的数据以传送到ALU 165。所述多路复用器160接收累加器175的值作为输入。如果仅想要所述乘法器135的结果，多路复用器160将不把数据传送到ALU 165。所述ALU165进行基本算术和逻辑运算。在一个实施例中，所述ALU 165以全加器构造。全加器一次加3比特，并以和与进位的形式产生结果。所述ALU 165取来自所述乘法器135的结果，并将该结果加到存储于所述多路复用器160中的累加器175的前一值上。
可以把所述ALU 165的输出提供给触发器170以及累加器175。所述触发器170具有所述ALU 165的最后值的结果。所述累加器175值代表所有来自ALU165的先前结果的总数。把所述ALU 165的最近输出加到累加器175，然后在反馈回路中把新的累加器值提供给所述多路复用器160，以可能包含于下一ALU165的运算中。还把所述新的累加器值作为输入提供给多路复用器180。还可把所述触发器170的值作为输入提供给所述多路复用器180。所述多路复用器180允许DSP 100选择是输出所述累加器175的值还是输出来自所述ALU 165的最近的值。一旦经选择以后，就把该数据发送到输出185。
图2示出了根据本发明的用于n比特或(n/2)比特操作方式的DSP 200的示意图。所述DSP 200包括多路复用器115、120、205、210、235、240、245、250、285、乘法器135、触发器140、145、265、270、算术逻辑单元(ALU)225、230、255、260以及累加器275、280。所述DSP 200可用于处理n比特或(n/2)比特数据，对于图2中所示出的示例性DSP 200来说n等于16。从而所述DSP 200可有效地工作于8比特模式或16比特模式。可理解到DSP 200操作的数据的大小是设计选择的问题而不影响本发明的范围。
所述DSP 200接收来自数据总线的16比特数据105、110形式的数据。每条数据总线向DSP 200提供多个16比特数据集105、110。把所述多个16比特数据集105输入到多路复用器115中，而把所述多个16比特数据集输入到多路复用器120中。多路复用器115从所述多个16比特数据集105中选择单个16比特数据集125。多路复用器120从所述多个16比特数据集110中选择单个16比特数据集130。由DSP 200处理经选择的16比特数据集125、130。
所述DSP 200可以以8比特模式或16比特模式处理经选择的16比特数据集125、130。所述DSP 200包括多路复用器205、210、235、240以及ALU 225、230，它们可与多路复用器135并行操作并支持DSP 200的(n/2)比特或8比特操作。所述多路复用器205、210接收来自多路复用器115、120的经选择的16比特数据集125、130。多路复用器205从所述输入数据125、130中选择适当的16比特数据并输出8比特数据215。多路复用器210也从所述输入数据125、130中选择适当的16比特数据并输出8比特数据220。当然，来自所述数据总线的原始数据可以是8比特的，在这种情况下，把所述8比特数据通过所述多路复用器115、120、205、210传送到ALU 225、230。
所述ALU 225、230接收所述8比特数据215、220并执行由所述DSP 200控制的基本算术和逻辑运算。然后把这些运算的结果输出到多路复用器235、240。然后所述多路复用器235、240可以将该数据提供给多路复用器245、250或直接提供给多路复用器285。所述多路复用器235、240还考虑到求和功能和求差功能的选择，从而考虑到绝对值功能的处理。
如果希望n比特处理，可以使用乘法器135。如上所述，把所述乘法器135设计成将两个n比特数相乘并因此所述乘法器至少是2n比特大小。如果所述乘法器135乘小于n比特的数，所述乘法器135的一部分就剩余而未使用，而所述DSP不能以想要的效率工作。因此，如果需要处理(n/2)比特或更小的数，可以使用ALU 225、230。这增加了所述DSP 200的效率。
把所述乘法运算的结果传递给触发器140、145。所述触发器140、145包含所述乘法处理的部分乘积。在所述触发器140、145中的所述部分乘积的组合等于所述乘法器135的结果。所述触发器140、145将所述部分乘积传递给多路复用器245、250。所述多路复用器235、240也将来自所述ALU 225、230的数学运算的结果传递给所述多路复用器245、250。根据所述DSP 200的操作方式，所述多路复用器245、250选择适当的数据，以传递给ALU 255、260。使用2个(n/2)比特ALU 255、260替代图1的16比特DSP 100中的1个n比特ALU。所述ALU 255取来自所述多路复用器245的数据，并将该结果加到累加器275的前一值上。所述ALU 260取来自所述多路复用器250的数据，并将该结果加到累加器280的前一值上。
可以把所述ALU 255的输出提供给触发器265以及累加器275。所述触发器265仅包含所述ALU 255的最后值的结果。所述累加器275值代表所有来自ALU 255的先前结果的总数。然后可以把所述ALU 255的最近输出加到所述累加器275。然后在反馈回路中把新的累加器值提供给所述ALU 255。还可以把所述新的累加器值作为输入提供给多路复用器285。还可把所述触发器265的值作为输入提供给所述多路复用器285。
可以以类似的方式把所述ALU 260的输出提供给触发器265和累加器280。所述触发器270总是包含所述ALU 260的最近值。所述累加器280值代表所有来自ALU 260的先前结果的总数。然后可以把所述ALU 260的最近输出加到所述累加器280。然后在反馈回路中把新的累加器值提供给所述ALU 260。还可以把所述新的累加器值作为输入提供给多路复用器285。还可把所述触发器270的值作为输入提供给所述多路复用器285。
所述多路复用器285允许DSP 200选择所述DSP 200应该输出哪个值。一旦经选择以后，就把该数据发送到输出290。
图3是用于n比特或(n/2)比特操作方式，提供内插功能的DSP 300的示意图。所述DSP 300将图2的DSP 200的n比特或(n/2)比特乘法阶段与图1的DSP 100的单个ALU 165组合在一起。
图4是根据本发明的实施例的包括用于(n/2)比特操作的分量乘法器的DSP 400的示意图。所述DSP 400接收来自数据总线(未示出)的16比特数据集105、110形式的数据。每条数据总线向DSP 400提供多个16比特数据集105、110。把所述多个16比特数据集105输入到多路复用器115中，而把所述多个16比特数据集110输入到多路复用器120中。多路复用器115从所述多个16比特数据集105中选择单个16比特数据集125。多路复用器120从所述多个16比特数据集110中选择单个16比特数据集130。
多路复用器405接收所述数据125并输出多个8比特数据串415、420。乘法器435接收所述8比特数据串415、420作为输入。多路复用器410接收所述数据130并输出多个8比特数据串425、430。乘法器440接收所述8比特数据串425、430作为输入。当然，来自所述数据总线的原始数据可以是8比特的，在这种情况下，把所述8比特数据通过所述多路复用器115、120、405、410传送到乘法器435、440。
所述乘法器435接收来自所述多路复用器405的经选择的8比特数据415、420。所述乘法器440接收来自所述多路复用器410的经选择的8比特数据425、430。把所述乘法器435、440的每一个设计成将两个(n/2)比特数据串相乘。为了确保正确运算，所述乘法器435、440至少是n比特大小。可以使用所述较大乘法器135的一部分来实现所述乘法器435、440。当使用所述乘法器135乘小于n比特的数时，所述乘法器135的一部分就剩余而未使用从而不能以想要的效率工作。通过将所述乘法器135分成较小部分，或简单地使用两个较小的乘法器435、440，可以以更有效的方式处理所述(n/2)比特数据串。
把所述乘法运算的结果传递给触发器140、145。所述触发器140、145将所述结果传递给所述多路复用器245、250。可以以上述关于图2的操作那样操作所述DSP400的剩余部分。所述DSP 400的输出445可以是所述触发器265、所述累加器275、所述累加器280或所述触发器270的结果。
图5是根据本发明的另一实施例的用于n比特或(n/2)比特操作方式的数字信号处理器的示意图。图5中的DSP 500是图2的DSP 200的修改版本。在图5中，在多路复用器235和触发器140之间放置多路复用器505。第2多路复用器510置于多路复用器240和触发器145之间。所述多路复用器505和510允许选择输入，以提供给所述触发器140、145。也可以类似地修改图3的DSP 300。
可以使用根据本发明的实施例的DSP来代替要求数字处理的设备中的专用集成电路(ASIC)。一些例子包括数字摄影机、计算机、蜂窝网电话机以及个人数字助理。例如，根据本发明的一个实施例的DSP可用于利用因特网访问的移动视频通信设备。所述DSP可以进行处理视频数据所必需的计算。
对于本领域的普通技术人员来说，本发明的众多变化和修正将变得显而易见。因此，可以以其它具体形式实现本发明而不背离其要旨或本质特性。考虑到所述详细实施例仅是说明性的而不是限制性的，并且因此本发明的范围由附加的权利要求而不是由上述说明指出。在所述权利要求的等价要求的意义和范围内的所有改变，要包含于所述范围内。例如，虽然所述揭示基于(n/2)数据来描述划分，但是相同的技术可适用于任何分割，如(n/3)、(n/4)等。所述划分一般分成(n/m)个部分。

Claims (15)

1.一种数字信号处理器，包括：
在n比特乘法器中处理多达n比特数据的第1处理通路；以及
处理多达n/2比特数据的第2处理通路，所述第2处理通路包括至少两个n/2比特算术逻辑单元；以及
控制向所述n比特乘法器提供n比特数据的第1多路复用器，以及控制向所述第2处理通路提供n/2比特数据的与所述第1处理通路分离的第2多路复用器，使得所述第1处理通路和所述第2处理通路并行操作。
2.如权利要求1所述的数字信号处理器，其特征在于所述第1处理通路处理多达16比特数据。
3.如权利要求2所述的数字信号处理器，其特征在于所述第2处理通路处理多达8比特数据。
4.如权利要求1所述的数字信号处理器，其特征在于在所述第2处理通路中处理n/2比特或更少的数据。
5.一种处理数据的方法，包括：
确定要处理的数据的大小；
如果所述数据大小大于n/2，则选择第1处理通路，所述第1处理通路在n比特乘法器中处理多达n比特数据；
如果所述数据大小小于等于n/2，则选择第2处理通路，所述第2处理通路处理多达n/2比特数据，所述第2处理通路包括至少两个n/2比特算术逻辑单元；
使用第1多路复用器控制向所述n比特乘法器提供n比特数据，使用与所述第1处理通路分离的第2多路复用器来控制向所述第2处理通路提供n/2比特数据，从而并行操作所述第1处理通路和所述第2处理通路。
6.如权利要求5所述的方法，其特征在于进一步包括将来自所述第1处理通路的结果存储于触发器之中。
7.如权利要求5所述的方法，其特征在于进一步包括将来自所述第2处理通路的结果存储于触发器之中。
8.如权利要求6所述的方法，其特征在于进一步包括将来自所述第1处理通路的结果加到至少一个算术逻辑单元中的累计值。
9.如权利要求7所述的方法，其特征在于进一步包括将来自所述第2处理通路的结果加到至少一个算术逻辑单元中的累计值。
10.一种数字信号处理系统，包括：
总线；以及
数字信号处理器，包括：
处理多达n比特数据的乘法器，以及
处理多达n/2比特数据的至少两个算术逻辑单元；以及
控制向所述乘法器提供n比特数据的第1多路复用器，以及控制向所述至少两个算术逻辑单元提供n/2比特数据的第2多路复用器，使得所述乘法器和所述至少两个算术逻辑单元并行操作。
11.如权利要求10所述的系统，其特征在于所述乘法器包括单个n比特乘法器。
12.如权利要求10所述的系统，其特征在于所述乘法器包括两个n/2比特乘法器。
13.如权利要求10所述的系统，其特征在于进一步包括至少两个其它的算术逻辑单元以收集经过处理的数据。
14.如权利要求10所述的系统，其特征在于进一步包括存储所述乘法器结果的触发器。
15.如权利要求14所述的系统，其特征在于进一步包括将所述乘法器的结果加到累计值上的至少一个其它的算术逻辑单元。
CNB018076920A 2000-03-31 2001-04-02 数字信号处理器、数据处理方法、数字信号处理系统 Expired - Lifetime CN100461152C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/541,116 US6725360B1 (en) 2000-03-31 2000-03-31 Selectively processing different size data in multiplier and ALU paths in parallel
US09/541,116 2000-03-31

Publications (2)

Publication Number Publication Date
CN1973283A CN1973283A (zh) 2007-05-30
CN100461152C true CN100461152C (zh) 2009-02-11

Family

ID=24158236

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018076920A Expired - Lifetime CN100461152C (zh) 2000-03-31 2001-04-02 数字信号处理器、数据处理方法、数字信号处理系统

Country Status (6)

Country Link
US (2) US6725360B1 (zh)
EP (2) EP1402394A2 (zh)
CN (1) CN100461152C (zh)
AU (1) AU2001251227A1 (zh)
TW (1) TW552523B (zh)
WO (1) WO2001075635A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040193668A1 (en) * 2003-03-31 2004-09-30 Patrick Devaney Virtual double width accumulators for vector processing
JP4690115B2 (ja) * 2005-05-31 2011-06-01 株式会社リコー 制御装置及び画像処理装置
US8549055B2 (en) * 2009-03-03 2013-10-01 Altera Corporation Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry
US8805916B2 (en) * 2009-03-03 2014-08-12 Altera Corporation Digital signal processing circuitry with redundancy and bidirectional data paths
US11036512B2 (en) * 2019-09-23 2021-06-15 Microsoft Technology Licensing, Llc Systems and methods for processing instructions having wide immediate operands

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654733A1 (en) * 1993-11-23 1995-05-24 Hewlett-Packard Company Parallel data processing in a single processor
US5432728A (en) * 1992-07-03 1995-07-11 Sgs-Thomson Microelectronics S.A. Process for performing numerical computations, and arithmetic unit for implementing this process
US5517436A (en) * 1994-06-07 1996-05-14 Andreas; David C. Digital signal processor for audio applications

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161784A (en) * 1978-01-05 1979-07-17 Honeywell Information Systems, Inc. Microprogrammable floating point arithmetic unit capable of performing arithmetic operations on long and short operands
US4748585A (en) * 1985-12-26 1988-05-31 Chiarulli Donald M Processor utilizing reconfigurable process segments to accomodate data word length
US4953119A (en) * 1989-01-27 1990-08-28 Hughes Aircraft Company Multiplier circuit with selectively interconnected pipelined multipliers for selectively multiplication of fixed and floating point numbers
JPH0877002A (ja) * 1994-08-31 1996-03-22 Sony Corp 並列プロセッサ装置
US5717923A (en) * 1994-11-03 1998-02-10 Intel Corporation Method and apparatus for dynamically customizing electronic information to individual end users
US6643765B1 (en) * 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
US6247036B1 (en) 1996-01-22 2001-06-12 Infinite Technology Corp. Processor with reconfigurable arithmetic data path
US6092094A (en) * 1996-04-17 2000-07-18 Advanced Micro Devices, Inc. Execute unit configured to selectably interpret an operand as multiple operands or as a single operand
US5933797A (en) 1997-02-28 1999-08-03 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive dual filter echo cancellation
US6044448A (en) 1997-12-16 2000-03-28 S3 Incorporated Processor having multiple datapath instances
US6418527B1 (en) * 1998-10-13 2002-07-09 Motorola, Inc. Data processor instruction system for grouping instructions with or without a common prefix and data processing system that uses two or more instruction grouping methods
US6370630B1 (en) * 1999-03-19 2002-04-09 Ati International Srl Method and apparatus for controlling data flow in a data processor
KR100325430B1 (ko) * 1999-10-11 2002-02-25 윤종용 상이한 워드 길이의 산술연산을 수행하는 데이터 처리장치 및 그 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432728A (en) * 1992-07-03 1995-07-11 Sgs-Thomson Microelectronics S.A. Process for performing numerical computations, and arithmetic unit for implementing this process
EP0654733A1 (en) * 1993-11-23 1995-05-24 Hewlett-Packard Company Parallel data processing in a single processor
US5517436A (en) * 1994-06-07 1996-05-14 Andreas; David C. Digital signal processor for audio applications

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GAAS LOW-POWER INTEGRATED CIRCUITSFORAHIGH-SPEED DIGITAL SIGNAL PROCESSOR. SINGH H P ET AL.IEEE TRANSACTIONS ON ELECTRON DEVICES,Vol.36 No.2. 1989
GAAS LOW-POWER INTEGRATED CIRCUITSFORAHIGH-SPEED DIGITAL SIGNAL PROCESSOR. SINGH H P ET AL.IEEE TRANSACTIONS ON ELECTRON DEVICES,Vol.36 No.2. 1989 *

Also Published As

Publication number Publication date
CN1973283A (zh) 2007-05-30
WO2001075635A3 (en) 2003-12-31
EP1402394A2 (en) 2004-03-31
EP2296093A3 (en) 2011-12-14
TW552523B (en) 2003-09-11
EP2296093A2 (en) 2011-03-16
US7047271B2 (en) 2006-05-16
WO2001075635A9 (en) 2002-12-19
WO2001075635A2 (en) 2001-10-11
US20040199558A1 (en) 2004-10-07
AU2001251227A1 (en) 2001-10-15
US6725360B1 (en) 2004-04-20

Similar Documents

Publication Publication Date Title
US6601077B1 (en) DSP unit for multi-level global accumulation
US7769797B2 (en) Apparatus and method of multiplication using a plurality of identical partial multiplication modules
US6754805B1 (en) Method and apparatus for configurable multi-cell digital signal processing employing global parallel configuration
WO1996028774A1 (en) Exponentiation circuit utilizing shift means and method of using same
US9372665B2 (en) Method and apparatus for multiplying binary operands
EP1049025A1 (en) Method and apparatus for arithmetic operation
CN108733347A (zh) 一种数据处理方法及装置
CN106682258B (zh) 一种高层次综合工具中的多操作数加法优化方法及系统
CN100461152C (zh) 数字信号处理器、数据处理方法、数字信号处理系统
US7958179B2 (en) Arithmetic method and device of reconfigurable processor
US7607165B2 (en) Method and apparatus for multiplication and/or modular reduction processing
US5696986A (en) Computer processor utilizing logarithmic conversion and method of use thereof
US7194498B2 (en) Higher radix multiplier with simplified partial product generator
US6401106B1 (en) Methods and apparatus for performing correlation operations
US6004022A (en) Product sum operation apparatus
JPS58129653A (ja) 乗算方式
KR20060044102A (ko) 복수 개의 동일한 부분곱 계산 모듈을 포함하는 다중곱셈기 및 다중 곱셈 방법
JP2777265B2 (ja) 高基数開平演算装置
KR100580255B1 (ko) 복수 개의 동일한 부분곱 계산 모듈을 포함하는 다중곱셈기 및 다중 곱셈 방법
KR100420410B1 (ko) 리던던트 바이너리 연산을 이용한 실수-복소수 승산기
US5889691A (en) Apparatus and method for a multiplier unit with high component utilization
CN116090513A (zh) 矩阵乘法的运算方法及装置
KR19990003926A (ko) 곱셈기의 면적 감소와 고속 동작을 위한 부분곱 생성과 부분곱 가산 트리를 구현하는 방법
KR0154773B1 (ko) 두 수의 차로써 표현되는 숫자를 위한 곱셈기
KR20000051112A (ko) 덧셈기만을 사용한 비트 분리 구조의 고속 병렬 디지털 필터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090211

CX01 Expiry of patent term