CN100502018C - 薄膜集成电路的制造方法和元件基片 - Google Patents

薄膜集成电路的制造方法和元件基片 Download PDF

Info

Publication number
CN100502018C
CN100502018C CNB2005800040737A CN200580004073A CN100502018C CN 100502018 C CN100502018 C CN 100502018C CN B2005800040737 A CNB2005800040737 A CN B2005800040737A CN 200580004073 A CN200580004073 A CN 200580004073A CN 100502018 C CN100502018 C CN 100502018C
Authority
CN
China
Prior art keywords
thin film
film integrated
integrated circuit
integrated circuits
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800040737A
Other languages
English (en)
Other versions
CN1914735A (zh
Inventor
山崎舜平
大力浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1914735A publication Critical patent/CN1914735A/zh
Application granted granted Critical
Publication of CN100502018C publication Critical patent/CN100502018C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07758—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for adhering the record carrier to further objects or living beings, functioning as an identification tag
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

用硅晶片形成的IC芯片的应用形式和需求预计会增加，且需要进一步降低成本。本发明的一个目的在于提供一种能以更低成本生产的IC芯片结构和过程。考虑到上述目的，本发明的一项特点在于提供在绝缘基片上形成分离层、并在分离层上形成具有半导体膜作为反应区的薄膜集成电路的步骤，其中不分离上述薄膜集成电路。与将芯片去除圆形硅晶片的情况相比，在使用绝缘基片的情况中对母基片的形状的限制较少。因此，可以实现IC芯片成本的降低。

Description

薄膜集成电路的制造方法和元件基片
技术领域
本发明涉及能存储大量信息的薄膜集成电路的制造方法以及其中制造了薄膜集成电路的元件基片。
背景技术
近年来，在诸如安全和货物管理的需要自动识别的所有领域中都越来越需要能进行无接触数据通信的具有IC芯片的卡片或者具有IC芯片的标签。考虑到应用，因为多数IC卡片或IC标签将在使用之后丢弃，所以需要低成本地制造这种IC卡片或IC标签。对于用硅晶片构成的IC芯片来说尤其需要降低成本。
作为这种IC芯片的一种应用，IC芯片被置于动物的一部分上并用于控制传染病及确保牲畜的质量安全管理。类似地，销售带有IC芯片的蔬菜，该IC芯片存储了关于生产商、生产区域、杀虫剂的使用等信息，以便蔬菜的安全管理。
作为另一应用，提出将IC芯片安装于债券上以防止其滥用，并允许该债券在返回给合格的管理员后可重新使用(参考文件1：日本专利公开No.2001-260580)。
发明内容
用硅晶片构成的这种IC芯片的成本降低接近于极限。但是，预计IC芯片应用的多样性和IC芯片的需求会增长，并需要进一步降低成本。
因此，本发明的一个目的在于提供一种实现更低成本生产的结构和过程。
考虑到以上目的，本发明的一项特点在于在具有绝缘表面的基片(绝缘基片)上形成薄膜集成电路(也称作IDF芯片或半导体器件)，分离该绝缘基片，并防止多个IDF芯片相互分离。
当IDF芯片按此方式形成于绝缘基片上时，与将芯片取出圆形硅晶片的情况相比，对母基片的形状的限制较少。因此，可改进IDF芯片的生产率并可进行其大规模生产。因此，可降低IDF芯片的成本。单位价格极低的IDF芯片可通过降低其单位成本来产生巨大的利润。
此外，通过分离绝缘基片，可重新使用该绝缘基片。因此，本发明可实现比通过抛光硅晶片变薄的常规IC芯片更低的成本。
极薄IDF芯片可通过分离绝缘晶片来制造。在与绝缘基片分离后，可将IDF芯片转移到另一绝缘基片(也称作转移基片)。此时，转移基片最好是具有柔性的基片(以下也称作柔性基片)。在某些情况中，如上所述地将IDF芯片的(包括处于制造过程中的一个)元件转移到另一基片被称作“转移”。
本发明的一个特殊特点在于通过去除绝缘基片上形成的分离层来分离绝缘基片。用于去除分离层的方法包括使用蚀刻剂(气体或液体)的化学去除方法以及施加应力的物理去除方法。特别地，因为可以抑制残渣等的生成，较佳地用蚀刻剂化学去除分离层。更佳地通过形成达到分离层的凹槽并将蚀刻剂引入该凹槽来去除分离层。含卤化物的气体或液体可用作蚀刻剂。例如，ClF3(三氟化氯)、NF3(三氟化氮)、BrF3(三氟化溴)或氟化氢(HF)可用作卤化物。
例如，当天线独立地形成然后附着时，附着要配备天线的基片(也称作天线基片)。此后，可去除分离层。换言之，天线基片具备一开口并被附着到具备有IDF芯片和凹槽的绝缘基片；然而，用蚀刻剂化学去除分离层。因此，天线可被附着到集成IDF芯片而不被相互分开。
作为防止IDF芯片相互分开的另一手段，IDF芯片之间形成的绝缘膜或导电膜的一部分保留不去除，同时形成凹槽(不去除的区域称作连接区)。在这种情况中，通过从选择性形成的凹槽中引入蚀刻剂来去除分离层。此时，因为IDF芯片通过连接区相互连接，多个IDF芯片集成在一起而不相互分开。随后，按需形成天线。
其中如上所述地制造IDF芯片的元件基片的一个特点在于：具有含多个薄膜集成电路的绝缘基片，它们之间有分离层，并具有与绝缘基片相对放置的天线基片，其中天线基片具备天线和开口，且凹槽设置于薄膜集成电路之间以对应于该开口。
具有另一结构的元件基片的一个特点在于：具有含多个薄膜集成电路的绝缘基片，它们之间有分离层，并具有与绝缘基片相对放置的天线基片，其中所述多个薄膜集成电路通过连接区集成，天线基片具备天线和开口，凹槽设置于薄膜集成电路之间以对应于该开口，且开口设置于薄膜集成电路中。
当IDF芯片按此方式形成于绝缘基片上时，与将芯片取出圆形硅晶片的情况相比，对母基片的形状的限制较少。因此，可改进IDF芯片的生产率并可进行其大规模生产。因此，可降低IDF芯片的成本。单位价格极低的IDF芯片可通过将其单位成本来产生巨大的利润。
例如，将使用直径为12英寸的硅晶片的情况中的芯片数量与使用大小为7300×9200mm2的玻璃基片的情况中的芯片数量进行比较。前者(硅晶片)的面积约为73000mm2，而后者(玻璃基片)的面积约为672000mm2。玻璃基片约是硅基片的9.2倍大。不考虑切割边际，面积约为672000mm2的玻璃基片可具备约672000个1mm2的IDF芯片，这是硅基片的约9.2倍。由于使用大小为7300×9200mm2的玻璃基片的IDF芯片的大规模生产可以用比使用12英寸直径硅基片的情况更少的步骤来实现，可以将资金投入量降低到三分之一。
当如上所述地制造IDF芯片而不相互分离时，不再涉及在处理期间用IDF芯片阻塞装置的排出系统。可以降低处理极小IDF芯片的复杂性。大基片上形成的薄IDF芯片可因应力而弯曲。但是，通过制造要集成的IDF芯片可防止翘曲。特别是，通过在IDF芯片之间提供连接区可增强防翘曲效果。
附图说明
图1A和1B示出了制造薄膜集成电路的步骤。
图2A到2C示出了制造薄膜集成电路的步骤。
图3A到3C示出了制造薄膜集成电路的步骤。
图4A到4C示出了制造薄膜集成电路的步骤。
图5A到5C示出了制造薄膜集成电路的步骤。
图6A到6C示出了制造薄膜集成电路的步骤。
图7A和7B示出了制造天线的步骤。
图8A到8C示出了制造薄膜集成电路的步骤。
图9A到9C示出了制造薄膜集成电路的步骤。
图10A到10C示出了制造薄膜集成电路的步骤。
图11A到11C示出了制造薄膜集成电路的步骤。
图12A到12C示出了制造薄膜集成电路的步骤。
图13A到13C示出了制造薄膜集成电路的步骤。
图14A到14E示出了制造薄膜集成电路的步骤。
图15A和15B示出了安装有薄膜集成电路的一制品。
图16A到16C示出了安装有薄膜集成电路的一制品。
图17A和17B示出了安装有薄膜集成电路的一制品。
图18A示出了安装有薄膜集成电路的一制品的应用，且图18B示出了IDF芯片和读取器/写入器的电路配置。
图19A和19B示出了安装有薄膜集成电路的弯曲制品。
图20A和20B示出了制造薄膜集成电路的步骤。
图21A和21B示出了制造薄膜集成电路的步骤。
图22A到22C示出了薄膜集成电路的模式。
图23A和23B示出了制造薄膜集成电路的步骤。
图24示出了薄膜集成电路的制造装置。
图25A到25D示出了制造薄膜集成电路的步骤。
图26A和26B示出了制造薄膜集成电路的步骤。
图27示出了安装有薄膜集成电路的制品。
图28示出了安装有薄膜集成电路的制品。
图29示出了安装有薄膜集成电路的制品。
具体实施方式
这里参考附图描述本发明的较佳实施例。本发明不限于以下描述。本领域的熟练技术人员易于了解，本发明的模式和细节可任意改变而不背离本发明的用途和范围。因此，本发明不被解释为限于实施例模式的以下描述。注意：在用于示出实施例模式的附图中，对具有相似功能的相同部分或一部分给出相同的标号，并省去其重复描述。
(实施例模式1)
在本实施例模式中描述在附着天线基片后去除分离层的模式。
如图1A所示，具有一半导体膜作为活性区的分离层102和薄膜晶体管(也称作TFT)层103顺序地形成于绝缘基片100上，从而形成多个IDF芯片104。虽然以下将描述TFT层的详细结构，半导体薄膜的厚度形成为0.2μm或以下，通常为40nm到170nm，且最好为50nm到150nm。
因为将极薄的半导体薄膜作为活性区，IDF芯片可比用硅晶片形成的芯片更薄。IDF芯片的特定厚度为0.3μm到3μm，通常约2μm。
随后，在TFT层上IDF芯片之间的边界处形成凹槽105。凹槽可通过切割、划线、使用掩模进行蚀刻等而形成。凹槽可形成为具有露出分离层的深度。注意，凹槽并非必然需要形成于IDF芯片之间的每条边界处，它可以一定间隔在IDF芯片之间的边界上形成。
如图21A所示，开口108可形成于TFT层103中。开口需要形成于TFT层103中除形成半导体薄膜的区域以外的区域。当组合凹槽使用这种开口时，可减小凹槽的大小并可缩短去除分离层所需的时间。
由诸如硼硅酸钡玻璃或硼硅酸铝玻璃的玻璃制成的基片、石英基片等可用作绝缘基片。此外，由诸如塑料的合成树脂或丙烯酸制成的基片可用作具有绝缘表面的另一基片，所述塑料由聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)或聚醚砜(PES)代表。也可以使用在其表面上设置了氧化硅、氮化硅等绝缘薄膜的诸如不锈钢的金属、半导体基片等。在使用这种绝缘基片的情况中，与将芯片取出圆形硅晶片的情况相比，对母基片的形状限制较少。因此，可实现IDF芯片成本的降低。
分离层仅需要是包含硅的薄膜，它可以是非晶半导体、其中混合了非晶态和晶态的半非晶半导体(也称作SAS)以及结晶半导体的任何情况。注意，SAS包括其中在非晶半导体内可观察到0.5nm到20nm的晶粒的微晶半导体。分离层可通过溅射法、等离子体CVD法等形成。分离层的厚度最好在30nm到1μm的范围内，并可以是30nm或以下，只要该厚度不低于为薄膜形成装置确定的最小厚度。
分离层可添加诸如磷或硼的元素。该元素可通过加热等激活。可通过添加该元素来增加分离层的反应速度，即蚀刻速度。
基底薄膜形成于分离层上，以使TFT层不被蚀刻。基底薄膜具有包含氧或氮的绝缘膜(诸如氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、氧氮化硅(SiOxNy)(x>y)或氮氧化硅(SiNxOy)(x>y)(x，y＝1，2...)薄膜)的单层结构或具有其叠层结构。
天线基片111具备预定形状的多个天线112并适当地配备开口113。开口具有圆形形状(对应于所谓的孔)、矩形形状(对应于所谓的缝隙)等。此外，开口最好形成为与凹槽105重叠。
用粘合剂等将绝缘基片100附着到天线基片111。包括分散导体的各向异性导体、超声波粘合剂或紫外线固化树脂可用作粘合剂。
如图1B所示，在天线基片附着到绝缘基片的情况下将蚀刻剂115引入开口和凹槽以去除分离层。包含由ClF3所代表的卤化物的气体或液体用作所述蚀刻剂。
在去除分离层后分离绝缘基片。此后，通过切割、划线或激光切割方法切下每个IDF芯片。例如，可使用由玻璃基片吸收的激光(诸如CO2激光)来切割每个IDF芯片。IDF芯片的周边(诸如侧面)可用诸如环氧树脂的有机树脂覆盖。因此，保护IDF芯片与外界隔绝并使其变得容易携带。因此形成的IDF芯片可以是5mm见方(25mm2)或以下，最好为0.3mm平方(0.09mm2)到4mm平方(16mm2)。
本发明的IDF芯片可在没有绝缘表面的情况下完成并安装于制品上。因此，IDF芯片可变薄并减小重量，安装了该IDF芯片的制品也可整体地变薄并减轻重量。
可以安装单独转移到转移基片上的IDF芯片。转移基片最好是柔性基片。由诸如塑料的合成树脂或丙烯酸制成的基片可用作上述柔性基片，所述塑料由聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)或聚醚砜(PES)所代表。
热固性树脂、紫外线固化树脂、环氧树脂、树脂添加剂、双面带等可用作用于附着柔性基片的粘合剂。
作为将IDF芯片转移到柔性基片上的结果，能增加IDF芯片的断裂强度。与形成于绝缘基片上的IDF芯片相比，转移到柔性基片上的IDF芯片可制成更轻、更薄或更柔性。
可重新使用分离的绝缘基片。因此，可降低IDF芯片的成本。在重新使用的情况下，最好控制形成凹槽过程中的切割、划线等，以不损坏该绝缘基片。然而，即使在损坏绝缘基片的情况下，也可通过涂敷法或微滴排放法形成有机树脂或无机薄膜而进行平面化处理。注意，微滴排放法是用于选择性地排放(喷涂)与导电膜、绝缘膜等的材料混合的化合物的微滴(也称作点)，它取决于其模式也称作喷墨法。
如上所述，当在具有绝缘表面的基片上形成IDF芯片时，与将芯片取出圆形硅晶片的情况相比，对母基片形状的限制较少。因此，可改进IDF芯片的生产率并可进行其大规模生产。由于可重新使用绝缘晶片，从而可降低IDF芯片的成本。因此，可实现IDF芯片成本的降低。
与用硅晶片形成的芯片不同，IDF芯片具有作为活性区的0.2μm或以下的半导体薄膜并且很薄。为增加这种薄形IDF芯片的强度，可采用转移到柔性基片上的方法。与用硅晶片构成的芯片相比，这种薄、轻或高度柔性的IDF芯片更难损坏。
与用硅晶片构成的芯片相比，IDF芯片不存在波吸收的危险且具有良好的信号接收性。因为IDF芯片没有硅晶片，所以它可以是透光的。
注意，本实施例模式中描述了将IDF芯片附着到天线的情况；然而，天线可直接形成于IDF芯片上。可通过在未设置天线的绝缘基片上而非天线基片上提供开口来防止IDF芯片的分离。因此，可以获得本发明的效果。
特别地，IDF芯片包括安装了天线的非接触式IDF芯片(取决于应用也称作RFID标签或RFID芯片，或者RFID存储器或RFID处理器)、配备与外部电源连接的终端而未安装天线的接触式IDF芯片、以及作为非接触型和接触型的组合的混合IDF芯片。
本实施例模式中描述了非接触式IDF芯片，但它也可以是接触式IDF芯片或混合IDF芯片。即使在没有天线的接触式IDF芯片的情况中，也能通过在未设置天线的绝缘基片上而非天线基片上提供开口来防止IDF芯片的分离。因此，可获得本发明的效果。
(实施例模式2)
本实施例模式中描述了选择性形成凹槽和部分保留在IDF芯片之间设置的绝缘膜、导电膜等的模式。
如图8A所示，分离层102和TFT层103顺序地形成于绝缘基片100上，从而形成与实施例模式1相类似的多个IDF芯片104。注意，以下描述TFT层的细节。
因为IDF芯片之间的边界处形成的凹槽105是选择性地形成的，可在IDF芯片之间保留绝缘膜、导电膜等。IDF芯片之间的这种绝缘膜、导电膜等被称作连接区106。注意，连接区可具有连接要集成的IDF芯片的功能、并可以具有单层结构或叠层结构。
如图21B所示，开口108可形成于TFT层103中。开口需要形成于TFT层103中除形成半导体膜的区域以外的区域。当结合凹槽使用这种开口时，可减小凹槽大小或者可缩短去除分离层所需的时间。
如图8B所示，蚀刻剂115被引入凹槽105以去除分离层。如实施例模式1中那样，包含由ClF3所代表的卤化物的气体或液体用作所述蚀刻剂。
此时，调节反应时间和引入量，以便也去除连接区106下形成的分离层。连接区下的分离层后退以便去除。因此，绝缘基片被分离；但由于通过连接区集成，IDF芯片相互之间不分离。
如实施例模式1中那样，分离后的绝缘基片可重新使用。
然后，按需形成天线，如图8C所示。在本实施例模式中，附着天线基片111上形成的天线112。此时，天线基片不包含开口。
此后，通过切割、划线或激光切割法来切割IDF芯片。例如，可使用由玻璃基片吸收的激光(诸如CO2激光)来切割IDF芯片。如实施例模式1那样，IDF芯片的周边(诸如侧面)可用诸如环氧树脂的有机树脂覆盖。
在本实施例模式中，IDF芯片可完成而不转移到转移基片上。因此，IDF芯片可变薄并减轻重量，且安装该IDF芯片的制品整体上也可变薄和减轻重量。如实施例模式1那样，IDF芯片可转移到转移基片上。因此，可增加IDF芯片的断裂强度。
(实施例模式3)
本实施例模式中描述将具备开口的天线基片(如实施例模式1中所述的)附着到具备IDF芯片之间的连接区的绝缘基片(如实施例模式2中所述的)的模式。
如图20A所示，分离层102和TFT层103顺序地形成于绝缘基片100上，且选择性地形成凹槽105以在IDF芯片104之间具有连接区106，像实施例模式2一样。
然后，具备天线112和开口113的天线基片111附着其上，像实施例模式1一样。此时，最好附着天线基片以将开口113定位到凹槽105。
如图20B所示，蚀刻剂115被引入开口和凹槽。然后，去除分离层并可分离绝缘基片100。此时，由于通过连接区和天线基片集成，IDF芯片彼此之间不分离。
本实施例模式中描述了在附着天线基片后引入蚀刻剂的情况；然而，蚀刻剂可在附着天线基片前引入。即使在该情况中，也可分离绝缘基片而使IDF芯片不彼此分离，因为IDF芯片通过连接区集成。
此后，通过切割、划线或激光切割法来切割IDF芯片。例如，可使用由玻璃基片吸收的激光(诸如CO2激光)来切割IDF芯片。
此后，像实施例模式1一样，IDF芯片的周边(诸如侧面)可用诸如环氧树脂的有机树脂覆盖。
在本实施例模式中，IDF芯片可完成而不转移到转移基片上。但是，IDF芯片可像实施例模式1中一样被转移到转移基片。因此，可增加IDF芯片的断裂强度。
(实施例1)
本实施例中更详细地描述实施例模式1中所述模式的方法。
图2A是在绝缘基片100上形成12个IDF芯片的情况的俯视图，图2B是沿图2A的线a-b的横截面视图，且图2C是沿图2A的线c-d的横截面视图。
如图2B所示，在绝缘基片100上形成的其间具有分离层102的TFT层包括各自具有绝缘膜的薄膜晶体管128n和128p、形成期望形状图案的半导体膜124、用作栅极绝缘膜的绝缘膜125(以下称作栅极绝缘膜)以及用作栅电极的导电膜126(以下称作栅电极)。半导体膜包括沟道形成区和杂质区(包括源极区、漏极区、GOLD区和LDD区)并可根据所添加杂质元素的导电性而分成n沟道薄膜晶体管128n和p沟道薄膜晶体管128p。半导体膜还包括布线130，它被形成为连接到每个杂质区。
在本实施例中，厚度为30nm到1μm(最好为30nm到50nm)的SAS被用作分离层；但是，可使用上述其它材料。
在本实施例中，绝缘膜可具有叠层结构并具有第一绝缘膜121、第二绝缘膜122和第三绝缘膜123。例如，氧化硅膜用作第一绝缘膜；氧氮化硅膜用作第二绝缘膜；且氧化硅膜用作第三绝缘膜。考虑到基片的杂质扩散等，最好使用氧氮化硅膜。但是，所关注的是氧氮化硅膜与分离层和半导体膜的粘附力较差。因此，最好提供氧化硅膜，它与分离层、半导体膜和氧氮化硅膜具有良好的粘附力。
半导体膜124可以是非晶半导体、混合了非晶态和晶态的SAS、可在非晶半导体内观察到0.5nm到20nm晶粒的微晶半导体以及结晶半导体中的任一情况。
在使用能耐膜形成处理温度的基片(例如石英基片)的情况中，可通过CVD法等在基片上形成结晶半导体膜。
在本实施例中，形成并热处理非晶半导体膜，以形成结晶化的结晶半导体膜。加热炉、激光辐射、从代替激光的灯发出的光的辐射(以下称作灯退火)或其组合可用作热处理。
在使用激光辐射的情况中可使用连续波激光器(CW激光器)或脉冲波激光器(脉冲激光器)；可以使用Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、翠绿宝石激光器、Ti：蓝宝石激光器、铜蒸气激光器和金蒸气激光器中的一个或多个。通过用以上激光器的基波以及基波的二次谐波到四次谐波进行辐射，可获得大粒度的晶体。例如，可使用Nd：YVO4激光器(1064nm的基波)的二次谐波(532nm)或三次谐波(355nm)。那时激光器的能量密度需要在约0.01MW/cm2到100MW/cm2(最好为0.1MW/cm2到10MW/cm2)的范围内。随后，以约10cm/sec到2000cm/sec的扫描速度进行激光辐射。
例如，用图23A所示的光学系统和CW激光器进行结晶化。首先，从激光振荡器290发出的CW激光束由光学系统291拉长并被处理成直线形状。具体地，当激光束通过光学系统291中包含的圆柱透镜或凸透镜时激光束可被处理为直线形状。激光束最好被处理为具有200μm到350μm的点长轴长度。
此后，被处理为直线形状的激光束通过检流计反射镜293和fθ透镜294进入半导体膜124。此时，调节直线激光以在半导体膜上形成具有预定大小的激光点282。此外，fθ透镜294使得激光点282的形状在被辐射对象的表面上恒定，而不管检流计反射镜的角度如何。
此时，用于控制检流计反射镜的振动的设备(控制设备)296振动该检流计反射镜，换言之，改变反射镜的角度。激光点282在一个方向上移动(例如，在图中的X轴方向上)。例如，当检流计反射镜振动半个周期时，激光点在半导体膜上在X轴方向上移动某一宽度(向外)。
随后，半导体膜在Y轴方向上移动XY段295。激光点按同样的方式通过检流计反射镜在半导体膜上沿X轴方向移动(返回)。随着激光束的这种往返移动，激光点沿着路径283移动，以在整个半导体膜上进行激光退火。
如图23B所示，在薄膜晶体管上进行激光退火，使得载流子流向281和激光束到长轴的移动方向(扫描方向)在同一方向上。例如，在半导体膜230具有如图23B所示形状的情况中，半导体膜中形成的源极区230(s)、沟道形成区230(c)和漏极区230(d)可排列成与激光束到长轴的移动方向(扫描方向)平行。结果，载流子通过的晶粒边界会被减小或消除；因此，可改善薄膜晶体管的迁移率。
此外，激光器可具有对半导体膜的入射角θ(0<θ<90°)。因此，可防止激光干涉。
半导体膜可用基波的连续波激光和谐波的连续波激光照射，或者可以用基波的连续波激光和谐波的脉冲波激光照射。通过用多种激光照射能补充能量。
在脉冲波激光的情况中，脉冲激光可以一定的重复频率振荡，使得下一个脉冲的激光在熔化半导体膜之后并在凝固半导体膜之前发射。这使获得在扫描方向上顺序生长的晶粒成为可能。换言之，可能使用具有较低重复频率限制的脉冲束，该重复频率限制被设定为短于前一光束凝固已熔化半导体膜所需的时间。
实际使用的是重复频率为10MHz或以上的脉冲束，它是比正常使用的脉冲束的几十到几百Hz的重复频率高出许多的重复频率。
激光辐射可在诸如稀有气体或氮的惰性气体气氛中进行。这能抑制由于激光辐射引起的半导体表面的粗糙，并防止由于界面状态密度变化引起的阈值变化。
微晶半导体膜可通过使用SiH4和F2或者SiH4和H2形成，随后用如上所述的激光进行辐射来结晶。
在使用加热炉作为另一热处理的情况中，非晶半导体膜在500℃到550℃的温度下加热2到20小时。此时，可在500℃到550℃的范围内将温度设定为多个级别，以逐渐达到较高的温度。由于在第一个较低温度加热步骤处释放非晶半导体膜的氢等，可进行所谓的脱氢以降低结晶期间膜的粗糙度。当加速结晶的金属元素(例如Ni)进一步形成于非晶半导体膜上时，可降低加热温度，这是较佳的。甚至在使用这种金属元素的情况下，可以600℃到950℃的高温进行热处理。
然而，在形成金属元素的情况下，关注的是金属元素会负面影响半导体元件的电特征。因此，需要吸气步骤来降低或去除金属元素。例如，可执行该步骤以通过将非晶半导体膜用作吸气剂来俘获金属元素。
或者，结晶半导体膜可直接形成于形成表面上。在这种情况中，可利用热或等离子体并使用诸如GeF4或F2的氟基气体或者诸如SiH4或Si2H6的硅烷基气体将结晶半导体膜直接形成于形成表面上。在如上所述直接形成结晶半导体膜并需要高温处理的情况中，最好可采用高度耐热的石英基片。
半导体膜的热处理被认为会影响分离层。例如，当通过加热炉或波长为532nm的激光辐射进行热处理时，在某些情况中能量会到达分离层。因此，同时还会使分离层结晶。根据分离层的结晶状态可改进反应速率。
另一方面，为使半导体膜有效结晶，可形成基膜以具有防止激光能量到达分离层的结构。例如，可选择基膜的材料、膜厚和叠层顺序。
与用硅晶片形成的芯片相比，通过上述手段之一形成的半导体膜包含更多的氢。具体地，半导体膜可形成为包含1×1019/cm3到1×1022/cm3、最好为1×1019/cm3到5×1020/cm3的氢。氢会提供所谓的不饱和键终止效应，这会减少半导体膜中的不饱和键。此外，氢能增加IDF芯片的柔性。
此外，通过使得IDF芯片中形成图案的半导体膜的面积率为1％到30％，可防止由于薄膜晶体管的弯曲应力引起的损坏或分离。
具有半导体膜的薄膜晶体管具有0.35V/sec或以下的阈下系数(S-值)，最好为0.25V/sec到0.09V/sec。此外，薄膜晶体管具有10cm2V/sec或以上的迁移率。
当使用这种TFT形成19级环形振荡器时，在3V到5V的电源电压下，其重复速率为1MHz或以上，最好为100MHz或以上。在3V到5V的电源电压下，倒相器每级的延迟时间为26ns，最好0.26ns或以下。
根据上述结构，可获得与TFT一样的功能，但最好形成第一层间绝缘膜127和第二层间绝缘膜129。可用来自第一层间绝缘膜的氢修复半导体膜的损坏、缺陷等。换言之，可获得由于氢引起的不饱和键的终止效应。包含氧或氮的绝缘膜(诸如氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、氧氮化硅(SiOxNy)(x>y)或氮氧化硅(SiNxOy)(x>y)(x，y＝1，2...)薄膜)可用作第一层间绝缘膜。
通过第二层间绝缘膜可改进平面性。有机材料或无机材料可用作该第二层间绝缘膜。聚酰亚胺、丙烯酸、聚酰胺、聚亚胺酰胺、抗蚀剂、苯并环丁烯、硅氧烷或聚硅氧烷可用作有机材料。通过将聚合物材料用作起始材料形成硅氧烷，该聚合物材料中骨架结构由硅和氧的键配置并至少包含氢作为取代基或者包含氟、烷基和芳烃中的至少一个作为取代基。通过将包括具有硅(Si)和氮(N)键的聚合物材料的液体材料用作起始材料来形成聚硅氧烷。包含氧或氮的绝缘膜(诸如氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、氧氮化硅(SiOxNy)(x>y)或氮氧化硅(SiNxOy)(x>y)(x，y＝1，2...)薄膜)可用作无机材料。此外，上述绝缘膜的叠层结构可用作第二层间绝缘膜。当使用有机材料形成第二层间绝缘膜时，改善平面性；然而有机材料吸收会吸收的湿气和氧气。具有无机材料的绝缘膜最好形成于有机材料上以防止上述情况。当包含氮的绝缘膜用作无机材料时，可防止诸如Na的碱离子的进入。
更佳地，提供第四绝缘膜131以覆盖布线130。因为安装有IDF芯片的制品常用手直接接触，因此关注诸如Na的碱离子的扩散。所以，第四绝缘膜最好形成于IDF芯片的顶表面上。包含氧或氮的绝缘膜(诸如氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、氧氮化硅(SiOxNy)(x>y)或氮氧化硅(SiNxOy)(x>y)(x，y＝1，2...)薄膜)可用作该第四绝缘膜。通常，最好使用氮氧化硅(SiNxOy)膜。
此后，在IDF芯片104之间形成凹槽105。凹槽可通过切割、划线、使用掩模的蚀刻等形成。使用切割装置(切块机)的刀片切割方法常用于切割。刀片是嵌入钻石磨料的磨石，其宽度为约30μm到50μm。通过快速旋转刀片来分开TFT层。钻石划线法、激光划线法等可用于划线。在蚀刻的情况中，在通过曝光步骤和显影步骤形成掩模图案后，TFT层可通过干法蚀刻、湿法蚀刻等分离。在干法蚀刻中，可使用大气等离子体法。因此，通过使用上述方法，可在IDF芯片之间形成凹槽。
注意，凹槽不必形成于IDF芯片之间的所有边界处，它可以一定间隔在IDF芯片之间的若干边界形成。
随后，如图3A到3C所示地附着天线基片。图3A是附着有天线基片111的俯视图，图3B是沿图3A的线a-b的横截面视图，且图3C是沿图3A的线c-d的横截面视图。
包括分散导体140的各向异性导体141可用作附着装置。各向异性导体可将IDF芯片的连接端子电结合到天线的连接端子，因为导体可通过因每个连接端子的厚度引起的压力相互结合。因为在导体之间保持了足够的距离，连接端子以外的区域保持不导电。不用各向异性的导体，天线基片可用超声波粘合剂、紫外线固化树脂、双面胶带等加以附着。
天线基片111配备天线112和开口113。天线的位置对应于IDF芯片。如图3B所示，开口113的位置对应于凹槽105。以下描述天线和开口的详细制造步骤。
本实施例中，开口形成于天线之间的每个边界处；然而，它们也可一定间隔在边界上形成。此外，本实施例中描述了开口为圆形的情况；但本发明不限于此。例如，开口可形成为具有缝隙的形状。如上所述，可适当设定凹槽105和开口113的形状和位置。
随后，通过引入含以ClF3为代表的卤化物的气体或液体作为蚀刻剂来去除分离层，如图4A到4C所示。这里，通过使用低压CVD装置在以下条件下去除分离层，如图24所示：气体，ClF3(三氟化氯)；温度，350°C；流速，300sccm；气压，6托；时间，3小时。例如，HF可用作蚀刻剂且二氧化硅(SiO2)可用作分离层。
此外，图24所示的低压CVD装置具有钟状罩89，它使能多个绝缘基片100的处理。ClF3 115通过导气管引入，且不必要的气体通过排气管92排出。此时，IDF芯片不可能被拉入排气管，因为IDF芯片由天线基片集成。此外，例如加热器91的加热装置可设置于装置的侧面上。
图4A是示出引入含由ClF3所代表的卤化物的气体或液体以去除分离层的状态的俯视图，图4B是沿图4A的线a-b的横截面视图，且图4C是沿图4A的线c-d的横截面视图。
图4B示出将含由ClF3所代表的卤化物的气体或液体引入开口113和凹槽105的状态。当加热装置施加的处理温度在100℃到300℃的范围内时，可提升反应速率。结果，可减少ClF3气体的消耗并可缩短处理时间。
通过按此方式引入蚀刻剂，SAS的分离层逐渐后退。随后，可去除绝缘基片，如箭头所指示的。
可设定蚀刻剂、气流速率、温度等以便不蚀刻TFT的每个层。因为本实施例中使用的ClF3具有选择性蚀刻硅的特征，它选择性地去除SAS的分离层。因此，主要含由SAS代表的硅的层可用作分离层，且含氧或氮的绝缘膜可用作基膜。由于分离层和基膜之间反应速率的差异较大，这意味着选择性较高，所以可容易地去除分离层同时保护IDF芯片。在本实施例中，因为在TFT层上下设置的基膜和保护膜以及侧面上暴露的层间绝缘膜、栅极绝缘膜、布线等的边缘部分，TFT层不由ClF3蚀刻。
注意，通过200℃或以上的氯和氟的反应的Cl2(g)+3F2(g)→2ClF3(g)的过程来生成ClF3。ClF3(沸点：11.75°C)可取决于反应场的温度而液化。在这种情况中，也可使用湿法蚀刻，将ClF3用作含卤化物的液体。
与氮混合的ClF3等的气体可用作含卤化物(由ClF3所代表)的另一气体。
蚀刻剂不限于ClF3或卤化物，只要它蚀刻分离层且不蚀刻基膜即可。例如，可使用含氟的等离子体气体，诸如CF4、SF6、NF3或F2。诸如氢氧化四乙铵(TMAH)的强碱溶液可用作另一蚀刻剂。
在用含诸如ClF3的卤化物的气体化学去除分离层的情况中，分离层和基膜的组合不限于上述材料，只要选择性蚀刻的材料用作分离层且不蚀刻的材料用作基膜即可。
即使在如上所述地去除绝缘基片时，IDF芯片也通过天线基片集成。此后，IDF芯片可通过切割、化学或激光切割法而被切割，从而完成IDF芯片。随后，可将IDF芯片安装于制品上。热固化树脂、紫外线固化树脂、环氧树脂、树脂添加剂、双面胶带等可用作用于安装的粘合剂。
尽管可根据上述步骤完成IDF芯片，柔性基片仍可如图5A到5C所示地附着。图5A是示出用粘合剂151附着柔性基片150的状态的俯视图，图5B是沿图5A的线a-b的横截面视图，且图5C是沿图5A的线c-d的横截面视图。
由上述诸如塑料的合成树脂或丙烯酸制成的基片可用作柔性基片。在本实施例中，使用由塑料制成的基片。
热固化树脂、紫外线固化树脂、环氧树脂、树脂添加剂、双面胶带等可用作粘合剂。
通过将IDF芯片转移到柔性基片上可提升IDF芯片的断裂强度。
如图6A到6C所示，通过切割、划线或激光切割法来切割IDF芯片，从而完成在柔性基片上形成的IDF芯片。图6A是示出切割IDF芯片的状态的俯视图，图6B是沿图6A的线a-b的横截面视图，且图6C是沿图6A的线c-d的横截面视图。
因此形成的IDF芯片可安装于制品上。热固化树脂、紫外线固化树脂、环氧树脂、树脂添加剂、双面胶带等可用作用于安装的粘合剂。
在按此方式完成前被集成的IDF芯片可降低处理分开的IDF芯片的复杂度。此外，它们可在被安装到制品上之前都被集成。例如，IDF芯片仅在一个方向上直线切割并置于IDF芯片安装装置上，随后在安装于制品上时沿另一方向切割。这使得降低处理分开的IDF芯片的复杂度并简便安装IDF芯片成为可能。
虽然未示出，但IDF芯片可用树脂或含氮的绝缘膜覆盖以便进行保护，且具体地，IDF芯片的侧面最好用其覆盖。保护IDF芯片改进了IDF芯片的便携性。树脂或含氮的绝缘膜可由与安装IDF芯片的制品相同的材料制成。
在本实施例中，按“面向下”方式使用各向异性的导体安装IDF芯片，其中IDF芯片的连接端子面向天线，如前所述；但IDF芯片也可按“面向上”方式安装，其中连接端子按相反方向面向天线。此时，布线结合方法可用作连接的手段。
如上所述，薄膜晶体管形成于绝缘基片100上，随后分离该绝缘基片100。较佳地，薄膜晶体管被进一步转移到柔性基片。然而，所执行分离的定时或数量不限于本实施例。此外，薄膜晶体管可安装于制品(安装制品)上而不将薄膜晶体管转移到柔性基片。根据转移的次数来确定按“面向上”还是“面向下”方式安装IDF芯片。
随后，参考图7A和7B描述制造天线的步骤。图7A和7B示出了天线基片上矩形线圈天线；但天线的形状并不仅限于此。例如，天线可以是圆形或直线的。
由诸如硼硅酸钡玻璃或硼硅酸铝玻璃的玻璃制成的基片、石英基片、诸如由聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)或聚醚砜(PES)所代表的塑料的合成树脂或丙烯酸制成的基片可用作天线基片。因为天线基片最好较薄，所以薄膜基片是较佳的。
如图7A所示，天线112通过使用喷嘴160的微滴排放法形成于天线基片111上。天线可通过以下任一方法形成：溅射法、印刷法、镀敷法、光刻法、使用金属掩模的蒸镀法及其组合，以代替微滴排放法。第一天线通过溅射法、微滴排放法、印刷法、光刻法或蒸镀法形成，且第二天线通过镀敷法形成，从而形成叠层天线。最好通过微滴排放法或印刷法形成天线，因为导电膜不需要形成图案，从而减少了制造步骤数量。
此外，天线最好具备连接端子135。由于连接端子，天线可容易地与薄膜集成电路连接。可通过增加从喷嘴排放出的微滴或将喷嘴保持于一个位置来形成连接端子。注意，连接端子并非必需提供，且其形状和放置不限于本实施例。
天线可用诸如Ag(银)、Al(铝)、Au(金)、Cu(铜)或Pt(铂)的导电材料形成。在使用电阻相对较高的Al或Au的情况中，布线电阻是所关心的。但是，在天线占据较大面积的情况中，通过使天线变厚或变宽可降低布线电阻。天线可用低电阻材料覆盖并可以是叠层天线。在使用可扩散的诸如Cu的导电材料的情况中，绝缘膜可形成以覆盖天线的形成表面和/或Cu的周边。
在本实施例中，混合到十四烷作为溶剂的Ag从喷嘴160排出以形成天线。此时，由氧化钛(TiOx)制成的基膜可形成于天线基片上以改善Ag的粘附力。
更佳地，在形成后向天线施压以改善平面性。因此，可使天线变薄。可提供加热装置和加压装置，且在此情况中，可同时进行压力处理和热处理。在使用微滴排放的情况中，需要时可将上述热处理与用于去除溶剂的热处理组合。
此外，可在天线基片上形成凹槽，且可在该凹槽中形成天线。因为天线可形成于凹槽中，所以可使天线基片和天线变薄。
此外，天线可形成于天线基片的两侧。在此情况中，天线可通过与上述方法相类似的方法形成于天线基片的另一侧上。因此，可扩展天线长度，从而增加通信距离。
根据连接端子的放置，天线的一部分可形成于天线基片的另一侧上。例如，当如图1A和1B所示地盘绕天线时，根据连接端子的放置，天线的一部分有必要与天线的另一部分相交。此时，需要插入绝缘体以便不缩短天线。然而，天线基片可用作绝缘体。
随后，开口113形成于天线基片中，如图7B所示。开口可物理或化学地形成。在物理形成开口的情况中，可使用激光。此外，可施加热以容易地形成开口，且可用热针等形成开口。在化学形成开口的情况中，可使用诸如干法蚀刻或湿法蚀刻的蚀刻方法。
开口的形状不限于圆形，且可以是矩形、缝隙等。
在本实施例中描述了将天线附着到IDF芯片的情况，但天线可直接形成于IDF芯片上。例如，天线可与布线130形成于同一层中。
在本实施例中描述了非接触式IDF芯片；但它也可以是接触式IDF芯片或混合IDF芯片。
在本实施例中，IDF芯片和天线基片被描述为较厚，以使本实施例易于理解。但是，它们实际上形成得非常薄。
(实施例2)
在本实施例中详细描述实施例模式2中所述模式的具体方法。
图9A是在绝缘基片100上形成12个IDF芯片的情况的俯视图，图9B是沿图9A的线e-f的横截面视图，且图9C是沿图9A的线g-h的横跨连接区域106的横截面视图。注意，与实施例1一样，本实施例中将SAS用作分离层。
如图9B所示，绝缘基片100上形成各自具有绝缘膜的薄膜晶体管128n和128p、形成期望形状图案的半导体膜124、栅极绝缘膜125以及栅电极126，其间具有分离层102。此外，提供布线130以连接到半导体膜中所包含的杂质区。
绝缘膜可具有叠层结构。这里，像实施例1一样，绝缘膜具有第一绝缘膜121、第二绝缘膜122和第三绝缘膜123。
如实施例1中那样，与用硅晶片形成的芯片不同，半导体膜可形成为包含1×1019/cm3到1×1022/cm3、最好为1×1019/cm3到5×1020/cm3的氢。氢会提供所谓的不饱和键终止效应，这会减少半导体膜中的不饱和键。此外，氢能增加IDF芯片的柔性。
此外，通过使得IDF芯片中形成图案的半导体膜的面积率为1％到30％可防止由于薄膜晶体管的弯曲应力引起的损坏或分离。
此外，像实施例1一样，可提供第一层间绝缘膜127和第二层间绝缘膜129。更佳地，可提供第四绝缘膜131以覆盖布线130。
此后，在本实施例中，选择性地形成凹槽105以保留连接区106。像实施例1一样，凹槽可通过切割、划线、使用掩模的蚀刻等形成。在如图9C所示选择性地形成凹槽105以保留连接区106的情况中，在通过曝光步骤和显影步骤形成掩模图案后，凹槽可通过干法蚀刻、湿法蚀刻等形成。在干法蚀刻中，可使用大气等离子体法。
在通过干法蚀刻、湿法蚀刻等形成凹槽的情况中，可根据连接区的放置或形状调节诸如凹槽蚀刻时间的条件。短时间蚀刻减少了对其它膜的影响。
因此，IDF芯片之间形成的凹槽并非必需形成于IDF芯片之间的所有边界处，它可以一定间隔形成于IDF芯片之间的边界。
随后，如图10A到10C所示，通过引入蚀刻剂来去除分离层。图10A是示出通过引入含由ClF3所代表的卤化物的气体或液体来去除分离层的状态/过程的俯视图，图10B是沿图10A的线e-f的横截面视图，且图10C是沿图10A的线g-h的横跨连接区106的横截面视图。
如图10B所示，含由ClF3所代表的卤化物的气体或液体被引入凹槽105。在本实施例中，ClF3(三氟化氯)用作卤化物，像实施例1一样。
当处理温度在100℃到300℃范围内时，可增加反应速率。结果，可减少ClF3气体的消耗并可缩短处理时间。
通过引入蚀刻剂，SAS的分离层逐渐后退。随后，可去除绝缘基片，如箭头所指示。
蚀刻剂、气流速率、温度等被设定成不蚀刻TFT的每个层。本实施例中使用的ClF3选择性地去除SAS的分离层，同时由于在TFT层上下设置的基膜和保护膜以及侧面上暴露的层间绝缘膜、栅极绝缘膜、布线等的边缘部分，TFT的每个层不由ClF3蚀刻。
即使当去除绝缘基片时，也通过连接区集成IDF芯片。因此，IDF芯片不相互分开。
此后，通过切割、化学或激光切割法切割IDF芯片。随后，将IDF芯片安装于制品上。
尽管可根据上述步骤完成IDF芯片，但可如图11A到11C所示地将柔性基片附着其上。图11A是示出用粘合剂151附着柔性基片150的状态/过程的俯视图，图11B是沿图11A的线e-f的横截面视图，且图11C是沿图11A的线g-h的横跨连接区106的横截面视图。
由上述诸如塑料的合成树脂或丙烯酸制成的基片可用作柔性基片。在本实施例中，使用由塑料制成的基片。
热固化树脂、紫外线固化树脂、环氧树脂、树脂添加剂、双面胶带等可用作粘合剂。
通过将IDF芯片转移到柔性基片上可提升IDF芯片的断裂强度。
随后，如图12A到12C所示，将天线基片附着其上。图12A是附着天线基片111的俯视图，图12B是沿图12A的线e-f的横截面视图，图12C是沿图12A的线g-h的横跨连接区106的横截面视图。
像实施例1一样，天线基片111在与IDF芯片相对应的位置中配备天线112。对于天线的详细制造步骤可引用实施例1。在本实施例中，分离绝缘基片；因此，开口可不形成于天线基片上。
此时，IDF芯片104和天线112用各向异性的导体141相互附着。不使用各向异性的导体，IDF芯片和天线可用超声波粘合剂、紫外线固化树脂、双面胶带等附着。
此后，如图13A到13C所示，通过切割、划线或激光切割法来切割IDF芯片，从而完成在柔性基片上形成的IDF芯片。图13A是示出切割IDF芯片的状态的俯视图，图13B是沿图13A的线e-f的横截面视图，且图13C是沿图13A的线g-h的横跨连接区106的横截面视图。
因此所形成的IDF芯片可安装于制品上。热固化树脂、紫外线固化树脂、环氧树脂、树脂添加剂、双面胶带等可用作用于安装的粘合剂。
虽然未示出，IDF芯片可用树脂或含氮的绝缘膜覆盖以便进行保护。特别地，IDF芯片的侧面最好用其覆盖。树脂或含氮的绝缘膜可由与安装IDF芯片的制品相同的材料制成。
本实施例中，按“面向下”方式使用各向异性的导体安装IDF芯片，其中IDF芯片的连接端子面向天线，如前所述；但IDF芯片也可按“面向上”方式安装，其中连接端子按相反方向面向天线，像实施例1一样。
如上所述，薄膜晶体管形成于绝缘基片100上，随后分离该绝缘基片100。较佳地，薄膜晶体管被进一步转移到柔性基片。然而，所执行的分离的定时或数量并不限于本实施例。此外，薄膜晶体管可安装于制品(安装制品)上而不将薄膜晶体管转移到柔性基片。根据转移的次数来确定按“面向上”还是“面向下”方式安装IDF芯片。
在本实施例中描述了将天线附着到IDF芯片的情况，但天线可直接形成于IDF芯片上。例如，天线可与布线130形成于同一层中。
在本实施例中描述了非接触式IDF芯片；但它也可以是接触式IDF芯片或混合IDF芯片。
在本实施例中，IDF芯片和天线基片被描述为较厚以使实施例易于理解。但是，它们实际上形成得非常薄。
(实施例3)
本实施例中描述了使用与以上实施例不同形状的薄膜晶体管的情况。
图25A示出能处理栅电极形成的上述实施例。注意，本实施例中，栅电极具有TaN(氮化钽)126a和W(钨)126b的叠层结构。硅也可用作另一栅电极。随后，形成层间绝缘膜127以覆盖栅电极。在本实施例中，通过等离子体CVD法形成厚度为100nm的SiO2膜。
随后，用抗蚀剂44覆盖整个表面。用深蚀刻法蚀刻并去除抗蚀剂44、层间绝缘膜127和栅极绝缘膜125。因此，侧壁76可按自对准方式形成，如图25B所示。CHF3和He的混合气体用作蚀刻气体。
当绝缘膜形成于基片背部、同时形成层间绝缘膜127时，最好将抗蚀剂44用作掩模蚀刻并去除背部上的绝缘膜(背部处理)。
注意，形成侧壁76的方法不限于以上方法。例如，可使用图26A和26B所示的方法。图26A示出了绝缘膜127具有两层或更多层的叠层结构的示例。绝缘膜127具有厚度为100nm的SiON(氧氮化硅)和厚度为200nm的LTO(低温氧化物)的双层结构。在本实施例中，通过等离子体CVD法形成SiON膜，并通过低压CVD法形成作为LTO膜的SiO2膜。然后，通过将抗蚀剂44用作掩模进行深蚀可形成L形和弧形的侧壁76。
图26B示出了进行蚀刻以在深蚀刻时使栅极绝缘膜125未被去除的示例。该情况中的绝缘膜127可具有单层结构或叠层结构。
当通过掺杂高浓度的n型杂质在侧壁76的下部中形成低浓度杂质区或未掺杂质的偏移区时，侧壁用作掩模。在上述形成侧壁的任一方法中，可根据要形成的低浓度杂质区或偏移区的宽度设定深蚀刻条件。
随后，如图25C所示，新形成抗蚀剂75以覆盖p型TFT区，且将栅电极126和侧壁76用作掩模以高浓度地添加提供n型导电性的杂质元素78(通常是P或As)。用1×1013/cm2到5×1013/cm2的剂量并以60keV到100keV的加速电压进行掺杂步骤。根据该掺杂步骤，执行掺杂(贯穿掺杂法)，从而形成一对n型的高浓度杂质区79。此时，在侧壁下形成偏移区65。
注意，在通过灰化等去除抗蚀剂77后可热激励杂质区。例如，SiON膜可形成为具有50nm的厚度，随后在氮气氛中以550℃的温度热处理4个小时。此外，当含氢的SiNx膜形成为100nm厚并在氮气氛中以410℃的温度热处理1个小时时，可改进结晶半导体膜的缺陷。该步骤被称作氢化步骤，通过该步骤例如可终止结晶半导体膜中的不饱和键。此外，SiON膜可形成为600nm厚用于保护TFT的盖式绝缘膜。注意，氢化步骤可在形成SiON膜后执行。在这种情况中，可顺序形成SiNx膜和SiON膜。因此，SiON、SiNx和SiON的三层绝缘膜形成于TFT上；但其结构和材料不限于此。因为它们还具有保护TFT的功能，最好形成这些绝缘膜。
随后，如图25D所示，在TFT上形成层间绝缘膜129。对于层间绝缘膜的制造方法或材料，可引用以上实施例。
层间绝缘膜129可具有叠层结构。换言之，绝缘膜54可层叠于层间绝缘膜上。绝缘膜54可由含诸如DLC(钻石状碳)或氮化碳(CN)的碳膜、氧化硅膜、氮化硅膜、氮氧化硅膜等构成。等离子体CVD法、溅射法等可用作其形成方法。
可将填料混合到层间绝缘膜中，以防止TFT层膜因层间绝缘膜和稍后形成的布线的导电材料等之间的热膨胀系数差异引起的应力而分离或破裂。填料可控制热膨胀。
随后，在形成抗蚀剂后，通过蚀刻形成接触孔。此后，形成用于连接TFT的布线130以及用于将TFT连接到外部天线的连接布线21。虽然将CHF3和He的混合气体用作蚀刻气体以形成接触孔，但本发明不限于此。布线130和连接布线21可以用相同的材料同时形成，或可以分开形成。在此实施例中，与TFT相连的布线130将具有Ti、TiN、Al-Si、Ti和TiN的五层结构，并通过溅射法形成，随后形成图案。
当Si被混合到Al层中时，在布线形成图案期间抗蚀剂烘培时可阻止凸起的出现。不用Si，也可混合约0.5％的Cu。通过在Ti和TiN之间夹入Al-Si可进一步抑制凸起的出现。注意，在形成图案期间，期望使用由诸如SiON的无机材料构成的掩模。布线的材料和形成方法不限于此。可采用用于栅电极的上述材料。此时，保护膜80可设置于布线上，且可以在连接区中形成开口。
通过上述步骤，完成了具有TFT的IDF芯片。在本实施例中描述了顶部栅极结构；但也可采用底部栅极(反交错)结构。
如图25D所示，期望调节IDF芯片中的基膜和层间绝缘膜的厚度，以使从半导体层到基膜底部的距离(tunder)等于或约等于从半导体层到层间绝缘膜顶部的距离(tover)。半导体层上的应力可以释放，且通过按此方式将半导体层置于IDF芯片的中心处能防止破裂的出现。
此后，可形成凹槽以分开绝缘基片，且可像以上实施例一样形成天线。
本实施例中所述的具有侧壁的薄膜晶体管可与以上实施例模式和以上实施例自由组合。
(实施例4)
本实施例中描述了与实施例1和2中所述模式不同的制造薄膜集成电路的方法。
如图14A所示，根据实施例模式2或实施例2，制备通过连接区106集成的IDF芯片。IDF芯片具备凸起201，它用与布线130相同的材料构成。
此外，制备具有布线203的第二基片202。作为第二基片，可使用由诸如硼硅酸钡玻璃或硼硅酸铝玻璃的玻璃制成的基片、石英基片等。由诸如塑料的合成树脂或丙烯酸制成的基片可用作具有绝缘表面的另一基片，所述塑料由聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)或聚醚砜(PES)所代表。
如图14B所示，在使用粘合剂204的情况下，集成IDF芯片被附着到具备布线203的第二基片202。此时，将IDF芯片附着到第二基片，以使凸起201连接到布线203。可将各向异性的导体用作粘合剂204。不用各向异性的导体，IDF芯片可用超声波粘合剂、紫外线固化粘合剂、双面胶带等进行附着。
如图14C所示，通过切割、化学或激光切割法来切割IDF芯片。
此后，如图14D所示地形成天线端子205。天线端子可通过微滴排放法、溅射法、CVD法等形成。
随后，具备天线112的天线基片111被附着到IDF芯片，如图14E所示。对于天线或天线基片的材料或制造方法可引用以上实施例模式和实施例。天线基片的材料可与安装有IDF芯片的制品的材料相同。
如上所述，IDF芯片可采用天线的各种安装形式。换言之，IDF芯片在集成状态下经过制造工艺，且对于天线的安装形式或安装方法没有特殊限制。
本实施例中描述了非接触式IDF芯片；但它可以是接触式IDF芯片或混合IDF芯片，如实施例1或2中所述。
IDF芯片和天线基片在本实施例中被描述为较厚以使得本实施例易于理解。但它们实际上被形成得很薄。
(实施例5)
本实施例中描述各种形式的IDF芯片。
如图22A所示，通过使用具有导体140的各向异性的导体141，IDF芯片104和在天线基片111上形成的天线112用连接端子(例如它们之间的凸起109)相互连接。不用各向异性的导体，可使用超声波粘合剂、紫外线固化树脂、双面胶带等。
如图22B所示，IDF芯片通过粘合剂151附着到柔性基片150。热固化树脂、紫外线固化树脂、环氧树脂、树脂添加剂、双面胶带等可用作粘合剂。
可提供多个天线基片。例如，具备天线112的天线基片可设置于IDF芯片的两侧上，如图22C所示。因此，可扩展天线长度，从而可增加通信距离。此时，形成导电膜250以将一侧的天线连接到另一侧的天线。例如，提供微滴排放法将含导体的微滴选择性地排放于天线基片之间。此后，最好形成绝缘膜251以保护导电膜250。
此外，用于将一侧上的天线连接到另一侧上的天线的结构不限于本实施例。例如，一侧上的天线和另一侧上的天线可通过凸起109各自连接到IDF芯片。
如上所述，可完成安装有天线的IDF芯片。
诸如，本发明的IDF芯片不限于本实施例中所述的形式。例如，具有在与薄膜晶体管中所包含的导电膜相同的层中形成天线、以及不使用天线基片而在IDF芯片上形成天线的模式。
(实施例6)
本实施例中描述了安装有IDF芯片的制品的形式。注意，IDF芯片的安装位置、要安装IDF芯片的制品的形状以及要安装的IDF芯片的数量不限于本实施例。
图15A和15B示出了将IDF芯片附着在食物或饮料标签上、以及将IDF芯片安装在食物或饮料容器(例如啤酒瓶181)上的情况。
如图15A所示，具备天线112的IDF芯片104通过双面胶带等附着到标签180。当该标签具有粘性时，IDF芯片可直接附着到粘性标签上。
这些物品在传送带183等上通过读取器/写入器182，如图15B所示；因此，可输入或读取信息。根据IDF芯片中形成的存储器种类，可重新写入现有信息。
由于这些信息可非接触地输入具备天线的IDF芯片或从其中读出，可在物品被装入纸板盒等中的情况下通过读取器/写入器管理信息。
安装有IDF芯片的这些物品可在分销过程中大大降低人员成本。此外，也可减少人为误差。
如上所述在物品上安装的IDF芯片中的信息的范围从关于生产或制造的基本信息(诸如位置、加工者/制造商、日期等)到过敏信息、主要成分、广告等。此外，诸如条形码或磁带的信息存储装置可用于增加信息量或改进安全性。在组合例如条形码使用IDF芯片的情况中，最好根据用途适当地使用之。例如，不必重写的信息(诸如基本信息)可输入到条形码，且可重写信息可输入到IDF芯片。
当不能重写数据的ROM等形成于ID芯片所包含的存储器中时，可能防止证券：钞票和支票，以及证件：户口本、居住卡、名片、旅行支票和护照。
将IDF芯片602安装于包601上的情况被描述为防盗措施的示例。例如，IDF芯片可安装于图27所示的包的底部或侧部。因为IDF芯片极薄且小，它能在保持此包诱人设计的同时进行安装。此外，IDF芯片是透光的；因此不易被小偷识别。因此，不用担心ID芯片会被小偷去除。
在安装有IDF芯片的包被偷的情况下，通过使用例如GPS(全球定位系统)能获得有关包实际位置的信息。注意，GPS是用于根据通过接收由GPS卫星发送的信号发现的时间差来确定位置的系统。
除了被盗制品，使用GPS能获得关于丢失财物或遗留物品的实际位置的信息。
此外，IDF芯片可安装于诸如汽车或自行车的车辆、手表、附件等以及包上。
图16A示出了安装有IDF芯片的钞票301。在图16A中，IDF芯片302固定于钞票内部，但它可以形成于表面上。这是因为IDF芯片是透光的、且即使在表面上形成时也不影响印刷等。
此外，IDF芯片可安装于除钞票以外的证券上。例如，它可安装于硬币上。将IDF芯片安装于钞票或硬币上能有助于防止伪造以及改进自动售货机等中钞票或硬币识别的精度。
图16B示出了安装有IDF芯片的支票311。在图16B中，IDF芯片312设置于支票表面。因为IDF芯片是透光的，它可设置于支票表面。当然，IDF芯片也可固定于支票内部。
图16C示出了安装有IDF芯片的股票321。尽管图16C中IDF芯片322被固定于股票内部，但它也可以设置于其表面上。IDF芯片的大小、形状和安装位置未排他地受到限制。但是，在包含大量信息的情况下，可使ID芯片更大。即使在这种情况中，IDF也是透光的；因此它不会影响安装部位的印刷。
钞票、支票、股票等可使用包括IDF芯片的墨水印刷。此外，当混合钞票、支票、股票等的材料与化学物质以形成安装有多个IDF芯片的钞票、支票、股票等时，多个IDF芯片可被分散。由于IDF芯片可以较低成本制造，可在钞票、支票、股票等上安装多个IDF芯片而不会负面影响其制造成本。
如上所述，IDF芯片由厚度大大减小的薄膜集成电路构成；因此IDF芯片可安装于很薄的纸状制品上。因此，可保持制品的诱人设计。此外，由于IDF芯片是透光的，它可安装于制品的表面上。
图17A示出了安装有IDF芯片的书本331。IDF芯片332可设置于书本的表面上或封面内。或者，IDF芯片可安装于书本的任一页上。
图17B示出了安装有IDF芯片的DVD341。IDF芯片342可安装于DVD封套的表面上或内部。当然，IDF芯片可安装于诸如CD或录像带以及DVD的产品上。
当IDF芯片安装于进行活跃租赁服务的这种制品上时，出借和返还过程可更简单和快速地进行。此外，诸如内容、广告、演员表等的产品信息可写入IDF芯片中作为数据。
IDF芯片可根据它要附着的物体的大小和形状对大小和形状做出一些改变。因此，IDF芯片的应用不限于本实施例中所述的那些应用，且其它各种应用是可能的。
通过将IDF芯片安装于个人财产上，即使在丢失或被盗时也能定位该财产。
IDF芯片可固定在用于缠绕财物的包装纸上。此外，可将消息写入IDF芯片作为音频数据。在这种情况中，通过读取器读出数据并通过再现设备获得该消息。此外，通过用读取器读出数据可经由网络提供各种信息。
描述了将IDF芯片安装于诸如食物的物品用于安全管理的情况。
图28示出了附着安装有IDF芯片612的标签613的肉类的包装611。IDF芯片可安装于该标签的表面或内部。在诸如蔬菜的新鲜食物的情况下，IDF芯片也可安装于玻璃纸上用于覆盖该新鲜食物。
IDF芯片可存储关于产品的基本信息，诸如生产区域、制造商、处理日期和过期日期。此外，可以存储诸如产品的服务建议的应用程序。由于这种基本信息不需要重写，所以它可以存储于诸如MROM的不可重写存储器。这种应用程序也可存入可重写和可擦除的存储器，诸如EEROM。
此外，在处理前能知道动物和植物的情况以便管理食物安全性是重要的。因此，可将IDF芯片植入动物和植物、并可通过读取器获得IDF芯片中关于动物和植物的信息。有关动物和植物的信息可包括培育地点、饲养、培育者和传染病的感染记录。
在将产品价格存入IDF芯片时，与使用常规条形码的情况相比，可更简单和快速地为产品付款。换言之，可同时为安装IDF芯片的多个产品付款。然而，读取器需要具有防冲突功能以管理同时读取这多个IDF芯片的情况。
此外，即使在产品和收银机之间有一定距离时，也可根据IDF芯片的通信距离在收银机处为产品付款。此外，IDF芯片还有助于防止入店行窃等。
此外，IDF芯片可结合诸如条形码和磁条的其它信息媒体进行使用。例如，不必重写的基本信息可存入IDF芯片，且要更新的信息(例如折扣价格和特定价格)可存入条形码。这是因为与IDF芯片不同条形码中的信息易于改变。
按此方式安装IDF芯片可增加提供给消费者的信息量；因此，消费者可更简便地购买产品。
以下描述安装有IDF芯片的产品、和基于IDF芯片中的信息进行控制的制造装置(装置机器人)，以进行制造控制。
目前，常制造定制产品，它们在生产线上根据要生产产品的定制信息来制造。例如，在提供车门的自由颜色选择的汽车生产线中，将IDF芯片安装于每辆车的一部分上并根据IDF芯片中的信息来控制印刷装置。因此，可制造定制汽车。当安装IDF芯片时，不需要调节置入生产线并预先以相同颜色喷漆的汽车的顺序和数量。此外，不必根据汽车的顺序和数量设定用于控制印刷装置的程序。换言之，制造装置可根据每辆车上安装的IDF芯片中的信息单独操作。
如上所述，IDF芯片可应用于各种领域。基于IDF芯片中存储的信息，可获得特定制造信息、并可基于该信息控制制造装置。
以下描述将安装有IDF芯片622的卡621用作电子货币的模式。图29示出卡621用于进行支付。图29还示出了收银机623和读取器/写入器624。IDF芯片622存储有关卡621中存放金额的信息。通过读取器/写入器624可不接触地读取金额信息并将其转移到收银机623。收银机623验证存入卡621的金额超过要支付的金额，从而进行支付。因此，在支付后货币的剩余量信息被发送给读取器/写入器624并通过它写入卡621的IDF芯片622。
注意，读取器/写入器624可配备用于输入个人识别号等的键区625，从而防止卡621在无通知的情况下被第三方用于支付。
IDF芯片最好置于要安装它的制品(安装制品)的中心并最好被制品的材料包围。因此，可改善IDF芯片的机械强度。特别地，当安装制品的厚度由D表示时，IDF芯片的插入位置(IDF芯片的中心)X可被设定为满足(1/2)D-30μm<X<(1/2)D+30μm。
即使当天线分开形成时，IDF芯片最好置于以上位置。
如上所述，期望调节IDF芯片中基膜和层间绝缘膜的厚度，以使从半导体层到基膜底部的距离(tunder)可等于或约等于从半导体层到层间绝缘膜顶部的距离(tover)。因此，当IDF芯片被置于制品中心且半导体层被置于IDF芯片中心时，可释放半导体层上的应力并可防止破裂发生。
此外，IDF芯片和天线可分开安装于制品上。对安装区域没有限制，且当IDF芯片和天线安装于不同面时，增加了设计的自由度。这种情况中的天线可直接安装于制品上。此后，将天线的连接端子结合到IDF芯片的连接端子。此时，它们可用各向异性的导体相互结合。
(实施例7)
假定IDF芯片在一些情况中测量了面积，且与用硅晶片形成的芯片相比高度柔性；因此，需要考虑弯曲状态的损坏。相应地，在本实施例中，将描述弯曲配备有IDF芯片的钞票的状态。
图19A示出了作为IDF芯片安装制品并沿箭头方向280弯曲的钞票301。一般，薄膜材料易于弯曲或可易于在纵向上弯曲；因此，在本实施例中将描述沿纵向弯曲的情况。
图19B中示出了这种状态中的IDF芯片104。IDF芯片具有多个薄膜晶体管230，且薄膜晶体管排列成使载流子流向281与箭头方向(弯曲方向)280垂直。换言之，每个薄膜晶体管的源极区230(s)、沟道形成区230(c)和漏极区230(d)被排列成与弯曲方向280垂直。结果，可防止由于薄膜晶体管的弯曲应力引起的损坏或分离。
在将使用激光辐射的结晶半导体膜用作半导体膜的情况中，激光扫描方向283也被设定为与弯曲方向280垂直。例如，如图23B所示，在移动激光辐射区(点)282以结晶化整个表面的情况中，将激光扫描方向283(主轴侧)设定为与弯曲方向280垂直。
通过按此方向弯曲IDF芯片，不会损坏IDF芯片特别是薄膜晶体管。此外，可将载流子流方向的晶粒边界减小到最小。结果，可改善薄膜晶体管的电特征，特别是迁移率。
此外，通过使得IDF芯片中形成图案的半导体膜的面积率为1％到30％，可防止由于薄膜晶体管的弯曲应力引起的损坏或分离。
在本实施例中描述了非接触式IDF芯片；但也可以是接触式IDF芯片或混合IDF芯片。
(实施例8)
描述了使用配备有薄膜集成电路的制品的应用模式。
图18A示出了通过配备附着到标签403的IDF芯片402的药瓶401、读取器/写入器410、具有显示部分421的个人计算机420等的信息流。例如剂量、效果、副作用、过敏等的IDF芯片中的信息通过读取器/写入器输入个人计算机，并可在显示部分421上确认该信息。
IDF芯片可包括诸如商业广告的信息，例如主页地址。在这种情况中，激活因特网浏览器并通过读取器/写入器输入地址；随后，可观看该主页。通过读取IDF芯片中记录的信息，与手动输入信息的情况相比可避免输入错误。
药物信息可用具有读取器/写入器功能的便携式电子设备(由移动电话或PDA所代表)读取。例如，用作移动电话430的天线431的线圈被设计为也用作读取器/写入器的天线。IDF芯片中记录的信息可在移动电话的显示部分432上确认。
图18B示出了IDF芯片和读取器/写入器的电路配置。
首先，IDF芯片104包括天线线圈501、电容器502、解调电路503、调制电路504、整流器电路505、微处理器506、存储器507和用于将负荷施加于天线501的开关508。这些电路和微处理器可用薄膜集成电路形成。存储器507的数量不限于一个，而可使用多个存储器。
读取器/写入器410包括天线线圈511、调制电路512和振荡装置513，它们有助于发送信号的生成。读取器/写入器410还包括检测解调电路514，它检测、放大并调制接收到的信号。由于IDF芯片接收到的信号极其微弱，最好用滤波器等将接收信号分开并放大。随后，将接收信号发送给门电路ASIC(专用集成电路)515。
输入到门电路ASIC的数据被发送到微处理器516并进行处理。如有必要，可在微处理器516和存储器517之间进行信号的手动传输，从而实现预定处理。微处理器516中使用的程序、数据等被存入存储器517。此外，存储器可用作处理的操作区。此后，可进行微处理器和信号接口519之间的信号传输。此外，提供用于这种手动信号交换的电源518。
微处理器516、存储器517和信号接口519可设置于个人计算机或电话机自身中。
读取器/写入器可具有防冲突功能。
此外，同时用作读取器/写入器的诸如移动电话的电子设备可包括天线线圈511、调制电路512、振荡装置513、检测解调电路514、门电路ASIC 515、微处理器516、存储器517、电源518和信号接口519。
当然，以上电路等可形成于个人计算机中以提供读取器/写入器功能。
从门电路ASIC 515发送的作为电波通过调制电路512的信号通过天线线圈501中的电磁感应转换成AC电信号。AC电信号在解调电路503中解调并被发送到微处理器506。此外，利用整流器电路505中的AC电信号生成电源电压，并将其提供到微处理器506。
在微处理器506中，根据输入信号进行各种处理。存储器507不仅可用于存储微处理器506中使用的程序、数据等还可用作处理中的操作区。将从微处理器506发送到调制电路504的信号调制为AC电信号。开关508可根据来自调制电路504的AC电信号将一负荷施加于天线线圈501。读取器/写入器通过电波接收施加于天线线圈501的负荷，从而从微处理器506读取信号。
图18B中示出的IDF芯片和读取器/写入器的电路配置仅仅是一示例，且本发明不限于此。用于传送信号的方法不限于本实施例中所示的电磁感应法。也可采用电磁耦合方法、微波方法或其它传输方法。此外，本发明的IDF芯片可具有诸如GPS的功能。
本申请基于2004年2月6日提交日本专利局的日本专利申请No.2004-031064，其整体结合在此作为参考。

Claims (59)

1.一种用于制造薄膜集成电路的方法，包括以下步骤：
在绝缘基片上形成分离层；
在所述分离层上形成至少两个薄膜集成电路；
在所述两个薄膜集成电路之间形成一凹槽以暴露所述分离层；
在所述两个薄膜集成电路上附着具备开口和天线的天线基片；以及
通过将蚀刻剂引入所述开口并去除所述分离层来分离所述绝缘基片，
其中通过所述天线基片集成所述两个薄膜集成电路。
2.一种用于制造薄膜集成电路的方法，包括以下步骤：
在绝缘基片上形成分离层；
在所述分离层上形成至少两个薄膜集成电路；
在所述两个薄膜集成电路之间选择性地形成凹槽以露出所述分离层的一部分，并形成作为所述两个薄膜集成电路的一部分的连接区；以及
通过将蚀刻剂引入所述凹槽并去除所述分离层来分离所述绝缘基片，
其中通过所述连接区集成所述两个薄膜集成电路。
3.一种用于制造薄膜集成电路的方法，包括以下步骤：
在绝缘基片上形成分离层；
在所述分离层上形成至少两个薄膜集成电路；
在所述两个薄膜集成电路之间选择性地形成凹槽以露出所述分离层的一部分，并形成作为所述两个薄膜集成电路的一部分的连接区；
在所述两个薄膜集成电路上附着具备开口和天线的天线基片；以及
通过将蚀刻剂引入所述凹槽和开口并去除所述分离层来分离所述绝缘基片，
其中通过所述天线基片集成所述两个薄膜集成电路。
4.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，包括以下步骤：
将所述两个薄膜集成电路附着到柔性基片。
5.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，还包括以下步骤：
将一天线附着到所述两个薄膜集成电路。
6.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，包括以下步骤：
将一天线附着到所述两个薄膜集成电路；以及
将所述两个薄膜集成电路附着到柔性基片。
7.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，包括以下步骤：
将所述两个薄膜集成电路附着到柔性基片
8.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路的每一个包括薄膜晶体管、以及在所述薄膜晶体管上下设置的含氮绝缘膜。
9.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，
所述薄膜集成电路的每一个包括薄膜晶体管、以及在所述薄膜晶体管上下设置的含氮绝缘膜。
10.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
所述薄膜集成电路的每一个包括薄膜晶体管、以及在所述薄膜晶体管上下设置的含氮绝缘膜。
11.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
所述蚀刻剂是包含由ClF3所代表的卤化物的气体或液体。
12.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，
所述蚀刻剂是包含由ClF3所代表的卤化物的气体或液体。
13.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
所述蚀刻剂是包含由ClF3所代表的卤化物的气体或液体。
14.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
所述绝缘基片是玻璃基片、石英基片或由诸如塑料或丙烯酸的合成树脂制成的基片。
15.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，
所述绝缘基片是玻璃基片、石英基片或由诸如塑料或丙烯酸的合成树脂制成的基片。
16.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
所述绝缘基片是玻璃基片、石英基片或由诸如塑料或丙烯酸的合成树脂制成的基片。
17.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
当安装制品的厚度由D表示时，所述两个薄膜集成电路的每一个的安装位置X满足(1/2)D-30μm<X<(1/2)D+30μm。
18.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，
当安装制品的厚度由D表示时，所述两个薄膜集成电路的每一个的安装位置X满足(1/2)D-30μm<X<(1/2)D+30μm。
19.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
当安装制品的厚度由D表示时，所述两个薄膜集成电路的每一个的安装位置X满足(1/2)D-30μm<X<(1/2)D+30μm。
20.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
通过各向异性的导体、超声波粘合剂或紫外线固化树脂将所述天线附着到所述两个薄膜集成电路。
21.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
通过各向异性的导体、超声波粘合剂或紫外线固化树脂将所述天线附着到所述两个薄膜集成电路。
22.如权利要求5所述的用于制造薄膜集成电路的方法，其特征在于，
通过各向异性的导体、超声波粘合剂或紫外线固化树脂将所述天线附着到所述两个薄膜集成电路。
23.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
通过选自微滴排放法、溅射法、印刷法、镀敷法、光刻法、使用金属掩模的蒸镀法及其组合的方法形成所述天线。
24.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
通过选自微滴排放法、溅射法、印刷法、镀敷法、光刻法、使用金属掩模的蒸镀法及其组合的方法形成所述天线。
25.如权利要求5所述的用于制造薄膜集成电路的方法，其特征在于，
通过选自微滴排放法、溅射法、印刷法、镀敷法、光刻法、使用金属掩模的蒸镀法及其组合的方法形成所述天线。
26.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
所述分离层是非晶半导体、半非晶半导体、微晶半导体或结晶半导体。
27.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，
所述分离层是非晶半导体、半非晶半导体、微晶半导体或结晶半导体。
28.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
所述分离层是非晶半导体、半非晶半导体、微晶半导体或结晶半导体。
29.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路具有0.3μm到3μm的厚度。
30.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路具有0.3μm到3μm的厚度。
31.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路具有0.3μm到3μm的厚度。
32.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路是25mm2或以下。
33.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路是25mm2或以下。
34.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路是25mm2或以下。
35.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路的每一个包括氢浓度为1×1019/cm3到5×1020/cm3的半导体膜。
36.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路的每一个包括氢浓度为1×1019/cm3到5×1020/cm3的半导体膜。
37.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
所述两个薄膜集成电路的每一个包括氢浓度为1×1019/cm3到5×1020/cm3的半导体膜。
38.如权利要求35所述的用于制造薄膜集成电路的方法，其特征在于，
所述半导体膜具有0.2μm或以下的厚度。
39.如权利要求36所述的用于制造薄膜集成电路的方法，其特征在于，
所述半导体膜具有0.2μm或以下的厚度。
40.如权利要求37所述的用于制造薄膜集成电路的方法，其特征在于，
所述半导体膜具有0.2μm或以下的厚度。
41.如权利要求35所述的用于制造薄膜集成电路的方法，其特征在于，
所述半导体膜包括源极区、漏极区和沟道形成区，以及
其中所述源极区、漏极区和沟道形成区被形成为与安装制品的弯曲方向相垂直。
42.如权利要求36所述的用于制造薄膜集成电路的方法，其特征在于，
所述半导体膜包括源极区、漏极区和沟道形成区，以及
其中所述源极区、漏极区和沟道形成区被形成为与安装制品的弯曲方向相垂直。
43.如权利要求37所述的用于制造薄膜集成电路的方法，其特征在于，
所述半导体膜包括源极区、漏极区和沟道形成区，以及
其中所述源极区、漏极区和沟道形成区被形成为与安装制品的弯曲方向相垂直。
44.如权利要求1所述的用于制造薄膜集成电路的方法，其特征在于，
通过按切割、划线或激光切割方法切割所述两个薄膜集成电路来形成薄膜集成电路。
45.如权利要求2所述的用于制造薄膜集成电路的方法，其特征在于，
通过按切割、划线或激光切割方法切割所述两个薄膜集成电路来形成薄膜集成电路。
46.如权利要求3所述的用于制造薄膜集成电路的方法，其特征在于，
通过按切割、划线或激光切割方法切割所述两个薄膜集成电路来形成薄膜集成电路。
47.一种元件基片，包括：
绝缘基片；
所述绝缘基片上的分离层；
所述分离层上的至少两个薄膜集成电路；以及
与所述绝缘基片相对设置的天线基片，
其中所述天线基片包括天线和开口，且
其中在所述两个薄膜集成电路之间设置一凹槽以对应于所述开口。
48.一种元件基片，包括：
绝缘基片；
所述绝缘基片上的分离层；
所述分离层上的至少两个薄膜集成电路；
连接区；以及
与所述绝缘基片相对设置的天线基片，
其中所述天线基片包括天线和第一开口，
其中在所述两个薄膜集成电路之间设置一凹槽以对应于所述第一开口，
其中在所述两个薄膜集成电路中设置第二开口，且
其中通过所述连接区集成所述两个薄膜集成电路。
49.如权利要求47所述的元件基片，其特征在于，
所述两个薄膜集成电路的每一个包括薄膜晶体管、以及具有在所述两个薄膜集成电路上下设置的含氮绝缘膜的层。
50.如权利要求48所述的元件基片，其特征在于，
所述两个薄膜集成电路的每一个包括薄膜晶体管、以及具有在所述两个薄膜集成电路上下设置的含氮绝缘膜的层。
51.如权利要求47所述的元件基片，其特征在于，
所述分离层是非晶半导体、半非晶半导体、微晶半导体或结晶半导体。
52.如权利要求48所述的元件基片，其特征在于，
所述分离层是非晶半导体、半非晶半导体、微晶半导体或结晶半导体。
53如权利要求47所述的元件基片，其特征在于，
所述两个薄膜集成电路具有0.3μm到3μm的厚度。
54.如权利要求48所述的元件基片，其特征在于，
所述两个薄膜集成电路具有0.3μm到3μm的厚度。
55.如权利要求47所述的元件基片，其特征在于，
所述两个薄膜集成电路的每一个包括氢浓度为1×1019/cm3到5×1020/cm3的半导体膜。
56.如权利要求48所述的元件基片，其特征在于，
所述两个薄膜集成电路的每一个包括氢浓度为1×1019/cm3到5×1020/cm3的半导体膜。
57.如权利要求55所述的元件基片，其特征在于
所述半导体膜具有0.2μm或以下的厚度。
58.如权利要求56所述的元件基片，其特征在于
所述半导体膜具有0.2μm或以下的厚度。
59.如权利要求47所述的元件基片，其特征在于，
所述元件基片安装于选自由标签、钞票、支票、证券和卡组成的组的产品。
60.如权利要求48所述的元件基片，其特征在于，
所述元件基片安装于选自由标签、钞票、支票、证券和卡组成的组的产品。
CNB2005800040737A 2004-02-06 2005-01-27 薄膜集成电路的制造方法和元件基片 Expired - Fee Related CN100502018C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP031064/2004 2004-02-06
JP2004031064 2004-02-06

Publications (2)

Publication Number Publication Date
CN1914735A CN1914735A (zh) 2007-02-14
CN100502018C true CN100502018C (zh) 2009-06-17

Family

ID=34836029

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800040737A Expired - Fee Related CN100502018C (zh) 2004-02-06 2005-01-27 薄膜集成电路的制造方法和元件基片

Country Status (5)

Country Link
US (3) US7632721B2 (zh)
KR (1) KR101127888B1 (zh)
CN (1) CN100502018C (zh)
TW (1) TWI375250B (zh)
WO (1) WO2005076358A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417229A (zh) * 2016-05-20 2019-03-01 集美塔公司 自由空间部分测试器

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566640B2 (en) 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
KR101219748B1 (ko) * 2004-03-22 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로 제작방법
CN101599456B (zh) 2004-06-24 2011-03-09 株式会社半导体能源研究所 制造薄膜集成电路的方法
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
WO2006043685A1 (en) 2004-10-19 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
US7688272B2 (en) * 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7863154B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7767543B2 (en) 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
CN101916763B (zh) 2005-09-30 2012-11-14 株式会社半导体能源研究所 半导体器件的制造方法
JP4163250B2 (ja) 2006-03-10 2008-10-08 松下電器産業株式会社 異方性形状部材のマウント方法
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US7832647B2 (en) 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100843415B1 (ko) * 2006-12-15 2008-07-03 삼성전기주식회사 칩 안테나용 바디 및 제조방법
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR100884477B1 (ko) * 2007-08-08 2009-02-20 삼성모바일디스플레이주식회사 발광표시장치 및 그의 제조방법
US8188924B2 (en) 2008-05-22 2012-05-29 Philtech Inc. RF powder and method for manufacturing the same
US8154456B2 (en) 2008-05-22 2012-04-10 Philtech Inc. RF powder-containing base
JP5132524B2 (ja) * 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2010111601A2 (en) 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
US8823597B2 (en) * 2010-03-19 2014-09-02 Shanghai IC R & D Center Co., Ltd Multi-system multi-band RFID antenna
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
KR101960745B1 (ko) * 2012-11-14 2019-03-21 엘지디스플레이 주식회사 연성 표시소자 절단방법 및 이를 이용한 연성 표시소자 제조방법
TWI692108B (zh) * 2013-04-10 2020-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
DE102014018393A1 (de) * 2014-10-14 2016-04-14 Infineon Technologies Ag Chipkartenmodul-Anordnung, Chipkarten-Anordnung und Verfahren zum Herstellen einer Chipkarten-Anordnung
JP6582134B2 (ja) 2016-07-28 2019-09-25 株式会社日立システムズ 回転霧化頭、回転霧化頭管理システム、および、回転霧化頭管理方法
CN107293553B (zh) * 2017-06-19 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
US11257791B2 (en) * 2019-08-28 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked die structure and method of fabricating the same
WO2021097133A1 (en) * 2019-11-15 2021-05-20 Pax Labs, Inc. Machine for laser etching and tag writing a vaporizer cartridge

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US554139A (en) * 1896-02-04 Transplanter
CA2032125A1 (en) 1990-02-22 1991-08-23 John A. Miller Repositionable adhesive tape
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
DE4034225C2 (de) * 1990-10-26 1994-01-27 Reinhard Jurisch Datenträger für Identifikationssysteme
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US7075501B1 (en) * 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5378536A (en) * 1991-04-08 1995-01-03 Minnesota Mining And Manufacturing Company Repositionable adhesive tape
US5827751A (en) * 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
US6168829B1 (en) 1993-01-21 2001-01-02 Moore Business Forms, Inc. Double faced tape with repositional adhesive
JP2950106B2 (ja) 1993-07-14 1999-09-20 松下電器産業株式会社 光素子実装体の製造方法
JPH07142743A (ja) * 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
JPH0896959A (ja) 1994-09-27 1996-04-12 Sumitomo Electric Ind Ltd 有機エレクトロルミネッセンス素子
US5541399A (en) * 1994-09-30 1996-07-30 Palomar Technologies Corporation RF transponder with resonant crossover antenna coil
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JPH0963770A (ja) 1995-08-24 1997-03-07 Kemipuro Kasei Kk 単層型白色発光有機ｅｌ素子
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) * 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
JP3960645B2 (ja) * 1996-12-27 2007-08-15 ローム株式会社 回路チップ搭載カードおよび回路チップモジュール
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1110770C (zh) * 1997-06-23 2003-06-04 罗姆股份有限公司 智能卡用模块、智能卡及智能卡用模块的制造方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6199533B1 (en) * 1999-02-01 2001-03-13 Cummins Engine Company, Inc. Pilot valve controlled three-way fuel injection control valve assembly
JP4068219B2 (ja) * 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
JP3652898B2 (ja) * 1998-11-19 2005-05-25 株式会社日立製作所 液晶表示装置
DE60014377T2 (de) * 1999-02-24 2006-03-02 Hitachi Maxell, Ltd., Ibaraki Integrierte schaltung und ihre herstellung, und auf einem informationsträger montierte integrierte schaltung
JP2001030403A (ja) 1999-07-16 2001-02-06 Three M Innovative Properties Co 多層構造基材及び粘着フィルム
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2001284342A (ja) 2000-01-25 2001-10-12 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
US7159241B1 (en) * 2000-06-15 2007-01-02 Hitachi, Ltd. Method for the determination of soundness of a sheet-shaped medium, and method for the verification of data of a sheet-shaped medium
JP3534042B2 (ja) * 2000-06-21 2004-06-07 オムロン株式会社 コイン形ｉｃタグおよびその製造方法
SG117406A1 (en) * 2001-03-19 2005-12-29 Miconductor Energy Lab Co Ltd Method of manufacturing a semiconductor device
JP2002353235A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
US20030006121A1 (en) * 2001-07-09 2003-01-09 Lee Kenneth Yukou Passive radio frequency identification system for identifying and tracking currency
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4524561B2 (ja) * 2001-07-24 2010-08-18 セイコーエプソン株式会社 転写方法
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP2003197881A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4211256B2 (ja) * 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
EP1463637B1 (de) * 2002-01-10 2008-07-02 Bundesdruckerei GmbH Wert- oder sicherheitsdokument mit einem schalter
JP3753421B2 (ja) 2002-01-17 2006-03-08 リンテック株式会社 半導体ウエハの加工方法
JP2003318133A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、半導体チップの実装構造、半導体装置、発光装置、電気光学装置、電子機器、並びに非接触型カード媒体
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
JP3812500B2 (ja) * 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
US7566640B2 (en) * 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP2007086863A (ja) * 2005-09-20 2007-04-05 Fuji Xerox Co Ltd 非接触ｉｃタグ、非接触ｉｃタグを備えた部材のパッケージ及び非接触ｉｃタグを備えた部材を用いる装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417229A (zh) * 2016-05-20 2019-03-01 集美塔公司 自由空间部分测试器

Also Published As

Publication number Publication date
US20110212575A1 (en) 2011-09-01
KR101127888B1 (ko) 2012-03-21
TW200539250A (en) 2005-12-01
CN1914735A (zh) 2007-02-14
TWI375250B (en) 2012-10-21
US7632721B2 (en) 2009-12-15
KR20060135773A (ko) 2006-12-29
US7968386B2 (en) 2011-06-28
US8685835B2 (en) 2014-04-01
US20070161159A1 (en) 2007-07-12
WO2005076358A1 (en) 2005-08-18
US20100059748A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
CN100502018C (zh) 薄膜集成电路的制造方法和元件基片
CN100454520C (zh) 制造薄膜集成电路和元件衬底的方法
CN101615619B (zh) 半导体器件
CN100385645C (zh) 薄膜ic和非接触式薄膜ic器件的制法、id标签和卡
CN1922727B (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
US8049669B2 (en) Semiconductor device comprising circuit between first and second conducting wires
CN1652151B (zh) 半导体器件
CN1894803B (zh) 半导体器件及其制造方法
CN1655186B (zh) 半导体器件
CN100573569C (zh) 半导体装置
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
KR20060041629A (ko) 아이디 라벨, 아이디 태그 및 아이디 카드
CN1938721A (zh) 薄半导体器件和薄半导体器件的操作方法
CN101916764A (zh) 膜状物品及其制作方法
JP5222628B2 (ja) 半導体装置
JP5041681B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20190127

CF01 Termination of patent right due to non-payment of annual fee