CN100585737C - 级可变存储器 - Google Patents

级可变存储器 Download PDF

Info

Publication number
CN100585737C
CN100585737C CN02822880A CN02822880A CN100585737C CN 100585737 C CN100585737 C CN 100585737C CN 02822880 A CN02822880 A CN 02822880A CN 02822880 A CN02822880 A CN 02822880A CN 100585737 C CN100585737 C CN 100585737C
Authority
CN
China
Prior art keywords
unit
data
level
density
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN02822880A
Other languages
English (en)
Other versions
CN1589480A (zh
Inventor
R·法肯塔尔
J·鲁德利克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1589480A publication Critical patent/CN1589480A/zh
Application granted granted Critical
Publication of CN100585737C publication Critical patent/CN100585737C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Abstract

本发明提供一种级可变存储器及其存储方法。存在一种数据存储的精度和被存储在存储器单元中的位数之间的折衷。当精度不是很重要时，增加每个单元的位数。当精度比较重要时，减少每个单元的位数。在一些实施例中，存储器可以基于逐个单元地在存储模式之间变化。

Description

级可变存储器
技术领域
本发明一般涉及存储器装置，并且尤其涉及具有多级单元结构的存储器装置。
背景技术
一个多级单元存储器是由多级单元构成的，每个单元都能够存储多个电荷状态或级。各个电荷状态都与存储器元件位图有关。
一个快闪EEPROM存储器单元，还有其它类型的存储器单元，都可以配置为存储多个阈值级(Vt)。在每个单元都能够存储两位的存储器单元中，例如，要使用4个阈值级(Vt)。因此，要为各个阈值级指定两位。在一个实施例中，该多级单元可以存储4个电荷状态。级3保存比级2高的电荷。级2保存比级1高的电荷，以及级1保存比级0高的电荷。参考电压可以将不同的电荷状态分开。例如，第一电压参考可以将级3和级2分开，第二电压参考可以将级2和级1分开，以及第三参考电压可以将级1和级0分开。
多级单元存储器能够根据电荷状态的数量存储多于一位的数据。例如，可以存储4个电荷状态的多级单元存储器能够存储2位的数据，可以存储8个电荷状态的多级单元存储器能够存储3位的数据，以及可以存储16个电荷状态的多级单元存储器能够存储4位的数据。对于各个N-位多级单元存储器，不同的存储器元件位组合都可能与各个不同的电荷状态相关。
然而，可存储在多级单元中的电荷状态的数量并不限于2的幂次。例如，具有3个电荷状态的多级单元存储器存储1.5位的数据。当多级单元被组合了附加的解码逻辑并且被耦合到一个类似的第二多级单元时，提供3位的数据作为该双单元组合的输出。也可以是其它不同的多级单元组合。
每个单元的位数越高，读取误差的可能性就越大。因此，4位多级单元比一位单元更可能发生读取误差。对于读取误差的潜在性是为用于存储相邻状态的小的差分电压所固有的。如果被存储的数据有潜在损耗，存储在相对高密度的多级单元中的敏感数据就可能遭受增加了的误差率。
在许多应用中，非易失性存储器存储容许少量的比特误差的大量数据。这些应用还可以具有不容许比特误差的少量数据。这种应用的例子可以包括，作为一些例子，控制结构、标题信息。这些典型的应用，其中相对少量的整体存储器要求较高的精度，可以包括，作为一些例子，数字音频播放器、数码相机、数字视频录像机。
因此，需要有一种在密集的多级单元中存储大量数据同时确保将敏感数据以有效减少读取误差的可能性的方式进行存储的方法。
发明内容
根据本发明的一个方面，一种方法，包括：
在第一存储器阵列的第一单元中以第一密度存储数据；
在该第一存储器阵列的第二单元中以第二密度存储数据；以及
动态地改变被存储在每个单元中的位数。
根据本发明的另一个方面，一种存储器，包括：
存储器阵列，包含第一和第二单元；以及
控制器，耦合到所述阵列上，从而在所述阵列中在第一单元中以第一密度存储数据，并且在第二单元中以第二密度存储数据，其中所述控制器动态地改变被存储在每个单元中的位数。
根据本发明的又一个方面，一种方法，包括：
在第一存储器的第一单元中以第一密度存储数据；
在该第一存储器的第二单元中以第二密度存储数据；以及
在运行中改变被存储在每个单元中的位数。
根据本发明的再一个方面，一种方法，包括：
在第一存储器的第一单元中以第一密度存储数据；
在该第一存储器的第二单元中以第二密度存储数据，包括在所述第一或第二单元的其中一个中的每个单元存储较少的位；以及
在所述第一单元和第二单元的至少一个中彼此之间被隔开的级上存储数据，以便提高读取精度。
根据本发明的还有一个方面，一种存储器，包括：
存储器阵列，包含第一和第二单元；以及
控制器，耦合到所述阵列上，从而在所述阵列中在第一单元中以第一密度存储数据，并且在第二单元中以第二密度存储数据，其中所述控制器在运行中改变被存储在每个单元中的位数。
根据本发明的还有一个方面，一种存储器，包括：
存储器阵列，包含第一和第二单元；以及
控制器，耦合到所述阵列上，从而在所述阵列中在第一单元中以第一密度存储数据，在第二单元中以第二密度存储数据，并且在单元内被有规律地隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。
根据本发明的还有一个方面，一种方法，包括：
在第一存储器阵列中的第一单元中以第一密度存储数据；
在该第一存储器阵列中的第二单元中以第二密度存储数据，以便在所述第一和第二单元的其中一个中每个单元存储较少的位；
在所述单元中彼此之间被隔开的级上存储数据。
根据本发明的还有一个方面，一种存储器，包括：
存储器阵列，包含第一和第二单元；以及
控制器，耦合到所述阵列上，从而在所述阵列中在第一单元中以第一密度存储数据，在第二单元中以第二密度存储数据，并且在所述单元中彼此之间被隔开的级上存储数据。
根据本发明的还有一个方面，一种方法，包括：
在第一存储器阵列的第一单元中以第一密度存储数据；
在该第一存储器阵列的第二单元中以第二密度存储数据；以及
在单元内被有规律地隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。
附图说明
图1是本发明的一个实施例的方块图；
图2是按照本发明的一个实施例的单元的图；
图3是按照本发明的另一个实施例的另一个单元的图；
图4是按照本发明的一个实施例的再一个单元的图；以及
图5是按照本发明的一个实施例的用于软件的流程图。
具体实施方式
参见图1，处理器100可以通过总线102耦合到多级单元存储器104。该存储器104包括接口控制器105、写状态机106以及多级单元存储器阵列150。在本发明的一个实施例中，该处理器100通过总线102被耦合到接口控制器105和存储器阵列150两者之上。接口控制器105提供对多级单元存储器阵列150的控制。写状态机106与接口控制器105以及存储器阵列150进行通信。接口控制器105将要写进该阵列150中的数据传送给状态机106。状态机106执行一系列的事件，从而将数据写到该阵列150中。在一个实施例中，接口控制器105、写状态机106以及多级单元存储器阵列150被置于一个单独集成的电路芯片(die)上。
尽管结合每个单元存储一位、两位或4位的存储器阵列150描述实施例，但在不背离本发明的精神和范围的情况下，任何数量的位都可以被存储在单独的单元中，例如，通过增加阈值级的数量。尽管结合闪存单元的存储器阵列150描述本发明的实施例，但在不背离本发明的精神和范围的情况下，也可以以其它单元替代，诸如，作为一些例子，只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、传统的电可擦除可编程只读存储器(EEPROM)或动态随机存取存储器(DRAM)。
参见图2，一个单元可以只在该单元的第一和最后的状态上包括一位数据。在图2、3和4示出的实施例中，实际存储的数据用X表示，而空状态用虚线表示。一个类似大小的单元，如图3中所示，每个单元都可以在该单元内的每第五级存储2位。同样，如图4所示，在这个例子中，相同大小的单元可以利用16个可用状态的单个状态或级在每个单元存储4位。
因此，在本发明的一些实施例中，可以改变每个单元的位数，从而增加被存储的数据的精度。因此，如果密度比精度更重要，那么就利用图4中所示的配置或者其它更高密度的配置。相反，当精度更重要时，将该数据在该单元中分散开，减少每个单元的密度并增加存储所有的数据所需的单元数。在所使用的状态之间有更宽的间隔的情况下，该数据存储器的完整性也将被提高。这是因为，更容易辨别出明显不相邻的级之间的差分电压。事实上，级之间的距离越大，越容易辨别差分电压。
因此，在图2所示的实施例中，仅使用了2个级，而在图3所示的实施例中，使用了4个级。在图4所示的实施例中，按照本发明的一些实施例，所有的16个级都被利用了。
因此，在一些实施例中，依据所涉及数据类型，数据可根据每个单元变化的位数而被存储。因此，一些数据可以按照，例如图4中所示的那样靠紧地填装，而其它数据可以被相隔更远地分散开，要求附加数量的单元，以便完成该数据存储。
因此，转向图5，可以用软件或硬件实现的写算法122，最初识别每个单元的位数。每个单元的位数可以从与表示所期望精度的数据一起被包含的信息获得。根据每个单元的位数，对位到每个给定的单元中的填装可以被调整。从而，在一些情况下，可以利用更密集的填装(例如，如图4中所示的那样)，并且在其它情况下，可以利用更松散或分散更开的填装(如图2中所示的那样)。一旦每个单元的位数已经被确定，如块124中所示，那么对位到每个单元的填装被调整(如块126中所示)。最后，这些位被写入该单元，如块128中所示。在运行中(on the fly)，每个单元的位数可以从单元至单元改变。
读取处理简单地倒置流程，忽略遗漏的级，并且简单地读出每个单元的实际数据。接着，分散开的数据可以被重新填装成连续的数据串。
尽管已经就有限数量的实施例描述了本发明，但本领域技术人员将理解由此的大量的修改和变化。这就意味着，后附权利要求覆盖了落在本发明真正的精神和范围内的所有这样的修改和变化。

Claims (34)

1.一种方法，包括：
在第一存储器阵列的第一单元中以第一密度存储数据；
在该第一存储器阵列的第二单元中以第二密度存储数据；以及
动态地改变被存储在每个单元中的位数。
2.根据权利要求1的方法，其中在第二单元中以第二密度存储数据包括在所述第一或第二单元的其中一个中的每个单元存储较少的位。
3.根据权利要求2的方法，包括在所述单元中彼此之间被隔开的级上存储数据，以便提高读取精度。
4.根据权利要求3的方法，包括在包含多个级的单元中存储数据，并且填充少于全部的所述级。
5.根据权利要求4的方法，包括在单元内被规则地隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。
6.一种存储器，包括：
存储器阵列，包含第一和第二单元；以及
控制器，耦合到所述阵列上，从而在所述阵列中在第一单元中以第一密度存储数据，并且在第二单元中以第二密度存储数据，其中所述控制器动态地改变被存储在每个单元中的位数。
7.根据权利要求6的存储器，其中所述存储器是闪存。
8.根据权利要求6的存储器，其中所述控制器在所述第一或第二单元的其中一个中的每个单元存储较少的位。
9.根据权利要求6的存储器，其中所述控制器在所述单元中彼此之间被隔开的级上存储数据，以便提高读取精度。
10.根据权利要求9的存储器，其中所述控制器在包含多个级的单元中存储数据，并且填充少于全部的所述级。
11.根据权利要求6的存储器，其中所述控制器在单元内被规则地隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。
12.一种方法，包括：
在第一存储器的第一单元中以第一密度存储数据；
在该第一存储器的第二单元中以第二密度存储数据；以及
在运行中改变被存储在每个单元中的位数。
13.根据权利要求12的方法，其中在第二单元中以第二密度存储数据包括在所述第一或第二单元的其中一个中的每个单元存储较少的位。
14.一种方法，包括：
在第一存储器的第一单元中以第一密度存储数据；
在该第一存储器的第二单元中以第二密度存储数据，包括在所述第一或第二单元的其中一个中的每个单元存储较少的位；以及
在所述第一单元和第二单元的至少一个中彼此之间被隔开的级上存储数据，以便提高读取精度。
15.根据权利要求14的方法，包括在包含多个级的单元中存储数据，并且填充少于全部的所述级。
16.根据权利要求15的方法，包括在单元内被规则地隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。
17.一种存储器，包括：
存储器阵列，包含第一和第二单元；以及
控制器，耦合到所述阵列上，从而在所述阵列中在第一单元中以第一密度存储数据，并且在第二单元中以第二密度存储数据，其中所述控制器在运行中改变被存储在每个单元中的位数。
18.根据权利要求17的存储器，其中所述控制器在所述单元中彼此之间被隔开的级上存储数据，以便提高读取精度。
19.根据权利要求17的存储器，其中所述控制器在包含多个级的单元中存储数据，并且填充少于全部的所述级。
20.根据权利要求17的存储器，其中所述存储器是闪存。
21.根据权利要求17的存储器，其中所述控制器在所述第一或第二单元的其中一个中的每个单元存储较少的位。
22.一种存储器，包括：
存储器阵列，包含第一和第二单元；以及
控制器，耦合到所述阵列上，从而在所述阵列中在第一单元中以第一密度存储数据，在第二单元中以第二密度存储数据，并且在单元内被规则地隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。
23.根据权利要求22的存储器，其中所述存储器是闪存。
24.根据权利要求23的存储器，其中所述存储器是多级单元存储器。
25.根据权利要求22的存储器，其中所述控制器在所述第一或第二单元的其中一个中的每个单元存储较少的位。
26.一种方法，包括：
在第一存储器阵列中的第一单元中以第一密度存储数据；
在该第一存储器阵列中的第二单元中以第二密度存储数据，以便在所述第一和第二单元的其中一个中每个单元存储较少的位；
在所述单元中彼此之间被隔开的级上存储数据。
27.根据权利要求26的方法，包括在包含多个级的单元中存储数据，并且填充少于全部的所述级。
28.根据权利要求27的方法，包括在单元内被有规律地隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。
29.一种存储器，包括：
存储器阵列，包含第一和第二单元；以及
控制器，耦合到所述阵列上，从而在所述阵列中在第一单元中以第一密度存储数据，在第二单元中以第二密度存储数据，并且在所述单元中彼此之间被隔开的级上存储数据。
30.根据权利要求29的存储器，其中所述控制器在包含多个级的单元中存储数据，并且填充少于所有的级。
31.根据权利要求29的存储器，其中所述控制器在单元内被有规律地隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。
32.一种方法，包括：
在第一存储器阵列的第一单元中以第一密度存储数据；
在该第一存储器阵列的第二单元中以第二密度存储数据；以及
在单元内被规则地隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。
33.根据权利要求32的方法，包括在包含多个级的单元中存储数据，并且填充少于所有的级。
34.根据权利要求33的方法，包括在运行中改变被存储在每个单元中的位数。
CN02822880A 2001-09-18 2002-08-06 级可变存储器 Expired - Lifetime CN100585737C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/955,282 US6643169B2 (en) 2001-09-18 2001-09-18 Variable level memory
US09/955,282 2001-09-18

Publications (2)

Publication Number Publication Date
CN1589480A CN1589480A (zh) 2005-03-02
CN100585737C true CN100585737C (zh) 2010-01-27

Family

ID=25496611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02822880A Expired - Lifetime CN100585737C (zh) 2001-09-18 2002-08-06 级可变存储器

Country Status (8)

Country Link
US (2) US6643169B2 (zh)
EP (1) EP1428221B1 (zh)
KR (1) KR100580017B1 (zh)
CN (1) CN100585737C (zh)
AT (1) ATE365967T1 (zh)
DE (1) DE60220931T2 (zh)
TW (1) TWI268511B (zh)
WO (1) WO2003025948A1 (zh)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554842B2 (en) * 2001-09-17 2009-06-30 Sandisk Corporation Multi-purpose non-volatile memory card
US7178004B2 (en) * 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7117326B2 (en) * 2003-06-26 2006-10-03 Intel Corporation Tracking modifications to a memory
US7356755B2 (en) * 2003-10-16 2008-04-08 Intel Corporation Error correction for multi-level cell memory with overwrite capability
US7257033B2 (en) 2005-03-17 2007-08-14 Impinj, Inc. Inverter non-volatile memory cell and array system
US7715236B2 (en) * 2005-03-30 2010-05-11 Virage Logic Corporation Fault tolerant non volatile memories and methods
US7679957B2 (en) 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
US7272041B2 (en) * 2005-06-30 2007-09-18 Intel Corporation Memory array with pseudo single bit memory cell and method
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
WO2007132453A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US7568135B2 (en) 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
US7613043B2 (en) 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
US8060806B2 (en) * 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7821826B2 (en) 2006-10-30 2010-10-26 Anobit Technologies, Ltd. Memory cell readout using successive approximation
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7646636B2 (en) 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US7958301B2 (en) * 2007-04-10 2011-06-07 Marvell World Trade Ltd. Memory controller and method for memory pages with dynamically configurable bits per cell
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US7719896B1 (en) 2007-04-24 2010-05-18 Virage Logic Corporation Configurable single bit/dual bits memory
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US7920423B1 (en) 2007-07-31 2011-04-05 Synopsys, Inc. Non volatile memory circuit with tailored reliability
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US7802132B2 (en) * 2007-08-17 2010-09-21 Intel Corporation Technique to improve and extend endurance and reliability of multi-level memory cells in a memory device
US20090055605A1 (en) 2007-08-20 2009-02-26 Zining Wu Method and system for object-oriented data storage
US8583857B2 (en) * 2007-08-20 2013-11-12 Marvell World Trade Ltd. Method and system for object-oriented data storage
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
KR20100010355A (ko) 2008-07-22 2010-02-01 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 및 소거 방법
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US20110173462A1 (en) * 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8773925B2 (en) 2010-02-23 2014-07-08 Rambus Inc. Multilevel DRAM
US8402243B2 (en) 2010-02-25 2013-03-19 Apple Inc. Dynamically allocating number of bits per cell for memory locations of a non-volatile memory
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8089807B1 (en) * 2010-11-22 2012-01-03 Ge Aviation Systems, Llc Method and system for data storage
US20120140556A1 (en) * 2010-12-07 2012-06-07 Macronix International Co., Ltd. Method of operating flash memory
KR20130060791A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브
KR101949987B1 (ko) * 2012-12-18 2019-02-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9575886B2 (en) 2013-01-29 2017-02-21 Marvell World Trade Ltd. Methods and apparatus for storing data to a solid state storage device based on data classification
US9047211B2 (en) 2013-03-15 2015-06-02 SanDisk Technologies, Inc. Managing data reliability
US9690656B2 (en) * 2015-02-27 2017-06-27 Microsoft Technology Licensing, Llc Data encoding on single-level and variable multi-level cell storage
US9786386B2 (en) 2015-02-27 2017-10-10 Microsoft Technology Licensing, Llc Dynamic approximate storage for custom applications
US11081168B2 (en) * 2019-05-23 2021-08-03 Hefei Reliance Memory Limited Mixed digital-analog memory devices and circuits for secure storage and computing
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424978A (en) * 1993-03-15 1995-06-13 Nippon Steel Corporation Non-volatile semiconductor memory cell capable of storing more than two different data and method of using the same
US5828601A (en) * 1993-12-01 1998-10-27 Advanced Micro Devices, Inc. Programmed reference
US5515317A (en) * 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
DE69523304T2 (de) 1994-06-02 2002-07-11 Intel Corp Dynamischer speicher mit einem bis mehreren bits pro zelle
JPH09102190A (ja) 1995-08-02 1997-04-15 Sanyo Electric Co Ltd 信号記録装置、及び信号読出装置、並びに信号記録・読出装置
EP0788113B1 (en) 1996-01-31 2005-08-24 STMicroelectronics S.r.l. Multilevel memory circuits and corresponding reading and writing methods
KR100327421B1 (ko) * 1997-12-31 2002-07-27 주식회사 하이닉스반도체 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
US6215697B1 (en) * 1999-01-14 2001-04-10 Macronix International Co., Ltd. Multi-level memory cell device and method for self-converged programming
US6205057B1 (en) * 2000-02-15 2001-03-20 Advanced Micro Devices System and method for detecting flash memory threshold voltages
US6363008B1 (en) * 2000-02-17 2002-03-26 Multi Level Memory Technology Multi-bit-cell non-volatile memory with maximized data capacity
US6396744B1 (en) * 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
US6396742B1 (en) * 2000-07-28 2002-05-28 Silicon Storage Technology, Inc. Testing of multilevel semiconductor memory

Also Published As

Publication number Publication date
DE60220931T2 (de) 2007-10-18
KR100580017B1 (ko) 2006-05-12
DE60220931D1 (de) 2007-08-09
EP1428221B1 (en) 2007-06-27
CN1589480A (zh) 2005-03-02
WO2003025948A1 (en) 2003-03-27
US6870767B2 (en) 2005-03-22
ATE365967T1 (de) 2007-07-15
US20040057355A1 (en) 2004-03-25
US6643169B2 (en) 2003-11-04
KR20040044938A (ko) 2004-05-31
US20030053333A1 (en) 2003-03-20
TWI268511B (en) 2006-12-11
EP1428221A1 (en) 2004-06-16

Similar Documents

Publication Publication Date Title
CN100585737C (zh) 级可变存储器
US8964468B2 (en) Data storage system having multi-bit memory device and operating method thereof
US8665643B2 (en) Non-volatile memory device and read method thereof
CN104934062B (zh) 非易失性存储器及写入方法
KR101518033B1 (ko) 멀티-레벨 비휘발성 메모리 장치, 상기 장치를 포함하는 메모리 시스템 및 그 동작 방법
CN101131871B (zh) 非易失性的电可编程存储器
KR101618677B1 (ko) 플래시 메모리 제어기와 플래시 메모리 어레이 사이의 인터페이싱 방법 및 인터페이스
CN101611386A (zh) 将数据写入半导体存储器中的方法以及存储器控制器
CN101783176A (zh) 非易失性存储装置及其操作方法
CN111158579A (zh) 固态硬盘及其数据存取的方法
CN112015334A (zh) 记忆装置存取管理方法、记忆装置及其控制器、电子装置
KR102157570B1 (ko) 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스
CN106205712B (zh) 半导体存储器件及其操作方法
JP2007004868A (ja) 半導体記憶装置および半導体記憶装置制御方法
CN101276645B (zh) 采用三电平单元的存储装置及相关的管理方法
CN112181710B (zh) 一种基于比特翻转的固态盘数据存储方法和装置
CN110174995A (zh) 存储器控制器及其操作方法
US9672147B2 (en) Memory controller, method of operating memory controller, and system comprising memory controller
KR101598379B1 (ko) 불휘발성 반도체 기억장치
CN102956255B (zh) 闪存控制器
CN105378849A (zh) 非易失性半导体存储装置及其改写方法
CN113900581B (zh) 存储器装置及其读取方法
US20230031951A1 (en) Storage device and operating method of the storage device
CN102236584A (zh) 用来抑制数据错误的方法以及相关的记忆装置及其控制器
KR20120049734A (ko) 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIUMENGKESI CORP.

Free format text: FORMER OWNER: INTEL CORP .

Effective date: 20131227

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: NIUMENGKESI CORP.

Effective date: 20131227

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131227

Address after: Idaho

Patentee after: MICRON TECHNOLOGY, Inc.

Address before: Swiss Rolle

Patentee before: While the Co.

Effective date of registration: 20131227

Address after: Swiss Rolle

Patentee after: While the Co.

Address before: California, USA

Patentee before: INTEL Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Idaho

Patentee after: MICRON TECHNOLOGY, Inc.

Address before: Idaho

Patentee before: Micron Technology, INC.

CX01 Expiry of patent term

Granted publication date: 20100127

CX01 Expiry of patent term