CN101002384B - 控制均衡器的前馈滤波器的装置和方法 - Google Patents

控制均衡器的前馈滤波器的装置和方法 Download PDF

Info

Publication number
CN101002384B
CN101002384B CN2005800122440A CN200580012244A CN101002384B CN 101002384 B CN101002384 B CN 101002384B CN 2005800122440 A CN2005800122440 A CN 2005800122440A CN 200580012244 A CN200580012244 A CN 200580012244A CN 101002384 B CN101002384 B CN 101002384B
Authority
CN
China
Prior art keywords
signal
output
phase
equalizer
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800122440A
Other languages
English (en)
Other versions
CN101002384A (zh
Inventor
J·朱
S·M·洛珀斯托
D·A·威尔明
S·陈
G·克里希纳穆希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai High Definition Digital Technology Industrial Co., Ltd.
Original Assignee
SHANGHAI QIPU SCIENCE & TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI QIPU SCIENCE & TECHNOLOGY Co Ltd filed Critical SHANGHAI QIPU SCIENCE & TECHNOLOGY Co Ltd
Publication of CN101002384A publication Critical patent/CN101002384A/zh
Application granted granted Critical
Publication of CN101002384B publication Critical patent/CN101002384B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/02Details
    • H03D1/06Modifications of demodulators to reduce distortion, e.g. by negative feedback
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/0335Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375Passband transmission
    • H04L2025/0342QAM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03433Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439Fixed structures
    • H04L2025/03445Time domain
    • H04L2025/03471Tapped delay lines
    • H04L2025/03484Tapped delay lines time-recursive
    • H04L2025/0349Tapped delay lines time-recursive as a feedback filter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202Channel estimation
    • H04L25/0212Channel estimation of impulse response
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Abstract

一种控制均衡器的前馈滤波器的方法,该方法包括步骤:生成该前馈滤波器的输出的复数表示,以及生成来自均衡器的输出的判决表示。将该复数表示和判决表示相关以获得相位误差估计。基于相位误差估计生成相位校正值,并将其用于调整该前馈滤波器的输出的相位。

Description

控制均衡器的前馈滤波器的装置和方法
技术领域
本发明一般涉及数字通信技术,尤其涉及用于调整均衡器的前馈滤波器的输出的相位的装置和方法。
背景技术
离散数据传输是通过通信信道,从发射机到接收机的消息传输。位于发射机上的消息发送者或发送设备,通过选择消息并经通信信道发送代表该消息的对应信号或波形与消息接收机通信。接收机通过观察信道输出来确定发送的消息。离散数据消息的连续传输被认为是数字通信。信道噪声经常干扰传输并使发送的消息劣化,以及导致接收机端对于原始消息的内容的某种不确定性。接收机使用被称为检波的过程,判定发送者发送的消息或消息序列。最佳检波使得对于发送的消息的错误接收机判决的概率最小。
消息由转换为通过信道发送的电信号的位的数字序列构成。这些位一般在调制之前被编码。编码是把消息从固有形式(一般为位)转换为代表消息的值。调制是把值转换为模拟信号用于通过信道传输的过程。该信道不但确定性地而且用随机噪声使传送的信号失真。这些干扰正确接收的情况包括加性高斯白噪声(AWGN)以及相干噪声、频率相关信道失真、时间相关信道失真、和多径衰落。因为这些影响,发送的消息在到达接收机时变坏是存在一定可能性的。
一旦接收,接收机对进入的波形进行解调。一般来说,解调试图尽可能精确地恢复原始发送的信号并转换经恢复的信号以估计这些值。对于该处理有许多步骤,包括:把射频(RF)和近基带中频(IF)信号下混频至基带表示、信道均衡和译码。采取码元和载波恢复以便离散时间采样处于正确的码元速率,并且信号被精确地下移至基带。接收机使用检波器盖然性地确定值估计。考虑可能的发送值和潜在的信道引起的误差的、由接收机用来对接收信号进行解调和检波的方法是重要的。然后通过把值估计转换回消息的固有形式,对值估计进行译码。
数字通信系统通过以每个码元间隔一次对解调器的输出进行周期性采样来接收发送的信息。这要求接收机设计克服与非理想传输信道条件下系统同步有关的问题,被认为是与码元定时和载波恢复有关。接收机对接收信号进行采样的最佳次数一般是未知的,这是因为从发射机到接收机的传播延迟以及诸如多径之类的信道条件的影响。发送信号中的传播延迟还导致载波相位偏移。对那些要求接收机使用相位相干检波器的那些传输系统来说,接收机直接从接收信号产生对传播延迟的估计并导出对发送的码元定时的估计和相位误差。例外情况是导频或控制信号嵌入于发送信号中的情况。这种情况下,接收机使用嵌入的导频或控制信号以使接收机和发射机同步。在任一种情况下,接收机通过执行三个基本功能:载波恢复、定时恢复、以及信道均衡来克服系统同步的障碍。
如上所述,载波恢复处理包括对接收的射频(RF)信号进行解调的若干步骤。部分地,对近基带信号进行解调以恢复承载信息的基带信号,并去除任何残留载波相位偏移。该最后步骤通常被称为锁相。
定时恢复处理用于恢复发射机时基以及同步接收机和发射机时钟。一旦完成,这种同步允许接收机以最佳时间点对接收信号进行采样,并减少限幅误差。
信道均衡处理试图补偿传输信道内的缺陷,这些缺陷在接收信号穿越信道时改变接收信号的幅度和相位。这些缺陷一般是频率相关的、时间相关的以及动态的。因此,使用自适应均衡器滤波器系统以去除来自信道的幅度和相位失真是有益的。
存在许多锁相环(PLL)技术。本领域的技术人员理解的有限的一些示例性的方法是:边环(Costas loop)、矩形环、以及更为一般地判决导向(decision-directed)和非判决导向环。
锁相机制一般涉及三个公共元素。它们是相位误差检测/生成、相位误差处理、以及本地相位重建。由鉴相器实现的相位误差检测操作得出接收机检测的发送信号相位与接收机所导出的进入信号的相位估计之间的相位差测量。相位误差测量是接收的信号与实际发送的信号的相位之间的差异。
一般由积分器或低通环路滤波器实施的相位误差处理操作通过在一段时间或一个时间窗口上对相位误差的大小进行平均,来提取基本的相位差趋势。经过适当设计,相位误差处理操作滤去相位误差信号中的随机噪声和其他不需要的分量。为了确保稳定性,环路滤波器吸收鉴相器中固有的增益。锁相环内可以使用模拟、数字以及混合的模拟-数字相位误差检测方法。这些方法使用的组件包括但不限于:模2π鉴相器、二进制鉴相器、分相滤波器、以及最大似然载波相位估计器。
本地相位重建操作负责本地振荡器的产生和相位。本地振荡器用于用具有与近基带信号相同频率和相位的本地产生的振荡器频率对近基带信号进行解调。当被锁定时,所产生的本地振荡器信号具有与正被解调成基带的信号相同的频率和相位。可以使用模拟或数字装置实现本地振荡器。各种类型的压控晶体振荡器和数控振荡器(分别为VCXO和NCO)都可被用于再生本地载波。
在模拟电路的情况下,使用压控振荡器实现本地相位重建操作。VCXO使用经处理的相位误差信息,通过强制相位误差为零来再生进入信号的本地相位。
实际上,任何锁相机制都有一些有限的延迟,因此该机制试图预测进入的相位,然后以新的相位误差的形式测量该预测的精确性。锁相机制越快地跟踪相位偏移,该机制就越容易受随机噪声和其他缺陷的影响。在接收信号存在于强多径环境的情况中更是如此。因此,当设计同步系统时,这两种竞争效果间可作出适当的折中。
定时恢复或同步是接收机将其本地时基与发射机码元速率进行同步的处理。这允许码元周期精确的采样时间瞬间,以便使得正确确定发送的码元的值的似然性最大化。如前所述,PLL子系统并不足以恢复码元速率。相反,添加单独的码元定时恢复功能与PLL相结合以提供定时恢复。不适当的码元定时恢复是符号间干扰(ISI)的一个来源,并且严重劣化了接收机的性能。
如本领域的技术人员所理解的那样,解调器输出的正确采样直接依赖于正确的定时恢复。系统使用许多方法来完成本地时钟恢复。在第一系统中,各种类型的时钟信号被编码成位流。在第二系统中,不发送预先定义的同步码元且只发送数据,并且从接收的数据流得出锁定的本地时钟。应该注意到,因为带宽效率的要求,后一系统似乎更为普遍。
此外,关于定时恢复方法在对接收机的判决设备输出的使用方面也是可以区别的。非判决辅助方法不依赖于判决设备的输出。这种方法的例子是平方律定时恢复方法。同样,包络定时恢复是用于正交幅度调制(QAM)接收机中的一种等价的平方律定时恢复方法。
判决导向(也称为判决辅助)定时恢复使用判决设备的输出。判决导向定时恢复方法的一个例子使线性均衡器(LE)或判决反馈均衡器(DFE)与判决设备输出之间的采样时间相位上的均方误差最小。
判决设备负责将码元值分配给从解调器获得的每个采样。存在硬判决设备和软判决设备。硬判决设备的例子是判决限幅器或维特比(Viterbi)译码器。在判决导向定时恢复方法的情况下,注意确保在判决设备输出和输入采样函数之间没有过度的延迟。过度的延迟劣化了接收机的总体性能,或者在最坏的情况下,导致锁相环变得不稳定。如本领域的技术人员理解的那样,码元定时估计的质量依赖于总信噪比(SNR)以及是信号脉冲形状和信道特性的函数。
存在很多信道失真和干扰来源可能导致差的接收机性能,例如可以通过接收机设计的误码率(BER)或总的数据传送速率来测量。因素包括:噪声、AWGN、符号间干扰(ISI)和多径条件。
接收机也对具有显著多径特性的信道进行补偿。取决于信道频率响应和时变多径效应,有各种对多径现象进行分类或描述的手段。本领域的技术人员所熟知的四个公共的分类是:慢变频率非选择性衰落、快变频率非选择性衰落、慢变频率选择性衰落、快变频率选择性衰落。
一般来说,多径是发送的信号通过不同的传输路径到达接收机的结果,其中每条路径对接收机有唯一的合成传播时间。多径引起的ISI导致接收机与信道的非恒定幅度和非线性相位响应进行抗衡。第二个效应指衰落。衰落是由于与每个传播路径有关的传播延迟造成的,导致在接收机处的相长干扰和相消干扰。衰落导致SNR的劣化。
该简单的描述被进一步提炼成本领域的技术人员所熟悉的四个分类,由其实际暗示来概括。实际上,表现出慢变的、频率非选择性衰落的信道意味着所有的传播路径都在一个码元周期被接收,并且该信道均等地影响所有的信号频率分量。这被认为是最容易补偿的衰落信道现象。快变、频率非选择性衰落产生于信道在码元周期内变化的情况。快衰落很难有效地补偿。
当信道在频率域内使接收的码元失真,且并非所有的频率分量都均等地受到影响时,可把信道表征为具有慢的、频率选择性多径。结果,基带脉冲形状失真,且符号间干扰产生。最后,快变、频率选择性衰落被认为是最坏的信道类型,当接收的码元在许多码元周期上扩展且信道特性也在码元周期内变化时会出现这种情况。
如图1所示,衰落也大致被分为大规模和小规模衰落。接收机的大运动(如发生在移动应用中)导致大规模衰落,而小规模衰落是由于接收机的运动。大规模衰落也叫做对数正态(log-normal)衰落,因为其幅度有对数正态概率密度函数。根据最好地描述小规模衰落的概率分布函数(pdf),小规模衰落通常被描述为瑞利(Rayleigh)衰落或莱斯(Ricean)衰落。此外,Nakagami-m分布也被用于表征一些多径信道条件。
许多现代数字通信系统使用自适应均衡来补偿改变信号传输信道中的条件和扰动的影响。均衡被用于去除由传输信道失真引起的符号间干扰,并且可在基带或通带信号上执行。均衡通常在载波恢复和下混频以生成基带信号之前,对近基带信号进行。如本领域的技术人员所理解的那样,在判决导向载波恢复处理中尤其如此,这要求至少部分打开的眼。
图2中显示了8-VSB,即残留边带的眼图。该眼图是在采样瞬间接收的RF信号的幅度的许多轨迹的覆盖图。许多信号轨迹的会聚构成七个“眼”,它们与接收机内的时钟脉冲的出现保持一致。在每个采样时间,解调的RF幅度假定是八个可能的级别之一。如果8-VSB信号在传输期间被破坏,这些“眼”将关闭并消失,因为RF信号在恰当的瞬间不再拥有正确的幅度。
自适应均衡器滤波器系统实际上是具有补偿信道失真的可更改的频率和相位响应的自适应数字滤波器。如本领域的技术人员理解的那样,可以采用许多架构、方法和算法来实现该功能。一个实施例中,前馈均衡器(FFE)产生提供给判决反馈均衡器(DFE)的部分均衡的信号。在该类型的典型系统中,FFE负责使由前体符号间干扰(ISI)(precursor ISI)引起的重影(ghost)最小化或消除,而DFE负责使由后体ISI(postcursor ISI)所引起的重影最小化或消除。另一个系统中,FFE减少或消除由前体和某些前体ISI引起的重影,而DFE减少或消除由后体ISI所引起的重影。
通过对信道估计和均衡的应用来减少多径引起的ISI对接收机性能的影响。信道估计的有效性与ISI的消除有直接关系。从理论上讲,理想的信道估计将提供对ISI的完全去除。然而,当存在特别恶劣的信道特性时,获得理想的信道估计就有问题的。
在多径干扰存在时改善性能的另一种方法是基于分集原则。不同的传播路径被组合使用以减轻多径衰落。这样做是可能的,因为传播路径通常不相关,意味着不可能所有的路径会同时衰落。分集概念把信道衰落机制建模成信道突发误差。因此,提供发送信息的时间上的或基于频率的冗余副本就改善了成功的数据传输的可能性。
分集技术包括时间分集和频率分集。频率分集要求在许多载波上传送相同的信息,其中相继的载波的间隔等于或超过该信息信道的相干带宽。时间分集使用在许多个(L个)不同的时隙内传输的相同的承载信息信号的许多个(L个)独立衰落版本,其中相继的时隙的间隔等于或超过该信道的相干时间。因此,基于传输路径,发送的信息的L个副本以基于传输路径的变化的时间提供给接收机。
这个概念的一种实现是瑞克接收机(Rake Receiver)。瑞克接收机利用多径现象来改善系统性能。多个基带相关器被用于个别地处理多个多径分量。然后,相关器的输出相加以增加总信号强度。
以上的描述只是可采用的、部分的、非有限的一些示例性技术,并不意图以任何方式表示对本发明的限制。
尽管在本领域当前情况下可以使用很多技术,然而在存在强多径环境时,接收机表现出显著的性能劣化。这在陆地数字广播系统的情况下是尤为正确的。特别是,本领域的当前情况下,使用均衡器的接收机一般使用相减法以去除干扰的多径信号。这在变化的多径衰落环境下有显著的缺点。特别是,这些接收机系统试图识别并锁定通过给定的传输路径或信道进入的单个最强的接收信号。这是在均衡器启动时通过在FFE的中心点建立单位大小的抽头来实现的。一旦接收,就从接收进的总信号中减除与其他传输路径相对应的信号。这就有效地从接收处理中去除了所有的分集(如果该系统中使用分集)。同样,当最初的多径信号的强度衰落或出现新的更强的信号时,接收机可能失锁。这就在接收机引入显著的载波相位偏移。因此,变化的多径条件通常需要接收机重新获得载波锁定,这就导致对接收机处的用户来说,可能会有显著的信息流的破坏。
发明内容
根据本发明的一方面,一种控制均衡器的前馈滤波器的方法,该方法包括步骤:生成该前馈滤波器的输出的复数表示;生成来自均衡器的输出的判决表示;基于所述判决表示与所述复数表示获得相位误差估计;基于所述相位误差估计生成相位校正值;以及使用所述相位校正值用旋转器调整所述前馈滤波器的输出的相位。
根据本发明的另一方面,一种用于控制均衡器的前馈滤波器的相位跟踪器包括:用于生成所述前馈滤波器的输出的复数表示的装置;用于生成来自所述均衡器的输出的判决表示的装置;用于基于所述判决表示与所述复数表示获得相位误差估计的装置;用于基于所述相位误差估计生成相位校正值的装置;以及用于使用所述相位校正值用旋转器调整所述前馈滤波器的输出的相位的装置。
通过考虑以下的详细描述,本发明的其他方面和优点会变得显而易见。
附图说明
图1是显示小规模和大规模衰落随时间的关系的图表;
图2是显示8-VSB调制的开放眼图的图表;
图3是根据本发明的高级数字接收机的示意性框图。
图4是显示数据段和帧同步结构的ATSC基带成帧编码段格式的示意图;
图5是图3中的高级数字接收机中使用的均衡器的一个实施例的示意图;
图6是基于信道延迟估计单元(CDEU)的段同步的一个实施例的框图;
图7是显示出相对于传输信道中检测出的重影的虚中心的相对位置的示意图;
图8是显示传输信道中检测出的重影的相对位置的示意图;
图9是ATSC段同步相关器的一个实施例的框图;
图10是“漏”积分器的一个实施例的框图;
图11是质心估计器的一个实施例的框图;
图12是说明CDEU的操作的流程图;
图13是基于CDEU的段同步的另一实施例的框图;
图14是基于CDEU的帧同步的实施例的框图;
图15显示相对于窗函数的传输信道中的重影信号的位置;
图16是说明CDEU的又一实施例的操作的流程图;
图17显示相对于窗函数的传输信道中的重影信号的位置;
图18是基于CDEU的帧同步的另一实施例的框图;
图19A-19D显示虚信道的虚中心、FFE输出(ZOUT)以及FFE和DFE抽头和系数之间的关系;
图20A和20B显示虚信道的虚中心、FFE输出(ZOUT)以及FFE和DFE抽头之间的关系;
图21是说明图3的系统20用于产生重叠的均衡器结构或无固定中心抽头的均衡器的操作的流程图;
图22是具有相位跟踪器的重叠的均衡器的实施例的框图;
图23是具有相位跟踪器的重叠的均衡器的实施例的框图;
图24是具有相位跟踪器的重叠的均衡器的实施例的框图;
图25是具有相位跟踪器的重叠的均衡器的实施例的框图;
图26是具有相位跟踪器的重叠的均衡器的实施例的框图;
图27是具有相位跟踪器的重叠的均衡器的实施例的框图;
图28是具有相位跟踪器的重叠的均衡器的实施例的框图;
图29是使用重叠的均衡器的同步和解调反馈系统的实施例的框图;
图30是说明图29的系统900的另一个实施例的操作的流程图,用于控制重叠的均衡器优化过程的操作以及同步并解调控制反馈环;
图31是使用重叠的均衡器的同步和解调反馈系统的又一实施例的框图;
图32是在组合的解调和同步反馈环内的重叠的均衡器的实施例的框图;
图33是在组合的解调和同步反馈环内的重叠的均衡器的实施例的框图;
图34是在组合的解调和同步反馈环内的重叠的均衡器的实施例的框图;
图35是在组合的解调和同步反馈环内的重叠的均衡器的实施例的框图;
图36A和36B分别显示定时偏移后置滤波器和载波偏移后置滤波器的品质特性;
图37是用于控制数字接收机系统中的VCXO的字段/帧同步相关定向控制系统的实施例的框图;
图38A-38C显示对信道中的重影信号的位置的相关加权函数的关系;
图39是相关定向同步反馈系统的实施例的框图;
图40是描述相关定向同步反馈环系统的实施例的操作的流程图;
图41是基于相关定向控制信号产生段同步的系统的实施例的框图;
图42是描述用于基于相关定向控制信号产生段同步的系统的实施例的操作的流程图;
图43是基于相关定向载波反馈环的段同步的实施例的框图;
图44是信道延迟定向同步反馈环的实施例的框图。
具体实施方式
为了促进对本发明的原理的理解,现在将参考附图中说明的实施例,并且将用明确的语言来描述。尽管如此,仍应该理解这并不意图限制本发明的范围。所描述的实施例的任何改变和进一步的修改,以及这里描述的本发明的原理的任何进一步的应用,对于本发明所涉及的领域的技术人员来说都是可正常想到的。
图3中说明的本系统的一个方面是在恶劣的多径环境中接收调制信号时,具有显著改善的稳定性和性能的数字接收机系统。这种新的数字接收机中包含的技术、设备以及系统可适合于各种调制格式,包括但不限于:QAM、偏移QAM以及VSB。作为例示,所感兴趣的一个非限定的示例性的传输标准是为美国的HDTV广播而采用的ATSC标准。ATSC传输标准使用具有抑制载波频率的导频信号的抑制载波8-VSB信号,用于实现VSB接收机内的载波锁定。如图4所示,ATSC数据传输格式包含每帧两个字段。每个字段有313个由832个多级码元组成的段。每个段有四个码元段同步字符,其后跟随828个码元的有效载荷。每个字段的第一段包含字段同步段,而剩下的段用于传输数据分组。字段同步由预先确定的511码元伪随机数(PN)序列和三个预先确定的63码元长的(PN)序列来表征。中间的63码元长的(PN)序列在每个相继的字段内被反转。VSB模式控制信号(在VSB构象(constellation)大小内定义)紧跟着最后的63PN序列,之后是92个保留的码元和从前一字段复制的12个码元。本领域的技术人员将理解,无需过度的实验,本发明可适合于其他传输标准。
本发明的一个实施例是图3所示的系统20。系统20接收并处理ATSC广播信号,且包括模拟前端接收机30、同步40、数字解调器42、奈奎斯特(Nyquist)根滤波器(NRF)44、均衡器46、前向纠错(FEC)48、非相干控制(NCC)50、判决导向控制(DDC)52和控制系统54。系统20的进一步的实施例在系统20内的各个点还检测段同步、字段/帧同步的存在,以及信噪比(SNR)。作为例示,系统20的一些实施例确定接收的数据的SNR。其他的实施例基于接收的同步信号确定接收信号的SNR。某些其他的实施例基于数据差错率来量化均衡器的性能。类似地,系统20的其他元件也使用数据差错率来量化其性能。如在美国专利第6829297中所描述的那样,还有一些其他实施例还使用均衡器内的网格译码器所导出的性能度量(metrics)。
系统20的一些实施例还在均衡器46的其中一个输出中检测帧同步或字段同步信号。系统20的其他实施例确定同步40或数字解调器42是否被锁定在接收信号。
控制系统54(未显示)连接到系统20的各个元件,并且一般控制系统20的功能。作为例示,在一些实施例中,控制系统54监视系统启动、操作模式选择、以及均衡器系数的自适应。如后面所述,控制系统54接收信道延迟估计84(CDE)、均衡器输出88和自适应码元判决94。控制系统54还接收信号段同步96、字段/帧同步98、SNR100、VCXO锁定102、以及NCO锁定104。段同步96是指示在均衡器46想要的输出处或系统20的其他元件处检测到有效的段同步的信号。字段/帧同步98是指示在均衡器46想要的输出处或系统20的其他元件处检测到有效的字段/帧同步的信号。类似地,SNR 100是在均衡器46想要的输出处接收信号的估计的SNR。VCXO锁定102是指示同步40已被锁定到进入信号的时基的信号。最后,NCO锁定104是指示数字解调器42被锁定到进入的载波的信号。
模拟前端接收机30的输入连接到天线或接收广播信号的其他信号源。模拟前端接收机30调谐到想要的RF广播信号、提供自动增益控制(AGC)和信号放大、并把接收的信号转换为要用于解调处理的中频(IF)。模拟前端接收机30可包括RF调谐电路、IF电路、以及在存在噪声时优化接收信号的自动增益控制电路。模拟前端接收机30还把接收的信号下变频为近基带信号。作为例示,接收的ATSC标准中所采用的近基带载波抑制8-VSB信号的IF通带信号大致以5.38MHz为中心。
根据本发明,同步40是整个定时恢复功能的一部分,该功能负责对进入的信号进行采样,并把系统20与进入信号的时基同步。同步40从模拟前端接收机30接收模拟近基带信号60,并产生数字化的近基带信号62。同步40还从判决导向控制52接收判决导向同步反馈信号66,以及从非相干控制54接收非相干同步反馈信号64。
在本发明的一些实施例中,同步40包括A/D转换器(未显示),它基于受控反馈VCXO产生的采样时钟对进入的模拟近基带信号60进行采样以产生数字的近基带信号60。控制系统54控制同步40以选择判决导向同步反馈信号或非相干同步反馈信号64,来控制A/D采样时钟的相位和频率。在其他实施例中,同步40还接收相关导向控制反馈信号(未显示)。选择的反馈信号被滤波以产生控制VCXO输出频率和相位的控制信号。
作为例示,在某些实施例中,控制系统54最初将同步40配置成使用非相干同步反馈信号64来控制VCXO操作。同步40基于受控反馈VCXO采样时钟对模拟的近基带信号60进行采样。系统20至少部分收敛后,控制系统54有选择地将同步40配置成以使用判决导向同步反馈信号66来控制VCXO操作。作为例示,适合于ATSC系统的同步40的一些实施例包括以大约21.52MHz速率驱动A/D采样的VCXO,该速率是ATSC系统中接收信号的码元速率的两倍。VCXO已经锁定在接收信号的时基后,控制系统54从VCXO锁定102中接收正的指示。将理解到,本领域的技术人员可使用许多技术来确定VCXO是否被锁定在进入的信号。
在其他实施例中,同步40对固定采样速率A/D的输出进行重新采样。作为例示,A/D以固定速率对进入的信号采样。采样速率转换器对数字化的近基带信号重新采样,以导出与进入的码元速率同步的想要的输出采样速率。与以上讨论的类似,控制系统54基于系统20的操作状态,使用非相干同步反馈信号64或判决导向同步反馈信号66选择性地控制重新采样处理。
数字解调器42是系统20的整个载波跟踪和恢复功能的一部分,并把同步40的近基带输出解调至基带。如图3所示,数字解调器42从同步40接收数字化的近基带信号62、从判决导向控制52接收判决导向载波跟踪反馈信号、以及从非相干控制50接收非相干载波跟踪反馈信号72。尽管并未显示,但是数字解调器42的其他实施例还接收相关导向控制反馈信号。根据一个实施例,数字解调器42数字化地把近基带信号62下调制成有同相分量信号68和正交分量信号70的二次过采样复合基带输出。在后面会讨论的滤波步骤之前,同相分量信号68和正交分量信号70有负的和正的频率分量。数字解调器42的输出由奈奎斯特根滤波器44进行低通过滤,以去除带外信号。
如后面将阐释的那样,控制系统54选择性地控制支配数字解调器42的操作的反馈信号。在最初的系统启动期间,数字解调器42的操作由来自NCC 50的非相干载波跟踪反馈信号控制。NCC 50跟踪接收的载波频率并控制由数字解调器的NCO部分产生的下混频频率。系统20至少部分收敛后,控制系统54配置数字解调器42以使用判决导向控制反馈环信号来提供改善的载波跟踪,并控制下转换过程。在数字解调操作的某些想要的点上,NCO锁定104指示控制系统54NC0被锁定在接收信号的载波。
在本发明的一些实施例中,仅同相分量信号68由均衡器46使用来降低系统的复杂性。可选地,本发明的其他实施例结合系统20的均衡器46内结合的微小间隔的FFE来使用过采样的基带信号。
解调器42提供同相分量信号68和正交分量信号70作为NRF 44和NCC 50的输入。NRF 44从已解调的信号中过滤出高频分量,以产生经滤波的同相基带信号(IF)76和经滤波的正交基带信号(QF),作为均衡器46的输出。在一些实施例中,NRF 44是有5.38MHz双边带带宽和11%的频率响应下降的低通滤波器。
如在结合于此的发明人的共同待决的申请:美国申请序列号第10/408,053,名称为“Carrier Recovery for DTV Receivers”以及美国申请序列号第10/407,634,名称为“System and Method for Symbol Clock Recovery”中所描述的那样,NCC 50使用关于上奈奎斯特斜率(upper Nyquist slope)和下奈奎斯特斜率(lower Nyquist slope)的导频信号和冗余信息,以导出非相干载波跟踪反馈信号和非相干码元定时同步信号。如较早所提及的那样,NCC 50提供非相干载波跟踪反馈信号72作为数字解调器42的输入,以及提供非相干同步反馈信号64作为同步40的输入。
如图3所示,均衡器46从NRF 44接收基带分量信号IF 76和QF 78。在一些实施例中,均衡器46使用IF 76和QF 78。在其他实施例中,均衡器46只使用IF 76,也称为解调信号的有功分量。
均衡器46的一些实施例使用前馈技术建立并更新系数,而其他的实施例使用反馈技术,如LMS拟合。某些实施例估计信道延迟作为该过程的一部分。均衡器46向控制系统54提供CDE 84。然后,控制系统54通过LMS算法控制均衡器系数自适应过程,以导出通过方便地组合多个接收的重影信号来创建稳定的接收信号的虚信道。
在其他实施例中,均衡器46包括结合在均衡器结构中的网格译码器。在一些实施例中,网格译码器的输出被用于更新均衡器DFE中的数据采样或指示在进行的基础上的均衡器系数自适应过程。在其他实施例中,中间的网格译码器级输出被用于控制均衡器。又一些其他实施例,如美国专利申请第10/407,610,名称为“Transposed Structure for Decision Feedback EqualizerCombined with Trellis Decoder”中所示,包括组合的DFE-网格译码器结构。还有一些实施例,如美国专利申请第09/884,256中所示,来自网格译码器的中间阶段的输出通过映射耦合到DFE的某些阶段的输入。
如这里所述,均衡器46包括用于估计传输信道的信道延迟的技术,承载信息的信号是通过该传输信道发送的。均衡器46向控制系统54提供CDE 84,后者结合其他均衡器自适应技术使用来推导出均衡器46的抽头系数。控制系统54使用CDE 84相对于信道来调准均衡器。从对信道脉冲响应(CIR)的估计中导出CDE 84。一些实施例通过使同步信号到达相关来估计CIR。某些实施例使用字段/帧同步信号。其他实施例使用段同步信号。还有一些其他实施例使用段同步和帧同步两者,以训练均衡器46的系数。此外,其他实施例通过使接收信号内的其他信号相关来估计CIR。
均衡器46的一些实施例没有中心抽头或基准抽头。当多径重影显著减弱主接收信号时,这有利地使均衡器能保持稳定。其他实施例包括带有虚中心输出的重叠均衡器。在重叠均衡器中,均衡器46的FFE和DFE部分中包含的一些采样是时间相关的。重叠均衡器结构允许虚中心被关键性地放置在均衡器内,以使噪声的影响最小并改善总的性能。此外,均衡器46的一些实施例还包括判决导向相位跟踪器,以去除数字解调器42未消除的任何残留相位噪声。这些实施例的某一些还包括用于将判决导向载波跟踪反馈信号74的操作链接到判决导向相位跟踪器的操作的技术。
如图3所示,在系统20的一些实施例中,均衡器46向判决导向控制52提供同步码元判决86和相应的经均衡的数据信号88。如这里所述,经均衡的数据信号88是提供给均衡器的判决设备(未显示)的数据信号。同步码元判决86是由均衡器内的判决设备产生的值。一些实施例中,同步码元判决86是判决限幅器的输出。在其他实施例中,同步码元判决86是来自网格译码器的所选择的级的输出。在本发明的某些实施例中,均衡器46向判决导向控制52提供对应于同步码元判决86的中间经均衡的信号90。如后所述,在一些实施例中,中间经均衡的信号90来自FFE的输出。在其他实施例中,中间经均衡的信号90是经相位校正的FFE输出。
一些实施例中,自适应码元判决94是已知的训练信号,如产生的同步信号。在其他实施例中,自适应码元判决94是均衡器46的判决限幅器的输出。在某些实施例中,自适应码元判决94是均衡器46的网格译码器或网格译码器的中间级或其他级的输出。又一些实施例中,自适应码元判决94依赖于系统20或均衡器46的操作状态。
判决导向控制52产生判决导向载波跟踪反馈信号74和判决导向同步反馈信号66。判决导向载波跟踪反馈信号74是对某一接收码元的判决加权的载波跟踪误差估计。类似地,判决导向同步反馈信号66表示对接收码元的判决加权的定时误差估计。
FEC 48的输入接收均衡器46的FEC码元判决80。FEC执行若干后信号处理步骤,以校正接收数据内包含的误差。作为例示,FEC 48执行帧同步、数据去交织、以及Reed-Solomon前向纠错。
均衡器46的一个实施例,如图5中例示的均衡器200,它接收经滤波的同相基带信号(IF)76和经滤波的正交基带信号(QF)作为输入,并提供FEC码元判决80、同步码元判决86、经均衡的数据信号88、中间经均衡的信号90、以及自适应码元判决94作为输出。如这里所述,均衡器200的一些实施例不处理QF
均衡器200还包括前馈均衡器(FFE)210、加法器212、判决设备214、DFE 216和控制系统54。如图5所示,均衡器200的一些实施例中,FFE 210接收经滤波的同相基带信号76作为输入。尽管为了简化起见,图5并未显示,但FFE 210的一些实施例也接收QF。FFE 210的输出向加法器212的第一输入提供中间经均衡的信号90。DFE 216的输出提供加法器212的第二输入。加法器212的输出是经均衡的信号88,它作为判决设备214的输入。尽管未显示,控制系统54连接到均衡器200的各种元件,控制均衡器200的操作,并调整FFE 210和FFE 216的系数。FFE是本领域已知的一类滤波器,它包括前馈滤波器(FFF)和有限脉冲响应(FIR)滤波器,并且对本领域的普通技术人员来说,很明显可以使用FFF或FIR滤波器作为这里使用的FFE的适当替代。
如图5所述,判决设备214提供各种输出,包括FEC码元判决80、同步码元判决86、均衡器反馈码元输出92、以及自适应码元判决94。均衡器反馈码元输出92是提供给DFE 216的判决设备输出。FEC码元判决80是均衡器200提供给FEC 48的最后输出,而同步码元判决86提供给判决导向控制52(见图3)。在一些实施例中,同步码元判决86是判决限幅器电路的输出。在其他实施例中,从网格或维特比译码器的输出或所选择的级获得同步码元判决86。在又一些其他实施例中,依据均衡器200的操作状态,选择性地从判决限幅器电路或网格译码器的输出或级中获得同步码元判决86。在这里描述的实施例中,同步码元判决86可分别向载波跟踪和同步反馈环提供不同的输出。
在一些实施例中,从判决限幅器电路获得均衡器反馈码元输出92。在其他实施例中,从网格或维特比译码器的输出或所选择的级获得均衡器反馈码元输出92。在又一些其他实施例中,当DFE内的值被校正时,均衡器反馈码元输出92对其进行更新。或者,依据系统操作状态,控制系统54选择性地为均衡器反馈码元输出92选取数据源。
控制系统54使用自适应码元判决94来调整均衡器200的系数。类似于同步码元判决86,在一些实施例中,自适应码元判决94是判决限幅器电路的输出。在其他实施例中,从网格译码器的输出或所选择的级中获得自适应码元判决94。在又一些其他实施例中,自适应码元判决94是训练码元。在还有一些其他实施例中,根据均衡器200的操作状态,选择性地从判决设备判决限幅器电路、中间网格译码器级、或者网格译码器输出中获得自适应码元判决94。
在某些实施例中,FEC码元判决80、同步码元判决86、均衡器反馈码元输出92、以及自适应码元判决94是来自判决设备214的判决限幅器输出的相同信号。在某些其他的实施例中,FEC码元判决80、同步码元判决86、均衡器反馈码元输出92、以及自适应码元判决94的功能不同,并且如上所述,是从判决设备216的不同级中获得的。
作为非限定的例子,在本发明的一些实施例中,判决设备214是网格译码器,并且选择性地控制各个输出的源。作为例示,可以选择性地从网格译码器中的想要的部分中获得同步码元判决86。在第一实例中,控制系统54选择性地将同步码元判决86控制为判决设备216的判决限幅器输出。在第二实例中,控制系统54选择性地将同步码元判决86控制为来自判决设备216的网格译码器的部分或全部纠错的码元。
如图5所示,DFE 216接收均衡器反馈码元输出92作为输入。在某些实施例中,例如,当判决设备214包括网格译码器时,选择性地控制反馈码元输出92。作为例示,在本发明的某些实施例中,均衡器反馈码元输出92可以是网格译码器的判决限幅器部分的输出。当均衡器系数被调整成去除一部分传输信道失真时,控制系统54可以选择性地从网格译码器的经校正的码元中更新DFE216的值。在某些其他的实施例中,如发明人共同待决的美国申请第10/407,610号,名称为“Transposed Structure for a Decision Feedback EqualizerCombined with Trellis Decoder”中所述,判决设备214从网格译码器的跟踪存储内容之一向DFE 216提供经纠错的码元输出。在又一些其他实施例中,如发明人共同待决的美国申请第09/884,256号,名称为“Combined TrellisDecoder and Decision Feedback Equalizer”中所述,网格译码器的各级的输出被用于导出对DFE的各级的至少一部分的输入。
在图5所示的系统中,控制系统54连接到FFE 210、判决设备214、DFE 216和CDEU 230(尽管为了简化起见,并未显示所有的连接)。此外,控制系统54接收CDE 84、经均衡的数据信号88、自适应码元判决94、来自段同步检测器(未显示)的段同步信号96,来自字段/帧同步检测器218的字段/帧同步信号98,以及SNR信号100。
控制系统54尤其初始化并控制均衡器200、时钟产生、以及系统20的初始化和操作的各级和各个部分。如此后所述,控制系统54还导出或调整均衡器200的滤波器系数,以消除前重影和后重影信号的影响。
均衡器200还包括CDEU 230,它包括用于估计传输信道的CIR的技术,CIR随后被用于估计该传输信道的信道延迟。在一些实施例中,CDEU 230接收经过滤的同相基带信号IF 76和经过滤的正交基带信号QF 78作为输入,并提供从CIR的估计中导出的CDE 84作为对控制系统54的输出。在某些其他实施例中,CDEU230不使用经过滤的正交基带信号78。在又一些其他实施例中,FFE 210接收IF和QF。如本领域的技术人员能理解的那样,对IF操作的均衡器200的表示是为了解释的简化的目的,而非限制。
如此后所述,CDEU 230向控制系统54提供表示在FFE 210的输入端的合成延迟的CDE 84。如下面所述,该合成延迟反应了与信道中存在的重影信号相关的延迟。基于CDE 84,控制系统54使用这里描述的任一技术确定均衡器200的输出端的段同步和帧同步信号的时间位置。基于经均衡的数据信号88和自适应码元判决94之间的差异,控制系统54调整FFE 210和DFE 216的系数。一些实施例包括向控制系统54提供(由字段/帧同步检测器218)检测到字段/帧同步信号98的指示的可选的段同步信号96和字段/帧同步信号98。最后,SNR信号100向控制系统54提供在均衡器46的输出端的经均衡的信号的相对信噪比和/或数据差错率的指示。
图6显示了CDEU 230的一个实施例,即CDEU 230A,它通过检测一个段周期内在FFE 210的输入端接收到的各种重影信号的段同步序列的相关强度和相对延迟,来估计信道的信道延迟。如下面更详细描述的那样,CDEU 230A将一个段周期内给定码元时间的接收信号与已知的段同步序列相关。这种相关强度表示传输信道的CIR的估计。然后,在段周期序列上对每个码元时间对相关强度进行时间滤波。如将要结合图7所述的那样,然后,CDEU 230A通过计算一数据段周期内经时间滤波的相关强度相对于本地时基的质心,导出CDE 84。尽管用特定的硬件和软件划分描述了CDEU 230的特定实施例,但这是作为例子并非限制。能够理解到,其他划分和配置被认为是本领域的技术人员能正常想到的。
作为图7中说明的第一非限定的例子,系统20接收通过信道传输的ATSC信号。接收的信号包括第一重影G1和第二重影G2。G1和G2的到达之间的相对延迟是一段周期内每个重影的段同步序列在接收机的到达的估计的延迟。每个重影的强度或大小是从在段周期内特定码元时隙到达的段同步序列的相关强度估计的。作为例示,G1和G2在832码元时钟段周期内分别位于码元时间128和512。如所示,G1的段同步序列的相关性是与G2相关的段同步序列的相关性大小的60%。使用加权平均值或质心计算,信道的CDE被估计为对应于码元时间368。
在图8所示的又一个例子中,图7的信道还包括分别位于数据段码元时间64、256和768的重影信号G3、G4和G5。在本发明的一些实施例中,当计算CDE时,也考虑G3、G4和G5。在其他实施例中,使用滤出对这种较小的重影信号的考虑的阈值函数。
返回到图6,CDEU 230A适合于在陆地ATSC广播系统的传输信道中存在重影信号的情况下进行操作。CDEU 230A包括相关器310、积分器312、相关缓冲器314、码元计数器316、段计数器318、控制器320、存储器330。以及质心估计器340。CDEU 230A接收经滤波的同相基带信号IF 76作为相关器310的输入。积分器312接收相关器310的输出,并将其输出提供给相关缓冲器314。
类似地,质心估计器340通过接口342接收相关缓冲器314的输出。在所例示的实施例中,接口342是单向的,且质心估计器340只能读取相关缓冲器314的内容。在其他实施例中,接口342是双向的,且质心估计器可读写相关缓冲器314的内容。
在一些实施例中,码元计数器316是模计数器,它接收来自码元时钟(未显示)的输入,并导出对应于数据段周期内接收的码元数量的码元计数输出(SC)。码元时钟每个码元时间提供时钟沿。作为例示,ATSC系统段周期由832个码元时间组成。因此,适合于ATSC系统的码元计数器的一个实施例是输出值从0到831的模832计数器。码元计数输出每个码元时间都递增;然而,它并没有必要与段同步对齐。此外,码元计数器316的一些实施例包括每832个码元时间就声明一次的段指示器输出(SI)。段指示器输出相对于码元计数器316计数的第一码元被定时。
段计数器318的一个实施例接收码元计数器316的段指示器输出SI。段计数器318对码元计数器产生的段指示的数量计数,并提供对应于一帧时间内接收的段指示的数量段计数SEGCNT。在又一些其他实施例中,段计数器318是对应于ATSC传输中每数据字段313个段的模313计数器。在替代性的实施例中,段计数器318接收来自码元时钟的输入并按每832个码元时间递增。
控制器320包括可操作地连接到控制系统54、用于与均衡器200(见图5)的其他元件进行通信的第一控制接口,且进一步可包括用于与CDEU 230A的其他元件(包括相关器310、积分器312、相关缓冲器314、码元计数器316、段计数器318、存储器330以及质心估计器340)进行通信的第二控制接口。第二控制接口把存储器和缓冲器复位为零并控制CDEU 230A的各个元件,包括但不限于:读写配置寄存器、控制复位信号、控制对存储器和寄存器单元的访问、各种设备的缓冲器管理、以及本领域的技术人员可以想到的其他控制和技术。控制器320还分别从码元计数器316和段计数器318接收信号SC和SEGCNT。
如在图6中进一步所示,CDEU 230A的一些实施例连接控制器320和相关缓冲器314。相关缓冲器314具有对应于数据段周期内的码元时间的数量的存储器单元,这里表示为阵列M(i),其中i是阵列的索引。i的最大值对应于数据段内包含的码元时间的数量。尽管并未显示,由控制器320向相关缓冲器314提供索引变量i。如这里阐释的那样,在一些实例中,索引变量i有与码元计数器316提供的SC相同的值。然而,在其他实例中,由控制器210提供索引变量i以计算CDE 84。
作为例示,适合于ATSC标准的本发明的一个实施例包括相关缓冲器314,它具有对应于每数据段832个码元的832个存储器单元。如本领域的技术人员会理解到的那样,在某些实施例中,控制器320专门地控制相关缓冲器314的操作。其他实施例允许积分器312、控制器320和质心估计器340访问相关缓冲器314。如本领域的技术人员可想到的各种技术、接口、缓冲器管理技术、存储器组织和类型用于各种实施例中,并且这里所有的例示都是作为例子而不意图作为限制。
控制器320还连接到存储器330和质心估计器340。CDEU 230A的其他实施例允许控制系统54访问存储器330。如图6所示,存储器330的一个实施例包括CDE寄存器332、质心估计器(CENT)寄存器334、核心(coring)阈值寄存器336、以及段计数寄存器338。如此后将详细描述的那样,CDE寄存器332保持与在FFE 210的输入端测量的信道延迟相关的当前估计的延迟。CENT寄存器334包含由质心估计器340产生的对应于CDE寄存器332内存储的值的质心估计。如此后所述,核心阈值寄存器336包含用于滤出或最小化错误的段同步检测的核心阈值变量。最后,段计数寄存器338的内容是段数量N,在这N个段上,CDEU 230A对由相关器310产生的相关值进行积分,以对段周期内的每个码元时间产生一组经时间滤波的段同步相关值。在一些替代性的实施例中,核心阈值的值和N是静态的。
在功能上,相关器310接收四个最近接收的IF 76的值并把其与已知的段同步序列相关,以产生码元相关值SCV(i)。作为例示,在一些实施例中,SCV(i)是对数据段内的第i个码元时间的码元相关值,且对应于码元计数316和相关缓冲器314内第i个阵列位置M(i)。如图9所示,相关器310的一个实施例是为ATSC系统设计的,且包括加法器350和延迟线360。延迟线360有第一、第二、第三和第四延迟元件(未显示),其中第一延迟元件接收IF 76作为输入,并有第一延迟输出362。第二延迟元件接收第一延迟输出362并提供第二延迟输出364。第三延迟元件接收第二延迟输出364并向第四延迟元件提供第三延迟输出366,第四延迟元件提供第四延迟输出368。第一、第二、第三和第四延迟元件的输出对应于最近接收的IF的四个值,分别表示为IF3、IF2、IF1和IF0。加法器350从输入IF3、IF2、IF1和IF0中产生输出SCV(i)。加法器350在码元时间i的输出为SCV(i)=IF3-IF2-IF1+IF0。如本领域的技术人员会理解的那样,段同步序列的相对短的长度,即四个码元时间,经常导致有噪声的相关SCV(i)。作为例示,通过相关器310(见图6)的数据将以导致最大相关输出值的方式调准自己。在若干段周期上对SCV(i)的值求积分,将最终平衡这些有噪声的相关值。
在一个实施例中,积分器312是理想的积分器。在积分器312的另一个实施例中,图10中所示的积分器312A是“漏”积分器且包括数据输入缓冲器370、存储器输入缓冲器372、标量374、加法器376以及输出缓冲器378。积分器312A在数据输入缓冲器370从相关器310(见图9)接收对应于码元计数器316的SC的SCV(i)。INT(i)是通过在时间上对SCV(i)的值求积分而获得的SCV(i)的时间平均值,并存储在相关缓冲器314的阵列M(i)中。积分器312A在存储器输入缓冲器372接收先前计算出的积分值,为了清楚起见表示为INTOLD(i)且处也对应于的码元计数器316的码元计数。应该理解,SCV(i)和INTOLD(i)对应于数据段周期内的相同的码元时间。存储器输入缓冲器372向标量374提供INTOLD(i)。标量374用想要的标量S乘以INTOLD(i)并向加法器376提供乘积。加法器376还接收数据输入缓冲器370的输出并向输出缓冲器378提供和INTNEW(i)=SCV(i)+(S×INTOLD(i))。输出缓冲器378向相关缓冲器314提供INTNEW(i),相关缓冲器314将INTNEW(i)存储在M(i)中。
在积分器312A是理想的积分器的一些实施例中,标量值是单位值(S=1)。在那些具有漏积分器的实施例中,该标量值小于1。作为例示,本发明的一个实施例使用S=255/256。在若干段周期内求SCV(i)的值的积分滤出了相关器310内接收数据中的噪声。
如图11所示,质心估计器340的至少一个实施例包括滤波器380、阈值寄存器382、乘法器384、减法器386、PCDE寄存器388和积分器390。控制器320(见图6)对阈值寄存器382和PCDE寄存器388读写参数。如以下所述,积分器390向控制器320提供质心误差估计344。在一些实施例中,控制器320将变量threshold(阈值)从核心阈值寄存器336(见图6)写入到阈值寄存器382中。在其他实施例中,阈值寄存器382等价于核心阈值寄存器336。PCDE寄存器388包含评价中建议的信道延迟估计(PCDE)。在本发明的一些实施例中,PCDE寄存器388是CDE寄存器332(见图6)的等价物。
控制器320(图6)向图11的质心估计器340提供索引变量i,且质心估计器340还在滤波器380的第一输入342接收来自相关缓冲器314的INT(i)。滤波器380还包括从阈值寄存器382接收变量threshold的第二输入,并将输出提供给乘法器384的第一输入。PCDE寄存器388向减法器386的正输入提供变量PCDE。减法器386的负输入从控制器320接收索引变量i。减法器386的输出是用于计算对应于INT(i)的“时刻”(数学意义上)的与PCDE的间隔。提供减法器386的输出作为乘法器384的第二输入,乘法器提供其乘积给积分器390的输入。
如以下所述,控制器320搜索使这里表示为CCE(PCDE)的量度的绝对大小最小的PCDE的值。本发明的其他实施例寻找CCE(PCDE)的符号中的变化,以选择CDE而无需考虑CDE的绝对大小。滤波器380对存储在相关缓冲器314的INT(i)值的绝对值执行滤波器函数F(INT(i),threshold)。作为例示,在一些实施例中,滤波器380取INT(i)的绝对值并将其与threshold比较。对|INT(i)|<threshold的那些值来说,滤波器380的输出为F(INT(i),threshold)=0;对于|INT(i)|>threshold,滤波器380的输出为F(INT(i),threshold)=|INT(i)|。
在其他实施例中,滤波器380把INT(i)的平方值与threshold进行比较,使得如果INT(i)2≥threshold,则滤波器380的输出等于INT(i)2,否则输出等于0。在又一些其他实施例中,对|INT(i)|22>threshold,滤波器380的输出为F(INT(i),threshold)=|INT(i)|2。否则,对|INT(i)|2≤threshold,滤波器380的输出为F(INT(i),threshold)=0。
减法器386导出采样间隔差异(PCDE-i),它表示建议的CDE的位置和对应于INT(i)的第i个采样之间的延迟或采样数。乘法器384把采样间隔差异信号与滤波器380的输出相乘。乘法器的乘积向积分器390提供输入,积分器执行以下求和:
CCE ( PCDE ) = Σ i = 0 i = 831 F ( INT ( i ) , threshold ) × Dist ( PCDE , i )
其中CCE(PCDE)是CIR质心误差估计,并反映PCDE离CIR的质心位置(即CDE)的距离。函数Dist(x0,x1)计算从数据段内的第一码元时间x0到第二码元时间x1的采样数。作为例示,在ATSC系统的一些实施例中,Dist(PCDE,i)被定义为:对[(PCDE+416)mod832]≤i<PCDE,它为负号,而对PCDE≤i<[(PCDE+416)mod832],它为正号。
作为一个非限制性的例子,适合ATSC标准广播的系统的至少一个实施例包括一个具有832个存储单元的相关缓冲器314(参见图6)。假设当前的PCDE值为26,
Dist ( PCDE , i ) = d ( PCDE , i ) ∀ i : 26 ≤ i ≤ 442 - d ( PCDE , i ) else
其中d(PCDE,i)是一个非负的距离量度d(x0,x1)=|x0-x1|且0≤i≤831。可以理解的是用于计算加权平均或质心估计的不同边界条件和技术出现在各种实施例中,并可由本领域技术人员无需过多试验即可实现。系统的一些可选的实施例包括非线性距离量度函数。在一些实施例中,距离量度函数dK(x0,x1)=|x0-x1|K。作为例示,在一些实施例中K=2。在其它实施例中,K是分数。
继续参照图6的元件,现在将讨论CDEU 230A的一个实施例,同时参照图12的流程图,它图示说明了适合ATSC广播系统的用于估计信道延迟的系统400的操作。在402,“初始化”,控制器320初始化CDEU 230A包括但不限于:相关缓冲器314、码元计数器316、段计数器318以及积分器382的内容。在各种实施例中,这还包括各种控制寄存器的适当初始化。在一些实施例中,通过从经滤波的同相基带信号IF 76接收最初的三个码元时间的数据来初始化相关器310。经过CDEU 230A的初始化,控制前进至404。
在404,“SCV”,相关器310从经滤波的同相基带信号IF 76接收新的码元,并计算对应于码元计数器316产生的码元数的SCV(i)的值。作为例示,在最初的启动中,相关器310产生SCV(0),其中SC=0。在计算SCV(i)后,系统400转到406。
在406,“积分”,积分器312从相关器310接收SCV(i),并从相关缓冲器314的阵列M(i)接收INTOLD(i)。在最初的启动中,每个INT(i)=0。除此以外,INT(i)对应于先前储存的积分值。积分器312将SCV(i)加到INTOLD(i)的换算值以在输出缓冲器378产生INTNEW(i)。然后积分器312用INTNEW(i)更新储存在阵列M(i)中的INT(i)的值。然后系统400前进至410。
在410,“SC=831”,控制器320判断SC(SC也与索引变量i相同)是否等于码元计数器输出816的最大输出。当满足条件SC=831(是),其中SC的范围是0至831,系统400转到414。否则,当为否定判断(否)时,系统400转到412。于是CDEU 230A将段计数器316增1。在接收到SC的新值后,控制器320将索引变量i增1,并将系统400转回到404。
在414,“SEGCNT<N”,控制器320将段计数器318的输出(SEGCNT)与储存在段计数寄存器338中的值N进行比较。当判断为真SEGCNT<N(是)时,控制器320将CDEU 230A的操作分支到416,在416,段计数器318增1。另外,码元计数器315的输出被置为零(即SC=0)。然而,当判断为假SEGCNT<N(否)时,即已确定SEGCNT=N,则控制传递至420。
在420,“寻找初始CDE”,控制器320向相关缓冲器314搜索包含INT(i)的最大值的阵列M(i)中的单元。对应于INT(i)的最大值的索引变量i被选择作为信道延迟估计(CDE)的初始值,并被放置在CDE寄存器332和/或PCDE寄存器388中。
在422,“CDEU”,质心估计器340为建议的CDE值计算CCE(PCDE)。在424,“找到CDE”,控制器320评价是否CCE(PCDE)=0或者SGN(CCE)≠SGN(CENT),其中SGN()是signum()函数,其返回括号中的数的符号。如果检查到任意一个条件为真,则系统400的操作转入分支432。否则,系统400的操作转入分支426。
在426,“CCE(PCDE)>0”,控制器320判断是否CCE(PCDE)>0。当判断为真(是),CDEU 230A的操作转入分支430。否则,当判断为假(否),CDEU 230A转入分支428。在428,“递增PCDE”,控制器320A将PCDE和CCE(PCDE)的当前值分别写入CDE寄存器332和CENT寄存器334,并递增储存在PCDE寄存器388的PCDE值。然后系统400的操作前进至422,同时CDEU 230A继续搜索CDE。
在430,“递减PCDE”,控制器320A将PCDE和CCE(PCDE)的当前值分别写入CDE寄存器332和CENT寄存器334,并递减储存在PCDE寄存器388的PCDE值。然后系统400的操作回到422,同时CDEU 230A继续搜索CDE。
在432,“CCE(PCDE)=0”,控制器320评估是否CCE(PCDE)=0。当判断为真(是),则PCDE值就使所希望的值,且CDEU 230A前进至434,在434,控制器320将PCDE的值写入CDE寄存器332并前进至出口。否则,当判断为假(否),系统400前进至436。
在436,“选择最接近的”,控制器320判断是否CENT<CCE(PCDE)。当判断为真,则储存在CDE寄存器332的值就是所需的CDE的值,且CDEU 230A前进至出口。否则,PCDE值是所需的CDE的值(参见434),因此,控制器320将PCDE寄存器388的值写入CDE寄存器322。然后系统400前进至出口。对于本领域的技术人员使用其它用于选择PCDE值的搜索算法是或将变得显而易见的,而之前所述的并不意图作为限制。
CDEU 230的另一个实施例,如图13中所示,是CDEU 230B,它适用于存在重影信号(如陆地ATSC广播中所存在的那样)时操作。CDEU 230B通过同时使用来自奈奎斯特根滤波器44(参见图3)的基带分量信号IF 76和QF 78导出估计的CDE。除了CDEU 230B还同时使用IF 76和QF 78来计算接收信号与段同步序列的相关之外,CDEU 230B的功能和操作与CDEU 230A类似。CDEU 230B还为每个码元时间相加对应的IF和QF信号的相关结果。
从而,与CDEU 230A类似,CDEU 230B包括第一相关器310、第一积分器312、第一相关缓冲器314、码元计数器316、段计数器318、控制器320A、存储器330以及质心估计器340。另外,CDEU 230B包括第二相关器310A、第二积分器312A以及第二相关缓冲器314A。CDEU 230B接收经滤波的基带信号IF 76和QF 78分别作为第一相关器310和第二相关器310A的输入。与积分器312类似,积分器312A接收相关器310A的输出,以及来自相关缓冲器314A的SCVQ(i)和INTQOLD(i)。积分器312A提供INTQNEW(i)作为对相关缓冲器314的输出。SCVQ(i)是数据段中的第i个码元时间与QF的码元相关值,并对应于码元计数器316的输出和相关缓冲器314A的第i个阵列单元MQ(i)。
相关器310、积分器312以及相关缓冲器314具有与先前关于CDEU 230A的描述的类似的功能和操作。类似地,相关器310A、积分器312A以及相关缓冲器314A与CDEU 230A中的相关器310、积分器312以及相关缓冲器314在功能上相当并实现类似的操作和功能;然而,它们适用于对正交基带信号QF 78操作。作为例示,相关缓冲器314保持对应于IF 76的相关值INTI(i),而相关缓冲器314A保持对应于QF 78的相关值INTQ(i)。
相关缓冲器314和314A的输出分别向大小计算器392的输入提供INTI(i)和INTQ(i)。大小计算器392的输出将MAG(i)——INTI(i)和INTQ(i)的合成大小——提供给质心估计器340和控制器320A。其它方面,控制器320A与之前描述的控制器320在功能上和操作上类似。其它实施例计算MAG(i)=INTI(i)2+INTQ(i)2。还有些实施例计算MAG(i)=|INTI(i)|+|INTQ(i)|。如可以理解的那样,合成大小的其他量度用在另一些实施例中。
其它方面,CDEU 230B以与CDEU 230A几乎相同的方式工作,除了它使用大小计算器392的输出-MAG(i)-来计算质心,而CDEU 230A只使用INT(i)的大小。作为例示,在足够数量的段周期后,控制器320A通过确定对应于MAG(i)的最大值的索引变量i的值来确定PCDE的初始位置。
又一个CDEU 230的实施例,图14中所示,是CDEU 230C,它也适用于ATSC广播系统。CDEU 230C通过检测在所需的采样窗口内的各种接收到的重影信号与已知的帧同步序列PN511的相关强度来估算信道延迟的位置。可以理解的是,ATSC帧同步包含具有循环卷积性质的伪随机序列。本发明的一些实施例通过使用匹配滤波器来利用相对较长长度的字段/帧同步序列,方便地计算某一重影的相关强度。其它实施例通过将接收的信号和预期的PN511序列相关来导出相关强度估计。
如图15中所示,另一个非限制性的示例性传输信道包括重影G1、G2、G3和G4,它们每一个都具有超过检测阈值电平的相关强度。信道还包括具有在检测阈值之下但在核心阈值之上的相关强度的重影G5、G6和G7。最后,示例的信道还具有在核心阈值之下的重影G8和G9。每个重影的相对多径延迟反映在它们的沿着水平轴的位置上。
CDEU 230C的一些实施例对接收的重影信号使用窗函数。窗内的重影信号被用于计算信道延迟估计。在一些实施例中,窗口的跨度基于最初检测到的、具有在检测阈值之上的帧同步相关强度的重影信号。如图15所示,CDEU 230C最初检测到具有在检测阈值之上的相关强度的G1。然后CDEU 230C以G1为中心选择一个窗口跨度W1。那些在窗口外的重影在估算信道延迟的位置时不被考虑。可以理解的是G4不在W1内,并且在估算信道延迟的位置时不被考虑。
CDEU 230C的其它实施例以具有最大或局部最大相关强度的重影为中心选择窗口。如图15所示,CDEU 230C最初检测到G1并以G1为中心选择W1作为当前窗。接着,CDEU 230C检测到具有比G1更大的相关强度的G2,CDEU 230C随即以G2为中心选择新的窗W2。结果,G7和G9在信道延迟估算中仍然不被考虑;然而G4被考虑因为它落在W2中。
再回到图14,CDEU 230C包括码元计数器316、段计数器318、质心估计器340A、大小计算器392、相关器510和512、相关缓冲器514、阈值检测器516、控制器520以及存储器530。CDEU 230C接收经滤波的基带信号IF 76和QF 78分别作为第一相关器510和第二相关器512的输入。相关器510和512提供SCVI(i)和SCVQ(i)给大小计算器392。
相关器510和512与图13的相关器310和312类似,除了它们适合提供接收的IF 76和QF 78信号与帧或字段同步序列之间的相关。SCVI(i)和SCVQ(i)是接收的IF 76和QF 78信号与帧或字段同步序列之间的相关。大小计算器392提供MAGFS(i)作为对阈值检测器516和相关缓冲器514的输出。MAGFS(i)在形式和功能上与图13的MAG(i)类似,但直接作用于SCVI(i)和SCVQ(i)而不是作用于积分值。相关缓冲器514操作上连接至质心估计器340A。控制器520与存储器530接口,并接收分别来自码元计数器316和段计数器318的SC和SEGCNT的值。类似于图13的控制器320,控制器520提供信道延迟估计84并具有连接至控制系统54(见图3)的第一控制接口。控制器520还具有第二接口(为了简化并未示出)连接着相关器510、相关器512、相关缓冲器514、阈值检测器516、存储器530、码元计数器316、段计数器318以及质心估计器340A的控制接口。
控制器520的第二控制接口支配着CDEU 230C的各种元件的操作,包括但不限于:读和写配置寄存器、发出复位信号、控制对存储器和寄存器的访问、管理各个设备的缓冲器以及本领域技术人员可能想到的其他功能。在各种可选的实施例中,控制器520的第一和第二控制接口包括单独的数据总线、或者利用了单条数据总线、或者各自由组件间的多个独立数据信道组成,这对本领域技术人员来说是会想到的。
最后,存储器530包括CDE寄存器332、CENT寄存器334、核心阈值寄存器336、包含可变的检测阈值TDET的检测阈值寄存器532、包含变量WINCENT的窗中心寄存器534、包含变量FSYM的帧同步码元位置(FSYM)寄存器536、以及包含变量FSEG的帧同步段位置(FSEG)寄存器538。一些实施例包括包含变量WINEND的窗终点寄存器540以及包含变量WINSTART的窗起点寄存器542。
检测阈值TDET是大小计算器392的最小输出值,它被认为对应于进入的数据流中的帧同步序列的检测。WINCENT对应于相关器514中的存储器单元,它是窗函数的中心。FSYM和FSEG分别是码元计数器315和段计数器318的值,它们对应于位于窗函数中心的码元时间。最后,变量WINSTART和WINEND对应于相关缓存器514中的所希望的窗的最初和最后的存储器单元。
在一些实施例中,相关缓存器514配置为具有2n个存储器单元的、可被值域为0至2n-1的索引变量i寻址的循环缓冲器。在其它的实施例中,相关缓冲器514保持2n+1个相关值。作为非限制性例子,对质心为WINCENT的传输信道而言,WEND=(WINCENT+n)modulo(2n)而WSTART=(WINCENT+n+1)modulo(2n)。
CDEU 230C的另一个实施例,如根据图16的流程图操作的系统600所示,也适用于ATSC广播。在602,“初始化”,CDEU 230C的元件如本领域技术人员所能理解的被初始化。作为例示,同时再参照图14,控制器520初始化存储器530中的寄存器、码元计数器316、段计数器318、大小计算器392、相关器510、相关器512、以及相关缓存器514。另外,索引变量i被初始化为零。
在604,“相关”,相关器510和512分别接收最近经滤波的同相和正交基带信号IF 76和QF 78,并对最近接收的位序列进行相关。如上述参照图14所讨论的实施例那样,幅值计算器392分别从互相关器510和512接收SCVI(i)和SCVQ(i),并计算相关大小-MAGFS(i)。MAGFS(i)作为输出被提供至相关缓冲器514和阈值检测器516。相关缓冲器514将MAGFS(i)储存在阵列M(i)中。然后系统600前进至606。
在606,“检测帧同步”,如果MAGFS(i)≥TDET(是),真信号被送至控制器520。则系统600转到分支610。否则,阈值检测器516发送假信号(否)(没有检测到帧同步)至控制器520。则系统600转到分支612。在一些实施例中,控制器520只有在检测到第一个帧同步时才将CDEU 230C操作转到分支610。与图15的窗W1类似,这导致了窗函数以具有在TDET上帧同步相关的第一个重影信号为中心。
在其它实施例中,在606,当检测到任何帧同步或MAG(i)>CENT时,控制器520将CDEU 230C操作转到分支610。作为例示,用CENT=TDET初始化CENT寄存器。当MAGFS(i)≥TDET时,第一真信号(是)被送至控制器520。对于每个真信号,控制器520设置CENT=MAGFS(i)。当MAGFS(i)≥CENT时,产生额外的真信号。与图16的窗W2类似,这导致了窗函数以具有最大帧同步相关的重影信号为中心。否则,控制器520将CDEU 230C操作和系统600转到分支612。
在610,“储存中心”,控制器520设置FSYM=SC,以及FSEG=SEGCNT,其中FSYM和FSEG代表数据分组字段/帧结构中检测到的帧同步的位置。控制器520设置CDE=i作为信道延迟的初始估计。在一些实施例中,控制器520还设置CENT=MAG(i)作为对应于初始信道延迟估计的相关的大小。控制器520还计算位置WINEND。然后系统600前进至612。
在612,“继续”,控制器520根据是否到达WINEND对CDEU 230C的操作进行分支。假信号(否)时,则CDEU 230C之前没有检测到帧同步,或CDEU 230E检测到前一帧同步但i≠WINEND。在这种情况下,系统600将操作分支至614。否则,控制器520判断已到达WINEND,并将操作分支至615FIND CDE(寻找CDE)。如下文所要描述的那样,系统600在FIND CDE处确定信道的CDE。
在614,码元计数器316和段计数器318的值被更新。索引变量i也被递增。系统600返回604。
CDEU 230C的一些实施例包括通过计算窗函数内的相关值的加权平均或质心来估计信道的延迟的质心估计器340A。正如本领域的技术人员能理解的那样,质心估计器340A在功能上和结构上与质心估计器340类似,除了质心估计器340A被适配为对储存在相关缓冲器514中的MAGFS(i)值起作用。质心估计器340A的相关缓冲器514和控制器520与质心估计器340中的相关缓冲器314和控制器320等价地或几乎相同的方式接口和操作。从而,类似于质心估计器340,质心估计器340A对包含在相关缓冲器514中的存储器单元的所希望的WINDOW中的值进行求和:
CCE(PCDE)=∑WINDOWF(MAG(i),threshold)×Dist(PCDE,i)。
与之前描述的CDEU 230的实施例中的控制器320和320A类似,控制器520与质心估计器340A(未示出)和相关缓冲器514交互以确定对应于信道延迟的相关值的位置。
CDEU 230C的其它实施例通过计算窗函数内的一子组相关值的相关值的加权平均或质心来确定信道延迟。如图17中所示,在一些实施例中,控制器520将窗分成以具有对应于采样i=IMAX的最大相关值GMAX的重影信号为中心的区域,使得M(IMAX)=GMAX在窗内。在其它实施例中,区域R0具有大约IMAX的宽度。区域R1是窗从WINSTART至区域R0的部分,并包含相对于IMAX的前重影信号。区域R2是窗从区域R0至WINEND的部分,并包含相对于IMAX的后重影信号。
作为例示,控制器520最初搜索相关缓冲器514以定位GMAX。然后控制器520搜索区域R1以定位最靠近IMAX的前重影信号GPRE(对应于i=IPRE,使得M(IPRE)=GPRE)以及后重影信号GPOST(对应于i=IPOST,使得M(IPOST)=GPOST)。在一些实施例中,控制器520只考虑那些MAGFS(i)>TDET的重影信号。如图15中所示,G2是GMAX,G1是GPRE,而G3是GPOST
类似于CDEU 230A中的控制器320,控制器520通过解方程:CCE(PCDE)=GMAX·Dist(PCDE,IMAX)+GPRE·Dist(PCDE,IPRE)+GPOST·Dist(PCDE,IPOST)来确定PCDE的位置,其中Dist(PCDE,i)定义为当i的值落在WINSTART和CDE之间时为负,而当i的值落在CDE和WINEND之间时为正。在又一些实施例中,控制器520先考虑MAGFS(i)>TDET的重影信号;然而,在threshold之上的重影信号也被考虑。作为一个非限制性例子,系统20的一个适合ATSC标准广播的实施例有具有1024个采样的窗宽度的包含1024个采样的相关缓冲器514。在一个可能的信道条件下,FSYM=128,WINSTART=640且WINEND=639。给定PCDE=26:
Dist ( PCDE , i ) = d ( PCDE , i ) ∀ i : 26 ≤ i ≤ 640 - d ( PCDE , i ) else
其中d(PCDE)是一个非负距离量度d(x0,x1)=|x0-x1|且0≤i≤1023。
用于计算加权平均或质心估计的不同的边界条件和技术可以应用于本系统而不用过多的试验。在一些实施例中,控制器520选择能最小化CCE(PCDE)的绝对值大小的CDE值。在其它实施例中,控制器520选择CCE(PCDE)的符号改变的CDE值。
CDEU 230的又一个实施例,如图18所示,是CDEU 230D,它也适用于ATSC广播系统,通过检测在所希望的采样窗口中的各个接收到的重影信号与帧同步序列PN511的相关强度来估计信道延迟。CDEU 230D在形式上和功能上于CDEU230C类似,除了它仅对经滤波的同相基带信号IF 76起作用,而CDEU 230C同时使用IF 76和QF 78。从而,控制器510提供SCVI(i)给相关缓冲器514和阈值检测器516。由于CDEU 230D不包括SCVQ(i),所以没有必要计算MAGFS(i)。正如本领域的技术人员可以理解的那样,CDEU 230D适合用IF根据帧同步的大小估计信道延迟,而CDEU 230C同时使用IF和QF。因此,相关缓冲器514储存M(i)=SCVI(i)。CDEU 230D的功能类似于CDEU 230C,除了CDEU 230D使用SCVI(i)代替MAGFS(i)。则:
CCE(PCDE)=∑WINDOWF(SCVI(i),threshold)×Dist(PCDE,i)
与之前类似,滤波器380将SCVI(i)的平方或绝对值与threshold相比较,并对于|SCVI(i)|>threshold,产生输出F(SCVI(i),threshold)=|SCVI(i)|,当。否则,对于|SCVI(i)|≤threshold,滤波器380输出F(SCVI(i),threshold)=0。
可选地,滤波器380的其它实施例根据SCVI 2(i)>threshold来过滤SCVI(i),并且对于SCVI 2(i)>threshold,产生输出F(SCVI(i),threshold)=|SCVI(i)|2。否则,对于|SCVI(i)|2≤threshold,滤波器380输出F(SCVI(i),threshold)=0。
在估计信道延迟之后,FSEG和FSYM的值被调整以反映对应于信道延迟的相关值的位置。FSYM和FSEG分别是码元计数器315(SC)和段计数器318(SEGCNT)对应于位于窗函数中心的码元时间的值。在一些实施例中,控制器520通过搜索能最小化CCE的绝对值大小的PCDE值来估计信道延迟。在其他实施例中,控制器520通过搜索使CCE(PCDE)的符号改变的PCDE值。控制器420递增PCDE,直到CCE(PCDE)的符号改变为止。然后控制器520选择当前PCDE值作为CDE值而不考虑CCE(PCDE)的绝对值大小。
回到图5,在正常操作期间,均衡器系统200通过对接收的信号进行滤波操作来补偿信道符号间干扰失真。FFE 210接收经滤波的同相基带信号IF 76作为输入。加法器212计算DFE 216和FEE 210的输出的和,以生成经均衡的数据信号88。判决设备214对经均衡的数据信号88进行采样,并估计接收的码元。
最初,控制系统54调整FFE的系数以去除相关的信道失真的部分,且DFE216被禁用。在一段时间之后,FFE 210的系数被调整为足够去除信道相关的失真和噪声的部分,这将允许DFE有效地工作。在最初的启动之后,DFE 216被启用且使用本领域的普通技术人员可想到的各种技术来调整FFE 210和DFE216的系数以去除信道失真的剩余部分,如LMS适配。判决设备214对经均衡的数据信号88进行采样以在判决限幅器的输出获得接收的信号的码元级表示。
判决设备214提供均衡器反馈码元输出92至DFE 216作为输入。例如,在一些实施例中,判决设备214是判决限幅器,且均衡器反馈码元输出92是判决限幅器的输出。在其它实施例中,判决设备214校正接收的码元差错。在均衡器200的其它实施例中,其中判决设备214包括网格译码器,均衡器反馈码元输出92可被选择性地控制。在初始化系统启动期间,均衡器反馈码元输出92是来自判决设备214的未校正的码元输出。在一些包括具有网格译码器的判决设备的实施例中,均衡器控制系统54可选择性地控制均衡器反馈码元输出92来提供网格译码器或网格译码器的跟踪存储中一级的输出。在又一些实施例中,如发明人的共同待批的第09/884256号、题为“Combined trellisDecoder and Decision Feedback Equalizer”,以及第10/407610号题为“Transposed Structure for a Decision Feedback Equalizer Combined witha Trellis Decoder”的美国专利申请中所示,判决设备214持续地更新在由网格译码器校正时被DFE使用的恢复的码元值。另外,在一些实施例中,均衡器200被适配为实数或复数滤波器以兼容各种调制技术。
某些实施例以没有预定义的或固定的中心抽头的方式导出均衡器系数。取而代之地,FFE输出具有虚中心,该虚中心并不对应于具体的滤波器抽头或抽头的组合,而且FEE的所有抽头是被动态地确定的。虚中心位置基于传输信道延迟的估计。
如图19A中所示,并参考图5中的某些元件,一个可能的信道条件的非限制性例子(由信道脉冲响应711表述)具有两个相等强度的重影信号710和虚信道的虚中心712。均衡器200给控制系统54提供信道延迟估计,它是存在于FEE 210的输入端的相对于系统20的本地时间的信道延迟的估计。控制系统54使用信道延迟估计通过将在FFE处测量的信道延迟加至所需的均衡器输出的延迟,来计算用于生成的训练码元序列(例如,段或帧同步序列)的偏移位置。如此处所描述的那样,控制系统54将接收信号与生成的训练信号比较。在一些实施例中,训练信号是段同步序列。在其它实施例中,生成的训练信号是字段/帧同步序列或接收信号中所预期的其它同步信号的组合。在又一些实施例中,控制系统54最初生成段同步序列。在均衡器至少部分收敛后,控制系统51生成字段/帧同步序列。控制系统54调整均衡器系数以将接收信号的同步信号与由所生成的同步信号引用的所希望的时间位置对准。作为例示,在一些实施例中,系统20将均衡器200的输出与某一FFE抽头对准,从而将均衡器适配为某一信道条件。
如图20A中所示,作为继续参照图5描述的非限制性例子,均衡器200的一个实施例包括具有1024个FFE抽头的FFE 210和具有512个DFE抽头的DFE216。DFE的各抽头由抽头索引来引用。控制系统54校准均衡器使均衡器200的输出在时间上与FFE 210的第768个抽头对准。将虚中心712移至较后的时间点对于前重影信号改善了均衡器的性能。作为另一个非限制性例子,如图20B中所示,同一个系统的一个实施例包括控制系统54,该控制系统将均衡器200与FFE 210的第512个抽头对准,使得FFE对于信道中的前重影和后重影分量都有较好的作用。
回到图19B同时继续参照图5,FFE 210最初被适配成根据接收的信号内的各种同步信号的位置来导出以对应于FFE抽头ZOUT的所希望的虚中心位置712为中心的输出。系统20的一些实施例被适配为作用于ATSC系统并根据段同步信号的预期抵达时间(SEGMENT_SYNC_OUT)来训练均衡器。当SC=SEGMENT_SYNC_OUT时,控制系统54生成段同步信号作为训练序列。将接收的信号与生成的训练序列作比较以产生误差信号用于适配均衡器200的系数。又一些实施例根据ATSC帧或字段同步的预期抵达时间(FRAME_SYNC_OUT)训练均衡器200的系数。从而,与之前类似,当SEGCNT=FRAME_SYNC_OUT时,控制系统54生成帧同步信号作为训练序列。将接收的信号与生成的帧同步训练序列作比较以产生误差信号用于适配均衡器200的系数。系统20的又一些实施例同时使用帧同步和段同步来适配均衡器200的系数。
作为例示,给出所需的均衡器输出位置ZOUT,控制系统54将从ATSC段同步得出的训练信号的相对预期定时设置在码元计数器时间SEGMENT_SYNC_OUT=(ZOUT+CDE)mod 832。类似地,控制系统54计算码元计数器316和段计数器318的值,以确定从ATSC帧/字段同步得出的训练信号的相对定时的位置。控制系统54导致在码元计数器316的输出SC满足SEGMENT_SYNC_OUT=(ZOUT+CDE)mod 832且段计数器318的输出SEGCNT满足FRANE_SYNC_OUT=FSEG mod 313个段时间时,基于训练信号的帧/字段同步出现。举例来说,系统20的一个适合ATSC标准广播的实施例具有1024个采样长度的相关缓冲器514,并同时使用字段/帧同步和段同步来适配均衡器200的系数。假设所希望的FFE 210中的输出延迟是ZOUT=768且CDE=800、FSEG=312,控制系统计算出SEGMENT_SYNC_OUT=736而FRANE_SYNC_OUT=312。
另外,在系统20的一些实施例中,控制系统54随时间的流逝适配均衡器200的滤波器系数,以创建根据改变的信道条件而移动的虚中心(代表FFE 210的延迟)。均衡器构建了虚信道或由几个信号传输路径或重影信号所组成的信号,且不必与一个重影信号对准。从而,均衡器200的稳定性并不依赖于单个主重影信号。这在任一多径贡献信号的添加或删除不导致均衡器变得不稳定或相反需要信号的重新初始化或重新获取方面提供了额外的健壮性。
如图19B中所示,在均衡器200的一些实施例中,FFE 210和DFE 216作用于一个重叠区域,其中FEE 216和DFE 216中的一部分采样在时间上相关。均衡器200的一些可选的实施例包括微小间隔的FFE。在任一情况下,FFE 210和DFE 216中的采样是实践上相关的,但非必需地在时间上对准于同一采样空间。在均衡器200的其它实施例中,如图19C中所示,均衡器200的一些实施例包括一个重叠区域,其中DFE 216中的所有采样与FFE 210中的采样在时间上相关。
如图19B中所示,一些实施例控制均衡器操作,借此将均衡器系数初始设置为预先确定的值,且FFE 210的系数被适配为去除一部分信道失真。一旦均衡器达到所希望的性能状态,DFE 216的系数被自由地适配。如图19C中所示,DFE 216的系数开始增加,这通常产生FFE 210的一个或多个系数的大小中的减小。在一些实施例中,如图19D中所示,当在重叠区域中的FFE 210的系数趋向于零大小时,DFE 216的系数增加。然而,在其它实施例中,FFE 210的系数在重叠区域中有一些余留的大小。正如可以被本领域的技术人员所理解的那样,该作用作为均衡器200的设计的结果自动产生并允许控制系统54平衡均衡器200的噪声和重影性能。
控制系统54使用本领域技术人员所熟知各种的误差估计技术来适配均衡器系数以进一步移除信道失真。作为例示,某些实施例使用简化构象算法(Reduced Constellation Algorithm,RCA)误差运算结合LMS算法以适配均衡器系数。RCA-LMS算法检测信道均衡误差,并发展出改进的均衡器随时间的响应。其它实施例使用数据导向(data directed)技术结合LMS算法来适配均衡器系数。还有些其它实施例使用其它盲均衡(blind equalization)技术来适配均衡器200的系数。作为例示,一些实施例使用恒定模数算法(CMA)用于对均衡器系数进行盲适配。
正如之后将更详细地描述的那样,控制系统54最初适配(即确定)FFE系数。一旦均衡器200的FFE 210运行,系统启用DFE 216并进一步适配均衡器系数以移除任何残留信道失真,并响应于信道条件的改变。所有的DFE系数都被初始化设置为零,且至少一部分DFE 216的系数演变成非零值。
在其它实施例中,FFE 210使用微小间隔采样,且系统包括用于二次采样(sub-sampling)或采样率转换FFE输出的技术,以向判决设备216提供适当的时间上对准的数据。作为例示,在一些实施例中,采样率转换过程发生在FFE输出端。在某些实施例中,FFE被微小的分隔并为每个判决设备输出产生“n”个输出采样。以n:1抽取FFE输出以保持合适的采样数据对准。可选地,在其它实施例中,均衡器对判决设备的输入端的数据进行向下采样。这允许系统20的其它元件利用与微小间隔的采样相关联的增加的带宽。
在某些其它的实施例中,FFE输出率并不通过简单整数多重关系与判决设备码元率有关。作为非限制性例子,FFE输出可提供判决设备码元率的4/3倍的采样数。在某些实施例中,选择最接近于判决设备码元采样时间的采样对FFE输出进行了分样。在其它实施例中,采样率转换器被用于向下采样FFE输出。作为非限制性示例,采样率转换过程可发生在FFE输出端、加法器输入端或加法器输出端。从而,虽然在图5中未示出,但可以理解的是均衡器200的一些实施例包括微小分隔的FFE,其中FFE 210和DFE 216中的采样在时间上相关,但非必需地在时间上与同一个采样间隔对准。
FFE 210和DFE 216中具有时间上相关的采样的均衡器的又一些实施例,将系数值从FFE 210传送至DFE 216以改善最初的DFE启动和收敛。作为例子,一些系统最初启用FFE 210并适配FFE系数以减少信道失真。在FFE系数相对稳定或位误差率被降低至所希望的阈值水平之后,系统启用DFE 216且FFE 210和DFE 216的系数在之后被共同地适配。然后系统根据信道延迟确定FFE 210和DFE 216应当使用哪个时间相关采样。FFE 210和DFE 216将使用的采样在信道延迟移动时被调整。
本发明的一些实施例自适应地改变用于演算均衡器抽头系数的技术,以去除信道干扰和重影。作为例示,某些实施例适配FFE 210和DFE 216中的均衡器抽头系数以最小化均衡器输出和判决设备输出之间的最小均方(LMS)误差。这种技术演算出响应于变化的信道或系统条件的随时间变化的均衡器抽头系数。作为例示,一些适配算法最初使用RCA技术来驱动LMS适配算法,接着在应用判决导向均衡器系数适配过程之前,根据信道条件转到判决导向技术或不同的适配策略的组合。
均衡器200的一些实施例通过限制某些DFE系数的大小改进了均衡器的稳定性。继续参照图19C,控制系统54(图5)按照系数与之相关联的抽头的抽头索引来限制DFE系数的大小。在一些实施例中,DFE系数的值的范围被分为多个区域。那些具有较小抽头索引(即最接近于ZOUT)的抽头具有第一预设范围的大小限制。第二组DFE抽头具有允许的大小的第二预设范围。最后,那些具有最大抽头索引(即离ZOUT最远)的抽头具有大小限制的第三预设范围。作为第一非限制性例子,假设系数具有最大大小为1,那些最接近于ZOUT的抽头具有最大的系数大小为0.85。第二组DFE抽头(离ZOUT远一些)具有最大的系数大小为0.95。最后,那些离ZOUT最远的DFE抽头具有最大的系数大小为1。
在一些实施例中,那些最接近于ZOUT的抽头的最大系数大小可有0.75至0.85的范围。在其它实施例中,第二组抽头(位于最远离和最接近ZOUT的抽头之间)的最大系数大小可有0.925至0.95的范围。在另一些实施例中,那些离ZOUT最远的DFE抽头可有范围在0.95至1的最大系数大小。
可以理解的是DFE抽头可以分成更少或更多的组,并且相对最大系数大小取决于DFE抽头数和它们的抽头索引(相对于ZOUT的位置)。作为例示,在一些实施例中,只有一部分DFE抽头受限制。可以理解的是,在那些实施例中,限制具有较小抽头索引的DFE系数的大小降低了网格译码器造成的判定误差的影响。
均衡器200的其它实施例将消耗函数(drain function)应用于FFE和DFE的系数。在一些实施例中,消耗函数是常数消耗并以规则的方式按照一受控量降低系数的大小。在其它实施例中,消耗函数是非线性的并趋向于相对于较大系数值能更快地消除较小的系数值。在又一些实施例中,消耗函数是比例的并以规则的方式微小地降低系数大小。
均衡器200的一些实施例应用消耗函数,其中受控量根据抽头索引而变化,从而例如相对于具有较小抽头索引的抽头的系数的大小,以更快的速率(或,可选地,以更大的量)降低具有较大抽头索引的DFE抽头的系数的大小。受控量的变化可以是抽头索引的函数,或者抽头可按照抽头索引范围来分组,且可对每个组运用单独的受控量。在均衡器200的其它实施例中,受控量可以根据均衡器的运行阶段而改变,使得例如在均衡器启动时将系数的大小减小一个较小的受控量,而在均衡器运行在稳定状态模式后再减去一个较大的受控量。类似地,受控量可根据均衡器的性能而改变。在这种情况下,例如,较小的受控量可用于在SNR相对低时减小系数的大小,而当SNR增加时可使用较大的受控量。在又一些实施例中,离FFE的虚中心更远的抽头以比离虚中心较近的FFE抽头更快速率地被吸收。
作为非限制性例子,同时参照图5、6和21,系统20的一些实施例包括系统740实施的(其操作示于图21)用于产生重叠均衡器结构或不具备基准或中心抽头的均衡器的技术。在742,“初始化”,控制系统54初始化系统20的各部分,如本领域技术人员所理解的那样。控制系统54接着将系统740转到744。
在744,“CDE估计”,系统20估计与传输信道相关联的延迟并确定SEGMENT_SYNC_OUT和FRAME_SYNC_OUT的值。系统20相对于它自身的系统时钟、码元计数器316以及序列计数器318固定训练序列的延迟偏移。作为非限制性例子,在一些实施例中,系统20使用段同步技术以确定CDE。在其它实施例中,系统20使用帧同步技术以确定CDE。在又一些实施例中,系统20使用段同步和帧同步技术的组合以确定CDE。控制系统54接着将系统740转到746。
在746,“FFE启用”,控制系统54启用系统20的均衡器的FFE部分。系统20的均衡器的DFE部分被禁用。控制系统54通过使用根据嵌入于传输中的同步信号的所希望的或预期的到达而产生的适配误差信号以动态地产生FFE系数。作为例示,在系统20的一些实施例中,这些实施例包括均衡器200A,控制系统54根据CDE的CDEU 230估计在所希望的或预期的时间位置上生成(或导致生成)同步信号。作为例示,控制系统54在SC=SEGMENT_SYNC_OUT时生成段同步训练信号以适配均衡器20。
控制系统54随即通过从由控制系统54生成的同步信号中减去经均衡的数据信号88来生成适配误差信号。控制系统54根据窗技术选择部分适配误差以适配均衡器的系数。被选择的窗取决于系统20的运行状态。例如,在一些实施例中,控制系统54使用段同步信号在初始化系统启动期间适配FFE系数。在其它实施例中,控制系统54使用字段/帧同步信号在初始化系统启动期间适配FFE系数。在又一些实施例中,控制系统54首先使用段同步信号适配FFE系数,而之后转而结合段同步信号使用字段/帧同步信号。
正如之后将要讨论的那样,一旦获得可靠的同步,控制系统54就根据由CDE的CDEU估计所确定的同步信号所希望的或预期的时间位置来适配FFE系数。控制系统54根据CDE的CDEU估计在所希望的或预期的时间位置上生成同步信号。然后控制系统54通过从生成的同步信号中减去接收的信号来生成适配误差信号。接着控制系统54用适配误差信号来基于适配误差信号适配FFE的系数。
作为例示,在一些实施例中,控制系统54通过从接收机生成的段同步信号中减去接收信号来生成适配差异信号。一些实施例通过从接收机生成的帧同步信号减去接收信号来生成适配差异信号。又一些实施例首先根据段同步信号的预期到达来适配FFE系数。在达到一定性能程度之后,如检测到可靠的帧同步信号的存在,控制系统54使用段同步和字段/帧同步信号来生成差异信号。
在一些实施例中,如果在某一段时间之后没有检测到可靠的同步信号,则控制系统54将系统740操作转到742。类似地,在一些实施例中,如果检测到字段/帧同步信号的丢失,则控制系统54将系统740转到742。其它情况下,当均衡器输出SNR性能(基于接收的同步信号的SNR)大于预定的DFE_ENB阈值时,控制系统54将系统740转到748。通过选择DFE_ENB阈值>RETURN_FFE阈值,可能会产生滞后作用。
在748,“DFE启用”,控制系统54启用均衡器200的DFE部分216,该部分充当无限脉冲响应(IIR)滤波器。控制系统54使用根据段同步信号和字段/帧同步信号所生成的适配误差信号来适配均衡器的FFE和DFE系数。适配误差信号生成类似于“FFE允许”746中所用的过程。输入至DFE的数据被量化成取决于DFE延迟路径上可用的精度的电平。
如果检测到字段/帧同步信号的丢失,控制系统54将系统740转到742。否则,当均衡器输出SNR性能大于预定的RCA_ENB阈值时,控制系统54将系统740转到750,其中信号对噪声性能基于接收的同步信号的SNR。然而,在一些实施例中,当均衡器输出SNR性能落在RETURN_FFE阈值下时,控制系统54将系统740转到746。通过选择RCA_ENB阈值>RETUREN_DFE阈值>DFE_ENB阈值,可能会引入滞后作用。一些实施例使用本领域熟知的其它技术,例如平均值滤波器和连续性计数器,来改善系统性能。
在750,“RCA”,使用基于简化构象算法(RCA)的适配误差信号更新FFE和DFE系数。RCA假设输入数据是2级的(2-leveled),那么本地生成的参考信号是输入数据的二元限幅。作为例示,在系统20的一些包括均衡器200A的实施例中,控制系统54通过从判决设备214的自适应码元判决94中减去经均衡的数据信号88生成适配误差信号。控制系统54配置自适应码元判决94以提供来自经均衡的数据信号88的输入数据的二元限幅。二元限幅器将具有标准化电平-7,-5,-3,-1,+1,+3,+5,+7的8-VSB信号映射到-5.25至+5.25。在一些实施例中,限幅是在两级方式完成的。在其它实施例中,限幅在四级方式完成的。又一些实施例如CMA使用信号构象的峰度(kurtosis)。最后,其它实施例使用本领域技术人员熟知的其它简化构象技术。适配误差信号被用于更新FFE和DFE系数。如前文所述,进入DFE的数据被量化成经限幅的数据(8或16级判决限幅器)且DFE充当IIR滤波器。
在一些实施例中,控制系统54在接收的数据上仅使用RCA算法来适配FFE和DFE系数。在其它实施例中,控制系统将接收的同步信号与那些由控制系统54所生成的信号进行比较。在又一些实施例中,控制系统54根据系统性能或运行状态,为RCA和基于同步信号的适配技术的效果加权重。
如果控制系统54检测到字段/帧同步信号的丢失,控制系统54将系统740转到742。否则,当均衡器输出SNR性能变得大于DATA_DIRECTED阈值时,控制系统54将系统740转到752。在一些实施例中,计算SNR的技术包括检查接收的同步信号和数据信号。如果,而不是改进,系统SNR性能落在RETURN_DFE阈值之下,则控制系统54将系统740转到748。通过选择DATA_DIRECTED阈值>RCA_ENB阈值>RETURN_RCA阈值,可能引入滞后作用。
在752,“网格编码器启用”,使用根据网格编码器输出生成的经适配的误差信号更新FFE和DFE抽头。与之前类似,控制系统54配置自适应码元判决94从网格编码器提供输出。控制系统54使用判决导向LMS技术来适配均衡器系数。在一些实施例中,通过查看8-VSB信号的网格译码器输出来确定自适应误差信号。在其它实施例中,通过检查网格译码器阶段中的一级的输出来确定自适应误差信号。与之前类似,输入至DFE的数据是经量化限幅至一个预定数目的电平的数据,且DFE充当IIR滤波器。
如上所述,如果检测到字段/帧同步信号的丢失,则控制系统54将系统740转到742。否则,当均衡器输出SNR性能变得大于DFU_UPDATE阈值时,控制系统54将系统740转到754。如果而不是改进,系统的SNR性能落在RETURN_RCA之下,则控制系统54将系统740转到752。通过选择DFE_UPDATE阈值>RETURN_RCA阈值>RCA_ENB阈值,可能引入滞后作用。
在754,“DFE判决更新”,系统控制器54使用根据网格译码的输出所生成的适配误差信号来更新FFE和DFE系数。另外,控制器54配置均衡器的判决设备以将经网格译码的数据提供至DFE 216中。作为例示,在系统20的一些包括均衡器200A的实施例中,控制系统54选择性地控制均衡器反馈信号92以向DFE 216提供经网格译码器校正的数据。在其它实施例中,控制系统54选择性地控制均衡器反馈信号92以用来自网格译码器的各级的经校正的数据来更新DFE 216。从而,DFE 216最初接收判决设备214的判决限幅器输出。然后判决设备214的网格译码器部分在校正变得可行时更新DFE接收的判决。又一些实施例的运作是通过向DFE的各级提供来自网格译码器的中间级的经网格译码器更新的值来进行的,如在共同待批的第10/407610号、题为“Transposed Structure for a Decision Feedback Equalizer Combined witha Trellis Decoder”,以及第09/884256号,题为“Combined Trellis Decoderand Decision Feedback Equalizer”的美国专利申请中所描述的那样。
如上所述,如果检测到字段/帧同步信号的丢失,则控制系统54将系统740转到742。否则,如果均衡器输出SNR性能落在RETURN_TRELLIS_ENABLED阈值之下,则控制系统54将系统740转到752。
系统20的一些实施例使用适配误差信号的平均导向代替SNR。系统20的其它实施例使用网格译码器所检测到的位差错率。系统20的又一些实施例使用FEC码元判决80的位差错率。还有些实施例,类似于第6829297号美国专利,还根据由网络译码器导出的性能量度来修改适配过程。可以理解的是系统740可通过省略某些步骤来适用于不具备网格译码的系统。同样地,转换点可根据运行条件和应用来调整为最佳性能。除了转换阈值电平产生的滞后之外,系统20的一些实施例还包括置信度计数器、平均值滤波器、或类似的转换平滑技术,来改善稳定性并消除系统性能中的瞬时偏移。
可以理解的是在一些实施例中,可以通过消除746和754之间的中间阶段来简化系统740。作为例示,不具有网格译码器或不将网络译码器更新DFE内的采样的网格译码器的能力包含在内作为特征的实施例不需要步骤752或754。
均衡器46的另一个实施例,如图22中的均衡器200A所示,在形式上和功能上类似于均衡器200,除了在FFE 210的输出和加法器212的第一输入之间添加了相位跟踪器240。如图22中所示,相位跟踪器240接收来自FFE 210的输入和反馈信号246,并向加法器212提供输出。如稍后将详细描述的那样,相位跟踪器240接收各种反馈信号246。反馈信号246可包括一个或多个由系统20或在系统20内生成的感兴趣的信号。作为例示,在系统20的一些实施例中,反馈信号246包括经均衡的数据信号88。在另一些实施例中,反馈信号246包括经均衡的数据信号88和同步码元判决86。在又一些实施例中,反馈信号246包括中间均衡器信号90、经均衡的数据信号88以及均衡器反馈信号92。如后所述,相位跟踪器240使用反馈信号来导出用于校正FFE 210的输出的相位纠正向量。
均衡器200A中的相位跟踪器240的一个实施例是如图23所示的相位跟踪器800A,它接收来自FFE 210的输入信号242和反馈信号246A和246B。反馈信号246A是存在于接收信号中的估计的相位误差的正弦(即sinθ)。类似地,反馈信号246B是存在于接收信号中的估计的相位误差的余弦(即cosθ)。相位跟踪器800A的输出是均衡器200A的加法器212的一个输入。
相位跟踪器800A包括延迟线810、相移滤波器812、旋转器814、积分器816、减法器818以及乘法器822、824和826。相位跟踪器800A通过取判决设备214的输出与对应的经均衡的数据信号88间的差异来产生相位跟踪器判决误差信号(EPTD)248。如图23中所示,至少一个实施例包括减法器830和延迟元件832。延迟元件832的输入接收经均衡的数据信号88,信号88是加法器212的输出。减法器830的负和正输入端分别接收来自延迟元件832的延迟的经均衡的数据信号88和判决设备214的输出。减法器830的输出是相位跟踪器判决误差信号(EPTD)248。从而,相位跟踪器判决误差信号(EPTD)248是通过取判决设备214的输出与适当延迟的经均衡的数据信号88的差异而导出的。如此,相位跟踪器判决误差信号(EPTD)248是判决输出和产生该输出的输入之间的误差。延迟元件832提供足够的信号传播延迟以允许校正减法器830的输入的正确的时间对准,并随着判决设备214的输出的性质而改变。
如图所示,一些实施例通过从判决设备214的判决限幅器输出中减去适当延迟的经均衡的数据信号88来导出相位跟踪器判决误差信号(EPTD)248。其它实施例通过从判决设备214的网格译码器输出中减去适当延迟的经均衡的数据信号88来导出相位跟踪器判决误差信号(EPTD)248。又一些实施例通过从判决设备214的网格译码器中的中间输出级中减去适当延迟的经均衡的数据信号88来导出相位跟踪器判决误差信号(EPTD)248。某些实施例通过从判决设备214的自适应码元判决94中减去适当延迟的经均衡的数据信号88来导出相位跟踪器判决误差信号(EPTD)248。还有些其它实施例,控制系统52根据系统状态、均衡器和/或系统条件选择用于产生相位跟踪器判决误差信号248的判决设备214的输出。
正如本领域技术人员可理解的那样,相位跟踪器800A导出相位误差反馈信号。延迟线810和相移滤波器812接收输入信号242,该输入信号是FEE 210的输出。延迟线810向旋转器814的同相信号输入和乘法器826提供输出。乘法器826还接收反馈信号246A(sinθ)。相移滤波器812向旋转器814的正交信号输入和乘法器824提供输出。乘法器824还接收反馈信号246B(cosθ)。
在一些实施例中,相移滤波器812包括90度相移滤波器或正交滤波器。在其它实施例中,相移滤波器812包括希尔伯特滤波器或截断的(truncated)希尔伯特滤波器。在又一些实施例中,相移滤波器812是某一所希望的长度的FIR滤波器,该FIR滤波器的滤波器抽头系数被最优化以使得对于90度相移的信道和某一接收机获取阈值,滤波器输出的均方误差(MMSE)最小。作为例示,相移滤波器812的一些实施例是具有31个采样长度的FIR滤波器,具有对VSB或15.1dB的偏移QAM接收机获取SNR阈值的MMSE优化的滤波器抽头系数。相移滤波器812的其它实施例包括对于小于15.1dB的接收机获取SNR阈值优化的滤波器抽头系数。本发明的至少一个实施例包括对15dB的获取SNR阈值优化的相移滤波器812系数。
减法器818的负和正输入端分别接收乘法器826和乘法器824的输出。减法器818向乘法器822提供相位误差估计,乘法器822还接收来自减法器830的相位跟踪器判决误差信号(EPTD)248。积分器816接收乘法器822的输出,并向旋转器814的输入提供相位校正信号θ。最后,旋转器814向均衡器200A的加法器212提供经相位校正的输出。
在一些实施例中,相位跟踪器800A接收FFE 210的输出作为实信号或同相信号IFFE。FFE 210的输出通过相移滤波器812以产生相应的虚信号或正交信号QFFE
FFE 210的输出还通过延迟线810以确保IFFE和QFFE在时间上对准且对应于相同的FFE 210输出。IFFE和QFFE可以看成是具有大小和相位的向量对。然而,可以理解的是FFE 210的一些接收IFFE和QFFE的实施例会输出实的和相位正交分量而无需延迟线810和相移滤波器812。相位跟踪器800A通过旋转IFFE和QFFE来最小化存在于均衡器200A的输出端处的相位误差。基于由积分器816提供的相位校正信号θ,旋转器814将IFFE和QFFE乘以相位校正向量e,其中积分器816的输入是EPTD·(QFFEcosθ-IFFEsinθ),而EPTD是在时间上与反馈信号246A和246B相关的相位跟踪器判决误差信号。从而,积分器的输入是与FFE 210的某一输出有关的判决导向相位误差信号。如此,积分器816的输出是相位校正信号θ,其中在采样索引i,θi=θi-1+μEPTD·(QFFEcosθi-1-IFFEsinθi-1),其中μ是某个更新步长参数。可以理解的是在一些实施例中,θ的值域是有限的。
旋转器814使用相位校正信号θ旋转向量对IFFE和QFFE。在一些实施例中,旋转器814包括复乘法器、正弦查询表以及余弦查询表。旋转器814将接收的相位校正信号θ转化成相位校正向量e,该向量被用于旋转IFFE和QFFE。旋转器814产生经相位校正的同相或实信号IPT。在一些实施例中,旋转器814也产生正交或虚信号QPT(未示出)。本领域技术人员可以理解的是,这些例示是用作举例,而图23中未示出的其它延迟元件也可以包含在一些实施例中来保持各信号间的正确的时间关系。
相位误差反馈信号是通过估计存在于均衡器200A(参见图22)中的某一级中的相位误差来创建的。相位跟踪器800A的一些实施例根据均衡器的运行模式来估计存在于均衡器的一个输出信号中的相位误差。作为例示,在一些实施例中,相位误差估计来源于FFE 210的输出。在其它实施例中,相位误差估计来源于均衡器200A的加法器212的输出。在另一些实施中,相位误差估计来源于相位跟踪器800A的输出。在又一些实施例中,用于得出相位误差估计的信号由控制系统54根据均衡器性能来选择。
在图24中显示的相位跟踪器240的另一个实施例是800B。相位跟踪器800B在运行上类似于相位跟踪器800A,除了信号IFFE和QFFE首先被乘以相位跟踪器判决误差信号248。如此,相位跟踪器800B包括不同位置上的乘法器822,并进一步包括额外的乘法器828。
乘法器826接收IFFE和相位跟踪器判决误差信号(EPTD)248作为输入。乘法器822接收反馈信号246A(sinθ)和乘法器826的输出作为输入。乘法器828接收QFFE和相位跟踪器判决误差信号(EPTD)248作为输入。乘法器824接收反馈信号246B(cosθ)和乘法器828的输出作为输入。减法器818的负和正输入端分别接收乘法器822和824的输出,并提供两个信号的差作为对积分器816的输出。如相位跟踪器800A中一样,积分器816接收减法器818的输出,并向旋转器814的输入端提供相位校正信号θ。最后,旋转器814向均衡器200A的加法器212提供经相位校正的输出。
相位跟踪器800B的相位校正信号θ对于采样索引i为:θi=θi-1+μ·EPTD·(QF FEcosθi-1-IFFEsinθi-1),其中反馈信号246A、sinθ,以及反馈信号246B、cosθ与相位跟踪器判决误差信号EPTD有关。如之前所述,旋转器814将输入数据向量IFFE和QFFE乘以相位校正向量e并由此校正了FFE 210的输出的相位。正如本领域的技术人员能理解的那样,这些例示仅用作举例,图24中未示出的其它延迟元件也可以包含在各个实施例中来保持各信号间的正确的时间关系。
在均衡器200A中的相位跟踪器240的另一个实施例是适用于VSB和偏移QAM调制系统的相位跟踪器800C。如图25中所示,相位跟踪器800C接收来自FFE 210的输入信号242,以及相位跟踪器判决误差信号(EPTD)248。相位跟踪器800C的输出连接至均衡器200A的加法器212的输入端。如图25中所示,相位跟踪器800C使用类似于相位跟踪器800A中使用的技术来生成相位跟踪器判决误差信号(EPTD)249。
类似于相位跟踪器800A,相位跟踪器800C也包括延迟线810、相移滤波器812、旋转器814、积分器816和乘法器822。输入线810和相移滤波器812的输入端接收来自FFE 210的输入信号242并分别产生IFFE和QFFE作为输出。延迟线810的输出向旋转器814的同相信号输入端提供IFFE,IFFE是输入信号242的延迟版本。相移滤波器812的输出向旋转器814的正交信号输入端和乘法器822提供QFFE。结果,QFFE被用作为相位误差信号。乘法器822还接收相位跟踪器判决误差信号(EPTD)248并将乘积提供给积分器816作为输入。积分器816向旋转器814的输入端提供相位校正信号θ。
与之前描述的相位跟踪器类似,FFE 210的输出通过延迟线810和相移滤波器812后产生了信号IFFE和QFFE。乘法器822将QFFE乘以相位跟踪器判决误差信号248来产生判决定向相位误差估计,该估计随后由积分器816积分以形成相位校正信号,在采样索引为i时:θi=θi-1+μ·(QFFE)·(EPTD)。旋转器814接收θ并推导出相位校正向量e。旋转器814将向量对IFFE和QFFE乘以相位校正向量e以产生经相位校正的实或同相输出。正如本领域技术人员所理解的那样,这些例示只是举例。其它的延迟元件(图25中未示出)也可用于一些备选的实施例中以根据在推导相位跟踪器判决误差信号时的等待时间保持各信号间的正确的时间关系。作为例示,可以理解的是相位误差估计和相位跟踪器判决误差信号248对应于FFE 210的输出。然而,由于乘法器822的输出被积分以获取平均相位校正信号,在一些实施例中,应用于IFFE(n)和QFFE(n)的相位校正向量e可不包括来自IFFE(n)和QFFE(n)的贡献;可以理解的是IFFE(n)和QFFE(n)是第n个IFFE和QFFE采样。
均衡器200A中的相位跟踪器的另一个实施例是相位跟踪器800D,其也适用于VSB和偏移QAM调制系统。如图26中所示,相位跟踪器800D接收来自FFE210的输入信号242以及相位跟踪器判决误差信号(EPTD)248并产生对均衡器200A的加法器212的输出。如图26中所示,相位跟踪器800D使用与之前关于相位跟踪器800A的描述所类似的技术来生成相位跟踪器判决误差信号(EPTD)248。相位跟踪器判决误差信号(EPTD)248,显示为相位跟踪器800D的一部分,在形式上和功能上类似于相位跟踪器800A中所使用的信号。
类似于相位跟踪器800C,相位跟踪器800D也包括延迟线810、相移滤波器812、旋转器814、积分器816和乘法器822。如之前对于相位跟踪器的描述,延迟线810和相移滤波器812的输入端接收来自FFE 210的输入信号242并分别在它们各自的输出端产生IFFE和QFFE。旋转器814分别在它的同相和正交输入端接收IFFE和QFFE。旋转器814产生经相位校正的同相或实信号IPT以及正交或虚信号QPT。均衡器200A的加法器212接收实信号IPT作为输出。乘法器822接收旋转器814的正交QPT以及相位跟踪器判决误差信号(EPTD)248。乘法器822将QPT和(EPTD)248的积提供给积分器816。积分器816对乘法器822的输出求积分产生相位校正信号θ,作为对旋转器814的校正向量输入端的输出。
相位跟踪器800D使用EPTD和QPT的积作为旋转器814的输出端的相位误差估计。乘法器822将QPT乘以相位跟踪器判决误差信号248来产生判决导向相位误差估计,该估计接着由积分器816积分形成相位校正信号θi=θi-1+μ·(QPT)·(EPTD)。旋转器814接收θ并导出相位校正向量e。在一些实施例中,最大相位校正被限制在一个所希望的范围内。作为非限制性的例子,一些实施例中,最大相位校正信号将旋转器814提供的相位校正限制到±45度。然后旋转器814将向量对IFFE和QFFE乘以相位校正向量e以产生经相位校正的实或同相输出IPT。正如本领域技术人员所理解的,这些说明只是举例。其它的延迟元件(图26中未示出)也可用于某些实施例中以保持相位误差估计QPT与相位跟踪器判决误差信号EPTD间的正确的时间关系,使乘法器822的输出是对应于来自FFE 201的输出(输入信号242)的判决导向相位误差估计。
均衡器200A中的相位跟踪器240的另一个实施例是相位跟踪器800E,其也适用于VSB和偏移QAM调制系统。如图27中所示,相位跟踪器800D接收来自FFE 210的输入信号,并向均衡器200A的加法器212提供经相位校正的实或同相输出IPT。与上述讨论的实施例类似,如图27中所示,相位跟踪器800E使用与之前关于相位跟踪器800A的描述类似的技术来生成相位跟踪器判决误差信号(EPTD)248。相位跟踪器判决误差信号(EPTD)248,显示为相位跟踪器800E的一部分,在形式上和功能上类似于相位跟踪器800A中所使用的信号。
与相位跟踪器800D一样,相位跟踪器800E也包括延迟线810、相移滤波器812、旋转器814、积分器816和乘法器822。延迟线810和相移滤波器812的输入端接收来自FFE 210的输入信号242。延迟线810和相移滤波器812然后分别向旋转器814的同相和正交输入端提供IFFE和QFFE。旋转器814接收来自积分器816的相位校正信号θ并提供经相位校正的同相或实信号IPT至均衡器200A的加法器212。
相位跟踪器800E进一步包括与相移滤波器812具有类似功能和特性的相移滤波器840。在某些实施例中,如图27所示,相移滤波器840接收经均衡的数据信号88。在某些其它实施例中,未示出,相移滤波器840的输入端接收来自判决设备214的输出。作为例示,在一些实施例中,相移滤波器840接收判决设备中的判决限幅器的输出。在其它实施例中,相移滤波器840接收判决设备214中的网格译码器的输出。在又一些实施例中,相移滤波器840接收判决设备214中的网格译码器的一级的输出。可选地,在800E的一些实施例中(未示出),相移滤波器840接收IPT而不是经均衡的数据信号88。
乘法器822的输入端接收相移滤波器840的输出和相位跟踪器判决误差信号(EPTD)248。如图27中所示,相移滤波器840接收经均衡的数据信号88并提供虚或正交信号QEQ作为对乘法器822的输出。QEQ是提供给相移滤波器840的对均衡器输出的相位误差估计。乘法器822通过将QEQ乘以相位跟踪器判决误差信号(EPTD)248来产生判决导向相位误差估计。积分器816对乘法器822的输出积分,形成相位校正信号θi=θi-1+μ·(QEQ)·(EPTD)。旋转器814接收相位校正信号θ并导出相位校正向量e。旋转器814接着将向量对IFFE和QFFE乘以相位校正向量e以产生经相位校正的实或同相输出IFFE。正如本领域技术人员所理解的那样,这些例示只是举例。其它的延迟元件(图27中未示出)用于某些实施例中以保持相位误差估计QEQ与EPTD间的正确的时间关系,使乘法器822的输出是对应于某一恢复的码元的判决导向相位误差估计。
均衡器200A中的相位跟踪器240的一个额外的实施例是相位跟踪器800F,如图28中所示,其包括第一延迟线810、相移滤波器812、旋转器814以及积分器816。相位跟踪器800F在延迟线810和相移滤波器812处接收来自FFE 210的输入信号242。延迟线810和相移滤波器812分别向旋转器814的同相和正交输入端提供IFFE和QFFE
相位跟踪器800F进一步包括减法器818、乘法器822、乘法器824、延迟线836、相移滤波器840以及延迟线842。延迟线836和838分别接收IFFE和QFFE。延迟线836向乘法器822的输入端提供IFFE的延迟版本。延迟线838向乘法器824的一个输入端提供QFFE的延迟版本。如图28中所示,在一些实施例中,延迟线842和相移滤波器840接收来自判决设备214的输出。作为例示,在一些实施例中,判决设备214的判决限幅器向延迟线842和相移滤波器840提供输出。在其它实施例中,判决设备214的网格译码器向延迟线842和相移滤波器840提供输出。在又一些实施例中,判决设备214的网格译码器的一级向延迟线842和相移滤波器840提供输出。还有其它的实施例可选择地在判决设备214的输入端提供经均衡的数据信号88作为延迟线842和相移滤波器840的输入。另外,相位跟踪器800F的某些其它的实施例根据系统20的均衡器200A的运行状态来选择对延迟线842和相移滤波器840的输入。
相移滤波器840产生正交输出QDD。延迟线842提供延迟版的同相输入作为输出IDD。可以理解的是,延迟线842补偿由相移滤波器840引入的延迟,并在时间上对准QDD和IDD
可以理解的是,延迟线836和838补偿由均衡器200A中的信号处理引入的延迟,并在时间上将延迟版的IDD和QDD与IDD和QDD对准。从而,乘法器822分别从相移滤波器840和延迟线836接收QDD和延迟版的IDD。类似地,乘法器824分别从延迟线842和延迟线838接收IDD和延迟版的QDD。延迟线836和838提供的延迟对准乘法器822和824的输入,使得它们对应于同一个接收的码元。
减法器818的负和正输入端分别接收乘法器822和乘法器824的输出,并且减法器818提供判决导向相位误差输出给积分器816。与之前的相位跟踪器实施例类似,积分器816向旋转器814提供相位校正信号θ,其中θi=θi-1+μ·[(QFFE·IDD)-(IFFE·QDD)]。
旋转器接收θ并导出相位校正向量e。旋转器814将向量对IFFE和QFFE乘以相位校正向量e以产生经相位校正的实或同相输出。正如本领域技术人员所理解的那样,这些例示只是举例。图28中未示出的其它的延迟元件用于某些实施例中以保持在乘法器822和824处的IFFE,QFFE,IDD和QDD间的时间关系,使得减法器818的输出是对应于某一接收的码元的判决导向相位误差估计。
虽然相位跟踪器800和具体实施例800A-800F显示了FFE 210只接收IF,但是,可以理解的是相位跟踪器800的有些实施例被适配成FEE 210的实施例接收IF和QF,并提供IFFE和QFFE作为直接从FEE 210至旋转器814的输出。同样地,在一些实施例中,最大相位校正范围是有限的。作为非限制性的例子,一些实施例将旋转器814提供的最大相位校正限制到±45度。在另一些实施例中,θ的值被限制于控制相位校正信号的范围。此外,虽然是关于ATSC系统进行的描述,但是,可以理解的是相位跟踪器800中所含的技术和设备可以适用于其它调制技术和数据构象。
类似地,可以理解的是相位跟踪器800的一些实施例被适配为用于FFE 210的具有微小间隔采样的实施例。最后,可以理解的是相位跟踪器800的一些实施例被适配接收实和正交输入信号作为来自FFE 210的输入;因此FFE 210直接提供IFFE和QFFE而无需延迟线810和相移器812。
图3的系统20的另一个实施例是图29中所示的系统900。根据一方面,系统900使用一种用于导出载波跟踪反馈环和定时同步反馈环的技术。系统900包括同步910、数字解调器929、均衡器930、判决导向控制(DDC)940、非相干控制(NCC)950以及控制系统954,它们分别在形式和功能上类似于系统20的元件40、42、46、52、50和54(参见图3)。类似于系统20,系统900导出之前所描述的信号段同步96、字段/帧同步98、SNR 100、VCXO锁定102、以及NCO锁定104。如同系统20的控制系统54,控制系统954接收段同步96、字段/帧同步98、SNR 100、VCXO锁定102、以及NCO锁定104。同样可以理解的是均衡器930的各种实施例包括之前描述的均衡器48、200和200A的实施例。类似地,均衡器930的一些实施例包括之前描述的相位跟踪器800、800A、800B、800C、800D、800E和800F的实施例。
另外,信号64A、66A、72A和74A在形式上和功能上类似于图3的信号64、66、72和74。可以理解的是为了简化,数字解调器输出的奈奎斯特滤波没有显示在系统900中;然而,这是为了简单且并非限制。本领域的技术人员可以理解奈奎斯特滤波可以任何形式出现在本发明的各种实施例中。
如图29中所示,系统900从前端接收机(例如,图3中的接收机30)接收近基带信号60A并向数字解调器920提供数字化的近基带信号62A。数字解调器920的输出提供基带信号920A作为均衡器930的输入。均衡器930提供输出930A、930B、930C和930D给判决导向控制940。DDC 940包括减法器942、载波偏移后置滤波器944、定时偏移后置滤波器946、乘法器948以及乘法器950。DDC 940提供判决导向同步反馈信号66A给同步910,并进一步提供判决导向载波跟踪反馈信号74A给数字解调器920。
在一些实施例中,均衡器930是重叠均衡器。在其它实施例中,均衡器930不具有预定义或固定的中心抽头。均衡器930的某些实施例还包括相位跟踪器。从而,如下文将要更详细地描述的那样,在一些实施例中,输出930A和930B是部分均衡的信号。作为例示,在一些实施例中,均衡器输出930A和930B是均衡器930的FFE部分的输出。在其它实施例中,均衡器输出930A和930B是均衡器的相位跟踪器部分的输出。在又一些实施例中,均衡器输出930A和930B是均衡器的判决设备的输入信号。在还有些其它的实施例中,均衡器输出930A和930B是由不同源提供的。作为非限制性例子,在一些实施例中,均衡器输出930A还是均衡器的判决设备的输入信号,而均衡器输出930B是均衡器的相位跟踪器的输出。
系统900的另一方面是类似于相位跟踪器判决误差信号(EPTD)248的判决误差信号的导出。从而,在一些实施例中,均衡器输出930C和930D分别是均衡器930的判决设备的输入信号和对应于输入信号930C的判决设备输出。在某些实施例中,均衡器输出930D是判决设备的判决限幅器的输出。在其它实施例中,均衡器输出930D是网格译码器的输出。在又一些实施例中,均衡器输出930D是网格译码器中间级的输出。
使用一个或多个延迟元件(未示出),系统900应用本领域技术人员可使用的技术来在时间上对准呈现给减法器942的数据。从而,减法器942产生误差反馈信号942A,该信号是均衡器930的判决设备输出与对应的判决设备的输入信号的差。类似地,系统900也在时间上对准呈现给乘法器948和950的输入。从而,乘法器948的输入对应于同一个基带信号920A。同样地,乘法器950的输入对应于同一个基带信号920A。最后,虽然图29显示乘法器948和950接收相同的误差反馈信号920A,但是,可以理解的是这是举例而非限制。从而,在一些实施例中,用于载波跟踪的误差信号以用于同步的误差信号不同地被计算。作为例示,在一些实施例中,用于载波跟踪的误差反馈信号942A由均衡器930的限幅器形成,而用于同步的误差反馈信号942A由均衡器930的网格译码器输出形成。
载波偏移后置滤波器944和定时偏移后置滤波器946分别接收均衡器输出930A和930B。减法器942的负和正输入端分别接收均衡器输出930C和930D,并产生误差反馈信号942A。乘法器948接收载波偏移后置滤波器944的输出和误差反馈信号942A。乘法器948提供判决导向载波跟踪反馈信号74A给环路滤波器926。类似地,乘法器950接收定时偏移后置滤波器946的输出和误差反馈信号942A。乘法器950提供判决导向同步反馈信号66A给环路滤波器916。
载波偏移后置滤波器944检测存在于均衡器输出930A的载波频率和相位偏移。在一些实施例中,载波偏移后置滤波器944是提供相位误差估计的相位误差检测器。在其它实施例中,载波偏移后置滤波器944是在形式和功能上类似于相移滤波器812的移相或正交滤波器。从而,载波偏移后置滤波器944的一些实施例包括希尔伯特滤波器或截断的希尔伯特滤波器。在又一些实施例中,载波偏移后置滤波器944是希望长度的FFE,其滤波器抽头系数对于90度相移的信道和具有预定的获取阈值的接收机最优化以使得滤波器输出的均方误差(MMSE)最小。
作为例示,如之前关于相移滤波器812的描述,载波偏移后置滤波器944的一些实施例是具有31个采样长度的FIR滤波器,滤波器抽头系数MMSE对于VSB或15.1dB的偏移QAM接收机获取SNR阈值最优化。以此产生的滤波器定性地如图36B所示。载波偏移后置滤波器944的其它实施例包括对于小于15.1dB的接收机获取SNR阈值优化的滤波器抽头值。载波跟踪反馈环的至少一个实施例包括载波偏移后置滤波器944,具有对于15dB的获取SNR阈值优化的系数。在其它实施例中,载波偏移后置滤波器944导出其输出端的相位误差估计,类似于相位跟踪器800A、800C、800D和800E的实施例中所导出的相位误差估计。
乘法器948通过将载波偏移后置滤波器944的输出乘以误差反馈信号942A来形成判决导向跟踪反馈信号74A。可以理解的是在各种实施例中使用一个或多个延迟元件以在时间上对准对乘法器948的输入。
定时偏移后置滤波器946对均衡器输出930B进行滤波以检测定时或同步偏移。在一些实施例中,定时偏移后置滤波器946是被最优化为检测任意小的分数的定时偏移的相关滤波器。在其它实施例中,定时偏移后置滤波器946将定时超前滤波器和定时滞后滤波器的输出相组合,其中定时超前滤波器检测正的定时偏移,定时滞后滤波器检测负的定时偏移。定时偏移后置滤波器946的其它实施例将定时超前滤波器和定时滞后滤波器的输出相加以在定时偏移后置滤波器946的输出产生对称的定时偏移误差信号。定时偏移后置滤波器946的还有些实施例对FIR滤波器的系数进行MMSE最优化,以在带有白噪声的情况下对给定的接收机获取阈值产生脉冲响应。作为例示,在一些实施例中,滤波器系数是通过一种包括将第一滤波器和第二滤波器的系数进行相加的技术导出的,其中第一和第二滤波器被最优化以分别检测超前定时偏移和滞后定时偏移。在其它实施例中,定时偏移后置滤波器946的系数的导出还包括对第一和第二滤波器的系数求平均。
在某些实施例中,定时偏移后置滤波器946的系数的导出包括对两个滤波器的系数相加或求平均。每个滤波器都进行MMSE最优化,以产生用于在SNR小于或等于接收机获取阈值时、在存在白噪声的情况下检测任意小的分数的定时偏移的脉冲响应。两个滤波器的系数被最优化以检测相反方向的定时偏移。作为例示,在一些实施例中,第一滤波器被最优化以检测1/10th码元定时偏移(超前),第二滤波器被最优化为检测-1/10th码元定时偏移(滞后),并且第一和第二滤波器系数是非对称的。随后通过对第一和第二滤波器的系数求平均或相加来获得滤波器946的系数。产生的滤波器是对称滤波器,如图36A中定性地所示的那样,它在SNR小于或等于接收机获取阈值时在存在白噪声的情况下检测任意小的分数的定时偏移。
对第一和第二滤波器的系数相加或求平均产生滤波器946的系数,这些系数是对称且相关的超前以及滞后定时偏移。作为例示,滤波器946的一些实施例经MMSE最优化,以在具有15.1dB SNR的信道中在存在白噪声的情况下产生脉冲响应。滤波器946的还有些实施例对于1/10th码元定时偏移产生最大相关。
定时偏移后置滤波器946的还有些实施例包括有31个采样长度的FFE,该FFE的滤波器抽头系数对于VSB或15.1dB的偏移QAM接收机获取SNR阈值进行MMSE最优化。定时偏移后置滤波器946的其它实施例包括对小于15.1dB的接收机获取SNR阈值最优化的滤波器抽头值。本发明的至少一个实施例包括对15dB的获取SNR阈值最优化的定时偏移后置滤波器946系数。
回到图29,乘法器950将定时偏移后置滤波器946的输出乘以误差反馈信号942A来产生对应于某一接收的码元的判决导向同步反馈信号66A。可以理解的是在一些实施例中使用延迟元件来在时间上对准对乘法器950的输入。
由系统900接收到的数据被提供给A/D 912,A/D 912以由受控反馈VCXO 914支配的时钟率对接收的近基带信号60A进行采样。数字混频器922基于受控反馈NCO 924生成的本地载波频率对来自A/D 912的数字化的近基带信号62A进行下调制。数字混频器922的输出被滤波(出于简洁的目的没有示出)以产生数字化的基带信号920A。在一些实施例中,如图3所示,奈奎斯特滤波器对数字混频器的输出进行滤波。本领域技术人员可以理解也可以使用其它滤波器对数字混频器922的输出进行滤波。回到图29,均衡器930接收数字化的基带信号920A并从其上去除任何残留信道失真以及多径干扰。均衡器930的一些实施例还包括相位跟踪器以去除残留的载波相位误差。
如下所述,根据系统900的运行状态,同步910的操作由非相干同步反馈信号64A或判决导向同步反馈信号66A进行选择性地支配。类似地,根据系统900的运行状态,数字解调器920的操作由非相干载波跟踪反馈信号72A或判决导向载波跟踪反馈信号74A选择性地支配。
NCC 950接收数字混频器922的输出,并导出非相干同步反馈信号64A和载波跟踪反馈信号72A。NCC 950以通过被引用而结合在此的共同待批的申请:美国申请序列号10/408,053和美国申请序列号10/407,634中所描述的方式,使用上奈奎斯特斜率和下奈奎斯特斜率上的导频信号和冗余信息的组合,来导出非相干载波跟踪反馈信号72A和非相干同步反馈信号64A。通过NCC 950对这些信号的导出较佳地不依赖于均衡器930的输出。
如前所述,均衡器930向减法器942提供均衡输出930C和930D,减法器942形成误差反馈信号942A。均衡器930还向载波偏移后置滤波器944提供均衡器输出930A。载波偏移后置滤波器944对均衡器输出930A进行滤波以检测载波频率或相位误差。乘法器948通过将载波偏移后置滤波器944的输出乘以误差反馈信号942A来形成判决导向跟踪反馈信号74A。类似地,定时偏移后置滤波器946对均衡器输出930B进行滤波以检测定时和同步误差,随后乘法器950通过将定时偏移后置滤波器944的输出乘以误差反馈信号942A来形成判决导向同步反馈信号66A。如前所述可以理解的是在图29中没有示出的延迟被设置在各种信号路径中以在时间上对准各信号,这样,误差反馈信号942A分别对应于载波偏移后置滤波器944以及定时偏移后置滤波器946的输出。
通过将非相干载波跟踪反馈信号72A和判决导向载波跟踪反馈信号74A反馈给环路滤波器926,形成控制数字解调器920的反馈环路。如下文所述,根据系统900的运行状态,控制系统954选择性地控制环路滤波器926来使用非相干载波跟踪反馈信号72A或判决导向载波跟踪反馈信号74A。环路滤波器926对所选择的反馈信号进行滤波并向NCO 924提供控制信号。NCO 924向数字混频器922提供本地载波的数字表示以对数字化的近基带信号62A进行下调制。在一些实施例中,环路滤波器926对所选择的反馈信号进行低通滤波。在其它实施例中,环路滤波器926对所选择的反馈信号进行积分,并随后对积分输出进行低通滤波。作为例示,在某些实施例中,所选择的反馈信号在被低通滤波并被提供给NCO 924之前通过理想积分器。在某些其它实施例中,所选择的反馈信号在被低通滤波并被提供给NCO 924之前通过“漏”积分器。
类似地,通过将非相干同步反馈信号64A和判决导向同步反馈信号66A反馈给环路滤波器916,形成控制同步910的反馈环路。如下文所述,根据系统900的运行状态,控制系统970选择性地控制环路滤波器916来使用非相干同步反馈信号64A或判决导向同步反馈信号66A。环路滤波器916对所选择的反馈信号进行滤波并向VCXO 914提供控制信号。A/D 912从VCXO 914接收受控反馈采样时钟,这使得均衡器930输出中的同步引入的误差最小。
系统900的另一个实施例(通过继续参考图29的系统,其操作示于图30中)包括用于控制均衡器最优化处理操作以及同步和解调控制反馈环路的系统1000。在1010,“初始化获取模式”,控制系统954初始化系统900。均衡器930还没有运行。均衡器的相位跟踪器和CDEU还没有发挥功能或保持在复位状态。NCC 950是运行的。控制系统954将同步器910和数字解调器920设置在获取模式并选择性地控制环路滤波器916和环路滤波器926来选择NCC 950的非相干同步反馈信号64A和非相干载波跟踪反馈信号72A。经过一段时间后,控制系统954从VCXO锁定102和NCO锁定104接收肯定声明:同步910和数字解调器920被锁定至进入的信号。在声明VCXO锁定和BCO锁定后,控制系统954将系统900的运行从状态1010转换为1012。
在1012,“计算信道延迟估计”,控制系统954打开均衡器930的CDEU部分。均衡器930的其它部分仍为非运行的。控制系统954继续将同步910和数字解调器920保持在获取模式。NCC 950的非相干反馈信号继续管理系统900的同步和解调操作。一旦均衡器930的CDEU部分计算出信道延迟估计并确定FFE输出上的段同步和帧同步的期望定时,控制系统954将系统900的运行从状态1012转换为1014。
在1014,“均衡器使用段同步进行训练”,控制系统954启用均衡器930的FFE部分,并将均衡器930的DFE部分设置为IIR模式。在IIR模式中,DFE从均衡器930的判决设备中接收限幅数据。在那些带有相位跟踪器的实施例中,相位跟踪器被配置为旁通模式。控制系统954使用段同步作为训练信号以适配FFE系数。在控制系统954从字段/帧同步98中接收到关于检测到字段/帧同步的至少一个肯定指示后,控制系统954将系统900的运行从状态1014转换为1016。然而,在一些实施例中,系统900包括超时特征,由此,当接收到非足够数量的字段/帧同步指示以指示向适当地适配均衡器系数进展时,控制系统954将系统900的运行从状态1012返回至1010。
在一些实施例中,段同步来自均衡器930的CDEU。在其它实施例中,当CDEU根据进入信号与字段/帧同步序列的相关来计算信道延迟估计时,帧同步信号来自均衡器930的CDEU。另外,均衡器930的一部分基于衡器的中间经均衡的信号或均衡器输出生成帧同步(类似于图5的中间经均衡的信号90或均衡器输出88)。
在1016,“均衡器使用段同步以及字段/帧同步进行训练”,控制系统954使用字段/帧同步和段同步作为训练信号导出均衡器930的FFE部分的系数。均衡器930的DFE部分继续运行在IIR模式。类似地,均衡器930的相位跟踪部分继续运行在旁通模式。控制系统954监视字段/帧同步98和SNR 100,并且当所测得的信号有大于预定的RCA_ENB阈值的估计SNR时,将系统900的运行从状态1016转换为1018。然而,如果控制系统954检测到字段/帧同步指示的丢失时,控制系统954则改为将系统900的运行从状态1016转换为1010。
在1018,“均衡器在RCA模式下进行训练”,控制系统954启用系统900的均衡器的DFE部分。控制系统954在所接收的数据上使用基于RCA的LMS算法来适配FFE和DFE系数。在其它实施例中,控制系统54还包括将所接收的同步信号与控制系统54所产生的同步信号进行比较的技术。在其它实施例中,控制系统54基于取决于系统性能或运行状态的适配技术来加权RCA和同步信号的效果。当所测得的信号有超过预定的判决导向阈值(如,12dB)的估计SNR时,控制系统954将系统900的运行从状态1018转换为1020。相反,如果估计SNR落在预定的Return_Sync_Tranining阈值(如,6dB)以下,则控制系统954将系统900的运行从状态1018传递至1016。类似地,如果控制系统954检测到字段/帧同步指示的丢失时,控制系统954将系统900的运行从状态1018转换为1010。
在1020,“判决导向模式”,控制系统954在所接收的数据和同步信号上使用判决导向LMS技术来适配FFE和DFE系数。此外,控制系统954选择性地控制环路滤波器916和环路滤波器926来分别选择判决导向同步反馈信号66A和判决导向载波跟踪信号74A。只要估计SNR保持在预定的RETURN_RCA_MODE阈值之上,控制系统954就将系统900的运行保持在1020,但如果估计SNR降低至RETURN_RCA_MODE阈值以下,则控制系统954就将系统900的运行从状态1020传递至1018。如果控制系统954检测到字段/帧同步指示的丢失时,控制系统954将系统900的运行从状态1020转换为1010。
系统900的另一个实施例,示为图31的系统900A,包括用于将判决导向相位跟踪环路和载波跟踪反馈环路进行相互关联的组件。系统900A形式和功能上类似于图27中的均衡器200A,其包括相位跟踪器800E。可以理解的是系统900A的其它实施例使用相位跟踪器800的其它实施例。然而,系统900A还包括解调器920,解调器920接收数字化的近基带信号62A并将数字化的基带信号920A作为输入提供给FFE 210。环路滤波器926从积分器816接收相位校正信号θ(74B),而在系统900中,环路滤波器926接收判决导向载波跟踪反馈信号74A(见图29)。
系统900A将判决导向载波跟踪反馈和判决导向相位误差信号耦合。积分器816的输出是类似于判决导向载波跟踪反馈信号74A的判决导向相位误差信号843。在一些实施例中,判决导向相位误差信号843和判决导向载波跟踪反馈信号74A是等价的。积分器816鉴相器对鉴相器841的输出上的判决导向相位误差信号843进行积分以提供相位校正信号θ(74B)。鉴相器841可被实现为任何本领域技术人员已知的形式;例如,图23-28中所示的任何方法都可使用。例如,可通过图27的相移滤波器840和乘法器822实现鉴相器841。环路滤波器926进一步对相位校正信号θ进行低通滤波并向NCO 924提供控制信号。这有效地连接了相位跟踪器反馈环路和载波跟踪环路。因此,旋转器814对由载波跟踪误差产生的更多的瞬时相位误差进行校正,同时,数字解调器920导出长期载波跟踪误差。此外,相位跟踪器和数字解调器反馈环路的交互确保相位跟踪器运行不饱和。此外,本领域技术人员可以理解的是相似的技术可结合上文所述的其它相位跟踪器实施例。
在系统900的某些其它实施例中,如图32所示的系统900B,判决导向载波跟踪和相位跟踪反馈环路是相互关联的。系统900B在形式和功能上类似与图31的系统900A并包括图27中的带有相位跟踪器800E和数字解调器920的均衡器200A。数字解调器920接收数字化的近基带信号62A并将数字化的基带信号920A作为输入提供给FFE 210。然而,来自鉴相器841的输出的判决导向相位误差信号843(积分器816的输入)取代了来自积分器816的输出的相位校正信号θ被用作为判决导向载波跟踪反馈信号74B’。环路滤波器926接收鉴相器841的输出并对其进行低通滤波,以向NCO 924提供控制信号。这有效地连接了相位跟踪器反馈和载波跟踪环路。因此,旋转器814对由载波跟踪误差产生的更多的瞬时相位误差进行校正,同时,数字解调器920导出长期载波跟踪误差。相位跟踪器和数字解调器反馈环路的交互允许载波跟踪反馈环路对可能的相位跟踪器饱和进行补偿。本领域技术人员能够在不做出过度实验的情况下将该技术用于上文所述的其它相位跟踪器实施例。
还有系统900的其它实施例,如图33所示的系统900C,使用均衡器判决设备的输出来导出载波跟踪反馈信号74C以及同步反馈信号66C。系统900C在形式和功能上类似于系统900,除了将判决导向控制(DDC)940替换为判决导向控制940C。均衡器930将经均衡的输出930E和网格译码器输出930F作为输入提供给DDC 940C。
判决导向控制940C将判决导向同步反馈信号66C代替判决导向同步反馈信号66A提供给同步器910。判决导向控制940C将判决导向载波跟踪反馈信号74C代替判决导向载波跟踪反馈信号74A(见图29)提供给数字解调器920。
判决导向控制940C包括脉冲整形滤波器960和962、共轭964、延迟线966、双码元时钟延迟968、减法器970、单码元时钟延迟972、复数乘法器974以及复数乘法器976。滤波器960接收经均衡的输出930E并向延迟线966提供复数信号输出Y(n+n0),其中n0是均衡器930的网格译码器和共轭964引入的码元时钟延迟。延迟线966引入n0码元时钟延迟并将Y(n)作为输出提供给双码元时钟延迟968、减法器970的正输入端以及复数乘法器976。双码元时钟延迟968引入额外的双码元时钟延迟并将Y(n-2)提供给减法器970。类似地,脉冲整形滤波器962接收网格译码器输出930F并将复数信号输出A(n)提供给共轭964。可以理解的是在一些实施例中,脉冲整形滤波器962和共轭964的功能被组合在一起。共轭964将A*(n)提供给单码元时钟延迟972,单码元时钟延迟972经一个码元时钟延迟的输出A*(n-1)作为输入提供给复数乘法器974。共轭964还将A*(n)提供给复数乘法器976。
脉冲整形滤波器960接收没有经过纠错的均衡器判决限幅器输出。脉冲整形滤波器960提供判决限幅器输出的复数值形式的同相/正交对表示:Y(n+n0)=IS(n+n0)+jQS(n+n0)。IS(n+n0)是脉冲整形滤波器960的实值输入的延迟形式。QS(n+n0)是脉冲整形滤波器960的实值输入的90度相移或正交滤波后的输出。
类似地,脉冲整形滤波器962从均衡器930中的网格译码器接收均衡器判决限幅器输出的校正形式。脉冲整形滤波器962提供判决限幅器输出的复数值形式的同相/正交对表示:A(n)=IT(n)+jQT(n)。IT(n)是脉冲整形滤波器962的实值输入的延迟形式。QT(n)是脉冲整形滤波器962的实值输入的90度相移或正交滤波后的输出。
在一些实施例中,脉冲整形滤波器960和962都类似于希耳伯特变换滤波器,并包括相移或正交滤波器以产生复数对QS(n)和QT(n)的正交部分,并且包括延迟线以分别提供实值输出IS(n)和IT(n)。在一些实施例中,相移或正交滤波器形式和功能上类似于上述关于图23-28所讨论的相移滤波器812。
延迟线966补偿均衡输出930E与网格译码器输出930F和共轭964之间的传播延迟
Figure GSB00000087537900591
。这样,延迟线966的输出Y(n)=IS(n)+jQS(n)以及共轭964的输出A*(n)=IT(n)-jQT(n)在实践上与同一判决限幅器输出相关。减法器970的输出是差值Y(n)-Y(n-2)并且与共轭964的经一个码元时钟延迟的输出A*(n-1)相乘。这实际上是基于前一和下一译码码元的经校正的判决限幅器输出的投影,并表示了同步相关的ISI。乘法器974的输出F66C的实部是被提供给环路滤波器916的判决导向同步反馈信号66C:
F66C=IT(n-1)·[IS(n)-IS(n-2)]+QT(n-1)·[QS(n)-QS(n-2)]
在一些实施例中,环路滤波器916对判决导向同步反馈信号66C求积分并随后对其低通滤波以产生控制信号来管理NCO 924的运行。在其它实施例中,环路滤波器916仅仅对判决导向同步反馈信号66C进行低通滤波以产生控制信号来管理NCO 924的运行。
类似地,乘法器976执行复数乘法运算。乘法器976的输出F74C的虚部是在输出到环路滤波器926的F74C=IT(n)·QS(n)-QT(n)·IS(n)上提供的判决导向载波反馈信号74C。
在一些实施例中,环路滤波器926对判决导向载波跟踪反馈信号74C求积分并随后对其低通滤波以产生控制信号来管理VCXO 914的运行。在其它实施例中,环路滤波器926仅仅对判决导向载波跟踪反馈信号74C进行低通滤波以产生控制信号来管理VCXO 914的运行。
还有系统900的其它实施例,如图34所示的系统900D,使用均衡器的判决设备的输出来导出判决导向同步反馈信号66D。功能上,系统900D在形式和功能上类似于系统900,除了将判决导向控制940替换为判决导向控制940D。如图34所示,系统900D类似于系统900C也生成判决导向同步反馈信号74C。然而,在系统900D中,延迟线966向单码元时钟延迟972提供输出,而在系统900C中延迟线966接收共轭964的输出。类似地,在系统900D中,双码元时钟延迟968和减法器970的正输入端接收共轭964的输出,而在系统900C中延迟线966向双码元时钟延迟968和减法器970的正输入端提供输出。
类似于系统900C,脉冲整形滤波器960从均衡器930接收没有经过纠错的经均衡的输出930E。脉冲整形滤波器960提供判决限幅器输出的复数值形式的同相/正交对表示:Y(n+n0)=IS(n+n0)+jQS(n+n0)。如前所述,IS(n+n0)是到脉冲整形滤波器960的实值输入的延迟形式,而QS(n+n0)是脉冲整形滤波器960的实值输入的90度相移或正交滤波后的输出。延迟线966对均衡器930的网格译码器和共轭964引入的延迟进行补偿,并将判决设备判决限幅器输出的延迟的复数表示提供给单码元时钟延迟972和乘法器976的输入。单码元时钟延迟972的输出提供了延迟线966的输出和乘法器974的输入之间的额外的码元时钟延迟。
脉冲整形滤波器962形式和功能上类似于脉冲整形滤波器960并接收均衡器930的网格译码器输出930F。脉冲整形滤波器962将网格译码器输出的复数表示提供给共轭964。共轭964将所接收的输入的共轭提供给乘法器976、双码元时钟延迟968以及减法器970的正输入端。双码元时钟延迟968将共轭964输出的经双码元时钟延迟提供给减法器970的负输入端。乘法器974接收减法器970的输出。乘法器974执行对所接收的输入的复数乘法并在输出产生实分量F66D作为判决导向同步反馈信号66D:
F66D=IS(n-1)·[IT(n)-IT(n-2)]+QS(n-1)·[QS(n)-QS(n-2)]
虽然没有示出,但类似于系统900C,系统900D将判决导向同步反馈信号F66D提供给环路滤波器916,环路滤波器916对判决导向同步反馈信号66D求积分并对其进行低通滤波以产生控制信号来管理VCXO 914的运行。在系统900D的其它实施例中,环路滤波器916仅仅对判决导向同步反馈信号66D进行低通滤波以产生控制信号来管理VCXO 914的运行。
还有系统900的其它实施例,继续参考图33的系统900C,图35示出系统900E,使用均衡器930的输出来导出判决导向同步反馈信号66E。功能上,系统900E在形式和功能上类似于系统900C和900D,除了在提供给图33所示的环路滤波器916的判决导向同步反馈信号66E的形成上有所不同。如图35所示,系统900E包括均衡器930、延迟线966、双码元时钟延迟968、减法器970、乘法器974、乘法器976、四码元时钟延迟978、双码元时钟延迟980、四码元时钟延迟982、减法器984,以及减法器986。
均衡器930将经均衡的输出930E(也称为Y(n+na))提供给延迟线966。延迟线966引入na码元时钟延迟以对均衡器930的网格译码器的延迟做出补偿。延迟线966将Y(n)作为输出提供给双码元时钟延迟968、减法器970的正输入以及四码元时钟延迟978。四码元时钟延迟978引入额外的四码元时钟延迟并将Y(n-4)提供给减法器970的负输入。减法器970将差信号Y(n)-Y(n-4)提供给乘法器974。
网格译码器输出930F(在下文也称为A(n))被提供给双码元时钟延迟980、四码元时钟延迟982和减法器984的正输入。四码元时钟延迟982将网格译码器输出930F的四码元时钟延迟副本A(n-4)提供给减法器984的负输入。
乘法器976从双码元时钟延迟968接收Y(n-2)并从减法器984接收差A(n)-A(n-4)。乘法器976将乘积Y(n-2)[A(n)-A(n-4)]提供给减法器986的正输入。类似地,乘法器974从减法器970接收差Y(n)-Y(n-4)并从双码元时钟延迟980接收A(n-2)。乘法器974将乘积A(n-2)[Y(n)-Y(n-4)]提供给减法器986的负输入。减法器986的输出导出判决导向同步控制信号:
F66E=Y(n-2)[A(n)-A(n-4)]-A(n-2)[Y(n)-Y(n-4)]
在一些实施例中,在每次均衡器适配过程的开始时计算一次CDE估计,例如,每当接收器被调谐至不同的信号源时。在其它实施例中,按照进行中的过程来重新计算CDE估计,以在信道条件变化时寻找到最佳虚中心位置。根据更新的虚中心位置,在维持系统的完整性的同时通过在一段时间上缓慢改变采样时钟频率或重新定位训练信号来移位虚中心。
如图37所示,系统20的另一个实施例是相关导向控制(CDC)1100。类似图14的CDEU 230C,CDC 1100包括码元计数器316、段计数器318、相关器510和512、大小计算器392A、相关缓冲器514A、阈值检测器516A、控制器520和存储器530。CDC 1100还包括质心加权函数(CWF)1102、开关1104、1106和1108、滤波器1110,以及加法器1120。
虽然没有示出,但是控制器520还包括对CDC 1100的诸元件的配置和控制接口。例如,这包括复位和使能信号、读写寄存器的能力、发送和接收来往于其它元件或在其它元件之间的指示的设备。CDC 1100的一些实施例还包括质心估计器,其在形式和功能上类似于前文图14所述的质心估计器340A。
相关导向控制1100接收经滤波的基带信号IF 76和QF 78并分别作为相关器510和512的输入。在一些实施例中,CDC 1100适用于接收IF和QF的双倍时间(2x)过采样表示。在其它实施例中,CDC 1100适用于接收IF和QF的码元率表示。还有CDC 1100的其它实施例适用于输入信号的其它过采样表示。相关器510和512运行在IF和QF上以产生帧同步相关信号SCVI(i)和SCVQ(i),SCVI(i)和SCVQ(i)被提供给大小计算器392A。类似于大小计算器392,大小计算器392A计算MAGFS(i)。在一些实施例中,MAGFS(i)=|SCVI(i)|+|SCVQ(i)|。在其它实施例中,大小计算器392A的输出是帧同步相关大小FSCM(i)。在一些实施例中,FSCM(i)就是MAGFS(i)。在其它实施例中,大小计算器392A对MAGFS(i)进行低通滤波以产生FSCM(i)。相关缓冲器514A和阈值检测器516A从大小计算器392A接收MAGFS(i)。例如,一些接收IF和QF的2x过采样表示的大小计算器392A的实施例包括三抽头FIR滤波器。这允许FIR滤波器无视采样阶段而捕捉单个字段/帧同步相关脉冲的大部分功率。抽头数和滤波器复杂程度基于过采样率和降噪的需要。
相关缓冲器514A被缩放成接收大小计算器392A所产生的采样。例如,在一些实施例中,相关缓冲器514A被缩放成接收FSCM(i)的2049个值。还有其它实施例包括1025个FSCM(i)采样。可以理解的是,一些实施例的相关缓冲器514A被缩放成与微小间隔间隔的采样接口。控制器520与存储器530对接,并从码元计数器316和段计数器318分别接收SC和SEGCNT的值。如上文实施例所述,控制器520还提供信道延迟估计84并连接到控制系统54(见图3)。
类似于图14的CDEU 230C,系统1100检测存在于所接收的信号中的帧/字段同步的位置。如下文详细描述的那样,阈值检测器516A接收FSCM(i)值并将它们与检测阈值TDET进行比较,阈值TDET是用于在进入的数据流中检测帧同步序列的最小FSCM(i)值。当检测到帧同步序列时,控制器520分配值WINCENT=i,FSYM=SC,以及FSEG=SEGCNT。控制器520随后计算搜索窗口变量WINSTART和WINEND,搜索窗口变量WINSTART和WINEND对应于相关缓冲器514A中期望的窗口的最初和最后的存储器单元。
最终,类似于寻找图17所示的区域GMAX、GPRE和GPOST,控制器520在WINSTART和WINEND所定义的窗口中定义区域R0、R1和R2。作为非限制性示例,如图38A所示,P0、P1和P2对应于在各自区域R0、R1和R2中带有最大同步相关值或功率的重影信号。P0、P1和P2各自位于索引I0、I1和I2。在一些实施例中,R0、R1和R2跨WINSTART和WINEND之间的整个窗口。在其它实施例中,如图38A中所示,R0、R1和R2仅仅跨窗口的一部分。如图38A中所示,窗口WFS跨2M+1个码元时间,在P0的码元时间之前和之后都有M个码元时间。这使得CDC 1100选择第一个最大值FSCM(i)作为P0。还有其它实施例重新配置阈值检测器516A来定位FSCM(i)≥P0。结果,CDC 1100选择整个窗口跨度中的最后一个最大值FSCM(i)作为P0
在定位初始P0后,控制器520重新配置阈值检测器516A来定位FSCM(i)>P0。如果阈值检测器516A检测到FSCM(i)>P0,控制器520通过设置WINCENT=i、FSYM=SC、FSEG=SEGCNT、P0=FSCM(i)以及IMAX=i来重新定位搜索窗口的中心。控制器520随后重新计算WINSTART和WINEND的值。该处理继续直到i=WINEND为止。控制器520根据WINCENT的最终值选择区域R0、R1和R2。控制器520随后搜索相关缓冲器514A来寻找区域R1和R2中各自的区域最大值P1和P2
质心加权函数1102从相关缓冲器514A接收FSCM(i)并计算加权平均以驱动滤波器1110。在一些实施例中,CWF 1102使用与P0、P1和P2相关联的FSCM(i)值;CWF 1102随后输出:
CW F OUT = Σ i = I 0 , I 1 , I 2 F CW ( i ) · FSCM ( i )
在其它实施例中,CWF 1102计算区域R0、R1和R2中所有相关值的加权平均。
CW F OUT = Σ ∀ i ∈ R 0 , R 1 , R 2 F CW ( i ) · FSCM ( i )
如图38B所示,窗函数FCW(i)的一个实施例是一组分段线性斜坡函数。FCW(i)的其它实施例是定义为在区域R0、R1和R2之外有零值的奇函数。一些实施例在区域R0、R1和R2之内有零值。如图38C中所示,CDC 1100的一些实施例包括基于窗口化的正弦函数的FCW(i)。
质心加权函数1102向开关1104的第一输入提供CWFOUT。开关1104的第二输入接收数字零。开关1106的第一和第二输入分别接收数字零和开关1108的输出(SLEW)。控制器520向开关1104和1106提供控制信号SLEW ENABLE 1112。声明SLEW ENABLE 1112就选择了开关1104和1106的第二输入。这允许控制器520通过选择开关1114的输出来控制VCXO的输出。否则,开关1104和1106分别向滤波器1110的输入和加法器1120提供CWFOUT和数字零。开关1108接收偏移值+FOFFSET 1116和-FOFFSET 1118。在一些实施例中,如果确定需要更大的值,可以通过控制器520中的积分器动态增大FOFFSET。在其它实施例中,在此积分器上有限制以将FOFFSET保持在最大值之下。来自控制器520的信号SLEW CONTROL1114选择被提供给开关1106的第二输入的SLEW的值。控制器520通过选择+FOFFSET 1116或-FOFFSET 1118回转(slew)VCXO的输出频率。开关1104提供输出给滤波器1110。滤波器1110和开关1106向加法器1120提供输入,加法器1120产生VCXOCONTROL 1140。
在一些实施例中,滤波器1110是低通滤波器。例如,一些滤波器1110的实施例被配置为超前滞后滤波器。如图37中所示,滤波器1110包括标量1122、1124和1126、加法器1128和1130、以及延迟元件1132。标量1122和1124都接收开关1104的输出作为输入。标量1122将所接收的输入乘以标量值C1并将输出提供给加法器1130。延迟元件1132接收加法器1130的输出并将(FLOW)提供给加法器1130。FLOW表示相对于所接收的信号时基的VCXO频率偏移的低频分量。在一些实施例中,FLOW在每个字段/帧同步周期被更新。在其它实施例中,如下文所述,FLOW在每个段同步周期被更新。标量1124将开关1104的输出乘以标量值C2。加法器1128接收标量1124和加法器1130的输出。标量1126将加法器1128的输出乘以标量值C3并将输出提供给加法器1120。
如图37中所示,开关1104和1106形成由控制器520信号SLEW ENABLE 1112选择性控制的双极双掷结构。当没有声明SLEW ENABLE信号1112时,滤波器1110接收CWFOUT,并且滤波器传递函数为H(z)=C3[C1(1+Z-1)+C2]。这样,VCXOCONTROL=C3[(C1+C2)CWFOUT+FLOW],其中FLOW是存储在延迟元件1132中的系统的低频VCXO偏移。
当使能SLEW ENABLE信号1112时,加法器1120的输出为VCXOCONTROL=C3FLOW+SLEW,其中SLEW等于+FOFFSET或-FOFFSET。延迟元件1132的输出FLOW在声明SLEW ENABLE信号1112时保持不变。这保存了低频偏移信息直到SLEWENABLE 1112被解除声明为止。
如图39中所示,系统20的一个实施例(包括相关导向同步控制环路1150)含有同步910A、解调器920以及相关导向控制(CDC)1100。同步910A类似于前文实施例中所述的系统900的同步910;但是同步910A包括环路滤波器916A而不是环路滤波器916。
如图39中所示,相关导向同步控制环路1150的一些实施例包括CDC 1100,CDC 1100接收IF和QF,而其它实施例(类似于图6的CDEU 230A或图41的CDC1250)仅仅接收IF。回到图39,环路滤波器916A含有三个反馈输入。类似于环路滤波器916,环路滤波器916A接收非相干同步反馈信号64和判决导向同步反馈信号66。环路滤波器916A还包括用于从CDC 1100接收VCXOCONTROL的接口。环路滤波器916A也包括用于在各种被提供给它的输入的反馈控制信号之间切换的设备和技术。环路滤波器916A的一些实施例也包括用于对所接收的反馈控制信号进行加权的技术。例如,环路滤波器916A的一些实施例基于系统20的运行状态对判决导向同步反馈信号66和VCXOCONTROL之间的转变使用加权平均。
如图39中所示,同步器910A接收模拟近基带信号60并向解调器和奈奎斯特滤波器块920提供数字化的近基带信号62。解调器和奈奎斯特滤波器块920向CDC 1100提供IF 76。在一些实施例中解调器921还向CDC 1100提供QF 78。
CDC 1100产生VCXOCONTROL作为输入给环路滤波器916A。环路滤波器916A对所接收的控制信号进行滤波并向VCXO 914提供控制信号。A/D 912接收由VCXO914生成的时钟并对所接收的模拟近基带信号60进行采样。系统20的一些实施例只依靠CDC 1100来向同步910A提供控制反馈信号。类似地,系统20的其它实施例可包括一些非相干同步反馈控制信号64、判决导向反馈信号66和相关导向控制信号VCXOCONTROL的子组合。
现在将继续参考图37和39的元件讨论另一个适合用于ATSC广播的CDC1100的实施例,其操作由图40中的系统1200所实现。在图40中的1202,“初始化”,正如本领域技术人员可以理解的那样,初始化CDC 1100的各个元件。例如,控制器520复位CDC 1100的各个元件;初始化存储器530中的寄存器、码元计数器316、段计数器318、大小计算器392A、相关器510、相关器512、相关缓冲器514A、CWF 1102以及滤波器1110;并且配置所示出的和没有示出的各种控制信号。例如,包含P0值的寄存器被设置为TDET。此外,初始化SC、SEGCNT以及索引变量i。系统1200随后进行到1204。
在1204,“相关”,相关器510和512分别接收最近滤波的同相和正交基带信号IF 76和QF 78。类似于图14的CDEU 230C,相关器510和512将IF 76和QF 78与帧同步序列相关。如上文所述的实施例中那样,大小计算器392A分别从相关器510和512接收SCVI(i)和SCVQ(i),并计算相关大小MAGFS(i).大小计算器392A对MAGFS(i)进行低通滤波,以产生FSCM(i),FSCM(i)被提供给相关缓冲器514A和阈值检测器516A。相关缓冲器514A将FSCM(i)存储在阵列M(i)中。如上所述,大小计算器的一些实施例不包括低通滤波功能;FSCM(i)=MAGFS(i)。系统1200进行到1206。
在1206,“检测帧同步”,如果FSCM(i)<TDET并且FSCM(i)<P0(否定结果),阈值检测器516A向控制器520发送否定指示:没有检测到帧同步或最大值重影信号。控制器520随后将系统1200分支到1212。否则,如果FSCM(i)≥TDET并且FSCM(i)≥P0(1206的肯定结果),阈值检测器516A向控制器520发送肯定指示:检测到有效的最大值重影信号。回想到最初的P0=TDET,第一个指示为第一个检测到的字段/帧同步。因为现在P0≥TDET,随后的设置P0=FSCM(I0)使系统1200检测最大帧同步相关。系统1200的操作随后分支到1208。
在1208,“存储中心”,控制器520设置FSYM=SC和FSEG=SEGCNT,它保存数据分组字段/帧结构中检测到的最大帧同步相关的时间位置。控制器520还设置WINCENT=i并计算搜索窗口变量WINSTART和WINEND,WINSTART和WINEND对应于相关缓冲器514A中的期望窗口的最初和最后的存储器单元。最终,控制器520存储I0=i和P0=FSCM(I0)。控制器520随后将系统1200的操作分支到1212。
在1212,“继续”,控制器520确定是否继续到1216“寻找区域最大值”。如果系统1200没有在先前检测到字段/帧同步或i≠WINEND(否),系统1200分支到1214。否则,如果系统1200已经检测到字段/帧同步或i=WINEND(是),则控制器520将系统1200的操作分支到1216。
在1214,“递增”,码元计数器316和段计数器318的值被更新。索引变量i也递增。系统1200运行继续到1204。
在1216,“寻找区域最大值”,控制器520定义区域R0、R1和R2。控制器520随后分别搜索区域R1和R2以定位P1和P2。如上所述,在一些实施例中,CDC1100也基于相同的字段/帧同步相关结果来估计信道延迟。系统1200继续到1218。
在1218,“P0>4P1”,如果P0>4P1,系统1200继续到1222。否则,系统1200继续到1220。
在1220,“选择新的P0”,控制器520选择P1作为新的P0。这可能导致P0不对应于带有最大帧同步序列的重影信号。在对新P0的选择之后,控制器520重新定义区域R0、R1和R2。控制器520随后分别搜索区域R1和R2以重新定位P1和P2。最终,系统1200继续到1222。
在1222,“P0>P2/9”,如果P0>P2/9,系统1200通过继续到1224进入VCXO回转控制环路。否则,系统1200继续到1230。
在1224,“-FOFFSET”,控制器520声明回转使能信号1212。这使加法器1120的输出提供VCXOCONTROL=C3·FLOW-FOFFSET。这样,对所接收的信号进行采样的VCXO时钟频率上减少。这有效地将重影信号P2向R0区域移动。离发射机码元时基的VCXO长期频率偏移FLOW被保存在延迟元件1132中并由C3·FLOW表示。然而,用于演算均衡器系数的训练信号(帧同步和段同步)保持着基于先前所计算出的信道延迟的相同定时。这样,虚中心相对于出现在信道中的重影在时间上移动,而不要求对均衡器结构的重新初始化或对信号延迟估计的重新计算。系统1200随后进行到1226。
从那以后,在1226,“更新相关”,当SEGCNT=FSEG时,系统控制器配置CDC 1100来导出由WINSTART、WINEND、FSYM以及FSEG所定义的窗口WFS中的FSCM(i)的新值。相关值FSCM(i)以帧或字段同步速率进行更新。如图38A中所示的,带有2m+1个采样的窗口WFS在SC=FSYM和SEGCNT=FSEG之前开始了m个码元时间。通常窗口WFS是基于由CDC 1100检测到的第一个超过阈值TDET的FSCM(i)的值。这样,后续的相关更新会使P0不位于WFS的中心。其它实施例允许WFS随着时间移动来保证P0在平均意义上是位于WFS的中心。还有其它实施例在P0的相对位置随着时间而移动时重新定位WFS的中心。当已更新的FSCM(i)值被放置在相关缓冲器514A中之后,控制器520在先前定义的区域R0、R1和R2中定位P0、P1和P2的新位置。系统1200随后进行到1228。
在1228,“P0>P2/2”,如果P0≤P2/2(否定结果),系统1200继续到1224。这形成了增量调节VCXO定时并将P2向区域R0移动的控制环路。一旦P0>P2/2(肯定结果),系统1200离开该环路并且控制进行至1230。
在1230,“P0>2P1”,如果P0>2P1,系统1200进行到1238。否则,如果P0≤2P1,系统1200通过进行到1232进入VCXO回转控制模式。
在1232,“+FOFFSET”,VCXOCONTROL=C3·FLOW+FOFFSET。VCXO时钟频率增加并在时间上减少产生相关P1的信号延迟。这使得P1向R0区域移动。类似之前,延迟元件1132保留FLOW的值,并且C3·FLOW保存离发射机时基的VCXO低频偏移。然而,用于演算均衡器系数的训练脉冲(帧同步/段同步)的定时不变。这样,虚中心在时间上相对于出现在信道中的重影信号移动,而不要求均衡器结构的重新初始化或信号延迟估计的重新计算。
然后在1234,“更新相关”,控制器520配置CDC 1100来导出FSCM(i)的新值,类似于“更新相关”1236。控制器520搜索相关缓冲器514A以在WFS中定位P0、P1以及P2
在1236,“P0>3P1”,如果P0≤3P1(否定结果),系统1200继续到1232。这形成增量调节VCXO定时并将P2向区域P0移动的环路。然而,一旦P0>3P1(肯定结果),系统1200离开该环路并返回1222。
在1238,“CWFOUT”,控制器520取消声明SLEW ENABLE,并且VCXOCONTROL=C3[(C1+C2)CWFOUT+FLOW]。
在1240,“更新相关”,系统1100导出对应于窗口WFS的FSCM(i)的新值。控制器520搜索相关缓冲器514A以将P0、P1以及P2更新为与在R0、R1以及R2中找到的一样。延迟元件1132更新FLOW=CWFOUTC1+FLOW。系统1200随后返回1222。在一些实施例中,一个或多个判决块1212、1218、1222、1228、1230以及1236可含有某些类型的置信度计数器,置信度计数器被用于设置判决转换的条件。
如图41中的CDC 1250所示,另一个适合用于ATSC标准广播的系统20的实施例包括CDEU 230A、质心加权函数1102、开关1104、1106和1108、滤波器1110、加法器1120、以及相关缓冲器1134。
类似于图6中的CDEU 230A,系统1250接收经滤波的基带信号IF 76作为到相关器310的输入。虽然没有示出,系统1250的一些实施例类似于CDEU 230B,并且如前文所述,计算IF 76和QF 78与段同步序列的相关大小。在一些实施例中,类似于CDC 1100,系统1250接收IF和QF的2x过采样表示。在其它实施例中,系统1250适用于接收IF和QF的码元率表示。还有系统1250的其它实施例包括IF 76和QF 78的另一过采样表示。
如图41中所示,相关器310运行在IF 76上以产生码元相关值SCV(i)。积分器312接收SCV(i)并产生INT(i),INT(i)存储在相关缓冲器314的存储器单元M(i)中。然而,如下文所述,虽然前文所述的CDEU 230A的实施例在N个段同步周期上计算码元同步相关以导出信道延迟估计,系统1250继续更新存储在相关缓冲器314中的相关值INT(i)。这允许对相关导向控制信号1252的继续更新,相关导向控制信号1252在下文中还被称为VCXOCONTROL信号1252。相关滤波器1134对从相关缓冲器314接收到的INT(i)的值进行低通滤波。系统1250的一些实施例(类似图13中的CDEU 230B)在进行低通滤波操作之前计算MAG(i)。例如,在一些实施例中,MAG(i)=|INT(i)|。在系统1250的实施例中,MAG(i)=INT(i)2。在IF 76和QF 78都被处理的实施例中,MAG(i)=|INTI(i)|+|INTQ(i)|或MAG(i)=+[INTI(i)2+INTQ(i)2]。还有1250的其它实施例(没有示出)不包括相关滤波器1134并依靠积分器314提供所需的时间滤波。
质心加权函数1102经缩放来接收合适数量的由相关滤波器1134产生的采样。例如,在一些实施例中,质心加权函数1102缩放成接收1664个采样。还有其它的实施例包括832个采样。控制器320与存储器330对接并分别从码元计数器316和段计数器318接收SC和SEGCNT的值。类似于图6中的控制器320,控制器320与控制系统54(见图3)对接。控制器320还包括(虽然没有示出)对系统1250的元件的配置和控制所需的接口。
类似于图6中的CDEU 230A,系统1250检测存在于所接收的信号中的段同步的位置并确定CIR估计。信道延迟是从CIR估计中估计的,并被用于定位重叠均衡器的虚中心。类似于图37中CDC 1100的控制器520,控制器320搜索相关缓冲器314以定位P0,P0对应于MAG(i)的最大值。控制器320将区域R0居中于P0。控制器320随后搜索相关缓冲器314以分别寻找区域R1和R2中的MAG(i)的局部最大值P1和P2中。如图38A中所示,P0、P1和P2被定以为各自区域R0、R1和R2中的带有最大相关值或功率的重影信号。P0、P1和P2分别位于I0、I1和I2。在一些实施例中,R0、R1和R2跨整个段同步周期。在其它实施例中,R0、R1和R2跨段同步周期的仅仅一部分。
相关滤波器1134对提供给CWF 1102的MAG(i)值进行低通滤波。在一些实施例中,CWF 1102仅仅使用P0、P1和P2的值;CWF 1102输出:
CWF OUT = Σ i = I 0 , I 1 , I 2 F CW ( i ) · MAG ( i )
在其它实施例中,CWF 1102计算区域R0、R1和R2中的所有重影的加权平均:
CWF OUT = Σ ∀ i ∈ R 0 , R 1 , R 2 F CW ( i ) · MAG ( i )
类似于图37的CDC 1100,一些CDC 1250的实施例含有类似于图38B的分段线性斜坡函数的适用于适当的采样率的窗函数FCW(i)。其它FCW(i)的实施例是定义为在区域R0、R1和R2之外有零值的奇函数。CDC 1250的一些实施例包括基于窗口化的正弦函数的FCW(i),也适合该采样率,类似于图38C。
另外,系统1250运行实质上类似于CDC 1100,以在加法器1120的输出上创建相关导向控制信号VCXOCONTROL1252。质心加权函数1102将它的输出提供为开关1104的第一输入。开关1104的第二输入是数字零。开关1106的第一输入是数字零。开关1106的第二输入是来自开关1108的信号SLEW。开关1108接收偏移值+FOFFSET 1116和-FOFFSET 1118。类似于CDC 1100的控制器520,控制器320向开关1108提供SLEW CONTROL信号,并且如下文所述地通过选择+FOFFSET1116或-FOFFSET 1118回转相关导向控制信号125的输出。开关1104提供输出给滤波器1110。滤波器1110和开关1106提供输入给加法器1120。加法器1120的输出是相关导向控制信号VCXOCONTROL 1252。
类似于图37的CDC 1100,开关1104和1106形成双极双掷结构。当控制器320没有声明SLEW ENABLE 1112时,加法器1120的输出为VCXOCONTROL=C3[(C1+C2)CWFOUT+FLOW],其中FLOW是存储在延迟元件1132中的系统的低频偏移。滤波器1110的传递函数为H(z)=C3[C1(1+Z-1)+C2]。
当使能SLEW ENABLE信号1112时,加法器1120的输出为VCXOCONTROL=C3·FLOW+SLEW,其中SLEW为+FOFFSET或-FOFFSET。延迟元件1132的输出FLOW在声明SLEW ENABLE信号1112时保持不变。这保存了低频偏移信息直到SLEWENABLE 1112被解除声明为止,因此重新使能滤波器1110的正常运行。在一些实施例中,如果确定需要更大的值,可以通过控制器520中的积分器动态增大FOFFSET。在其它实施例中,在此积分器上有限制以将FOFFSET保持在最大值之下。
现在将继续参考图41的元件讨论另一个系统1250的实施例,其被示为系统1300,系统1300的操作在图42中示出,它也适合用于ATSC广播和码元采样率。在1302,“初始化”,控制器320初始化系统1250的各个元件。例如,控制器320初始化存储器330中的寄存器、码元计数器316、段计数器318、大小计算器392、相关器310、相关缓冲器314、CWF 1102、滤波器1110、相关滤波器1134、以及各种控制信号。此外,初始化SC、SEGCNT以及索引变量i。系统1300初始化以后,进行继续到1304。
在1304,“SCV”,类似于图12中的系统400,相关器310从经滤波的同相基带信号IF 76接收数据的新的码元时间,并计算对应于码元计数器316所产生的码元计数的SCV(i)的值。系统1304转到1306。
在1306,“积分”,类似于CDEU 230A,积分器312从相关器310接收SCV(i)并计算INT(i)值,INT(i)将要被存储在相关缓冲器314的阵列M(i)中。系统1300随后继续到1308。
在1308,“SC=831”,类似于图12中系统400的410,控制器320确定SC是否等于码元计数器316的最大输出。例如,在SC=831时产生肯定的结果,其中SC范围为0到831,并且系统1300转到1312。否则,在1308产生否定结果,使得系统1300转到1310,这样码元计数器316递增SC的值,并且控制器320递增索引变量i。控制随后返回到1304。
在1312,“SEGCNT<N”,控制器320将段计数器318的输出SEGCNT与存储在段计数寄存器338中的值N进行比较。如果SEGCNT<N,控制器320将系统1300的操作分支到1314,码元计数器316设置SC=0,并且段计数器318递增SEGCNT。但是,如果SEGCNT=N,则系统1300的操作转到1316。
在1316,类似于图40中系统1200的1216,“寻找区域最大值”,控制器320定义区域R0、R1和R2。控制器320随后分别搜索区域R1和R2以定位P1和P2。在一些实施例中,控制器320与质心估计器(示作为图41中的质心估计器340)交互操作以确定合适的CDE值。系统1300继续到1318。
在1318,“P0>4P1”,如果P0>4P1,系统1300继续到1322。否则,系统1300继续到1320。
在1320,“选择新的P0”,类似于图40中系统1200的1220,控制器320选择P1作为新的P0。在某些情况下,这导致P0不对应于相关缓冲器314中的MAG(i)的最大值。随着该选择,控制器320基于新的P0的位置重新定义区域R0、R1和R2。控制器320随后分别搜索区域R1和R2以定位P1和P2。最终,系统1300继续到1324。
在1322,“P0>P2/9”,类似于图40中系统1200,当P0≤P2/9时产生否定结果,系统1300通过继续到1324进入VCXO回转控制环路。否则,当P0>P2/9时产生肯定结果,系统1300继续到1330。
在1324,“-FOFFSET”,类似于图40中系统1200的1224,控制器320声明信号SLEW ENABLE 1112。这使加法器1120的输出提供VCXOCONTROL=C3·FLOW-FOFFSET。这样,类似于CDC 1100,延迟元件1132保存滤波器1110的低频偏移FLOW
在1326,“更新相关”,系统1300更新存储在相关缓冲器314中的相关值。在一些实施例中,系统1250对最近段同步周期中生成的SCV(i)进行积分。在其它实施例中,系统1250在若干段同步周期上重新初始化部分230A并导出新的一组INT(i)和MAG(i)值。控制器320搜索相关缓冲器314以定位位于现有R0、R1和R2所创建的窗口内的已更新的P0、P1和P2。相关滤波器1134接收已更新的相关缓冲器314输出并将已更新的经低通滤波的MAG(i)提供给CWF 1102。CWF 1102随后计算出更新的CWFOUT。如前所述,系统1250的一些实施例仅仅使用已更新的P0、P1和P2来生成更新的CWFOUT。然而,类似于CDC 1100,系统1250的一些实施例响应P0位置的改变而移动区域R0、R1和R2
在1328,“P0>P2/2”,当P0≤P2/2时产生否定结果,系统1300通过返回到1324而保持在VCXO回转控制环路中。这形成增量调节VCXOCONTROL的环路。当P0>P2/2时产生肯定结果,系统1300离开VCXO回转控制环路;并且系统1300最终继续到1330。
在1330,“P0>2P1”,当P0>2P1时产生肯定结果,系统1300进行到1338。否则,当P0≤2P1时产生否定结果,系统1300通过进行到1332进入VCXO回转控制环路。
在1332,“+FOFFSET”,类似于系统1200,控制器320声明信号SLEW ENABLE1112并选择SLEW=+FOFFSET。类似于系统1100,加法器1120的输出1252变为VCXOCONTROL=C3·FLOW+FOFFSET。其中延迟元件1132保存滤波器1110的低频偏移FLOW
然后在1334,“更新相关”,类似于前文所述的1326的操作,系统1300更新存储在相关缓冲器314中的相关值。更新在最近段同步周期中生成的INT(i)值。控制器320搜索相关缓冲器314以定位位于现有R0、R1和R2所创建的搜索窗口内的已更新P0、P1和P2。如图41所示,相关滤波器1134接收已更新的相关缓冲器314输出并将已更新的经低通滤波的INT(i)提供给CWF 1102。CWF 1102随后计算出更新的CWFOUT。系统1300继续到1336。
在1336,“P0>3P1”,当P0≤3P1时产生否定结果,系统1300通过返回到1332而继续在VCXO回转控制环路中。这形成增量调节VCXOCONTROL的环路。当P0>3P1时在1336产生肯定结果,这样系统1300离开VCXO回转控制环路;并且系统1300返回1322。
在1338,“CWFOUT”,在1330的肯定结果之后,控制器320设置回转控制信号1112以将CWFOUT传送通过开关1104,并将零值传送通过开关1106。CWFOUT被传送通过滤波器1110。加法器1130形成输出VCXOCONTROL=C3[(C1+C2)CWFOUT+FLOW],其中,如前所述,FLOW是存储在延迟元件1132中的值。系统1338随后继续到1340。
在1340,“更新相关”,如前所述,系统1250更新存储在相关缓冲器314中的相关值。控制器320在相关缓冲器314中搜索先前定义的区域R0、R1以及R2中P0、P1以及P2的已更新的值。延迟元件1132更新FLOW=CWFOUTC1+FLOW。系统1300随后返回1322。在一些实施例中,一个或多个判决块1312、1318、1322、1328、1330以及1336可含有某些类型的置信度计数器,置信度计数器被用于设置判决转换的条件。
如图43中所示,系统20的还有另一个实施例包括相关导向载波跟踪系统1350。相关导向载波跟踪系统1350包括解调器920A以及相关导向控制1250A。解调器920A形式和功能上类似于系统900的解调器920;然而,环路滤波器926被替换为环路滤波器926A。如将在下文解释的那样,环路滤波器926A还包括用于接收相关导向跟踪信号的第三反馈控制输入1252A。相关导向控制1250A形式和功能上类似于相关导向控制1250;然而,类似于图13中的CDEU230B,CDC 1250A适用于将IF 76以及QF 78与段同步序列都相关。
解调器920A接收数字化的近基带信号62并将信号IF 76和QF 78作为输出提供给CDC 1250A。解调器920A还接收非相干载波跟踪反馈信号72和判决导向载波跟踪反馈信号74。此外,解调器920A还从CDC 1250A接收相关导向载波跟踪信号1252A。
如图44中所示,系统20的另一个实施例包括信道延迟导向控制系统1360,它包括同步910、解调器920、CDEU 230E、减法器1360,以及延迟1362。
CIR导向控制系统1360在同步910接收模拟近基带信号60。同步器910数字化模拟近基带信号60,并将数字化的近基带信号62提供给解调器920。解调器390解调数字化的近基带信号62并将IF 76和QF 78作为输入提供给CDEU230E。CDEU 230E对IF 76和QF 78作用以计算更新的信道延迟估计CDENEW。CDEU230E随后将CDENEW作为输入提供给延迟1362和减法器1360的正输入。延迟1362将信道延迟估计的先前计算值CDEPREVIOUS作为输出提供给减法器1360的负输入。同步器40从减法器1360接收同步控制信号1364。
类似于CDEU 230的先前实施例,CDEU 230E通过检测在CDEU 230E输入上接收到的重影信号的相关强度和延迟,估计传输信道的信道脉冲响应。CDEU230E的一些实施例形式和功能上类似于CDEU 230先前所述的实施例。例如,CDEU 230E的一些实施例适用于通过检测所接收的重影信号帧同步序列PN511的相关强度来估计ATSC广播系统中的信道延迟。同样地,CDEU 230E的其它实施例类似于基于段同步的相关估计信道延迟的CDEU 230实施例。然而,CDEU230E适用于提供连续更新的信道延迟估计。例如,当CDEU 230的一些实施例提供用于设置并适配重叠均衡器的单个信道延迟估计时,CDEU 230E的实施例提供连续的信道延迟估计更新。CDEU 230E的一些实施例在每个帧或字段同步周期提供更新的信道延迟估计。基于对段同步序列的接收来估计信道延迟的其它实施例在希望数目的段同步周期之后提供更新的信道延迟估计。此外,还有其它实施例在每个段同步周期提供更新的信道延迟估计。
在一些实施例中,延迟1362是用于存储由CDEU 230E提供的先前已计算的信道延迟估计的锁存器或寄存器。减法器1360通过从CDENEW中减去CDEPREVIOUS产生同步控制信号1364。同步控制信号1364表示由于虚中心的移动而造成的信道延迟估计改变。同步910接收同步控制信号1364并控制用于采样模拟近基带信号60的时钟频率。这调节系统20的均衡器中引入的相对延迟,并对虚中心的移动做出补偿。
可以理解的是,正交和变换滤波器实现的长度对于总反馈环路响应被最优化。例如,在执行90度旋转的变换滤波器是工作在所接收的同相信号上的希耳伯特滤波器的实施例中,希耳伯特滤波器的长度将被调整以最优化相位跟踪器环路响应。类似地,可以出于硬件的复杂度和所需的准确度的目的来最优化希耳伯特变换的分辨力。同样地,相位误差积分器812可被最优化为在对更平滑和更准确的相位误差信息的需要和相位跟踪器带宽之间进行平衡。
或者,在一些含有微小间隔的均衡器的实施例中,在均衡器判决设备之前对数据进行下采样的点可以被移动,以提供更大的控制环路带宽。如图29中所示,在一些系统900的实施例中,载波跟踪后置滤波器944在下采样之前从FFE 210接收微小间隔的采样。判决设备212通过在码元定时基础上对均衡器输出信号88进行采样来有效地对所接收到的数据进行下采样。在还有其它实施例中,微小间隔FFE采样不是按照n:1的整数关系相关,均衡器判决设备的输入是转换为合适采样率的采样率。可以理解的是,一些实施例将类似技术使用于判决导向相位跟踪器和判决导向同步反馈环路。此外,某些实施例使用采样率转换器来对微小间隔的FFE的输出进行下采样,并执行相位跟踪器功能。
可以理解的是,在此描述的技术和设备也可被应用于含有任何一维构象的调制技术。因此,本发明包括被改进为对有多级的数据构象起作用的实施例。类似地,在此描述的技术和设备可被应用于VSB或偏移QAM调制,用于偏移QAM调制(其中简单90度相移足够将偏移QAM基带复信号转换为类似VSB基带的单独实信号)。
更有,在此描述的任何系统和/或方法可被用于任何广播标准。例如,在此的系统和方法可适用于与ATSC标准(在文档“ATSC Digital TelevisionStandard”,ATSC文档A/53,1995年9月16日中规定)兼容的信号。
或者,作为示例而非限制,在此描述的任何系统和/或方法是/可适用于下述文档中规定的标准(下文称为“ADTB-T标准”):Zhang,W等人的“An AdvancedDigital Television Broadcasting System”,第七届国际广播技术座谈会,会议增刊,2001年。
可以理解的是在一些实施例中,均衡器工作于同相和正交数据。类似地,虽然在此的实施例和附图示出设置在接收机的基带区域中的均衡器的FFE,其它接收机的实施例将FFE设置在通带(或IF)区域中。例如,在一些实施例中,均衡器的FFE被设置在系统的同步和解调器组件之间。
本领域技术人员可想到本发明的各种实现。例如,可通过专用和/或通用集成电路、和/或离散组件、和/或软件来执行部分或全部的信号的生成和计算。在此援引的任何出版物、现有应用、和其它文档整体结合在此作为参考,如同每个都单独结合在此作为参考并完全阐明的那样。
虽然已经通过附图和前面的描述详细示出并描述了本发明,所示出的可被认为是示例性的且在特征上不作限制。可以理解的是,仅仅示出并描述了最佳实施例,所有在本发明精神范围内的改变和修改都希望被保护。

Claims (27)

1.一种控制均衡器的前馈滤波器的方法,该方法包括以下步骤:
生成所述前馈滤波器的输出的复数表示;
生成来自所述均衡器的输出的判决表示;
基于所述判决表示与所述复数表示获得相位误差估计;
基于所述相位误差估计生成相位校正值;以及
使用所述相位校正值用旋转器调整所述前馈滤波器的输出的相位。
2.如权利要求1所述的方法,其特征在于,所述均衡器适合于接收适应ATSC的信号。
3.如权利要求1所述的方法,其特征在于,所述均衡器适合于接收适应ADTB-T的信号。
4.如权利要求3所述的方法,其特征在于,所述前馈滤波器是有限脉冲响应FIR滤波器。
5.如权利要求1所述的方法,其特征在于,所述复数表示包括正交信号。
6.如权利要求5所述的方法,其特征在于,所述复数表示进一步包括同相信号。
7.如权利要求5所述的方法,其特征在于,所述正交信号是经均衡的正交信号。
8.如权利要求1所述的方法,其特征在于,所述生成判决表示的步骤由判决设备进行。
9.如权利要求8所述的方法,进一步包括获得判决设备的输出和相应的经均衡的数据信号之间的差异的步骤。
10.如权利要求9所述的方法,其特征在于,所述判决表示包括误差估计。
11.如权利要求8所述的方法,其特征在于,所述判决表示包括进一步的复数表示。
12.如权利要求8所述的方法,其特征在于,所述判决设备包括判决限幅器。
13.如权利要求8所述的方法,其特征在于,所述判决设备包括网格译码器。
14.如权利要求13所述的方法,其特征在于,所述网格译码器使用维特比算法。
15.如权利要求1所述的方法,其特征在于,所述基于所述判决表示与所述复数表示获得相位误差估计的步骤包括在时间上对准所述判决表示和所述复数表示的步骤。
16.如权利要求15所述的方法,其特征在于,所述基于所述判决表示与所述复数表示获得相位误差估计的步骤进一步包括把所述复数表示与所述相位误差估计的正弦和余弦相乘的步骤。
17.如权利要求1所述的方法,其特征在于,所述生成复数表示的步骤由相移滤波器和延迟线进行。
18.如权利要求17所述的方法,其特征在于,所述相移滤波器是正交滤波器。
19.如权利要求17所述的方法,其特征在于,所述相移滤波器是希耳伯特滤波器。
20.如权利要求1所述的方法,其特征在于,所述基于所述判决表示与所述复数表示获得相位误差估计的步骤由乘法器进行。
21.如权利要求1所述的方法,其特征在于,所述生成相位校正值的步骤由积分器进行。
22.如权利要求21所述的方法,其特征在于,所述旋转器包括复数乘法器和用于确定正弦和余弦的装置。
23.一种用于控制均衡器的前馈滤波器的相位跟踪器,包括:
用于生成所述前馈滤波器的输出的复数表示的装置;
用于生成来自所述均衡器的输出的判决表示的装置;
用于基于所述判决表示与所述复数表示获得相位误差估计的装置;
用于基于所述相位误差估计生成相位校正值的装置;以及
用于使用所述相位校正值用旋转器调整所述前馈滤波器的输出的相位的装置。
24.如权利要求23所述的相位跟踪器,其特征在于,所述前馈滤波器是有限脉冲响应FIR滤波器。
25.如权利要求23所述的相位跟踪器,其特征在于,所述复数表示包括正交信号。
26.如权利要求25所述的相位跟踪器,其特征在于,所述复数表示进一步包括同相信号。
27.如权利要求25所述的相位跟踪器,其特征在于,所述正交信号是经均衡的正交信号。
CN2005800122440A 2004-04-09 2005-04-08 控制均衡器的前馈滤波器的装置和方法 Expired - Fee Related CN101002384B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US56108504P 2004-04-09 2004-04-09
US60/561,085 2004-04-09
US60102604P 2004-08-12 2004-08-12
US60/601,026 2004-08-12
PCT/US2005/011907 WO2005101653A1 (en) 2004-04-09 2005-04-08 Apparatus for and method of controlling a feedforward filter of an equalizer

Publications (2)

Publication Number Publication Date
CN101002384A CN101002384A (zh) 2007-07-18
CN101002384B true CN101002384B (zh) 2010-10-06

Family

ID=35150307

Family Applications (9)

Application Number Title Priority Date Filing Date
CN2005800121912A Active CN101002419B (zh) 2004-04-09 2005-04-08 控制采样设备的采样频率和采样相位的装置和方法
CN200580012285XA Expired - Fee Related CN1998137B (zh) 2004-04-09 2005-04-08 控制均衡器的前馈滤波器的装置和方法
CN2005800122864A Expired - Fee Related CN1998208B (zh) 2004-04-09 2005-04-08 控制耦合至均衡器的数字解调器的装置和方法
CN2005800122830A Expired - Fee Related CN1998136B (zh) 2004-04-09 2005-04-08 高级数字接收机
CN2005800122845A Expired - Fee Related CN101002386B (zh) 2004-04-09 2005-04-08 控制均衡器的操作的装置和方法
CN2005800122811A Expired - Fee Related CN101002385B (zh) 2004-04-09 2005-04-08 控制均衡器的前馈滤波器的装置和方法
CN2005800122879A Active CN101438494B (zh) 2004-04-09 2005-04-08 由从信道接收的信号的采样导出均衡值的装置和方法
CN2005800122440A Expired - Fee Related CN101002384B (zh) 2004-04-09 2005-04-08 控制均衡器的前馈滤波器的装置和方法
CN2005800121927A Expired - Fee Related CN1998133B (zh) 2004-04-09 2005-04-08 用于控制采样设备的采样频率的装置和方法

Family Applications Before (7)

Application Number Title Priority Date Filing Date
CN2005800121912A Active CN101002419B (zh) 2004-04-09 2005-04-08 控制采样设备的采样频率和采样相位的装置和方法
CN200580012285XA Expired - Fee Related CN1998137B (zh) 2004-04-09 2005-04-08 控制均衡器的前馈滤波器的装置和方法
CN2005800122864A Expired - Fee Related CN1998208B (zh) 2004-04-09 2005-04-08 控制耦合至均衡器的数字解调器的装置和方法
CN2005800122830A Expired - Fee Related CN1998136B (zh) 2004-04-09 2005-04-08 高级数字接收机
CN2005800122845A Expired - Fee Related CN101002386B (zh) 2004-04-09 2005-04-08 控制均衡器的操作的装置和方法
CN2005800122811A Expired - Fee Related CN101002385B (zh) 2004-04-09 2005-04-08 控制均衡器的前馈滤波器的装置和方法
CN2005800122879A Active CN101438494B (zh) 2004-04-09 2005-04-08 由从信道接收的信号的采样导出均衡值的装置和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2005800121927A Expired - Fee Related CN1998133B (zh) 2004-04-09 2005-04-08 用于控制采样设备的采样频率的装置和方法

Country Status (6)

Country Link
US (8) US7653126B2 (zh)
KR (6) KR101170482B1 (zh)
CN (9) CN101002419B (zh)
CA (9) CA2560734A1 (zh)
MX (9) MXPA06011688A (zh)
WO (9) WO2005101652A1 (zh)

Families Citing this family (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1421700A4 (en) * 2001-08-10 2008-04-23 Adaptive Networks Inc METHOD AND MECHANISM FOR DIGITAL EQUALIZATION
CA2560734A1 (en) * 2004-04-09 2005-10-27 Micronas Semiconductors, Inc. Apparatus for and method of controlling a feedforward filter of an equalizer
US7995648B2 (en) * 2004-04-09 2011-08-09 Trident Microsystems (Far East) Ltd. Advanced digital receiver
US7310385B2 (en) 2004-04-16 2007-12-18 Data Flow Technologies, Inc. Single and multiple sinewave modulation and demodulation techniques, apparatus, and communications systems
US7706483B2 (en) * 2004-05-12 2010-04-27 Thomson Licensing Carrier phase ambiguity correction
CA2565808A1 (en) * 2004-05-12 2005-12-01 Thomson Licensing Dual-mode sync generator in an atsc-dtv receiver
US8634477B2 (en) * 2004-06-05 2014-01-21 Samsung Electronics Co., Ltd. Digital broadcasting transmission/reception system utilizing SRS and TRS code to improve receiving performance and signal processing method thereof
KR100585155B1 (ko) * 2004-08-19 2006-05-30 삼성전자주식회사 변환 도메인의 복소 필터를 이용한 dvb-t 수신기의주파수 도메인 채널 평가 방법
DE102005025676B4 (de) * 2005-06-03 2007-06-28 Infineon Technologies Ag Verfahren zum Erzeugen eines Systems für eine Repräsentation eines elektrischen Netzwerks und Verwendung des Verfahrens
US8559570B2 (en) * 2005-06-30 2013-10-15 Silicon Laboratories Inc. Cancellation of undesired portions of audio signals
US8743943B2 (en) * 2005-07-28 2014-06-03 Altera Corporation High-speed data reception circuitry and methods
CA2562427C (en) 2005-10-05 2012-07-10 Lg Electronics Inc. A digital broadcast system and method of processing traffic information
CA2562194C (en) 2005-10-05 2012-02-21 Lg Electronics Inc. Method of processing traffic information and digital broadcast system
WO2007094868A2 (en) 2005-10-28 2007-08-23 Mojix, Inc. Rfid receiver
US8552835B2 (en) 2005-10-28 2013-10-08 Mojix, Inc. RFID system with low complexity implementation and pallet coding error correction
KR20080068833A (ko) * 2005-11-04 2008-07-24 톰슨 라이센싱 저 신호 대 잡음비의 atsc 신호를 센싱하기 위한 장치및 방법
KR101100207B1 (ko) * 2005-11-08 2011-12-28 엘지전자 주식회사 디지털 방송 시스템 및 처리 방법
US7746970B2 (en) * 2005-11-15 2010-06-29 Qualcomm Incorporated Method and apparatus for filtering noisy estimates to reduce estimation errors
KR101287984B1 (ko) * 2005-12-09 2013-07-19 소니 주식회사 음악 편집 장치 및 음악 편집 방법
US7903769B2 (en) * 2005-12-12 2011-03-08 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for phase-noise compensation in digital receivers
US8284870B1 (en) * 2006-02-07 2012-10-09 Link—A—Media Devices Corporation Timing loop
US7917563B1 (en) 2006-02-07 2011-03-29 Link—A—Media Devices Corporation Read channel processor
WO2007091779A1 (en) 2006-02-10 2007-08-16 Lg Electronics Inc. Digital broadcasting receiver and method of processing data
US7876750B2 (en) * 2006-04-04 2011-01-25 Samsung Electronics Co., Ltd. Digital broadcasting system and data processing method thereof
WO2007126196A1 (en) 2006-04-29 2007-11-08 Lg Electronics Inc. Digital broadcasting system and method of processing data
WO2007136166A1 (en) 2006-05-23 2007-11-29 Lg Electronics Inc. Digital broadcasting system and method of processing data
US8441752B1 (en) * 2006-08-30 2013-05-14 Marvell International Ltd. Dibit pulse extraction methods and systems
US7873104B2 (en) 2006-10-12 2011-01-18 Lg Electronics Inc. Digital television transmitting system and receiving system and method of processing broadcasting data
US7852914B2 (en) * 2006-12-20 2010-12-14 Broadcom Corporation Fade equalizer
US8385397B2 (en) * 2007-01-19 2013-02-26 Techwell Llc Method for determining the step size for an LMS adaptive equalizer for 8VSB
EP1956554B1 (en) * 2007-02-09 2009-10-07 Agfa-Gevaert Visual enhancement of interval changes using a temporal subtraction technique
KR101285887B1 (ko) 2007-03-26 2013-07-11 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR101253185B1 (ko) 2007-03-26 2013-04-10 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR101285888B1 (ko) 2007-03-30 2013-07-11 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
US8036332B2 (en) * 2007-03-30 2011-10-11 4472314 Canada Inc. Communication signal symbol timing error detection and recovery
KR101276851B1 (ko) 2007-04-06 2013-06-18 엘지전자 주식회사 디지털 방송 신호 송신 장치 및 방법
KR101221914B1 (ko) 2007-04-06 2013-01-15 엘지전자 주식회사 디지털 방송 신호 송신 장치 및 방법
KR20080090784A (ko) * 2007-04-06 2008-10-09 엘지전자 주식회사 전자 프로그램 정보 제어 방법 및 수신 장치
US8175203B2 (en) * 2007-06-15 2012-05-08 Intel Corporation Broadcast channel estimator
KR101456002B1 (ko) 2007-06-26 2014-11-03 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR101405966B1 (ko) * 2007-06-26 2014-06-20 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
WO2009005326A2 (en) 2007-07-04 2009-01-08 Lg Electronics Inc. Digital broadcasting system and method of processing data
US8433973B2 (en) 2007-07-04 2013-04-30 Lg Electronics Inc. Digital broadcasting system and method of processing data
EP2177035B1 (en) * 2007-07-12 2015-11-11 LG Electronics Inc. Apparatus for transmitting and receiving a signal and a method of transmitting and receiving a signal
JP4838206B2 (ja) * 2007-07-18 2011-12-14 ラピスセミコンダクタ株式会社 フィルタ回路および方法
KR20090012180A (ko) 2007-07-28 2009-02-02 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR20090021124A (ko) 2007-08-24 2009-02-27 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
US7646828B2 (en) * 2007-08-24 2010-01-12 Lg Electronics, Inc. Digital broadcasting system and method of processing data in digital broadcasting system
WO2009028848A1 (en) 2007-08-24 2009-03-05 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
KR101435843B1 (ko) 2007-08-24 2014-08-29 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
US20090154605A1 (en) * 2007-12-12 2009-06-18 Motorola, Inc. System and method for performing direct maximum likelihood detection
US8165247B1 (en) * 2007-12-26 2012-04-24 Marvell International Ltd. Unfolded decision-directed loop, architectures, apparatuses and systems including the same, and methods, algorithms and software for reducing latency in decision-directed loops
US8761310B2 (en) * 2008-01-14 2014-06-24 Thomson Licensing Decoupled data-aided carrier tracking loop and symbol timing recovery loop
WO2009091355A1 (en) * 2008-01-14 2009-07-23 Thomson Licensing Data-aided symbol timing recovery loop decoupled from carrier phase offset
US8045649B2 (en) * 2008-02-25 2011-10-25 Himax Technologies Limited Carrier recovery system and carrier recovery method
EP2099187B1 (en) * 2008-03-07 2011-05-25 Sony Corporation Wireless system using a new type of preamble for a burst frame
US8406280B2 (en) 2008-03-18 2013-03-26 Argon St, Inc. System and method for mitigating severe multipath interference for geolocation and navigation
JP6150455B2 (ja) 2008-04-14 2017-06-21 モジクス, インコーポレイティッド 無線自動識別タグの位置を推定及び追跡するシステム並びに方法
US8374231B2 (en) * 2008-04-30 2013-02-12 Tektronix, Inc. Equalization simulator with training sequence detection for an oscilloscope
US8558998B2 (en) 2008-06-16 2013-10-15 The Regents Of The University Of Colorado, A Body Corporate Fourier domain sensing
US20100040128A1 (en) * 2008-08-15 2010-02-18 Mediatek Inc. Equalizer and Method for Processing a Signal and Communication Receiving System Comprising the Same
US20100080275A1 (en) * 2008-09-28 2010-04-01 Legend Silicon Corp. Training of the non-updated decision feedback equalizer for a 8-vsb receiver
JP4674647B2 (ja) * 2008-11-21 2011-04-20 ソニー株式会社 通信装置、および信号処理方法
JP4735747B2 (ja) * 2008-11-21 2011-07-27 ソニー株式会社 通信装置、および通信フレームフォーマット、並びに信号処理方法
US8780834B2 (en) 2009-04-15 2014-07-15 Lg Electronics Inc. Center frequency control method in wireless access system
US8559564B2 (en) * 2009-05-21 2013-10-15 Lg Electronics Inc. Transmitting/receiving system and method of processing broadcast signal in transmitting/receiving system
JP2011003948A (ja) * 2009-06-16 2011-01-06 Sony Corp データ処理装置及びデータ処理方法、受信装置及び受信方法、同期検出装置及び同期検出方法、並びにコンピューター・プログラム
CN102474482A (zh) * 2009-07-03 2012-05-23 松下电器产业株式会社 载波频率同步检测电路及相关运算器
CN101958857B (zh) * 2009-07-17 2013-04-24 瑞昱半导体股份有限公司 通讯信号接收器及其信号处理方法
WO2011081616A1 (en) * 2009-12-28 2011-07-07 Thomson Licensing A priori processor for an iterative decoder
CN102118241A (zh) * 2009-12-30 2011-07-06 凌阳科技股份有限公司 基于信道容量大小的采样相位选择系统
WO2011091602A1 (zh) * 2010-01-29 2011-08-04 联发科技股份有限公司 电视信号处理装置与电视信号处理方法
CN102195904A (zh) * 2010-03-18 2011-09-21 电信科学技术研究院 一种同频算法信道估计处理方法及设备
US8760334B2 (en) * 2010-03-22 2014-06-24 Decawave Ltd. Receiver for use in an ultra-wideband communication system
US8526551B2 (en) * 2010-06-01 2013-09-03 Synopsys, Inc. Multiple-input, on-chip oscilloscope
US8699641B2 (en) * 2010-06-10 2014-04-15 Qualcomm Incorporated Method and apparatus for ATSC signal processing
US8625722B2 (en) * 2010-07-30 2014-01-07 Sensus Usa Inc. GFSK receiver architecture and methodology
US8925109B2 (en) * 2010-07-30 2014-12-30 Adobe Systems Incorporated Client-side player file and content license verification
US8401600B1 (en) 2010-08-02 2013-03-19 Hypres, Inc. Superconducting multi-bit digital mixer
US8964857B2 (en) 2010-10-20 2015-02-24 Lg Electronics Inc. Receiving system and method for processing digital broadcast signal in the receiving system
US8914715B2 (en) * 2010-11-26 2014-12-16 Mitsubishi Electric Corporation Soft decision value generation circuit to reduce calculation amounts and hardware scale
US9602316B2 (en) 2011-03-07 2017-03-21 Mojix, Inc. Multiple symbol noncoherent soft output detector
US9008239B2 (en) 2011-03-07 2015-04-14 Mojix, Inc. Collision detection using a multiple symbol noncoherent soft output detector
US8855186B2 (en) 2011-03-08 2014-10-07 Tektronix, Inc. Methods and systems for providing optimum decision feedback equalization of high-speed serial data links
US9191245B2 (en) 2011-03-08 2015-11-17 Tektronix, Inc. Methods and systems for providing optimum decision feedback equalization of high-speed serial data links
US8724759B2 (en) * 2011-05-06 2014-05-13 I Berium Communications, Inc. Coherent synchronization and framing in a digital television receiver
US9505922B2 (en) 2011-05-17 2016-11-29 Columbia Insurance Company Self-coalescing latex
US20130028299A1 (en) * 2011-07-26 2013-01-31 Himax Media Solutions, Inc. Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder
US8966353B2 (en) * 2011-10-31 2015-02-24 Hewlett-Packard Development Company L.P. Receiver with tap-coefficient adjustments
CN102497338B (zh) * 2011-11-30 2014-11-12 北京泰美世纪科技有限公司 一种基于时域随机序列进行训练的预均衡方法和装置
WO2012092890A2 (zh) 2012-01-21 2012-07-12 华为技术有限公司 一种自适应均衡方法和自适应均衡器
WO2013110336A1 (en) * 2012-01-26 2013-08-01 Telefonaktiebolaget L M Ericsson (Publ) Interference robust clock recovery
TWI462539B (zh) * 2012-03-06 2014-11-21 Mstar Semiconductor Inc 頻率校正方法
US9559875B2 (en) * 2012-05-09 2017-01-31 Northrop Grumman Systems Corporation Blind equalization in a single carrier wideband channel
US8526523B1 (en) * 2012-06-20 2013-09-03 MagnaCom Ltd. Highly-spectrally-efficient receiver
US8867598B1 (en) 2012-08-14 2014-10-21 Pmc-Sierra Us, Inc. Timing and data recovery in feed-forward equalization
US9071479B2 (en) * 2012-08-24 2015-06-30 Credo Semiconductor (Hong Kong) Limited High-speed parallel decision feedback equalizer
US9626335B2 (en) * 2013-01-17 2017-04-18 Honeywell International Inc. Field device including a software configurable analog to digital converter system
US9148319B2 (en) 2013-02-20 2015-09-29 Shanghai Mobilepeak Semiconductor Co., Ltd. Dynamic task scheduling for multi-receive-path equalizer
EP2782305B1 (en) * 2013-03-20 2019-07-24 ZTE (USA) Inc. Statistics adaptive soft decision forward error correction in digital communication
US9160599B2 (en) * 2013-08-12 2015-10-13 Samsung Electronics Co., Ltd Method and apparatus for channel smoothing and estimation in OFDM system
US20150085914A1 (en) * 2013-09-25 2015-03-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Modal PAM2/4 Pipelined Programmable Receiver Having Feed Forward Equalizer (FFE) And Decision Feedback Equalizer (DFE) Optimized For Forward Error Correction (FEC) Bit Error Rate (BER) Performance
US9774348B2 (en) 2014-01-07 2017-09-26 Quantumsine Acquisitions Inc. Combined amplitude-time and phase modulation
US9407203B2 (en) * 2014-01-07 2016-08-02 Quantumsine Acquisitions Inc. Combined amplitude-time and phase modulation
US11140018B2 (en) * 2014-01-07 2021-10-05 Quantumsine Acquisitions Inc. Method and apparatus for intra-symbol multi-dimensional modulation
US10382246B2 (en) * 2014-01-07 2019-08-13 Quantumsine Acquisitions Inc. Combined amplitude-time and phase modulation
US8804808B1 (en) * 2014-01-14 2014-08-12 The Aerospace Corporation Dynamic equalization systems and methods for use with a receiver for a multipath channel
US9571232B2 (en) * 2014-03-14 2017-02-14 Huawei Technologies Co., Ltd. System and method for faster than Nyquist transmission
CN103888392B (zh) * 2014-03-31 2017-02-15 南京信息工程大学 一种基于dna遗传优化的正交小波盲均衡方法
JP6390244B2 (ja) * 2014-07-31 2018-09-19 株式会社デンソー 波形等化装置
US9596102B2 (en) * 2014-09-16 2017-03-14 Samsung Electronics Co., Ltd. Computing system with channel estimation mechanism and method of operation thereof
WO2016090562A1 (zh) * 2014-12-09 2016-06-16 华为技术有限公司 一种设置均衡装置的方法及均衡装置
US9231792B1 (en) * 2015-01-21 2016-01-05 Nitero Pty Ltd. Adaptive WiGig equalizer
US9883337B2 (en) 2015-04-24 2018-01-30 Mijix, Inc. Location based services for RFID and sensor networks
CN105099397B (zh) * 2015-05-22 2020-10-13 深圳迈瑞生物医疗电子股份有限公司 一种基线回复方法、装置以及医疗检测设备
DE102015110275A1 (de) 2015-06-25 2016-12-29 Intel IP Corporation Vorrichtungen und Verfahren zum Verschieben eines digitalen Signals um eine Verschiebungszeit zum Bereitstellen eines verschobenen Signals
US9516410B1 (en) * 2015-06-29 2016-12-06 Amazon Technologies, Inc. Asynchronous clock frequency domain acoustic echo canceller
CN105072064B (zh) * 2015-07-20 2018-01-05 南京信息工程大学 一种基于dna遗传蝙蝠方法的分数间隔多模盲均衡方法
DE102015213795A1 (de) 2015-07-22 2017-01-26 Robert Bosch Gmbh Magnetischer Körper und Verfahren zu seiner Herstellung
US9455847B1 (en) * 2015-07-27 2016-09-27 Sanguoon Chung Wireless communication apparatus with phase noise mitigation
US9787408B2 (en) * 2015-10-06 2017-10-10 Huawei Technologies Co., Ltd. Apparatus and method for unified mitigation of correlative additive and multiplicative noise
CN105376185B (zh) * 2015-10-30 2018-04-03 南京信息工程大学 一种通信系统中基于dna蛙跳方法优化的常模盲均衡处理方法
US9590640B1 (en) * 2015-12-16 2017-03-07 Realtek Semiconductor Corporation Clock and data recovery apparatus and method of the same
CN106921598A (zh) * 2015-12-28 2017-07-04 晨星半导体股份有限公司 均衡器装置及其软决策方法
CN105635006B (zh) * 2016-01-12 2018-11-23 南京信息工程大学 一种基于dna萤火虫优化的小波盲均衡方法
CN105871532B (zh) * 2016-03-30 2019-02-01 电子科技大学 一种相位同步装置及方法
US9628122B1 (en) 2016-07-25 2017-04-18 The Aerospace Corporation Circuits and methods for reducing interference that spectrally overlaps a desired signal based on dynamic gain control and/or equalization
US9800438B1 (en) * 2016-10-25 2017-10-24 Xilinx, Inc. Built-in eye scan for ADC-based receiver
US10135606B2 (en) * 2016-10-27 2018-11-20 Macom Connectivity Solutions, Llc Mitigating interaction between adaptive equalization and timing recovery
US10056675B1 (en) 2017-08-10 2018-08-21 The Aerospace Corporation Systems and methods for reducing directional interference based on adaptive excision and beam repositioning
CN110120924A (zh) * 2018-02-07 2019-08-13 晨星半导体股份有限公司 信道估计装置及信道估计方法
CN108490876B (zh) * 2018-02-11 2020-10-23 西南交通大学 一种提高数控加工监控阈值与信号同步精确性的方法
CN108599915A (zh) * 2018-03-12 2018-09-28 北京理工大学 基于数字自闭环的收发时钟间相位模糊估计与补偿方法
US10243762B1 (en) 2018-04-16 2019-03-26 Macom Connectivity Solutions, Llc Analog delay based fractionally spaced n-tap feed-forward equalizer for wireline and optical transmitters
US11463071B2 (en) * 2018-04-23 2022-10-04 Samsung Electronics Co,. Ltd Asymmetrical filtering to improve GNSS performance in presence of wideband interference
CN112400279A (zh) * 2018-07-10 2021-02-23 株式会社索思未来 相位同步电路、收发电路以及集成电路
CN109144909B (zh) * 2018-09-06 2021-10-19 晶晨半导体(上海)股份有限公司 获取存储模块通信接口边界的方法及系统
US10404496B1 (en) * 2018-09-07 2019-09-03 MACOM Technology Solutions Holding, Inc. Mitigating interaction between adaptive equalization and timing recovery in multi-rate receiver
US10547475B1 (en) * 2019-02-22 2020-01-28 Cadence Design Systems, Inc. System and method for measurement and adaptation of pulse response cursors to non zero values
US11528168B2 (en) * 2019-08-02 2022-12-13 Sitrus Technology Corporation Methods, systems and apparatus for hybrid signal processing for pulse amplitude modulation
TWI748280B (zh) 2019-11-12 2021-12-01 瑞昱半導體股份有限公司 訊號等化裝置及方法
JP7331657B2 (ja) * 2019-11-21 2023-08-23 富士通株式会社 適応等化器、これを用いた光受信器、及び光伝送システム
US11165416B2 (en) 2019-12-03 2021-11-02 Apple Inc. Duty cycle and skew measurement and correction for differential and single-ended clock signals
TWI788619B (zh) * 2020-01-06 2023-01-01 瑞昱半導體股份有限公司 訊號等化器
EP3907949A1 (en) * 2020-05-08 2021-11-10 Nxp B.V. Channel equalizer and corresponding operating method
US11212015B2 (en) 2020-05-19 2021-12-28 The Aerospace Corporation Interference suppression using machine learning
CN112291009B (zh) * 2020-10-20 2022-02-08 武汉邮电科学研究院有限公司 用于突发数据相干接收的多级均衡器及实现方法
US11451417B1 (en) * 2021-07-20 2022-09-20 Credo Technology Group Ltd Power-efficient nonlinear equalizers and methods
CN113702918A (zh) * 2021-08-31 2021-11-26 广东工业大学 一种非线性锁相环北斗信号跟踪系统
US20230198631A1 (en) * 2021-12-20 2023-06-22 Intel Corporation Scalable receiver architecture for silicon photonic links
WO2023115315A1 (zh) * 2021-12-21 2023-06-29 华为技术有限公司 接收机、接收方法和光通信系统
WO2023200898A1 (en) * 2022-04-12 2023-10-19 Maxlinear, Inc. Feedforward equalizer noise suppression
US11460594B1 (en) * 2022-05-10 2022-10-04 King Fahd University Of Petroleum And Minerals Mitigating wireless channel impairments in seismic data transmission using deep neural networks

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313885B1 (en) * 1998-03-25 2001-11-06 Samsung Electronics Co., Ltd. DTV receiver with baseband equalization filters for QAM signal and for VSB signal which employ common elements

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4286206A (en) 1979-10-09 1981-08-25 Combustion Engineering, Inc. Load-responsive treater controller
US4453259A (en) * 1982-04-20 1984-06-05 Trw Inc. Digital synchronization technique
JPS63128842A (ja) * 1986-11-19 1988-06-01 Hitachi Ltd 適応型キヤリア位相制御装置
US4871974A (en) * 1988-12-23 1989-10-03 International Business Machines, Corp. Coherent phase shift keyed demodulator
US5233634A (en) * 1989-10-18 1993-08-03 Nokia Mobile Phones Ltd. Automatic gain control circuit in a radio telephone receiver
US5175747A (en) 1989-10-31 1992-12-29 Mitsubishi Denki Kabushiki Kaisha Equalizer
US5119401A (en) * 1989-11-17 1992-06-02 Nec Corporation Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response
US5263026A (en) * 1991-06-27 1993-11-16 Hughes Aircraft Company Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver
US5282225A (en) 1992-02-04 1994-01-25 Northeastern University Adaptive blind channel equalizer system
US5841484A (en) * 1994-02-10 1998-11-24 Philips Electronics North North America Corporation Blind equalizer method and apparatus for HDTY transmission using an NTSC rejection filter for mitigating co-channel interference
US5805242A (en) * 1994-03-21 1998-09-08 Thomson Consumer Electronics, Inc. Carrier independent timing recovery system for a vestigial sideband modulated signal
US5894334A (en) 1994-03-21 1999-04-13 Rca Thomson Licensing Corporation Carrier recovery system for a vestigial sideband signal
US5835532A (en) * 1994-03-21 1998-11-10 Rca Thomson Licensing Corporation Blind equalizer for a vestigial sideband signal
US5706057A (en) * 1994-03-21 1998-01-06 Rca Thomson Licensing Corporation Phase detector in a carrier recovery network for a vestigial sideband signal
US5627604A (en) 1994-04-04 1997-05-06 Zenith Electronics Corporation Stabilizing the lock up of a bi-phase stable FPLL by augmenting a recovered DC pilot
US5471504A (en) * 1994-04-14 1995-11-28 Computer & Communication Research Laboratories Bilinear decision feedback equalizer
US5581585A (en) * 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
SE503522C2 (sv) * 1994-10-31 1996-07-01 Ericsson Telefon Ab L M Förfarande och anordning för kanalestimering
US5550596A (en) * 1994-11-25 1996-08-27 Thomson Multimedia Sa Digital television signal processing system including a co-channel rejection filter
US5526378A (en) 1994-12-14 1996-06-11 Thomson Consumer Electronics, Inc. Blind multipath correction for digital communication channel
US5642382A (en) * 1995-03-01 1997-06-24 Hitachi America, Ltd. Fir filters with multiplexed inputs suitable for use in reconfigurable adaptive equalizers
US5675612A (en) 1995-07-13 1997-10-07 Telefonaktiebolaget Lm Ericsson Method and apparatus for timing recovery
KR0155900B1 (ko) * 1995-10-18 1998-11-16 김광호 위상에러검출방법 및 위상 트래킹 루프회로
US5933808A (en) * 1995-11-07 1999-08-03 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus for generating modified speech from pitch-synchronous segmented speech waveforms
US5809086A (en) 1996-03-20 1998-09-15 Lucent Technologies Inc. Intelligent timing recovery for a broadband adaptive equalizer
JPH09294095A (ja) 1996-04-26 1997-11-11 Oki Electric Ind Co Ltd 適応等化器
US5832045A (en) * 1996-06-28 1998-11-03 Harris Corporation Method and apparatus for recovering baud timing from correlation of intersymbol interference
US5930299A (en) * 1996-08-08 1999-07-27 Motorola, Inc. Digital modulator with compensation and method therefor
US6067319A (en) 1996-09-04 2000-05-23 Integrated Device Technology, Inc. Method for equalization of a quadrature amplitude modulated signal
US5940450A (en) * 1997-02-28 1999-08-17 Hitachi America, Ltd. Carrier recovery method and apparatus
JP3428376B2 (ja) * 1997-05-26 2003-07-22 日本ビクター株式会社 自動等化システム
TW329493B (en) * 1997-06-18 1998-04-11 Winbond Electronics Corp Data processing device
US5852630A (en) * 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
US6904110B2 (en) * 1997-07-31 2005-06-07 Francois Trans Channel equalization system and method
US6356598B1 (en) * 1998-08-26 2002-03-12 Thomson Licensing S.A. Demodulator for an HDTV receiver
US6175279B1 (en) 1997-12-09 2001-01-16 Qualcomm Incorporated Amplifier with adjustable bias current
JP3070569B2 (ja) 1998-02-04 2000-07-31 日本電気株式会社 自動等化器及びこれに用いるサンプリングクロック生成方法並びに記録媒体
US6133965A (en) * 1998-02-12 2000-10-17 Zenith Electronics Corporation Digital AGC control for high definition television tuner
JPH11346206A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp デジタル放送受信機
US6259743B1 (en) * 1998-07-02 2001-07-10 Lucent Technologies Inc. Automatic constellation phase recovery in blind start-up of a dual mode CAP-QAM receiver
US6107878A (en) 1998-08-06 2000-08-22 Qualcomm Incorporated Automatic gain control circuit for controlling multiple variable gain amplifier stages while estimating received signal power
US6807228B2 (en) 1998-11-13 2004-10-19 Broadcom Corporation Dynamic regulation of power consumption of a high-speed communication system
US6928106B1 (en) 1998-08-28 2005-08-09 Broadcom Corporation Phy control module for a multi-pair gigabit transceiver
US6147555A (en) 1998-10-19 2000-11-14 Powerwave Technologies, Inc. Amplification system having mask detection
US6222891B1 (en) 1998-11-03 2001-04-24 Broadcom Corporation Timing recovery using the pilot signal in high definition TV
US6438164B2 (en) * 1998-11-03 2002-08-20 Broadcom Corporation Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
US6842495B1 (en) * 1998-11-03 2005-01-11 Broadcom Corporation Dual mode QAM/VSB receiver
US6775334B1 (en) 1998-11-03 2004-08-10 Broadcom Corporation Equalization and decision-directed loops with trellis demodulation in high definition TV
US6477200B1 (en) 1998-11-09 2002-11-05 Broadcom Corporation Multi-pair gigabit ethernet transceiver
US6201831B1 (en) 1998-11-13 2001-03-13 Broadcom Corporation Demodulator for a multi-pair gigabit transceiver
US6219379B1 (en) * 1998-11-17 2001-04-17 Philips Electronics North America Corporation VSB receiver with complex equalization for improved multipath performance
US6314148B1 (en) * 1998-12-08 2001-11-06 Ericsson Inc Synchronization tracking method
US6650699B1 (en) 1999-01-21 2003-11-18 International Business Machines Corporation Methods and apparatus for timing recovery from a sampled and equalized data signal
JP3413132B2 (ja) 1999-02-22 2003-06-03 株式会社東芝 自動利得制御装置
JP3860369B2 (ja) 1999-03-17 2006-12-20 パイオニア株式会社 ディジタル信号受信システムにおける判定帰還型等化器
DE19935480A1 (de) * 1999-07-28 2001-02-22 Infineon Technologies Ag Verfahren zur Schätzung der Kanalimpulsantworten eines Mobilfunkkanals
US6775521B1 (en) 1999-08-09 2004-08-10 Broadcom Corporation Bad frame indicator for radio telephone receivers
US6313698B1 (en) 1999-09-24 2001-11-06 Qualcomm Incorporated Method and apparatus for wireless phone transmit power amplification with reduced power consumption
DE60128224T2 (de) 2000-06-12 2008-03-20 Koninklijke Philips Electronics N.V. Kanalentzerrer
US6934522B2 (en) 2000-06-26 2005-08-23 Matsushita Electric Industrial Co., Ltd. Automatic gain control apparatus
JP3479835B2 (ja) 2000-09-13 2003-12-15 日本電気株式会社 ベースバンド利得制御方法及びベースバンド利得制御回路
CN1163042C (zh) * 2001-02-12 2004-08-18 北京华诺信息技术有限公司 数字相位幅度调制接收机中均衡器的训练装置和方法
US7076225B2 (en) 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
US6498927B2 (en) 2001-03-28 2002-12-24 Gct Semiconductor, Inc. Automatic gain control method for highly integrated communication receiver
US20020150185A1 (en) 2001-03-29 2002-10-17 Joseph Meehan Diversity combiner for reception of digital television signals
US7006566B2 (en) 2001-04-10 2006-02-28 Koninklijke Philips Electronics N.V. Two stage equalizer for trellis coded systems
WO2002084967A2 (en) 2001-04-16 2002-10-24 Thomson Licensing S.A. A phase tracking system
US6823489B2 (en) 2001-04-23 2004-11-23 Koninklijke Philips Electronics N.V. Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
US6734920B2 (en) * 2001-04-23 2004-05-11 Koninklijke Philips Electronics N.V. System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver
US6675334B2 (en) * 2001-05-31 2004-01-06 Texas Instruments Incorporated Apparatus and method for multi-cycle memory access mapped to JTAG finite state machine with external flag for hardware emulation
US7054359B2 (en) * 2001-06-05 2006-05-30 Koninklijke Philips Electronics N.V. VSV-MOE pre-equalizer for 8-VSB DTV
US6829297B2 (en) 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US6522243B1 (en) * 2001-06-28 2003-02-18 General Electric Company Geometric harmonic modulation signaling and detection
US7012952B2 (en) * 2001-08-01 2006-03-14 Qualcomm Incorporated Method and apparatus for adjusting delay in systems with time-burst pilot and fractionally spaced equalizers
US7058144B2 (en) * 2001-08-07 2006-06-06 Conexant, Inc. Intelligent control system and method for compensation application in a wireless communications system
US6993291B2 (en) 2001-10-11 2006-01-31 Nokia Corporation Method and apparatus for continuously controlling the dynamic range from an analog-to-digital converter
US6687491B2 (en) 2002-01-18 2004-02-03 Sony Corporation Direct conversion of low power high linearity receiver
US20030162518A1 (en) 2002-02-22 2003-08-28 Baldwin Keith R. Rapid acquisition and tracking system for a wireless packet-based communication device
DE10208416A1 (de) * 2002-02-27 2003-09-25 Advanced Micro Devices Inc Interferenzverminderung in CCK-modulierten Signalen
US7274762B2 (en) * 2002-03-22 2007-09-25 Infineon Technologies Ag Calculation circuit for calculating a sampling phase error
US7110449B2 (en) 2002-04-16 2006-09-19 Thomson Licensing Decision feedback equalizer
BRPI0309179B1 (pt) * 2002-04-17 2016-05-31 Thomson Licensing Sa dispositivo seletor e método para seleção automática
US7239679B2 (en) * 2002-05-29 2007-07-03 Zenith Electronics Corporation Adaptive thresholding algorithm for the noise due to unknown symbols in correlation based channel impulse response (CIR) estimate
US20040091036A1 (en) 2002-11-08 2004-05-13 Venugopal Balasubramonian Adaptive signal equalizer with adaptive error timing and precursor/postcursor configuration control
US7269207B2 (en) * 2003-02-05 2007-09-11 Nokia Corporation Method of symbol index selection in code division multiple access
US7313182B2 (en) 2003-03-24 2007-12-25 Zenith Electronics Corporation Decision feedback equalizers with constrained feedback taps for reduced error propagation
US7016406B1 (en) 2003-04-29 2006-03-21 Scintera Networks Adaptation structure and methods for analog continuous time equalizers
US7496338B1 (en) 2003-12-29 2009-02-24 Sequoia Communications Multi-segment gain control system
US7342981B2 (en) 2004-01-15 2008-03-11 Ati Technologies Inc. Digital receiver having adaptive carrier recovery circuit
US7995648B2 (en) * 2004-04-09 2011-08-09 Trident Microsystems (Far East) Ltd. Advanced digital receiver
CA2560734A1 (en) * 2004-04-09 2005-10-27 Micronas Semiconductors, Inc. Apparatus for and method of controlling a feedforward filter of an equalizer
US7548597B2 (en) 2005-06-28 2009-06-16 Mediatek Inc. Cascadable diversity receiving system and method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313885B1 (en) * 1998-03-25 2001-11-06 Samsung Electronics Co., Ltd. DTV receiver with baseband equalization filters for QAM signal and for VSB signal which employ common elements

Also Published As

Publication number Publication date
CA2560736A1 (en) 2005-10-27
US20080063043A1 (en) 2008-03-13
KR20070014145A (ko) 2007-01-31
CN101002384A (zh) 2007-07-18
MXPA06011674A (es) 2007-04-13
US20080008280A1 (en) 2008-01-10
US7885325B2 (en) 2011-02-08
US7653126B2 (en) 2010-01-26
CN1998208B (zh) 2010-09-15
KR20060135871A (ko) 2006-12-29
KR101170483B1 (ko) 2012-08-01
CA2560734A1 (en) 2005-10-27
CA2560785A1 (en) 2005-10-27
WO2005101778A1 (en) 2005-10-27
US20070201544A1 (en) 2007-08-30
MXPA06011675A (es) 2007-04-13
CA2560729A1 (en) 2005-10-27
US20080043884A1 (en) 2008-02-21
KR101282894B1 (ko) 2013-07-05
CN1998136A (zh) 2007-07-11
CN101002385B (zh) 2010-10-06
WO2005101777A1 (en) 2005-10-27
KR20070015170A (ko) 2007-02-01
MXPA06011682A (es) 2007-04-13
US7822112B2 (en) 2010-10-26
CN101002419B (zh) 2011-05-04
WO2005101654A1 (en) 2005-10-27
CA2560737A1 (en) 2005-10-27
WO2005099399A3 (en) 2006-05-04
KR20070014146A (ko) 2007-01-31
CN101002386A (zh) 2007-07-18
CA2560735A1 (en) 2005-10-27
WO2005101655A8 (en) 2006-12-07
WO2005101655A1 (en) 2005-10-27
KR20070014147A (ko) 2007-01-31
MXPA06011668A (es) 2007-04-13
CN101002385A (zh) 2007-07-18
US7545888B2 (en) 2009-06-09
KR20070014148A (ko) 2007-01-31
MXPA06011671A (es) 2007-04-13
WO2005099407A3 (en) 2005-12-15
KR101170484B1 (ko) 2012-08-01
WO2005101656B1 (en) 2005-12-08
WO2005101652A1 (en) 2005-10-27
US8126083B2 (en) 2012-02-28
CA2560728A1 (en) 2005-10-27
US20080049871A1 (en) 2008-02-28
US20080049824A1 (en) 2008-02-28
WO2005101653A1 (en) 2005-10-27
US20080260014A1 (en) 2008-10-23
MXPA06011672A (es) 2007-04-13
CN1998133A (zh) 2007-07-11
US7599433B2 (en) 2009-10-06
CN101002419A (zh) 2007-07-18
CA2560733A1 (en) 2005-10-27
CN101002386B (zh) 2011-03-09
CN101438494A (zh) 2009-05-20
US20080181292A1 (en) 2008-07-31
CN101438494B (zh) 2012-02-22
WO2005099407A2 (en) 2005-10-27
WO2005101656A1 (en) 2005-10-27
KR101170482B1 (ko) 2012-08-01
WO2005099399A2 (en) 2005-10-27
US8611408B2 (en) 2013-12-17
US8483317B2 (en) 2013-07-09
CN1998136B (zh) 2012-05-23
CA2560540A1 (en) 2005-10-27
MXPA06011684A (es) 2007-03-15
CN1998208A (zh) 2007-07-11
MXPA06011670A (es) 2007-04-13
CN1998133B (zh) 2011-09-21
MXPA06011688A (es) 2007-04-13
CN1998137A (zh) 2007-07-11
CN1998137B (zh) 2010-05-12
WO2005101778B1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
CN101002384B (zh) 控制均衡器的前馈滤波器的装置和方法
US20080107168A1 (en) Advanced Digital Receiver
KR20070017354A (ko) 고급 디지털 수신기
KR20070017511A (ko) 채널로부터 수신되는 신호의 샘플들로부터 이퀄라이징된값들을 디벨로핑하는 장치 및 방법
KR20070017353A (ko) 이퀄라이저에 커플링되는 디지털 복조기를 제어하는 장치및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150916

Address after: 200125, Shanghai, Pudong New Area East Three Li Road Bridge, No. 1018, block B, building 8

Patentee after: Shanghai High Definition Digital Technology Industrial Co., Ltd.

Address before: 200233, 4 building, 461 software tower, Rainbow Road, Shanghai

Patentee before: Shanghai Qipu Science &. Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006

Termination date: 20190408