CN101101503A - 针对显示子系统的基于工作的时钟管理 - Google Patents

针对显示子系统的基于工作的时钟管理 Download PDF

Info

Publication number
CN101101503A
CN101101503A CNA2007100981888A CN200710098188A CN101101503A CN 101101503 A CN101101503 A CN 101101503A CN A2007100981888 A CNA2007100981888 A CN A2007100981888A CN 200710098188 A CN200710098188 A CN 200710098188A CN 101101503 A CN101101503 A CN 101101503A
Authority
CN
China
Prior art keywords
circuit
clock
data
horizon
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100981888A
Other languages
English (en)
Inventor
邓肯·A·里亚赫
迈克尔·A·奥格林茨
莱斯利·E·内夫特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN101101503A publication Critical patent/CN101101503A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

本发明提供一种用于启用或禁用针对硬件电路的一个或一个以上部分的时钟的系统和方法，所述硬件电路例如为个人计算机的显示子系统。处理器向第一电路产生命令或数据，所述第一电路经配置以至少基于所述命令或数据来执行功能。时钟产生器选择性地向所述第一电路和经配置以执行第二功能的第二电路供应时钟。耦合到所述处理器和所述时钟产生器的软件接口电路至少基于所述命令或数据来自发地确定所述第二电路在即将到来的周期中是将执行所述第二功能还是将闲置，并在所述第二电路将在所述即将到来的周期中闲置的情况下禁用针对所述第二电路的时钟中的一者或一者以上。

Description

针对显示子系统的基于工作的时钟管理
相关申请案的交叉参考
本申请案主张基于2006年4月20日申请的题为“WORK BASED CLOCKMANAGEMENT FOR DISPLAY SUB-SYSTEM”的第60/794,221号美国临时申请案的优先权，所述申请案的揭示内容全文以引用的方式并入本文中。
技术领域
大体来说，本发明涉及电子电路中的功率节省，例如，针对可能出现于个人计算机(PC)或膝上型PC中的显示子系统的时钟管理中实行的功率节省。
背景技术
图1是现有技术中计算机系统100的概括方框图。计算机系统100中，中央处理单元(CPU)105经由总线接口110向系统存储器115通信。I/O接口130从一个或一个以上用户输入装置135(例如，键盘、鼠标)接收用户输入，并将输入转发到CPU 105。借助图形子系统140在显示装置145(例如，CRT或LCD监视器)上提供视觉输出。系统磁盘120(例如，硬盘驱动器)连接到I/O接口130或总线接口110。
时钟产生器150以多种频率向计算机系统100的各个组件供应时钟。举例来说，时钟产生器150可提供许多不同时钟(例如，以不同频率)以驱动图形子系统140内的各种硬件电路。时钟产生器150可向图形子系统140中的数字-模拟转换器(DAC，未图示)供应一个或一个以上时钟，使得DAC可向显示装置145产生模拟信号，同时时钟产生器150也可向另一电路组件(例如，I/O接口130)供应其它时钟。需要时钟以使得计算机系统100中的各种硬件电路可执行其各自的功能。
然而，在任何时间点，计算机系统100中电路的一些部分可能闲置且不在执行所需功能。当电路闲置时，计算机系统100可禁用针对闲置电路的时钟以便节省功率。举例来说，为了在计算机系统100是膝上型PC的情况下延长电池寿命，CPU 105上运行的软件组件可命令时钟产生器150禁用供应到闲置电路的时钟中的一者或一者以上。
然而，在计算机系统100中提供软件组件以控制由时钟产生器150供应的时钟的启用和禁用具有局限性。举例来说，在软件组件中提供时钟管理功能会增加在CPU 105上运行的软件的整体复杂性。此外，软件的介入会引发延迟，因为软件可能会花费相对较长时间来确定计算机系统100中电路的一部分为闲置的，确定是否可安全地禁用针对闲置电路的时钟，并接着向时钟产生器150发送命令或信号以禁用时钟。
另外，CPU 105上运行的软件组件可能不总是“知道”计算机系统100中硬件的准确状态。因此，在决定禁用哪些时钟时可能存在一定程度的无效性，或关于何时可安全地禁用时钟方面可能存在一定程度的不确定性。在极端异常的情况下，如果一个软件组件已禁用逻辑的一部分且另一软件组件试图对被禁用逻辑进行写入，那么软件可能“挂起”或崩溃。在一些情况下，软件可能在对硬件进行写入之前读取硬件的状态，但提供这样的机制会增加计算机系统100中的软件和硬件两者的复杂性。
发明内容
一个方面，一种系统包括：处理器，其经配置以向第一电路产生命令或数据，所述第一电路经配置以至少基于所述命令或数据来执行第一功能；第二电路，其经配置以执行第二功能；时钟产生器，其经配置以选择性地向第一电路和第二电路供应一个或一个以上时钟；和软件接口电路，其耦合到处理器和时钟产生器。所述软件接口电路经配置以至少基于所述命令或数据来自发地确定第二电路在即将到来的周期内将执行第二功能还是闲置，并在第二电路在所述即将到来的周期内将闲置的情况下禁用针对第二电路的时钟中的一者或一者以上。
在一些实施例中，软件接口电路进一步经配置以确定第一电路在即将到来的周期内将起作用但当前为闲置的，并在即将到来的周期之前启用针对第一电路的一个或一个以上时钟。在一些实施例中，处理器可进一步经配置以将状态命令传输到软件接口电路，且软件接口电路经配置以至少基于所述状态命令来确定第二电路在即将到来的周期内将执行第二功能还是闲置。在一些实施例中，所述即将到来的周期可包括(例如)向第一电路写入数据的周期，或在系统包括等时图形引擎的情况下，所述即将到来的周期可为刷新循环。在一些实施例中，时钟产生器可进一步经配置以在预定时间之后将确认发送到软件接口电路，以便禁用针对第二电路的所述一个或一个以上时钟。
另一方面，一种方法包括：在处理器中产生命令或数据；将所述命令或数据从处理器发送到第一电路，所述第一电路经配置以至少基于所述命令或数据来执行第一功能；向所述第一电路和经配置以执行第二功能的第二电路供应一个或一个以上时钟；在耦合到处理器和时钟产生器的软件接口电路中至少基于所述命令或数据来自发地确定第二电路在即将到来的周期内将执行第二功能还是闲置，并在第二电路在所述即将到来的周期内将闲置的情况下禁用针对第二电路的时钟中的一者或一者以上。
附图说明
图1是现有技术中计算机系统的概括方框图。
图2是根据本发明实施例的计算机系统的方框图。
图3说明在根据本发明的一个实施例中图2的扫描输出模块的更多细节，所述扫描输出模块包含软件接口电路，所述软件接口电路经配置以自发地禁用针对扫描输出模块的一个或一个以上部分的时钟。
图4说明在根据本发明的一个实施例中图2和3的扫描输出模块中基于工作的时钟管理的简化方法。
具体实施方式
大体来说，本发明涉及一种用于基于从处理器发送到硬件电路的命令和/或数据来禁用或启用针对硬件电路的一个或一个以上部分的时钟的系统和方法。大体来说，软件接口电路通过处于通信路径中或通过“嗅探(sniff)”所述通信来接收从处理器向硬件电路进行的所有或大体上所有通信。软件接口电路基于处理器发送的命令和/或数据来确定在即将到来的周期内将需要启用硬件电路的哪些部分，和在即将到来的周期内哪些部分将闲置。对于在即将到来的周期内将闲置的硬件电路的部分来说，软件接口电路禁用针对闲置电路的一个或一个以上时钟，例如通过命令时钟产生器来禁用所述一个或一个以上时钟。在示范性实施例中，硬件电路是个人计算机的等时显示子系统。
图2是根据本发明实施例的计算机系统200的方框图。计算机系统200包含经由总线206通信的中央处理单元(CPU)202和系统存储器204。从耦合到总线206的一个或一个以上用户输入装置208(例如，键盘、鼠标)接收用户输入。在基于像素的显示装置210(例如，常规的基于CRT或LCD的监视器)上提供视觉输出，所述显示装置210在耦合到系统总线206的图形处理子系统212的控制下操作。系统磁盘240和其它组件，例如，一个或一个以上可移除存储装置229(例如，软盘驱动器、紧致磁盘(CD)驱动器，和/或DVD驱动器)也可耦合到系统总线206。可使用各种总线协议中的一者或一者以上来构建系统总线206，所述总线协议包含PCI(外围组件互连)、AGP(先进图形处理)和/或PCI-Express(PCI-E)；可提供例如北桥和南桥(未图示)的适当“桥接器”芯片以互连各种组件和/或总线。
图形处理子系统212是等时管线处理器，其具有用于在显示装置210上产生图像的确定性控制。如本文所使用，等时处理器包含经配置以按照规定进度接收输入数据和/或递送输出数据的任何数据处理装置。举例来说，等时图形处理子系统212可经配置以按照规定帧速率向显示装置210递送输出信号，所述规定帧速率可为可编程速率。2004年7月28日申请的题为“Isochronous Pipelined Processor with Deterministic Control”的第10/901,887号美国专利申请案中进一步描述了等时管线图形处理器，所述申请案的完全陈述内容以引用的方式并入本文中。为了关注本发明，以下大体上描述等时管线图形处理器，其中从本揭示案中省略了认为对于理解本发明不必要的特定细节。
图形处理子系统212包含图形处理单元(GPU)214和图形存储器216，所述图形存储器216可(例如)使用一个或一个以上集成电路装置来构建，所述集成电路装置例如为可编程处理器、专用集成电路(ASIC)和存储器装置。GPU 214包含图形管线220、存储器接口模块222，和扫描输出模块224。图形管线220可经配置以执行与从经由系统总线206供应的图形数据中产生像素数据(例如，实施各种2D和/或3D渲染算法)、与图形存储器216相互作用以存储并更新像素数据等有关的各种任务。与图形管线220和扫描输出模块224通信的存储器接口模块222管理与图形存储器216进行的所有相互作用。存储器接口模块222也可包含用于将从系统总线206接收到的像素数据在不由图形管线220进行处理的情况下写入到图形存储器216的路径。
可使用具有大体常规设计的一个或一个以上集成电路存储器装置来构建的图形存储器216可含有各种实体或逻辑子部分，例如像素缓冲器226和命令缓冲器228。像素缓冲器226存储图像(或图像的一部分)的像素数据，所述像素数据由扫描输出模块224读取并处理且被传输到显示装置210以供显示。此像素数据可(例如)从经由系统总线206提供到GPU 214的图形管线220的2-D或3-D场景数据中产生，或通过在CPU 202上执行的各种处理产生，并经由系统总线206提供到像素缓冲器226。在一些实施例中，像素缓冲器226可经双重缓冲，使得当正从“前方”缓冲器读取第一图像的数据以供显示时，可将第二图像的数据写入到“后方”缓冲器，而不影响当前显示的图像。命令缓冲器228将经由系统总线206接收的命令排队，以便由图形管线220和/或扫描输出模块224执行。图形存储器216的其它部分可用于存储GPU 214所需的数据(例如，纹理数据、颜色查找表等)、针对GPU 214的可执行程序代码等。
可与GPU 214一起集成在单一芯片中或构建在单独芯片中的扫描输出模块224从像素缓冲器226读取像素颜色数据，处理所述像素颜色数据，并将经处理的像素数据传递到显示装置210以进行显示。在一个实施例中，扫描输出模块224等时操作，按照规定刷新速率(例如，80Hz)扫描输出像素数据帧，而不管GPU 214中或系统200中其它地方可能正在发生的任何其它活动。在一些实施例中，所述规定刷新速率可为用户可选择的参数，且扫描输出次序可适应显示格式而变化(例如，隔行或逐行扫描)。扫描输出模块224也可执行其它操作，例如调节特定显示硬件的色值，和/或通过将来自像素缓冲器226的像素数据与视频或指针覆盖图像等的数据组合来产生复合屏幕图像，所述视频或指针覆盖图像等的数据可(例如)从图形存储器216、系统存储器204或另一数据源(未图示)获得。这些操作在扫描输出模块224的显示管线中执行。
在系统200的操作期间，CPU 202执行(临时)驻存在系统存储器204中的各种程序。在一个实施例中，这些程序包含针对图形处理子系统212的一个或一个以上操作系统(OS)程序232、一个或一个以上应用程序234，和一个或一个以上驱动程序236。应了解，尽管这些程序展示为驻存在系统存储器204中，但本发明不限于任何用于供应程序指令以供由CPU 202执行的特定机制。举例来说，在任何给定时间，这些程序中的任何程序的程序指令中的一些或全部可存在于CPU 202内(例如，在芯片上指令高速缓冲存储器和/或各种缓冲器和寄存器中)，处于系统磁盘240上的页文件或存储器映射文件中和/或处于其它存储空间中。
操作系统程序232和/或应用程序234可具有常规设计。应用程序234可为(例如)视频游戏程序，其产生图形数据并调用GPU 214的适当渲染功能(例如，图形管线220)以将图形数据转变为像素数据。另一应用程序234可产生像素数据并将像素数据提供到图形处理子系统212以供显示。应了解，产生像素和/或图形数据的任何数目的应用程序可在CPU 202上同时执行。操作系统程序232(例如，Microsoft Windows操作系统的图形装置接口(GDI)组件)也可产生待由图形处理子系统212处理的像素和/或图形数据。
驱动程序236使得可实现与图形处理子系统212(包含图形管线220和扫描输出模块224两者)的通信。驱动程序236有利地构建一个或一个以上标准应用程序接口(API)，例如开放式GL、Microsoft DirectX或D3D，以便与图形处理子系统212通信；可支持任何数目的API或API组合，且在一些实施例中，提供单独的驱动程序236来构建不同的API。通过调用适当的API函数呼叫，操作系统程序232和/或应用程序234能够指令驱动程序236经由系统总线206将图形数据或像素数据传递到图形处理子系统212，以控制图形管线220的操作、以修改扫描输出模块224的状态参数等。驱动程序236响应于API函数呼叫而传输到图形处理子系统212的特定命令和/或数据可依据GPU 214的实施方案而变化，且驱动程序236也可传输实施不受操作系统程序232或应用程序234控制的额外功能(例如，特殊视觉效果)的命令和/或数据。
在一些实施例中，命令缓冲器228将经由系统总线206接收到的命令排队以便由GPU214执行。更明确地说，驱动程序236可将命令流写入到命令缓冲器228；所述流可包含针对图形管线220的渲染命令和数据，以及针对扫描输出模块224的状态命令。在一些实施例中，命令缓冲器228可包含针对导向图形管线220的命令和导向扫描输出模块224的命令的逻辑或实体上分离的部分；在其它实施例中，所述命令可混合在命令缓冲器228中并由GPU 214内适宜的控制电路导向适当管线。
命令缓冲器228(或其每一部分)是由CPU 202写入并由GPU 214读取的先入先出缓冲器(FIFO)。读取和写入可不同步发生。在一个实施例中，CPU 202周期性地将新的命令和数据写入到命令缓冲器228在由“放置”指示器确定的位置处，CPU 202在每次写入之后使所述“放置”指示器递增。GPU 214可不同步地连续读取和处理先前存储在命令缓冲器228中的命令和数据集合。GPU 214维持“得到”指示器以识别命令缓冲器228中的读取位置，且每次读取之后使所述“得到”指示器递增。假定CPU 202保持在GPU 214前面充分远，则GPU 214能够渲染图像而不会引发等待CPU 202的闲置时间。在一些实施例中，视命令缓冲器的大小和场景的复杂性而定，CPU 202可写入命令和数据集合持续若干帧，所述若干帧在由GPU 214渲染的帧之前若干帧。命令缓冲器228可为固定大小(例如，5兆字节)，且可以绕回方式进行写入和读取(例如，在对最后位置进行写入之后，CPU 202可将“放置”指示器重设为第一位置)。
在一些实施例中，图形管线220对渲染命令的执行不需要与扫描输出模块224的操作同步。举例来说，在如上提及像素缓冲器226经双重缓冲的情况下，图形管线220可自由地重写后方缓冲器，同时扫描输出模块220从前方缓冲器进行读取。因此，图形管线220可在命令被接收的状态下读取和处理所述命令。后方和前方缓冲器的翻转可与扫描输出帧的结束同步。举例来说，当图形管线220已在后方缓冲器中完成新的图像时，图形管线220的操作可暂停直到当前帧的扫描输出结束为止，此时缓冲器可翻转。省略了用于实施这些同步特征的各种技术，因为其对于理解本发明并不重要。
图3说明根据本发明的一个实施例中图2的扫描输出模块224的更多细节，所述扫描输出模块224包含软件接口电路390，所述软件接口电路390经配置以自发地禁用针对扫描输出模块224的一个或一个以上部分的时钟。在此实施例中，扫描输出模块224分成两个物理集成电路(IC)、本机IC 301和远端IC 302。然而，扫描输出模块224可包括一个IC或任何数目的IC。
为了处理显示器210的像素数据，存储器接口310接收用于由两个并联的像素处理头(第一头315和第二头320)中的一者或两者处理的数据。在一些实施例中，举例来说，头315和320可同时驱动多达两个显示器210。头315包含合成器316、数据管线317和光栅产生器318。类似地，头320包含并联的合成器321、数据管线322和光栅产生器333。为了驱动一个或一个以上显示器210，将经过处理的视频数据经由虚拟交叉结构(crossbar)330从头315和/或320输出到一个或一个以上输出资源340，所述输出资源340包含DAC 350、串联输出资源355和并联输出资源360。
本机时钟控制模块380结合本机时钟产生器381而选择性地供应时钟以供其分布在本机IC 301内。类似地，远端时钟控制模块385结合远端时钟产生器386而选择性地供应时钟以供其分布在远端IC 302内。虽然图示并描述为单独的模块，但在一些实施例中，本机时钟控制模块380的所有或部分功能集成到本机时钟产生器381中，且远端时钟控制模块385的所有或部分功能集成到远端时钟产生器386中。如本文中进一步描述，由软件接口电路390来控制选择性时钟分布。
软件接口电路390经配置以基于扫描输出模块224接收到的命令和/或数据来确定扫描输出模块224中的哪些部分需要在即将到来的周期中被启用，和哪些部分将在即将到来的周期中闲置。根据即将到来的周期中将由扫描输出模块224内的各种组件执行的功能而定，软件接口电路390动态地确定和控制扫描输出模块224的功能配置(哪些部分起作用和哪些部分闲置)。对于扫描输出模块224中将在即将到来的周期中起作用但目前闲置的部分，软件接口电路390预先或在即将到来的周期开始的同时启用针对电路的时钟。对于扫描输出模块224中将在即将到来的周期中闲置的部分，软件接口电路390可禁用针对闲置电路的一个或一个以上时钟。
在一个实施例中，软件接口电路390根据功能配置来命令本机IC 301的本机时钟控制模块380和远端IC 302的远端时钟控制模块385。因此，软件接口电路390适当地启用或禁用分别由本机时钟产生器381和远端时钟产生器386供应给扫描输出模块224的组件的一个或一个以上时钟。
为了确定扫描输出模块224在即将到来的周期中的功能配置，软件接口电路390接收并解译进入扫描输出模块224中的大体上所有通信。在一些实施例中，软件接口电路390直接从CPU 202接收指示即将到来的周期中的功能配置的状态命令。举例来说，在CPU 202或图形处理子系统212上运行的软件可经由存储器映射的寄存器写入而向软件接口电路390发送命令和/或数据。软件接口电路390根据命令和/或数据来确定即将到来的周期的状态信息。状态信息被自动更新，且成为扫描输出模块224的功能配置。基于功能配置，软件接口电路390确定扫描输出模块224中在即将到来的周期中需要被启用或可能被禁用的那些部分。
在其它实施例中，软件接口电路390(例如)通过“嗅探”总线流通量而间接地接收命令和/或数据，并从其中解译功能配置。在软件接口电路390与扫描输出模块224内的其它组件之间存在许多总线接口(未图示)，且即将到来的周期可能是用于在所述总线的一者上接收数据和向硬件进行相应写入的持续时间。举例来说，如果软件命令由软件接口电路390解译为指示软件意图在即将到来的寄存器写入周期中向头315中的寄存器进行写入，且针对头315的时钟当前被禁用，那么软件接口电路390在将数据传输到头315中的寄存器之前启用时钟持续预定时间。一旦向寄存器进行了写入，软件接口电路390可在头315中不再有寄存器要被写入的情况下禁用针对头315的时钟。在另一实例中，软件接口电路390可确定在即将到来的周期中将写入数据以配置DAC 350中的一者。对于将从软件接口电路390到达DAC 350的数据，软件接口电路390启用针对DAC 350的适当的时钟，且软件接口电路390接着将在即将到来的周期中对DAC 350进行写入。一旦写入了数据且不再有更多的数据要写入到DAC 350，那么软件接口电路390可禁用针对DAC 350的时钟。
即将到来的周期也可对应于垂直扫描输出或光栅扫描周期。举例来说，软件接口电路390可按照每个垂直扫描输出或光栅扫描周期一次的方式，确定下一即将到来的光栅扫描周期的功能配置。如果在即将到来的光栅扫描周期中，举例来说，头315显示逻辑将起作用而产生视频数据，同时头320将闲置，那么软件接口电路390可在即将到来的光栅扫描周期中禁用针对头320电路的时钟。在另一实例中，如果编程序列使得DAC 350中的一者在即将到来的光栅扫描周期中连接到头315或头320以在显示器210上显示图像，那么软件接口电路390可对于DAC 350将产生图像数据的周期启用针对适当DAC350的时钟。当软件接口电路390确定不再需要DAC 350来进行显示时，那么软件接口电路390可关闭针对DAC 350的时钟。
为了有效地管理软件接口电路390中的各种功能硬件配置，将扫描输出模块224中的资源细分为预定数目的离散时钟域。在一个实施例中，针对软件接口电路390、存储器接口310、本机时钟控制模块380和远端时钟控制模块385的时钟包括供应有400 MHz时钟的始终开启的时钟域。第一动态时钟域包括头315显示逻辑(合成器316、数据管线317和光栅产生器318)。第二动态时钟域包括头320显示逻辑(合成器321、数据管线322和光栅产生器333)。每一时钟域可包含多个时钟频率或相位。举例来说，光栅产生器318和333可接收与供应给合成器316和321以及数据管线317和322的时钟不同的时钟，且/或除了供应给合成器316和321以及数据管线317和322的时钟外还接收其它时钟。
可针对输出资源340中的一者或一者以上预定其它时钟域，所述输出资源例如为DAC 350、串联输出资源355和并联输出资源360，其彼此独立地操作，但与头315显示逻辑和/或头320显示逻辑结合而操作。其它时钟域可包含扫描输出模块224中的其它逻辑，例如并非供任何头或输出资源专用的逻辑或电路。
因为在示范性实施例中扫描输出模块224是等时的以便最佳地管理时钟状态，所以软件接口电路390需要扫描输出模块224中的硬件的实时功能配置或状态。举例来说，软件接口电路390不能只启用或禁用针对头315的时钟，因为针对头315的时钟需要在头315正在通过数据管线317处理数据的同时恒定地运行。
在一些实施例中，为了提高扫描输出模块224中自发时钟管理的准确性，本机时钟控制模块380和/或远端时钟控制模块385在启用或禁用适当时钟的预定时间已经过去之后，向软件接口电路390发送确认(ACK)。因此，作为“主时钟设备(clock master)”的软件接口电路390自动知晓扫描输出模块224内的硬件的状态，且可准确地确定启用或禁用特定时钟的时间。举例来说，软件接口电路390可经编程而具有预定的用于启用针对头315的时钟的时间(例如，预定的最差情况值)。如果有命令或数据要接入头315中的寄存器，那么软件接口电路390可准确地确定头315的启用时间，使得头315将仅刚好在即将到来的写入周期中发生寄存器写入之前开启。因为软件接口电路390充当扫描输出模块224的硬件组件的主时钟设备，所以可认为软件指令是请求向头315上的寄存器发送数据且软件接口电路390协调头315的时钟启用/禁用，启用针对头315的相关命令流，且如果没有另外的通信要接入头315，那么禁用针对头315的时钟。以此方式，软件接口电路390有利地使软件无需管理扫描输出模块224中的时钟启用和禁用。
为了在一些实施例中避免时钟启用/禁用等待时间，在CPU 202或图形处理子系统212上运行的软件可选择性地启用或禁用由软件接口电路390执行的自发时钟管理。举例来说，在系统200的初始化或启动期间，软件可禁用自动时钟管理模式，以确保启用系统200的所有元件，(例如)以便在初始化期间确保可以可靠地对寄存器进行写入或读取。软件可(例如)通过对软件接口电路390进行存储器映射的写入来启用或禁用自发时钟管理模式。
图4说明根据本发明的一个实施例中，图2和图3的扫描输出模块224中的基于工作的时钟管理的简化方法。在步骤405处，在CPU 202或图形处理子系统212上运行的软件产生针对扫描输出模块224的第一电路(例如，头315)的命令和/或数据。在步骤410处，在CPU 202或图形处理子系统212上运行的软件向头315发送命令和/或数据。视情况而定，命令和/或数据可包含针对软件接口电路390的状态命令。
在步骤415处，扫描输出模块224的软件接口电路390接收命令和/或数据(或状态命令)，并基于命令和/或数据来确定扫描输出模块224中哪些部分需要在即将到来的周期中被启用(例如，头315需要在向头315中的寄存器进行的数据写入循环期间被启用)，和哪些部分将在即将到来的周期中闲置(例如，DAC 350)。在步骤420处，如果包含头315的时钟域的时钟当前被禁用，那么软件接口电路390在即将到来的周期之前启用包含头315的时钟域的时钟。此外，软件接口电路390禁用将在即将到来的周期中闲置的包含DAC 350的时钟域的时钟。在步骤425处，本机时钟控制模块380和/或远端时钟控制模块385确认(ACK)启用针对头315的时钟和禁用针对DAC 350的时钟。
虽然相对于图4描述的方法包含启用和禁用针对扫描输出模块224中的两个电路的时钟，但软件接口电路390可对于扫描输出模块224中几乎不受限制的数目的时钟域保持功能配置。在一些实施例中，由软件接口电路390中构建的状态机管理的若干时钟域相对较大且较复杂。由此，在图4的步骤415处，软件接口电路390可确定在即将到来的周期中需要启用一个以上时钟域，且一个以上时钟域将闲置。因此，在步骤420处，软件接口电路390可在即将到来的周期中启用一个以上时钟域的时钟，并禁用一个以上时钟域的时钟。类似地，在步骤425处，各种时钟控制模块可ACK启用和禁用较大数目的时钟域的时钟。
在传统的软件引导的时钟管理方案中，时钟产生器为系统中的每一功能单元供应时钟，且软件可通常通过对硬件进行存储器映射的寄存器写入而禁用时钟中的每一者。在系统包含数据处理管线的情况下，软件需要确保在时钟关闭的时候管线级中没有数据。通常，这种同步以从管线回到存储器映射的位置的状态信号来执行。状态信号指示管线单元中是否存在数据，借此使得管线闲置。一旦经由存储器读取而读取此状态信号，那么软件可引导为管线禁用时钟。
与软件在动态地启用或禁用针对特定硬件部分的时钟时起控制作用的常规时钟管理方案形成对比，软件接口电路390自发地确定何时动态地启用和/或禁用扫描输出模块224中的时钟是安全或合适的。因为软件接口电路390自动了解扫描输出模块224内其它硬件元件的功能配置，所以软件接口电路390在确定是否可通过禁用时钟来禁用扫描输出模块224的特定部分方面有利地更加准确。虽然在是否可禁用时钟的问题上存在任何疑问的情况下，常规的用于禁用时钟的软件引导的机制必须保持时钟被启用，但是软件接口电路390可相对较频繁地并在相对较长的周期中禁用时钟，使得软件接口电路390在时钟管理方面比软件引导的机制相对更有效率。
与传统的软件控制的时钟管理方案相比，使软件接口电路390作为扫描输出模块224中的主时钟设备会显著减少用于确定在即将到来的周期中硬件部分是否将起作用和是否必须启用时钟，或者硬件是否将闲置和是否可禁用时钟的等待时间。一个优点在于，软件接口电路390控制保证了时钟域中的适当的逻辑资源的时钟将在软件对那些逻辑资源进行写入时被启用。软件接口电路390在确定即将到来的周期中是否可禁用时钟域中的一者方面迅速得多，因为环路中不存在软件。一般来说，软件接口电路390确保软件在硬件中的受控状态。又一优点在于，软件接口电路390防止在进行时钟开/关状态转换时发生竞争情况和其它问题。
软件接口电路390有利地充当单个协调点，所述单个协调点相对于启用或禁用扫描输出模块224中的时钟域的时钟而使软件和硬件同步。在由软件控制的时钟管理方案中，不同的软件线程在其各自对于启用或禁用各个硬件部分的确定方面可能会发生冲突，且通常软件中没有单个的硬件状态管理机制。软件接口电路390有利地对软件的混乱状况强加秩序。
此外，与由软件控制的时钟禁用机制相比，软件接口电路390可更频繁地禁用时钟。为了在由软件控制的时钟禁用机制中防止错误或例如竞争情况的事件，如果在软件是否可禁用逻辑的一部分方面存在任何疑问，那么软件使逻辑保持被启用以防止发生竞争情况。相比之下，在经由软件接口电路390进行硬件控制时，可更加准确地确定是否可在扫描输出模块224中安全地禁用逻辑的一部分。这提供了以下益处：与由软件控制的方案相比，逻辑部分可被禁用所持续的时间总量增加。
虽然相对于图形引擎进行了描述，但所述系统和方法普遍应用于几乎任何以下电路：在所述电路中，电路被分成若干时钟域，时钟产生器经配置以向第一时钟域和第二时钟域选择性地供应一个或一个以上时钟，且控制器针对即将到来的周期确定是否将在即将到来的周期中利用所述时钟域中的一者或一者以上，并根据是否将在即将到来的周期期间利用时钟域而选择性地启用和/或禁用一个或一个以上时钟域。

Claims (7)

1.一种系统，其包括：
处理器，用于产生命令或数据；
第一电路，其经配置以接收所述命令或数据，并至少基于所述命令或数据来执行
第一功能；
第二电路，其经配置以执行第二功能；
时钟产生器，其经配置以选择性地向所述第一电路和所述第二电路供应一个或一
个以上时钟；和
软件接口电路，其耦合到所述处理器和所述时钟产生器，所述软件接口电路经配置以至少基于所述命令或数据来自发地确定所述第二电路在即将到来的周期中是将执行所述第二功能还是将闲置，并在所述第二电路将在所述即将到来的周期中闲置的情况下禁用针对所述第二电路的所述时钟中的一者或一者以上。
2.根据权利要求1所述的系统，其中所述软件接口电路经进一步配置以确定所述第一电路将在所述即将到来的周期中起作用但目前闲置，并在所述即将到来的周期之前启用针对所述第一电路的所述一个或一个以上时钟。
3.根据权利要求1所述的系统，其中所述处理器经进一步配置以向所述软件接口电路传输状态命令，且所述软件接口电路经配置以至少基于所述状态命令来确定所述第二电路在所述即将到来的周期中是将执行所述第二功能还是将闲置。
4.根据权利要求1所述的系统，其中所述系统包括多个时钟域，且所述软件接口电路经进一步配置以至少基于所述命令或数据来自发地确定在所述即将到来的周期中所述多个时钟域中的一数目的时钟域将闲置且可被禁用，并在所述即将到来的周期中禁用所述数目的时钟域。
5.根据权利要求1所述的系统，其中所述系统包括扫描输出引擎。
6.一种方法，其包括：
在处理器中产生命令或数据；
将所述命令或数据从所述处理器发送到经配置以至少基于所述命令或数据来执行第一功能的第一电路；
选择性地向所述第一电路和经配置以执行第二功能的第二电路供应一个或一个以上时钟；
在耦合到所述处理器和所述时钟产生器的软件接口电路中至少基于所述命令或数据来自发地确定所述第二电路在即将到来的周期中是将执行所述第二功能还是将闲置；和
在所述第二电路将在所述即将到来的周期中闲置的情况下，禁用针对所述第二电路的所述时钟中的一者或一者以上。
7.一种系统，其包括：
处理器，用于产生命令或数据；
第一电路，其经配置以接收所述命令或数据，并至少基于所述命令或数据来执行第一功能；
第二电路，其经配置以执行第二功能；
时钟产生器，其经配置以选择性地向所述第一电路和所述第二电路供应一个或一个以上时钟；和
确定构件，用于至少基于所述命令或数据来自发地确定所述第二电路在即将到来的周期中是将执行所述第二功能还是将闲置，并在所述第二电路将在所述即将到来的周期中闲置的情况下禁用针对所述第二电路的所述时钟中的一者或一者以上。
CNA2007100981888A 2006-04-20 2007-04-20 针对显示子系统的基于工作的时钟管理 Pending CN101101503A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79422106P 2006-04-20 2006-04-20
US60/794,221 2006-04-20
US11/690,093 2007-03-22

Publications (1)

Publication Number Publication Date
CN101101503A true CN101101503A (zh) 2008-01-09

Family

ID=39035807

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100981888A Pending CN101101503A (zh) 2006-04-20 2007-04-20 针对显示子系统的基于工作的时钟管理

Country Status (5)

Country Link
US (1) US7882380B2 (zh)
JP (1) JP2007293852A (zh)
KR (1) KR100925302B1 (zh)
CN (1) CN101101503A (zh)
TW (1) TWI352935B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108121434A (zh) * 2017-12-27 2018-06-05 Tcl移动通信科技（宁波）有限公司 一种显示接口的时钟控制方法、移动终端及存储介质

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659901B2 (en) * 2006-07-24 2010-02-09 Microsoft Corporation Application program interface for programmable graphics pipeline
US8477143B2 (en) 2008-03-04 2013-07-02 Apple Inc. Buffers for display acceleration
US9418171B2 (en) 2008-03-04 2016-08-16 Apple Inc. Acceleration of rendering of web-based content
US8300056B2 (en) 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US8797334B2 (en) 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US8368702B2 (en) * 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8648868B2 (en) 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US11592884B2 (en) * 2018-01-25 2023-02-28 Intel Corporation Power management of discrete communication port components

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954951A (en) * 1970-12-28 1990-09-04 Hyatt Gilbert P System and method for increasing memory performance
US3922526A (en) * 1973-02-02 1975-11-25 Texas Instruments Inc Driver means for lsi calculator to reduce power consumption
JPS5414624A (en) 1977-07-06 1979-02-03 Toshiba Corp Integrated circuit device
US4748559A (en) * 1979-08-09 1988-05-31 Motorola, Inc. Apparatus for reducing power consumed by a static microprocessor
US4317180A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Clocked logic low power standby mode
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
US4468748A (en) * 1981-06-11 1984-08-28 Data General Corporation Floating point computation unit having means for rounding the floating point computation result
JPS5862720A (ja) 1981-10-12 1983-04-14 Hitachi Ltd デ−タ処理装置におけるクロツク信号供給制御方法
JPS58182760A (ja) 1982-04-20 1983-10-25 Fujitsu Ltd 連続型シミユレ−シヨン言語における初期値設定方式
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
US4893271A (en) * 1983-11-07 1990-01-09 Motorola, Inc. Synthesized clock microcomputer with power saving
US4670837A (en) * 1984-06-25 1987-06-02 American Telephone And Telegraph Company Electrical system having variable-frequency clock
US4695946A (en) * 1984-10-25 1987-09-22 Unisys Corporation Maintenance subsystem for computer network including power control and remote diagnostic center
US4894728A (en) * 1985-02-27 1990-01-16 Goodman Robert M Data acquisition and recording system
US5113523A (en) * 1985-05-06 1992-05-12 Ncube Corporation High performance computer system
JPS6326716A (ja) 1986-07-18 1988-02-04 Nec Ic Microcomput Syst Ltd 中央処理装置
US4766566A (en) * 1986-08-18 1988-08-23 International Business Machines Corp. Performance enhancement scheme for a RISC type VLSI processor using dual execution units for parallel instruction processing
JPS63175910A (ja) 1987-01-16 1988-07-20 Mitsubishi Electric Corp デ−タ処理装置
JP3137117B2 (ja) 1987-03-27 2001-02-19 将容 曽和 高速処理計算機
JPH01155459A (ja) 1987-12-14 1989-06-19 Hitachi Ltd プロセツサおよび並列計算機
JPH0266616A (ja) 1988-08-31 1990-03-06 Nec Corp 分散処理ユニット
US5150469A (en) * 1988-12-12 1992-09-22 Digital Equipment Corporation System and method for processor pipeline control by selective signal deassertion
US4963769A (en) * 1989-05-08 1990-10-16 Cypress Semiconductor Circuit for selective power-down of unused circuitry
JPH0310306A (ja) 1989-06-07 1991-01-17 Mitsubishi Electric Corp マイクロプロセッサ
US5153535A (en) * 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
DE4040382C2 (de) 1989-12-15 1999-03-11 Hitachi Ltd Integrierte Halbleiterschaltungsanordnung mit niederer Leistungsaufnahme und Verfahren zu ihrem Betrieb
JPH04143819A (ja) 1989-12-15 1992-05-18 Hitachi Ltd 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ
JPH03235126A (ja) 1990-01-25 1991-10-21 Internatl Business Mach Corp <Ibm> 自然言語を使用してウィンドウシステムをプログラムする方法
JP3010306B2 (ja) 1990-10-11 2000-02-21 キヤノン株式会社 電子放出装置の製造方法
US5265256A (en) * 1991-07-01 1993-11-23 Motorola, Inc. Data processing system having a programmable mode for selecting operation at one of a plurality of power supply potentials
US5274828A (en) * 1992-02-24 1993-12-28 Texas Instruments Incorporated Computer including an integrated circuit having an on-chip high voltage source
US5630143A (en) * 1992-03-27 1997-05-13 Cyrix Corporation Microprocessor with externally controllable power management
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
KR19990022626A (ko) * 1995-06-07 1999-03-25 야스카와 히데아키 전력 절약 모드를 갖는 비디오 디스플레이 제어기 장착 컴퓨터시스템
JPH09282042A (ja) * 1996-04-15 1997-10-31 Sony Corp データ処理装置
US5940785A (en) * 1996-04-29 1999-08-17 International Business Machines Corporation Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit
US6611932B2 (en) * 1997-12-05 2003-08-26 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based ASIC
EP0926596B1 (en) * 1997-12-23 2007-09-05 Texas Instruments Inc. Processor and method for reducing its power usage
US6301671B1 (en) * 1998-03-23 2001-10-09 International Business Machines Corporation Apparatus and method for power reduction control in a video encoder device
US6105139A (en) * 1998-06-03 2000-08-15 Nec Usa, Inc. Controller-based power management for low-power sequential circuits
TW509843B (en) 1998-07-24 2002-11-11 Mitac Technology Corp Control method and system for dynamically adjusting processor
US6247134B1 (en) * 1999-03-31 2001-06-12 Synopsys, Inc. Method and system for pipe stage gating within an operating pipelined circuit for power savings
JP2000285227A (ja) * 1999-03-31 2000-10-13 Toshiba Corp 情報処理装置とその制御方法
US6438700B1 (en) * 1999-05-18 2002-08-20 Koninklijke Philips Electronics N.V. System and method to reduce power consumption in advanced RISC machine (ARM) based systems
JP2001188628A (ja) * 1999-12-28 2001-07-10 Nec Corp 画像処理装置の消費電力低減装置
TWI282918B (en) * 2000-11-13 2007-06-21 Intel Corp Method, device, and system for placing a processor in an idle state
US6919900B2 (en) * 2001-03-23 2005-07-19 Microsoft Corporation Methods and systems for preparing graphics for display on a computing device
JP3497499B2 (ja) * 2002-03-14 2004-02-16 三菱電機株式会社 三次元グラフィック描画装置
US7149909B2 (en) * 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
US7081896B1 (en) * 2002-08-27 2006-07-25 Nvidia Corporation Memory request timing randomizer
JP2004355081A (ja) * 2003-05-27 2004-12-16 Internatl Business Mach Corp <Ibm> 情報処理装置及びメモリモジュール
JP2005038186A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 情報処理装置
US7159044B2 (en) * 2004-04-16 2007-01-02 Eagle Broadband, Inc. Input/output device disable control for PC-based consumer electronics device
KR100716730B1 (ko) * 2004-06-11 2007-05-14 삼성전자주식회사 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치
US7586492B2 (en) * 2004-12-20 2009-09-08 Nvidia Corporation Real-time display post-processing using programmable hardware

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108121434A (zh) * 2017-12-27 2018-06-05 Tcl移动通信科技（宁波）有限公司 一种显示接口的时钟控制方法、移动终端及存储介质
CN108121434B (zh) * 2017-12-27 2021-09-14 Tcl移动通信科技（宁波）有限公司 一种显示接口的时钟控制方法、移动终端及存储介质

Also Published As

Publication number Publication date
US20070250728A1 (en) 2007-10-25
US7882380B2 (en) 2011-02-01
JP2007293852A (ja) 2007-11-08
KR20070104270A (ko) 2007-10-25
TWI352935B (en) 2011-11-21
KR100925302B1 (ko) 2009-11-04
TW200821984A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
CN101101503A (zh) 针对显示子系统的基于工作的时钟管理
TWI552136B (zh) 用以控制自我刷新顯示功能之技術（二）
EP2521970B1 (en) Facilitating efficient switching between graphics-processing units
US7456833B1 (en) Graphical representation of load balancing and overlap
US6816163B2 (en) Updating image frames on a screen comprising memory
CN1981519B (zh) 用于显示图像帧序列的方法和系统
US8072459B2 (en) Data processing unit with multi-graphic controller and method for processing data using the same
US20070101325A1 (en) System and method for utilizing a remote memory to perform an interface save/restore procedure
US20050160302A1 (en) Power management apparatus and method
US8364999B1 (en) System and method for processor workload metering
KR102628899B1 (ko) 다중-헤드 마운트 디스플레이 가상 현실 구성에서의 디스플레이 맞추기
EP1739523A2 (en) Information processing apparatus and power control method
US8259119B1 (en) System and method for switching between graphical processing units
CN1443322B (zh) 存储器控制器中枢
US8941669B1 (en) Split push buffer rendering for scalability
US8994640B2 (en) Low motion blur liquid crystal display
CN114009035A (zh) 在功率管理性能得到保证的情况下的实时gpu渲染
US6297817B1 (en) Computer system with multiple monitor control signal synchronization apparatus and method
US9183610B2 (en) Method for graphics driver level decoupled rendering and display
JP3964142B2 (ja) エミュレート装置及び部品、情報処理装置、エミュレーション方法、記録媒体、プログラム
CN116635929A (zh) 在多显示器系统上执行异步存储器时钟改变
US7937606B1 (en) Shadow unit for shadowing circuit status
WO2007055067A1 (ja) 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
JPH06214945A (ja) コンピュータシステム及び情報の高速転送方法
CN116746159A (zh) 使用可变刷新率模块的显示墙同步

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080109