CN101131868A - 等待时间计数器 - Google Patents

等待时间计数器 Download PDF

Info

Publication number
CN101131868A
CN101131868A CNA2007101469399A CN200710146939A CN101131868A CN 101131868 A CN101131868 A CN 101131868A CN A2007101469399 A CNA2007101469399 A CN A2007101469399A CN 200710146939 A CN200710146939 A CN 200710146939A CN 101131868 A CN101131868 A CN 101131868A
Authority
CN
China
Prior art keywords
circuit
counter
clock pulse
internal clock
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101469399A
Other languages
English (en)
Other versions
CN101131868B (zh
Inventor
藤泽宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN101131868A publication Critical patent/CN101131868A/zh
Application granted granted Critical
Publication of CN101131868B publication Critical patent/CN101131868B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

一种等待时间计数器，包括：具有并联的多个闩锁电路的点移位型FIFO电路，每个闩锁电路包括一个输入门和一个输出门，所述内部指令MDRDT被共同提供给所述输入门；以及可使任一输入门和任一输出门导通的选择器。选择器包括在选择输入门的选择动作和选择输出门的选择动作之间转换的计数器，并且计数器与内部时钟脉冲LCLK同步地输出二进制格式计数值。由于二进制格式的计数器以这种方式被使用，所以计数值本身不会造成差错。

Description

等待时间计数器
技术领域
[0001]
本发明涉及等待时间计数器。更具体地说，本发明涉及计数同步存储器中内部指令的等待时间的等待时间计数器。本发明还涉及包括设有等待时间计数器的半导体存储器件的数据处理系统。
背景技术
[0002]
以同步DRAM(同步动态随机存取存储器)为代表的同步存储器广泛用作个人计算机等的主存储器。同步存储器与存储控制器提供的时钟脉冲信号同步地输入和输出数据。因此，可通过使用更高的时钟脉冲来提高数据传送率。
[0003]
然而在同步DRAM中，因为DRAM核心不断地执行模拟操作，所以极弱的电荷需要用读出操作放大。因此，从读指令被发出到第一数据被输出的时间不可能被缩短。在读指令被发出而经过预定的延迟之后，第一数据与外部时钟同步地输出。
[0004]
该延迟一般称为“CAS等待时间”，并被设置成时钟周期的整数倍。例如，当CAS等待时间是5(CL＝5)时，在获得与外部时钟同步的读指令之后，第一数据在5个周期后与外部时钟同步地输出。换言之，第一数据在5个时钟脉冲后被输出。计算这些等待时间的计数器称为“等待时间计数器”。
[0005]
如Ho Young Song等15人在ISSCC 2003/17次会议/SRAM和DRAM/论文17.8(美国)，IEEE 2003，314页的“带“片上终止”的1.2Gb/s/pin双倍数据率的SDRAM”(“A 1.2G/s/pin Double Data RateSDRAM with On-Die-Termination”IS SCC 2003/SESSION 17/SRAMAND DRAM/PAPER 17.8，(United States)，IEEE，2003，p314)中描述的电路即等待时间计数器。该论文中描述的等待时间计数器包括：多个锁存读指令的闩锁电路；从任一闩锁电路中读取读指令的开关；通过顺序地循环闩锁电路来选择锁存读指令的闩锁电路的第一环形计数器；以及通过顺序地循环闩锁电路来选择读取读指令的闩锁电路的第二环形计数器。通过这样的设置，被锁存的读指令可在与第一环形计数器的计数值和第二环形计数器的计数值之间的差值对应的定时输出。
[0006]
然而因为不同的环形计数器用于输入和输出，所以当时钟脉冲频率变高时两个环形计数器的动作不易同步。有时不可能在复位时间同时复位两个环形计数器。因此等待时间的计数值偏离，因而导致故障。
发明内容
[0007]
为了解决以上问题，发明人提出了输入和输出共享一个环形计数器的方法。根据这种方法，环形计数器的值被用于输出值，而通过以预定值偏移环形计数器值而获得的值被用于输入值，因此可共享该环形计数器。
[0008]
然而，发明人反复调查的结果表明，环形计数器本身显然存在产生故障的可能性。换言之，环形计数器具有这样的配置：在循环连接的多个闩锁电路之中，有效电平(如高电平)被锁到任一闩锁电路上，且有效电平被锁到的闩锁电路循环地移动。然而在进入自更新模式或省电模式时，会有不良因素在某个时刻输出到内部时钟脉冲，从而使环形计数器处于不稳定的状态。
[0009]
当环形计数器处于不稳定状态时差错就会发生，有效电平被锁到多个闩锁电路上或非有效电平被锁到所有闩锁电路上。直到整个存储器被重启之前，该差错不能去除。因此，等待时间计数器不再能执行正常操作。
[0010]
本发明为解决上述问题而形成。因此，本发明的一个目标是提供经改进的等待时间计数器。
[0011]
本发明的另一个目标是提供不需要重启就可自动恢复的等待时间计算器，甚至当计数器暂时处于不稳定状态时也如此。
[0012]
本发明的以上和其它目标可通过与内部时钟脉冲同步地计数内部指令的等待时间的等待时间计数器来实现，该等待时间计数器包括：
具有多个并联的闩锁电路的点移位型FIFO电路，每个闩锁电路包括一个输入门和一个输出门，上述的内部指令共同地供给各输入门；以及
选择任一输入门并选择任一输出门的选择器，
该选择器包括改变选择输入门和输出门的选择操作的计数器，
计数器与内部时钟脉冲同步地输出二进制格式计数值。
[0013]
当计数器可输出二进制格式计数值时，计数器的类型就不会特别受到限制。例如，可以使用行波计数器。使用行波计数器存在的问题是，递增或递减时在较高位处改变被延迟。然而该问题可通过使用例如匹配每位的改变定时的延迟电路这样的装置来加以解决。
[0014]
在这种情况下，计数器的输出偏离内部时钟脉冲而延迟。然而该延迟可通过使用定时校正电路而得到修正，该电路与内部时钟脉冲同步地取得点移位型FIFO电路的输出。当延迟较大时，该定时校正电路可配置成使用多个级联的闩锁电路。特别地，在构成该定时校正电路的多个闩锁电路中，至少第一级闩锁电路与通过延迟内部时钟脉冲而获得的延迟时钟同步地动作，并且至少最后一级闩锁电路与内部时钟脉冲同步动作。通过这种设置，能够可靠地完成校正。
[0015]
如上所述，根据本发明，输出二进制格式计数值的计数器被用作控制由选择器执行的选择操作的计数器。从而可避免计数值引起差错。换言之，虽然环形计数器要求有效电平仅锁到一个闩锁电路上而其它状态为差错状态，但输出二进制格式计数值的计数器则没有这样的约束。
[0016]
相应地，即使当计数器暂时处于不稳定状态时以及当计数器的计数值结果被改变时，等待时间计数操作也全然不受影响。换言之，由于计数器自动从不稳定状态恢复，所以计数器可继续正常操作而不需要重启。
附图说明
[0017]
通过参考下面结合附图的本发明的详细描述，本发明的以上和其它目标、特性和优势将会变得更清晰，其中：
图1是本发明优选实施例的等待时间计数器的电路图；
图2是图1中所示的停止电路(stop circuit)的电路图；
图3是图1中所示的计数器、解码器和同步电路的电路图；
图4说明图1所示的计数器、解码器和同步电路的详细电路配置。
图5是图1中所示的移位电路的电路图；
图6A和6B是解释图5中所示的移位电路的功能的示意图；
图7是图1中所示的闩锁电路的电路图；
图8是解释图1中所示的等待时间计数器的动作的定时图；以及
图9是说明使用本发明适用的DRAM的数据处理系统的框图。
具体实施方式
[0018]
现在将结合附图详细解释本发明的优选实施例。
[0019]
图1是本发明的优选实施例的等待时间计数器100的电路图。
[0020]
本实施例的等待时间计数器100是CL计数器，它在读取操作中计数读指令的CAS等待时间。但本发明的应用并不限于这一领域。
[0021]
如图1所示，本实施例的等待时间计数器100包括含有多个并联的闩锁电路的点移位型FIFO电路160，以及控制该点移位型FIFO电路160的操作的选择器200。选择器200包括：与内部时钟脉冲LCLK同步地递增(或递减)计数值的计数器120；将计数器120的计数值解码的解码器130；将解码器130的输出与内部时钟脉冲LCLK同步的同步电路140；以及将同步电路140的输出移位的移位电路150。
[0022]
内部时钟脉冲LCLK是由DLL(延迟锁定环)电路(未示出)产生的时钟脉冲信号。为了在自更新模式或省电模式中降低功耗，停止电路110中断提供给等待时间计数器100的内部时钟脉冲LCLK。
[0023]
图2是停止电路100的电路图。
[0024]
如图2所示，停止电路100包括：接收空闲信号IDLE、自更新信号SR和省电信号PD的AND电路111；以及与内部时钟脉冲LCLK同步地取得AND电路111的输出的闩锁电路112。空闲信号IDLE、自更新信号SR和省电信号PD在正常操作模式期间都保持在高电平。因此，闩锁电路112的输出在正常操作模式期间也保持在高电平。
[0025]
闩锁电路112的输出被提供给NAND电路113的输入端中的一个。通过反相器114反转内部时钟脉冲LCLK而获得的信号被提供给NAND电路113的另一输入端。因此，在正常操作期间，停止电路110让内部时钟脉冲LCLK通过。
[0026]
另一方面，当空闲信号IDLE、自更新信号SR和省电信号PD中至少一个成为低电平时，即当等待时间计数器100进入空闲状态、自更新模式和省电模式中的任一个时，该低电平被取到闩锁电路112中。结果，NAND电路113中断内部时钟脉冲LCLK。
[0027]
已通过了停止电路110的内部时钟脉冲LCLK被提供给图1所示的计数器120和同步电路140。
[0028]
图3是计数器120、解码器130和同步电路140的电路图。图4示出计数器120、解码器130和同步电路140的更详细的电路配置。
[0029]
如图3所示，计数器120是具有级联的行波型触发器121～123的三位行波计数器。内部时钟脉冲LCLK被提供给触发器121的时钟端。因此，触发器121的输出位B1表示二进制信号的最低位。触发器122的输出位B2是二进制信号的第二位，而触发器123的输出位B3是二进制信号的最高位。触发器121的详细电路配置如图4所示。触发器121响应内部时钟脉冲LCLK从低电平到高电平的改变而将保持值反转。
[0030]
触发器121～123的输出位B1～B3被提供给解码器130。然而，输出位B1～B3不在同一时刻改变，而是从最低位起顺序地改变。换言之，最高位的改变被更多延迟。在本实施例中，用延迟电路101～103来避免改变时间之间的差异。这些延迟电路101～103各自具有对应于一级触发器的延迟量。
[0031]
如图3和图4所示，延迟电路101和102在触发器121和解码器130之间串联。因此，触发器121的输出位B1在给予两级触发器的延迟后输入到解码器130。延迟电路103在触发器122和解码器130之间联接。相应地，触发器122的输出位B2在给予一级触发器延迟后输入到解码器130。
[0032]
因此，输入到解码器130的位B1～B3的改变定时彼此基本一致。根据二进制格式的位B1～B3，解码器130将8(＝23)个输出中的任一个激励到高电平。解码器130的详细电路配置如图4所示。
[0033]
接收解码器130输出的同步电路140包括对应于解码器130输出的8个AND电路140-0～140-7。通过将内部时钟脉冲由延迟电路104～107延迟而得到的延迟时钟脉冲LCLK1，被共同连接到AND电路140-0～140-7。
[0034]
延迟电路104～106具有与延迟电路101～103相同的电路配置，并且这些延迟电路104～106中的每个都具有对应于一级触发器的延迟量。另一方面，延迟电路107具有对应于解码器130的操作时间的延迟量。特别地，延迟电路107具有图4中所示的电路配置。因此，相对于内部时钟脉冲LCLK的延迟时钟脉冲LCLK1的延迟量对应于计数器120的延迟时间与解码器130的延迟时间之和。
[0035]
因而，在解码器130的输出和延迟时钟脉冲LCLK1之间基本上没有偏离，并且可确保充分的操作容限。同步电路140的输出被用作输出门控制信号COT0～COT7。
[0036]
输出门控制信号COT0～COT7提供给图1中所示的移位电路150。移位电路150根据输出门控制信号COT0～COT7，产生输入门控制信号CIT0～CIT7。
[0037]
图5是移位电路150的电路图。
[0038]
如图5所示，移位电路150包括分别延迟输出门控制信号COT0～COT7的延迟电路151-0～151-7，以及分别接收延迟电路151-0～151-7的输出的多路调制器152-0～152-7。
[0039]
延迟电路151-0～151-7是为了使这些输出门控制信号COT0～COT7与外部时钟脉冲(CK)同步而偏移与内部时钟脉冲LCLK同步的输出门控制信号COT0～COT7的时间差的电路。多路调制器152-0～152-7是当输出门控制信号COT0～COT7中预定的一个成为高电平时，将输入门控制信号CIT0～CIT7作为输出而激励到高电平的电路。
[0040]
当输出门控制信号COT0～COT7中的哪个成为高电平时，输入门控制信号CIT0～CIT7应被设为高电平，这是对于多路调制器152-0～152-7中的每一个确定的。这种确定根据等待时间设置信号CL作出。
[0041]
图6A和6B是用于解释移位电路150功能的示意图。
[0042]
在图6A和6B中，外侧的环COT对应于输出门控制信号，内侧的环CIT对应于输入门控制信号。环COT和CIT对应刻度处的信号指示对应的信号。
[0043]
以下是更详细的说明。图6A是输出门控制信号COT0～COT7和输入门控制信号CIT0～CIT7之间的差值被设为“0”的例子。在这种情况下，当输出门控制信号COT0变为高电平时，相应的输入门控制信号CIT0变为高电平。当输出门控制信号COT1变为高电平时，相应的输入门控制信号CIT1变为高电平。换言之，当输出门控制信号COT k(其中k表示0到7的整数)对应于输入门控制信号CIT j(其中j表示0到7的整数)时，表明了j＝k的状态。
[0044]
另一方面，图6B是输出门控制信号COT0～COT7和输入门控制信号CIT0～CIT7之间的差值被设置为“7”的例子。这描述了内侧的环CIT向左移动7刻度的情形。在这种情况下，当输出门控制信号COT0变为高电平时，相应的输入门控制信号CIT7变为高电平。当输出门控制信号COT1变为高电平时，相应的输入门控制信号CIT0变为高电平。换言之，这表示了j-k＝7或j-k＝-1的状态。
[0045]
该差值可选地设为0到7的值。在差值被设定的状态下，输出门控制信号和输入门控制信号之间的对应关系被确定。这样，移位电路将输出门控制信号COT0～COT7移位来产生输入门控制信号CIT0～CIT7。
[0046]
选择器200以上述方式产生输出门控制信号COT0～COT7以及输入门控制信号CIT0～CIT7。所产生的控制信号被提供给图1中所示的点移位型FIFO电路160。
[0047]
点移位型FIFO电路包括8个闩锁电路160-0～160-7。闩锁电路160-0～160-7包括：触发器160f～167f；对应于这些触发器而提供的输入门160in～167in，以及输出门160out～167out。作为移位电路150的输出，输入门控制信号CIT0～CIT7分别提供给输入门160in～167in。作为同步电路140的输出，输出门控制信号COT0～COT7分别提供给输出门160out～167out。
[0048]
图7是闩锁电路160-0的电路图。
[0049]
如图7所示，当输入门控制信号CIT0变为高电平时，闩锁电路160-0的输入门160in打开，并且闩锁电路160-0取得读指令MDRDT。触发器160f保持所取得的读指令MDRDT。当输出门控制信号COT0变为高电平时，输出门160out打开，并且闩锁电路160-0输出所取得的读指令MDRDT。
[0050]
闩锁电路160-0设有复位电路160r。复位电路160r响应输出门控制信号COT0从高电平变为低电平的改变而擦除保持在触发器160f中的读指令MDRDT。当复位信号RESET变为高电平时，复位电路160r强制擦除保持在触发器160f中的读指令MDRDT。
[0051]
除了输入门控制信号CIT1～CIT7和输出门控制信号COT1～COT7分别提供给闩锁电路160-0～160-7之外，其它闩锁电路160-1～160-7也具有与图7中所示的闩锁电路160-0相同的电路配置。闩锁电路160-0～160-7的输出被共同连接，并被用作读指令DRCa。
[0052]
回到图1，本实施例的等待时间计数器100还包括连接在点移位型FIFO电路160的后级的定时校正电路170。
[0053]
定时校正电路170配置成具有级联的闩锁电路171～173。通过内部时钟脉冲LCLK被延迟电路174延迟而提供的延迟时钟脉冲LCLK2，作为定时信号连接到第一级闩锁电路171。另一方面，内部时钟脉冲LCLK作为定时信号直接连接到后级闩锁电路172和173上。
[0054]
这是因为，作为使用选择器200内的延迟电路101～107的结果，作为点移位型FIFO电路160的输出，读指令DRCa具有来自内部时钟脉冲LCLK的预定延迟。为了控制读出数据，读指令DRCa需要与内部时钟脉冲LCLK同步。为实现该同步，使用定时校正电路170。
[0055]
在本实施例中，第一级闩锁电路171产生偏离于内部时钟脉冲LCLK的延迟减小的读指令DRCb。后级的闩锁电路172和173进一步产生与内部时钟脉冲LCLK完全同步的读指令DRCc。当单个闩锁电路被用来避免偏离于内部时钟脉冲LCLK的延迟时，有闩锁容限不够的风险。所以，用多个闩锁电路171～173来避免此风险。因此，当内部时钟脉冲LCLK的延迟很小时，并不总是需要使用多个闩锁电路。
[0056]
本实施例的等待时间计数器100的配置如上所述。本实施例的等待时间计数器100的操作在下面说明。
[0057]
图8是解释本实施例的等待时间计数器100的动作的定时图。
[0058]
图8是读指令RD与外部时钟脉冲CK的边沿0同步发出的例子。如图8所示，从读指令RD发出直到内部读指令MDRDT产生花费了预定的时间。根据移位电路150的输出，读指令MDRDT被保持在组成点移位型FIFO电路160的8个触发器160f～167f中的任一个中。本例说明了输入门控制信号CIT7在读指令MDRDT产生的定时被选择的状态。因此，本例中，读指令MDRDT被存储在触发器167f中。
[0059]
存储在触发器167f中的读指令MDRDT被保持在触发器167f中，直到输出门控制信号COT7在计数器120递增时被选择。当输出门控制信号COT7被选择时，读指令DRCa作为点移位型FIFO电路160的输出被启用。然后，读指令DRCa与内部时钟脉冲LCLK同步地进到闩锁电路171～173，并作为读指令DRCc从最后一级闩锁电路173输出。
[0060]
读指令DRCc与内部时钟脉冲LCLK同步。读出数据DQ实际上通过该读指令DRCc输出。
[0061]
然后，当动作进入自更新模式或省电模式时，图1中所示的停止电路110中断内部时钟脉冲LCLK。结果，等待时间计数器100停止工作。在这种情况下，取决于定时，不良因素有时会输出到内部时钟脉冲LCLK，导致计数器120有时处于不稳定状态。
[0062]
然而，本实施例的等待时间计数器100的计数值本身是没有意义的，并且当递增(或递减)在正常操作期间被正确执行时不会有任何问题。换言之，计数值本身不引起差错。即使当计数值由于计数器120的不稳定状态而改变时，等待时间计数器100也可连续地执行下一动作。
[0063]
如上所述，采用本实施例的等待时间计数器100，可防止由内部时钟脉冲LCLK的不良因素引起的差错。
[0064]
再有，因为读指令MDRDT在等待时间计数期间被保持在点移位型FIFO电路160中的一个触发器中，可确保足够的时间裕度来使要同步的读指令从外部时钟脉冲CK移位到内部时钟脉冲LCLK。
[0065]
如上所述，根据本发明，输出二进制格式计数值的计数器被用作控制由选择器执行的选择操作的计数器。因此，可避免计数值引起差错的情况。换言之，虽然环形计数器要求有效电平只锁到一个闩锁电路上且其它状态为差错状态，但输出二进制格式计数值的计数器则没有这样的约束。
[0066]
相应地，即使当计数器暂时处于不稳定状态且计数器的计数值结果改变时，等待时间计数操作也完全不受影响。换言之，因为计数器自动地从不稳定的状态恢复，所以计数器可继续正常操作而不需要重启。
[0067]
本发明最适用于半导体存储器件，特别是DRAM。
[0068]
图9是表示设有应用本发明的DRAM的数据处理系统的框图。
[0069]
图9中所示的数据处理系统300包括数据处理器320以及采用本发明的DRAM 330，通过系统总线310彼此连接。数据处理器320可从至少一个微处理器(MPU)和数字信号处理器(DSP)中进行选择。图9中为了简化，数据处理器320和DRAM 330通过系统总线310连接，但它们也可不通过系统总线310而通过局部总线来连接。
[0070]
为了简化，图9中数据处理系统300仅采用一组系统总线310，但也可设置通过连接器连接到系统总线310的串行总线或并行总线。如图9所示，存储设备340、I/O设备350和ROM 360连接到系统总线310上。然而，对数据处理系统300来说它们并非必需的部件。
[0071]
存储设备340至少可从硬盘驱动器、光盘驱动器和闪存设备中进行选择。I/O设备350可从显示设备如液晶显示器(LCD)和输入设备如键盘或鼠标中进行选择。I/O设备350可包括输入或输出设备。尽管如图9所示的每个部件设有一个，但是在数据处理系统中也可设置两个或更多个相同的部件。
[0072]
本发明不限于上述实施例，而是可在权利要求书详述的本发明的范围内作出各种修改，自然这些修改均落在在本发明的范围内。

Claims (11)

1.一种与内部时钟脉冲同步地计数内部指令的等待时间的等待时间计数器，所述等待时间计数器包括：
设有多个并联的闩锁电路的点移位型FIFO电路，各闩锁电路包含一个输入门和一个输出门，所述内部指令共同提供给所述输入门；以及
选择任一所述输入门并选择任一所述输出门的选择器，
所述选择器包含改变选择所述输入门和输出门之选择操作的计数器，
所述计数器与所述内部时钟脉冲同步地输出二进制格式计数值。
2.如权利要求1所述的等待时间计数器，其中，所述计数器包含匹配构成计数值的多个位的改变定时的调整电路。
3.如权利要求2所述的等待时间计数器，其中，所述计数器是行波计数器，所述调整电路是延迟电路。
4.如权利要求1至3中任一项所述的等待时间计数器，其中，所述选择器还包含解码二进制格式计数值的解码器，根据所述解码器的输出值指定待选的所述输入门和所述输出门中的一个。
5.如权利要求4所述的等待时间计数器，其中，
所述选择器还包括同步电路，该电路与通过延迟所述内部时钟脉冲而得到的第一延迟时钟脉冲同步地向所述点移位型FIFO电路提供所述解码器的输出；
所述第一延迟时钟脉冲偏离于所述内部时钟脉冲的延迟量，相当于所述计数器的延迟时间与所述解码器的延迟时间之和。
6.如权利要求4所述的等待时间计数器，其中，所述选择器还包含移位电路，该电路根据所述输入门和所述输出门之间的预定关系指定待选的输入门和输出门中的另一个。
7.如权利要求6所述的等待时间计数器，其中，所述移位电路可根据设定信号改变所述输入门与所述输出门之间的预定关系。
8.如权利要求1至3中任一项所述的等待时间计数器，还包括定时校正电路，该电路共同连接到所述输出门并与所述内部时钟脉冲同步地取得所述点移位型FIFO电路的输出。
9.如权利要求8所述的等待时间计数器，其中，所述定时校正电路包含多个串联的闩锁电路，并且在所述定时校正电路包含的所述多个闩锁电路中，至少第一级闩锁电路与通过延迟所述内部时钟脉冲而获得的第二延迟时钟脉冲同步地动作，且至少最后一级闩锁电路与所述内部时钟脉冲同步地动作。
10.一种与内部时钟脉冲同步地计数内部指令的等待时间的等待时间计数器，所述等待时间计数器包含：
n个闩锁电路(其中n表示等于或大于2的整数)；以及
允许所述内部指令输入到第j(其中j表示从0到n-1的整数)个闩锁电路并允许所述内部指令输出到第k(其中k表示从0到n-1的整数)个闩锁电路的选择器，
所述选择器包括与内部时钟脉冲同步地递增或递减值j和k中的一个值的二进制型计数器，以及根据所述一个值产生j和k中另一值、同时保持值j-k或k-j为定值的移位电路。
11.数据处理系统，包括数据处理器和含有等待时间计数器的半导体存储器件，所述等待时间计数器与内部时钟脉冲同步地计数内部指令的等待时间，其中所述等待时间计数器包含：
具有多个并联的闩锁电路的点移位型FIFO电路，各闩锁电路有一个输入门和一个输出门，所述内部指令共同提供给所述输入门；以及
选择任一所述输入门并选择任一所述输出门的选择器，
所述选择器包含改变选择所述输入门和输出门之选择操作的计数器，
所述计数器与所述内部时钟脉冲同步地输出二进制格式计数值。
CN2007101469399A 2006-08-21 2007-08-21 等待时间计数器 Expired - Fee Related CN101131868B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006224575A JP4400601B2 (ja) 2006-08-21 2006-08-21 レイテンシカウンタ
JP2006-224575 2006-08-21
JP2006224575 2006-08-21

Publications (2)

Publication Number Publication Date
CN101131868A true CN101131868A (zh) 2008-02-27
CN101131868B CN101131868B (zh) 2012-07-04

Family

ID=39101246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101469399A Expired - Fee Related CN101131868B (zh) 2006-08-21 2007-08-21 等待时间计数器

Country Status (4)

Country Link
US (1) US7630275B2 (zh)
JP (1) JP4400601B2 (zh)
CN (1) CN101131868B (zh)
TW (1) TWI363348B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109960311A (zh) * 2017-12-22 2019-07-02 联发科技股份有限公司 时钟设定方法及其装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4477637B2 (ja) * 2004-06-23 2010-06-09 大塚化学株式会社 有機アンチモン化合物、その製造方法、リビングラジカル重合開始剤、それを用いるポリマーの製造方法及びポリマー
JP4745782B2 (ja) * 2005-10-05 2011-08-10 エルピーダメモリ株式会社 半導体記憶装置
JP5666077B2 (ja) * 2007-07-04 2015-02-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． アドレスカウンタ及びこれを有する半導体記憶装置、並びに、データ処理システム
JP5420827B2 (ja) * 2007-07-04 2014-02-19 ピーエスフォー ルクスコ エスエイアールエル アドレスカウンタ及びこれを有する半導体記憶装置、並びに、データ処理システム
JP2009020932A (ja) * 2007-07-10 2009-01-29 Elpida Memory Inc レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム
JP5474315B2 (ja) 2008-05-16 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム
JP5456275B2 (ja) 2008-05-16 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル カウンタ回路、レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム
JP5410075B2 (ja) * 2008-11-11 2014-02-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置および遅延路の制御方法
JP2011060354A (ja) 2009-09-08 2011-03-24 Elpida Memory Inc レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム
JP2011060355A (ja) 2009-09-08 2011-03-24 Elpida Memory Inc レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム
JP2011060353A (ja) 2009-09-08 2011-03-24 Elpida Memory Inc レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム
US8266471B2 (en) * 2010-02-09 2012-09-11 Mosys, Inc. Memory device including a memory block having a fixed latency data output
JP5595240B2 (ja) * 2010-11-17 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
WO2014129386A1 (ja) * 2013-02-19 2014-08-28 ピーエスフォー ルクスコ エスエイアールエル コマンドｆｉｆｏ回路
JP2014099238A (ja) * 2014-01-08 2014-05-29 Ps4 Luxco S A R L 半導体装置
JP5661208B2 (ja) * 2014-02-05 2015-01-28 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． レイテンシカウンタ
CN106849041B (zh) * 2017-03-27 2018-12-18 上海华力微电子有限公司 一种浪涌电流控制模块及其方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01291321A (ja) 1988-05-18 1989-11-22 Mitsubishi Electric Corp 論理回路
JPH03250497A (ja) 1990-02-27 1991-11-08 Sanyo Electric Co Ltd シフトレジスタ
JP3204744B2 (ja) 1992-07-22 2001-09-04 株式会社東芝 信号遅延メモリ回路
JPH06224746A (ja) 1993-01-25 1994-08-12 Olympus Optical Co Ltd 同期式カウンタ回路
JPH08180667A (ja) 1994-12-26 1996-07-12 Fujitsu Ltd 半導体記憶装置
JP4057084B2 (ja) 1996-12-26 2008-03-05 株式会社ルネサステクノロジ 半導体記憶装置
JPH11176158A (ja) * 1997-12-10 1999-07-02 Fujitsu Ltd ラッチ回路、データ出力回路及びこれを有する半導体装置
JP2001319500A (ja) * 2000-05-10 2001-11-16 Mitsubishi Electric Corp 半導体集積回路装置
US6728162B2 (en) * 2001-03-05 2004-04-27 Samsung Electronics Co. Ltd Data input circuit and method for synchronous semiconductor memory device
JP4419074B2 (ja) 2004-11-15 2010-02-24 エルピーダメモリ株式会社 半導体記憶装置
US7170819B2 (en) * 2005-05-04 2007-01-30 Infineon Technologies Ag Integrated semiconductor memory device for synchronizing a signal with a clock signal
JP4745782B2 (ja) 2005-10-05 2011-08-10 エルピーダメモリ株式会社 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109960311A (zh) * 2017-12-22 2019-07-02 联发科技股份有限公司 时钟设定方法及其装置

Also Published As

Publication number Publication date
JP4400601B2 (ja) 2010-01-20
CN101131868B (zh) 2012-07-04
TWI363348B (en) 2012-05-01
TW200816197A (en) 2008-04-01
JP2008047267A (ja) 2008-02-28
US7630275B2 (en) 2009-12-08
US20080043566A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
CN101131868B (zh) 等待时间计数器
US7826305B2 (en) Latency counter, semiconductor memory device including the same, and data processing system
JP4790023B2 (ja) デジタルｄｌｌ回路
US8040752B2 (en) Counter circuit, latency counter, semiconductor memory device including the same, and data processing system
US7898900B2 (en) Latency counter, semiconductor memory device including the same, and data processing system
JP4310636B2 (ja) デジタル遅延固定ループ
JP5055448B2 (ja) ディレイロックループのディレイロック状態の情報の使用が可能な半導体素子
US7715272B2 (en) Semiconductor device having latency counter
US7098712B2 (en) Register controlled delay locked loop with reduced delay locking time
KR101009335B1 (ko) 반도체 메모리 장치 및 그 구동방법
US20050270890A1 (en) Circuit and method for detecting frequency of clock signal and latency signal generation circuit of semiconductor memory device with the circuit
US20030112688A1 (en) Refresh control method of semiconductor memory device and semiconductor memory device comprising the same control method
US7679408B2 (en) Glitchless clock multiplexer optimized for synchronous and asynchronous clocks
US20070296472A1 (en) Local coarse delay units
US20090003097A1 (en) Output control signal generating circuit
US7848178B2 (en) Semiconductor memory device and method for operating the same
US20130205157A1 (en) Data transfer operation completion detection circuit and semiconductor memory device provided therewith
US20110058444A1 (en) Latency counter, semiconductor memory device including the same, and data processing system
US7782682B2 (en) Semiconductor device with circuitry for efficient information exchange
US7454649B2 (en) Marginless status determination circuit
US9183904B2 (en) Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path
US20160321196A1 (en) Circuit for controlling access to memory using arbiter
JP2008118179A (ja) 半導体集積回路
US7447111B2 (en) Counter control signal generating circuit
US20240119987A1 (en) Counting control circuit and method, and semiconductor memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130826

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130826

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan, Japan

Patentee before: Elpida Memory Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20150821

EXPY Termination of patent right or utility model