CN101176163A - 编程存储器装置 - Google Patents

编程存储器装置 Download PDF

Info

Publication number
CN101176163A
CN101176163A CNA2006800160540A CN200680016054A CN101176163A CN 101176163 A CN101176163 A CN 101176163A CN A2006800160540 A CNA2006800160540 A CN A2006800160540A CN 200680016054 A CN200680016054 A CN 200680016054A CN 101176163 A CN101176163 A CN 101176163A
Authority
CN
China
Prior art keywords
voltage
memory cell
target memory
storage arrangement
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800160540A
Other languages
English (en)
Inventor
德尊格·H·阮
本杰明·路易
哈戈普·A·纳扎里安
阿龙·叶
韩真晚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101176163A publication Critical patent/CN101176163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Abstract

通过以下步骤来编程存储器装置(100)的目标存储器单元：向包括所述目标存储器单元的字线施加编程电压(324、336、342)；确定所述目标存储器单元是否被编程；以及如果确定所述目标存储器单元未被编程，那么将所述编程电压增加阶跃电压(334、340)。初始编程电压(324)和所述阶跃电压每一者可在制造所述存储器装置之后进行选择。

Description

编程存储器装置
技术领域
本发明大体上涉及存储器装置，且明确地说，本发明涉及编程存储器装置。
背景技术
典型的快闪存储器包含包括许多存储器单元的存储器阵列。所述存储器单元中的每一者包括嵌入在MOS晶体管中的浮动栅极。所述单元通常被分组成称为“擦除块”的扇区。可通过使电荷穿隧到浮动栅极来选择性地对擦除块内的每一单元进行电编程。通常通过块擦除操作来从浮动栅极移除负电荷，其中在单个操作中擦除所述擦除块中的所有浮动栅极存储器单元。
两个常见类型的快闪存储器阵列结构是“与非”和“或非”结构，这样说是因为每一结构的基本存储器单元配置分别与基本“与非”或“或非”门电路具有相似之处。在或非阵列结构中，将存储器阵列的浮动栅极存储器单元布置成矩阵。阵列矩阵的每一浮动栅极存储器单元的栅极按行连接到字选择线(字线)，且其漏极连接到列位线。每一浮动栅极存储器单元的源极通常连接到共用源极线。或非结构浮动栅极存储器阵列由行解码器存取，所述行解码器通过选择连接到浮动栅极存储器单元栅极的字线来启动浮动栅极存储器单元行。选定存储器单元行接着通过使不同电流(如果在编程状态或非编程状态中)从连接的源极线流动到连接的列位线来将其存储的数据值放置在列位线上。
与非阵列结构也将其浮动栅极存储器单元阵列布置成矩阵，使得所述阵列的每一浮动栅极存储器单元的栅极按行连接到字线。然而，每一存储器单元并不直接连接到源极线和列位线。而是，所述阵列的存储器单元一起布置成串，每一串通常具有8个、16个、32个或更多存储器单元，所述串中的存储器单元在共用源极线与共用列位线之间以源极到漏极方式串联连接在一起。与非结构浮动栅极存储器阵列接着由行解码器存取，所述行解码器通过选择连接到浮动栅极存储器单元栅极的字选择线来启动浮动栅极存储器单元行。连接到每一串的未选定存储器单元的栅极的字线经驱动以作为穿过晶体管操作，从而允许其以不受其存储数据值限制的方式传递电流。接着，电流通过串联连接串的每一浮动栅极存储器单元从源极线流动到列位线，这仅受每一串中经选定来读取的存储器单元的限制。进而将选定存储器单元行的当前经编码存储数据值放置在列位线上。
用于与非结构快闪存储器的两种常见编程技术是“升压位线”和“升压源极线”。在这些技术中，向串的选定浮动栅极晶体管的栅极施加高电压，而在通过模式下从连接的位线或从连接到浮动栅极晶体管串的相对末端的源极线接通其余晶体管。
随着装置继续减小尺寸，对应于各个数据值的阈值电压范围也变得较小。这使得编程更为困难，因为数据值之间的区别变得较不明显。
发明内容
对于一个实施例来说，本发明提供一种编程存储器装置的目标存储器单元的方法，其包括：向包括目标存储器单元的字线施加编程电压；确定目标存储器单元是否被编程；以及如果确定目标存储器单元未被编程，那么将编程电压增加阶跃电压。初始编程电压和阶跃电压每一者可在制造存储器装置之后进行选择。
对于另一实施例来说，本发明提供一种存储器装置，其包括：存储器单元阵列；第一寄存器，其用于存储对应于初始编程电压的值；第二寄存器，其用于存储对应于电压阶跃的值；以及控制电路，其耦合到所述存储器单元阵列和所述第一及第二寄存器。所述控制电路适于在编程目标存储器单元期间迭代地向目标存储器单元的控制栅极施加编程电压，在第一迭代中施加大体上等于初始编程电压的编程电压，且在连续迭代期间将编程电压增加大体上等于电压阶跃的量。第一和第二寄存器可在制造之后进行编程。
本发明的其它实施例包括具有变化范围的方法和装置。
附图说明
图1是根据本发明实施例的存储器系统的方框图说明。
图2说明根据本发明另一实施例的存储器阵列。
图3说明根据本发明另一实施例的施加到存储器阵列的波形。
具体实施方式
在以下对本发明的详细描述中，参看形成本发明的一部分的附图，且在附图中以说明方式展示可实践本发明的特定实施例。在所述图式中，在若干视图中相同数字始终描述大体类似的组件。充分详细地描述这些实施例，以使得所属领域的技术人员能够实践本发明。可利用其它实施例，且可在不脱离本发明范围的情况下作出结构、逻辑和电气改变。因此，不应在限制意义上看待以下详细描述，且本发明的范围仅由所附权利要求书和其等效物来界定。
图1是根据本发明实施例的存储器系统的方框图说明。所述存储器系统包括例如快闪存储器装置(例如，与非快闪)的存储器装置100。存储器装置100包括具有以行和列形式布置的多个存储器单元的存储器阵列102。对于一个实施例来说，所述存储器单元中的每一者可包括能够保持电荷以用于数据的非易失性存储的浮动栅极场效晶体管。可通过对浮动栅极充电来单独对所述单元中的每一者进行电编程。
可将存储器阵列102的行布置成块，其中存储器块是存储器阵列102的某离散部分。各个字线一般仅延伸到一个存储器块，而位线可延伸到多个存储器块。一般可按块来擦除存储器单元。然而，可独立于块结构来将数据存储在存储器阵列102中。
可使用由地址寄存器112经由地址信号连接130接收到的外部提供的位置地址来存取存储器阵列102。通过使用包括解码和选择电路的存取电路114，可解码地址信号，且响应于经解码地址信号来选择一个或一个以上目标存储器单元。
经由数据连接132通过I/O电路122输入和输出数据。I/O电路122包括数据输出寄存器、输出驱动器和输出缓冲器。提供命令执行逻辑124以控制存储器装置100响应于经由控制信号连接128接收到的控制信号的基本操作。对于一个实施例来说，命令执行逻辑124包括微调电路125。微调电路125适于存储由状态机226用来控制对存储器阵列102的操作的控制参数值。还可提供状态机126(其在一个实施例中包括高电压产生电路)以控制对存储器阵列和存储器单元执行的特定操作。命令执行逻辑124和/或状态机126可通常称为控制电路127，其用以控制读取、写入、擦除和其它存储器操作。控制电路127适于促进各种实施例的方法。数据连接132通常用于双向数据通信。存储器可耦合到外部处理器150以进行操作。处理器150的实例包括个人计算机中的存储器控制器。
微调电路125适于存储由状态机126用来控制对存储器阵列102的操作的控制参数值。具体地说，微调电路125可包括可在制造存储器装置之后存储控制参数值的寄存器。示范性控制参数包括用于调节施加到存储器阵列102的电压脉冲的量值和持续时间以进行编程和擦除操作的参数。
所属领域的技术人员将了解，可提供额外的电路和控制信号，且已经简化了图1的存储器装置以有助于集中在本发明上。将进一步了解，希望上文对存储器装置的描述提供对存储器的一般了解，而不是对典型存储器装置的所有元件和特征的完整描述。
图2说明根据本发明另一实施例的作为存储器阵列102的一部分的与非存储器阵列200。如图2所示，存储器阵列200包括字线2021到202N和相交局部位线2041到204M。为了便于在数字环境中寻址，字线202的数目和位线204的数目每一者为2的某幂，例如256个字线202以及4,096个位线204。
存储器阵列200包括与非串2061到206M。每一与非串包括浮动栅极晶体管2081到208N，其每一者位于字线202与局部位线204的相交处。浮动栅极晶体管208表示用于存储数据的非易失性存储器单元。每一与非串206的浮动栅极晶体管208在源极选择门210(例如，场效晶体管(FET))与漏极选择门212(例如，FET)之间以源极到漏极方式串联连接。每一源极选择门210位于局部位线204与源极选择线214的相交处，而每一漏极选择门212位于局部位线204与漏极选择线215的相交处。
每一源极选择门210的源极连接到共用源极线216。每一源极选择门210的漏极连接到相应与非串206的第一浮动栅极晶体管208的源极。举例来说，源极选择门2101的漏极连接到相应与非串2061的浮动栅极晶体管2081的源极。每一源极选择门210的控制栅极220连接到源极选择线214。共用源极线通常连接在两个不同与非阵列的与非串的源极选择门之间。因此，所述两个与非阵列共享所述共用源极线。
每一漏极选择门212的漏极在漏极接点228处连接到相应与非串的局部位线204。举例来说，漏极选择门2121的漏极在漏极接点2281处连接到相应与非串2061的局部位线2041。每一漏极选择门212的源极连接到相应与非串206的最后浮动栅极晶体管208N的漏极。举例来说，漏极选择门2121的源极连接到相应与非串2061的浮动栅极晶体管208N的漏极。两个与非串通常共享同一漏极接点。
如图2所示，浮动栅极晶体管208的典型构造包括源极230和漏极232、浮动栅极234以及控制栅极236。浮动栅极晶体管208将其控制栅极236耦合到字线202。浮动栅极晶体管208的列是耦合到给定局部位线204的与非串206。浮动栅极晶体管208的行是共同耦合到给定字线202的那些晶体管。
图3说明施加到存储器阵列(例如图2的存储器阵列200)的波形，其用于编程包括目标存储器单元的字线的目标存储器单元。在时间t1处开始，源极线216的电压SL从电压电平302(例如，约0伏)增加到时间t2处的电压电平304(例如Vcc，例如约1.8伏)。在时间t1与t2之间的时间间隔期间，漏极选择线215的电压SG(D)和(因此)每一漏极选择门212的控制栅极的电压从电压电平306(例如，约Vss或0伏)增加到峰值电压电平308(例如，Vcc)，且接着在时间t2处减小到电压电平310。对于一个实施例来说，在制造存储器装置100之后，将电压电平310编程到(例如)存储器装置100的微调电路125的寄存器中。对于另一实施例来说，所述寄存器是二位寄存器，其可经编程以存储对应于电压电平310的四个不同控制参数值。
在编程期间，源极选择线215的电压SG(S)和(因此)每一源极选择门212的控制栅极的电压被维持在电压电平312(例如，Vss或0伏)。位线204的电压BL被维持在用于编程逻辑低的电压电平314(例如，0伏)，或从时间t1处的电压电平314增加到时间t2处的电压电平316(例如1.8伏)。电压电平316对应于抑制电压，其用以防止编程以将位线的选定存储器单元保持在擦除状态中，且因此使所述单元为未充电的(例如，处于逻辑高)。对于一个实施例来说，在时间t1与t2之间的时间间隔的长度为固定的，或在制造存储器装置期间(例如)通过使用金属选择来进行硬编程。
所属领域的技术人员将了解，电压BL可针对一个或一个以上第一位线而维持在电压电平332，以用于将所述一个或一个以上第一位线中每一者的选定存储器单元编程为逻辑低值，且电压BL可针对一个或一个以上第二位线而增加到电压电平316，以用于有效地将所述一个或一个以上第二位线中每一者的选定存储器单元编程(维持)为逻辑高值。
在时间t2处开始，一个或一个以上不包括目标存储器单元的字线202的电压WLUS从电压电平320(例如，约0伏)增加到时间t3处的电压电平322，且保持在电压电平322直到时间t5。对于此情形，电压电平322不足以编程存储器单元，且通常称为穿过电压。此穿过电压具有这样的效果：不管所述一个或一个以上不包括目标存储器单元的字线的存储器单元的内部浮动栅极的编程状态如何，将所述存储器单元变成接通状态，从而允许其将位线的位线电压BL传递到目标存储器单元。对于一个实施例来说，在制造存储器装置100之后，将电压电平322编程到(例如)存储器装置100的微调电路125的寄存器中。对于另一实施例来说，所述寄存器是二位寄存器，其可经编程以存储对应于电压电平322的四个不同控制参数值。
包括目标存储器单元的字线(下文称为选定字线)的电压WLS从时间t2处的电压电平320增加到时间t3处的电压电平322。选定字线的电压WLS进一步从时间t3处的电压电平322增加到时间t4处的初始编程电压电平324，且维持在电压电平324直到时间t5。对于一个实施例来说，在制造存储器装置100之后，将初始编程电压电平324编程到(例如)存储器装置100的微调电路125的寄存器中。对于另一实施例来说，所述寄存器是二位寄存器，其可经编程以存储对应于初始编程电压电平324的四个不同控制参数值。
对于一个实施例来说，在制造存储器装置100之后，将在时间t2与t3之间的时间间隔的长度编程到(例如)存储器装置100的微调电路125的寄存器中。对于另一实施例来说，所述寄存器是二位寄存器，其可经编程以存储对应于时间t2与t3之间的时间间隔的长度的四个不同控制参数值。请注意，时间t2与t3之间的时间间隔的长度是允许施加到所述一个或一个以上未选定字线的电压WLUS和施加到所述选定字线的电压WLS从电压电平320增加到电压电平322(即，穿过电压)的时间。对于另一实施例来说，在制造存储器装置100之后，将时间t3与t5之间的时间间隔的长度编程到(例如)存储器装置100的微调电路125的寄存器中。对于另一实施例来说，所述寄存器是二位寄存器，其可经编程以存储对应于时间t3与t5之间的时间间隔的长度的四个不同控制参数值。请注意，时间t3与t5之间的时间间隔的长度是向选定字线施加编程电压的时间。
在时间t5处，电压WLS从初始编程电压电平324放电到电压电平322，且电压WLS和WLUS从电压电平322放电到电压电平326(例如，约0伏)。在时间t6之后开始，执行编程校验。请注意，对于一个实施例来说，在电压WLS和电压WLUS放电之后，电压SL和SG(D)分别从电压电平304和310放电到电压电平328和330(例如，约0伏)。对于另一实施例来说，如图6所示，在编程检验之前，在时间t6处开始，电压SG(D)放电。请进一步注意，对于一个实施例来说，在电压WLS和电压WLUS放电之后，电压BL从电压电平316放电到电压电平332(例如，约0伏)。
如果编程校验指示选定字线的目标存储器单元被编程，那么完成编程。否则，通过如上所述且如图3所示那样设定电压BL、SL、WLUS、SG(S)和SG(D)来进行编程选定字线的目标存储器单元的另一尝试。然而，为了此编程尝试，向初始编程电压电平324添加阶跃电压334，使得电压WLS对于一个实施例来说从时间t2处的电压电平320增加到时间t3处的电压电平322，且随后从时间t3处的电压电平322增加到时间t4处的第二编程电压电平336，且保持在电压电平336直到时间t5。请注意，初始编程电压电平324与第二编程电压电平336之间的差值为阶跃电压334。在时间t5处及此后，如上所述且如图3所示那样所述过程继续进行。明确地说，电压WLS从初始编程电压电平336放电到电压电平322；电压WLS和WLUS从电压电平322放电到电压电平326；且在时间t6之后开始，执行编程校验。
如果编程校验指示选定字线的目标存储器单元被编程，那么完成编程。否则，通过如上所述且如图3所示那样设定电压BL、SL、WLUS、SG(S)和SG(D)且如图3所示那样将电压WLS从第二编程电压电平336增加电压阶跃340而增加到第三编程电压电平342，来进行编程选定字线的目标存储器单元的另一尝试，且重复上述过程以确定选定字线的目标存储器单元是否被编程。以迭代过程重复这个过程，直到选定字线的目标存储器单元被编程为止。
对于一个实施例来说，在制造存储器装置100之后，(例如)通过使用存储器装置100的微调电路125来在寄存器中编程电压阶跃。对于另一实施例来说，所述寄存器是二位寄存器，其可经编程以存储对应于电压阶跃的四个不同控制参数值。
请注意，当施加到耦合于包括目标存储器单元的与非串的位线的电压BL维持在电压电平314时，编程电压与电压BL之间的差值使得在编程电压达到适当值时可编程目标存储器单元。然而，当施加到耦合于包括目标存储器单元的与非串的位线的电压BL处于电压电平316(例如，抑制电压)时，编程电压与电压BL之间的差值使得防止目标存储器单元被编程，例如目标存储器保持在擦除状态。
结论
本发明通过允许在编程电压/时间中具有各种初始值和递增改变来允许补偿处理中的变化。通过允许初始编程电压和递增改变的变化，可在制造之后调整装置性能。这甚至有利于使装置具有不同性能特征，从而允许制造商提供编程速度变化而不需要库存多种装置。
虽然本文已经说明并描述了特定实施例，但所属领域的技术人员将了解，可用经计划以实现相同目的的任何布置替代所展示的特定实施例。所属领域的技术人员将容易了解本发明的许多修改。因此，希望本申请案涵盖本发明的任何修改或改变。显然，希望本发明仅由所附权利要求书和其等效物来限制。

Claims (36)

1.一种编程存储器装置的目标存储器单元的方法，其包含：
向包括所述目标存储器单元的字线施加编程电压；
确定所述目标存储器单元是否被编程；以及
如果确定所述目标存储器单元未被编程，那么将所述编程电压增加阶跃电压；
其中初始编程电压和所述阶跃电压每一者可在制造所述存储器装置之后进行选择。
2.根据权利要求1所述的方法，其中所述初始编程电压选自多个初始编程电压。
3.根据权利要求1到2中任一权利要求所述的方法，其中所述阶跃电压选自多个阶跃电压。
4.根据权利要求1到3中任  权利要求所述的方法，其进一步包含在向包括所述目标存储器单元的所述字线施加所述编程电压的同时向不包括所述目标存储器单元的字线施加穿过电压，其中所述穿过电压不足以编程存储器单元且启动不包括所述目标存储器单元的所述字线的存储器单元。
5.根据权利要求4所述的方法，其中所述穿过电压可在制造所述存储器装置之后进行选择。
6.根据权利要求5所述的方法，其中所述穿过电压选自多个穿过电压。
7.根据权利要求4所述的方法，其进一步包含设定允许将向不包括所述目标存储器单元的字线施加的电压和向包括所述目标存储器单元的所述字线施加的电压从初始电平增加到所述穿过电压的时间长度。
8.根据权利要求7所述的方法，其中所述时间长度可在制造所述存储器装置之后进行选择。
9.根据权利要求8所述的方法，其中设定所述时间长度包含从多个时间长度中选择所述时间长度。
10.根据权利要求1到4中任一权利要求所述的方法，其进一步包含向源极线施加电压，所述源极线通过源极选择门选择性地耦合到包括所述目标存储器单元的存储器单元与非串。
11.根据权利要求10所述的方法，其中向所述源极线施加电压包含向所述源极线施加Vcc。
12.根据权利要求1到4中任一权利要求所述的方法，其进一步包含向耦合到漏极选择门的控制栅极的漏极选择线施加电压，所述漏极选择门选择性地将位线耦合到包括所述目标存储器单元的存储器单元与非串。
13.根据权利要求12所述的方法，其中向所述漏极选择线施加所述电压包含将施加到所述漏极选择线的所述电压从第一电压电平增加到第二电压电平且将施加到所述漏极选择线的所述电压从所述第二电平减小到第三电压电平，其中在向包括所述目标存储器单元的所述字线施加所述编程电压的同时，向所述漏极选择线施加所述第三电压电平。
14.根据权利要求13所述的方法，其中所述第三电压电平可在制造所述存储器装置之后进行选择。
15.根据权利要求14所述的方法，其中所述第三电压电平选自多个第三电压电平。
16.根据权利要求13所述的方法，其中所述第二电压电平是Vcc。
17.根据权利要求16所述的方法，其中所述第三电压介于Vss与Vcc之间。
18.根据权利要求1到4中任一权利要求所述的方法，其进一步包含向耦合到源极选择门的控制栅极的源极选择线施加电压，所述源极选择门将源极线选择性地耦合到包括所述目标存储器单元的存储器单元与非串。
19.根据权利要求18所述的方法，其中向所述源极选择线施加所述电压包含向所述源极选择线施加Vss。
20.根据权利要求1到4中任一权利要求所述的方法，其进一步包含向位线施加电压，所述位线选择性地耦合到包括所述目标存储器单元的存储器单元与非串。
21.根据权利要求20所述的方法，其中向所述位线施加所述电压包含向所述位线施加抑制电压以防止编程所述目标存储器单元。
22.根据权利要求1到4中任一权利要求所述的方法，其进一步包含设定向包括所述目标存储器单元的所述字线施加所述编程电压的时间长度。
23.根据权利要求22所述的方法，其中所述时间长度可在制造所述存储器装置之后进行选择。
24.根据权利要求23所述的方法，其中设定所述时间长度包含从多个时间长度中选择所述时间长度。
25.一种存储器装置，其包含：
存储器单元阵列；
第一寄存器，其用于存储对应于初始编程电压的值；
第二寄存器，其用于存储对应于电压阶跃的值；以及
控制电路，其耦合到所述存储器单元阵列和所述第一及第二寄存器；
其中所述控制电路适于在编程目标存储器单元期间迭代地向所述目标存储器单元的控制栅极施加编程电压；
其中所述控制电路适于在第一迭代中施加大体上等于所述初始编程电压的编程电压；
其中所述控制电路适于在连续迭代期间将所述编程电压增加大体上等于所述电压阶跃的量；且
其中所述第一和第二寄存器可在制造之后进行编程。
26.根据权利要求25所述的存储器装置，其中所述第一和第二寄存器是二位寄存器。
27.根据权利要求25到26中任一权利要求所述的存储器装置，其中所述控制电路适于向非目标存储器单元的控制栅极施加穿过电压。
28.根据权利要求27所述的存储器装置，其进一步包含耦合到所述控制电路的第三寄存器，所述第三寄存器用于存储对应于所述穿过电压的值。
29.根据权利要求28所述的存储器装置，其中所述第三寄存器可在制造之后进行编程。
30.根据权利要求19所述的存储器装置，其中所述第三寄存器是二位寄存器。
31.根据权利要求27所述的存储器装置，其中所述控制电路适于设定允许将向非目标存储器单元的所述控制栅极施加的电压和向所述目标存储器单元的所述控制栅极施加的电压从初始电平增加到所述穿过电压的时间长度。
32.根据权利要求31所述的存储器装置，其进一步包含耦合到所述控制电路的第三寄存器，所述第三寄存器用于存储对应于所述时间长度的值，所述时间长度允许将向非目标存储器单元的所述控制栅极施加的电压和向所述目标存储器单元的所述控制栅极施加的电压从初始电平增加到所述穿过电压。
33.根据权利要求32所述的存储器装置，其中所述第三寄存器是二位寄存器。
34.根据权利要求25到27中任一权利要求所述的存储器装置，其中所述控制电路适于设定时间间隔的长度，在所述时间间隔期间所述编程电压被施加到所述目标存储器单元的所述控制栅极。
35.根据权利要求34所述的存储器装置，其进一步包含耦合到所述控制电路的第三寄存器，所述第三寄存器用于存储对应于时间间隔的长度的值，在所述时间间隔期间所述编程电压被施加到所述目标存储器单元的所述控制栅极。
36.根据权利要求25到27和34中任一权利要求所述的存储器装置，其中所述存储器装置是与非存储器装置。
CNA2006800160540A 2005-05-11 2006-05-08 编程存储器装置 Pending CN101176163A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/126,790 US7269066B2 (en) 2005-05-11 2005-05-11 Programming memory devices
US11/126,790 2005-05-11

Publications (1)

Publication Number Publication Date
CN101176163A true CN101176163A (zh) 2008-05-07

Family

ID=37116135

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800160540A Pending CN101176163A (zh) 2005-05-11 2006-05-08 编程存储器装置

Country Status (7)

Country Link
US (6) US7269066B2 (zh)
EP (1) EP1891643B1 (zh)
JP (1) JP2008545213A (zh)
KR (2) KR20100034048A (zh)
CN (1) CN101176163A (zh)
TW (1) TWI311763B (zh)
WO (1) WO2006124352A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430891A (zh) * 2015-03-31 2017-12-01 硅存储技术公司 用于抑制对闪存存储器系统中的未被选择的位线进行编程的方法和设备
CN111354402A (zh) * 2018-12-20 2020-06-30 美光科技公司 用于艰苦装置条件的动态存储器编程电压阶跃

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447847B2 (en) * 2004-07-19 2008-11-04 Micron Technology, Inc. Memory device trims
US7269066B2 (en) * 2005-05-11 2007-09-11 Micron Technology, Inc. Programming memory devices
US7580287B2 (en) * 2005-09-01 2009-08-25 Micron Technology, Inc. Program and read trim setting
KR100655442B1 (ko) * 2005-09-01 2006-12-08 삼성전자주식회사 프로그램 스타트 전압을 가변시킬 수 있는 플래시 메모리장치
US7463520B2 (en) * 2006-03-24 2008-12-09 Micron Technology, Inc. Memory device with variable trim settings
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
US8156403B2 (en) 2006-05-12 2012-04-10 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
US7697326B2 (en) 2006-05-12 2010-04-13 Anobit Technologies Ltd. Reducing programming error in memory devices
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
CN101601094B (zh) 2006-10-30 2013-03-27 苹果公司 使用多个门限读取存储单元的方法
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US7511996B2 (en) * 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) * 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
WO2008136826A1 (en) * 2007-05-04 2008-11-13 Micron Technology, Inc. Word line voltage boost system and method for non-volatile memory devices and memory devices and processor-based system using same
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
KR100936876B1 (ko) 2007-06-27 2010-01-14 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8270246B2 (en) 2007-11-13 2012-09-18 Apple Inc. Optimized selection of memory chips in multi-chips memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
JP5178167B2 (ja) * 2007-12-04 2013-04-10 株式会社東芝 半導体記憶装置及びそのデータ書き込み方法
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
JP5193796B2 (ja) * 2008-10-21 2013-05-08 株式会社東芝 ３次元積層型不揮発性半導体メモリ
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8134868B2 (en) * 2008-11-06 2012-03-13 Micron Technology, Inc. Memory device biasing method and apparatus
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
KR101551449B1 (ko) * 2009-02-25 2015-09-08 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8358540B2 (en) 2010-01-13 2013-01-22 Micron Technology, Inc. Access line dependent biasing schemes
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9672875B2 (en) 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
US9711228B1 (en) 2016-05-27 2017-07-18 Micron Technology, Inc. Apparatus and methods of operating memory with erase de-bias
AU2018239360C1 (en) * 2017-03-21 2023-11-02 Hayward Industries, Inc. Systems and methods for sanitizing pool and spa water
US10957410B1 (en) * 2018-03-02 2021-03-23 Crossbar, Inc. Methods and apparatus for facilitated program and erase of two-terminal memory devices
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
JP3895855B2 (ja) * 1997-12-25 2007-03-22 株式会社東芝 不揮発性半導体記憶装置
JP3624100B2 (ja) * 1998-08-13 2005-02-23 株式会社東芝 半導体記憶装置
JP3595691B2 (ja) * 1998-08-25 2004-12-02 株式会社東芝 不揮発性半導体記憶装置
US6324103B2 (en) * 1998-11-11 2001-11-27 Hitachi, Ltd. Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
JP2001084788A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 不揮発性半導体記憶装置
US6304487B1 (en) * 2000-02-28 2001-10-16 Advanced Micro Devices, Inc. Register driven means to control programming voltages
KR100385226B1 (ko) * 2000-11-22 2003-05-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법
KR100463194B1 (ko) 2001-02-16 2004-12-23 삼성전자주식회사 낸드형 플래쉬 메모리 장치의 프로그램 방법
US6480419B2 (en) * 2001-02-22 2002-11-12 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
JP2002288988A (ja) * 2001-03-28 2002-10-04 Mitsubishi Electric Corp 不揮発性半導体記憶装置
KR100453854B1 (ko) 2001-09-07 2004-10-20 삼성전자주식회사 향상된 프로그램 방지 특성을 갖는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
TWI292914B (zh) * 2002-01-17 2008-01-21 Macronix Int Co Ltd
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ
JP4086583B2 (ja) * 2002-08-08 2008-05-14 シャープ株式会社 不揮発性半導体メモリ装置およびデータ書き込み制御方法
KR100521364B1 (ko) * 2002-11-18 2005-10-12 삼성전자주식회사 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
ATE443330T1 (de) 2003-07-30 2009-10-15 Sandisk Il Ltd Verfahren und system zur optimierung von zuverlässigkeit und leistungsfähigkeit von programmierdaten in nichtflüchtigen speicherbausteinen
US7020017B2 (en) * 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7177190B2 (en) * 2004-11-26 2007-02-13 Aplus Flash Technology, Inc. Combination nonvolatile integrated memory system using a universal technology most suitable for high-density, high-flexibility and high-security sim-card, smart-card and e-passport applications
US7269066B2 (en) * 2005-05-11 2007-09-11 Micron Technology, Inc. Programming memory devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430891A (zh) * 2015-03-31 2017-12-01 硅存储技术公司 用于抑制对闪存存储器系统中的未被选择的位线进行编程的方法和设备
CN107430891B (zh) * 2015-03-31 2021-01-22 硅存储技术公司 用于抑制对闪存存储器系统中的未被选择的位线进行编程的方法和设备
CN111354402A (zh) * 2018-12-20 2020-06-30 美光科技公司 用于艰苦装置条件的动态存储器编程电压阶跃

Also Published As

Publication number Publication date
US20060256620A1 (en) 2006-11-16
JP2008545213A (ja) 2008-12-11
KR20080021649A (ko) 2008-03-07
US8174889B2 (en) 2012-05-08
US20070047326A1 (en) 2007-03-01
US7688630B2 (en) 2010-03-30
TW200710857A (en) 2007-03-16
WO2006124352A3 (en) 2007-01-18
WO2006124352A2 (en) 2006-11-23
US20120221779A1 (en) 2012-08-30
EP1891643A2 (en) 2008-02-27
EP1891643B1 (en) 2012-06-20
US7269066B2 (en) 2007-09-11
US8520436B2 (en) 2013-08-27
KR20100034048A (ko) 2010-03-31
US7345924B2 (en) 2008-03-18
US7505323B2 (en) 2009-03-17
US20080130373A1 (en) 2008-06-05
US20090154247A1 (en) 2009-06-18
TWI311763B (en) 2009-07-01
US20100142280A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
CN101176163A (zh) 编程存储器装置
US5995417A (en) Scheme for page erase and erase verify in a non-volatile memory array
US7405977B2 (en) Flash memory device with improved read speed
JP3132637B2 (ja) 不揮発性半導体記憶装置
US6222773B1 (en) Nonvolatile semiconductor memory in which the number of programming or erasing bits increases with the progress of programming or erasing
US8174899B2 (en) Non-volatile semiconductor memory device
US7539059B2 (en) Selective bit line precharging in non volatile memory
US5831905A (en) Method for controlling erasure of nonvolatile semiconductor memory
US7200049B2 (en) Methods for accelerated erase operations in non-volatile memory devices and related devices
CN101162609A (zh) 非易失性存储器件以及对其编程的方法
JP2005310347A (ja) Ｎａｎｄフラッシュメモリ素子及びそのプログラム方法
US7050336B2 (en) Nonvolatile semiconductor memory device having reduced erasing time
US8164951B2 (en) Method and apparatus for providing a non-volatile memory with reduced cell capacitive coupling
EP1214715B1 (en) 1 transistor cell for eeprom application
JPWO2006090442A1 (ja) 半導体装置およびその制御方法
JP3180003B2 (ja) 半導体記憶装置
JP2010218623A (ja) 不揮発性半導体記憶装置
US7035162B2 (en) Memory devices including global row decoders and operating methods thereof
US20240120008A1 (en) Nonvolatile memory device including selection transistors and operating method thereof
KR20240048176A (ko) 선택 트랜지스터들을 포함하는 비휘발성 메모리 장치 및 그의 동작 방법
KR20130097406A (ko) 비휘발성 메모리 장치, 그것의 소거 방법, 및 그것을 포함하는 메모리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080507