CN101196945A

CN101196945A - 电路设计支持装置及方法、计算机产品和印刷电路板制造方法

Info

Publication number: CN101196945A
Application number: CNA2007101533501A
Authority: CN
Inventors: 加藤嘉之; 青山久志
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-12-04
Filing date: 2007-09-17
Publication date: 2008-06-11
Anticipated expiration: 2027-09-17
Also published as: US7784011B2; EP1930826A2; CN101196945B; JP5056376B2; KR20080051006A; EP1930826A3; JP2008165750A; KR100935124B1; US20080134123A1

Abstract

本发明提供了一种电路设计支持装置及方法、计算机产品和印刷电路板制造方法。FPGA信息管理单元获取由FPGA设计CAD装置创建的诸如引脚分配信息和属性信息的FPGA信息。库创建单元利用所述FPGA信息创建符号库。引脚交换处理单元从封装设计CAD装置获取引脚交换信息，并在符号库、FPGA信息、电路图和约束条件中反映该引脚交换。变化历史存储单元中存储有FPGA信息的变化历史。历史输出单元基于存储在变化历史存储单元中的变化历史而输出用于将该引脚交换通知给FPGA设计CAD装置(10)的信息。

Description

电路设计支持装置及方法、计算机产品和印刷电路板制造方法

技术领域

本发明涉及用于对设计其中使用可编程逻辑器件(PLD)作为元件的电路进行支持(辅助)的技术。

背景技术

在设计其中使用诸如FPGA(现场可编程门阵列)的PLD作为元件的电路时，在封装设计中可以改变元件设计中的PLD的引脚分配。这是因为，在PLD中，元件内部的动作(motion)可以通过对程序的重写来改变，从而在封装设计阶段进行PLD的引脚替换以容易地进行引脚布局。

当在封装设计中改变引脚分配时，需要在PLD设计信息中反映封装设计中的引脚分配的变化，以确保封装设计信息和PLD设计信息的一致性。因此，已开发了在PLD设计信息中反映封装设计中的引脚替换的技术。例如，日本专利申请No.2006-79447公开了一种FPGA设计支持装置，其中在FPGA设计信息中反映了与在封装设计或电路设计中进行了改变的引脚布局有关的信息。

然而，在上述FPGA设计支持装置中，虽然在FPGA设计中可以反映封装设计或电路设计中的引脚布局的变化，但是在电路设计中不能反映封装设计中的引脚布局的变化。因此，可以容易地确保封装设计信息和FPGA设计信息的一致性。但是，为了确保封装设计信息和电路设计信息的一致性或电路设计信息和FPGA设计信息的一致性，电路设计者需要改变电路设计信息。因此，增加了电路设计者的工作量。

发明内容

本发明的目的是至少部分地解决常规技术中的问题。

根据本发明的一个方面，一种对设计其中使用PLD作为元件的电路进行支持的电路设计支持装置包括：引脚交换信息接收单元，其接收引脚交换信息，所述引脚交换信息是与在针对PLD的封装设计中进行的引脚交换有关的信息；引脚交换处理单元，其通过使用所述引脚交换信息在电路设计信息中反映引脚交换，并保持包含在电路设计信息中的PLD信息的变化历史的记录；以及变化历史输出单元，其基于PLD信息的变化历史的记录而输出待通知给PLD设计支持装置以在由PLD设计支持装置保持的PLD设计信息中反映引脚交换的通知信息。

根据本发明的另一方面，一种用于对设计其中使用PLD作为元件的电路进行支持的方法包括：接收引脚交换信息，所述引脚交换信息是与在针对PLD的封装设计中进行的引脚交换有关的信息；通过使用所述引脚交换信息在电路设计信息中反映引脚交换；保持包含在电路设计信息中的PLD信息的变化历史的记录；以及基于在所述保持步骤所保持的PLD信息的变化历史的记录而输出待通知给PLD设计支持装置以在由PLD设计支持装置保持的PLD设计信息中反映引脚交换的通知信息。

根据本发明的又一方面，一种制造印刷电路板的方法，该方法由用于对设计其中使用PLD作为元件的电路进行支持的电路设计支持装置采用，该方法包括：接收引脚交换信息，所述接收引脚交换信息是与在针对PLD的封装设计中进行的引脚交换有关的信息；处理引脚交换，其中通过使用在所述接收步骤接收到的引脚交换信息在电路设计信息中反映所述引脚交换；保持包含在所述电路设计信息中的PLD信息的变化历史的记录；以及输出变化历史，其中基于在所述保持步骤所保持的PLD信息的变化历史的记录而输出待通知给PLD设计支持装置以在由PLD设计支持装置保持的PLD设计信息中反映所述引脚交换的通知信息。

根据本发明的再一方面，一种计算机可读记录介质中存储有使计算机实现上述方法的计算机程序。

附图说明

当结合附图理解时，通过阅读本发明的当前优选实施方式的下述详细说明，将更好地理解本发明的上述和其他目的、特征、优点以及技术上和工业上的重要性。

图1是用于说明根据本发明的第一实施方式的FPGA协同设计的原理的说明图；

图2是根据第一实施方式的FPGA协同设计系统的功能框图；

图3是用于说明电路设计的说明图；

图4A和图4B是用于说明FPGA的符号库的说明图；

图5是存储在FPGA信息存储单元中的FPGA信息的示例的图；

图6是存储在符号库存储单元中的符号库的示例的图；

图7是引脚交换的示例的图；

图8是如何在电路图中反映引脚交换的示例的图；

图9是存储在约束条件存储单元中的约束条件的示例的图；

图10是存储在变化历史存储单元中的变化历史的示例的图；

图11是由历史输出单元输出到FPGA设计CAD装置的通知信息的示例的图；

图12是通知信息的输出格式的图；

图13是由电路设计CAD装置执行的创建符号库的处理和设置符号的处理的流程图；

图14是由DRC单元执行的用于检查输入/输出属性的处理的流程图；

图15是由DRC单元执行的用于检查差动信号(differential signal)的处理的流程图；

图16是由DRC单元执行的用于检查电源电压的处理的流程图；

图17是由引脚交换处理单元执行的用于引脚交换的处理的流程图；

图18是由历史输出单元执行的用于输出变化历史的处理的流程图；

图19是用于说明根据本发明的第二实施方式的FPGA协同设计的原理的说明图；

图20是根据第二实施方式的FPGA协同设计系统的功能框图；

图21是由网表(net list)获取单元获取的网表的示例的图；

图22是由网表转换单元输出的网表的示例的图；

图23是由临时库创建单元创建的临时库的示例的图；

图24是由临时库创建装置执行的用于输出封装设计CAD信息的处理的流程图；

图25是由临时库创建装置执行的用于反映封装的考虑结果的处理的流程图；以及

图26是执行根据第一实施方式的电路设计CAD程序的计算机的功能框图。

具体实施方式

以下将参照附图详细说明根据本发明的示例性实施方式。顺便提及，在这些实施方式中主要说明了将本发明应用于FPGA的情况。

首先，对根据本发明第一实施方式的FPGA协同设计的原理进行说明。图1是用于说明根据第一实施方式的FPGA协同设计的原理的说明图。如图中所示，在根据第一实施方式的FPGA协同设计中，包括：支持FPGA设计的FPGA设计CAD装置10；支持印刷电路板的封装设计的封装设计CAD装置20；和电路设计CAD装置100，其作为支持彼此协同的电路设计以支持设计者的电路设计支持装置。

具体地说，电路设计CAD装置100接收由FPGA设计CAD装置10创建的诸如引脚布局的FPGA信息，并创建符号库。在创建FPGA的符号库时，如果要被创建符号库的FPGA设置在电路图中，即，如果由于FPGA中的变化而新创建符号库，则电路设计CAD装置100尽可能地通过使用与现有符号有关的诸如部分分配和符号引脚的布局的信息来创建符号库。

如上所述，电路设计CAD装置100使用FPGA信息来创建FPGA的符号库，从而电路设计者无需创建FPGA的符号库。因此，减少了电路设计者的工作量。此外，当由于FPGA的变化而新创建符号库时，电路设计CAD装置100尽可能地使用与现有符号有关的信息来创建符号库。因此，可以减少对电路图的修改，从而可以提高电路设计的效率。

此外，当执行DRC(设计规则检查)时，电路设计CAD装置100通过参考诸如由FPGA设计CAD装置10创建的引脚输入/输出属性的FPGA信息来执行DRC。例如，电路设计CAD装置100通过参考针对各个网的FPGA的引脚输入/输出属性来检查输出引脚的数量。通过这种方式，电路设计CAD装置100通过参考诸如引脚输入/输出属性的FPGA信息来执行DRC，从而可以更精确地执行DRC。

此外，当在封装设计中出现引脚交换时，电路设计CAD装置100从封装设计CAD装置20获取引脚交换信息，并在符号库、电路图等中反映该引脚交换。此外，电路设计CAD装置100在诸如引脚之间的线路长度的约束条件下在封装设计中反映该引脚交换。通过这种方式，电路设计CAD装置100在该约束条件下还在封装设计中反映该引脚交换，从而可以消除电路设计信息和封装设计信息的不一致性。

此外，电路设计CAD装置100记录封装设计中的引脚交换的历史，并向FPGA设计CAD装置10提供引脚交换的历史信息。通过这种方式，电路设计CAD装置100记录封装设计中的引脚交换的历史，并将引脚交换的历史信息提供给FPGA设计CAD装置10，从而可以确保FPGA设计、电路设计和封装设计之间的一致性。

随后，将说明根据第一实施方式的FPGA协同设计系统的构成。图2是根据第一实施方式的FPGA协同设计系统的功能框图。如图所示，FPGA协同设计系统包括FPGA设计CAD装置10、封装设计CAD装置20和电路设计CAD装置100。

电路设计CAD装置100与FPGA设计CAD装置10和封装设计CAD装置20协同地支持其中使用FPGA作为元件的电路设计。图3是用于说明电路设计的说明图。如图所示，电路设计者在电路图中设置被登记为与元件相关联的符号库的符号，并将符号引脚彼此相连，从而设计电路。

然而，在FPGA的情况下，如果在符号上写入程序之前将符号登记为符号库，则由于引脚可以用于输入或者输出，所以引脚被定义为输入/输出引脚。因此，当使用所登记的符号库时，用于输入的引脚位于右侧，相反地，用于输出的引脚位于左侧，或者不如图4A中所示顺序地设置总线，从而电路图会很复杂。

因此，有必要在每次写入程序时创建符号库。从而，在这种情况下，电路设计CAD装置100在每次写入程序时创建FPGA的符号库。通过在每次写入程序时创建符号库，如图4B所示，用于输入的引脚可以设置在左侧，并且总线也可以顺序设置。

返回到对图2的说明，电路设计CAD装置100包括：FPGA信息管理单元110、FPGA信息存储单元115、库创建单元120、符号库存储单元125、电路图反映单元130、电路图存储单元135、DRC单元140、引脚交换处理单元150、约束条件存储单元155、历史输出单元160和变化历史存储单元165。

FPGA信息管理单元110是用于管理FPGA信息的处理单元。FPGA信息管理单元110从由FPGA设计CAD装置10输出的文件获取诸如物理引脚和逻辑引脚之间的对应关系、引脚输入/输出属性、电压值和引脚组(bank)编号的FPGA信息，并将所获取的FPGA信息存储在FPGA信息存储单元115中。

在这种情况下，在FPGA信息管理单元110首先将FPGA信息存储在FPGA信息存储单元115中之后，当FPGA信息管理单元110获取FPGA信息并将所获取的FPGA信息重新存储在FPGA信息存储单元115中时，FPGA信息管理单元110还在变化历史存储单元165中存储表示FPGA信息的变化的变化历史。

FPGA信息存储单元115是在FPGA信息管理单元110的控制下在其中存储FPGA信息的存储单元。图5是存储在FPGA信息存储单元115中的FPGA信息的示例的图。如图所示，FPGA信息存储单元115中存储有针对各个引脚的物理引脚名、逻辑引脚名、输入/输出属性、引脚组编号、交换组编号、差动属性和电源电压。

库创建单元120是用于使用存储在FPGA信息存储单元115中的FPGA信息来创建FPGA的符号库的处理单元，并且库创建单元120将所创建的符号库存储在符号库存储单元125中。库创建单元120包括部分划分单元121和符号创建单元122。部分划分单元121将电路图划分为多个部分。符号创建单元122创建由部分划分单元121划分的各个部分的符号。

部分划分单元121基于用户通过GUI指定的部分划分规则将电路图划分为多个部分。在部分划分时，通过各个引脚组编号、各个引脚组组、各个逻辑引脚名等将电路图划分为多个部分。此外，部分划分单元121基于输入/输出属性来确定符号上的最右边引脚和最左边引脚的位置，并通过根据引脚的属性进行排序来确定引脚的顺序。此外，部分划分单元121通过GUI从用户接收用于替换(displace)多个部分之间的引脚的规范，并替换引脚。

此外，在创建符号库时，库创建单元120检查要被创建符号的FPGA的符号是否被设置在电路图中。如果该符号被设置在电路图中，则库创建单元120通过参考与所设置的符号有关的信息来创建符号库。

具体地说，库创建单元120通过参考作为对现有符号库的关键字(key)的逻辑引脚名来执行部分分配。此外，库创建单元120创建其中符号引脚被设置在与先前引脚在现有符号库中的位置相同的位置处的符号库。即，库创建单元120将具有包含在现有符号中的逻辑引脚名的引脚分配到相同部分的与先前引脚在现有部分中的位置相同的位置，并将具有未包含在现有符号中的逻辑引脚名的引脚分配到与具有相同物理引脚名所在部分相同的部分。此外，库创建单元120将具有与现有符号中使用的逻辑引脚名不相同的逻辑引脚名的引脚设置在符号库中的未被占用的位置中。如果在符号库中没有未被占用的位置，则库创建单元120向下扩展符号库的大小，并在所扩展的位置中设置该引脚。

当要被创建符号的FPGA的符号被设置在电路图中时，库创建单元120通过参考与所设置的符号有关的信息来创建符号库，从而使由于FPGA设计的变化而引起的对电路图的修改最小化。

符号库存储单元125是在其中存储FPGA的符号库的存储单元。图6是存储在符号库存储单元125中的符号库的示例的图。如图所示，符号库存储单元125中存储有与库名、创建日期/时间、版本、被占用区域、图形(figure)表编号和符号引脚编号有关的信息、与形成符号的各个图形有关的信息、以及与各个引脚有关的信息。

电路图反映单元130是这样的处理单元：如果其中由库创建单元120创建了符号库的FPGA的符号被设置在电路图中，则处理单元用新创建的符号来替换所设置的符号。如果线路连接到逻辑引脚名与替换之前所使用的先前逻辑引脚名不同的引脚，则电路图反映单元130切断(cut off)该线路。

如果线路连接到逻辑引脚名与替换之前所使用的先前逻辑引脚名不同的引脚，则电路图反映单元130切断该线路，从而可以减少由于FPGA设计的变化而导致的电路图的修改的遗漏。

电路图存储单元135是其中存储有与其中设置有元件的电路图有关的信息的存储单元。如果其中由库创建单元120创建了符号库的FPGA的符号被设置在电路图中，则通过电路图反映单元130来更新电路图存储单元135。

DRC单元140是执行DRC的处理单元。DRC单元140通过参考由FPGA信息管理单元110管理的FPGA信息以及存储在元件库30中的信息来执行DRC。具体地说，DRC单元140检查输入/输出属性、差动信号、电源电压等。DRC单元140通过参考FPGA信息来执行DRC，从而可以精确地执行与FPGA相关联的DRC。

引脚交换处理单元150是这样的处理单元：该处理单元接收由封装设计CAD装置20输出的引脚交换信息，并在FPGA信息、符号库和电路图中反映在封装设计中执行的引脚交换。在FPGA中，可以通过编写程序来改变元件内部的操作，从而在封装设计阶段执行FPGA元件的引脚替换(引脚交换)以易于进行引脚分配。因此，引脚交换处理单元150执行在电路设计中反映封装设计中的引脚交换的处理。

图7是引脚交换的示例的图。如图所示，当连接在FPGA和其他元件之间的线路交叉时，可以通过FPGA的引脚交换来消除线路的交叉。图8是如何在电路图中反映引脚交换的示例的图。如图所示，在电路图中，在分别具有物理引脚名“D1”、“E1”、“F1”和“G1”的符号中，引脚布局发生了变化。

引脚交换处理单元150还在诸如引脚之间的线路距离长度的约束条件下在封装设计中反映引脚交换。引脚交换处理单元150还在该约束条件下在封装设计中反映引脚交换，从而可以确保电路设计和封装设计之间的设计信息的一致性。

此外，引脚交换处理单元150指示FPGA信息管理单元110存储由于引脚交换而导致的FPGA信息的变化历史。然后，FPGA信息管理单元110在变化历史存储单元165中存储该变化历史。

约束条件存储单元155是在其中存储与电路设计相关的诸如引脚之间的线路长度的约束信息的存储单元。图9是存储在约束条件存储单元155中的约束条件的示例的图。如图所示，约束条件存储单元155在其中存储与引脚之间的线路长度相关的约束信息。例如，存储有元件“IC1”的物理引脚名为“G1”的引脚和元件“I12”的物理引脚名为“2”的引脚之间的线路长度为50mm或更小的约束条件。

历史输出单元160是这样的处理单元，该处理单元将FPGA信息(该FPGA信息在由引脚交换处理单元150执行反映引脚交换的处理中发生变化)的变化历史作为通知信息输出到能够输入到FPGA设计CAD装置10中的形式的文件。

变化历史存储单元165是在其中存储FPGA信息的变化历史并由FPGA信息管理单元110进行管理的存储单元。图10是存储在变化历史存储单元165中的变化历史的示例的图。如图所示，变化历史存储单元165在其中存储每当进行引脚交换的处理时与处理的日期/时间和所交换的引脚有关的变化信息。此外，每当历史输出单元160输出变化历史时以及每当FPGA信息管理单元110从FPGA设计CAD装置10获取FPGA信息时，变化历史存储单元165在其中存储处理的日期/时间。

图11是由历史输出单元160输出到FPGA设计CAD装置10的通知信息的示例的图。如图所示，历史输出单元160针对各个所交换的引脚将物理引脚名和引脚交换后的经变化的逻辑引脚名输出为通知信息。图12是通知信息的输出格式的图。

通过这种方式，变化历史存储单元165在其中存储FPGA信息的变化历史，并且历史输出单元160将该变化历史作为通知信息输出到能够输入到FPGA设计CAD装置10的形式的文件。因此，可以确保封装设计、电路设计和FPGA设计之间的设计信息的一致性。

随后，说明由电路设计CAD装置100执行的创建符号库的处理过程和设置符号的处理。图13是由电路设计CAD装置100执行的创建符号库的处理过程和设置符号的处理的流程图。

如图所示，在电路设计CAD装置100中，FPGA信息管理单元110从由FPGA设计CAD装置10输出的文件获取诸如引脚分配信息和属性信息的FPGA信息，并将所获取的信息存储在FPGA信息存储单元115中(步骤S101)。

然后，库创建单元120确定与由FPGA信息管理单元110获取的FPGA信息相对应的符号是否被设置在电路图中(步骤S102)。如果该符号未被设置在电路图中，则库创建单元120使用由用户指定的部分划分规则将该电路图划分为多个部分(步骤S103)，并根据用于创建符号的预定规则(例如，通过基于输入/输出属性将引脚分配到右侧或左侧)来确定符号引脚的位置(步骤S104)。

如果该符号被设置在电路图中，则库创建单元120通过参考先前执行的部分分配将具有与先前引脚相同逻辑引脚名的引脚分配到与该先前引脚所在部分相同的部分(步骤S105)。如果引脚的逻辑引脚名不是先前引脚使用的逻辑引脚名，则库创建单元120将该引脚分配到与具有相同物理引脚名的先前引脚所在部分相同的部分(步骤S106)。随后，将具有与先前引脚相同的逻辑引脚名的引脚设置在与先前引脚所在位置相同的位置(步骤S107)，并且将具有未被先前引脚使用的逻辑引脚名的引脚设置在该符号上的未被占用的位置中(步骤S108)。

库创建单元120通过GUI从用户接收用于改变部分分配或引脚位置的规范。如果指定了这些变化，则库创建单元120通过改变部分分配或引脚位置来创建符号库(步骤S109)，并将所创建的符号库存储在符号库存储单元125中(步骤S110)。

然后，电路图反映单元130确定其中已由库创建单元120创建了符号库的FPGA的先前符号是否被设置在电路图中(步骤S111)。如果该先前符号被设置在电路图中，则电路图反映单元130使用新创建的符号替换已设置的符号(步骤S112)。如果线路连接到待设置的具有与以前所使用的先前逻辑引脚名不同的逻辑引脚名的引脚，则电路图反映单元130切断该线路(步骤S113)。

随后，通过用户指定的元件输入功能将所创建的符号设置在电路图中(步骤S114)。

通过这种方式，如果与由FPGA信息管理单元110获取的FPGA信息相对应的符号被设置在电路图中，则库创建单元120通过参考先前创建的符号库来创建符号库，并且电路图反映单元130使用其中新创建了符号库的符号来替换已设置的符号。因此，可以使得由于FPGA设计的变化而导致的对电路图的修改最小化。

顺便提及，在这种情况下，如果要被创建符号库的FPGA被设置在电路图中，则库创建单元120参考先前创建的符号库。另选的是，如果要被创建符号库的FPGA被存储在符号库存储单元125中，则库创建单元120可以参考先前创建的符号库。

随后，说明由DRC单元140执行的用于检查输入/输出属性的处理。图14是由DRC单元140执行的用于检查输入/输出属性的处理的处理过程的流程图。

如图所示，DRC单元140关注于单连接组(one-connection group)中的网中的任意一个网，并获得与包含在所关注的网中的所有引脚有关的信息(步骤S201)。然后，DRC单元140关注其信息已被获取的引脚中的任意一个引脚(步骤S202)，并确定所关注的引脚是否用于FPGA元件(步骤S203)。

结果，如果所关注的引脚用于FPGA元件，则通过参考存储在FPGA信息存储单元115中的FPGA信息来检查该引脚的输入/输出属性(步骤S204)。如果所关注的引脚不用于FPGA元件，则通过参考元件库30来检查该引脚的输入/输出属性(步骤S205)。然后，确定是否检查了所有引脚的输入/输出属性(步骤S206)。如果存在未检查的任何引脚，则系统控制返回到步骤S202，并且关注未检查的引脚，以检查其输入/输出属性。

如果检查了所有引脚的输入/输出属性，则确定所关注的网是否包括两个或更多个输出引脚(步骤S207)。如果包括两个或更多个输出引脚，则将表示该网连接在多个输出引脚之间的错误通知给用户(步骤S208)。此外，还确定所关注的网是否不包括任何输出引脚(步骤S209)。如果不包括任何输出引脚，则将表示在所关注的网中不存在输出引脚的错误通知给用户(步骤S210)。如果仅有一个引脚是输出引脚，则通知用户：所关注的网处于正确的状态(步骤S211)。

然后，确定是否对所有的网检查了输出引脚的数量(步骤S212)。如果存在任何未检查输出引脚数量的网，则系统控制返回到步骤S201，并关注未检查输出引脚数量的网，以检查输出引脚的数量。如果确定对所有的网检查了输出引脚的数量，则终止检查输入/输出属性的处理。

通过这种方式，对于FPGA元件，DRC单元140通过参考FPGA信息来检查输入/输出属性，从而可以精确地检查包含FPGA的电路的输入/输出属性。

随后，说明由DRC单元140执行的用于检查差动信号的处理。图15是由DRC单元140执行的用于检查差动信号的处理的处理过程的流程图。

如图所示，DRC单元140关注多个网中的任意一个网，并获得包含与所关注的网中的所有引脚有关的信息(步骤S301)。将正引脚的数量(其表示差动属性为正的引脚的数量)的初始值和负引脚的数量(其表示差动属性为负的引脚的数量)的初始值清零(步骤S302)。然后，关注其信息已被获得的引脚中的任意一个引脚(步骤S303)，并确定所关注的引脚是否用于FPGA元件(步骤S304)。

结果，如果所关注的引脚用于FPGA元件，则通过参考存储在FPGA信息存储单元115中的FPGA信息来检查该引脚的差动属性(步骤S305)。如果所关注的引脚不用于FPGA元件，则通过参考元件库30来检查该引脚的差动属性(步骤S306)。然后，如果差动属性为正，则将正引脚的数量递增“1”，或者如果差动属性为负，则将负引脚的数量递增“1”(步骤S307)。

确定是否检查了所有引脚的差动属性(步骤S308)。如果存在未检查差动属性的引脚，则系统控制返回到步骤S303，并关注未检查差动属性的引脚，以检查其差动属性。

如果检查了所有引脚的差动属性，则确定正引脚的数量是否为正数并且负引脚的数量是否也为正数，即，是否存在具有正属性的引脚和具有负属性的引脚(步骤S309)。如果正引脚的数量为正数并且负引脚的数量也为正数，则将表示具有正属性的引脚连接到具有负属性的引脚的错误通知给用户(步骤S310)。如果正引脚的数量或负引脚的数量中的一个为正数，则通知用户：所关注的网处于正确的状态(步骤S311)。

然后，确定是否对所有的网检查了差动信号(步骤S312)。如果存在任何未检查差动信号的网，则系统控制返回到S301，并关注未检查差动信号的网，以检查其差动信号。如果确定对所有的网检查了差动信号，则终止检查差动信号的处理。

通过这种方式，对于FPGA元件，DRC单元140通过参考FPGA信息来检查引脚的差动属性，从而可以精确地检查包含FPGA的电路中的差动信号。

随后，说明由DRC单元140执行的用于检查电源电压的处理。图16是由DRC单元140执行的用于检查电源电压的处理的处理过程的流程图。

如图所示，DRC单元140关注多个元件中的任意一个元件(步骤S401)，并且还关注包含在所关注的元件中的引脚中的任意一个引脚(步骤S402)。然后，确定所关注的引脚是否为电源引脚(步骤S403)。如果所关注的引脚不是电源引脚，则系统控制前进到步骤S410。

如果所关注的引脚是电源引脚，则确定所个关注的引脚是否是用于FPGA元件(步骤404)。如果所关注的引脚用于FPGA元件，则通过参考存储在FPGA信息存储单元115中的FPGA信息来检查该引脚的电源电压(S405)。如果所关注的引脚不用于FPGA元件，则通过参考元件库30来检查该引脚的电源电压(步骤S406)。然后，检查所关注的引脚所连接到的网的电压值(步骤S407)，并确定该电压值是否与该引脚的电源电压相等(步骤S408)。如果该电压值不等于该引脚的电源电压，则通知用户电源电压不等于该电压值(步骤S409)。

然后，确定是否检查了所有引脚(步骤S410)。如果存在未检查的任何引脚，则系统控制返回到步骤S402，并关注未检查的引脚，以检查电源引脚的电压值。

如果已检查了所有引脚，则确定是否对所有元件检查了电源电压(步骤S411)。如果存在未检查电源电压的任何元件，则系统控制返回到步骤S401，并关注未检查电源电压的元件，以检查电源电压。如果确定对所有元件检查了电源电压，则终止检查电源电压的处理。

通过这种方式，对于FPGA元件，DRC单元140通过参考FPGA信息来检查电源引脚的电压值，从而可以精确地检查包含FPGA的电路中的电源电压。

随后，说明由引脚交换处理单元150执行用于引脚交换的处理。图17是由引脚交换处理单元150执行的用于引脚交换的处理的处理过程的流程图。

如图所示，引脚交换处理单元150获取由封装设计CAD装置20创建的引脚交换信息(步骤S501)，并替换其中执行了引脚交换的FPGA的符号库的物理引脚名(步骤S502)。

然后，替换与包含在其中执行了引脚交换的FPGA的FPGA信息中的逻辑相关的逻辑引脚名和属性(步骤S503)，并将电路图中的符号更新为其中替换了与该逻辑相关的逻辑引脚名和属性的符号(步骤S504)。对于具有约束条件的引脚，每当进行引脚交换时替换该约束条件(步骤S505)。

这样，对于具有约束条件的引脚，每当进行引脚交换时引脚交换处理单元150都替换该约束条件，从而可以在与电路设计有关的信息中精确地反映封装设计CAD中的引脚交换。

随后，说明由历史输出单元160执行的用于输出变化历史的处理。图18是由历史输出单元160执行的用于输出变化历史的处理的处理流程的流程图。如图所示，在从存储在变化历史存储单元165中的变化历史获取最新FPGA信息后，历史输出单元160搜索用于输出要通知给FPGA设计CAD装置10的通知信息的最后处理(步骤S601)。

然后，标记从输出通知信息的最后处理到目前为止执行了引脚交换的引脚(步骤S602)。将所标记的引脚的最新属性输出为要通知给FPGA设计CAD装置10的通知信息(步骤S603)。

即，在FPGA信息管理单元110从FPGA设计CAD装置10获取FPGA信息并更新存储在FPGA信息存储单元115中的FPGA信息后，历史输出单元160将执行了引脚交换的引脚的最新属性(还未通知)输出为通知信息。

通过这种方式，历史输出单元160利用存储在变化历史存储单元165中的变化历史把执行了引脚交换的引脚的最新属性作为通知信息输出给FPGA设计CAD装置10，从而可以在FPGA设计信息中反映封装设计中的引脚交换。

此外，在FPGA信息管理单元110从FPGA设计CAD装置10获取FPGA信息并更新存储在FPGA信息存储单元115中的FPGA信息后，将仅执行了引脚交换的引脚的最新属性(还未通知)输出为通知信息。结果，可以避免输出无用的通知信息或重复的通知信息，从而可以在FPGA设计信息中有效地反映封装设计中的引脚交换。

如上所述，在第一实施方式中，包含在电路设计CAD装置100中的FPGA信息管理单元110获取诸如引脚分配信息和属性信息的由FPGA设计CAD装置10创建的FPGA信息，并且库创建单元120利用该FPGA信息来创建符号库。因此，电路设计者无需创建FPGA的符号库，从而可以减少电路设计者的工作量。

因此，在创建符号库时，如果被创建符号库的FPGA被设置在电路图中，则库创建单元120尽可能不改变设置在电路图中的现有符号库的部分分配和引脚布局。此外，当电路图反映单元130在电路图中设置新创建了符号库的FPGA的符号时，在不改变现有布局的情况下对该符号进行设置。因此，可以使得由于FPGA设计的变化而导致的对电路图的修改最小化。

此外，在第一实施方式中，当包含在电路设计CAD装置100中的DRC单元140对FPGA执行DRC时，通过参考由FPGA信息管理单元110从FPGA设计CAD装置10获取并存储在FPGA信息存储单元115中的FPGA信息来检查引脚的属性等。因此，可以精确地执行DRC。

此外，在第一实施方式中，包含在电路设计CAD装置100中的引脚交换处理单元150从封装设计CAD装置20获取引脚交换信息，并且除了符号库、FPGA信息和电路图之外还在约束条件中反映引脚交换。因此，可以消除电路设计和封装设计之间的设计信息的不一致性。

此外，在第一实施方式中，包含在电路设计CAD装置100中的变化历史存储单元165中存储有FPGA信息的变化历史，并且历史输出单元160基于存储在变化历史存储单元165中的变化历史而输出用于向FPGA设计CAD装置10通知引脚交换的信息。因此，可以确保封装设计、电路设计和FPGA设计之间的设计信息的一致性。

在第一实施方式中，考虑到其中基于利用FPGA元件设计电路的结果来进行印刷电路板的封装设计的情况。预先考虑FPGA设计者和封装设计者所期望的引脚分配极大地缩短了设计周期。因此，在本发明的第二实施方式中，说明了支持在FPGA设计者和封装设计者之间进行协同设计的FPGA协同设计系统。

首先，说明根据第二实施方式的FPGA协同设计的原理。图19是用于说明根据第二实施方式的FPGA协同设计的原理的说明图。如图所示，在根据第二实施方式的FPGA协同设计中，作为协同设计支持装置的临时库创建装置200接收由FPGA设计CAD装置10创建的诸如引脚分配信息的FPGA引脚信息，并创建FPGA的临时库。在这种情况下，临时库表示在封装设计CAD装置20执行引脚分配时所需的元件形状类型库，并且是针对FPGA的临时创建的库。

临时库创建装置200从封装设计CAD装置20获取引脚交换信息，并在由其本身管理的FPGA信息中反映所获取的引脚交换信息，并且还向FPGA设计CAD装置10通知该引脚交换信息。

通过这种方式，在第二实施方式中，临时库创建装置200接收由FPGA设计CAD装置10创建的FPGA引脚信息，并创建针对FPGA的临时元件形状类型库。因此，可以考虑通过采用封装设计CAD装置20来进行引脚分配。

随后，说明根据第二实施方式的FPGA协同设计系统的构成。图20是根据第二实施方式的FPGA协同设计系统的构成的功能框图。如图所示，FPGA协同设计系统包括：FPGA设计CAD装置10、封装设计CAD装置20和临时库创建装置200。临时库创建装置200包括：网表获取单元210、网表管理单元220、网表转换单元230、FPGA设计CAD接口单元240、FPGA引脚信息管理单元250、临时库创建单元260和引脚交换处理单元270。

网表获取单元210是获取由用户创建的网表并将该网表传送到网表管理单元220的处理单元。图21是由网表获取单元210获取的网表的示例的图。

如图所示，该网表包括用于定义元件的元件定义单元和用于定义网的网定义单元。在元件定义单元中，针对要考虑使用的元件描述了元件名和元件库名。然而，对于FPGA元件，没有元件库，因此描述了其后有“FPGA/”的模块名(用于区分FPGA的名称)。

在网定义单元中，针对各个网描述了网名和连接到该网的元件引脚。在这种情况下，以“(元件名)(元件引脚名)”的形式来描述元件引脚。顺便提及，对于FPGA元件，将逻辑引脚名或物理引脚名描述为引脚名(物理引脚名用“％”标记)。

网表管理单元220是其中存储并管理由网表获取单元210获取的网表的管理单元。在通过GUI接收到用户输入的网表的变化时，网表管理单元220改变该网表。

网表转换单元230是将由网表管理单元220管理的网表转换为能够输入到封装设计CAD装置20的格式的处理单元。网表转换单元230在对网表进行转换时参考由FPGA引脚信息管理单元250管理的FPGA信息。

图22是由网表转换单元230输出的网表的示例的图。如图所示，该网表包括针对各个引脚的元件名、库名、元件端子号、引脚名、网名、交换组编号和差动类型。在这种情况下，元件端子号是分配给各个引脚的连续编号。

FPGA设计CAD接口单元240是到FPGA设计CAD装置10的接口。具体地说，FPGA设计CAD接口单元240从FPGA设计CAD装置10获取FPGA引脚信息，并将引脚交换信息提供给FPGA设计CAD装置10。

FPGA引脚信息管理单元250是其中存储并管理由FPGA设计CAD接口单元240获取的FPGA引脚信息的管理单元。此外，在通过GUI从用户接收到用于改变引脚间隔或FPGA引脚信息的指令时，FPGA引脚信息管理单元250改变FPGA信息。

临时库创建单元260是这样的处理单元，该处理单元针对FPGA元件利用由FPGA引脚信息管理单元250管理的FPGA引脚信息来创建临时库(即，临时元件形状类型库)。

图23是由临时库创建单元260创建的临时库的示例的图。如图所示，在临时库中，针对各个引脚描述了引脚组形状类型库名、X轴、Y轴、角度和引脚名。顺便提及，对于引脚组形状类型库名，使用在从用户接收到指令时存储在FPGA引脚信息管理单元250中的信息。

此外，在临时库中，还描述了表示元件大小的区域。与该区域有关的信息被用来在设计封装设计时计算元件之间的距离。顺便提及，元件的大小是由临时库创建单元260基于引脚间隔来计算的。

临时库创建单元260基于FPGA引脚信息来创建临时库，从而可以在封装设计CAD中考虑引脚分配。

引脚交换处理单元270是从封装设计CAD装置20获取引脚交换信息并指示FPGA引脚信息管理单元250改变FPGA引脚信息的处理单元。FPGA引脚信息管理单元250改变FPGA引脚信息，并且还指示FPGA设计CAD接口单元240将引脚交换信息通知给FPGA设计CAD装置10。此外，引脚交换处理单元270指示网表管理单元220基于引脚交换信息来改变网表。

随后，说明由临时库创建装置200执行的用于输出封装设计CAD的信息的处理。图24是由临时库创建单元200执行的用于输出封装设计CAD的信息的处理的处理过程的流程图。

如图所示，在临时库创建装置200中，FPGA设计CAD接口单元240获取由FPGA设计CAD装置10创建的引脚分配信息，并将该引脚分配信息传送到FPGA引脚信息管理单元250，并且随后，FPGA引脚信息管理单元250创建FPGA引脚信息(步骤S701)。

此外，网表获取单元210获取网表(步骤S702)，并将该网表传送到网表管理单元220。当从用户接收到用于改变网表等的指令时，网表管理单元220改变由其自身管理的网表。当从用户接收到引脚间隔的规范等(步骤S703)时，FPGA引脚信息管理单元250改变由其自身管理的FPGA引脚信息。

然后，临时库创建单元260从FPGA引脚信息获得引脚的坐标，并创建临时元件形状类型库(步骤S704)，并且网表转换单元230对网表进行转换(步骤S705)。然后，网表转换单元230将经转换的网表输出到一文件，并且临时库创建单元260将所创建的临时库输出到该文件(步骤S706)。

通过这种方式，临时库创建装置200创建了临时库，从而可以考虑采用封装设计CAD装置20来进行引脚分配。此外，在从用户接收到引脚间隔的规范等时，FPGA引脚信息管理单元250改变由其自身管理的FPGA引脚信息。因此，用户可以考虑以各种引脚间隔进行引脚分配。

随后，说明由临时库创建装置200执行的用于反映封装的考虑结果的处理。图25是由临时库创建单元200执行的用于反映封装的考虑结果的处理的处理过程的流程图。

如图所示，在临时库创建装置200中，引脚交换处理单元270获取封装设计CAD中的引脚交换信息(步骤S801)，并替换网表中的包含进行了引脚交换的引脚的网(步骤S802)。

然后，引脚交换处理单元270替换包含在FPGA信息中的逻辑引脚名和逻辑属性(步骤S803)，并且FPGA设计CAD接口单元240将与被替换的引脚有关的信息输出到一文件(步骤S804)。

通过这种方式，引脚交换处理单元270获取封装设计CAD中的引脚交换信息，并在网表和FPGA信息中反映该引脚交换。然后，FPGA设计CAD接口单元240将与该引脚交换有关的信息输出到该文件。因此，可以在FPGA设计信息中反映封装设计中的引脚交换。

如上所述，在第二实施方式中，FPGA设计CAD接口单元240获取由FPGA设计CAD装置10创建的引脚分配信息，FPGA引脚信息管理单元250管理由FPGA设计CAD接口单元240获取的作为FPGA引脚信息的引脚分配信息，并且临时库创建单元260采用由FPGA引脚信息管理单元250管理的FPGA引脚信息来创建临时元件形状类型库并将该临时元件形状类型库以能够由封装设计CAD装置20读取的形式输出到文件。因此，可以考虑通过采用封装设计CAD装置20进行的早期引脚分配，并且还缩短了设计印刷电路板的周期。

在第一实施方式和第二实施方式中分别说明了电路设计CAD装置和临时库创建装置。另选的是，还可以通过利用软件来实现电路设计CAD装置和临时库创建装置的结构而获得分别具有与电路设计CAD装置和临时库创建装置相同功能的电路设计CAD程序和临时库创建程序。因此，下面说明执行电路设计CAD程序的计算机。顺便提及，还可以通过类似的计算机来执行临时库创建程序。

图26是执行根据第一实施方式的电路设计CAD程序的计算机300的功能框图。如图所示，计算机300包括：RAM 310、CPU 320、HDD 330、LAN接口340、输入/输出接口350和DVD驱动器360。

RAM 310是其中存储计算机程序、执行该计算机程序的中间结果等的存储器。CPU 320是从RAM 310读取程序并执行该程序的中央处理单元。HDD 330是其中存储程序和数据的盘装置。LAN接口340是用于通过LAN将计算机300与其他计算机进行连接的接口。输入/输出接口350是用于将计算机300与输入设备(例如鼠标或键盘)以及显示设备进行连接的接口。DVD驱动器360是读写DVD的设备。

要由计算机300执行的电路设计CAD程序311存储在DVD中，并由DVD驱动器360从DVD中读出，然后安装在计算机300上。另选的是，电路设计CAD程序311例如存储在通过LAN接口340连接到计算机300的其他计算机系统的数据库中，并从该数据库读出，然后安装在计算机300上。于是，安装后的电路设计CAD程序311被存储在HDD 330中，并由RAM 310读出，然后由CPU 320执行。

在本实施方式中，说明了使用FPGA作为元件的情况。然而，本发明并不限于上述情况。本发明还可应用于其中通常使用PLD作为元件的情况。

根据本发明的一个方面，在电路设计信息和PLD设计信息中反映了封装设计中的变化，从而可以容易地确保电路设计信息、PLD设计信息和封装设计信息之间的一致性。

根据本发明的另一方面，避免了输出无用的通知信息，从而可以在PLD设计信息中有效地反映封装设计中的引脚交换。

根据本发明的又一方面，基于所存储的PLD信息输出通知信息，从而可以容易地确保包含在电路设计信息中的PLD信息、PLD设计信息和封装设计信息之间的一致性。

根据本发明的再一方面，避免了输出重复通知信息，从而可以在PLD设计信息中有效地反映封装设计中的引脚交换。

虽然为了完整和清楚公开，已经针对具体实施方式描述了本发明，但所附权利要求并不由此而受到限制，而是应视为所附权利要求涵盖了本领域技术人员能够想到并完全落入此处所述的基本教导内的所有变型和另选结构。

Claims

1.一种电路设计支持装置，该电路设计支持装置对设计其中使用PLD作为元件的电路进行支持，所述电路设计支持装置包括：

引脚交换信息接收单元，其接收引脚交换信息，该引脚交换信息是与在针对所述PLD的封装设计中进行的引脚交换有关的信息；

引脚交换处理单元，其使用所述引脚交换信息在电路设计信息中反映所述引脚交换，并保持包含在所述电路设计信息中的PLD信息的变化历史的记录；以及

变化历史输出单元，其基于所述PLD信息的变化历史的记录而输出待通知给PLD设计支持装置以在由所述PLD设计支持装置保持的PLD设计信息中反映所述引脚交换的通知信息。

2.根据权利要求1所述的电路设计支持装置，其中，当针对单个引脚进行多次引脚交换时，所述变化历史输出单元基于与最新执行的引脚交换有关的引脚交换信息来输出所述通知信息。

3.根据权利要求1所述的电路设计支持装置，所述电路设计支持装置还包括PLD信息存储单元，该PLD信息存储单元中存储有使用针对所述PLD的PLD设计CAD而创建的设计信息作为所述PLD信息，其中

所述引脚交换处理单元保持存储在所述PLD信息存储单元中的PLD信息的变化历史的记录。

4.根据权利要求3所述的电路设计支持装置，其中，每当输出所述通知信息时，所述变化历史输出单元都记录输出历史，并通过基于所述输出历史指定还未通知的变化历史来输出所述通知信息。

5.根据权利要求4所述的电路设计支持装置，其中，当利用通过使用所述PLD设计CAD创建的设计信息来更新存储在所述PLD信息存储单元中的PLD信息时，所述变化历史输出单元通过基于所述输出历史指定在更新所述PLD信息后还未通知的变化历史来输出所述通知信息。

6.一种对设计其中使用PLD作为元件的电路进行支持的方法，所述方法包括以下步骤：

接收引脚交换信息，该引脚交换信息是与在针对所述PLD的封装设计中进行的引脚交换有关的信息；

利用所述引脚交换信息在电路设计信息中反映所述引脚交换；

保持包含在所述电路设计信息中的PLD信息的变化历史的记录；以及

基于在所述保持步骤中所保持的所述PLD信息的变化历史的记录而输出待通知给PLD设计支持装置以在由所述PLD设计支持装置保持的PLD设计信息中反映所述引脚交换的通知信息。

7.根据权利要求6所述的方法，其中，当针对单个引脚进行多次引脚交换时，所述输出步骤包括：基于与最新进行的引脚交换有关的引脚交换信息输出所述通知信息。

8.根据权利要求6所述的方法，所述方法还包括：在存储单元中存储通过使用针对所述PLD的PLD设计CAD而创建的设计信息作为所述PLD信息，其中

所述保持步骤：包括保持存储在所述存储单元中的PLD信息的变化历史的记录。

9.根据权利要求8所述的方法，其中，所述输出步骤包括：每当输出所述通知信息时，保持输出历史的记录，并且通过基于所述输出历史指定还未通知的变化历史来输出所述通知信息。

10.根据权利要求9所述的方法，其中，当利用通过使用所述PLD设计CAD创建的设计信息来更新存储在所述存储单元中的PLD信息时，所述输出步骤包括：通过基于所述输出历史指定在更新所述PLD信息后还未通知的变化历史来输出所述通知信息。

11.一种计算机可读记录介质，该计算机可读记录介质中存储有计算机程序，该计算机程序使计算机执行用于对设计其中使用PLD作为元件的电路进行支持的方法，所述计算机程序使计算机执行以下步骤：

12.根据权利要求11所述的计算机可读记录介质，其中，当针对单个引脚进行多次引脚交换时，所述输出步骤包括：基于与最新进行的引脚交换有关的引脚交换信息来输出所述通知信息。

13.根据权利要求11所述的计算机可读记录介质，所述计算机程序还使计算机执行以下步骤：在存储单元中存储通过使用针对所述PLD的PLD设计CAD而创建的设计信息作为所述PLD信息，其中

所述保持步骤包括：保持存储在所述存储单元中的PLD信息的变化历史的记录。

14.根据权利要求13所述的计算机可读记录介质，其中，所述输出步骤包括：每当输出所述通知信息时，保持输出历史的记录，并且通过基于所述输出历史指定还未通知的变化历史来输出所述通知信息。

15.根据权利要求14所述的计算机可读记录介质，其中，当利用通过使用所述PLD设计CAD创建的设计信息来更新存储在所述存储单元中的PLD信息时，所述输出步骤包括：通过基于所述输出历史指定在更新所述PLD信息后还未通知的变化历史来输出所述通知信息。

16.一种制造印刷电路板的方法，所述方法由电路设计支持装置采用，该电路设计支持装置对设计其中使用PLD作为元件的电路进行支持，所述方法包括以下步骤：

处理引脚交换，其中利用在所述接收步骤接收的引脚交换信息在电路设计信息中反映所述引脚交换；

输出变化历史，其中基于在所述保持步骤中所保持的所述PLD信息的变化历史的记录而输出待通知给PLD设计支持装置以在由所述PLD设计支持装置保持的PLD设计信息中反映所述引脚交换的通知信息。