CN101252168B - 具有加热器的相变化储存单元及其制造方法 - Google Patents
具有加热器的相变化储存单元及其制造方法 Download PDFInfo
- Publication number
- CN101252168B CN101252168B CN2007101807605A CN200710180760A CN101252168B CN 101252168 B CN101252168 B CN 101252168B CN 2007101807605 A CN2007101807605 A CN 2007101807605A CN 200710180760 A CN200710180760 A CN 200710180760A CN 101252168 B CN101252168 B CN 101252168B
- Authority
- CN
- China
- Prior art keywords
- heater
- storage material
- storage
- storage device
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Abstract
一种具有薄加热器的储存装置,并在一可程序化电阻变化材料(储存材料)次光刻(光刻)柱上形成一可程序化电阻变化区域,而其中该加热器形成在该顶电极和该可程序化材料之间。在一特定实施例中,一储存材料的次光刻柱为一位于该介电材料层内的硫属化物。当该储存装置程序化或重置时,在该可程序化电阻材料和该顶电极间的一加热器,会在紧邻该加热器处形成一活性区域或可程序化电阻变化区域。
Description
技术领域
本发明关于以相变化储存材料为基础的高密度储存装置,包含以硫属化物为基础的材料及其它材料,和制造此等装置的方法,以及更特别地在具有一加热器的相变化存储元件。
背景技术
以相变化为基础的储存材料是被广泛地运用于非挥发随机存取储存单元中。如硫属化物及类似材料的此等相转换储存材料,可由施加其强度适用于集成电路中的电流,而致使在非晶态和结晶态之间的晶相转换。一般而言非晶态的特征是其电阻高于结晶态,此电阻值可轻易测量得到而用以作为指示。
从非晶态转变至结晶态一般是为一低电流操作。从结晶态转变至非晶态(以下指称为重置(reset))一般是为一高电流操作,其包括一短暂的高电流密度脉冲以熔化或破坏结晶结构,其后此相变化材料会快速冷却,抑制相变化的过程,使得至少部份相变化结构得以维持在非晶态。在理想状态下,致使相变化材料从结晶态转变至非晶态的重置电流强度应越低越好。欲降低重置所需的重置电流强度,可由减低在内存中的相变化材料组件的尺寸、以及减少电极与此相变化材料的接触面积,从而对此相变化材料组件施加较小的绝对电流值,便可达成较高的电流密度。
此领域发展的一种方法是致力于在一集成电路结构上形成微小孔洞,并使用微量可程序化的电阻材料填充这些微小孔洞。致力于此等微小孔洞的专利包括:于1997年11月11日公告的美国专利第5,687,112号“Multibit Single Cell MemoryElement Having Tapered Contact”、发明人为Ovshinky;于1998年8月4日公告的美国专利第5,789,277号“Methodof Making Chalogenide[sic]Memory Device”、发明人为Zahorik等;于2000年11月21日公告的美国专利第6,150,253号“Controllable Ovonic Phase ChangeSemiconductor Memory Device and Methods ofFabricating the Same”、发明人为Doan等。
在先前技术中所遇到的一个特定问题为操作电流的控制以及该电流所产生的热。由相变化材料的焦耳加热让相变化程序进行,也因而衍生出两个问题。首先是一个记忆单位可能有十亿个储存单元(例如:一个记忆单位提供记忆容量在千兆位组的范围),如何产生足以程序化或擦除一个记忆单位的电流是一个问题。第二个问题是加热该相变化材料会产生极高的热量,即使没有将整个相变化材料烧毁,至少会大幅降低其功效。相似地,加热该相变化材料可能会导致相变化的区域大于要产生逻辑状态变化所需的区域,而这样的状况也会使用额外的电流并因而产生额外的热量。
因此,提供一种具有较低重置电流及较低相变化量的内存细胞结构,便成为一个重要的课题。此外,提供一种可以与同一集成电路中的周边电路的工艺兼容的制造方法及结构,亦是半导体业界十分重要的课题。
发明内容
本发明的目的在于,提供一种具有加热器的相变化储存单元及其制造方法,其具有较低重置电流及较低相变化量的内存细胞结构,且可以与同一集成电路中的周边电路的工艺兼容。
本发明一储存装置具有顶电极和底电极、一位于该顶电极和该底电极间的储存材料次光刻柱、以及一位于该次光刻柱中且在该储存材料次光刻柱和该顶电极间的薄加热器。该储存材料可由加热来程序化成多数种不同的电阻状态。该加热器是由一加热器材料所组成,其电阻高于顶电极的电阻,并高于该储存材料在其最高电阻状态的电阻。在该储存材料的次光刻柱具有一活性区域,其是该可程序化电阻主要发生变化之处。换言之,由电阻性地加热该加热器以选择性地程序化,从而将该程序化电阻变化区域由一第一电阻状态转变至一第二电阻状态。该程序化电阻变化活性区域是局限在邻近该加热器的该次光刻柱的一部份。
在一特定实施例中,该储存材料是一硫属化物,像是由锗、锑和碲的组合的GST。该储存材料次光刻柱的高度约介于20nm至120nm之间,而在一实施例中,其高度约为80nm。其中该储存材料是由下列群组中选取两种或以上材料组合而成:锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫和金。在一些实施例中,该加热器和该储存材料的次光刻柱具有相同直径。
在一特定实施例中,该顶电极包含一位线。更进一步实施例中,该位线配置于该加热器之上。在特定实施例中,该加热器材料包含至少碳化硅、石墨、氮化钽、氮化钽铝、氮化钨、氧化铝和氧化钽之一。
在其它实施例中,一储存装置的建构首先提供一衬底,其中所述衬底为一介电材料,其内包含有一底电极,并具有一暴露该底电极的上层表面。在所述底电极之上形成一储存材料的次光刻柱,其中所述次光刻柱电性耦接至该底电极。在该上层表面上沉积一介电填充层,以围绕该储存材料的次光刻柱。接下来平坦化该介电填充层以暴露该储存材料的次光刻柱的一顶层表面,并使该顶层表面与该介电填充层的一顶层表面齐平。后续移除该储存材料的次光刻柱的第一部位,以形成一加热器预备囊,其中该加热器预备囊位于该储存材料的次光刻柱的剩余部位的上方并低于该介电填充层的顶层表面,其中该加热器预备囊的深度低于50nm;其次填充加热器材料于该加热器预备囊中,预备囊以形成一加热器。最后在上方沉积一导电层并与该加热器电性耦接。更进一步实施例中,图案化该导电层以形成一位线。
在又一实施例中,储存装置的操作借着提供一结构,而其包含一顶电极,其中该顶电极通过一加热器和一储存材料次光刻柱与一底电极电性耦接,其中所述储存材料次光刻柱具有一紧邻该加热器的相变化区域。在顶电极和底电极间施加电流,以便将该储存材料次光刻柱的第一部位熔化,其中所述第一部位包含靠近该加热器的该相变化区域,至于远离该加热器的该储存材料次光刻柱的第二部位则不会被熔化。
附图说明
参照相关附图撰写以下详细的说明书。并描述较佳的实施例来说明本发明,但其并不限制其范围,而其范围定义在权利要求中。熟习该项技术的人士会了解以下说明书中各种等同的差异,其中:
图1说明依据本发明集成电路装置的方块图。
图2说明如图1所示的典型储存阵列的局部概要图。
图3说明相变化存储元件的先前技术。
图4说明依据本发明的实施例中具有顶层加热器的可程序化电阻存储元件。
图5说明在半导体衬底上形成储存单元存取层。
图6说明在上层表面(见图5,参考符号310)上方沉积可程序化电阻储存材料层。
图7说明蚀刻可程序化电阻储存材料以形成可程序化电阻储存材料柱。
图8说明在储存材料柱上方沉积介电填充层并平坦化,使得该储存材料柱的顶层表面与介电填充材料的顶层表面齐平。
图9说明在经过蚀刻后形成储存材料柱的加热器预备囊。
图10说明在介电填充材料之上形成顶层加热器。
图11说明在介电填充层上方形成导电层,并与顶电极电性耦接。
具体实施方式
在此所使用的方位描述,以“上”、“下”、“左”、“右”描述并以各附图中个别的结构作为参照。相似地,“厚度”是指垂直尺寸,而“宽度”是指水平尺寸。而这些方向在电路操作或其它相关的方位上并无限制,如同熟习本项技术的人士所知晓。
本说明书的说明依照一集成电路和储存阵列的实施例、一常见的储存单元的实施例,和本发明的相变化组件和储存单元的实施例,再介绍上述的制造方法。
请参照图1,其是显示一集成电路10的简化方块图,而本发明可能使用此集成电路。电路10包括一储存阵列12,其是使用了相变化储存单元(图上未显示),于一半导体衬底上,如下所详述。一字线译码器14是与多数条字线16形成电连接。一位线译码器18是与多数条位线20电连接,以从阵列12中的相变化储存单元(图上未显示)读取数据并写入数据。地址是从总线22供应至字线译码器与驱动器14以及位线译码器18。方块24中的检测放大器以及数据输入结构,是经由数据总线26而耦接至位线译码器18。数据是从集成电路10的输入/输入端口、或其它集成电路10内部或外部的来源,经由数据输入线28,而传送至方块24中的数据输入结构。集成电路10可包含其它电路30,例如一通用目的处理器或特殊目的应用电路、或模组的组合而提供一系统单芯片功能,并由阵列12所支持。数据是从方块24的检测放大器、经由一数据输出线32,而输出至集成电路10的输入/输出端口,或输出至其它位于集成电路10的内部或外部的数据目的。
在本实施例中所使用的控制器34,使用了偏压安排状态机器,并控制了偏压安排供应电压36的应用,例如读取、程序化、擦除、擦除确认与程序化确认电压。控制器34可利用特殊目的逻辑电路而应用,如熟习该项技术者所熟知。在替代实施例中,控制器34包括了通用目的处理器,其可使于同一集成电路,以执行一计算机程序而控制装置的操作。在又一实施例中,控制器34是由特殊目的逻辑电路与通用目的处理器组合而成。
如图2所示,阵列12的每个储存单元包括了一个存取晶体管(或其它存取装置,例如二极管)、以及相变化组件,其中四个存取晶体管在图2上是以标号38、40、42、44显示的,而四个相变化组件在图2上是以标号46、48、50、52显示的。每个存取晶体管38、40、42、44的源极是共同连接至一源极线54,源极线54是在一源极线终端55结束。在另一实施例中,这些选择组件的源极线并未电连接,而是可独立控制的。多数条字线16(包括字线56与58)是沿着第一方向平行地延伸。字线56、58是与字线译码器14进行电性切换信息。存取晶体管38、42的栅极是连接至一共同字线(例如字线56),而存取晶体管40、44的栅极是共同连接至字线58。多数条位线20(包括位线60、62)中,位线60是连接到相变化组件46、48的一端。特别地,相变化组件46是连接于存取晶体管38的漏极与位线60之间,而相变化组件48是连接于存取晶体管40的漏极与位线60之间。相似地,相变化组件50是连接于存取晶体管42的漏极与位线62之间,而相变化组件52是连接于存取晶体管44与位线62之间。需要注意的是,在图中为了方便起见,仅绘示四个储存单元,在实务中,阵列12可包括上千个至上百万个此种储存单元。同时,亦可使用其它阵列结构,例如将相变化存储元件连接到源极。
图3说明相变化存储元件100的先前技术。相变化存储元件100在栓塞组件104(底层或第一电极)和顶层(第二)电极106之间具有相变化储存材料柱102。而该栓塞组件104通过选择装置(例如:二极管或晶体管)与字线(未示)电性连结,而该顶层(第二)电极106与位线108电性连结。如在先前技术中所知晓,储存单元通常通过相互垂直排列的两组数据线来控制。当位线在该字符中选择一特定位时,字线提供能量来选择特定数据字符地址。而这些线路通常配置在垂直的阵列中。而本发明中储存单元线路的配置上是一部份采用此类配置,在相变化存储元件的顶层形成位线108,而字线(未示)垂直配置于该位线。字线信号连结于栓塞组件104做为用于读取和写入的电流路径。栓塞组件104的导电材料、位线108和字线(未示)可为钨、铜、铝或其它金属及在一般先前技术中适用于栓塞和线路结构的金属组合。
在相变化储存材料102和栓塞组件104之间选择性地使用其它金属层,例如:提升对相变化材料的粘着、好的导电性、以及在相变化储存材料102和栓塞组件之间提供扩散障壁,但为求说明和讨论上的简易在此省略。而这些金属层较佳以氮化钛和氮化钽制造。而这些金属层亦可用氮化钛铝或氮化钽铝来替代,在更进一步的实施例中,一种或多种元素可选自一群组包含钛、钨、钼、铝、钽、铜、铂、铱、镧、镍和钌及其组合。导电层较佳延展至超过栓塞组件104的宽度。
相变化材料柱102是由相变化合金所组成,而该相变化合金可于一第一结构态与第二结构态之间切换,其中第一结构态是指此材料大体上为非晶固相,而第二结构态是指此材料在该储存单元活性信道区域局部次序大体上为结晶固相。而相变化合金是至少双稳定(bistable)。该词汇“非晶”是用以指称一相对较无次序结构,其相较于单晶更无次序性,而带有可侦测的特征如比结晶态更高的电阻。该词汇“结晶”是用以指称一相对较有次序的结构,其相较于非晶态更有次序,因此包括有可侦测的特征例如比非晶态更低的电阻。
典型地,相转换材料可电性切换至完全结晶态与完全非晶态之间所有可侦测的不同状态。其它受到非晶态与结晶态变化而影响的材料特征,包含有原子次序、自由电子密度、和活化能。此材料可切换成为不同的固态、或可切换成为由两种或两种以上固态所形成的混合物,提供在非晶态至结晶态之间的灰阶部分。此材料中的电性质亦可能随之改变。
相变化合金可由施加一电脉冲而从一种相态切换至另一相态。先前观察指出,一较短、较大幅度的脉冲倾向于将相转换材料的相态改变成大体为非晶态。一较长、较低幅度的脉冲倾向于将相转换材料的相态改变成大体为结晶态。在较短、较大幅度脉冲中的能量,够大因此足以破坏结晶结构的键结,同时够短,因此可以防止原子再次排列成结晶态。在适当实验的情形下,可决定特别适用于一特定相转换合金的适当脉冲量变曲线。在本文中所描述的一种适用于PCRAM中的材料,是为Ge2Sb2Te5,并通常被称为GST。
相变化材料柱102沉积如一薄膜层。而位在相变化材料柱102上方为至少包含相变化材料柱102上层表面的第二(顶层)电极106。如先前所讨论,该第二电极亦可由氮化钛所生成。这样可方便相变化材料柱102和第二电极106连结,而这样的单元此后将称为相变化核心105。
在介电材料110的圆柱空洞(孔洞)中形成相变化核心105,或是由使用方向蚀刻技术来形成柱状的相变化核心105,并沉积该介电材料110填充在该柱周围。而该介电材料110较佳包含一层或多层二氧化硅或其它介电绝缘材料。
在操作上,在底电极104和位线108之间存有一电流路径。当电流通过该相变化材料102时,焦耳加热会造成在相变化区域112的相变化材料温度上升,以及如同前述所解释根据电流脉冲的长度和幅度,将该组件定在“设定”或“重置”状态。
活性相变化区域112实质地发生在相变化材料柱的中间区域,因为在程序化的过程中,顶电极106和底电极104通常为良热导体(例如:金属),并由相变化金属材料柱102末端来散热。因此,相变化材料柱102的最热部位产生在栓塞104和位线108间的热库(thermal sink)。在一重置操作过程中,储存单元阵列中需要大量的能量并产生大量的热能,让整个相变化储存材料柱102熔化,特别是在有数个储存单元要重置时,情况将更为严重。如果只需要让相变化材料在读取状态,只需施加一相对较低的电脉冲就足以决定该材料的电阻。储存单元的存取控制是由控制组件所提供,较佳为存取晶体管(见图2)。
图4说明依据本发明具有一顶层加热器222可程序化电阻存储元件(储存装置)220的实施例。可程序电阻材料柱(储存材料)224(例如:硫属化物)会被环绕在介电材料层110(例如:二氧化硅)内。
硫属化物包括具有较多正电元素或根基的化合物,硫属元素与下列四元素的任一者:氧(0)、硫(S)、硒(Se)、以及碲(Te),形成元素周期表上第VI族的部分。硫属化合物合金包括将硫属化合物与其它材料如过渡金属等结合。一硫属化合物合金通常包括一个以上选自元素周期表第六栏的元素,例如锗(Ge)以及锡(Sn)。通常,硫属化合物合金包括下列元素中一个以上的复合物:锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相变化为基础的储存材料已经被描述于技术文件中,包括下列合金:镓/锑、锗/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中,可以尝试大范围的合金成分。此成分可以下列特征式表示:TeaGebSb100(a+b)。一位研究员描述了最有用的合金是为,在沉积材料中所包含的平均碲浓度是远低于70%,典型地是低于60%,并在一般型态合金中的碲含量范围从最低23%至最高58%,且最佳是介于48%至58%的碲含量。锗的浓度是高于约5%,且其在材料中的平均范围是从最低8%至最高30%,一般是低于50%。最佳地,锗的浓度范围是介于8%至40%。在此成分中所剩下的主要成分则为锑。(Ovshinky‘112专利,栏10-11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(Noboru Yamada,”Potential ofGeSbTe Phasechange Optical Disks for High Data RateRecording”,SPIE v.3109,PP.2837(1997))更一般地,过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金,可与锗/锑/碲结合以形成一相变化合金其包括有可程序化的电阻性质。可使用的储存材料的特殊范例,是如Ovshinsky‘112专利中栏1113所述,其范例在此是列入参考。在此,适用于一PCRAM的材料是为Ge2Sb2Te5,其通常被称为GST。
可用于本发明其它实施例中的其它可程序化的储存材料包括,掺杂N2的GST、GexSby、或其它以不同结晶态转换来决定电阻的物质;PrxCayMnO3、PrSrMnO、ZrOx、或其它使用一电脉冲以改变电阻状态的物质;TCNQ、PCBM、TCNQPCBM、CuTCNQ、AgTCNQ、C60TCNQ、以其它物质掺杂的TCNQ、或任何其它聚合物材料其包括有以一电脉冲而控制的双稳定或多稳定电阻态。
在储存材料柱224顶端形成由加热器材料形成的顶层加热器222,而该加热器材料,例如碳化硅、碳化物、氮化钽、氮化钨、氮化钽铝、或者是非常薄的介电材料,例如1nm至2nm的氧化铝或氧化钽。加热器材料具有高于储存材料在大多数电阻状态下的电阻,以及亦高于该顶电极208的电阻。举例来说,顶电极208可包含钨、氮化钛或铜。在特定实施例中,会在顶电极208图案化储存装置的位线。
由通过顶电极208和底电极104之间加热器222和储存材料柱224的电流来设定或重置可程序化电阻存储元件220。而加热器222有效地将电流转换为热量,而在紧邻加热器222的可程序化储存材料224上形成可程序化电阻变化区域226。当需要重置时,加热器需降低能量来减低储存装置的热量产生,因为只有紧邻加热器储存材料的部位需要被熔化。具有加热器的可程序化电阻储存单元的优点包括由设定和重置循环可靠数据来定义储存单元在控制性、程序化的可靠度和耐久性。
举例来说,为了写入存储元件220,适当的致能信号会耦接到顶电极208和底电极104。而选择产生电流的大小和时间来造成可程序化电阻变化区域材料区域226熔化,以及假定在冷却后有较高或较低电阻状态。再借着通过该组件一低阶电流脉冲和感测其电阻来进行读取存储元件。
图5至图11说明本发明的一个实施例中,制造具有顶层加热器可程序化电阻储存单元的剖面示意图。图5显示在半导体衬底302上形成储存单元存取层300。存取层300一般包含存取晶体管(未示)。亦可使用其它类型的存取装置,像是二极管。而存取层300包含在介电薄膜层308中的第一栓塞304和第二栓塞306。第一栓塞304和第二栓塞306会做为底电极组件之用,而一般以钨、多硅晶或氮化钛制造。而储存单元存取层300具有暴露第一栓塞304和第二栓塞306(底电极)的上层表面310。
在半导体衬底302的植入区域做为包含字线(未示)的存取晶体管终端,以及耦接底电极304、306至一般源极线(未示)的栅极。植入区域(未示)以一般较佳方式形成,因而在此省略其更详细的描述。
图6显示沉积在上层表面(见图5,参考符号310)上方的可程序化电阻储存材料层(例如GST)328。可程序化电阻储存材料层328是较佳约20nm至120nm厚,而一般约80nm厚。而该储存材料层328可用其它材料替代使用。在替代实施例中,采行其它外加步骤像是平坦化上层表面以移除在第一栓塞304和第二栓塞306的洼凹(接缝),或者是其它特征,例如:在第一栓塞304和第二栓塞306和可程序化电阻储存材料328间的障壁层(未示)。在一特定实施例中,其平坦化上层表面,然后回蚀该第一栓塞304和第二栓塞306以形成凹处,然后再填充障壁材料和平坦化,以提供一可程序化电阻储存材料层328的平坦、可兼容的表面。此等技术被熟习此项技术的人士所熟知,为了说明和讨论上的简化和清晰而在此省略。
图7说明蚀刻可程序化电阻储存材料以形成可程序化电阻储存材料柱352、354的结果。在一特定实施例中,使用光刻掩膜和蚀刻技术来形成该储存材料柱352、354。而对于所使用的光刻工艺,光刻掩膜上的图案的横向尺寸一般皆会等于最小光刻特征尺寸。为求进一步缩小该光刻掩膜上图案的横向尺寸,需进行掩膜修饰步骤,并制造出比定义在掩膜中最小光刻特征尺寸还要更小的修饰的光刻掩膜。在一实施例中,缩小的特征尺寸是约40nm。在一实施例中是使用氩、氯、氧等离子体化学的反应性离子蚀刻(RIE)的干性非等向蚀刻技术。当要达到第一栓塞304和第二栓塞306的上层表面或介电薄膜层308时,可使用一光学发散工具,以确认并控制蚀刻的终点。
在常见的蚀刻步骤中,可程序化电阻柱可能会被切除因此减弱所得的存储元件。而可以选择可程序化电阻材料和蚀刻技术来避免被切除,如于2006年7月12日申请的美国专利申请第11/456,922号“制造柱型相变化存储元件的方法”,发明人为龙翔澜、何家骅,该专利所揭露内容在此引为参考文献。
在替代实施例中,蚀刻过程中于该储存材料上方形成顶电极材料以外的硬掩膜材料层(例如:二氧化硅、氮化硅)以保护该顶层表面。
图8显示介电填充层356沉积在储存材料柱352、354上方并平坦化(例如:使用化学机械研磨法)使得该储存材料柱352、354的顶层表面358、360,与介电填充材料356的顶层表面齐平。用作介电填充层356的典型材料包含硅(Si)、碳(C)、氧(O)、氟(F)及氢(H)元素的组合,并在存储元件间提供电性绝缘。在一些实施例中,绝缘材料包含热绝缘材料例如二氧化硅、SiCOH、聚亚醯胺、聚醯胺及氟碳聚合物。一般来说,热绝缘材料应该具有低于二氧化硅的导热性,或是低于0.014J/cm*deg K*sec。
许多低介电系数材料(其介电系数低于二氧化硅)适合用于介电填充层的使用,而包括氟二氧化硅、倍半氧硅烷(silsesquioxane)、聚环烯醚(polyaryleneether)、对二甲苯聚体(parylene)、氟聚合物、氟化无定型碳、类钻石碳、多孔性氧化硅、介多孔(mesoporous)氧化硅、多孔性倍半氧硅烷、多孔性聚亚醯胺及多孔性环烯醚。其单层或多层组合可提供热绝缘之用。当导热性非关键性时,可使用氮化硅或其它导热性高于二氧化硅的材料。
在一实施例中,形成介电填充层356并超过该柱(见图7,参考符号352、354)高度的深度,然后利用化学机械研磨法来平坦化以露出该柱352、354的顶层表面358、360。
图9显示在经过蚀刻后形成储存材料柱352’、354’的加热器预备囊364、366。使用相较于该介电填充材料356(例如:二氧化硅)而优先蚀刻该储存材料(例如:GST)的蚀刻技术(例如:使用氯等离子体为基础的反应性离子蚀刻)来形成低洼于介电填充层356的顶层表面362的加热器预备囊364、366 。
图10显示加热器(顶层加热器)368、370形成在介电填充材料352’、354’之上。在一特定实施例中,由填充加热器材料,像是碳化硅、碳化物、氮化钽、氮化钨、氮化钽铝,或者是非常薄的介电材料像是1nm至2nm的氧化铝或氧化钽来填充加热器预备囊(见图9参考符号364、366),然后使用化学机械研磨法或其它技术来平坦化加热器368、370的顶层表面369、371与介电填充层356的顶层表面362。在替代实施例中,由部分填充加热器预备囊来形成加热器368、370,然后使用化学机械研磨法或其它技术从介电填充层356的顶层表面362来移除多余材料。而其它替代方式可省略化学机械研磨步骤。加热器368、370具有高于相变化材料在大多数电阻状态下的电阻,以及高于该顶电极(见图11参考符号372)的电阻。而加热器的厚度应该要足够低(例如:10至50nm,一般是20nm)来避免加热器电阻过高。
图11显示导电层372形成在介电填充层356上方,以及与顶电极368、370电性耦接。导电层372较佳是由氮化钛、铝、铜或由其它适合材料所形成,而与其它导电层连接如前述讨论,在一实施例中是在导电层图案化储存阵列的位线。在已说明的实施例中,导电层372形成储存装置的顶电极。而使用相似本领域的现有技术来完成包含图5至图11储存单元的集成电路。
在一特定实施例中,由顶电极和底电极间施加电流以便将靠近该加热器的该相变化区域的该储存材料次光刻柱的第一部位熔化,以及不会熔化在该加热器远程的该储存材料次光刻柱的第二部位,使得具有通过加热器和储存材料次光刻柱让顶电极与底电极电性耦接的储存装置来设定或重置。因为储存单元重置需要低能量(电流),因而特别需要具有结合加热器的储存材料次光刻柱。特别是当有许多储存单元同时或在短时间内重置时,此设计让储存装置生成较少热量以符合储存阵列减少热量的需求。
熟习本项技术的人士依照本发明在此揭露的精神。将知晓相关替代可能以及更新实施例。然而本发明本身是定义于专利申请范围中。
Claims (12)
1.一种储存装置,其特征在于,包含:
一底电极;
一顶电极;
一储存材料,位于该底电极与该顶电极之间,其中该储存材料可由加热而被程序化成不同的电阻状态;
一加热器,其包含一加热器材料,其中该加热器材料的电阻大于该顶电极的电阻,亦大于该储存材料当中最高电阻状态的电阻值,而该加热器位于该顶电极与该储存材料之间;
一可程序化电阻变化区域,其位于所述储存材料中,可由该加热器电阻性地加热而被程序化,以便将该可程序化电阻变化区域由一第一电阻状态转换至一第二电阻状态,其中该可程序化电阻变化区域在邻近该加热器的该储存材料的一部位,
由顶电极和底电极间施加电流以便将靠近该加热器的该可程序化电阻变化区域的储存材料次光刻柱的第一部位熔化,以及不会熔化在该加热器远程的该储存材料次光刻柱的第二部位,使得具有通过加热器和储存材料次光刻柱让顶电极与底电极电性耦接的储存装置来设定或重置。
2.如权利要求1所述的储存装置,其特征在于,其中该储存材料包含一锗、锑和碲的组合。
3.如权利要求1所述的储存装置,其特征在于,其中该储存材料的高度介于20nm至120nm之间。
4.如权利要求1所述的储存装置,其特征在于,其中该储存材料包含一硫属化物。
5.如权利要求1所述的储存装置,其特征在于,其中该储存材料是由下列群组中选取两种或以上材料组合而成:锗、锑、鍗、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫及金。
6.如权利要求1所述的储存装置,其特征在于,其中该储存材料具有一宽度,以及该加热器具有该宽度和一小于50纳米的厚度。
7.如权利要求1所述的储存装置,其特征在于,其中该加热器包含至少碳化硅、石墨、氮化钽、氮化钽铝、氮化钨、氧化铝和氧化钽之一。
8.如权利要求1所述的储存装置,其特征在于,其中该加热器是由介电材料所组成,其厚度不超过2nm。
9.一种用以建构一储存装置的方法,其特征在于,包含:
提供一衬底,其中所述衬底为一介电材料,其内包含有一底电极,并具有一暴露该底电极的上层表面;
在所述底电极之上形成一储存材料,其中所述储存材料电性耦接至该底电极;
在该上层表面上沉积一介电填充层;
平坦化该介电填充层以暴露该储存材料的一顶层表面,并使该顶层表面与该介电填充层的一顶层表面齐平;
移除该储存材料的一第一部位,以形成一加热器预备囊,其中该加热器预备囊低于该介电填充层的顶层表面,其中该加热器预备囊的深度小于50nm;
填充一加热器材料于该加热器预备囊中,以形成一加热器;
在上方沉积一导电层并与该加热器电性耦接,
由顶电极和底电极间施加电流以便将靠近该加热器的储存材料次光刻柱的第一部位熔化,以及不会熔化在该加热器远程的该储存材料次光刻柱的第二部位,使得具有通过加热器和储存材料次光刻柱让顶电极与底电极电性耦接的储存装置来设定或重置。
10.如权利要求9所述的用以建构一储存装置的方法,其特征在于,其中该加热器材料包含至少碳化硅、石墨、氮化钽、氮化钽铝、氮化钨、氧化铝和氧化钽之一。
11.如权利要求9所述的用以建构一储存装置的方法,其特征在于,其中该加热器材料包含厚度不超过2nm的介电材料。
12.如权利要求9所述的用以建构一储存装置的方法,其特征在于,其中该储存材料是由硫属化物所组成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/677,416 US8008643B2 (en) | 2007-02-21 | 2007-02-21 | Phase change memory cell with heater and method for fabricating the same |
US11/677,416 | 2007-02-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101252168A CN101252168A (zh) | 2008-08-27 |
CN101252168B true CN101252168B (zh) | 2012-07-04 |
Family
ID=39705852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101807605A Active CN101252168B (zh) | 2007-02-21 | 2007-10-12 | 具有加热器的相变化储存单元及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8008643B2 (zh) |
CN (1) | CN101252168B (zh) |
TW (1) | TWI376824B (zh) |
Families Citing this family (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786460B2 (en) | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
US7635855B2 (en) | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
US7449710B2 (en) | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7688619B2 (en) | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7531825B2 (en) | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
US7741636B2 (en) | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
US7785920B2 (en) | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
US7511984B2 (en) * | 2006-08-30 | 2009-03-31 | Micron Technology, Inc. | Phase change memory |
US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
KR100843210B1 (ko) * | 2006-11-02 | 2008-07-02 | 삼성전자주식회사 | 저항 메모리 소자 및 데이터 기입 방법 |
US7476587B2 (en) | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
US7903447B2 (en) | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
US7718989B2 (en) | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
KR100905714B1 (ko) * | 2007-02-07 | 2009-07-01 | 삼성전자주식회사 | 금속 소재의 워드 라인과 직접 접촉하는 셀 다이오드를 구비하는 상 변화 메모리 및 그 형성 방법 |
US8008643B2 (en) * | 2007-02-21 | 2011-08-30 | Macronix International Co., Ltd. | Phase change memory cell with heater and method for fabricating the same |
US7956344B2 (en) | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
US7786461B2 (en) | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
US7729161B2 (en) | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
US7811851B2 (en) * | 2007-09-28 | 2010-10-12 | Freescale Semiconductor, Inc. | Phase change memory structures |
US8389967B2 (en) * | 2007-10-18 | 2013-03-05 | International Business Machines Corporation | Programmable via devices |
US7919766B2 (en) | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
US8084842B2 (en) | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
US8030634B2 (en) | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
US7825398B2 (en) | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
US7791057B2 (en) | 2008-04-22 | 2010-09-07 | Macronix International Co., Ltd. | Memory cell having a buried phase change region and method for fabricating the same |
US8077505B2 (en) | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
US7701750B2 (en) | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
US8415651B2 (en) | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
US8134857B2 (en) | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
US7932506B2 (en) | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
WO2010022036A2 (en) * | 2008-08-18 | 2010-02-25 | Contour Semiconductor, Inc. | Method for forming self-aligned phase-change semiconductor diode memory |
US7903457B2 (en) | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
US7719913B2 (en) | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
US8324605B2 (en) | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
US7897954B2 (en) | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
US8036014B2 (en) | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
US8089137B2 (en) | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
US8107283B2 (en) | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
US8030635B2 (en) | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
US8064247B2 (en) | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
US8097871B2 (en) | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
US7933139B2 (en) | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
US8350316B2 (en) | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
US8809829B2 (en) | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
US8406033B2 (en) | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
US8238149B2 (en) | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
US8363463B2 (en) | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
US8110822B2 (en) | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
US8198619B2 (en) | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
US7894254B2 (en) | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
KR20120059569A (ko) * | 2009-08-21 | 2012-06-08 | 램버스 인코포레이티드 | 인-시츄 메모리 어닐링 |
US8064248B2 (en) | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
US8178387B2 (en) | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
JP5659480B2 (ja) | 2009-10-26 | 2015-01-28 | ソニー株式会社 | 記憶装置の製造方法 |
US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
US8310864B2 (en) | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
EP2597647A1 (en) * | 2011-11-28 | 2013-05-29 | Imec | Selector device for memory applications |
US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
CN103839919B (zh) * | 2012-11-23 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 电极的制造方法、熔丝装置及其制造方法 |
JP2015002283A (ja) * | 2013-06-17 | 2015-01-05 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその製造方法 |
CN104518084B (zh) * | 2013-09-29 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
CN104966717B (zh) | 2014-01-24 | 2018-04-13 | 旺宏电子股份有限公司 | 一种存储器装置及提供该存储器装置的方法 |
US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
US9530523B2 (en) * | 2014-06-25 | 2016-12-27 | Intel Corporation | Thermal disturb as heater in cross-point memory |
US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
US10147876B1 (en) * | 2017-08-31 | 2018-12-04 | Sandisk Technologies Llc | Phase change memory electrode with multiple thermal interfaces |
CN113517393A (zh) * | 2020-04-28 | 2021-10-19 | 台湾积体电路制造股份有限公司 | 相变存储器件及其形成方法 |
US11411180B2 (en) | 2020-04-28 | 2022-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase-change memory device and method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933365A (en) * | 1997-06-19 | 1999-08-03 | Energy Conversion Devices, Inc. | Memory element with energy control mechanism |
CN1898750A (zh) * | 2004-09-30 | 2007-01-17 | 英飞凌科技股份公司 | 电阻性存储元件 |
Family Cites Families (88)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3271591A (en) * | 1963-09-20 | 1966-09-06 | Energy Conversion Devices Inc | Symmetrical current controlling device |
US3530441A (en) * | 1969-01-15 | 1970-09-22 | Energy Conversion Devices Inc | Method and apparatus for storing and retrieving information |
IL61678A (en) * | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
US4719594A (en) * | 1984-11-01 | 1988-01-12 | Energy Conversion Devices, Inc. | Grooved optical data storage device including a chalcogenide memory layer |
US4876220A (en) * | 1986-05-16 | 1989-10-24 | Actel Corporation | Method of making programmable low impedance interconnect diode element |
US5166758A (en) * | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
US5534712A (en) | 1991-01-18 | 1996-07-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
US5177567A (en) * | 1991-07-19 | 1993-01-05 | Energy Conversion Devices, Inc. | Thin-film structure for chalcogenide electrical switching devices and process therefor |
US5166096A (en) * | 1991-10-29 | 1992-11-24 | International Business Machines Corporation | Process for fabricating self-aligned contact studs for semiconductor structures |
US5785828A (en) * | 1994-12-13 | 1998-07-28 | Ricoh Company, Ltd. | Sputtering target for producing optical recording medium |
US6420725B1 (en) * | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US5789758A (en) * | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
US5869843A (en) * | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
US5879955A (en) * | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
US5837564A (en) * | 1995-11-01 | 1998-11-17 | Micron Technology, Inc. | Method for optimal crystallization to obtain high electrical performance from chalcogenides |
US5687112A (en) * | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
US6025220A (en) * | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
US5985698A (en) * | 1996-07-22 | 1999-11-16 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
US5789277A (en) * | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
US6087674A (en) * | 1996-10-28 | 2000-07-11 | Energy Conversion Devices, Inc. | Memory element with memory material comprising phase-change material and dielectric material |
US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6617192B1 (en) * | 1997-10-01 | 2003-09-09 | Ovonyx, Inc. | Electrically programmable memory element with multi-regioned contact |
US6351406B1 (en) * | 1998-11-16 | 2002-02-26 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6483736B2 (en) * | 1998-11-16 | 2002-11-19 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
DE19903325B4 (de) | 1999-01-28 | 2004-07-22 | Heckler & Koch Gmbh | Verriegelter Verschluß für eine Selbstlade-Handfeuerwaffe, mit einem Verschlußkopf und Verschlußträger und einem federnden Sperring mit Längsschlitz |
US6177317B1 (en) * | 1999-04-14 | 2001-01-23 | Macronix International Co., Ltd. | Method of making nonvolatile memory devices having reduced resistance diffusion regions |
US6075719A (en) | 1999-06-22 | 2000-06-13 | Energy Conversion Devices, Inc. | Method of programming phase-change memory element |
US6314014B1 (en) | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
US6420216B1 (en) * | 2000-03-14 | 2002-07-16 | International Business Machines Corporation | Fuse processing using dielectric planarization pillars |
US6420215B1 (en) * | 2000-04-28 | 2002-07-16 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
US6501111B1 (en) | 2000-06-30 | 2002-12-31 | Intel Corporation | Three-dimensional (3D) programmable device |
US6563156B2 (en) * | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
US6440837B1 (en) * | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
US6339544B1 (en) * | 2000-09-29 | 2002-01-15 | Intel Corporation | Method to enhance performance of thermal resistor device |
US6567293B1 (en) * | 2000-09-29 | 2003-05-20 | Ovonyx, Inc. | Single level metal memory cell using chalcogenide cladding |
US6555860B2 (en) * | 2000-09-29 | 2003-04-29 | Intel Corporation | Compositionally modified resistive electrode |
US6429064B1 (en) * | 2000-09-29 | 2002-08-06 | Intel Corporation | Reduced contact area of sidewall conductor |
US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
US6271090B1 (en) * | 2000-12-22 | 2001-08-07 | Macronix International Co., Ltd. | Method for manufacturing flash memory device with dual floating gates and two bits per cell |
TW490675B (en) * | 2000-12-22 | 2002-06-11 | Macronix Int Co Ltd | Control method of multi-stated NROM |
US6627530B2 (en) * | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
US6534781B2 (en) * | 2000-12-26 | 2003-03-18 | Ovonyx, Inc. | Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact |
US6487114B2 (en) * | 2001-02-28 | 2002-11-26 | Macronix International Co., Ltd. | Method of reading two-bit memories of NROM cell |
US6514788B2 (en) * | 2001-05-29 | 2003-02-04 | Bae Systems Information And Electronic Systems Integration Inc. | Method for manufacturing contacts for a Chalcogenide memory device |
US6589714B2 (en) * | 2001-06-26 | 2003-07-08 | Ovonyx, Inc. | Method for making programmable resistance memory element using silylated photoresist |
US6613604B2 (en) * | 2001-08-02 | 2003-09-02 | Ovonyx, Inc. | Method for making small pore for use in programmable resistance memory element |
US6511867B2 (en) * | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Utilizing atomic layer deposition for programmable device |
US6673700B2 (en) * | 2001-06-30 | 2004-01-06 | Ovonyx, Inc. | Reduced area intersection between electrode and programming element |
US6605527B2 (en) * | 2001-06-30 | 2003-08-12 | Intel Corporation | Reduced area intersection between electrode and programming element |
US6586761B2 (en) * | 2001-09-07 | 2003-07-01 | Intel Corporation | Phase change material memory device |
US6861267B2 (en) * | 2001-09-17 | 2005-03-01 | Intel Corporation | Reducing shunts in memories with phase-change material |
US6566700B2 (en) | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
US6800563B2 (en) * | 2001-10-11 | 2004-10-05 | Ovonyx, Inc. | Forming tapered lower electrode phase-change memories |
US6545903B1 (en) * | 2001-12-17 | 2003-04-08 | Texas Instruments Incorporated | Self-aligned resistive plugs for forming memory cell with phase change material |
US6512241B1 (en) * | 2001-12-31 | 2003-01-28 | Intel Corporation | Phase change material memory device |
US6867638B2 (en) * | 2002-01-10 | 2005-03-15 | Silicon Storage Technology, Inc. | High voltage generation and regulation system for digital multilevel nonvolatile memory |
JP3796457B2 (ja) | 2002-02-28 | 2006-07-12 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6579760B1 (en) | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
US6864500B2 (en) * | 2002-04-10 | 2005-03-08 | Micron Technology, Inc. | Programmable conductor memory cell structure |
US6605821B1 (en) * | 2002-05-10 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | Phase change material electronic memory structure and method for forming |
US6864503B2 (en) * | 2002-08-09 | 2005-03-08 | Macronix International Co., Ltd. | Spacer chalcogenide memory method and device |
JP4133141B2 (ja) * | 2002-09-10 | 2008-08-13 | 株式会社エンプラス | 電気部品用ソケット |
US6992932B2 (en) * | 2002-10-29 | 2006-01-31 | Saifun Semiconductors Ltd | Method circuit and system for read error detection in a non-volatile memory array |
JP4928045B2 (ja) * | 2002-10-31 | 2012-05-09 | 大日本印刷株式会社 | 相変化型メモリ素子およびその製造方法 |
US6744088B1 (en) * | 2002-12-13 | 2004-06-01 | Intel Corporation | Phase change memory device on a planar composite layer |
US6791102B2 (en) * | 2002-12-13 | 2004-09-14 | Intel Corporation | Phase change memory |
US6815266B2 (en) * | 2002-12-30 | 2004-11-09 | Bae Systems Information And Electronic Systems Integration, Inc. | Method for manufacturing sidewall contacts for a chalcogenide memory device |
KR100486306B1 (ko) * | 2003-02-24 | 2005-04-29 | 삼성전자주식회사 | 셀프 히터 구조를 가지는 상변화 메모리 소자 |
US7067865B2 (en) | 2003-06-06 | 2006-06-27 | Macronix International Co., Ltd. | High density chalcogenide memory cells |
US6927410B2 (en) * | 2003-09-04 | 2005-08-09 | Silicon Storage Technology, Inc. | Memory device with discrete layers of phase change memory material |
US6815704B1 (en) * | 2003-09-04 | 2004-11-09 | Silicon Storage Technology, Inc. | Phase change memory device employing thermally insulating voids |
US6937507B2 (en) * | 2003-12-05 | 2005-08-30 | Silicon Storage Technology, Inc. | Memory device and method of operating same |
KR100564608B1 (ko) * | 2004-01-29 | 2006-03-28 | 삼성전자주식회사 | 상변화 메모리 소자 |
US6936840B2 (en) * | 2004-01-30 | 2005-08-30 | International Business Machines Corporation | Phase-change memory cell and method of fabricating the phase-change memory cell |
KR100598100B1 (ko) * | 2004-03-19 | 2006-07-07 | 삼성전자주식회사 | 상변환 기억 소자의 제조방법 |
US20060169968A1 (en) * | 2005-02-01 | 2006-08-03 | Thomas Happ | Pillar phase change memory cell |
KR100794654B1 (ko) | 2005-07-06 | 2008-01-14 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
US7663909B2 (en) * | 2006-07-10 | 2010-02-16 | Qimonda North America Corp. | Integrated circuit having a phase change memory cell including a narrow active region width |
US8008643B2 (en) * | 2007-02-21 | 2011-08-30 | Macronix International Co., Ltd. | Phase change memory cell with heater and method for fabricating the same |
-
2007
- 2007-02-21 US US11/677,416 patent/US8008643B2/en active Active
- 2007-03-08 TW TW096108092A patent/TWI376824B/zh active
- 2007-10-12 CN CN2007101807605A patent/CN101252168B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933365A (en) * | 1997-06-19 | 1999-08-03 | Energy Conversion Devices, Inc. | Memory element with energy control mechanism |
CN1898750A (zh) * | 2004-09-30 | 2007-01-17 | 英飞凌科技股份公司 | 电阻性存储元件 |
Also Published As
Publication number | Publication date |
---|---|
TWI376824B (en) | 2012-11-11 |
US20080197334A1 (en) | 2008-08-21 |
CN101252168A (zh) | 2008-08-27 |
TW200838004A (en) | 2008-09-16 |
US8008643B2 (en) | 2011-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101252168B (zh) | 具有加热器的相变化储存单元及其制造方法 | |
CN101197317B (zh) | 具有热障的相变化存储单元及其制造方法 | |
CN100555699C (zh) | 双稳态电阻随机存取存储器的结构与方法 | |
CN100573952C (zh) | 使用单一接触结构的桥路电阻随机存取存储元件及方法 | |
CN101714609B (zh) | 一种硫属材料型存储装置及其制造方法 | |
CN100481555C (zh) | 工字型相变存储单元、制造方法及包含该单元的阵列 | |
CN101127386B (zh) | 用于限制电阻随机存取存储器熔化点的自对准结构及方法 | |
CN101872838B (zh) | 具有埋入相变化区域的存储单元及其制造方法 | |
CN100463209C (zh) | 具有真空夹层的相变存储器元件 | |
US7956358B2 (en) | I-shaped phase change memory cell with thermal isolation | |
US7619237B2 (en) | Programmable resistive memory cell with self-forming gap | |
US7423300B2 (en) | Single-mask phase change memory element | |
CN101145599B (zh) | 具有宽广相变化元素与小面积电极接点的存储器装置 | |
CN100563040C (zh) | 相变化存储单元及其制造方法 | |
US7929340B2 (en) | Phase change memory cell and manufacturing method | |
TWI452680B (zh) | 相變記憶體、電子系統、可逆性電阻存儲單元及其提供方法 | |
US7598512B2 (en) | Thin film fuse phase change cell with thermal isolation layer and manufacturing method | |
CN101237026B (zh) | 一种存储装置及其制造方法 | |
US20110163288A1 (en) | Manufacturing Method for Pipe-Shaped Electrode Phase Change Memory | |
CN100502084C (zh) | 具有热绝缘层的薄膜相变化单元及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |