CN101448374A - 多层印刷线路板,积层印刷线路板的制造方法,和电子设备 - Google Patents
多层印刷线路板,积层印刷线路板的制造方法,和电子设备 Download PDFInfo
- Publication number
- CN101448374A CN101448374A CNA2008101490784A CN200810149078A CN101448374A CN 101448374 A CN101448374 A CN 101448374A CN A2008101490784 A CNA2008101490784 A CN A2008101490784A CN 200810149078 A CN200810149078 A CN 200810149078A CN 101448374 A CN101448374 A CN 101448374A
- Authority
- CN
- China
- Prior art keywords
- conductor layer
- insulating barrier
- hole
- thick film
- depressed part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Abstract
多层印刷线路板包括:包括形成在其上的凹陷部的绝缘基底;形成在绝缘基底上的导体图案,该导体图案包括通过在凹陷部中嵌入导体所形成的厚膜部;以及形成在绝缘基底的上层中的通孔部,该通孔部包括和厚膜部接触的底部。
Description
技术领域
[0001]本发明的一个方面涉及适用于小型电子设备等的多层印刷线路板。
背景技术
[0002]与便携式电子设备的重量和厚度减少相联系,即使在用于设备的印刷线路板方面,也需要更大的封装密度和重量减少。在借助积层方法制造的多层印刷线路板中,形成积层部的导体层的镀铜层的厚度(导体箔膜的厚度)小于核心层的镀铜层的厚度,因而使得追求更轻的重量和更进一步的薄形化成为可能。
[0003]然而,当形成导体层的镀铜的厚度减少时,在使用激光束形成例如盲通孔或埋通孔的中间通孔的钻孔加工过程中,开口部的顶端穿透导体层从而到达底层。这产生形成其底部未填充导体的不规则形状的通孔的质量问题。
[0004]作为用于在此类型的多层印刷线路板中形成通孔的技术,迄今已有以前通过使全部通孔变为沿着表层扁平的方式,在某些通孔的底部中,形成镀金属垫片以及与通孔具有相同厚度的阻挡层的技术(JP-A-2006-186029),以及用于通过在内层导体电路中的通孔位置中心形成开口孔以增强连接可靠性的技术(JP-A-2002-198653)。然而,这些相关技术不能满足对于积层部中导体层厚度减少同时维持通孔统一的品质的要求。
[0005]如上所述,迄今已有满足对于积层部中导体层厚度减少而同时维持通孔质量的一定这方面要求的限制。
发明内容
[0006]本发明的目的在于提供能够提供积层部中导体层薄形化的期望而不会影响积层部中形成的通孔质量的多层印刷线路板。
[0007]本发明提供多层印刷线路板,包含:包括形成在其上的凹陷部的绝缘基底;形成在绝缘基底上的导体图案,该导体图案包括通过在凹陷部中嵌入导体所形成的厚膜部;以及形成在绝缘基底的上层中的通孔部,该通孔部包括和厚膜部接触的底部。
[0008]厚膜部可以对用于在绝缘基底中形成通孔的处理操作起到隔层的作用。
[0009]多层印刷线路板可以进一步地包括:包括导体层的核心部;其中上层包括堆叠在核心部上的积层部;并且导体图案的厚度小于除厚膜部之外的导体层的厚度。
[0010]通孔可以包括盲通孔。
[0011]通孔可以包括埋通孔。
[0012]本发明可以提供用于制造包括核心部和积层部的积层印刷线路板的方法,该核心部包括导体层,该积层部具有第一绝缘层,第一导体层,第二绝缘层以及第二导体层,该方法包含:通过激光加工第一绝缘层来形成凹陷部以使该凹陷部不到达第一绝缘层的下部;在第一绝缘层上形成第一导体层以使该第一导体层包括导体图案,该导体图案具有形成在凹陷部中的厚膜部;在第一导体层上形成第二绝缘层以使第一导体层被夹在第一绝缘层和第二绝缘层之间;以及通过激光加工第二绝缘层以形成通孔并且通过镀覆第二绝缘层来形成第二导体层,以使通孔具有和导体图案的厚膜部接触的底部;其中第一导体层被形成为厚度比除了厚膜部之外的导体层小。
[0013]该方法可以进一步地包括:在第二导体层上形成第三绝缘层以使第二导体层被夹在第二绝缘层和第三绝缘层之间;通过激光加工第三绝缘层来形成第二凹陷部以使第二凹陷部不到达第三绝缘层的下部;以及在第三绝缘层上形成第三导体层以使第三导体层包括第二导体图案,该第二导体图案具有形成在第二凹陷部中的第二厚膜部;其中通孔被形成为埋通孔;并且第二通孔被形成为盲通孔。
[0014]本发明可以包括电子设备,包含:主体;以及设置在主体中的电路板;其中电路板包括:包括形成在其上的凹陷部的绝缘基底;形成在绝缘基底上的导体图案,该导体图案包括通过在凹陷部中嵌入导体形成的厚膜部;以及形成在绝缘基底的上层中的中间通孔部,该通孔部包括和厚膜部接触的底部。
附图说明
[0015]现在将参考附图描述实施本发明各种特征的总体构造。附图以及相关的描述被提供以图解本发明的实施例而并不限制本发明的范围。
[0016]图1是显示第一实施例的积层印刷线路板的主要部分的结构的图;
[0017]图2是显示制造第一实施例的积层印刷线路板的步骤的图;
[0018]图3是显示制造第一实施例的积层印刷线路板的步骤的图;
[0019]图4是显示制造第一实施例的积层印刷线路板的步骤的图;
[0020]图5是显示制造第一实施例的积层印刷线路板的步骤的图;
[0021]图6是显示第二实施例的积层印刷线路板的结构的图;
[0022]图7是显示第三实施例的积层印刷线路板的结构的图;
[0023]图8是显示使用第四实施例的积层印刷线路板的电子设备的结构的图;
[0024]图9是显示形成根据一个实施例的厚膜部的实例应用的图;
[0025]图10是显示形成根据一个实施例的厚膜部的实例应用的图;
[0026]图11是显示形成根据一个实施例的厚膜部的实例应用的图;
[0027]图12是显示形成根据一个实施例的厚膜部的实例应用的图;
[0028]图13是显示形成根据一个实施例的厚膜部的实例应用的图;以及
[0029]图14是显示形成根据一个实施例的厚膜部的实例应用的图。
具体实施方式
[0030]以下将参考附图说明根据本发明的各种实施例。大体上,根据本发明的一个实施例,多层印刷线路板包括:包括形成在其上的凹陷部的绝缘基底;形成在绝缘基底上的导体图案,该导体图案包括通过在凹陷部中嵌入导体所形成的厚膜部;以及形成在绝缘基底的上层中的通孔部,该通孔部包括和厚膜部接触的底部。
[0031]根据本发明的第一实施例的多层印刷线路板的主要部分的结构如图1所示。如图1所示,第一实施例的积层多层印刷线路板10包括绝缘衬底13;不到达在绝缘衬底13中形成的底层的凹陷部H2;配备在绝缘衬底13上并且具有其中通过利用导体掩埋凹陷部H2形成厚膜部14t的导体图案14p的导体层14;以及配备在绝缘衬底13的上层中的通孔16a,同时通孔的底部保持和厚膜部14t接触。
[0032]绝缘衬底13经过配备在核心部11的上层上的导体层12堆叠在核心部11上,从而构成积层部的内绝缘层。绝缘衬底15经过导体层14堆叠在绝缘衬底13上,从而构成积层部的外绝缘层。外绝缘层配备有导体层16。内绝缘层被指定与绝缘衬底13相同的参考标号,并且外绝缘层被指定与绝缘衬底15相同的参考标号。绝缘衬底13被称为第一绝缘层;绝缘衬底15被称为第二绝缘层;导体层14被称为第一导体层;以及导体层16被称为第二导体层。
[0033]通孔16a是用于将第一导体层14导电连接至第二导体层16的中间通孔(IVH:interstitial via holes)。当配备在积层部的外层侧上时,通孔起盲通孔的作用(BVH:blind via holes)。当配备在积层部内层侧上时,通孔起埋通孔的作用。
[0034]第一导体层14除厚膜部14t之外的镀覆厚度tb(膜厚度)被形成以变得小于配备在核心部11上的导体层12的镀覆厚度ta。具体来说,第一导体层14被形成为除位于通孔底部的图案区域之外,小于导体层12的镀覆厚度。在本实施例中,第一导体层14的镀覆厚度(膜厚度)tb被设置为配备在核心部11上的导体层12的镀覆厚度ta的二分之一以下。
[0035]当第一导体层14被形成为包括位于通孔底部的图案区域的均匀薄膜时,借助于通过在通孔形成过程中使用激光束进行的钻孔加工,存在穿透以薄膜形式形成的第一导体层14的开口的顶端,因而形成其底部未填充导体的不规则形状的通孔的可能。相反,根据本实施例,厚膜部14t作为相对于用于形成通孔的钻孔加工的隔层,从而防止开口的顶端穿透薄膜。因此,其底部均匀地填充导体的正常形状的通孔能够被形成,并且第一导体层14除厚膜部14t之外的镀覆厚度(膜厚度)能够被减少。从而,在没有影响积层部中形成的通孔的质量的情况下,能够期望积层部中导体层的厚度减少。
[0036]图2到5显示形成厚膜部14t和其底部与厚膜部14t接触的通孔16a的步骤。除厚膜部14t和通孔16a之外,作为实例,附图也显示有形成填充的通孔FV的积层结构。
[0037]在图2所示的步骤1中,将作为积层部内绝缘层的第一绝缘层13通过配备在核心部11上表面上的导体层12被堆叠在核心部11上。借助于激光束LB对第一绝缘层13进行钻孔,从而开口;例如,为形成其底部与核心部11的导体层12接触的填充通孔FV,开口穿透第一绝缘层13的孔H1。
[0038]即使在此激光加工步骤中,也要借助于其能量低于用于钻孔H1的激光辐射的激光束LB,对第一绝缘层13上将定位中间通孔的底部的区域进行钻孔,从而形成浅孔;即,不到达底层的凹陷部H2。
[0039]在图3所示的步骤2中,形成在第一绝缘层13中的孔H1和H2填充导体镀;例如,镀铜,从而形成其上表面扁平的第一导体层14。借助于镀铜步骤,在孔H1中建立到达核心部11的导体层12的填充的通孔FV,于是形成在孔H2中具有厚膜部14t的导体图案14p。如图1所示,通过使得除填充的通孔FV和厚膜部14t之外的区域(包括导体图案14p的布线图案区域)的镀铜的厚度比配备在核心部11中的导体层12的镀覆厚度小的方式形成第一导体层14。
[0040]在图4所示的步骤3中,形成第一绝缘层13的上层的第二绝缘层15通过第一导体层14被堆叠在第一绝缘层13上。当将厚膜部14t作为靶时,用激光束LB照射第二绝缘层15,从而进行用于在位于厚膜部14t上的第二绝缘层15中形成通孔的钻孔加工。
[0041]在激光加工步骤中,厚膜部14t起阻止通过利用激光束LB进行的钻孔加工的隔层的作用,从而防止开口的顶端的穿透。因而,即使当薄薄地形成第一导体层14的时候,也能够形成用于其底部填充第一导体层14的通孔的孔。
[0042]在图5所示的步骤4中,用铜镀步骤3中被钻孔的孔,借此形成具有其底部与厚膜部14t接触的中间通孔16a的第二导体层16。
[0043]根据制造这样的积层印刷线路板的步骤,能够形成其底部均匀地填充导体的正常形状的通孔,并且除厚膜部14t之外导体层14的图案的镀覆厚度(膜厚度)能够被减少。结果,在没有影响积层部中形成的通孔的质量的情况下,能够期望积层部中导体层的厚度减少。
[0044]图6显示应用了第一实施例的通孔的积层印刷线路板的第二实施例。
[0045]在图6所示的第二实施例中,每一个由两层组成的积层部22和23被堆叠在由包括四层的多层板构成的核心部21的两个外层上(各个外层上)。
[0046]在这些积层部22和23中形成的通孔22a,22b,23a,和23b中,在积层部22和23之间建立层间连接的通孔,即,盲通孔(BVH)22b和23b,如第一实施例所描述的,被分别地形成在其中厚膜部22t和23t被形成在图案底部的导体图案上。
[0047]借助于该结构,设置在积层部22和23中的层之中的导体层除将形成厚膜部22t和23t的区域之外可以做得薄。因而,在没有影响积层部中形成的通孔的质量的情况下,能够期望积层部中导体层的厚度减少。
[0048]图7显示应用第一实施例的通孔的积层印刷线路板的第三实施例。
[0049]在图7所示的第三实施例中,每一个由三层组成的积层部32和33被堆叠在由包括四层的多层板构成的核心部31的两个外层上。
[0050]在这些积层部32和33中形成的通孔32a,32b,32c,33a,33b,和33c中,在积层部32和33内建立层间连接的通孔,即,在内层中建立连接的埋通孔32b和33b,以及设置在外层中的盲通孔(BVH)32c和33c,被分别地形成在其中厚膜部32t和33t被形成在图案底部的导体图案上,如第一实施例所描述的。
[0051]借助于该结构,设置在积层部32和33中的层之中的导体层除将形成厚膜部32t和33t的区域之外可以做得薄。因而,在没有影响积层部中形成的通孔的质量的情况下,能够期望积层部中导体层的厚度减少。
[0052]图8显示本发明第四实施例的便携式电子设备的结构。第四实施例的便携式电子设备通过利用应用第一实施例的通孔的积层印刷线路板构成电路板。
[0053]在图8中,显示部外壳53通过铰链机构被枢轴地附接至便携式电子设备51的主单元52。主单元52配备有操作部,例如定点装置,键盘54,等等。显示部外壳53配备有显示装置55,例如LCD。
[0054]此外,主单元52配备有键盘54和电路板(母板)56,其上安装有用于控制显示装置55等等的输入和输出的控制电路元件(P1,P2,...)。电路板56的主要部分的结构如图1所示,并且通过利用图6所示的积层印刷线路板60形成堆叠结构。在积层印刷线路板60中,每一个由两层组成的积层部62和63,被分别地堆叠在由包括四个层的多层板组成的核心部61的两个外层上。
[0055]在积层部62和63中形成的通孔62a,62b,63a,和63b中,用于在积层部62和63之中建立层间连接的通孔,即,盲通孔(BVH)62b和63b被分别地形成在其中厚膜部62t和63t被形成在底部的导体图案上,如部分地放大的。
[0056]作为通过利用这样的结构的积层印刷线路板60形成电路板56的结果,电路板能够有助于减少便携式电子设备51的厚度。
[0057]图9到11和图12到14显示应用的实例,其中本发明第一实施例所描述的厚膜部被应用于除将建立通孔的区域以外的区域。
[0058]图11显示其中用于形成第一实施例的厚膜部的单元被应用于在电路工作过程中散热的电子元件(以下叫做“发热元件”)79的散热通道的实例。在此实例中,在将安装电路板70的发热元件79的安装区域中,厚膜部74t被形成在内导体层74中,并且通孔TH被形成以穿透厚膜部74t,从而建立散热通道。借助于这样的结构,高效的热传导通道能够被形成用于发热元件79。
[0059]如图9所示,在构成这样的电路板70的积层衬底中,用于积层部的绝缘层73,通过核心部的导体层72,被堆叠在构成核心部的绝缘层71上。不到达导体层72的凹陷部Ha借助于使用激光通道LB的钻孔加工被形成在绝缘层73中。
[0060]如图10所示,形成有凹陷部H的绝缘层73受到镀铜,因而借助于镀铜填充凹陷部H。从而,具有厚膜部74t的导体层74被形成在积层部的绝缘层73上。
[0061]如图11所示,使通孔TH穿透厚膜部74t,从而形成使能高效的传导发热元件79中导出的热的热传导通道。
[0062]图12显示其中用于形成第一实施例的厚膜部的单元被应用于例如用于差分信号的传输通道的需要阻抗控制的电路图形的实例。在此实例中,在积层衬底80中,电路图形84和厚度与电路图形84不同并且其阻抗被控制的电路图形85被形成在积层部的内层中。电路图形87和厚度与电路图形87不同并且其阻抗被控制的电路图形88被形成在积层部的外层中。
[0063]如图12所示,在积层衬底80中,用于积层部的绝缘层83,通过核心部的导体层82,被堆叠在形成核心部的绝缘层81上。不到达导体层82的凹陷部H1a借助于使用激光通道LB的钻孔加工被形成在绝缘层83中。
[0064]其中形成凹陷部H1的绝缘层83当凹陷部H1a被包括时受到镀铜。如图13所示,厚度与电路图形84不同并且其阻抗被控制的电路图形85被形成在这样形成的凹陷部H1中。
[0065]此外,如图13所示,绝缘层86被堆叠在绝缘层83上,并且不到达导体层84和85的凹陷部H2a借助于使用激光通道LB的钻孔加工被形成在绝缘层86中。其中形成凹陷部H2a的绝缘层86受到镀铜。这样,如图14所示,厚度与电路图形87不同并且其阻抗被控制的电路图形88被形成。
[0066]通过具有这样的结构,特定的电路图形能够受到阻抗控制同时设法减少积层部中导体层的厚度。
[0067]虽然本发明的某些实施例已经被说明,但是这些实施例仅已经通过实例表现,并且不意欲限制本发明的范围。实际上,在本文中说明的新的方法和系统可以以各种其它的形式体现;此外,在没有背离本发明精神的情况下,可以作出以在本文中说明的方法和系统的形式的各种省略,替换和变化。所附的权利要求及其等价物是用来涵盖如将落在本发明的范围和精神之内的各种形式或变形。
Claims (8)
1.一种多层印刷线路板,其特征在于,包含:
包括形成在其上的凹陷部的绝缘基底;
形成在所述绝缘基底上的导体图案,所述导体图案包括通过在所述凹陷部中嵌入导体所形成的厚膜部;以及
形成在所述绝缘基底的上层中的通孔部,所述通孔部包括和所述厚膜部接触的底部。
2.如权利要求1所述的多层印刷线路板,其特征在于,所述厚膜部对用于在所述绝缘基底中形成通孔的处理操作起到隔层的作用。
3.如权利要求2所述的多层印刷线路板,其特征在于,进一步地包含:包括导体层的核心部;
其中所述上层包括堆叠在所述核心部上的积层部;并且
所述导体图案的厚度小于除所述厚膜部之外的所述导体层的厚度。
4.如权利要求3所述的多层印刷线路板,其特征在于,所述通孔包括盲通孔。
5.如权利要求3所述的多层印刷线路板,其特征在于,所述通孔包括埋通孔。
6.一种用于制造包括核心部和积层部的积层印刷线路板的方法,所述核心部包括导体层,所述积层部具有第一绝缘层、第一导体层、第二绝缘层以及第二导体层,所述方法包含:
通过激光加工所述第一绝缘层来形成凹陷部,以使所述凹陷部不到达所述第一绝缘层的下部;
在所述第一绝缘层上形成所述第一导体层,以使所述第一导体层包括导体图案,所述导体图案具有形成在所述凹陷部中的厚膜部;
在所述第一导体层上形成所述第二绝缘层,以使所述第一导体层被夹在所述第一绝缘层和所述第二绝缘层之间;以及
通过激光加工所述第二绝缘层以形成通孔并且通过镀覆所述第二绝缘层,来形成所述第二导体层,以使所述通孔具有和所述导体图案的所述厚膜部接触的底部;
其中所述第一导体层被形成为在厚度上比除了所述厚膜部之外的导体层小。
7.如权利要求6所述的方法,其特征在于,进一步地包含:
在所述第二导体层上形成第三绝缘层,以使所述第二导体层被夹在所述第二绝缘层和所述第三绝缘层之间;
通过激光加工所述第三绝缘层来形成第二凹陷部,以使所述第二凹陷部不到达所述第三绝缘层的下部;以及
在所述第三绝缘层上形成第三导体层,以使所述第三导体层包括第二导体图案,所述第二导体图案具有形成在所述第二凹陷部中的第二厚膜部,
其中所述通孔被形成为埋通孔;并且
所述第二通孔被形成为盲通孔。
8.一种电子设备,其特征在于,包含:
主体;以及
设置在所述主体中的电路板;
其中所述电路板包括:
包括形成在其上的凹陷部的绝缘基底;
形成在所述绝缘基底上的导体图案,所述导体图案包括通过在所述凹陷部中嵌入导体形成的厚膜部;以及
以及形成在所述绝缘基底的上层中的中间通孔部,所述通孔部包括和所述厚膜部接触的底部。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007306012 | 2007-11-27 | ||
JP2007306012A JP4309448B2 (ja) | 2007-11-27 | 2007-11-27 | 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器 |
JP2007-306012 | 2007-11-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101448374A true CN101448374A (zh) | 2009-06-03 |
CN101448374B CN101448374B (zh) | 2010-12-29 |
Family
ID=40668755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810149078.4A Expired - Fee Related CN101448374B (zh) | 2007-11-27 | 2008-09-22 | 多层印刷线路板,积层印刷线路板的制造方法,和电子设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7767914B2 (zh) |
JP (1) | JP4309448B2 (zh) |
CN (1) | CN101448374B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115250584A (zh) * | 2021-04-28 | 2022-10-28 | 宏恒胜电子科技(淮安)有限公司 | 具有散热功能的线路板及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198653A (ja) * | 1997-02-03 | 2002-07-12 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
US6828510B1 (en) * | 1999-06-02 | 2004-12-07 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
CN1622740A (zh) * | 2003-11-28 | 2005-06-01 | 株式会社东芝 | 多层印刷线路板以及用于制造该多层印刷线路板的方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567879A (ja) | 1991-09-10 | 1993-03-19 | Nec Corp | プリント配線板 |
JP3395621B2 (ja) | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
US6879492B2 (en) * | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
JP4192657B2 (ja) | 2003-04-08 | 2008-12-10 | 株式会社トッパンNecサーキットソリューションズ | チップ部品内蔵ビルドアップ多層配線板の製造方法 |
JP4551730B2 (ja) * | 2004-10-15 | 2010-09-29 | イビデン株式会社 | 多層コア基板及びその製造方法 |
JP4319976B2 (ja) | 2004-12-27 | 2009-08-26 | 日本シイエムケイ株式会社 | 多層プリント配線板及びその製造方法 |
US7361842B2 (en) * | 2005-06-30 | 2008-04-22 | Intel Corporation | Apparatus and method for an embedded air dielectric for a package and a printed circuit board |
-
2007
- 2007-11-27 JP JP2007306012A patent/JP4309448B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-26 US US12/198,794 patent/US7767914B2/en not_active Expired - Fee Related
- 2008-09-22 CN CN200810149078.4A patent/CN101448374B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198653A (ja) * | 1997-02-03 | 2002-07-12 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
US6828510B1 (en) * | 1999-06-02 | 2004-12-07 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
CN1622740A (zh) * | 2003-11-28 | 2005-06-01 | 株式会社东芝 | 多层印刷线路板以及用于制造该多层印刷线路板的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2009130264A (ja) | 2009-06-11 |
US7767914B2 (en) | 2010-08-03 |
US20090133919A1 (en) | 2009-05-28 |
JP4309448B2 (ja) | 2009-08-05 |
CN101448374B (zh) | 2010-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8536457B2 (en) | Multilayer wiring board and method for manufacturing the same | |
KR101145038B1 (ko) | 프린트 배선판 | |
KR101332079B1 (ko) | 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 | |
US10667391B2 (en) | Printed wiring board | |
US11903146B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
EP1802187A2 (en) | Printed circuit board and manufacturing method thereof | |
KR100887393B1 (ko) | 인쇄회로기판 제조방법 | |
CN101448374B (zh) | 多层印刷线路板,积层印刷线路板的制造方法,和电子设备 | |
CN109803494B (zh) | 电路板及其制造方法 | |
JPH10261854A (ja) | プリント配線板及びその製造方法 | |
JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
JPH08330735A (ja) | 多層印刷配線板の製造方法 | |
JPH07221460A (ja) | 多層プリント配線板の製造方法 | |
JPH04168794A (ja) | 多層プリント配線板の製造方法 | |
JP2005183798A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2004207568A (ja) | 多層プリント配線板およびその製造方法 | |
JPH11186726A (ja) | 多層プリント配線板及びその製造方法 | |
JPH07221458A (ja) | 多層プリント配線板 | |
JPH05251868A (ja) | ブラインド・バイア・ホールを有する多層プリント配線板 | |
JPH0563036B2 (zh) | ||
JPH06350256A (ja) | 非貫通スルーホールを有するプリント配線板およびその製造方法 | |
JP2009038191A (ja) | 多層配線基板とその製造方法 | |
KR20200137305A (ko) | 인쇄회로기판 | |
JPH07221459A (ja) | 多層プリント配線板の製造方法 | |
JP2002026525A (ja) | 多層配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101229 Termination date: 20160922 |
|
CF01 | Termination of patent right due to non-payment of annual fee |