CN101452944A - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN101452944A
CN101452944A CNA2008100929826A CN200810092982A CN101452944A CN 101452944 A CN101452944 A CN 101452944A CN A2008100929826 A CNA2008100929826 A CN A2008100929826A CN 200810092982 A CN200810092982 A CN 200810092982A CN 101452944 A CN101452944 A CN 101452944A
Authority
CN
China
Prior art keywords
memory element
bit line
conducting piece
contact surface
access circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100929826A
Other languages
English (en)
Other versions
CN101452944B (zh
Inventor
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101452944A publication Critical patent/CN101452944A/zh
Application granted granted Critical
Publication of CN101452944B publication Critical patent/CN101452944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明公开了一种存储装置。此存储装置包括一存储元件，以及与此存储元件接触的一第一界面结构及一第二界面结构。第一界面结构用于将此存储元件电、热耦接于存取电路，并且第一界面结构于存储元件与存取电路之间具有一第一热阻抗。第二界面结构用于将存储元件电、热耦接于位线结构，并且第二界面结构于存储元件与位线结构之间具有一第二热阻抗。第一热阻抗与第二热阻抗实质上为相等，以使得一复位脉冲的施加会在存储元件的一远离第一界面结构与第二界面结构的作用区中引起一相变化。

Description

存储装置
技术领域
本发明是有关于一种存储装置及其制造方法，且特别是有关于一种以可编程电阻式存储材料为主的高密度存储装置及其制造方法，尤其是硫属化物之类的相变化型存储材料、或包括其它相变化材料的存储材料。
背景技术
现今，相变化存储材料正广泛地应用在可擦写式光盘中。这种存储材料必须包含有至少两种固态相，例如包括一般非晶(amorphous)固态相以及一般结晶(crystalline)固态相。在可擦写式光盘中，激光脉冲(laser pulse)通常是用于相与相之间的切换，以及用以读取存储材料的相变化的光学特性。
在相变化存储材料于集成电路的应用上，像是硫属化物、以及硫属化物的相似材料，也可以藉由电流多电平的应用来产生相变化，实现于集成电路的应用。一般非晶态在与一般结晶态比较之下，其特征在于一般非晶态的电阻值是大于一般结晶态的电阻值，而且两者间的电阻值容易分辨，以可作为数据数据。因此，这一类的相变化材料可以扮演成一种可编程电阻式存储材料(programmable resistive memorymaterial)。上述种种特性已经引起业界对于相变化材料及其它可编程电阻式存储材料，应用于形成非易失性存储器集成电路的兴趣，尤其是可读取、可写入的随机存取式存储器集成电路。
一般来说，非晶态至结晶态的转变为一种低电流操作，而结晶态至非晶态的转变为一种高电流操作。对于这种高电流操作而言，其包括利用一短暂且电流密度高的脉冲，来融化或崩解结晶结构，并在结晶结构融化或崩解之后，淬火其相变化过程，使相变化材料快速冷却，以使得相变结构的至少一部分成为稳定的非晶态。此外，这一种结晶态至非晶态的转变，在本发明说明中是称之为「复位(reset)」。而目前最期待的，就是如何将这种用以使相变化材料发生结晶态至非晶态转变的复位电流量降至最低。对于应用相变化材料的存储单元(memory cell)而言，当中是包括有一作用区(active region)，此作用区是位于此存储单元的相变化材料的本体内，而且为实际发生相变化的位置。因此，如能运用技术将作用区变小，就可以降低诱发相变化所需的电流量。而且，如能利用技术将作用区热性绝缘在相变化存储单元当中，就可以将诱发相变化所需的电阻热(resistive heating)局限在作用区之中，相对而言，也可以降低诱发相变化所需的电流量。
另外，也可以利用缩小相变化材料元件于存储单元中的尺寸，及/或缩小相变化材料元件于电极与相变化材料之间的接触区尺寸，来降低复位操作所需的复位电流量。藉此，使得复位电流在通过相变化材料元件时，可以同时达到高电流密度与低绝对电流值(absolute currentvalue)。
关于本技术领域的一发展方向，是于集成电路结构的中形成许多小细孔，然后以少量的可编程电阻式材料填满这些小细孔。有关于这一类小细孔的研究发展，包括有下列专利：
◎Ovshinsky，「Multibit Single Cell Memory Element HavingTapered Contact」，1997年11月11日的美国专利号第5,687,112号；
◎Zahorik et al.，「Method of Making Chalogenide[sic]MemoryDevice」，1998年8月4日的美国专利号第5,789,277号；
◎Doan et al.，「Controllable Ovonic Phase-Change SemiconductorMemory Device and Method of Fabricating the Same」，2000年11月21日的美国专利号第6,150,253号。
另外，关于由本案受让人所发展的技术，是属于一种相变化桥型存储单元(phase change bridge cell)。在这种相变化桥型存储单元当中，包括有一非常小块的存储材料，其有如桥梁般地形成穿过一介于两电极之间的薄膜绝缘材。而在集成电路方面，这种相变化桥型存储单元可轻易地整合于逻辑类型以及其它类型的电路。该技术专利可见：
◎Lung et al.，「Thin Film Fuse Phase Change RAM andManufacturing Method」，2005年6月17日的美国专利申请号第11/155,067号。
于此，为了能充分阐述本发明是将Lung et al.该案以引用方式并入本文之中，且该案于申请日至今是与本案为相同的受让人所有。
关于本技术领域的另一方面，是设计一种极小的电极，其用以传递电流予相变化材料本体，藉以解决控制相变化存储单元中的作用区尺寸的问题。这种极小的电极结构，会使相变化材料于与此电极结构的接触区处，诱发一如蘑菇头般的小区域相变化。此类技术可参考下列专利：
◎Wicker，「Reduced Contact Areas of Sidewall Conductor」，2002年8月6日的美国专利号第6,429,064号；
◎Gilgen，「Method for Fabricating a Small Area of Contact betweenElectrodes」，2002年10月8日的美国专利号第6,462,353号；
◎Lowrey，「Three-Dimensional(3D)Programmable Device」，2002年12月31日的美国专利号第6,501,111号；
◎HarshField，「Memory Elements and Methods for Making Same」，2003年7月1日的美国专利号第6,563,156号。
本技术领域中，关于热流问题的解决方法，可参考美国专利号第6,815,704号的「Self Aligned Air-Gap Thermal Insulation for Nano-scaleInsulated Chalcogenide Electronics(NICE)RAM」。在该案之中，是于相变化材料的侧边上使用数个间隔或空隙，来达成隔离存储单元的效果。并且，该案亦提出应用热绝缘材料来改善将热局限于作用区上的方法。
另外，关于本技术领域的改善热性绝缘的方法，是包括使作用区与电极绝缘的方式来形成相变化材料元件。此案例可见：
◎Chen et al.，「I-Shaped Phase Change memory Cell」，2006年2月7日的美国专利申请号第11/348,848号。
于此，为了能充分阐述本发明是将Chen et al.该案以引用方式并入本文之中，且该案于申请日至今是与本案为相同的受让人所有。
请参照图1，其绘示习知技艺中一种存储单元的部分的剖面图。存储单元100包括一由存储材料组成的存储元件110。存储元件110具有一作用区120，且作用区120是邻接于一第一界面结构130。存储元件110是电、热耦接于第一界面结构130，以及电、热耦接于一第二界面结构140。一介电材165是环绕包围住存储元件110，用以提供热绝缘予存储元件110。
第一界面结构130包括一第一传导件132、以及第一传导件132的材料接触存储元件110的存储材料的一接触区134。第一界面结构130亦电、热耦接于存取电路(未绘示)。存取电路包括一隔离元件，隔离元件例如为一晶体管或一二极管。第一界面结构130于存储元件110与存取电路之间具有一热阻抗。
第二界面结构140包括一第二传导件142、以及第二传导件142的材料接触存储元件110的存储材料的一接触区144。第二界面结构140亦电、热耦接于一位线结构(未绘示)。位线结构包括一位线。第二界面结构140于存储元件110与位线结构之间具有一热阻抗。
于操作期间，偏压电路施加电压予隔离元件及位线，可以使电流从第一界面结构130经由存储元件110而流向第二界面结构140，或是使电流以相反方向从第二界面结构140经由存储元件110而流向第一界面结构130(其中，偏压电路例如为图12的偏压电路电压源与电流源1255)。当于电流通过第一及第二界面结构130及140而遍及存储元件110时，在存储元件110当中称为作用区120的那一部份的发热速度，较存储元件110的其余部份快。
于复位期间，存储单元100会受到一复位脉冲作用，此复位脉冲作用的时间为此复位脉冲的一脉冲长度。复位脉冲是由偏压电路的施加而产生的，其用以将存储元件110的作用区120转变为一非晶相。复位脉冲是一种相当高能量的脉冲，其能量应至少足以升高作用区120的温度，至超过存储材料的相转移(结晶)温度Tx，同时也超过存储材料的熔点Tm，以致至少能使作用区120变成液态。作用区120变成液态后，随即终止复位脉冲，使作用区120以一相当快的淬火时间，由熔点Tm快速冷却至低于相转变温度Tx以下的温度，藉以让作用区120稳定于一非晶相。
在图1中，此存储元件110的作用区120发生在第一界面结构130邻接处，此乃因为第一及第二界面结构130及140之间的热阻抗具有很显著的差异。举例来说，于淬火期间，一明显的热阻抗差异可能会造成热从存储元件110到第一界面结构130的传递，较存储元件110到第二界面结构140的传递来得快很多。如此，将会造成存储元件110邻近第一界面结构130的部位所承受的冷却速率，较存储元件110其余部位来得快，使得作用区120发生于第一界面结构130邻接处。
由于作用区120的相变化是由加热所产生的，而且存储元件110与第一及第二界面结构130、140之间的界面，一般来说是较为脆弱的地方。因此，毗邻于作用区120的界面在处于高温作用之下，将会使其界面衰退的风险增加。所以，若要提高存储单元100的可靠度，就要使作用区120同时毗邻于第一及第二界面结构130、140。
但是，由于第一及第二界面结构130、140的热传导系数较高，若作用区120同时毗邻于第一及第二界面结构130、140时，将会导致大量的热会从作用区120排出，因而需要更多的能量，才能引发想要在作用区120上产生的相变化。然而，若能使作用区120同时与第一及第二界面结构130、140分隔远离，存储元件110的其余部位就可以当作热绝缘体来使用，以降低诱发相变化所需的能量。
有鉴于此，目前实亟待一种存储单元结构，具有均与第一及第二界面结构分隔远离的作用区，藉以改善可靠度以及降低复位操作所需的能量。同时，也亟待制造此存储单元结构的方法。
发明内容
有鉴于此，本发明的主要目的在于提供一种存储装置。此存储装置包括具有一热阻抗的存取电路、以及一具有一热阻抗的位线结构。此存储装置进一步包括一由存储材料组成的存储元件。存储元件与一第一界面结构接触，此第一界面结构用于将存储元件电、热耦接于存取电路，并且第一界面结构于存储元件与存取电路之间具有一热阻抗。存储元件亦与一第二界面结构接触，此第二界面结构用于将存储元件电、热耦接于位线结构，并且第二界面结构于存储元件与位线结构之间具有亦具有一热阻抗。其中也包括偏压电路，其用以施加一复位脉冲(reset pulse)予存取电路及位线结构。相较于存储元件的作用区的温度变化之下，存取电路与位线结构的热阻抗，使得存取电路与位线结构的温度在复位脉冲施加期间内保持相对地不变。第一界面结构的热阻抗与第二界面结构的热阻抗实质上为相等，以使得复位脉冲的施加会在存储元件的一远离第一界面结构与第二界面结构的作用区中引起一相变化。在一些实施例中，存储元件的作用区是远远地分隔远离于第一及第二界面结构，例如，作用区实质上是发生在存储元件的中央。
在一实施例中，第一界面结构包括一第一传导构件传导件，且此第一传导件具有一第一形状，第二界面结构包括一第二传导件，且此第二传导件具有一第二形状。其中，第二形状为第一形状的镜像(mirrorimage)，且第一传导件与第二传导件实质上是由相同的材料所组成。此中阐述一种形状为一种镜像，是指当中部件以颠倒排列的方式，排列成为另一个实质上为相似的对象。就第一及第二界面结构而言，镜像形状与使用实质上为相同的材料，可以让存储元件的作用区远远地分隔远离于第一及第二界面结构，同时也可以让作用区实质上发生在存储元件的中央。
根据本发明的另一方面，是有关于一种存储装置的制造方法，其包括下列步骤。形成存取电路，存取电路具有一热阻抗。形成一位线结构，位线结构具有一热阻抗。形成一存储元件，存储元件包括一存储材料。此制造方法进一步包括下列步骤。形成一与存储元件接触的第一界面结构，此第一界面结构用于将存储元件耦接于存取电路，并且第一界面结构于存储元件与存取电路之间具有一第一热阻抗。形成一与存储元件接触的第二界面结构，此第二界面结构用于将存储元件耦接于位线结构，并且第二界面结构于存储元件与位线结构之间具有一第二热阻抗。形成偏压电路，此偏压电路是用以施加一具有一脉冲长度的复位脉冲予存取电路及位线结构。相较于存储元件的作用区的温度变化之下，存取电路与位线结构的热阻抗，使得存取电路与位线结构的温度在复位脉冲施加期间内保持相对地不变。第一界面结构的热阻抗与第二界面结构的热阻抗实质上为相等，以使得复位脉冲的施加会在存储元件的一远离第一界面结构与第二界面结构的作用区中引起一相变化。
于下文实施方式中，将详细地揭露本发明的结构与方法。本发明欲保护的范围，并非限定于此发明内容，而应以权利要求书所界定的范围为准。并且，为让本发明的实施态样、特征、外观和优点内容能更明显易懂，下文特举较佳实施例，配合所附图式，并辅以权利要求书，作详细说明如下。
附图说明
图1绘示习知技艺中一种存储单元的部分的剖面图。
图2绘示依照本发明一实施例的存储单元的剖面图。
图3绘示图2的存储单元的等热电路的示意图。
图4绘示绘示依照本发明第二实施例的存储单元的剖面图。
图5绘示依照本发明第三实施例的存储单元的剖面图。
图6绘示依照本发明第四实施例的存储单元的剖面图。
图7绘示依照本发明第五实施例的存储单元的剖面图。
图8～11绘示依照本发明图2实施例的存储单元的制造过程的剖面图。
图12绘示依照本发明的一实施例的一种集成电路的方块图。
图13绘示一种应用本发明实施例的存储单元的存储阵列的示意图。
【主要元件符号说明】
100、200、400、500、600、700：存储单元
110、210、410、510、610、710：存储元件
120、220、420、520、620、720：作用区
130、230、430、530、630、730：第一界面结构
132、232、532、732：第一传导件
134、234、434、534、634、734：接触区
140、240、440、540、640、740：第二界面结构
142、242、542、742：第二传导件
144、244、444、544、644、744：接触区
165、265、770：介电材
231、531：厚度
250：传导柱
251、551：宽度
260：传导柱
261：宽度
262：厚度
266、750：介电垫层
270：衬底
272：掺杂区
274：掺杂区
275：隔离元件
280：字线
282：存取电路
285：电源线
290：位线结构
295：位线
752：宽度
780：存储材料层
795：厚度
796a、796b：距离
800、1110：上表面
900：第一传导层
910：存储材料层
920：第二传导层
930、940：厚度
1200：集成电路
1205：存储阵列
1210：列译码器
1215、1225：字线
1220：行译码器
1230：感测放大器/数据输入结构
1235：数据总线
1240：数据输入线
1245：数据输出线
1250：偏置排列状态机
1255：偏压电路电压/电流源
1260：总线
1265：其它电路
1300：存储阵列
1302、1304、1306、1308：存储单元
1312、1314、1316、1318：存储元件
1320：共同电源线
1322、1324：字线
1326、1328：位线
1350：字线驱动器
1352：位线电流源
1354：电源线终端电路
1360、1362：第一界面结构
1361、1363：第二界面结构
1380、1382：电流路径
具体实施方式
以下说明请搭配参考图2至图13，并且于图式中是省略不必要的元件，以利清楚显示本发明的技术特点。
请参照图2，其绘示依照本发明一实施例的存储单元的剖面图。存储单元200包括一由存储材料组成的存储元件210。存储元件210具有一作用区220，此作用区220均与一第一界面结构230及一第二界面结构240分隔远离。存储元件210是电、热耦接于第一界面结构230，以及亦电、热耦接于第二界面结构240。一介电材265是环绕包围住存储元件210，用以提供热绝缘予存储元件210、第一界面结构230及第二界面结构240。存储元件210为柱状体，其具有一圆形、卵形、方形或其它形状的截面。
第一界面结构230包括一第一传导件232、以及第一传导件232的材料接触存储元件210的存储材料的一接触区234。第一界面结构230亦电、热耦接于存取电路282。存取电路282包括有传导柱250以及隔离元件275。此第一传导件232亦为圆柱体，其具有一与存储材料210吻合的截面。
隔离元件275包括一当作栅极的字线280、两个位于衬底270中的掺杂区272及274、以及一与掺杂区274接触的电源线285。传导柱250与隔离元件275的掺杂区272接触，且延伸穿过介电垫层266而与第一传导件232接触。
第二界面结构240包括一第二传导件242、以及第二传导件242的材料接触存储元件210的存储材料的一接触区244。第二界面结构240亦电、热耦接于位线结构290。位线结构290包括有传导柱260以及位线295。传导柱260与字线295及第二传导件242接触。此第二传导件242亦为圆柱体，其具有一与存储材料210吻合的截面。
字线280以及电源线285是沿垂直图2剖面的方向互相平行延伸，而位线295是沿平行图2剖面的方向延伸。
在存储单元200复位期间内，偏压电路施加一具有一脉冲长度的复位脉冲予存取电路282及位线结构290，此复位脉冲诱发的电流是从第一界面结构130经由存储元件110而流向第二界面结构140，或是以相反方向从第二界面结构140经由存储元件110而流向第一界面结构130(其中，偏压电路例如为图12的偏压电路电压源及偏压电路电流源1255)。当于电流通过第一及第二界面结构230及240与存储元件210时，存储元件210的作用区220的加热速度，是较存储元件210的其余部份快。复位脉冲应至少足以升高作用区220的温度，至超过存储材料的相转移(结晶)温度Tx，同时也超过存储材料的熔点Tm，以致至少能使作用区220变成液态。作用区220变成液态后，随即终止复位脉冲，使作用区220由熔点Tm冷却至低于相转变温度Tx以下的温度，藉以使得作用区220稳定于一非晶相。以下将搭配图3来进一步说明第一界面结构230于存储元件210及存取电路282之间的热阻抗，以及第二界面结构240于存储元件210及位线结构290之间的热阻抗，对于存储元件210的作用区220形成位置的影响。
请参照图3，其绘示图2的存储单元的等热电路的示意图。如图3所示的存储元件210、第一界面结构230、第二界面结构240、存取电路282以及位线结构290，是各别代表一个热阻抗。每一个热阻抗均包括一热电阻以及与其并联的一热电容。
此中阐述的热电阻是一种度量单位，其代表一元件阻止热通过元件本身的能力。热电容亦是一种度量单位，其代表一元件积聚热的能力。对于一元件的热电阻与热电容而言，是取决于许多种变量，例如包括有材料的特性、元件的形状、以及接触区的大小与接触区的特性，其均会影响元件与相邻组件之间的热流动。
存取电路282和位线结构290的热阻抗是包括相当大的热电容，其使得存取电路与位线结构的温度于复位期间内，在与存储元件的作用区的温度变化相较之下，是保持相对地不变。
由于存取电路282与位线结构292的温度在复位期间内保持相对地不变，因此第一界面结构230与第二界面结构240会影响存储元件210于复位期间的加热与冷却。所以，作用区220的位置是会受到第一界面结构230与第二界面结构240而影响。其中，若使第一界面结构230与第二界面结构240的热阻抗实质上为相等，则作用区220可分隔远离于第一界面结构230以及第二界面结构240。
再参考图2，由于第一界面结构230与第二界面结构240实质上为对称(镜像)结构，包括实质上为相同材料的第一传导件232与第二传导件242、实质上为相同宽度251的第一传导件232与第二传导件242、实质上为相同厚度231的第一传导件232与第二传导件242、以及实质上为相同的接触区234及244。因此，第一界面结构230与第二界面结构240的热阻抗实质上为相等。并且，较佳地，传导柱250及260实质上为相同宽度261，且实质上为相同的材料。因此，在传导柱250及260与第一及第二界面结构230及240之间的接触区与接触特性实质上为相同。
由此可知，在第一及第二传导件232及234和传导柱250及260的实施态样中，也可以利用材料宽度的变化，而使用如铝(aluminum)、氮化钛(titanium nitride)以及钨(tungsten)基的材料、甚或是非晶硅之类的非金属导电材料。而在本实施例中，第一及第二传导件232及242较佳地为氮化钛(TiN)或氮化钽(TaN)，第一及第二柱250及260较佳地为钨(W)之类的耐热材料。在另一种选择情况之下，第一及第二传导件232及242和传导柱250及260可以包括氮化铝钛(TiAlN)或氮化铝钽(TaAlN)，或者包括选自于由钛(Ti)、钨(W)、钼(Mo)、铝(Al)、钽(Ta)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、氮(N)、氧(O)、钌(Ru)、及其组合物所组成的群组的一种或多种材料。由于第一及第二传导件230及240是全部地或部分地与存储元件210接触，故第一及第二传导件230及240较佳地是包括一种能与存储元件210的存储材料具有协调性(compatibility)的材料。其中，较佳地可选用氮化钛(TiN)，因为氮化钛(TiN)与GST间，是具有良好的接触性(此GST是一种存储材料，而关于GST的部分将于后续再作详细说明)。其中，氮化钛(TiN)在半导体工业中是一种习知常用的材料，氮化钛(TiN)是在高温之下，比如GST相变化温度(通常约为600～700℃)，可提供良好的扩散阻绝效果。
在本发明的实施例中，存储单元200包括的存储元件210，含有硫属化物材料以及其它材料的相变化存储材料。其中，硫族元素(chalcogen)是包括周期表VI族的氧(O)、硫(S)、硒(Se)、碲(Te)四种元素的任一者。硫属化物(chalcogenide)是包括硫族元素与阳电性元素或阳电性根(radical)的化合物。硫属化物合金是包括硫属化物与其它过渡金属材料的组合，且通常包含有一或多个周期表第IV族的元素，比如锗(Ge)、锡(Sn)。对于常见的硫属化物合金，是包括含有锑(Sb)、镓(Ga)、铟(In)、银(Ag)中之一或多者的化合物。在文献中已记载的相变化材料，其中为合金者包括有镓/锑合金(Ga/Sb)、铟/锑合金(In/Sb)、铟/硒合金(In/Se)、锑/碲合金(Sb/Te)、锗/碲合金(Ge/Te)、锗/锑/碲合金(Ge/Sb/Te)、铟/锑/碲合金(In/Sb/Te)、镓/硒/碲合金(Ga/Se/Te)、锡/锑/碲合金(Sn/Sb/Te)、铟/锑/锗合金(In/Sb/Ge)、银/铟/锑/碲合金(Ag/In/Sb/Te)、锗/锡/锑/碲合金(Ge/Sn/Sb/Te)、锗/锑/硒/碲合金(Ge/Sb/Se/Te)、以及碲/锗/锑/硫合金(Te/Ge/Sb/S)。而在锗/锑/碲合金(Ge/Sb/Te)系列之中，可以使用的合金成份范围很广泛，其成份特征为TeaGebSb100-(a+b)。
在本发明的一些实施例中，是有将一些不纯物掺杂于硫属化物及其它的相变化存储材料中，藉以改变存储元件的导电度、相变化温度、熔点以及其它性质。用以掺杂于硫属化物中的不纯物，具代表性者是包括氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛、以及氧化钛。其中技术可参考美国专利号第6,800,504号、以及美国专利公开号第2005/0029502号。
关于研究中已有记载的最佳的锗/锑/碲合金(Ge/Sb/Te)。其中，碲(Te)于沉积材料中的平均浓度，较佳地应低于70％，较典型地是大约低于60％，一般的范围是约为23％～58％，而最佳的范围是约为48％～58％。锗(Ge)于沉积材料中的平均浓度应高于5％且在8％～30％范围之内，一般来说应保持低于50％。锗(Ge)最佳的浓度范围是约为8％～40％。在合金组成中其余主要元素为锑(Sb)。前述的百分比(％)为原子量百分比(atomic percentage)，其组成元素的原子的百分比总合为100％。相关说明，可参照前述文献Ovshinsky的美国专利号第5,687,112号中的第10-11段。而在其它研究之中，是评估出的一些特定合金，其包括有Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7(相关说明，见期刊文献：Noboru Yamada，『Potential of Ge-Sb-Te Phase-Changeoptical Disks for High-Data-Rate Recoding』，SPIE第3109期(1997)，第28-37页)。更普遍者，是可将过渡金属，比如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及其的混合物、合金材料，与锗/锑/碲合金(Ge/Sb/Te)结合形成具有可编程电阻性质的相变化合金。于此，在Ovshinsky的美国专利号第5,687,112号中第10-11段所提及的存储材料的具体实例，于本发明适用者，将以引用方式并入本文之中。
相变化合金，是具有在材料于一大致非晶固态相的第一结构态与材料于一大致结晶固态相的第二结构态之间转换的能力。其中大致结晶固态相，是指存储单元的作用沟道区(active channel region)为局部有序。所谓的非晶是指一相对较为不规则的结构，其排列较单晶杂乱很多。所以，非晶相在与结晶相比较之下，是具有高电阻的特性。而结晶是指一相对较为规则的结构，其排列较非晶整齐很多。所以，结晶相在与非晶相比较之下，是具有低电阻的特性。在完全非晶态与完全结晶态范围之内，典型的相变化材料可以以电性转换于各种可分辨的局部有序的状态。而其它会被非晶相与结晶相的改变而影响的材料特性，包括有有序度(atomic order)、自由电子密度、以及活化能。因此，对于相变化材料而言，是可以被转换成各种不同的固态相，也可以被转换成混合有两相或两相以上的固态相，从而提供一灰阶度于完全非晶至完全结晶之间，使得材料的电性可随之变化。
相变化合金可以藉由电性脉冲的应用，而由一相态转变至另一相态。而值得注意的是，一个短暂且高振幅的脉冲是有助于相变化材料转变成一般的非晶态，一个长且低振幅的脉冲是有助于相变化材料转变成一般的结晶态。在暂短且高振幅的脉冲能量当中，高振幅是能够破坏结晶结构的键能，短暂的时间可避免原子再度排列形成结晶态。其中，可以以经验为依据或以模块化的方式，并配合指定的相变化合金的特性，来决定合适的脉冲曲线图。在下文中所揭露的相变化材料是属于一种GST相变化材料，但熟悉本技术领域者应当了解，本发明可使用其它类型的相变化材料，并非仅限定于此。而在本实施例中，一种较有利于实现相变化存储器(PCRAM)的材料，为Ge2Sb2Te5。
本发明的较具代表性的硫属化物材料，可表示如下：
GexSbyTez，其中x：y：z＝2：2：5。而其它可用的组成范围，x是在0～5之间，y是在0～5之间，z是在0～5之间。在锗/锑/碲合金(Ge/Sb/Te)内，亦可掺杂如氮(N-)、硅(Si-)-、钛(Ti-)、磷(P-)、砷(As-)或其它的元素。这些材料均可以利用物理汽相沉积溅射(PVDsputtering)或磁通管溅射(magnetron-sputtering)的方式来形成，其中是搭配通以氩气(Ar)、氮气(N2)及/或氦气(He)等气体，以及硫属化物反应气体，且压力被设为1mtorr至100mtorr。并且，此沉积反应通常是在室温下完成的。而且，可以利用一深宽比为1～5的准直器(collimator)，来改善薄膜沉积的填充性。另外，也可以利用数十到数百伏特的直流偏压，来改善填充性。或者，也可以同时使用准直器与直流偏压，来改善填充性。此外，也须要以真空或氮气(N2）氛围进行沉积后退火处理，来改善硫属化物的结晶性。其中，典型的退火温度被设在100～400℃的范围，退火时间是在30分钟之内。
硫属化物材料的厚度是取决于存储单元结构的设计。一般来说，硫属化物材料的厚度大于8nm者，是具有一相变化特性，以使得其材料具有至少两种稳定的电阻态。
请参照图4，其绘示依照本发明第二实施例的存储单元的剖面图。存储单元400包括一由存储材料组成的存储元件410。存储元件410具有一作用区420，此作用区420均与一第一界面结构430及一第二界面结构440分隔远离。存储元件410为柱状体，其具有一圆形、卵形、方形或其它形状的截面。其中图4相似于图2，此两者的不同点在于图4没有图2实施例的第一及第二传导件232及242。
在图4中，第一界面结构430包括传导柱250的材料接触存储元件410的存储材料的一接触区434。第二界面结构440包括传导柱260的材料接触存储元件410的存储材料的一接触区444。传导柱250及260是包括相同材料，所以，接触区434与444的接触特性实质上为相同。并且，传导柱250与260较佳地为对称(镜像)结构，包括实质上为相同宽度261的传导柱250与260、实质上为相同厚度261的传导柱250与260。
第一界面结构430于存储元件410与存取电路282之间具有一热阻抗，第二界面结构440于存储元件410与位线结构290之间具有一热阻抗。这两个热阻抗实质上为相等，其乃因为两者的接触区434与444实质上为相同，且接触区434与444的接触特性实质上亦为相同。
请参照图5，其绘示依照本发明第三实施例的存储单元的剖面图。存储单元500包括一由存储材料组成的存储元件510。存储元件510具有一作用区520，此作用区520均与一第一界面结构530及一第二界面结构540分隔远离。存储元件510为柱状体，其具有一圆形、卵形、方形或其它形状的截面。其中图5相似于图2，此两者不同点在于图5没有图2实施例的传导柱260。
在图5中，第一界面结构530包括一第一传导件532、以及第一传导件532的材料接触存储元件510的存储材料的一接触区534。此第一传导件532亦为圆柱体，其具有一与存储材料510吻合的截面。
第二界面结构540包括一第二传导件542、以及第二传导件542的材料接触存储元件510的存储材料的一接触区544。此第二传导件542亦为圆柱体，其具有一与存储材料510吻合的截面。
第一界面结构530于存取电路282与存储元件510之间具有一热阻抗，第二界面结构540于位线295与存储元件510之间具有一热阻抗。这两个热阻抗实质上为相等，其乃因为第一界面结构530与第二界面结构540实质上为对称(镜像)结构，包括相同材料的第一传导件532与第二传导件542、实质上为相同宽度551的第一传导件532与第二传导件542、实质上为相同厚度531的第一传导件532与第二传导件542、以及实质上为相同的接触区534与544。
请参照图6，其绘示依照本发明第四实施例的存储单元的剖面图。存储单元600包括一由存储材料组成的存储元件610。存储元件610具有一作用区620，此作用区620均与一第一界面结构630及一第二界面结构640分隔远离。存储元件610为柱状体，其具有一圆形、卵形、方形或其它形状的截面。其中图6相似于图5，此两者不同点在于图6没有图5实施例的第一及第二传导件532及542。
在图6中，第一界面结构630包括传导柱250的材料接触存储元件610的存储材料的一接触区634。第二界面结构640包括位线295的材料接触存储元件610的存储材料的一接触区644。位线295的表面与传导柱250的表面较佳地包括相同材料，以使得接触区634与644的接触特性实质上为相同。
第一界面结构630于存取电路282与存储元件610之间具有一热阻抗，第二界面结构640于位线295与存储元件610之间具有一热阻抗。这两个热阻抗实质上为相等，其乃因为两者的接触区634与644实质上为相同，且接触区634与644的接触特性实质上亦为相同。虽然位线295的热阻抗可能会不同于存取电路282的热阻抗，但是位线295与存取电路282均具有相当大的热电容，相较于存储元件的作用区的温度变化之下，可使得存取电路282的温度与位线295的温度在复位期间内能保持相对地不变。所以，可以让作用区620分隔远离于第一界面结构630及第二界面结构640。
请参照图7，其绘示依照本发明第五实施例的存储单元的剖面图。存储单元700包括一由存储材料组成的存储元件710。存储元件710具有一作用区720，此作用区720均与一第一界面结构730及一第二界面结构740分隔远离。第一界面结构730是以一宽度752的介电垫层750，而与第二界面结构740分隔。存储元件710包括一存储材料层780，存储材料层780的一部份是延伸穿过介电垫层750，而与第一界面结构730及第二界面结构740接触，并据以在第一界面结构730及第二界面结构740之间定义出一电流路径(或称为电极间路径)，此电流路径的路径长度为介电垫层750的宽度752。
在图7中，第一界面结构730包括一第一传导件732、以及第一传导件732的材料接触存储元件710的存储材料的一接触区734。第二界面结构740包括一第二传导件742、以及第二传导件742的材料接触存储元件710的存储材料的一接触区744。
如图7所示，位于存储材料层780与第一传导件732之间的接触区是不同于位于存储材料层780与第二传导件742之间的接触区。然而，由下文说明可知，其间的差异对于作用区720位置的影响，并不显著。
于操作期间，电流是经由第一传导件732、第二传导件742、以及存储层780，而于传导柱250与传导柱260之间流动。因为第一传导件732、第二传导件742的热传导性、电传导性，是高于存储层780的热传导性、电传导性。所以，在存储层780之中的热流与电流会集中于存储层780延伸穿过介电垫层750的部位、以及存储层780的于第一及第二传导件732及742上方且邻近介电垫层750的部位。如此，对于热流与电流的传递，接触区734与接触区744实质上为相同的。换句话说，额外的接触区734尺寸对于界面结构730的热阻抗的影响，并不显著。
在图7中，介电材770用于将电源线285电、热分隔于第二传导件742。
第一界面结构730于存取电路282与存储元件710之间是具有一热阻抗，第二界面结构740于位线结构290的传导柱260与存储元件710之间是具有一热阻抗。这两个热阻抗实质上为相等，其乃因为第一界面结构730与第二界面结构740实质上为对称结构，是包括相同材料的第一传导件732与第二传导件742、实质上为相同厚度795的第一传导件732与第二传导件742、以及实质上为相同的接触区734与744。传导柱250与260是分别以与介电垫层750近似相等的距离796a、796b的方式，而与第一及第二传导件732、742接触，藉以确保第一及第二传导件732、742具有实质上为相等的热阻抗。并且，传导柱250、260较佳地为相同宽度，且为相同材料，藉以使位于传导柱250、260与第一及第二界面结构230、240之间的接触区为相同，且接触区的特性亦为相同。因为第一传导件732与第二传导件742的热传导性、电传导性，是高于存储材料层780的热传导性、电传导性，所以，作用区710的位置对于距离796a与796b之间微小的差距，是较为迟钝的。
请参照图8～11，其绘示依照本发明图2实施例的存储单元的制造过程的剖面图。
制造过程包括下列步骤。首先，如图8所示，提供一存取电路282，此存取电路282具有一上表面800。
接着，如图9所示，一多层结构形成于图8的上表面800之上。此多层结构包括一第一传导层900、一存储材料层910、一第二传导层920。第一传导层900与第二传导层920是包括相同的材料，比如为氮化钛(TiN)。且第一传导层900与第二传导层920是具有相同的厚度930、940。
然后，如图10所示，刻蚀图9的多层结构，以形成一第一传导件232、一相变化构件210、以及一第二传导件242。其中第一传导件232包括源自位于传导柱250上的第一传导件900的材料，相变化构件210包括源自存储材料层910的材料，第二传导件242包括源自第二传导层920的材料。举例来说，刻蚀可以将一柱状光刻胶图案化于第二传导层上(可参考图9的920)，并以此柱状光刻胶作为刻蚀掩膜，当刻蚀完成后再将此光刻胶移除。
接着，如图11所示，形成介电层265于图10的结构上，并形成传导柱260。其中，是使传导柱260电、热接触于第二传导件242，且延伸至介电层265的上表面1110。
然后，形成一位线295于介电层265的上表面1110，以成为如图2绘示的存储单元200。
请参照图12，其绘示依照本发明的一实施例的一种集成电路的方块图。集成电路1200包括一存储阵列1205，存储阵列1205是应用上述实施例中的存储单元，于存储单元当中的界面结构具有实质上为相等的热阻抗。一列译码器(row decoder)1210，是具有读取、写入、复位的模式，并且此列译码器1210是耦接多条于存储阵列1205中排列成列的字线1215。一行译码器(column decoder)1220，是耦接多条于存储阵列1205中排列成行的位线1225，并用以读取、写入、复位存储阵列1205的存储单元。地址(address)，是藉由总线(bus)1260，而提供予列译码器1210以及行译码器1220。感测放大器与数据输入结构(sense amplifier/data-in structure)1230，是包括用于读取、写入、复位的模式的电流源，并透过数据总线1235耦接于行译码器1220。数据(data)，是从集成电路1200上的输入/输出口，或是从集成电路1200的其它内部或外部的数据来源，经由数据输入线1240，而提供予方块1230中的数据输入结构。在本实施例中，集成电路1200包括其它电路1265，其它电路1265例如为可支持相变化存储单元阵列的一泛用处理器、或特殊应用用途电路、或是整合系统功能的芯片模块。数据(Data)，是由方块1230中的感测放大器，经由数据输出线1245，而提供予集成电路1200上的输入/输出口，或是提供予集成电路1200的其它内部或外部数据目的地。
在本实施例中，是以偏置排列状态机(bias arrangement statemachine)1250作为一控制器，其用来控制偏压电路电压/电流源1255，以执行偏置排列，并藉由一存取控制程序，来控制字线/电源线的操作。其中，偏置排列包括有读取、写入、复位、以及字线与位线的电压与电流的验证。此控制器可以是习用的专用逻辑电路(special-purposelogic circuitry)，比如在另一可选择的实施例的中，控制器包括有一泛用处理器(general-purpose processor)，例如是一般的集成电路，其用以执行一计算机程序，来控制装置操作。而在其它实施例中，控制器也可以是专用逻辑电路与泛用处理器的结合。
请参照图13，其绘示一种应用本发明实施例的存储单元的存储阵列的示意图。如图13所示，存储阵列1300包括四个存储单元1302、1304、1306、1308，其具有各自的存储元件1312、1314、1316、1318。其中，图13仅绘示一小部分的存储阵列，对于整个存储阵列而言，是可能包括有上百万个存储单元。
在图13中，共同电源线1320以及字线1322、1324，通常是沿y轴平行方向排列。位线1326、1328，通常是沿x轴平行方向排列。因此，一y轴译码器与一字线驱动器1350，是耦接于字线1322、1324，字线驱动器1350是具有写入、复位、读取的模式。位线电流源1352、一译码器与感测放大器(未绘示)是耦接于位线1326、1328，位线电流源1352是用以写入、复位、读取。共通电源线1320是耦接于电源线终端电路1354，比如一接地端。在一些实施例中，电源线终端电路1354可以包括有偏压电路、以及译码电路。其中，偏压电路比如是电压源及电流源。译码电路除了接地之外，是用以施加偏置排列予电源线。
共通电源线1320是耦接于存储单元1302、1304、1306、1308的电源端。字线1322是耦接于存储单元1302、1306的栅极端。字线1324是耦接于存储单元1304、1308的栅极端。
典型的存储单元1302、1304是分别包括有存储元件1312、1314，存储单元1302的漏极是耦接于存储元件1312处的第一界面结构1360，或者是耦接于存储元件1312处的第二界面结构1361。同样地，存储单元1304的漏极是耦接于存储元件1314处的第一界面结构1362，或者是耦接于存储元件1314处的第二界面结构1363。第二界面结构1361、1363是耦接于位线1326。在操作的时候，电源线1352是操作于一低电流的读取模式、一种或多种中电流的写入模式、以及一高电流的复位模式。当操作于高电流的复位模式时，透过施加一电压及电流予位线1326，并透过施加一足以使沟道晶体管至存储单元1320之间导通的电压于字线1322及电源线1320，形成一电流路径1380通过已选择的存储单元(例如为包括存储元件1312的存储单元1302)，以使电流流通电源线1320。
同样地，当操作于低电压的读取模式时，透过施加一电压及电流予位线1326，并透过施加足以使存储单元1320的沟道晶体管导通的电压于字线1324及电源线1320，形成一电流路径1382通过已选择的存储单元(例如为包括存储元件1314的存储单元1304)，以使电流流至电源线1320。
当操作于写入模式时，是利用一种或多种中电流的电平，开启一沟道晶体管，其中操作是与读取模式的叙述相似。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (15)

1、一种存储装置，其特征在于，包括：
存取电路，包括一隔离元件，该存取电路具有一热阻抗；
一位线结构，包括一位线，该位线结构具有一热阻抗；
一存储元件，包括一存储材料，且该存储材料具有至少二种固态相；
一第一界面结构，用于将该存储元件耦接于该存取电路，并具有一第一热阻抗；
一第二界面结构，用于将该存储元件耦接于该位线结构，并具有一第二热阻抗；以及
偏压电路，用以施加一复位脉冲予该存取电路及该位线结构，该复位脉冲具有一脉冲长度；
其中，该存取电路的该热阻抗与该位线结构的该热阻抗，使得该存取电路的温度与该位线结构的温度在该复位脉冲的该脉冲长度的期间内保持相对不变，并且该第一热阻抗与该第二热阻抗实质上为相等，以使得该复位脉冲的施加会在该存储元件的一远离该第一界面结构与该第二界面结构的作用区中引起一相变化。
2、根据权利要求1所述的存储装置，其特征在于，该存取电路进一步包括一传导柱，该传导柱用于将该存储元件耦接于该存取电路，以使得该第一界面结构包括一第一接触区介于该传导柱与该存储元件之间，其中该位线与该存储元件接触，以使得该第二界面结构包括一第二接触区介于该位线与该存储元件之间，该第一接触区与该第二接触区实质上为相同。
3、根据权利要求1所述的存储装置，其特征在于，该存取电路进一步包括一第一传导柱，该第一传导柱用于将该存储元件耦接于该存取电路，以使得该第一界面结构包括一第一接触区介于该第一传导柱与该存储元件之间，其中该位线结构进一步包括一第二传导柱，该第二传导柱用于将该存储元件耦接于该位线结构，以使得该第二界面结构包括一第二接触区介于该第二传导柱与该存储元件之间，该第一接触区与该第二接触区实质上为相同。
4、根据权利要求1所述的存储装置，其特征在于，该第一界面结构包括一与该存储元件接触的第一传导件、以及一接触区介于该第一传导件与该存储元件之间，其中该第二界面结构包括一与该存储元件接触的第二传导件及一接触区介于该第二传导件与该存储元件之间，且该第一界面结构与该第二界面结构实质上为对称结构。
5、根据权利要求4所述的存储装置，其特征在于，该存取电路进一步包括一第一传导柱，该第一传导柱与该第一传导件接触，其中该位线与该第二传导件接触。
6、根据权利要求4所述的存储装置，其特征在于，该存取电路进一步包括一第一传导柱，该第一传导柱与该第一传导件接触，其中该位线结构进一步包括一第二传导柱，该第二传导柱与该第二传导件接触。
7、根据权利要求6所述的存储装置，其特征在于，进一步包括一介电垫层，介于该第一界面结构及该第二界面结构之间，且具有一宽度，其中该存储元件延伸穿过该介电垫层与该第一界面结构及该第二界面结构接触，并据以在该第一界面结构及该第二界面结构之间定义出一电极间路径，该电极间路径的路径长度为该介电垫层的该宽度。
8、一种存储装置的制造方法，其特征在于，包括：
形成存取电路，包括形成一隔离元件，该存取电路具有一热阻抗；
形成一位线结构，包括形成一位线，该位线结构具有一热阻抗；
形成一存储元件，该存储元件包括一存储材料，且该存储材料具有至少二种固态相；
形成一与该存储元件接触的第一界面结构，该第一界面结构用于将该存储元件耦接于该存取电路，并具有一第一热阻抗；
形成一与该存储元件接触的第二界面结构，该第二界面结构用于将该存储元件耦接于该位线结构，并具有一第二热阻抗；以及
形成偏压电路，该偏压电路用以施加一复位脉冲予该存取电路及该位线结构，该复位脉冲具有一脉冲长度；
其中，该存取电路的该热阻抗与该位线结构的该热阻抗，使得该存取电路的温度与该位线结构的温度在该复位脉冲的该脉冲长度的期间内保持相对不变，并且该第一热阻抗与该第二热阻抗实质上为相等，以使得该复位脉冲的施加会在该存储元件的一远离该第一界面结构与该第二界面结构的作用区中引起一相变化。
9、根据权利要求8所述的制造方法，其特征在于，形成该存取电路的该步骤进一步包括形成一与该存储元件接触的传导柱，以使得该第一界面结构包括一第一接触区介于该传导柱与该存储元件之间，其中形成该位线结构的该步骤包括以与该存储元件接触的方式形成该位线，以使得该第二界面结构包括一第二接触区介于该位线与该存储元件之间，该第一接触区与该第二接触区实质上为相同。
10、根据权利要求8所述的制造方法，其特征在于，形成该存取电路的该步骤进一步包括形成一与该存储元件接触的第一传导柱，以使得该第一界面结构包括一第一接触区介于该传导柱与该存储元件之间，其中形成该位线结构的该步骤进一步包括形成一与该存储元件接触的第二传导柱，以使得该第二界面结构包括一第二接触区介于该位线与该存储元件之间，该第一接触区与该第二接触区实质上为相同。
11、根据权利要求8所述的制造方法，其特征在于，形成该第一界面结构的该步骤进一步包括形成一与该存储元件接触的第一传导件，从而形成一接触区介于该第一传导件与该存储元件之间，其中形成该第二界面结构的该步骤进一步包括形成一与该存储元件接触的第二传导件，从而形成一接触区介于该第二传导件与该存储元件之间，且该第一界面结构与该第二界面结构实质上为对称结构。
12、根据权利要求11所述的制造方法，其特征在于，形成该存取电路的该步骤进一步包括形成一与该第一传导件接触的第一传导柱，其中形成该位线结构的该步骤包括以与该第二传导件接触的方式形成该位线。
13、根据权利要求11所述的制造方法，其特征在于，形成该存取电路的该步骤进一步包括形成一与该第一传导件接触的第一传导柱，其中形成该位线结构的该步骤进一步包括形成一与该第二传导件接触的第二传导柱。
14、根据权利要求13所述的制造方法，其特征在于，进一步包括形成一介电垫层，介于该第一界面结构及该第二界面结构之间，且具有一宽度，其中形成该存储元件的该步骤包括以延伸穿过该介电垫层的方式形成该存储元件，以使得该存储元件与该第一界面结构及该第二界面结构接触，从而在该第一界面结构及该第二界面结构之间定义出一电极间路径，该电极间路径的路径长度为该介电垫层的该宽度。
15、一种存储装置，其特征在于，包括：
一存取电路，包括一隔离元件；
一位线结构，包括一位线；
一存储元件，包括一存储材料，且该存储材料具有至少二种固态相；
一第一界面结构，用于将该存储元件耦接于该存取电路，该第一界面结构包括一第一传导件，且该第一传导件具有一第一形状；以及
一第二界面结构，用于将该存储元件耦接于该位线结构，该第二界面结构包括一第二传导件，且该第二传导件具有一第二形状，其中该第二形状为该第一形状的镜像，且该第一传导件与该第二传导件是由相同的材料所组成。
CN2008100929826A 2007-12-07 2008-04-22 存储装置 Active CN101452944B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/952,646 US7646631B2 (en) 2007-12-07 2007-12-07 Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US11/952,646 2007-12-07

Publications (2)

Publication Number Publication Date
CN101452944A true CN101452944A (zh) 2009-06-10
CN101452944B CN101452944B (zh) 2012-05-02

Family

ID=40721501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100929826A Active CN101452944B (zh) 2007-12-07 2008-04-22 存储装置

Country Status (2)

Country Link
US (2) US7646631B2 (zh)
CN (1) CN101452944B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012435B1 (ko) * 2008-11-10 2011-02-08 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8105859B2 (en) * 2009-09-09 2012-01-31 International Business Machines Corporation In via formed phase change memory cell with recessed pillar heater
US20110057161A1 (en) * 2009-09-10 2011-03-10 Gurtej Sandhu Thermally shielded resistive memory element for low programming current
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8735862B2 (en) 2011-04-11 2014-05-27 Micron Technology, Inc. Memory cells, methods of forming memory cells and methods of forming memory arrays
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8877628B2 (en) * 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US9659998B1 (en) 2016-06-07 2017-05-23 Macronix International Co., Ltd. Memory having an interlayer insulating structure with different thermal resistance
US10937832B2 (en) 2018-06-21 2021-03-02 Macronix International Co., Ltd. 3D memory with confined cell
EP4002471A1 (en) * 2020-11-12 2022-05-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Hybrid resistive memory

Family Cites Families (201)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5545209A (en) * 1993-09-30 1996-08-13 Texas Petrodet, Inc. Controlled deployment of a medical device
US5522882A (en) * 1994-10-21 1996-06-04 Impra, Inc. Method and apparatus for balloon expandable stent-graft delivery
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
EP1656906A1 (en) * 1998-01-26 2006-05-17 Anson Medical Limited Reinforced graft
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6927411B2 (en) 2000-02-11 2005-08-09 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6512263B1 (en) 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
KR100574715B1 (ko) 2001-01-30 2006-04-28 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6620715B1 (en) 2002-03-29 2003-09-16 Cypress Semiconductor Corp. Method for forming sub-critical dimension structures in an integrated circuit
US6670628B2 (en) 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
JP3624291B2 (ja) 2002-04-09 2005-03-02 松下電器産業株式会社 不揮発性メモリおよびその製造方法
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR101009891B1 (ko) 2003-01-31 2011-01-20 엔엑스피 비 브이 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
US7400522B2 (en) * 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US20050018526A1 (en) 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US20050062087A1 (en) 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US6808991B1 (en) 2003-11-19 2004-10-26 Macronix International Co., Ltd. Method for forming twin bit cell flash memory
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100657897B1 (ko) 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US20060169968A1 (en) 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100668846B1 (ko) 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US20070037101A1 (en) 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
JP2007184419A (ja) 2006-01-06 2007-07-19 Sharp Corp 不揮発性メモリ装置
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element

Also Published As

Publication number Publication date
US20100072447A1 (en) 2010-03-25
US7646631B2 (en) 2010-01-12
US7893418B2 (en) 2011-02-22
CN101452944B (zh) 2012-05-02
US20090147564A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
CN101452944B (zh) 存储装置
CN101170120B (zh) 具双存取元件的相变化存储单元
CN101504967B (zh) 中心加热相变化存储器结构及其制造方法
CN101290948B (zh) 存储器结构及其制造方法以及存储单元阵列的制造方法
CN102244194B (zh) 自动对准的鳍型可编程存储单元
CN100463209C (zh) 具有真空夹层的相变存储器元件
CN101236985B (zh) 一种具有共平面电极表面的存储单元装置及其制造方法
CN100563040C (zh) 相变化存储单元及其制造方法
CN100524880C (zh) 具有热隔离结构的ⅰ型相变化存储单元
CN101436643B (zh) 一种包含热保护底电极的相变化存储单元及其制作方法
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
CN101345251B (zh) 位于半导体衬底之上的存储单元阵列及其制造方法
US7423300B2 (en) Single-mask phase change memory element
CN101714609B (zh) 一种硫属材料型存储装置及其制造方法
CN100550461C (zh) 具有真空侧壁子的相变存储单元
CN101958398B (zh) 热保护相变随机存取存储器及其制造方法
CN101958399B (zh) 相变存储装置及其制造方法
CN1971960A (zh) 相变存储器元件的真空包覆电极
US7879643B2 (en) Memory cell with memory element contacting an inverted T-shaped bottom electrode
CN101840928A (zh) 带有自对准存储元件的多晶硅柱双极晶体管
CN101877384B (zh) 低操作电流相变存储器元件结构
CN101814521A (zh) 相变化存储器的多晶硅栓塞双极性晶体管及其制造方法
TW201444134A (zh) 藉由熔化侷限空間中之相變材料製造記憶體晶胞之方法
CN104051619A (zh) 具有相变元件的存储器单元及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant