CN101506986B - 使用非晶氧化物半导体膜的薄膜晶体管的制造方法 - Google Patents

使用非晶氧化物半导体膜的薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN101506986B
CN101506986B CN2007800311687A CN200780031168A CN101506986B CN 101506986 B CN101506986 B CN 101506986B CN 2007800311687 A CN2007800311687 A CN 2007800311687A CN 200780031168 A CN200780031168 A CN 200780031168A CN 101506986 B CN101506986 B CN 101506986B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
equal
tft
amorphous oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800311687A
Other languages
English (en)
Other versions
CN101506986A (zh
Inventor
板垣奈穗
田透
加地信幸
林享
佐野政史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101506986A publication Critical patent/CN101506986A/zh
Application granted granted Critical
Publication of CN101506986B publication Critical patent/CN101506986B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明涉及一种薄膜晶体管的制造方法，所述薄膜晶体管包含有源层，所述有源层包含非晶氧化物半导体膜，所述非晶氧化物半导体膜包括In和Zn中的至少一种元素，所述制造方法包含如下步骤序列：第一步骤，形成所述非晶氧化物半导体膜；第二步骤，在氧化气氛中对所述非晶氧化物半导体膜进行退火；以及第三步骤，在所述非晶氧化物半导体膜上形成绝缘氧化物层。其特征在于：在氧化气氛中使用溅射来形成所述绝缘氧化物层。

Description

使用非晶氧化物半导体膜的薄膜晶体管的制造方法
技术领域
本发明涉及使用非晶氧化物半导体膜的薄膜晶体管的制造方法。 
背景技术
最近，使用金属氧化物半导体薄膜的半导体器件已引起了关注。例如，如日本专利申请公开No.2000-150900中所讨论的那样，上述薄膜的特征在于能够在低温下被形成，并且具有大的光学带隙以致对可见光是透明的。从而，可在塑料基板、膜基板等上形成柔性的且透明的薄膜晶体管(TFT)。 
通常，为了控制膜的电特性的目的，迄今已在将氧气引入其中的气氛中形成用作TFT有源(active)层的氧化物半导体膜。例如，WO2005-088726 A1讨论了一种其中将包含In-Ga-Zn-O的n型氧化物半导体用于沟道层和将ITO用于源电极和漏电极的薄膜晶体管(TFT)；在此TFT中，通过控制在其中形成In-Ga-Zn-O膜的成膜气氛的氧分压，已控制载流子浓度并且已获得高的载流子迁移率。 
另外，日本专利申请公开No.2006-165529和No.2006-165532讨论了用于在氧化气氛中对使用氧化物半导体膜作为其有源层的半导体器件中的有源层进行退火的技术。 
然而，例如如WO2005-088726 A1中所示，上述专利文献中讨论的氧化物半导体膜在能在其下获得可用作TFT有源层的In-Ga-Zn-O膜的氧分压范围(最佳氧分压)方面是窄的。另外，存在最佳氧分压的值依赖于成膜条件而变化的问题。此外，本发明人已经发现，当在将氧引入其中的气氛中通过溅射方法形成In-Ga-Zn-O膜时，所形成的In-Ga-Zn-O膜的电特性依赖于距靶的距离而变化。这可以想像地是因为气相中存在的氧分子的离解(dissociation)度依赖于距靶的距离而大大变化。 
另外，采用在将氧引入其中的成膜气氛中制备的In-Ga-Zn-O膜作为其沟道层的TFT几乎不能达到从In-Ga-Zn-O膜固有的物理特性 所预期的晶体管特性。具体而言，有必要进一步改善诸如亚阈值区域中的亚阈值特性和场效应迁移率的TFT特性。 
此外，当将12V电压的DC应力(stress)施加到栅电极以及源电极和漏电极中的每一个持续400秒时，导致诸如导通(turn-on)特性退化和阈值电压变化的特性变化，从而DC应力影响TFT。TFT特性的退化的主要原因可以想像地可归因于由从被引入到成膜气氛中的氧产生的氧离子引起的对半导体膜的损害。具体而言，当通过使用溅射方法进行成膜时，可以想像被引入到气氛中的氧增加在靶表面上产生的氧负离子的量，并且因而增加入射到基板上的高能氧负离子的量而导致膜质量退化。 
另外，本发明人已经制备和研究了采用In-Ga-Zn-O非晶氧化物薄膜作为其沟道层的薄膜晶体管(TFT)，并且因而已发现TFT以TFT的特性被工作和存储期间的气氛改变这样的方式对气氛敏感。 
将制备的器件放置在真空腔(chamber)中，并且在腔正被抽真空(evacuate)的同时测量电导率，并且因而发现测量值随着降低压力而逐渐降低的现象。当在通常的气氛中测量时，发现电导率的测量值是稳定的。 
例如对于ZnO、氧化铟锡(ITO)等，也看到了这样的气氛引起的电导变化；这样的变化可以想像地是由于气氛中的水和其他气体分子吸附到导电氧化物和从导电氧化物解吸附。因此，已导致如下问题：气氛变化引起电导率的变化以使TFT工作不稳定，并且因而不能达到作为器件的可靠性。 
另外，本发明人已经发现如下问题：在通过在In-Ga-Zn-O非晶氧化物薄膜上溅射而形成氧化物绝缘体时，在其中不包含氧的气氛中的成膜导致氧化物半导体的电特性的大变化，以致阻止达到令人满意的TFT特性。 
本发明解决了上述问题，并且本发明的目的是提供具有宽的处理余裕(margin)、优良的特性和高可靠性的氧化物薄膜晶体管的制造方法。 
另外，本发明的另一目的是提供具有通过克服可归因于气氛变化的TFT特性不稳定性而达到的高可靠性的薄膜晶体管的制造方法。 
另外，本发明的再一目的是提供其中当在In-Ga-Zn-O非晶氧化 物薄膜上形成氧化物绝缘体时氧化物半导体的电特性不变化的薄膜晶体管的制造方法。 
发明内容
本发明意在解决上述问题，并且本发明的要点是薄膜晶体管的制造方法，所述薄膜晶体管包含有源层，所述有源层包含非晶氧化物半导体膜，所述非晶氧化物半导体膜包含In和Zn中的至少一种元素，所述制造方法包括： 
形成有源层的步骤，所述形成有源层的步骤包括： 
在具有1×10-3Pa或更小的引入氧分压的气氛中形成氧化物膜的第一步骤；以及 
在氧化气氛中对氧化物膜退火的第二步骤。 
另外，本发明的一个方面是薄膜晶体管的制造方法，所述薄膜晶体管包含有源层，所述有源层包含非晶氧化物半导体膜，所述非晶氧化物半导体膜包含In和Zn中的至少一种元素，所述制造方法包括： 
形成具有第一电阻率的氧化物膜的第一步骤；以及 
通过在氧化气氛中退火而将氧化物膜的电阻率转变成第二电阻率的第二步骤； 
其中，第二电阻率比第一电阻率高。 
另外，本发明的另一方面是薄膜晶体管的制造方法，所述薄膜晶体管包含有源层，所述有源层包含非晶氧化物半导体膜，所述非晶氧化物半导体膜包含In和Zn中的至少一种元素，所述制造方法包括： 
形成具有第一活化(activation)能的氧化物膜的第一步骤；以及 
通过在氧化气氛中退火而将氧化物膜的活化能转变成第二活化能的第二步骤； 
其中第二活化能比第一活化能高。 
另外，本发明的再一方面是薄膜晶体管的制造方法，所述薄膜晶体管包含有源层，所述有源层包含非晶氧化物半导体膜，所述非晶氧化物半导体膜包含In和Zn中的至少一种元素，所述制造方法包括： 
形成有源层的第一步骤； 
在氧化气氛中退火的第二步骤；以及 
在有源层上形成氧化物绝缘层的第三步骤。 
附图说明
另外，本发明的又一方面是薄膜晶体管的制造方法，所述薄膜晶体管包含有源层，所述有源层包含非晶氧化物半导体膜，所述非晶氧化物半导体膜包括In和Zn中的至少一种元素，所述制造方法包含如下步骤序列： 
第一步骤，形成所述非晶氧化物半导体膜； 
第二步骤，在氧化气氛中对所述非晶氧化物半导体膜进行退火；以及 
第三步骤，在所述非晶氧化物半导体膜上形成绝缘氧化物层， 
其特征在于： 
在氧化气氛中使用溅射来形成所述绝缘氧化物层。 
图1是说明本发明的薄膜晶体管的结构的例子的视图(截面视图)。 
图2是显示例子1中制备的薄膜晶体管的传输(transfer)特性的曲线图。 
图3A是显示在施加DC偏置(bias)应力之前和之后例子1中制备的薄膜晶体管的传输特性的曲线图。 
图3B是显示在施加DC偏置应力之前和之后比较例子1中制备的薄膜晶体管的传输特性的曲线图。 
图4是显示例子6中制备的薄膜晶体管的传输特性的曲线图。 
图5A是显示在施加DC偏置应力之前和之后例子6中制备的薄膜晶体管的传输特性的曲线图。 
图5B是显示在施加DC偏置应力之前和之后比较例子5中制备的薄膜晶体管的传输特性的曲线图。 
图6是说明本发明的薄膜晶体管的制造方法中形成沟道层的步骤的示图。 
图7是逆交错(inversely staggered)的TFT的截面视图。 
图8是显示In-Ga-Zn-O非晶氧化物中电子载流子浓度和成膜期间的氧分压之间的关系的曲线图。 
图9是显示本发明中实施的施加有退火的TFT和没有施加退火的TFT的传输特性的曲线图。 
图10是显示在形成保护层之前和之后本发明中实施的施加有退火的TFT的传输特性的曲线图。 
图11是显示在形成保护层之前和之后本发明中实施的没有施加退火的TFT的传输特性的曲线图。 
图12是显示在本发明中实施的不形成保护层而制备的TFT在空气中和在真空中的传输特性的曲线图。 
图13是显示在含氧的气氛中形成的在本发明中实施的具有保护层的TFT和在Ar气氛(没有氧)中形成的在本发明中实施的具有保护层的TFT的传输特性的曲线图。 
图14是交错TFT的截面视图。 
具体实施方式
以下，参照附图描述本发明的实施例。 
图1显示本实施例中制备的TFT器件的结构的示意图。通过在基板10上设置沟道层11，以及通过在沟道层11上设置源电极12、漏电极13、栅绝缘膜14和栅电极15，构建该TFT器件。 
可应用于本发明的半导体器件结构不限于上述交错(顶栅)结构TFT；例如，其中栅绝缘膜和半导体沟道层被按此顺序设置在栅电极上的逆交错(底栅)结构TFT也可以是可应用的。 
根据本发明人的知识，希望其中将包含In和Zn中的至少一种元素的氧化物膜半导体层用作有源层(也称作沟道层)的薄膜晶体管满足下面的特性，虽然所述特性依赖于晶体管的组成(composition)。具体而言，当使用其中电阻率(第二电阻率)落入约大于等于1Ωcm并且小于等于10KΩcm(1×104Ωcm)的范围中、或者室温下的活化能(第二活化能)落入约大于等于50meV并且小于等于400meV的范围中的半绝缘氧化物膜时，能够获得令人满意的TFT特性。这里所称的活化能指从电导率的阿仑尼乌斯图(Arrhenius plot)获得的氧化 物半导体膜的活化能。例如，当电阻率为1Ωcm或更小、或者活化能为50meV或更小时，不能形成常关断(normally-off)晶体管；另外，不能使得开关比(on-off ratio)大，包括其中即使施加栅电压也不能使源电极和漏电极之间的电流被导通或关断以致抑制晶体管工作的极端情形。另一方面，当电阻率为10KΩcm或更大、或者活化能为400meV或更大时，不能使得导通电流大，根据情形而定包括其中即使施加栅电压也不能使源电极和漏电极之间的电流导通或关断以致抑制晶体管工作的极端情形。 
可通过成膜时引入的氧分压来控制氧化物的电阻率和载流子浓度。这意味着主要通过控制氧分压来控制薄膜中的氧缺陷量，因而控制电子载流子浓度。图8是显示当通过溅射方法形成In-Ga-Zn-O氧化物薄膜时载流子浓度的氧分压依赖性的例子的曲线图。然而，如图6所示，通过首先在导致低电阻的条件下形成作为TFT有源层的膜(第一步骤)，然后通过在氧化气氛中对这样获得的膜进行退火(第二步骤)，来控制本发明的金属氧化物膜的电阻率。 
以下，详细描述本发明中沟道层的形成方法。 
首先，准备由玻璃等制成的基板10，并通过诸如溅射、脉冲激光沉积、原子层沉积和电子束沉积的气相方法或其组合形成金属氧化物膜。在此成膜(第一步骤)中，在使金属氧化物膜的电阻率低于展示作为TFT沟道层的令人满意的特性所需的电阻率的条件下形成膜。虽然条件依赖于金属氧化物膜的组成和要使用的成膜设备，但是根本上通过将引入的氧分压设定成落入小于等于1×10-3Pa的范围内来实现这样的金属氧化物膜。特别地，当引入的氧分压为0Pa时，可容易地实现这样的金属氧化物膜。从而，本发明的引入的氧分压理想地为0Pa，因此不涉及下限。 
这里所称的引入的氧分压指通过流率控制器有意地引入成膜设备的内部的氧的分压，不包括由诸如从成膜设备的内壁等不可避免地发射出的氧、由于成膜设备的泄漏从外面进入的氧、以及从靶发射出的氧的污染引起的氧的分压。无须说，在残留的氧气压力超过上述引入 的氧分压的上限这样的条件下，几乎不能达到本发明的有利效果，因此要在本发明中使用的成膜设备的背压(back pressure)希望地为1×10-3Pa或更小。要注意，作为上述流率控制器，可以使用例如质量流(mass flow)控制器。 
关于这一点，从TFT器件的性能和稳定性的观点，希望在使金属氧化物膜的电阻率(第一电阻率)为1Ωcm或更小、或者使室温附近的活化能(第一活化能)为50meV或更小的条件下形成膜。要注意，将完成成膜时金属氧化物膜的电阻率的下限设定在例如1×10-4Ωcm或更大，并且将活化能的下限设定在例如0meV，虽然这些下限依赖于氧化物膜的组成和成膜条件。从而，希望本发明的第一电阻率大于等于1×10-4Ωcm并且小于等于1Ωcm，希望本发明的第一活化能大于等于0meV并且小于等于50meV。 
其后，在氧化气氛中对这样制备的金属氧化物膜进行退火(第二步骤)，以形成沟道层。在此情形中，设定退火条件，以使金属氧化物膜具有使得金属氧化物膜能够展示作为TFT沟道层的令人满意的特性这样的电阻率。为了有效控制电阻率的目的，建议通过将以氧、臭氧、水蒸气或氮的氧化物的气氛的形式的、包含氧作为其构成元素的气氛中的温度范围设定为落入大于等于250℃并且小于等于450℃、希望的是大于等于250℃并且小于等于350℃的温度范围内，进行退火。另外，使用臭氧照射和氧自由基(radical)照射是有效的，其中可以使退火温度像低至150℃那样低。在此情形中，在臭氧中进行紫外光的照射也是希望的模式。 
当根据上述方法形成沟道层时，不必精确地控制成膜气氛中的氧分压，因为电阻率是由形成金属氧化物半导体膜之后进行的退火确定的。另外，在金属氧化物膜具有低电阻率的条件下、即在其中氧自由基和高能氧负离子的量小的成膜气氛中形成金属氧化物膜。因而，制备的膜的电特性不作为距靶的距离的函数而大大变化，因此可使处理余裕变宽。特别地，当通过溅射方法形成金属氧化物膜时，使得上述效果显著；这可以想像地是因为与其他气相方法相比，气相中的分子 气体的离解度较高。 
接着，以下描述形成本发明的氧化物绝缘体保护层(第三步骤)的制造方法。 
参照图7中说明的逆交错(底栅)TFT描述第三步骤。要注意，关于TFT结构，也可以使用交错(顶栅)TFT。 
在逆交错TFT的情形中，由氧化物绝缘体制成的栅绝缘层被形成在沟道层之下，从而不需要在含氧的气氛中通过溅射方法来形成逆交错TFT；然而，氧化物绝缘体保护层被形成在沟道层上，因而需要在含氧的气氛中通过溅射方法被形成。 
另外，在交错TFT的情形中，由氧化物绝缘体制成的栅绝缘层被形成在沟道层上，因而需要在含氧的气氛中通过溅射方法被形成。 
图7是示意性地描绘基板10、栅电极11、栅绝缘层12、沟道层13、源电极14、漏电极15和保护层16的截面视图。 
(栅绝缘层) 
在本发明中，希望对于栅绝缘层使用SiO2。备选地，还希望对于栅绝缘层使用包含SiO2、Y2O3、Al2O3、HfO2和TiO2中的至少一种的材料；也可以使用其中层叠这些氧化物的任何膜。 
作为用于栅绝缘层12的成膜方法，建议使用诸如溅射、脉冲激光沉积和电子束沉积的气相方法。然而，成膜方法不限于这些方法。 
(电极) 
用于源电极、漏电极和栅电极的材料不是特别限定的，只要材料确保令人满意的电导和与沟道层的令人满意的电连接就可以。例如，可用的是分别由In2O3:Sn和ZnO制成的透明导电膜，以及Au、Pt、Al和Ni的金属膜。另外，为了改善粘附性的目的，可以在沟道层或绝缘层与电极之间设置由Ti、Ni、Cr等制成的层。 
(基板) 
依赖于沟道层的退火的条件和其他，可以使用玻璃基板、金属基板、塑料基板、塑料膜等作为基板。 
(有源层(沟道层)) 
有源层(沟道层)由包含In、Ga和Zn中的至少一种的非晶氧化物制成。 
作为有源层(沟道层)的成膜方法，建议使用诸如溅射、脉冲激光沉积和电子束沉积的气相方法。然而，成膜方法不限于这些方法。 
将有源层(沟道层)的成膜温度设定成等于或低于要在形成由金属氧化物绝缘体层制成的保护层之前进行的退火的温度。 
希望退火温度等于或低于玻璃转化(transition)温度；在本发明中，将希望的温度范围设定成大于等于150℃并且小于等于450℃。建议在大于等于200℃并且小于等于350℃的温度进行退火。 
可在要被形成在有源层(沟道层)上的源电极和漏电极的形成之前或之后进行退火。 
(保护层) 
作为保护层，使用包含至少一种金属元素的金属氧化物膜。对于保护层，希望使用包含金属氧化物之中下列至少一种的金属氧化物膜：SiO2、Al2O3、Ga2O3、In2O3、MgO、CaO、SrO、BaO、ZnO、Nb2O5、Ta2O5、TiO2、ZrO2、HfO2、CeO2、Li2O、Na2O、K2O、Rb2O、Sc2O3、Y2O3、La2O3、Nd2O3、Sm2O3、Gd2O3、Dy2O3、Er2O3和Yb2O3。 
备选地，除了这些金属氧化物之外，也可以使用氮氧化硅(siliconnitroxide)(SiOxNy)。 
作为用于在TFT上形成作为保护层的上述金属氧化物或SiOxNy的方法，可使用CVD方法、溅射方法等。当通过溅射方法形成保护层时，在含氧的气氛中的溅射期间进行成膜。这是因为具有例如在Ar气气氛中形成的保护层的器件与形成保护层之前相比在TFT特性方面退化。TFT特性的退化的原因可以想像地是由载流子的产生而导致的有源层(沟道层)的电阻降低，所述载流子的产生是由在保护层的形成期间从有源层(沟道层)的界面释放的氧引起的。因而，在溅射保护层期间，要求在含氧的气氛中进行成膜。希望总的溅射气体中的氧含量是从10％到80％，并且更希望的是大于等于30％并且小于等于60％。 
(TFT特性) 
图2显示本发明的TFT的典型传输特性(Vg-Id特性)。当在源电极和漏电极之间施加6V的电压Vd时，通过在-5V和12V之间扫描(sweep)栅电压Vg，可控制源电极和漏电极之间的电流Id(导通和关断)。与通过其中由金属氧化物成膜时引入的氧的量来控制电阻率的传统方法制备的TFT相比，导通电流较高，并且获得的场效应迁移率较高。与通过传统方法制备的TFT相比，S值被减小到十分之一至五分之一，大大改善亚阈值区域中的亚阈值特性。 
接着，对本发明的TFT进行DC偏置应力测试。图3A和3B显示在施加Vg＝12V和Vd＝12V的DC应力400秒前后之间的本发明中典型的TFT传输特性变化。虽然传统的TFT展示显著的特性退化以致DC应力将导通电流降低并且将阈值电压改变几个伏特，但是本发明的TFT展示非常小的阈值电压变化并且看来几乎不受DC应力影响。 
这可以想像地是因为要被用作沟道层的金属氧化物膜是在使金属氧化物膜具有低电阻的条件下形成的，从而实际上沟道层被形成以使得等离子体损伤小。 
特别地，当将本发明应用于其中对于沟道层使用没有晶界散射并且界面特性优异因而相应地具有高的载流子迁移率的非晶氧化物的TFT时，能够实现具有大的场效应迁移率和优异特性的TFT。在此情形中，通过在氧化物膜中包含Ga和Sn中的至少一种元素来稳定非晶相。另外，从非晶相的稳定性的观点，可以说希望将退火时氧化气氛中的温度设定在450℃或更低。 
这里，可通过观察到当X射线以约0.5度的低入射角被作为测量目标的薄膜衍射时不能检测到清楚的衍射峰(换句话说，观察到晕状(halo)图案)，来识别非晶状态。要注意，当将上述材料用于薄膜晶体管的沟道层时，本发明不排除其中沟道层包含微晶状态构成材料的情形。 
另外，根据本发明人的知识，使用包含原子组成比In/(In+Zn)为 大于等于30原子％并且小于等于45原子％的In和Zn的非晶氧化物也是希望的实施例。特别是当TFT具有这样的沟道层时，可以实现具有大的迁移率并且几乎不受DC应力影响的TFT。 
(例子) 
以下，参照例子更详细地描述本发明。 
(例子1) 
参照图1描述本发明的TFT器件的实施例。 
首先，在玻璃基板10上形成In-Ga-Zn-O膜作为沟道层11。 
在本例子中，通过在氩气氛中溅射并通过在空气中退火形成In-Ga-Zn-O膜。 
使用具有InGaZnO4组分的2英寸尺寸的烧结体作为靶(材料源)，并且施加的RF功率为100W。靶和基板之间的距离约为9cm。在具有0Pa引入氧分压的3.5×10-1Pa氩气氛中形成In-Ga-Zn-O膜。成膜时的基板温度为25℃。 
接着，在被设定在300℃的周围空气(ambient air)气氛中对通过溅射方法制备的In-Ga-Zn-O膜退火1小时。对获得的膜进行四探针测量，并获得下面的结果：退火之前的In-Ga-Zn-O膜给出分别约0.03Ωcm和0meV的电阻率和活化能，另一方面，退火之后的相应值分别约为500Ωcm和200meV。另外，在300℃退火之后，对膜表面进行低入射角X射线衍射(薄膜方法，入射角：0.5度)而没有检测到任何清楚的衍射峰，从而识别出制备的In-Ga-Zn-O膜为非晶膜。此外，执行光谱椭圆偏光(spectroscopic ellipsometric)测量并分析图案，从而发现薄膜的均方根粗糙度(Rrms)约为0.5nm，并且膜厚度约为50nm。X射线荧光(XRF)分析的结果显示，薄膜的金属组成比为In∶Ga∶Zn＝1.1∶1.1∶0.9。 
接着，通过使用电子束加热沉积方法将约5nm厚的Ti层和约40nm厚的Au层按此顺序层叠以使Ti层更靠近沟道层，然后，通过使用光刻方法和剥离(liftoff)方法形成源电极12和漏电极13。然后，通过使用电子束沉积方法形成要被用作栅绝缘膜14的SiO2膜以具有 约90nm的厚度，然后将Ti层和Au层顺序地层叠在栅绝缘层14上，并通过使用光刻方法和剥离方法形成栅电极15。沟道长度和沟道宽度被发现分别为50μm和200μm。 
(比较例子1) 
除了沟道层，采用与上述例子1中相同的结构。当引入的氧分压为5×10-3Pa时，在3.5×10-1Pa的氩氧混合气体气氛中通过溅射方法形成In-Ga-Zn-O膜。使用具有InGaZnO4组分的2英寸尺寸的烧结体作为靶。In-Ga-Zn-O膜的厚度约为50nm，且成膜时的基板温度为25℃。在本比较例子1中，仅(exclusively)通过在氩氧混合气体气氛中的溅射来形成In-Ga-Zn-O膜，而在成膜之后不进行在被设定在300℃的周围空气气氛中的退火。对这样获得的膜进行四探针测量，发现In-Ga-Zn-O膜的电阻率约为700Ωcm。另外，通过X射线衍射识别出制备的In-Ga-Zn-O膜为非晶膜。X射线荧光(XRF)分析的结果显示，薄膜的金属组成比为In∶Ga∶Zn＝1.1∶1.1∶0.9。 
(比较例子2) 
除了沟道层，采用与上述例子1中相同的结构。当引入的氧分压为5×10-3Pa时，在3.5×10-1Pa的氩氧混合气体气氛中通过溅射方法形成In-Ga-Zn-O膜。使用具有InGaZnO4组分的2英寸尺寸的烧结体作为靶。In-Ga-Zn-O膜的厚度约为50nm，且成膜时的基板温度为25℃。在本比较例子2中，在氩氧混合气体气氛中通过溅射方法形成In-Ga-Zn-O膜，然后执行在被设定在300℃的周围空气气氛中的退火。对这样获得的膜进行四探针测量，发现In-Ga-Zn-O膜的电阻率约为500Ωcm。另外，通过X射线衍射识别出制备的In-Ga-Zn-O膜为非晶膜。X射线荧光(XRF)分析的结果显示，薄膜的金属组成比为In∶Ga∶Zn＝1.1∶1.1∶0.9。 
(TFT器件的特性的评估) 
图2是显示当在室温执行测量时本例子中制备的TFT器件在Vd＝6V时的Id-Vg特性(传输特性)的曲线图。与比较例子1相比，导通电流较大，以使在Vg＝10V时约Id＝1×10-4A的电流流动。另 外，从输出特性计算场效应迁移率以在饱和区域中产生约7.8cm2/Vs的场效应迁移率，其比比较例子1中的约高20％。此外，与比较例子1相比，S值约为0.28V/decade而大大改善亚阈值区域中的亚阈值特性。与比较例子2相比，亚阈值区域中的亚阈值特性也被大大改善，以致发现S值显示约为比较例子2中的一半的值。另外，发现晶体管的开关比显示超过109的高值。 
接着，对本例子中制备的TFT进行DC偏置应力测试。图3A和3B显示在施加Vg＝12V和Vd＝12V的DC应力400秒前后之间TFT传输特性的改变。图3A和图3B分别显示在本例子和比较例子1中制备的TFT的DC偏置应力测试的结果。在比较例子1的TFT中，DC应力导致包括导通电流的减少和几个伏特的阈值电压变化的显著特性退化。同样在比较例子2的TFT中，虽然与比较例子1相比特性的退化较小，但是也观察到了约1V的阈值电压漂移(shift)。另一方面，在本例子的TFT中，阈值电压变化像约0.3V这样非常小，显示本例子的TFT几乎不受DC应力影响。 
(例子2) 
参照图1描述本发明中TFT器件的实施例。 
首先，在玻璃基板10上形成In-Ga-Zn-O膜作为沟道层11。 
在本例子中，通过在氩气氛中的溅射方法和通过在氧气氛中的退火来形成In-Ga-Zn-O膜。 
使用具有InGaZnO4组分的2英寸尺寸的烧结体作为靶(材料源)，并且施加的RF功率为100W。靶和基板之间的距离约为9cm。在具有0Pa引入氧分压的3.5×10-1Pa氩气氛中形成In-Ga-Zn-O膜。成膜时的基板温度为25℃。 
接着，在被设定在280℃的氧气氛中对通过溅射方法制备的In-Ga-Zn-O膜退火30分钟。对获得的膜进行四探针测量，并获得下面的结果：退火之前的In-Ga-Zn-O膜给出分别约0.03Ωcm和0meV的电阻率和活化能，另一方面，退火之后的相应值分别约为720Ωcm和210meV。 
另外，在280℃退火之后，对膜表面进行低入射角X射线衍射(薄膜方法，入射角：0.5度)而没有检测到任何清楚的衍射峰，从而识别出制备的In-Ga-Zn-O膜为非晶膜。此外，执行光谱椭圆偏光测量并分析图案，从而发现薄膜的均方根粗糙度(Rrms)约为0.5nm，并且膜厚度约为50nm。X射线荧光(XRF)分析的结果显示薄膜的金属组成比为In∶Ga∶Zn＝1.1∶1.1∶0.9。 
接着，通过使用电子束加热沉积方法将约5nm厚的Ti层和约40nm厚的Au层按此顺序层叠以使Ti层较靠近沟道层，然后，通过光刻方法和剥离方法形成源电极12和漏电极13。然后，通过使用电子束沉积方法形成要被用作栅绝缘膜14的SiO2膜以具有约90nm的厚度，然后将Ti层和Au层顺序地层叠在栅绝缘层14上，并通过使用光刻方法和剥离方法形成栅电极15。沟道长度和沟道宽度被发现分别为50μm和200μm。 
(TFT器件的特性的评估) 
在室温执行TFT器件的特性的评估。从而发现与比较例子1相比，本例子中制备的TFT的导通电流较大，以使在Vg＝10V时约Id＝1×10-4A的电流流动。另外，从输出特性计算场效应迁移率而在饱和区域中产生约7.8cm2/Vs的场效应迁移率，其比比较例子1中的约高20％。此外，与比较例子1相比，S值约为0.23V/decade，而大大地改善亚阈值区域中的亚阈值特性。另外，发现晶体管的开关比显示超过109的高值。 
接着，对本例子中制备的TFT进行DC偏置应力测试。在比较例子1的TFT中，DC应力导致包括导通电流的减少和几个伏特的阈值电压变化的显著特性退化。另一方面，在本例子的TFT中，阈值电压变化像约0.2V这样非常小，显示本例子的TFT几乎不受DC应力影响。 
(例子3) 
参照图1描述本发明中TFT器件的实施例。 
首先，在玻璃基板10上形成In-Ga-Zn-O膜作为沟道层11。 
在本例子中，通过在氩氧混合气体气氛中溅射并通过在空气中退火来形成In-Ga-Zn-O膜。 
使用具有InGaZnO4组分的2英寸尺寸的烧结体作为靶，并且施加的RF功率为100W。靶和基板之间的距离约为9cm。在具有8×10-4Pa引入氧分压的3.5×10-1Pa氩氧混合气体气氛中形成In-Ga-Zn-O膜。成膜时的基板温度为25℃。 
接着，在被设定在250℃的周围空气气氛中对通过溅射方法制备的In-Ga-Zn-O膜退火20分钟。对获得的膜进行四探针测量，并获得下面的结果：退火之前的In-Ga-Zn-O膜给出分别约0.1Ωcm和5meV的电阻率和活化能，另一方面，退火之后的相应值分别约为600Ωcm和206meV。 
另外，在250℃退火之后，对膜表面进行低入射角X射线衍射(薄膜方法，入射角：0.5度)而没有检测到任何清楚的衍射峰，从而识别出制备的In-Ga-Zn-O膜为非晶膜。此外，执行光谱椭圆偏光测量并分析图案，从而发现薄膜的均方根粗糙度(Rrms)约为0.5nm，并且膜厚度约为50nm。X射线荧光(XRF)分析的结果显示薄膜的金属组成比为In∶Ga∶Zn ＝1.1∶1.1∶0.9。 
接着，通过使用电子束加热沉积方法将约5nm厚的Ti层和约40nm厚的Au层按此顺序层叠以使Ti层较靠近沟道层，然后，通过使用光刻方法和剥离方法形成源电极12和漏电极13。然后，通过使用电子束沉积方法形成要被用作栅绝缘膜14的SiO2膜以具有约90nm的厚度，然后将Ti层和Au层顺序地层叠在栅绝缘膜14上，并通过使用光刻方法和剥离方法形成栅电极15。沟道长度和沟道宽度被发现分别为50μm和200μm。 
(TFT器件的特性的评估) 
在室温执行TFT器件的特性的评估。从而发现与比较例子1相比，本例子中制备的TFT的导通电流较大，以使在Vg ＝10V时约Id＝7×10-5A的电流流动。另外，从输出特性计算出场效应迁移率在饱和区域中约为7.1cm2/Vs，为比比较例子1中的约高10％的值。此外， 与比较例子1相比，S值约为0.32V/decade，而大大地改善亚阈值区域中的亚阈值特性。另外，发现晶体管的开关比显示超过109的高值。 
接着，对本例子中制备的TFT进行DC偏置应力测试。在比较例子1的TFT中，DC应力导致包括导通电流的减少和几个伏特的阈值电压变化的显著特性退化。另一方面，在本例子的TFT中，阈值电压变化像约0.5V这样非常小，显示本例子的TFT几乎不受DC应力影响。 
(例子4) 
参照图1描述本发明中TFT器件的实施例。 
首先，在玻璃基板10上形成In-Ga-Zn-O膜作为沟道层11。 
在本例子中，通过在氩气氛中溅射并通过在空气中退火形成In-Ga-Zn-O膜。 
使用具有In∶Ga∶Zn＝30∶15∶55的金属组成比的2英寸尺寸的In-Ga-Zn-O烧结体作为靶，并且施加的RF功率为100W。靶和基板之间的距离约为9cm。在3.5×10-1Pa的氩气氛中形成In-Ga-Zn-O膜。成膜时的基板温度为25℃。 
接着，在被设定在300℃的周围空气气氛中对通过溅射方法制备的In-Ga-Zn-O膜退火1小时。 
对获得的膜进行四探针测量，并获得下面的结果：退火之前的In-Ga-Zn-O膜给出分别约0.01Ωcm和0meV的电阻率和活化能，另一方面，在被设定在300℃的周围空气气氛中的退火之后的相应值分别约为300Ωcm和190meV。 
另外，在In-Ga-Zn-O膜的退火之后，对膜表面进行低入射角X射线衍射(薄膜方法，入射角：0.5度)而没有检测到任何清楚的衍射峰，从而识别出制备的In-Ga-Zn-O膜为非晶膜。此外，执行光谱椭圆偏光测量并分析图案，从而发现薄膜的均方根粗糙度(Rrms)约为0.5nm，并且膜厚度约为50nm。X射线荧光(XRF)分析的结果显示薄膜的金属组成比约为In∶Ga∶Zn＝36∶10∶54。 
(比较例子3) 
除了沟道层，采用与上述例子4相同的结构。当引入的氧分压为1×10-2Pa时，在3.5×10-1Pa的氩氧混合气体气氛中通过溅射方法形成In-Ga-Zn-O膜。使用具有In∶Ga∶Zn＝30∶15∶55的金属组成比的In-Ga-Zn-O烧结体作为靶。In-Ga-Zn-O膜的厚度约为50nm，且成膜时的基板温度为25℃。在本比较例子3中，仅通过在氩氧混合气体气氛中溅射来形成In-Ga-Zn-O膜，而在成膜之后没有进行在被设定在300℃的周围空气气氛中的退火。对这样获得的膜进行四探针测量，发现其电阻率约为500Ωcm。另外，通过X射线衍射识别出制备的In-Ga-Zn-O膜为非晶膜。X射线荧光(XRF)分析的结果显示薄膜的金属组成比为In∶Ga∶Zn＝35∶9∶56。 
(TFT器件的特性的评估) 
在室温执行TFT器件的特性的评估。从而发现与比较例子3相比，本例子中制备的TFT的导通电流较大，以使在Vg＝10V时约Id＝2.5×10-4A的电流流动。另外，从输出特性计算出场效应迁移率在饱和区域中约为14.5cm2/Vs，为比比较例子3中的约高25％的值。此外，S值像约0.16V/decade那么小，而在亚阈值区域中展示令人满意的亚阈值特性。另外，晶体管的开关比能够达到超过109的高值。 
接着，对本例子中制备的TFT进行DC偏置应力测试。在比较例子3的TFT中，DC应力导致包括导通电流的减少和约1V的阈值电压变化的特性退化。另一方面，在本例子的TFT中，既没有观察到导通电流变化也没有观察到阈值电压变化，显示本例子的TFT几乎不受DC应力影响。 
(例子5) 
参照图1描述本发明中TFT器件的实施例。 
首先，在塑料基板10上形成In-Ga-Zn-O膜作为沟道层11。 
在本例子中，通过在氩气氛中溅射并通过在其中在臭氧中照射紫外光的气氛中退火来形成In-Ga-Zn-O膜。 
使用具有In∶Ga∶Zn＝30∶15∶55的金属组成比的2英寸尺寸的In-Ga-Zn-O烧结体作为靶，并且施加的RF功率为100W。靶和基板 之间的距离约为9cm。在3.5×10-1Pa的氩气氛中形成In-Ga-Zn-O膜，并且成膜时的基板温度为25℃。 
接着，在其中在臭氧中照射紫外光的、被设定在200℃的气氛中对通过溅射方法制备的In-Ga-Zn-O膜退火1小时。 
对获得的膜进行四探针测量，并获得下面的结果：退火之前的In-Ga-Zn-O膜给出约0.01Ωcm的电阻率，另一方面，在其中在臭氧中照射紫外光的、被设定在200℃的气氛中的退火之后的电阻率约为900Ωcm。另外，在In-Ga-Zn-O膜的退火之后，对膜表面进行低入射角X射线衍射(薄膜方法，入射角：0.5度)而没有检测到任何清楚的衍射峰，从而识别出制备的In-Ga-Zn-O膜为非晶膜。此外，执行光谱椭圆偏光测量并分析图案，从而发现薄膜的均方根粗糙度(Rrms)约为0.5nm，并且膜厚度约为50nm。X射线荧光(XRF)分析的结果显示薄膜的金属组成比约为In∶Ga∶Zn＝36∶10∶54。 
(比较例子4) 
除了沟道层，采用与上述例子5中相同的结构。当引入的氧分压为1×10-2Pa时，在3.5×10-1Pa的氩氧混合气体气氛中通过溅射方法形成In-Ga-Zn-O膜。使用具有In∶Ga∶Zn＝30∶15∶55的金属组成比的In-Ga-Zn-O烧结体作为靶。In-Ga-Zn-O膜的厚度约为50nm，且成膜时的基板温度为25℃。在本比较例子4中，仅通过在氩氧混合气体气氛中溅射来形成In-Ga-Zn-O膜，而在成膜之后没有进行在其中在臭氧中照射紫外光的、被设定在200℃的气氛中的退火。对这样获得的膜进行四探针测量，发现其电阻率约为500Ωcm。另外，通过X射线衍射识别出制备的In-Ga-Zn-O膜为非晶膜。X射线荧光(XRF)分析的结果显示薄膜的金属组成比为In∶Ga∶Zn＝35∶9∶56。 
(TFT器件的特性的评估) 
在室温执行TFT器件的特性的评估。从而，在饱和区域中获得约6.5cm2/Vs的场效应迁移率，其比比较例子4中的约高25％。另外，晶体管的开关比能够达到超过109的高值。 
接着，对本例子中制备的TFT进行DC偏置应力测试。在比较例 子4的TFT中，DC应力导致包括导通电流的减少和几个伏特的阈值电压变化的特性退化。另一方面，在本例子的TFT中，阈值电压变化像1V或更低那样小，显示本例子的TFT几乎不受DC应力影响。 
(例子6) 
参照图1描述本发明中TFT器件的实施例。 
首先，在玻璃基板10上形成In-Zn-O膜作为沟道层11。 
在本例子中，通过在氩气氛中溅射并通过在空气中退火形成In-Zn-O膜。 
使用具有In2Zn3O6组分的2英寸尺寸的烧结体作为靶，并且施加的RF功率为100W。靶和基板之间的距离约为9cm。在具有0Pa引入氧分压的3.5×10-1Pa氩气氛中形成In-Zn-O膜。成膜时的基板温度为25℃。 
接着，在被设定在300℃的周围空气气氛中对通过溅射方法制备的In-Zn-O膜退火1小时。 
对获得的膜进行四探针测量，并获得下面的结果：退火之前的In-Zn-O膜给出约0.005Ωcm的电阻率，另一方面，在被设定在300℃的周围空气气氛中退火之后的电阻率约为30Ωcm。另外，在In-Zn-O膜的退火之后，对膜表面进行低入射角X射线衍射(薄膜方法，入射角：0.5度)而没有检测到任何清楚的衍射峰，从而识别出制备的In-Zn-O膜为非晶膜。此外，执行光谱椭圆偏光测量并分析图案，从而发现薄膜的均方根粗糙度(Rrms)约为0.5nm，并且膜厚度约为50nm。X射线荧光(XRF)分析的结果显示薄膜的金属组成比约为In∶Zn＝2∶3。 
(比较例子5) 
除了沟道层，采用与上述例子6中相同的结构。当引入的氧分压为1.5×10-2Pa时，在3.5×10-1Pa的氩氧混合气体气氛中通过溅射方法形成In-Zn-O膜。使用具有In2Zn3O6组成的2英寸尺寸的烧结体作为靶。In-Zn-O膜的厚度约为50nm，且成膜时的基板温度为25℃。在本比较例子5中，仅通过在氩氧混合气体气氛中溅射来形成In-Zn-O 膜，而在成膜之后没有进行在被设定在300℃的周围空气气氛中的退火。对这样获得的膜进行四探针测量，并发现其电阻率约为50Ωcm。另外，通过X射线衍射识别出制备的In-Zn-O膜为非晶膜。X射线荧光(XRF)分析的结果显示薄膜的金属组成比为In∶Zn＝2∶3。 
(TFT器件的特性的评估) 
图4是显示当在室温执行测量时，本例子中制备的TFT器件在Vd＝6V时的Id-Vg特性(传输特性)的曲线图。如与比较例子5相比，导通电流较大，以使在Vg＝10V时约Id＝5×10-4A的电流流动。另外，从输出特性计算出场效应迁移率在饱和区域中约为21cm2/Vs，为比比较例子5中的约高35％的值。此外，S值像约0.2V/decade那么小，而在亚阈值区域中展示令人满意的亚阈值特性。另外，晶体管的开关比能够达到超过109的高值。 
接着，对本例子中制备的TFT进行DC偏置应力测试。图5A和5B显示在施加Vg＝12V和Vd＝12V的DC应力400秒前后之间的TFT传输特性改变。图5A和图5B分别显示在本例子和比较例子5中制备的TFT的DC偏置应力测试的结果。在比较例子5的TFT中，DC应力导致包括导通电流的减少和约1V的阈值电压变化的特性退化。另一方面，在本例子的TFT中，既没有观察到导通电流变化也没有观察到阈值电压变化，显示本例子的TFT几乎不受DC应力影响。 
(例子7) 
(具有金属氧化物保护层的TFT) 
制备图7所示的逆交错TFT器件。 
使用康宁(Corning)1737玻璃基板作为基板10。 
首先，通过电子束沉积方法将5nm厚的Ti层、50nm厚的Au层和另一个5nm厚的Ti层按此顺序层叠在基板10上。对层叠的膜应用光刻方法和剥离方法以形成栅电极11，其中Ti层充当粘附层(adhesive layer)。 
进一步在其上通过RF溅射方法形成200nm厚的SiO2膜，以形成栅绝缘层12。 
接着，利用具有InGaO3(ZnO)组分的多晶烧结体作为靶，通过RF溅射方法沉积40nm厚的In-Ga-Zn-O氧化物半导体膜作为沟道层13。 
在本例子中，施加的RF功率为200W。成膜时的气氛是这样的以使总压力为0.5Pa，并且气体流率(flow rate)比为Ar∶O2＝95∶5。成膜速率为8nm/分钟，并且基板温度为25℃。 
对沉积的In-Ga-Zn-O氧化物半导体膜应用光刻方法和蚀刻方法，以被处理成合适的尺寸。 
在此阶段，准备两个器件；在300℃在空气中对它们中的一个退火30分钟，但是不对另一个退火。 
将5nm厚的Ti层、50nm厚的Au层和另一个5nm厚的Ti层按此顺序层叠在所述器件中的每一个上，并且通过光刻方法和剥离方法形成源电极14和漏电极15。 
通过RF溅射方法进一步在其上沉积100nm厚的SiO2膜作为保护层16。 
在本例子中，施加的RF功率为400W。成膜时的气氛是这样的以使总压力为0.1Pa，并且气体流率比为Ar∶O2＝50∶50。成膜速率为2nm/分钟，并且基板温度为25℃。 
最后，通过以光刻方法和蚀刻方法去除栅电极11、漏电极15和源电极14中的每一个上的一部分而形成接触孔。 
以上述方式，制备了TFT器件。 
(TFT器件的特性的评估) 
图9显示在保护层形成之后在空气中在室温测量的被退火器件和未被退火器件的传输特性。 
被退火器件在栅电压Vg＝10V时给出约1E-3的漏电流，并且从输出特性计算场效应迁移率而在饱和区域中产生约20cm2/Vs的场效应迁移率。 
未被退火器件在栅电压Vg＝10V时给出约1E-4的漏电流，以及在饱和区域中约5cm2/Vs的场效应迁移率。 
如可看见的那样，被退火器件的上升(rise)电压位于负的区域中，但是被退火器件的TFT特性更好。 
图10显示在形成保护层之前和之后被退火TFT器件的传输特性。在形成保护层之前的器件中在0V附近观察到上升，但是在其上形成有保护层的器件中上升漂移到3V的附近。场效应迁移率在形成保护层之前的器件中约为9cm2/Vs，但是在其上形成有保护层的器件中约为20cm2/Vs。另外，图11显示在形成保护层之前和之后未被退火TFT器件的传输特性。在其上形成有保护层的器件中在-2V的附近观察到的上升比在形成保护层之前的器件中的更陡峭。场效应迁移率在形成保护层之前的器件中约为4cm2/Vs，但是在其上形成有保护层的器件中约为12cm2/Vs。在未被退火器件中通过形成保护层使上升电压漂移到正方向，但是在被退火器件中即使通过形成保护层也没有使上升电压漂移。上升电压漂移的原因可以想像地可归于由溅射期间产生的热而引起的影响。从而，在被退火器件中通过退火可以想像地减少了溅射期间所施加的热影响。此外，在被退火器件中与在未被退火器件中保护层的形成都增大场效应迁移率的事实可以想像地可归于由通过含氧气氛中成膜的氧等离子体而引起的沟道层界面中的缺陷减少。 
接着，将其上形成有保护层的器件放入真空腔中以进行真空中的测量，而没有发现特性的任何变化。另外，在空气中的测量中，在其上形成有保护层的器件中和在没有保护层的器件中都没有发现特性的变化。图12显示退火之后的其上没有形成保护层的器件在空气中和在真空中的TFT器件传输特性；真空中的测量给出在栅电压Vg＝10V时约1E-4的漏电流和在饱和区域中约1cm2/Vs的场效应迁移率，并且空气中的测量给出在栅电压Vg＝10V时约1E-3的漏电流和在饱和区域中约9cm2/Vs的场效应迁移率，显示在没有保护层时环境变化使特性变化。另一方面，还显示即使在环境变化下，保护层的形成也使特性稳定。 
如上所述，可通过在形成氧化物绝缘体保护层之前退火并通过在含氧气氛中形成氧化物绝缘体保护层，而制备使用非晶氧化物半导体 作为沟道层的TFT作为保持令人满意的特性而不受环境变化影响的TFT。 
(例子8) 
(具有在不含氧的气氛中形成的金属氧化物保护层的TFT) 
制备图7所示的逆交错TFT器件。 
使用康宁1737玻璃基板作为基板10。 
首先，通过电子束沉积方法将5nm厚的Ti层、50nm厚的Au层和另一个5nm厚的Ti层按此顺序层叠在基板10上。对层叠的膜应用光刻方法和剥离方法以形成栅电极11。 
进一步在其上通过RF溅射方法形成200nm厚的SiO2膜，以形成栅绝缘膜12。 
接着，利用具有InGaO3(ZnO)组分的多晶烧结体作为靶，通过RF溅射方法沉积40nm厚的In-Ga-Zn-O氧化物半导体薄膜作为沟道层13。 
在本例子中，施加的RF功率为200W。成膜时的气氛是这样的以使总压力为0.5Pa，并且气体流率比为Ar∶O2＝95∶5。成膜速率为8nm/分钟，并且基板温度为25℃。 
对沉积的In-Ga-Zn-O氧化物半导体薄膜应用光刻方法和蚀刻方法，以将其处理成合适的尺寸。 
在此阶段，在300℃在空气中执行退火30分钟。 
将5nm厚的Ti层、50nm厚的Au层和另一个5nm厚的Ti层按此顺序进一步层叠在其上，并且通过光刻方法和剥离方法形成源电极14和漏电极15。 
通过RF溅射方法进一步在其上沉积100nm厚的SiO2膜作为保护层16。 
在本例子中，施加的RF功率为400W。成膜时的气氛是这样的以使总压力为0.1Pa，并且气氛气体为Ar气。成膜速率为7nm/分钟，并且基板温度为25℃。 
最后，通过以光刻方法和蚀刻方法去除栅电极11、漏电极15和 源电极14中的每一个上的一部分而形成接触孔。 
(TFT器件的特性的评估) 
图13显示例子8中制备的器件(在没有氧的情况下形成保护层)和例子7中除了保护层之外在与例子8相同的条件下制备的器件(在存在氧的情况下形成保护层)的TFT器件传输特性。例子8的器件在栅电压Vg＝-5V时给出约1E-6的漏电流；与例子7的器件相比，例子8的器件的特性大大地变化，以致作为TFT特性是令人不满意的。 
如上所述，已经显示当在In-Ga-Zn-O氧化物半导体上形成氧化物绝缘体膜时，需要在含氧气氛中执行成膜。 
(例子9) 
(交错TFT) 
制备图14所示的交错TFT器件。 
使用康宁1737玻璃基板作为基板80。 
首先，利用具有InGaO3(ZnO)组分的多晶烧结体作为靶，通过RF溅射方法在基板80上沉积40nm厚的In-Ga-Zn-O氧化物半导体薄膜作为沟道层81。 
在本例子中，施加的RF功率为300W。成膜时的气氛是这样的以使总压力为0.5Pa，并且气体流率比为Ar∶O2＝97∶3。成膜速率为12nm/分钟，并且基板温度为25℃。 
通过电子束沉积方法将5nm厚的Ti层和50nm厚的Au层层叠在沟道层上。对层叠的膜应用光刻方法和剥离方法，以形成源电极82和漏电极83。 
对沉积的In-Ga-Zn-O氧化物半导体薄膜应用光刻方法和蚀刻方法，以将其处理成合适的尺寸。 
在此阶段，在200℃在氧气氛中执行退火50分钟。 
150nm厚的Y2O3膜被通过RF溅射方法进一步形成在其上，并且被通过光刻方法和蚀刻方法处理成合适的尺寸以形成栅绝缘膜84。 
在本例子中，施加的RF功率为500W。成膜时的气氛是这样的以使总压力为0.1Pa，并且气体流率比为Ar∶O2＝40∶60。成膜速率为 1.5nm/分钟，并且基板温度为25℃。 
5nm厚的Ti层和50nm厚的Au层被进一步层叠在其上，并且被应用光刻方法和蚀刻方法以形成栅电极85。 
评估例子9中制备的TFT，而达到像被制备为逆交错器件的器件的晶体管特性那样令人满意的晶体管特性。 
(例子10) 
(在保护层中使用SiOxNy的TFT) 
制备图7所示的逆交错TFT器件。 
使用康宁1737玻璃基板作为基板10。 
首先，通过电子束沉积方法将5nm厚的Ti层、50nm厚的Au层和另一个5nm厚的Ti层按此顺序层叠在基板10上。对层叠的膜应用光刻方法和剥离方法，以形成栅电极11。 
通过RF溅射方法进一步在其上形成150nm厚的Y2O3膜，以形成栅绝缘膜12。 
接着，利用具有InGaO3(ZnO)组分的多晶烧结体作为靶，通过RF溅射方法沉积40nm厚的In-Ga-Zn-O氧化物半导体薄膜作为沟道层13。 
在本例子中，施加的RF功率为200W。成膜时的气氛是这样的以使总压力为0.5Pa，并且气体流率比为Ar∶O2＝95∶5。成膜速率为8nm/分钟，并且基板温度为25℃。 
对沉积的In-Ga-Zn-O氧化物半导体薄膜应用光刻方法和蚀刻方法，以将其处理成合适的尺寸。 
在此阶段，在300℃在空气中执行退火30分钟。 
将5nm厚的Ti层、50nm厚的Au层和另一个5nm厚的Ti层按此顺序进一步层叠在其上，并且通过光刻方法和剥离方法形成源电极14和漏电极15。 
通过RF溅射方法进一步在其上沉积100nm厚的SiOxNy膜作为保护层16。 
在本例子中，施加的RF功率为400W。成膜时的气氛是这样的 以使总压力为0.1Pa，并且气体流率比为Ar∶O2＝40∶60。成膜速率为2nm/分钟，并且基板温度为25℃。 
最后，通过以光刻方法和蚀刻方法去除栅电极11、漏电极15和源电极14中的每一个上的一部分而形成接触孔。 
以上述方式，制备了TFT器件。 
TFT特性在保护层形成之后被评估，而给出与将SiO2用于保护层的情形的性能和稳定性相当的性能和稳定性。 
根据本发明，在具有低电阻的条件下形成要被用作沟道层的金属氧化物膜，因此形成高质量的氧化物膜，并且从而可以制备特性优异的薄膜晶体管。无需以复杂的方式控制金属氧化物成膜气氛中的氧分压，并且可使处理余裕变宽，产生可获得TFT的高度可靠的制造方法这样的优点。 
另外，根据本发明，例如，可提供使用非晶氧化物半导体作为有源层(也被称作沟道层)的TFT器件，其中所述器件对于环境变化是稳定的，并且具有高度可靠的和令人满意的晶体管特性。 
本申请要求2006年8月23日提交的日本专利申请No.2006-226698的权益，其全部内容在此通过参考被并入。 

Claims (17)

1.一种薄膜晶体管的制造方法，所述薄膜晶体管包含有源层，所述有源层包含非晶氧化物半导体膜，所述非晶氧化物半导体膜包括In和Zn中的至少一种元素，所述制造方法包含如下步骤序列：
第一步骤，形成所述非晶氧化物半导体膜；
第二步骤，在氧化气氛中对所述非晶氧化物半导体膜进行退火；以及
第三步骤，在所述非晶氧化物半导体膜上形成绝缘氧化物层，
其特征在于：
在氧化气氛中使用溅射来形成所述绝缘氧化物层。
2.根据权利要求1的制造方法，其中，所述退火在大于等于250℃并且小于等于450℃的温度范围中、在包含含有氧作为其构成元素的气体的气氛中进行。
3.根据权利要求1的制造方法，其中，在所述第二步骤中，所述非晶氧化物半导体膜被用氧自由基或臭氧照射并且还在大于等于150℃且小于等于450℃的温度范围中被退火。
4.根据权利要求1的制造方法，其中，在所述第二步骤中，在包含臭氧的气氛中所述非晶氧化物半导体膜被用紫外光照射并且还在大于等于150℃且小于等于450℃的温度范围中被退火。
5.根据权利要求1的制造方法，其中，所述非晶氧化物半导体膜包含Ga和Sn中的至少一种。
6.根据权利要求1的制造方法，其中，所述非晶氧化物半导体膜具有大于等于30原子％并且小于等于45原子％的In/(In+Zn)原子组成比。
7.根据权利要求1的制造方法，其中，所述第一步骤中形成所述非晶氧化物半导体膜的温度等于或低于所述第二步骤的退火温度。
8.根据权利要求1的制造方法，其中，所述第三步骤中的氧化气氛具有10％至80％的氧含量。
9.根据权利要求8的制造方法，其中，所述第三步骤中的氧化气氛具有30％至60％的氧含量。
10.根据权利要求1的制造方法，其中，所述退火将所述非晶氧化物半导体膜的电阻率从第一电阻率转变为高于所述第一电阻率的第二电阻率。
11.根据权利要求1的制造方法，其中，所述退火将所述非晶氧化物半导体膜的活化能从第一活化能转变为高于所述第一活化能的第二活化能。
12.根据权利要求10的制造方法，其中，所述第一电阻率大于等于1×10-4Ωcm并且小于等于1Ωcm，所述第二电阻率大于等于1Ωcm并且小于等于1×104Ωcm。
13.根据权利要求11的制造方法，其中，所述第一活化能在室温大于等于0meV并且小于等于50meV，所述第二活化能在室温大于等于50meV并且小于等于400meV。
14.根据权利要求1的制造方法，其中，所述第三步骤中形成所述绝缘氧化物层的温度等于或低于所述第二步骤的退火温度。
15.根据权利要求1的制造方法，其中，所述绝缘氧化物层包含SiO2、Y2O3和SiOxNy中的至少一种。
16.根据权利要求1的制造方法，其中，使用气相方法形成所述非晶氧化物半导体膜。
17.根据权利要求16的制造方法，其中，使用溅射形成所述非晶氧化物半导体膜。
CN2007800311687A 2006-08-23 2007-07-26 使用非晶氧化物半导体膜的薄膜晶体管的制造方法 Expired - Fee Related CN101506986B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006226698A JP5127183B2 (ja) 2006-08-23 2006-08-23 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP226698/2006 2006-08-23
PCT/JP2007/065114 WO2008023553A1 (en) 2006-08-23 2007-07-26 Production method of thin film transistor using amorphous oxide semiconductor film

Publications (2)

Publication Number Publication Date
CN101506986A CN101506986A (zh) 2009-08-12
CN101506986B true CN101506986B (zh) 2012-04-25

Family

ID=38606530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800311687A Expired - Fee Related CN101506986B (zh) 2006-08-23 2007-07-26 使用非晶氧化物半导体膜的薄膜晶体管的制造方法

Country Status (7)

Country Link
US (1) US8415198B2 (zh)
EP (1) EP2054939A1 (zh)
JP (1) JP5127183B2 (zh)
KR (1) KR101052240B1 (zh)
CN (1) CN101506986B (zh)
TW (1) TWI377676B (zh)
WO (1) WO2008023553A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772160B2 (en) 2010-02-26 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR101294235B1 (ko) * 2008-02-15 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US9391099B2 (en) 2008-02-15 2016-07-12 Lg Display Co., Ltd. Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JPWO2009157535A1 (ja) 2008-06-27 2011-12-15 出光興産株式会社 ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI498970B (zh) * 2008-08-15 2015-09-01 Ulvac Inc 場效型電晶體之製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2010038596A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Modulation circuit and semiconductor device including the same
WO2010038819A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5334984B2 (ja) * 2008-10-16 2013-11-06 株式会社アルバック スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法
WO2010044235A1 (ja) * 2008-10-16 2010-04-22 株式会社アルバック スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5606680B2 (ja) * 2009-01-19 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法及び電気光学装置の製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010238770A (ja) * 2009-03-30 2010-10-21 Nippon Mining & Metals Co Ltd 酸化物薄膜及びその製造方法
TWI476917B (zh) * 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5546794B2 (ja) * 2009-05-22 2014-07-09 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP5528727B2 (ja) * 2009-06-19 2014-06-25 富士フイルム株式会社 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102501183B1 (ko) 2009-06-30 2023-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20180120804A (ko) 2009-06-30 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5507133B2 (ja) * 2009-07-03 2014-05-28 富士フイルム株式会社 ボトムゲート構造の薄膜トランジスタの製造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102174908B1 (ko) * 2009-07-10 2020-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102058329B1 (ko) * 2009-07-31 2019-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101506124B1 (ko) * 2009-09-04 2015-03-25 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
KR101342179B1 (ko) 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR20180031077A (ko) 2009-09-24 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN112242173A (zh) 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
WO2011049230A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
KR101928402B1 (ko) 2009-10-30 2018-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101810254B1 (ko) 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102072118B1 (ko) * 2009-11-13 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR102450568B1 (ko) * 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4875135B2 (ja) 2009-11-18 2012-02-15 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
JP4843083B2 (ja) 2009-11-19 2011-12-21 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物スパッタリングターゲット
JP5591523B2 (ja) 2009-11-19 2014-09-17 出光興産株式会社 長期成膜時の安定性に優れたＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物焼結体スパッタリングターゲット
CN102598285B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR20120107107A (ko) * 2009-12-04 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241766B1 (ko) 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102640272B (zh) * 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
CN102640207A (zh) * 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102237655B1 (ko) 2010-01-15 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
JP5357808B2 (ja) * 2010-03-03 2013-12-04 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP5560064B2 (ja) * 2010-03-03 2014-07-23 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP5168599B2 (ja) * 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
CN102844847B (zh) 2010-04-16 2015-09-23 株式会社半导体能源研究所 沉积方法及半导体装置的制造方法
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101754380B1 (ko) * 2010-04-23 2017-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011161910A1 (ja) * 2010-06-22 2011-12-29 パナソニック株式会社 発光表示装置及びその製造方法
KR20120000499A (ko) * 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
JP5771079B2 (ja) * 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
WO2012002292A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8422272B2 (en) * 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR102001577B1 (ko) 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
TW201237967A (en) * 2011-03-10 2012-09-16 Chunghwa Picture Tubes Ltd Manufacturing method of thin film transistor
JP5657433B2 (ja) 2011-03-11 2015-01-21 富士フイルム株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI426613B (zh) * 2011-04-11 2014-02-11 Nat Applied Res Laboratories 太陽能發電模組及其製造方法
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
JP5920967B2 (ja) * 2011-09-20 2016-05-24 株式会社アルバック Ｉｇｚｏ膜の形成方法及び薄膜トランジスタの製造方法
US9076871B2 (en) * 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130111873A (ko) 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
KR20150029000A (ko) * 2012-06-29 2015-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI627750B (zh) 2012-09-24 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101426646B1 (ko) * 2013-02-28 2014-08-06 충남대학교산학협력단 박막 트랜지스터의 제조방법
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP2014060451A (ja) * 2013-12-18 2014-04-03 Semiconductor Energy Lab Co Ltd 発光装置
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
WO2016056206A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
KR102281846B1 (ko) * 2015-01-02 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN206505923U (zh) * 2015-10-29 2017-09-19 陆磊 一种薄膜晶体管及显示器面板
KR101876011B1 (ko) * 2016-01-29 2018-07-06 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법
KR102071768B1 (ko) * 2016-05-09 2020-01-31 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
CN106206745B (zh) * 2016-08-31 2019-12-31 深圳市华星光电技术有限公司 一种高迁移率金属氧化物tft的制作方法
CN108122759B (zh) * 2016-11-30 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
KR102510397B1 (ko) * 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
US20230378368A1 (en) * 2022-05-20 2023-11-23 Applied Materials, Inc. Regeneration anneal of metal oxide thin-film transistors

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250675A (ja) 1984-05-25 1985-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
DE69232051T2 (de) 1991-03-22 2002-06-13 Canon Kk Material aus Metalloxid
JP3217905B2 (ja) 1992-06-26 2001-10-15 キヤノン株式会社 金属酸化物材料及びその製造方法
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US6172296B1 (en) 1996-05-17 2001-01-09 Canon Kabushiki Kaisha Photovoltaic cell
US6123824A (en) 1996-12-13 2000-09-26 Canon Kabushiki Kaisha Process for producing photo-electricity generating device
JPH1146006A (ja) 1997-07-25 1999-02-16 Canon Inc 光起電力素子およびその製造方法
JPH11233801A (ja) 1998-02-17 1999-08-27 Canon Inc 微結晶シリコン膜の形成方法、および光起電力素子
JP4208281B2 (ja) 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
US6303945B1 (en) 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
US6344608B2 (en) 1998-06-30 2002-02-05 Canon Kabushiki Kaisha Photovoltaic element
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4536866B2 (ja) 1999-04-27 2010-09-01 キヤノン株式会社 ナノ構造体及びその製造方法
US6472248B2 (en) 1999-07-04 2002-10-29 Canon Kabushiki Kaisha Microcrystalline series photovoltaic element and process for fabrication of same
JP3445187B2 (ja) 1999-08-03 2003-09-08 キヤノン株式会社 半導体素子の欠陥補償方法
US6649824B1 (en) 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
JP3610293B2 (ja) 1999-09-22 2005-01-12 キヤノン株式会社 細孔を有する構造体及び前記細孔を有する構造体を用いたデバイス
JP2002134772A (ja) 2000-10-24 2002-05-10 Canon Inc シリコン系薄膜及び光起電力素子
JP2002206168A (ja) 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
JP2002305315A (ja) 2001-01-31 2002-10-18 Canon Inc 半導体素子の形成方法及び半導体素子
US6706336B2 (en) 2001-02-02 2004-03-16 Canon Kabushiki Kaisha Silicon-based film, formation method therefor and photovoltaic element
US6858308B2 (en) 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
JP2003007629A (ja) 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
US6982217B2 (en) 2002-03-27 2006-01-03 Canon Kabushiki Kaisha Nano-structure and method of manufacturing nano-structure
JP2003309117A (ja) 2002-04-12 2003-10-31 Tadahiro Omi 半導体装置及びその製造方法並びに薄膜トランジスタ
JP2004193446A (ja) * 2002-12-13 2004-07-08 Sanyo Electric Co Ltd 半導体装置の製造方法および薄膜トランジスタの製造方法
JP4566578B2 (ja) * 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2004289034A (ja) 2003-03-25 2004-10-14 Canon Inc 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
JP4730300B2 (ja) * 2004-02-27 2011-07-20 住友金属鉱山株式会社 透明導電膜及びそれを用いた透明導電性基材
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4539181B2 (ja) 2004-06-07 2010-09-08 住友金属鉱山株式会社 透明導電膜、透明導電膜製造用焼結体ターゲット、透明導電性基材及びそれを用いた表示デバイス
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772160B2 (en) 2010-02-26 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus

Also Published As

Publication number Publication date
TWI377676B (en) 2012-11-21
WO2008023553A1 (en) 2008-02-28
CN101506986A (zh) 2009-08-12
US8415198B2 (en) 2013-04-09
JP2008053356A (ja) 2008-03-06
EP2054939A1 (en) 2009-05-06
JP5127183B2 (ja) 2013-01-23
TW200822372A (en) 2008-05-16
US20090325341A1 (en) 2009-12-31
KR20090057257A (ko) 2009-06-04
KR101052240B1 (ko) 2011-07-29

Similar Documents

Publication Publication Date Title
CN101506986B (zh) 使用非晶氧化物半导体膜的薄膜晶体管的制造方法
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN101548388B (zh) 制造使用氧化物半导体的薄膜晶体管的方法
TWI508303B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US9178073B2 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
WO2012074046A1 (ja) 配線構造およびスパッタリングターゲット
CN101897030B (zh) 场效应晶体管和显示器
JP2014007383A (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
CN101611474A (zh) 非晶绝缘体膜和薄膜晶体管
TWI529134B (zh) Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device
TWI603480B (zh) Thin film transistor for semiconductor layer oxide, thin film transistor and display device
JP2017201651A (ja) 酸化物半導体の製造方法
WO2014136661A1 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
Choi et al. Device Performance and Reliability Characterization of Interface and Bulk Effect in Amorphous Indium Gallium Zinc Oxide (a-IGZO) Thin Film Transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20200726