CN101563729B - 具有易失性和非易失性存储器的混合固态存储器系统 - Google Patents

具有易失性和非易失性存储器的混合固态存储器系统 Download PDF

Info

Publication number
CN101563729B
CN101563729B CN2007800469440A CN200780046944A CN101563729B CN 101563729 B CN101563729 B CN 101563729B CN 2007800469440 A CN2007800469440 A CN 2007800469440A CN 200780046944 A CN200780046944 A CN 200780046944A CN 101563729 B CN101563729 B CN 101563729B
Authority
CN
China
Prior art keywords
data
volatile solid
state
memory
state memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800469440A
Other languages
English (en)
Other versions
CN101563729A (zh
Inventor
金镇祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of CN101563729A publication Critical patent/CN101563729A/zh
Application granted granted Critical
Publication of CN101563729B publication Critical patent/CN101563729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Abstract

提供用于保存数据的混合固态存储器系统。固态存储器系统包括易失性固态存储器、非易失性固态存储器和存储器控制器。此外,提供一种用于在固态存储器系统中保存数据的方法,所述方法包括下面的步骤。由存储器控制器接收写命令。响应于写命令,在易失性存储器中保存写数据。响应于数据传送请求,从易失性存储器传送数据到非易失性存储器。

Description

具有易失性和非易失性存储器的混合固态存储器系统
技术领域
本发明总的涉及固态存储器系统,并且更具体地,本发明涉及包括易失性和非易失性存储器的混合固态存储器系统。
背景技术
当前计算机系统中最常用的大容量存储系统是使用一个或者多个旋转盘并且磁性地记录数据的硬盘驱动器(HDD)。尽管HDD能够保存大量信息,但是相比于固态存储器它们存在很多不足。具体而言,HDD具有较低的读/写速度、较高的功耗、较大的系统尺寸和较低的耐机械冲击性。
固态存储器是使用存储器芯片来保存数据的数据存储装置。例如诸如快闪存储器的非易失性固态存储器随着它们的存储密度的增加变得日益普遍。可以预想到的是由于之上所描述的固态存储器的优势,固态存储器最终将会在诸如笔记本计算机的移动计算机中取代HDD。
然而,也存在着和快闪存储器的使用相关的公知的问题。一个公知问题就是快闪存储单元具有有限次数的重写周期。例如,重写周期的典型的最大次数介于100000到1000000周期之间。此外,为了满足存储密度和低成本的需求,将可能使用多层单元(MLC)技术。然而,MLC典型地将每快闪存储单元的重写周期的最大次数减少两个量级,例如从1000000周期到10000周期。
快闪存储器的另一个问题是读/编程和擦除操作之间的尺寸失配。具体地,在快闪存储器中,读和编程操作以页面为基础执行,而擦除操作是以块为基础执行。因此,最小的可擦除尺寸通常比读/编程尺寸大16到64倍。由于快闪存储器装置中的存储单元必须在用新数据进行编程之前被擦除,所以必须擦除整个块以便写新的页面。这进一步加重了具有有限次数的重写周期的问题。
因此,已经提出多种解决方案来解决这些问题。在授权给Conley的美国专利6763424中描写了许多这样的尝试性的解决方案。然而,虽然这些解决方案提供了一定程度的改进,但是它们仍旧需要显著数量的页面被重写。
因此可以看到,对于存储器系统存在进一步减少由快闪存储器执行的读/写操作的数量的需要,从而延长存储器系统的寿命预期。
发明内容
本发明的目的是消除或减轻上述不足中的至少一些。因此,提供了一种固态存储器的存储器系统,其组合了诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器和诸如快闪存储器的非易失性存储器。以采用每一种类型存储器的优点的方式来组合这些存储器,以提高整个系统性能并且提高存储装置的寿命预期。
根据本发明的一个方面,提供一种固态存储器系统,包括:易失性固态存储器;非易失性固态存储器;配置成在易失性存储器中保存写数据的存储器控制器,所述存储器控制器还被配置成响应于数据传送请求将数据从易失性存储器传送到非易失性存储器。
根据本发明的另一个方面,提供一种用于在包括易失性固态存储器、非易失性固态存储器和存储器控制器的固态存储器系统中保存数据的方法,所述方法包括步骤:接收命令以便保存写数据;作为响应将写数据保存在易失性存储器中;和响应于数据传送请求将数据从易失性存储器传送到非易失性存储器。
附图说明
现在参考附图来描述本发明的实施例,其中:图1为示出固态存储器系统的框图;图2a为示出具有多个块的存储单元阵列结构的框图;图2b为示出具有多个页面的块结构的框图;图2c为示出页面结构的框图;图3a和3b分别是易失性和非易失性存储器的存储空间图;图4和图5为示出固态存储器系统执行的过程的流程图;图6为使用公共总线与多个存储器装置通信的固态存储器系统的框图;图7为使用多个公共总线与多个存储器装置通信的固态存储器系统的框图;图8为使用多个公共总线与多个存储器装置通信的固态存储器系统的框图,每一条总线和一个类型的存储器装置通信;图9为使用菊花链结构和多个存储器装置通信的固态存储器系统的框图;图10为使用多个链和多个存储器装置通信的固态存储器系统的框图;和图11为使用多个链和多个存储器装置通信的固态存储器系统的框图,每一条链和一个类型的存储器装置通信。
具体实施方式
为方便起见,说明书中相同的标号是指附图中相同的结构。参见图1,用标号100总的表示固态存储器系统的框图。固态存储器系统100包括存储器控制器102和固态存储器104。外部装置106通过存储器控制器102与固态存储器104通信。
在本实施例中,存储器控制器102包括虚拟映射系统108(或者简单映射系统108)。映射系统108被用于将与请求相关联的逻辑地址映射到与固态存储器104相关联的物理地址。
固态存储器104包括易失性存储器104a和非易失性存储器104b。可以理解,易失性存储器104a和非易失性存储器104b可以包括一个或者多个存储器装置。
在本实施例中,易失性存储器104a包括DRAM存储器并且非易失性存储器104b包括NAND快闪存储器。然而可以理解,可以使用其他类型的易失性存储器104a和非易失性存储器104b。
由于固态存储器系统100包括易失性存储器,所以它也可以包括有内部电池(未示出)来保持数据。如果失去对固态存储器系统100供电,则该电池将保持足够的电力以便将数据从易失性存储器104a复制到非易失性存储器104b。然而,更普通地,电池的电力作为外部系统的一部分将被提供。
参见图2a,用标号100总的示出存储单元阵列结构的框图。单元阵列200包括n个可擦除块202,被标记为从块0到块n-1。
参见图2b,更详细地示出说明单元阵列块202的框图。每一个块202都包括m个可编程页面252,被标记为从页面0到页面m-1。
参见图2c,更详细地示出说明可编程页面252的框图。每一个页面252包括用于保存数据的数据域262和用于保存和数据相关的附加信息(诸如错误管理功能)的备用域264。数据域包括j个字节(B)并且备用域264包括k个字节(B)。
因此,可以看到每一个页面252包括(j+k)个字节(B)。每一个块202包括m个页面252,并且因此,一个块202是(j+k)*m个字节(B)。进一步,对于n个块202的单元阵列200的总存储容量为(j+k)*m*n个字节(B)。为了方便起见,以下使用缩写:1B=8位;1K=1024;1M=1024K;并且1G=1024M。
参见图3a和图3b,分别示出了说明根据本实施例的易失性存储器104a和非易失性存储器104b的框图。以下描述提供了对于页面、块和单元的示例性的尺寸。然而,可以理解这些尺寸对于不同实现可以极大地变化并且随着技术进步将继续变化。此外,可以理解,例如诸如DRAM的易失性存储器104a并不必需具有块和页面结构。因此,临时保存在易失性存储器104a中的任何数据也可以包括对应的块地址和/或页面地址。当数据被传送到非易失性存储器104b时,引用块地址和/或页面地址。从而只要易失性存储器104a中的数据是块和页面可寻址的,则易失性存储器104a本身就不需要被物理映射到非易失性存储器104b上。
在本实施例中,对于易失性存储器104a和非易失性存储器104b而言,页面252的尺寸是相同的。具体地,页面252包括2112B,数据域262有2048B并且备用域264有64B。
进一步,对于易失性存储器104a和非易失性存储器104b而言,块202的尺寸相同。具体地,由于每一块202具有64个页面252,所以每一块202包括132KB,数据域262有128KB并且备用域264有4KB。
根据本实施例,易失性存储器104a中的块202的数量少于非易失性存储器104b中的块202的数量。具体地,易失性存储器104a包括8K个块并且非易失性存储器104b包括256K个块。因此,易失性存储器104a包括1056MB,数据域262有1GB,并且备用域264有32MB。非易失性存储器104b包括33GB,数据域262有32GB,备用域264有1GB。
为了清楚起见,以下描述NAND快闪装置的总的操作。以页面为基础执行读和编程操作,而以块为基础执行擦除操作。
对于读操作,后面有逻辑地址的READ命令被发送到固态存储器系统100。映射系统确定对应于逻辑地址的物理地址。对应于物理地址的数据从易失性存储器104a中被读出,或者如果该物理地址不存在于易失性存储器104a中,则从非易失性存储器104b中读出所述对应于物理地址的数据。
在数据从非易失性存储器104b中被读出的情况中,所读出的数据可以在易失性存储器104a中被编程。其中细节将参考图4和图5被描述。
对于编程操作,后面有地址和输入数据的PROGRAM命令被发给固态存储器系统100。数据在易失性存储器104a中被初始编程。如果PROGRAM命令所引用的地址在易失性存储器104a中已经被编程,则数据在该地址处被重写。如果PROGRAM命令所引用的地址在易失性存储器104a中还没有被编程,则在易失性存储器104a中建立该地址的空间。
对于块擦除操作,后面有块地址的BLOCK ERASE命令被发给固态存储器系统100。在少于预定的块擦除时间tBERS内擦除块中的128K字节的数据。参见图4,以标号400总的示出说明根据一个实施例的固态存储器系统100执行的过程的流程图。在步骤402,存储器控制器102接收操作请求。该操作请求典型地包括命令。命令类型例如包括读、编程和擦除。依据该命令,其它信息可以被包括作为操作请求的一部分。例如,读和写命令将包括逻辑地址。此外,写命令也将包括要写入的数据。
在步骤404,存储器控制器102处理该请求并且确定所请求的操作。在步骤406,确定请求是否包括涉及从易失性存储器104a传送数据到非易失性存储器104b的操作。存在着许多必须传送数据的情况。例如,系统重启动、系统功耗降低或者存储器维持操作都可以建立数据传送请求。因此,如果在存储器控制器102处接收到传送数据的请求,则该过程在步骤408处继续下去。否则,该过程在步骤414处继续下去。
在步骤408,保存在易失性存储器104a中的数据被传送到非易失性存储器104b并且相应地更新映射系统108。根据用于更新在非易失性存储器104b中的数据的任何现有技术的方法都能够进行该传送。在步骤409,使用在非易失性存储器104b中的所传送数据的物理地址来更新映射系统108。在步骤410,确定数据的传送是否是响应于功耗降低操作。如果数据的传送是响应于功耗降低操作而执行的,则在步骤412固态存储器系统100降低功耗。如果数据的传送是响应于其它操作而执行的,则过程返回到步骤402。
在步骤414,确定所请求的操作是读操作还是写操作。如果确定操作是读操作,则过程在步骤416处继续下去。否则过程在步骤420处继续下去。
在步骤416,存储器控制器102使用映射系统108将要读出的所接收的数据的逻辑地址翻译为物理地址。在步骤418,按照本领域中的标准从非易失性存储器104b中读出数据,并且过程返回到步骤402。
在步骤420,存储器控制器102使用映射系统108将要写入的所接收的数据的逻辑地址翻译为物理地址。在步骤422,映射系统108确定该物理地址是匹配非易失性存储器地址还是匹配易失性存储器地址。
如果物理地址对应于易失性存储器地址,则过程在步骤424处继续下去。在步骤424,伴随写操作的数据被写到易失性存储器中的物理地址,覆盖先前存在的数据。写数据到诸如DRAM的易失性存储器104a不要求该存储器在写操作之前被擦除。此外,易失性存储器104a不会遭受与诸如快闪存储器的非易失性存储器104b相关联的重写周期的限制。一旦数据被写到易失性存储器104a,则过程进行到步骤434。在步骤434处,使用写数据的物理地址来更新映射系统108,并且如果它是未决的则过程返回到步骤402以便执行下一操作。
如果物理地址对应于非易失性存储器地址,则过程在步骤426处继续下去。在步骤426处,存储器控制器确定在易失性存储器104a中可用的空间量。在步骤428处,确定可用的空间量是否大于要写入的数据所需要的空间量。如果空间不够,则过程在步骤430处继续下去。否则,过程在步骤432处继续下去。
在步骤430,保存在易失性存储器104a中的数据的至少一部分被传送到非易失性存储器104b。在本实施例中,预定数量的块从易失性存储器104a传送到非易失性存储器104b。此外,在本实施例中,选择用于传送的块是最“陈旧的”。也就是说,被传送的块在最长的时间段内一直没有被存取过。如参考步骤408所描述的那样,根据现有技术的一些方法中的一个,页面能够被写入到非易失性存储器104b。在步骤431,映射系统108被更新以反映出对于所传送数据的物理地址的改变,并且过程返回到步骤428。
在步骤432,数据被写入到易失性存储器104a。如本领域内的普通技术人员所知道的,用于将数据写入到易失性存储器104a的方法能够是现有技术的任一方法。在步骤434,使用写数据的物理地址来更新映射系统108,并且如果它是未决的,则过程返回到步骤402以便执行下一个操作。
因此,可以看到本实施例使用易失性和非易失性存储器的组合来提高固态存储器系统的整体性能。具体地,相对廉价的非易失性存储器被用来提供数据的永久存储。易失性存储器被用来改善与非易失性存储器的使用相关的限制。例如,如上描述的易失性存储器的使用提高了固态存储器系统的整体时间性能。此外,因为对非易失性存储器执行的写操作较少,所以提高了非易失性存储器的有效的寿命预期。
此外,在本实施例中,通过简单地从非易失性存储器104b中读出数据并且将其输出到请求装置或者处理器来实现读操作。然而,可以理解在一些例子中将读数据载入到易失性存储器104a中同样是优选的。
因此,参见图5,以标号500总的示出说明根据替代实施例的固态存储器系统100执行的过程的流程图。在本实施例中,以与参考图4所描述的方式相同的方式来处理数据传送和写操作。因此,图5示出了对于读操作的替代过程,并且在步骤414处开始描述。
在步骤414,确定操作请求是用于读操作并且过程在步骤502处继续下去。在步骤502,存储器控制器102使用映射系统108将要读出的数据的已接收的逻辑地址翻译为物理地址。在步骤504,映射系统108确定物理地址是匹配非易失性存储器地址还是匹配易失性存储器地址。
如果物理地址对应于易失性存储器地址,则过程在步骤506处继续下去。在步骤506,数据读出与读操作相关联的易失性存储器中的物理地址。可以理解,能够使用现有技术的方法读出数据。一旦数据从易失性存储器104a中被读出,则过程返回到步骤402。
如果物理地址对应于非易失性存储器地址,则过程在步骤508处继续下去。在步骤508,所请求的数据从与读操作相关联的非易失性存储器104b中的物理地址被读出。如在步骤506所述的那样,使用现有技术的方法能够读出数据。在步骤510,从非易失性存储器104b读出的数据对于请求装置106是可用的。
在步骤552,存储器控制器102确定易失性存储器104a中可用的空间量,并且确定可用的空间量是否大于要写入到易失性存储器104a的数据所需的空间量。如果空间不够,过程在步骤554处继续下去。否则,过程在步骤512处继续下去。
在步骤554,保存在易失性存储器104a中的数据的至少一部分被传送到非易失性存储器104b。在本实施例中,预定数量的块从易失性存储器104a传送到非易失性存储器104b。此外,在本实施例中,选择用于传送的块是最“陈旧的”。如参考步骤408和430所描述的那样,根据现有技术的一些方法中的一个,页面能够被写入到非易失性存储器104b。在步骤555,映射系统108被更新以反映出对于所传送数据的物理地址的改变,并且过程返回到步骤552。在步骤512,从非易失性存储器104b中读出的数据被写入到易失性存储器104a。在步骤514,使用读数据的新的物理地址来更新映射系统108,并且如果它是未决的,则过程返回到步骤402以便执行下一个操作。
因此,可以看到在参考图4和图5所描述的实施例中,数据被载入到易失性存储器104a中以用于读操作以及写操作。如果由于提高的易失性存储器的存取速度而使得同一数据在被传送回到非易失性存储器之前被存取,则这可以提高固态存储器系统的性能。
在先前的实施例中,响应于读或者写操作,数据可以被写入到易失性存储器104a。在另一个实施例中,对被写入到易失性存储器104a的每一页面数据提供标签以识别该数据是读操作的结果还是写操作的结果。标签可以被保持在页面252的备用域264中或者映射系统108中。
随后该标签能够用于过程中的其它步骤。例如,当数据从易失性存储器104a传送到非易失性存储器104b时,仅传送具有写标签的页面。由于数据仍旧保存在相关联的非易失性存储器地址中,所以可以从易失性存储器104a中删除具有读标签的页面。相应地,需要更新映射系统108。
此外,先前实施例描述了根据最陈旧数据,从易失性存储器104a释放空间。然而,确定哪一个块被擦除的过程也可以考虑页面是包括读标签还是包括写标签。例如,在一些情况中,删除包括读标签的较新的页面而不是包括写标签的较旧的页面是优选的。可以理解,使用这些或者其他的考虑因素中的一个或者多个可以执行不同的算法。
参见图6,以标号600说明根据替代实施例的固态存储器系统的框图。固态存储器系统600包括存储器控制器102和固态存储器104。在本实施例中,固态存储器104包括多个易失性存储器装置104a和多个非易失性存储器装置104b。易失性存储器装置104a和非易失性存储器装置104b经由公共总线602与存储器控制器102耦合。
仅仅出于示例性的目的,易失性存储器装置104a为DRAM装置,并且非易失性存储器装置104b为快闪存储器装置。此外,尽管框图示出了两个DRAM装置和四个快闪存储器装置,但是取决于具体实现,装置的数量可以变化。
为了访问固态存储器装置104a或者104b的其中一个,公共总线602包括用于每次仅启动多个易失性存储器104a的其中一个或者多个非易失性存储器104b的其中一个的装置使能信号。使用使能信号以用于激活公共总线上多个存储器装置的其中一个的方法在本领域内是公知的并且不必详细描述。
参见图7,以标号700说明根据又一替代实施例的固态存储器系统的框图。固态存储器系统700包括存储器控制器102和固态存储器104。在本实施例中,固态存储器104包括多个易失性存储器装置104a和多个非易失性存储器装置104b。易失性存储器装置104a和非易失性存储器装置104b经由公共总线602与存储器控制器102耦合。然而,与先前的实施例不同,存储器控制器102控制多个总线,称之为信道。
为了访问固态存储器装置104a或104b的其中一个,每一信道602包括用于每次启动仅一个存储器装置的装置使能信号。如果所请求的操作是读操作,则启动的存储器装置将数据输出到信道602上。如果所请求的操作是写操作,则启动的存储器装置写来自信道602的数据。
每一信道602独立工作。此外,多个信道602能够在同一时间有效。使用此方案,由于信道602并行操作,所以系统的性能随着执行的信道602的数量而提高。
参见图8,以标号800说明根据替代实施例的固态存储器系统的框图。本实施例与前一实施例相似并且包括多个信道602。但是,在本实施例中,每一信道被分配给特定类型的固态存储器装置。也就是说,对于n信道的固态存储器系统800,m个信道被专门耦合到易失性存储器装置104a,并且n-m个信道被专门耦合到非易失性存储器装置104b。
参见图9,以标号900说明根据又一替代实施例的固态存储器系统的框图。固态存储器系统900包括存储器控制器102和固态存储器104。在本实施例中,固态存储器104包括多个易失性存储器装置104a和多个非易失性存储器装置104b。易失性存储器装置104a和非易失性存储器装置104b经由菊花链配置结构与存储器控制器102耦合。也即是,存储器控制器102被耦合到存储器装置104a或者104b中的第一个902。将剩余的存储器装置104a和104b串行耦合并且存储器装置104a或者104b的最后一个串行耦合的904被耦合回到存储器控制器102。
为了访问固态存储器装置104a或者104b的其中一个,存储器控制器1102将请求输出到第一存储器装置902。请求被传递通过存储器装置104a和104b,直到其到达目标装置。该目标装置执行所请求的操作并且结果(如果有的话)继续传递通过存储器装置的链,直到其到达最后一个装置904,最后一个装置904将该结果返回到存储器控制器102。使用菊花链以用于激活多个存储器装置的其中一个的方法为本领域所公知的并且不必详细描述。
参见图10,以标号1000说明根据又一替代实施例的固态存储器系统的框图。固态存储器系统1000包括存储器控制器102和固态存储器104。在本实施例中,固态存储器104包括多个易失性存储器装置104a和多个非易失性存储器装置104b。易失性存储器装置104a和非易失性存储器装置104b以菊花链配置结构与存储器控制器102耦合。但是,与前一实施例不同,存储器控制器102控制多个链。
每一个链独立地工作。此外,多个链能够同时有效。使用这种方案,由于这些链并行操作,所以系统的性能随着执行的链的数量而提高。
参见图11,以标号1100示出根据又一替代实施例的固态存储器系统的框图。本实施例与之前实施例相似并且包括多个链。但是,在本实施例中,每一链被分配给特定类型的固态存储器装置。也就是说,对于n链的固态存储器系统1100,m个链被专门耦合到易失性存储器装置104a,并且n-m个链被专门耦合到非易失性存储器装置104b。
描述实现固态存储器装置的多个方法的之前的所有实施例均包括易失性和非易失性存储器装置。以提高固态存储器装置的性能和有效的寿命预期的方式来组合这些装置。
尽管之前的实施例将易失性存储器104描述为具有的块202少于非易失性存储器104b具有的块,但是这种情况不是必需的。由于易失性存储器104a在成本、尺寸和永久性方面的限制,使得这样的布置将是最可能的实施例。然而,也可以存在易失性存储器104a和非易失性存储器104b的块的数量为相同的情况。此外,还可以存在易失性存储器104a的块的数量多于非易失性存储器104b的块的数量的情况。
最后,尽管已经参考某些具体实施例描述了本发明,但是本领域的技术人员可以理解,在不脱离所附的权利要求所限定的精神和范围内可以对其进行各种修改。

Claims (14)

1.一种用于在包括易失性固态存储器、非易失性固态存储器和存储器控制器的固态存储器系统中保存数据的设备,所述设备包括:
用于接收数据写请求或数据读请求的装置;
用于响应于所述数据写请求,将写数据保存在易失性固态存储器中的装置;
用于响应于所述数据读请求,将逻辑地址翻译为物理地址,并且如果翻译得到的物理地址对应于非易失性固态存储器地址,则从所述非易失性固态存储器读取所请求的数据的装置;以及
用于响应于所述数据读请求并且在将所述所请求的数据写入所述易失性固态存储器之前,确定所述易失性固态存储器中的可用空间数量对于将被写入所述易失性固态存储器的所述所请求的数据是否足够,并且如果空间不足够,则传送所述易失性固态存储器中保存的数据的至少一部分到所述非易失性固态存储器的装置。
2.根据权利要求1所述的设备,还包括用于当数据从所述易失性固态存储器被传送到所述非易失性固态存储器时更新映射系统的装置,其中所述映射系统,其被配置成
将所保存数据的逻辑地址翻译为所保存数据的物理地址;
在所述写数据被传送到所述非易失性固态存储器时更新所述写数据的物理地址;并且在所述所请求的数据被传送到所述非易失性固态存储器时更新所述所请求的数据的物理地址。
3.根据权利要求1所述的设备,还包括用于响应于数据传送请求,将数据从所述易失性固态存储器传送到所述非易失性固态存储器的装置,其中所述数据传送请求响应于请求从所述易失性固态存储器向所述非易失性固态存储器传送所有数据的命令。
4.根据权利要求1所述的设备,还包括用于响应于数据传送请求,将数据从所述易失性固态存储器传送到所述非易失性固态存储器的装置,其中所述数据传送请求是响应于所述易失性固态存储器中缺乏可用空间。
5.根据权利要求2所述的设备,还包括用于当从所述非易失性固态存储器写所述所请求的数据到所述易失性固态存储器时更新映射系统的装置。
6.根据权利要求3所述的设备,其中请求传送所有数据的命令是功耗降低命令。
7.根据权利要求4所述的设备,其中
当所述易失性固态存储器的可用空间低于预定的阈值时,发生所述数据传送请求,或者
当所述易失性固态存储器的可用空间不足以执行请求的命令时,发生所述数据传送请求。
8.一种用于在包括易失性固态存储器、非易失性固态存储器和存储器控制器的固态存储器系统中保存数据的方法,所述方法包括步骤:
接收数据写请求或数据读请求;
响应于所述数据写请求,将写数据保存在易失性固态存储器中;
响应于所述数据读请求,将逻辑地址翻译为物理地址,如果翻译得到的物理地址对应于非易失性固态存储器地址,则从所述非易失性固态存储器读取所请求的数据;以及
响应于所述数据读请求并且在将所述所请求的数据写入所述易失性固态存储器之前,确定所述易失性固态存储器中的可用空间数量对于将被写入所述易失性固态存储器的所述所请求的数据是否足够,如果空间不足够,则传送所述易失性固态存储器中保存的数据的至少一部分到所述非易失性固态存储器。
9.根据权利要求8所述的方法,还包括步骤:
当数据从所述易失性固态存储器被传送到所述非易失性固态存储器时更新映射系统,其中所述映射系统,其被配置成
将所保存数据的逻辑地址翻译为所保存数据的物理地址;
在所述写数据被传送到所述非易失性固态存储器时更新所述写数据的物理地址;并且在所述所请求的数据被传送到所述非易失性固态存储器时更新所述所请求的数据的物理地址。
10.根据权利要求8所述的方法,还包括步骤:响应于数据传送请求,将数据从所述易失性固态存储器传送到所述非易失性固态存储器,其中所述数据传送请求响应于请求从所述易失性固态存储器向所述非易失性固态存储器传送所有数据的命令。
11.根据权利要求8所述的方法,还包括步骤:响应于数据传送请求,将数据从所述易失性固态存储器传送到所述非易失性固态存储器,其中所述数据传送请求是响应于所述易失性固态存储器中缺乏可用空间。
12.根据权利要求9所述的方法,还包括步骤:
当从所述非易失性固态存储器写所述所请求的数据到所述易失性固态存储器时更新映射系统。
13.根据权利要求10所述的方法,其中请求传送所有数据的命令是功耗降低命令。
14.根据权利要求11所述的方法,其中
当所述易失性固态存储器的可用空间低于预定的阈值时,发生所述数据传送请求,或者
当所述易失性固态存储器的可用空间不足以执行请求的命令时,发生所述数据传送请求。
CN2007800469440A 2006-12-20 2007-12-18 具有易失性和非易失性存储器的混合固态存储器系统 Active CN101563729B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/613,325 2006-12-20
US11/613,325 US7554855B2 (en) 2006-12-20 2006-12-20 Hybrid solid-state memory system having volatile and non-volatile memory
PCT/CA2007/002304 WO2008074140A1 (en) 2006-12-20 2007-12-18 Hybrid solid-state memory system having volatile and non-volatile memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310394806.9A Division CN103558993A (zh) 2006-12-20 2007-12-18 具有易失性和非易失性存储器的混合固态存储器系统

Publications (2)

Publication Number Publication Date
CN101563729A CN101563729A (zh) 2009-10-21
CN101563729B true CN101563729B (zh) 2013-09-25

Family

ID=39535937

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007800469440A Active CN101563729B (zh) 2006-12-20 2007-12-18 具有易失性和非易失性存储器的混合固态存储器系统
CN201310394806.9A Pending CN103558993A (zh) 2006-12-20 2007-12-18 具有易失性和非易失性存储器的混合固态存储器系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310394806.9A Pending CN103558993A (zh) 2006-12-20 2007-12-18 具有易失性和非易失性存储器的混合固态存储器系统

Country Status (8)

Country Link
US (4) US7554855B2 (zh)
EP (1) EP2100306A4 (zh)
JP (4) JP5619423B2 (zh)
KR (2) KR101495975B1 (zh)
CN (2) CN101563729B (zh)
CA (1) CA2669690A1 (zh)
TW (2) TWI476780B (zh)
WO (1) WO2008074140A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302735A (zh) * 2014-06-04 2016-02-03 仁宝电脑工业股份有限公司 复合储存单元的管理方法及其电子装置

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
EP3279798B1 (en) * 2007-03-30 2020-07-29 Rambus Inc. System including hierarchical memory modules having different types of integrated circuit memory devices
US8874831B2 (en) * 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US7855916B2 (en) * 2007-10-24 2010-12-21 Rao G R Mohan Nonvolatile memory systems with embedded fast read and write memories
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
JP5198245B2 (ja) 2008-12-27 2013-05-15 株式会社東芝 メモリシステム
US8489843B2 (en) * 2010-04-20 2013-07-16 Chip Memory Technology, Inc. Configurable memory device
US9058675B2 (en) * 2010-05-29 2015-06-16 Intel Corporation Non-volatile storage for graphics hardware
US20120026802A1 (en) * 2010-07-30 2012-02-02 Emanuele Confalonieri Managed hybrid memory with adaptive power supply
US10838646B2 (en) 2011-07-28 2020-11-17 Netlist, Inc. Method and apparatus for presearching stored data
US10380022B2 (en) 2011-07-28 2019-08-13 Netlist, Inc. Hybrid memory module and system and method of operating the same
US10198350B2 (en) 2011-07-28 2019-02-05 Netlist, Inc. Memory module having volatile and non-volatile memory subsystems and method of operation
US8570799B2 (en) * 2011-08-16 2013-10-29 Intel Mobile Communications GmbH Magnetic random access memory with conversion circuitry
EP3712774B1 (en) 2011-09-30 2023-02-15 Tahoe Research, Ltd. Apparatus and method for implementing a multi-level memory hierarchy
EP3451176B1 (en) 2011-09-30 2023-05-24 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
US9342453B2 (en) 2011-09-30 2016-05-17 Intel Corporation Memory channel that supports near memory and far memory access
EP2761480A4 (en) * 2011-09-30 2015-06-24 Intel Corp APPARATUS AND METHOD FOR IMPLEMENTING MULTINIVE MEMORY HIERARCHY ON COMMON MEMORY CHANNELS
WO2013062542A1 (en) 2011-10-26 2013-05-02 Hewlett-Packard Development Company Segmented caches
US9697872B2 (en) * 2011-12-07 2017-07-04 Cypress Semiconductor Corporation High speed serial peripheral interface memory subsystem
US9507534B2 (en) 2011-12-30 2016-11-29 Intel Corporation Home agent multi-level NVM memory architecture
KR101380602B1 (ko) * 2012-03-07 2014-04-04 한국과학기술원 하이브리드 메모리 시스템에서 비휘발성 메모리의 웨어레벨링 방법 및 하이브리드 메모리 시스템
WO2013165385A1 (en) * 2012-04-30 2013-11-07 Hewlett-Packard Development Company, L.P. Preventing a hybrid memory module from being mapped
US9063864B2 (en) 2012-07-16 2015-06-23 Hewlett-Packard Development Company, L.P. Storing data in presistent hybrid memory
JP6000754B2 (ja) * 2012-08-28 2016-10-05 キヤノン株式会社 画像処理装置、画像処理装置の制御方法、及びプログラム
CN103631722A (zh) * 2012-08-29 2014-03-12 联想(北京)有限公司 一种数据处理方法及电子设备
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US9417819B2 (en) * 2012-11-13 2016-08-16 Toshiba, Corporation Cache device for hard disk drives and methods of operations
EP2923358A4 (en) * 2012-11-20 2016-06-29 Charles I Peddle SSD ARCHITECTURES
WO2015047266A1 (en) * 2013-09-26 2015-04-02 Intel Corporation Block storage apertures to persistent memory
US9436563B2 (en) 2013-10-01 2016-09-06 Globalfoundries Inc. Memory system for mirroring data
US9400745B2 (en) * 2013-11-06 2016-07-26 International Business Machines Corporation Physical address management in solid state memory
CN111274063A (zh) * 2013-11-07 2020-06-12 奈特力斯股份有限公司 混合内存模块以及操作混合内存模块的系统和方法
US10248328B2 (en) 2013-11-07 2019-04-02 Netlist, Inc. Direct data move between DRAM and storage on a memory module
JP2015141575A (ja) * 2014-01-29 2015-08-03 京セラドキュメントソリューションズ株式会社 画像形成装置および制御方法
CN103811051B (zh) * 2014-02-17 2017-01-11 上海新储集成电路有限公司 一种分层存储器阵列及其工作方法
US9684853B2 (en) * 2014-04-15 2017-06-20 Kyocera Document Solutions Inc. Image forming apparatus that writes data from volatile memory to non-volatile memory
CA2894936C (en) * 2014-06-27 2018-02-27 Chenyi Zhang Controller, flash memory apparatus, and method for writing data into flash memory apparatus
CN104575595B (zh) * 2014-12-12 2017-07-07 杭州华澜微电子股份有限公司 非易失性随机存取的存储装置
US20160188414A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Fault tolerant automatic dual in-line memory module refresh
EP3268864B1 (en) 2015-03-11 2021-01-27 Rambus Inc. High performance non-volatile memory module
WO2016171934A1 (en) * 2015-04-20 2016-10-27 Netlist, Inc. Memory module and system and method of operation
US9536619B2 (en) * 2015-05-27 2017-01-03 Kabushiki Kaisha Toshiba Hybrid-HDD with improved data retention
US9904490B2 (en) * 2015-06-26 2018-02-27 Toshiba Memory Corporation Solid-state mass storage device and method for persisting volatile data to non-volatile media
US20170060434A1 (en) * 2015-08-27 2017-03-02 Samsung Electronics Co., Ltd. Transaction-based hybrid memory module
US10838818B2 (en) 2015-09-18 2020-11-17 Hewlett Packard Enterprise Development Lp Memory persistence from a volatile memory to a non-volatile memory
US9761312B1 (en) 2016-03-16 2017-09-12 Micron Technology, Inc. FeRAM-DRAM hybrid memory
US20190095136A1 (en) * 2016-03-29 2019-03-28 Sony Corporation Memory control device, storage device, and information processing system
CN106201902A (zh) * 2016-06-24 2016-12-07 中电海康集团有限公司 一种sram位元与非易失性存储位元组成的复合阵列模块及其读写控制方法
CN107515729A (zh) * 2016-06-24 2017-12-26 中电海康集团有限公司 一种sram位元与非易失性存储位元组成的复合阵列模块及工作方法
US10354716B2 (en) * 2016-09-16 2019-07-16 Aspiring Sky Co. Limited SRAM based memory structures and methods thereof
WO2018106441A1 (en) 2016-12-09 2018-06-14 Rambus Inc. Memory module for platform with non-volatile storage
KR20180078512A (ko) * 2016-12-30 2018-07-10 삼성전자주식회사 반도체 장치
US10785301B2 (en) * 2017-08-03 2020-09-22 Toshiba Memory Corporation NVM express over fabrics
US10437499B2 (en) * 2017-12-22 2019-10-08 Nanya Technology Corporation Hybrid memory system and method of operating the same
US10691805B2 (en) * 2018-02-14 2020-06-23 GM Global Technology Operations LLC Resident manufacturing test software based system for mitigating risks associated with vehicle control modules
CN109741777A (zh) * 2018-12-28 2019-05-10 上海新储集成电路有限公司 一种提高速度和保持数据时间的存储器
US11307779B2 (en) * 2019-09-11 2022-04-19 Ceremorphic, Inc. System and method for flash and RAM allocation for reduced power consumption in a processor
CN115145489B (zh) * 2022-07-22 2023-03-24 北京熵核科技有限公司 一种基于缓存结构的对象扫描方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566306A2 (en) * 1992-04-16 1993-10-20 Hitachi, Ltd. Semiconductor memory device
US6418506B1 (en) * 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5359569A (en) * 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
JPH05216775A (ja) * 1991-10-29 1993-08-27 Hitachi Ltd 半導体記憶装置
JP2768618B2 (ja) * 1992-08-28 1998-06-25 シャープ株式会社 半導体ディスク装置
JPH07200390A (ja) * 1993-12-28 1995-08-04 Toshiba Corp データアクセス方法
US5475854A (en) 1994-01-28 1995-12-12 Vlsi Technology, Inc. Serial bus I/O system and method for serializing interrupt requests and DMA requests in a computer system
US5404460A (en) 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
JPH0877066A (ja) * 1994-08-31 1996-03-22 Tdk Corp フラッシュメモリコントローラ
JPH08129509A (ja) * 1994-11-01 1996-05-21 Canon Inc メモリ制御装置及び方法
US5636342A (en) 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US6567904B1 (en) 1995-12-29 2003-05-20 Intel Corporation Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
US6453365B1 (en) 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
US6144576A (en) 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US6304921B1 (en) 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
JP2000288238A (ja) * 1999-04-02 2000-10-17 Konami Co Ltd ゲームシステム
US7827348B2 (en) * 2000-01-06 2010-11-02 Super Talent Electronics, Inc. High performance flash memory devices (FMD)
JP2001051896A (ja) 1999-08-04 2001-02-23 Hitachi Ltd 記憶装置
US6513094B1 (en) * 1999-08-23 2003-01-28 Advanced Micro Devices, Inc. ROM/DRAM data bus sharing with write buffer and read prefetch activity
US6484250B1 (en) 2000-01-19 2002-11-19 Qualcomm, Incorporated Hash technique eliminating pointer storage to reduce RAM size
JP2001265708A (ja) * 2000-03-16 2001-09-28 Toshiba Corp 電子機器及び電子機器の基板
US6816933B1 (en) 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6658509B1 (en) 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
JP3992960B2 (ja) * 2000-10-26 2007-10-17 松下電器産業株式会社 記録装置及びプログラム
EP1466326A2 (en) * 2001-01-17 2004-10-13 Honeywell International Inc. Enhanced memory module architecture
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
JP4017177B2 (ja) 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
US6996644B2 (en) 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
JP2003015928A (ja) * 2001-07-04 2003-01-17 Nec System Technologies Ltd フラッシュメモリのデータ格納装置及びそれに用いるデータ格納方法
US6928501B2 (en) 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
JP2003186579A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 電子機器および電子機器の動作制御方法
ITTO20020118A1 (it) 2002-02-08 2003-08-08 St Microelectronics Srl Dispositivo integrante una matrice di memoria non volatile e una matrice di memoria volatile.
JP2003256269A (ja) 2002-02-27 2003-09-10 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の制御方法及びメモリ装置
US7073022B2 (en) 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
US7231484B2 (en) * 2002-09-30 2007-06-12 Telefonaktiebolaget Lm Ericsson (Publ) Method and memory controller for scalable multi-channel memory access
CN100339823C (zh) * 2002-10-08 2007-09-26 松下电器产业株式会社 程序更新方法和终端设备
US7032039B2 (en) 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
CN1717662B (zh) * 2002-11-28 2010-04-28 株式会社瑞萨科技 存储器模块、存储器系统和信息仪器
US7308524B2 (en) 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US6775184B1 (en) 2003-01-21 2004-08-10 Nexflash Technologies, Inc. Nonvolatile memory integrated circuit having volatile utility and buffer memories, and method of operation thereof
US20040193782A1 (en) * 2003-03-26 2004-09-30 David Bordui Nonvolatile intelligent flash cache memory
JP4460850B2 (ja) 2003-05-21 2010-05-12 株式会社東芝 Icカードとicカードの処理方法
CN100353336C (zh) * 2003-06-27 2007-12-05 富士通株式会社 数据传输方法及系统
US20050132128A1 (en) 2003-12-15 2005-06-16 Jin-Yub Lee Flash memory device and flash memory system including buffer memory
US7031221B2 (en) 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
JP4628684B2 (ja) 2004-02-16 2011-02-09 三菱電機株式会社 データ送受信装置及び電子証明書発行方法
US7269708B2 (en) * 2004-04-20 2007-09-11 Rambus Inc. Memory controller for non-homogenous memory system
US6950325B1 (en) 2004-10-07 2005-09-27 Winbond Electronics Corporation Cascade-connected ROM
KR100578143B1 (ko) * 2004-12-21 2006-05-10 삼성전자주식회사 버퍼 메모리에 저장된 데이터를 무효화시키는 스킴을 갖는저장 시스템 및 그것을 포함한 컴퓨팅 시스템
KR100626393B1 (ko) 2005-04-07 2006-09-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 멀티-페이지 카피백 방법
EP1712985A1 (en) * 2005-04-15 2006-10-18 Deutsche Thomson-Brandt Gmbh Method and system for storing logical data blocks into flash-blocks in multiple non-volatile memories which are connected to at least one common data I/O bus
KR101257848B1 (ko) * 2005-07-13 2013-04-24 삼성전자주식회사 복합 메모리를 구비하는 데이터 저장 시스템 및 그 동작방법
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US20070076502A1 (en) 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US7516267B2 (en) * 2005-11-03 2009-04-07 Intel Corporation Recovering from a non-volatile memory failure
CN100507886C (zh) * 2005-12-22 2009-07-01 北京中星微电子有限公司 一种对非易失性存储器进行直接存储访问的方法及其装置
JP2007206799A (ja) * 2006-01-31 2007-08-16 Toshiba Corp データ転送装置、情報記録再生装置およびデータ転送方法
KR100765786B1 (ko) * 2006-06-12 2007-10-12 삼성전자주식회사 플래시 메모리 시스템, 그 프로그램을 위한 호스트 시스템및 프로그램 방법
US7685393B2 (en) * 2006-06-30 2010-03-23 Mosaid Technologies Incorporated Synchronous memory read data capture
US7539811B2 (en) * 2006-10-05 2009-05-26 Unity Semiconductor Corporation Scaleable memory systems using third dimension memory
US7508724B2 (en) * 2006-11-30 2009-03-24 Mosaid Technologies Incorporated Circuit and method for testing multi-device systems
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
KR100909965B1 (ko) * 2007-05-23 2009-07-29 삼성전자주식회사 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566306A2 (en) * 1992-04-16 1993-10-20 Hitachi, Ltd. Semiconductor memory device
US6418506B1 (en) * 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302735A (zh) * 2014-06-04 2016-02-03 仁宝电脑工业股份有限公司 复合储存单元的管理方法及其电子装置

Also Published As

Publication number Publication date
TW201517051A (zh) 2015-05-01
US20090279366A1 (en) 2009-11-12
US20080155185A1 (en) 2008-06-26
US20110153973A1 (en) 2011-06-23
KR101495928B1 (ko) 2015-02-25
KR20090102767A (ko) 2009-09-30
US20140185379A1 (en) 2014-07-03
KR101495975B1 (ko) 2015-02-26
KR20130005305A (ko) 2013-01-15
TWI476780B (zh) 2015-03-11
JP2010514017A (ja) 2010-04-30
CN103558993A (zh) 2014-02-05
US8670262B2 (en) 2014-03-11
CA2669690A1 (en) 2008-06-26
JP2013200889A (ja) 2013-10-03
EP2100306A1 (en) 2009-09-16
EP2100306A4 (en) 2010-03-10
US7924635B2 (en) 2011-04-12
JP2013061997A (ja) 2013-04-04
JP5619423B2 (ja) 2014-11-05
US7554855B2 (en) 2009-06-30
TW200841352A (en) 2008-10-16
JP2016026346A (ja) 2016-02-12
CN101563729A (zh) 2009-10-21
WO2008074140A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
CN101563729B (zh) 具有易失性和非易失性存储器的混合固态存储器系统
CN1828555B (zh) 支持多存储器映射方案的快闪存储器控制器件及其方法
US8037232B2 (en) Data protection method for power failure and controller using the same
KR101166980B1 (ko) 메모리 시스템 및 정보 처리 장치
US20080270680A1 (en) Controller for Non-Volatile Memories and Methods of Operating the Memory Controller
US20080028132A1 (en) Non-volatile storage device, data storage system, and data storage method
US20050015557A1 (en) Nonvolatile memory unit with specific cache
CN110955384B (zh) 数据储存装置以及非挥发式存储器控制方法
US20170206170A1 (en) Reducing a size of a logical to physical data address translation table
CN111158579B (zh) 固态硬盘及其数据存取的方法
CN114510434A (zh) Zns驱动器中的数据聚合
US20050169058A1 (en) Data management apparatus and method used for flash memory
CN117043753A (zh) Zns设备中的不同写入优先级
CN114746834A (zh) 基于分区状态的分区附加命令调度
KR100963009B1 (ko) 파일 관리 시스템 및 방법
US20090210612A1 (en) Memory controller, nonvolatile memory device, and nonvolatile memory system
CN117616377A (zh) 跨zns ssd中的超级设备的超级块分配
CN111610929B (zh) 数据储存装置以及非挥发式存储器控制方法
CN110609817A (zh) 一种防止文件碎片化的文件存储系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP01 Change in the name or title of a patent holder

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Patentee before: Mosaid Technologies Inc.