CN101800250B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN101800250B
CN101800250B CN201010116559.2A CN201010116559A CN101800250B CN 101800250 B CN101800250 B CN 101800250B CN 201010116559 A CN201010116559 A CN 201010116559A CN 101800250 B CN101800250 B CN 101800250B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
layer
type oxide
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010116559.2A
Other languages
English (en)
Other versions
CN101800250A (zh
Inventor
及川欣聪
丸山穗高
乡户宏充
河江大辅
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101800250A publication Critical patent/CN101800250A/zh
Application granted granted Critical
Publication of CN101800250B publication Critical patent/CN101800250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

发明的目的在于提供一种备有使用氧化物半导体层且电特性优良的薄膜晶体管的半导体装置。将含有SiOX的In-Sn-O类氧化物半导体层用作沟道形成区，并且为了降低其与由电阻值低的金属材料构成的布线层的接触电阻，在源电极层以及漏电极层与上述含有SiOX的In-Sn-O类氧化物半导体层之间设置源区或漏区。源区或漏区以及像素区使用同一层的不含有SiOX的In-Sn-O类氧化物半导体层。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种使用氧化物半导体的半导体装置及该半导体装置的制造方法。
背景技术
金属氧化物的种类繁多且用途广。氧化铟作为较普遍的材料被用于液晶显示器等中所需要的透明电极材料。
在金属氧化物中存在呈现半导体特性的金属氧化物。呈现半导体特性的金属氧化物是化合物半导体的一种。化合物半导体是指两种以上的原子结合而形成的半导体。通常，金属氧化物成为绝缘体。但是，已知也存在根据构成金属氧化物的元素的组合而金属氧化物成为半导体的情况。
例如，已知在金属氧化物中，氧化钨、氧化锡、氧化铟、氧化锌等呈现半导体特性。并且，将由这种金属氧化物构成的透明半导体层用作沟道形成区的薄膜晶体管已被公开(参照专利文献1至4、非专利文献1)。
但是，已知金属氧化物不仅有一元氧化物而且还有多元氧化物。例如，属于同系物(homologous compound)的InGaO3(ZnO)m(m：自然数)为公知的材料(参照非专利文献2至4)。
并且，已经确认可以将上述那样的In-Ga-Zn类氧化物用于薄膜晶体管的沟道层(参照专利文献5、非专利文献5以及6)。
[专利文献1]日本专利申请公开昭60-198861号公报
[专利文献2]日本专利申请公开平8-264794号公报
[专利文献3]日本PCT国际申请翻译平11-505377号公报
[专利文献4]日本专利申请公开2000-150900号公报
[专利文献5]日本专利申请公开2004-103957号公报
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，“A ferroelectric transparent thin-film transistor”，Appl.Phys.Lett.，17 June 1996，Vol.68，p.3650-3652
[非专利文献2]M.Nakamura，N.Kimizuka，and T.Mohri，“ThePhase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”，J.Solid State Chem.，1991，Vol.93，p.298-315
[非专利文献3]N.Kimizuka，M.Isobe，and M.Nakamura，“Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System”，J.Solid StateChem.，1995，Vol.116，p.170-178
[非专利文献4]M.Nakamura，N.Kimizuka，T.Mohri，and M.Isobe，″Syntheses and crystal structures of new homologouscompounds，indium iron zinc oxides(InFeO3(ZnO)m)(m：naturalnumber)and related compounds″，KOTAI BUTSURI(SOLID STATEPHYSICS)，1993，Vol.28，No.5，p.317-327
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，and H.Hosono，“Thin-film transistor fabricated insingle-crystalline transparent oxide semiconductor”，SCIENCE，2003，Vol.300，p.1269-1272
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，and H.Hosono，“Room-temperature fabrication oftransparent flexible thin-film transistors using amorphousoxide semiconductors”，NATURE，2004，Vol.432，p.488-492
发明内容
本发明的一个方式的目的在于提供一种使用氧化物半导体层并且具有电特性优良的薄膜晶体管以及像素电极层的显示装置。
为了实现非晶氧化物半导体层，制造将含有氧化硅或氧氮化硅的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层的薄膜晶体管。典型的是，通过使用含有5wt％以上且50wt％以下，优选的是含有10wt％以上且30wt％以下的SiO2的In-Sn-O类氧化物半导体靶进行成膜，并且使In-Sn-O类氧化物半导体层含有阻碍晶化的SiOX(X＞0)，可以实现在薄膜晶体管的栅极电压为尽可能地接近0V的正阈值电压下形成沟道的薄膜晶体管。
对将含有SiOX的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层的薄膜晶体管的电特性进行了计算。以下示出计算模型以及计算条件。
使用Silvaco公司制造的Atlas进行计算，计算模型的结构采用图35所示的反交错结构的薄膜晶体管。栅电极层801(功函数4.7eV)上的栅极绝缘层802是氧氮化硅层(厚度100nm、相对介电常数4.1)，并且具有沟道形成区的半导体层803是In-Sn-O类氧化物半导体层(厚度50nm、电子亲和势4.3eV)，并且布线层804a、804b是In-Sn-O类氧化物半导体层(功函数4.7eV)，并且具有沟道形成区的半导体层803的沟道方向的长度以及沟道方向的宽度为10μm，电子的迁移率为0.1cm2/Vs，空穴的迁移率为0.01cm2/Vs。
半导体层803的导电率如图32所示那样根据施主(载流子)的浓度来算出，并对当导电率为3.9×10-3S/cm、1.6×10-3S/cm、8.8×10-4S/cm、1.3×10-4S/cm、1.7×10-7S/cm、1.9×10-10S/cm、8.0×10-12S/cm时的薄膜晶体管的电特性进行了计算。图33A和33B示出薄膜晶体管的栅极源极间的电压(Vgs[V])以及漏极源极间的电流(Ids/W[A/μm])。另外，图33A中的漏极电压为1V，图33B中的漏极电压为10V，并且在图33A和33B中将各个导电率下的结果使用下述方法进行表示：3.9×10-3S/cm使用倒三角形的点，1.6×10-3S/cm使用由点和线构成的线(alternate long and short dashed line)，8.8×10-4S/cm使用正三角形的点，1.3×10-4S/cm使用虚线，1.7×10-7S/cm使用圆圈点，1.9×10-10S/cm使用实线，8.0×10-12S/cm使用四角形的点。
如图33A和33B所示，当半导体层的导电率为1.6×10-3S/cm以下时可以得到作为薄膜晶体管的开关特性。另外，图34示出薄膜晶体管的阈值电压与导电率的关系。根据图34可知，当半导体层的导电率为1.3×10-4S/cm以下时阈值电压几乎成为0V以下而可以得到常关闭型薄膜晶体管。由此，可以认为：在将含有SiOX的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层的薄膜晶体管中，半导体层的导电率为1.6×10-3S/cm以下即可，更优选为1.3×10-4S/cm以下。
另外，为了减少与由电阻值低的金属材料构成的源电极层或漏电极层之间的接触电阻，在源电极层或漏电极层与上述含有SiOX的In-Sn-O类氧化物半导体层之间形成源区或漏区。源区或漏区的一方使用与像素电极区同一层的薄膜而形成。
源区、漏区以及像素电极区使用不含有SiOX的In-Sn-O类氧化物半导体层。
源电极层或漏电极层使用选自Al、Cr、Ta、Ti、Mo、W中的元素，或者以上述元素为主要成分的合金，或者将上述元素组合的合金膜等。
本说明书所公开的半导体装置的一个方式包括：栅电极层；栅极绝缘层；含有SiOX的第一In-Sn-O类氧化物半导体层；接触于含有SiOX的第一In-Sn-O类氧化物半导体层的源区及漏区；以及像素电极区，其中源区或漏区以及像素电极区为同一层的第二In-Sn-O类氧化物半导体层。
本说明书所公开的半导体装置的一个方式包括：具有绝缘表面的衬底上的栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的含有SiOX的第一In-Sn-O类氧化物半导体层；接触于含有SiOX的第一In-Sn-O类氧化物半导体层的源区以及漏区；以及像素电极区，其中源区或漏区以及像素电极区为同一层的第二In-Sn-O类氧化物半导体层。
在上述结构中，含有SiOX的第一In-Sn-O类氧化物半导体层的导电率为1.6×10-3S/cm以下，优选为1.3×10-4S/cm以下。另外，作为含有SiOX的第一In-Sn-O类氧化物半导体层，利用使用含有5wt％以上且50wt％以下，优选的是含有10wt％以上且30wt％以下的SiO2的In-Sn-O类氧化物半导体靶的溅射法形成。
另外，用于实现上述结构的本发明的一个方式是一种把半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上利用使用含有5wt％以上且50wt％以下的SiO2的In-Sn-O类氧化物半导体靶的溅射法形成含有SiOX的第一氧化物半导体层；在含有SiOX的第一In-Sn-O类氧化物半导体层上利用使用第二In-Sn-O类氧化物半导体靶的溅射法形成源区、漏区以及像素电极区，其中源区、漏区以及像素电极区使用同一层的第二In-Sn-O类氧化物半导体层形成。
薄膜晶体管的结构不局限于此，还可以制造底栅型薄膜晶体管或顶栅型薄膜晶体管。
另外，在本说明书中的半导体装置是指能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
本发明的一个方式的目的在于提供一种备有使用氧化物半导体层且电特性优良的薄膜晶体管的半导体装置。
附图说明
图1A和1B是说明半导体装置的图；
图2A至和2E是说明半导体装置的制造方法的图；
图3A和3B是说明半导体装置的图；
图4A至4E是说明半导体装置的制造方法的图；
图5A和5B是说明半导体装置的图；
图6A至6E是说明半导体装置的制造方法的图；
图7A和7B是说明半导体装置的图；
图8A和8B是说明半导体装置的图；
图9A和9B是说明半导体装置的图；
图10A和10B是说明半导体装置的图；
图11A1、11A2、11B1和11B2是说明半导体装置的图；
图12是说明半导体装置的制造方法的图；
图13是说明半导体装置的图；
图14A和14B是说明半导体装置的框图的图；
图15是说明信号线驱动电路的结构的图；
图16是说明信号线驱动电路的工作的时序图；
图17是说明信号线驱动电路的工作的时序图；
图18是说明移位寄存器的结构的图；
图19是说明图18所示的触发器的连接结构的图；
图20是说明半导体装置的像素等效电路的图；
图21A至21C是说明半导体装置的图；
图22A1、22A2和22B是说明半导体装置的图；
图23是说明半导体装置的图；
图24A和24B是说明半导体装置的图；
图25A和25B是说明电子纸的使用方式的例子的图；
图26是示出电子书籍的一例的外观图；
图27A和27B是示出电视装置及数码相框的例子的外观图；
图28A和28B是示出游戏机的例子的外观图；
图29A和29B是示出移动电话机的一例的外观图；
图30是说明半导体装置的图；
图31是说明半导体装置的图；
图32是说明计算结果的图；
图33A和33B是说明计算结果的图；
图34是说明计算结果的图；
图35是说明计算模型的图；
图36A和36B是说明可以用来制造半导体装置的靶的图。
具体实施方式
参照附图对实施方式进行详细说明。但是，其不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，其方式及详细内容在不脱离其宗旨及其范围的情况下可以被变换为各种各样的形式。因此，其不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，在以下说明的结构中，在不同附图中使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略重复说明。
实施方式1
参照图1A和1B以及图2A至2E对半导体装置及半导体装置的制造方法进行说明。
图1A是半导体装置所具有的薄膜晶体管470的平面图，图1B是沿着图1A的线C1-C2的截面图。薄膜晶体管470是反交错型薄膜晶体管，且在具有绝缘表面的衬底400上包括栅电极层401、栅极绝缘层402、含有SiOX的In-Sn-O类氧化物半导体层403、用作源区或漏区的In-Sn-O类氧化物半导体层404、In-Sn-O类氧化物半导体层408以及源电极层或漏电极层405。另外，覆盖薄膜晶体管470地设置有接触于含有SiOX的In-Sn-O类氧化物半导体层403的绝缘膜407。
将含有氧化硅或氧氮化硅的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层。含有SiOX的In-Sn-O类氧化物半导体层403的导电率为1.6×10-3S/cm以下，优选为1.3×10-4S/cm以下。另外，作为含有SiOX的In-Sn-O类氧化物半导体层，利用使用含有5wt％以上且50wt％以下，优选的是含有10wt％以上且30wt％以下的SiO2的In-Sn-O类氧化物半导体靶的溅射法形成。
由电阻值低的金属材料构成的源电极层或漏电极层405与含有SiOX的In-Sn-O类氧化物半导体层403之间的作为源区或漏区而形成的In-Sn-O类氧化物半导体层404降低接触电阻。源区或漏区的一方使用与像素电极区同一层的In-Sn-O类氧化物半导体层408形成。由此，In-Sn-O类氧化物半导体层408兼用作源区或漏区以及像素电极。
In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408使用不含有SiOX的In-Sn-O类氧化物半导体层。In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408由于不含有S i而与含有SiOX的In-Sn-O类氧化物半导体层403大为不同。与含有SiOX的In-Sn-O类氧化物半导体层403相比，In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408可以具有更低的电阻(高导电率)。另外，源区、漏区以及像素电极区还可以使用添加有氮的In-Sn-O类氧化物半导体，例如，可以使用含有氮的In-Sn-O类非单晶膜等。
图2A至2E相当于示出薄膜晶体管470的制造工序的截面图。
在图2A中，在具有绝缘表面的衬底400上设置栅电极层401。也可以将成为基底膜的绝缘膜设置在衬底400与栅电极层401之间。基底膜具有防止来自衬底400的杂质元素的扩散的功能，可以由选自氮化硅膜、氧化硅膜、氮氧化硅膜或氧氮化硅膜中的一种或多种膜的叠层结构形成。至于栅电极层401的材料，可以通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或以这些金属材料为主要成分的合金材料以单层或叠层来形成。
例如，作为栅电极层401的双层叠层结构，优选采用：在铝层上层叠钼层的双层结构；在铜层上层叠钼层的双层结构；或者在铜层上层叠氮化钛层或氮化钽层的双层结构；或者层叠氮化钛层和钼层的双层结构。作为三层叠层结构，优选采用层叠以下层的叠层：钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层。
在栅电极层401上形成栅极绝缘层402。
通过利用等离子体CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层，可以形成栅极绝缘层402。另外，作为栅极绝缘层402，还可以通过使用有机硅烷气体的CVD法而形成氧化硅层。作为有机硅烷气体，可以使用含有硅的化合物，如正硅酸乙酯(TEOS：化学式为Si(OC2H5)4)、四甲基硅烷(TMS：化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)、三(二甲氨基)硅烷(化学式为SiH(N(CH3)2)3)等。
在栅极绝缘层402上依次层叠含有SiOX的In-Sn-O类氧化物半导体膜430、In-Sn-O类氧化物半导体膜431。含有SiOX的In-Sn-O类氧化物半导体膜430、In-Sn-O类氧化物半导体膜431分别通过光刻工序加工成岛状的氧化物半导体层。
另外，在利用溅射法进行含有SiOX的In-Sn-O类氧化物半导体膜430的成膜之前，可以进行引入氩气体来生成等离子体的等离子体处理以去除附着在栅极绝缘层402表面上的尘屑。
在栅极绝缘层402、含有SiOX的In-Sn-O类氧化物半导体膜430以及In-Sn-O类氧化物半导体膜431上形成导电膜432(参照图2C)。
作为导电膜432的材料，可以使用选自Al、Cr、Ta、Ti、Mo、W中的元素，或者以上述元素为主要成分的合金，或者将上述元素组合的合金膜等。另外，还可以使用组合Al(铝)和Nd(钕)或Sc(钪)的合金膜。
通过蚀刻工序对导电膜432进行蚀刻来形成源电极层或漏电极层405(参照图2C)。
在不含有SiOX的In-Sn-O类氧化物半导体膜431上形成掩模435。使用源电极层或漏电极层405以及掩模435对含有SiOX的In-Sn-O类氧化物半导体膜430以及In-Sn-O类氧化物半导体膜431进行蚀刻，形成含有SiOX的In-Sn-O类氧化物半导体层403、In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408(参照图2D)。另外，含有SiOX的In-Sn-O类氧化物半导体层403仅有一部分被蚀刻而成为具有槽部(凹部)的半导体层。In-Sn-O类氧化物半导体膜404用作源区或漏区，In-Sn-O类氧化物半导体膜408用作源区或漏区以及像素电极。
通过上述工序，可以制造将图2E所示的含有SiOX的In-Sn-O类氧化物半导体层403作为沟道形成区的反交错型薄膜晶体管470。另外，除了In-Sn-O类氧化物半导体层408的像素电极区上之外，覆盖薄膜晶体管470地形成接触于含有SiOX的In-Sn-O类氧化物半导体层403的绝缘膜407。
绝缘膜407可以使用利用溅射法等形成的氮化硅膜、氧化硅膜或氧氮化硅膜等的单层或它们的叠层。
由此，可以实现具备具有优良电特性的薄膜晶体管以及像素电极层的半导体装置。
实施方式2
这里，使用图3A和3B以及图4A至图4E示出在实施方式1中具有设置有沟道保护层的薄膜晶体管的半导体装置的例子。由此，其它的部分可以与实施方式1同样地进行，而对与实施方式1相同部分或具有同样的功能的部分以及工序的重复说明进行省略。
图3A是半导体装置所具有的薄膜晶体管471的平面图，图3B是沿着图3A的线Z1-Z2的截面图。薄膜晶体管471是反交错型的薄膜晶体管并且在具有绝缘表面的衬底400上包括栅电极层401、栅极绝缘层402、含有SiOX的In-Sn-O类氧化物半导体层403、沟道保护层409、用作源区或漏区的In-Sn-O类氧化物半导体层404、In-Sn-O类氧化物半导体层408以及源电极层或漏电极层405。另外，覆盖薄膜晶体管471地设置有绝缘膜407。绝缘膜407形成在除了In-Sn-O类氧化物半导体层408的像素电极区之外的区域上。
在本实施方式的薄膜晶体管471中，含有SiOX的In-Sn-O类氧化物半导体层403的沟道形成区上设置有沟道保护层409。因为沟道保护层409用作蚀刻停止层，所以In-Sn-O类氧化物半导体层403不被蚀刻。
作为沟道保护层409，可以使用无机材料(氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝等)。可以使用溅射法作用其制造方法。
将含有氧化硅或氧氮化硅的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层。含有SiOX的In-Sn-O类氧化物半导体层403的导电率为1.6×10-3S/cm以下，优选为1.3×10-4S/cm以下。另外，作为含有SiOX的In-Sn-O类氧化物半导体层，利用使用含有5wt％以上且50wt％以下，优选的是含有10wt％以上且30wt％以下的SiO2的In-Sn-O类氧化物半导体靶的溅射法形成。
由电阻值低的金属材料构成的源电极层或漏电极层405与含有SiOX的In-Sn-O类氧化物半导体层403之间作为源区或漏区而形成的In-Sn-O类氧化物半导体层404降低接触电阻。源区或漏区的一方使用与像素电极区同一层的In-Sn-O类氧化物半导体层408形成。由此，In-Sn-O类氧化物半导体层408兼用作源区或漏区以及像素电极。
In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408使用不含有SiOX的In-Sn-O类氧化物半导体层。
图4A至4E相当于示出薄膜晶体管471的制造工序的截面图。
在图4A中，在具有绝缘表面的衬底400上设置栅电极层401。还可以将成为基底膜的绝缘膜设置在衬底400与栅电极层401之间。
在栅电极层401上形成栅极绝缘层402。
在栅极绝缘层402上形成含有SiOX的In-Sn-O类氧化物半导体层403以及沟道保护层409。含有SiOX的In-Sn-O类氧化物半导体层403以及沟道保护层409分别通过光刻工序加工成岛状。
在栅极绝缘层402、含有SiOX的In-Sn-O类氧化物半导体层403以及沟道保护层409上，形成In-Sn-O类氧化物半导体膜431以及导电膜432(参照图4B)。
通过蚀刻工序对导电膜432进行蚀刻来形成源电极层或漏电极层405(参照图4C)。
在不含有SiOX的In-Sn-O类氧化物半导体膜431上形成掩模435。使用源电极层或漏电极层405以及掩模435对In-Sn-O类氧化物半导体膜431进行蚀刻，形成In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408(参照图4D)。In-Sn-O类氧化物半导体层404用作源区或漏区，In-Sn-O类氧化物半导体层408用作源区或漏区以及像素电极。
通过上述工序，可以制造将图4E所示的含有SiOX的In-Sn-O类氧化物半导体层403用作沟道形成区的反交错型薄膜晶体管470。另外，除了In-Sn-O类氧化物半导体层408的像素电极区上之外，覆盖薄膜晶体管470地形成接触于沟道保护层409的绝缘膜407。
由此，可以实现具备具有优良电特性的薄膜晶体管以及像素电极层的半导体装置。
实施方式3
参照图5A和5B以及图6A至6E对半导体装置及半导体装置的制造方法的其它的例子进行说明。
图5A是半导体装置所具有的薄膜晶体管460的平面图，图5B是沿着图5A的线D1-D2的截面图。薄膜晶体管460是底栅型薄膜晶体管并且在具有绝缘表面的衬底400上包括栅电极层401、栅极绝缘层402、源电极层或漏电极层405、用作源区或漏区的In-Sn-O类氧化物半导体层404、In-Sn-O类氧化物半导体层408以及含有SiOX的In-Sn-O类氧化物半导体层403。另外，覆盖薄膜晶体管460地设置有接触于含有SiOX的In-Sn-O类氧化物半导体层403的绝缘膜407。绝缘膜407形成在除了In-Sn-O类氧化物半导体层408的像素电极区之外的区域上。
在薄膜晶体管460中，在所有含有薄膜晶体管460的区域中存在栅极绝缘层402，并且在栅极绝缘层402与具有绝缘表面的衬底400之间设置有栅电极层401。在栅极绝缘层402上设置有源电极层或漏电极层405、In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408。并且，在栅电极层402、源电极层或漏电极层405、In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408上设置有含有SiOX的In-Sn-O类氧化物半导体层403。另外，虽然未图示，在栅极绝缘层402上有源电极层或漏电极层405与布线层，该布线层延伸在含有SiOX的In-Sn-O类氧化物半导体层403的外周部的外侧。
将含有氧化硅或氧氮化硅的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层。含有SiOX的In-Sn-O类氧化物半导体层403的导电率为1.6×10-3S/cm以下，优选为1.3×10-4S/cm以下。另外，作为含有SiOX的In-Sn-O类氧化物半导体层，利用使用含有5wt％以上且50wt％以下，优选的是含有10wt％以上且30wt％以下的SiO2的In-Sn-O类氧化物半导体靶的溅射法形成。
由电阻值低的金属材料构成的源电极层或漏电极层405与含有SiOX的In-Sn-O类氧化物半导体层403之间作为源区或漏区而形成的In-Sn-O类氧化物半导体层404降低接触电阻。源区或漏区的一方使用与像素电极区同一层的In-Sn-O类氧化物半导体层408形成。由此，In-Sn-O类氧化物半导体层408兼用作源区或漏区以及像素电极。
In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408使用不含有SiOX的In-Sn-O类氧化物半导体层。
图6A至6E相当于示出薄膜晶体管460的制造工序的截面图。
在具有绝缘表面的衬底400上设置栅电极层401。还可以将成为基底膜的绝缘膜设置在衬底400与栅电极层401之间。
在栅电极层401上形成栅极绝缘层402。接着，在栅极绝缘层452上形成源电极层或漏电极层405(参照图6A)。
形成In-Sn-O类氧化物半导体膜并通过光刻工序形成岛状的In-Sn-O类氧化物半导体膜451、452(参照图6B)。
接着，在In-Sn-O类氧化物半导体膜451、452上形成含有SiOX的In-Sn-O类氧化物半导体膜450(参照图6C)。
通过光刻工序对含有SiOX的In-Sn-O类氧化物半导体膜450进行蚀刻加工，以形成岛状的含有SiOX的In-Sn-O类氧化物半导体层403(参照图6D)。在进行In-Sn-O类氧化物半导体膜450的蚀刻工序时，In-Sn-O类氧化物半导体膜451、452也被部分地蚀刻，而成为In-Sn-O类氧化物半导体层404、In-Sn-O类氧化物半导体层408。
通过上述工序，可以制造将图6E所示的含有SiOX的In-Sn-O类氧化物半导体层403用作沟道形成区的反交错型薄膜晶体管460。另外，除了In-Sn-O类氧化物半导体层408的像素电极区上之外，覆盖薄膜晶体管460地形成接触于含有SiOX的In-Sn-O类氧化物半导体层403的绝缘膜407。
由此，可以实现具备具有优良电特性的薄膜晶体管以及像素电极层的半导体装置。
实施方式4
这里，参照图7A和7B对顶栅型半导体装置的例子进行说明。
图7A是半导体装置所具有的薄膜晶体管480的平面图，图7B是沿着图7A的线X1-X2的截面图。薄膜晶体管480是顶栅型薄膜晶体管并且在具有绝缘表面的衬底400上包括源电极层或漏电极层405、接触于源电极层或漏电极层405的用作源区或漏区的In-Sn-O类氧化物半导体层404、In-Sn-O类氧化物半导体层408、接触于In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408的含有SiOX的In-Sn-O类氧化物半导体层403、栅极绝缘层402以及栅电极层401。另外，覆盖薄膜晶体管480地设置有绝缘膜407。绝缘膜407以及栅极绝缘层402形成在除了In-Sn-O类氧化物半导体层408的像素电极区之外的区域上。
在薄膜晶体管480中，在源电极层或漏电极层405、In-Sn-O类氧化物半导体层404、In-Sn-O类氧化物半导体层408以及含有SiOX的In-Sn-O类氧化物半导体层403上形成栅极绝缘层402，在栅极绝缘层402上的与In-Sn-O类氧化物半导体层404、In-Sn-O类氧化物半导体层408以及含有SiOX的In-Sn-O类氧化物半导体层403重叠的区域上设置栅电极层401。
将含有氧化硅或氧氮化硅的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层。含有SiOX的In-Sn-O类氧化物半导体层403的导电率为1.6×10-3S/cm以下，优选为1.3×10-4S/cm以下。另外，作为含有SiOX的In-Sn-O类氧化物半导体层，利用使用含有5wt％以上且50wt％以下，优选的是含有10wt％以上且30wt％以下的SiO2的In-Sn-O类氧化物半导体靶的溅射法形成。
由电阻值低的金属材料构成的源电极层或漏电极层405与含有SiOX的In-Sn-O类氧化物半导体层403之间作为源区或漏区而形成的In-Sn-O类氧化物半导体层404降低接触电阻。源区或漏区的一方使用与像素电极区同一层的In-Sn-O类氧化物半导体层408形成。由此，In-Sn-O类氧化物半导体层408兼用作源区或漏区以及像素电极。
In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408使用不含有SiOX的In-Sn-O类氧化物半导体层。
由此，可以实现具备具有优良电特性的薄膜晶体管以及像素电极层的半导体装置。
实施方式5
这里，参照图8A和8B对顶栅型的半导体装置的其它例子进行说明。
图8A是半导体装置所具有的薄膜晶体管481的平面图，图8B是沿着图8A的线V1-V2的截面图。薄膜晶体管481是顶栅型薄膜晶体管并且在具有绝缘表面的衬底400上包括含有SiOX的In-Sn-O类氧化物半导体层403、接触于含有SiOX的In-Sn-O类氧化物半导体层403的用作源区或漏区的In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408、接触于In-Sn-O类氧化物半导体层404的源电极层或漏电极层405、栅极绝缘层402以及栅电极层401。另外，覆盖薄膜晶体管481地设置有绝缘膜407。绝缘膜407以及栅极绝缘层402形成在除了In-Sn-O类氧化物半导体层408的像素电极区之外的区域上。
在薄膜晶体管481中，在含有SiOX的In-Sn-O类氧化物半导体层403、In-Sn-O类氧化物半导体层404、In-Sn-O类氧化物半导体层408以及源电极层或漏电极层405上形成有栅极绝缘层402，在栅极绝缘层402上的与含有SiOX的In-Sn-O类氧化物半导体层403、In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408重叠的区域上设置栅电极层401。
将含有氧化硅或氧氮化硅的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层。含有SiOX的In-Sn-O类氧化物半导体层403的导电率为1.6×10-3S/cm以下，优选为1.3×10-4S/cm以下。另外，作为含有SiOX的In-Sn-O类氧化物半导体层，利用使用含有5wt％以上且50wt％以下，优选的是含有10wt％以上且30wt％以下的SiO2的In-Sn-O类氧化物半导体靶的溅射法形成。
由电阻值低的金属材料构成的源电极层或漏电极层405与含有SiOX的In-Sn-O类氧化物半导体层403之间作为源区或漏区而形成的In-Sn-O类氧化物半导体层404降低接触电阻。源区或漏区的一方使用与像素电极区同一层的In-Sn-O类氧化物半导体层408形成。由此，In-Sn-O类氧化物半导体层408兼用作源区或漏区以及像素电极。
In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408使用不含有SiOX的In-Sn-O类氧化物半导体层。
由此，可以实现具备具有优良电特性的薄膜晶体管以及像素电极层的半导体装置。
实施方式6
图9A和9B以及图10A和10B示出将具有源区或漏区以及像素电极区的In-Sn-O类氧化物半导体层设置在形成在薄膜晶体管上的绝缘层中的开口中的半导体装置。
图9A是半导体装置所具有的薄膜晶体管475的平面图，图9B是沿着图9A中的线Y1-Y2的截面图。薄膜晶体管475是反交错型的薄膜晶体管，并且在具有绝缘表面的衬底400上包括栅电极层401、栅极绝缘层402、含有SiOX的In-Sn-O类氧化物半导体层403、源电极层或漏电极层405、用作源区或漏区的In-Sn-O类氧化物半导体层404、绝缘层410以及In-Sn-O类氧化物半导体层408。
在图9A和9B中，兼用作源区或漏区以及像素电极层的不含有SiOX的In-Sn-O类氧化物半导体层408在形成在绝缘层410中的开口中与薄膜晶体管475的含有SiOX的In-Sn-O类氧化物半导体层403接触，并电连接。
图10A是半导体装置所具有的薄膜晶体管476的平面图，图10B是沿着图9A中的线Y1-Y2的截面图。薄膜晶体管476是反交错型的薄膜晶体管，并且在具有绝缘表面的衬底400上包括栅电极层401、栅极绝缘层402、含有SiOX的In-Sn-O类氧化物半导体层403、绝缘层410、源电极层或漏电极层405、用作源区或漏区的In-Sn-O类氧化物半导体层404以及In-Sn-O类氧化物半导体层408。
在图10A和10B中，用作源区或漏区的In-Sn-O类氧化物半导体层404以及兼用作源区或漏区以及像素电极层的不含有SiOX的In-Sn-O类氧化物半导体层408在形成在绝缘层410中的开口中与薄膜晶体管476的含有SiOX的In-Sn-O类氧化物半导体层403接触，并电连接。另外，In-Sn-O类氧化物半导体层404上形成有源电极层或漏电极层405，并且在除了不含有SiOX的In-Sn-O类氧化物半导体层408的像素电极区之外形成有绝缘膜407。
如此，可以在薄膜晶体管上形成用作平坦化绝缘膜的绝缘层之后，形成成为源区、漏区以及像素电极区的In-Sn-O类氧化物半导体层。
作为平坦化绝缘膜，可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂等的有机材料。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。
另外，硅氧烷基树脂相当于以硅氧烷基材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷基树脂还可以使用有机基(例如烷基或芳基)或氟基作为取代基。此外，有机基也可以包括氟基。
对于平坦化绝缘膜的形成方法没有特别的限制，而可以根据其材料利用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。
在本实施方式中，虽然示出使用实施方式1所示的薄膜晶体管的例子，但是本实施方式不局限于此，而还可以与其它的实施方式所记载的结构适当地组合来实施。
由此，可以实现具备具有优良电特性的薄膜晶体管以及像素电极层的半导体装置。
实施方式7
在本实施方式中，参照图11A1、11A2、11B1和11B2至图13以及图31对栅电极的宽度与实施方式1不同的薄膜晶体管的一个例子进行说明。
图13是具有薄膜晶体管170的半导体装置的平面图，图12是沿着图13中的线A1-A2、B1-B2的截面图。薄膜晶体管170是反交错型薄膜晶体管，且在具有绝缘表面的衬底100上包括栅电极层101、栅极绝缘层102、含有SiOX的In-Sn-O类氧化物半导体层103、用作源区或漏区的In-Sn-O类氧化物半导体层104、In-Sn-O类氧化物半导体层110以及源电极层或漏电极层105。另外，覆盖薄膜晶体管170地设置有接触于含有SiOX的In-Sn-O类氧化物半导体层103的保护绝缘层107。
将含有氧化硅或氧氮化硅的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层。含有SiOX的In-Sn-O类氧化物半导体层103的导电率为1.6×10-3S/cm以下，优选为1.3×10-4S/cm以下。另外，作为含有SiOX的In-Sn-O类氧化物半导体层，利用使用含有5wt％以上且50wt％以下，优选的是含有10wt％以上且30wt％以下的SiO2的In-Sn-O类氧化物半导体靶的溅射法形成。
由电阻值低的金属材料构成的源电极层或漏电极层105与含有SiOX的In-Sn-O类氧化物半导体层103之间作为源区或漏区而形成的In-Sn-O类氧化物半导体层104降低接触电阻。源区或漏区的一方使用与像素电极区同一层的In-Sn-O类氧化物半导体层110形成。由此，In-Sn-O类氧化物半导体层110兼用作源区或漏区以及像素电极。
In-Sn-O类氧化物半导体层104以及In-Sn-O类氧化物半导体层110使用不含有SiOX的In-Sn-O类氧化物半导体层。In-Sn-O类氧化物半导体层104以及In-Sn-O类氧化物半导体层110由于不含有SiOX而与含有SiOX的In-Sn-O类氧化物半导体层103大为不同。与含有SiOX的In-Sn-O类氧化物半导体层103相比，In-Sn-O类氧化物半导体层104以及In-Sn-O类氧化物半导体层110可以具有更低的电阻(高导电率)。另外，源区、漏区以及像素电极区还可以使用添加有氮的In-Sn-O类氧化物半导体，例如，可以使用含有氮的In-Sn-O类非单晶膜等。
薄膜晶体管170在图12的半导体装置中用作像素部的开关元件，以下对制造该半导体装置的例子进行说明。
在具有绝缘表面的衬底100上形成导电层。可以将钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底用作具有绝缘表面的衬底100。
接着，对导电层进行光刻工序，来形成抗蚀剂掩模，并根据蚀刻去除不需要的部分，以形成布线以及电极(含有栅电极层101的栅极布线、电容布线108以及第一端子121)。
至于含有栅电极层101的栅极布线和电容布线108、端子部的第一端子121，作为导电材料可以使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的金属材料或以这些金属材料为主要成分的合金材料以单层或叠层来形成。或者，还可以使用铝(Al)、铜(Cu)或以其为主要成分的合金材料。
例如，作为栅电极层101的双层结构，优选采用：在铝层上层叠钼层的双层结构；在铜层上层叠钼层的双层结构；或者在铜层上层叠氮化钛层或氮化钽层的双层结构；或者层叠氮化钛层和钼层的双层结构。另外，还可以在含有Ca的铜层上层叠成为阻挡层的含有Ca的氧化铜层、或在含有Mg的铜层上层叠成为阻挡层的含有Mg的氧化铜层。此外，作为三层叠层结构，优选采用以下叠层：钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层。
接着，在栅电极层101的整个面上形成栅极绝缘层102。栅极绝缘层102利用溅射法、PCVD法等并以50nm至400nm的厚度形成。
例如，通过溅射法并以100nm的厚度形成氧化硅膜作为栅极绝缘层102。当然，栅极绝缘层102不局限于这种氧化硅膜，也可以使用由氧氮化硅膜、氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氧化钽膜等的其他绝缘膜构成的单层或叠层。当采用叠层时，例如，可以利用PCVD法形成氮化硅膜并在其上利用溅射法形成氧化硅模。另外，当使用氧氮化硅膜或氮化硅膜等作用栅极绝缘层102时，可以防止来自玻璃衬底的杂质例如钠等扩散而进入到之后形成在上方的氧化物半导体中。
接着，在栅极绝缘层102上形成含有SiOX的In-Sn-O类氧化物半导体膜。含有SiOX的In-Sn-O类氧化物半导体膜利用使用含有5wt％以上且50wt％以下，优选的是含有10wt％以上且30wt％以下的SiO2的In-Sn-O类氧化物半导体靶的溅射法形成。通过使In-Sn-O类氧化物半导体含有SiOX，容易使形成的含有SiOX的In-Sn-O类氧化物半导体非晶化。通过使用通过光刻工序而形成的抗蚀剂掩模对含有SiOX的In-Sn-O类氧化物半导体膜进行蚀刻，来形成含有SiOX的In-Sn-O类氧化物半导体层。含有SiOX的In-Sn-O类氧化物半导体层103的导电率为1.6×10-3S/cm以下，优选为1.3×10-4S/cm以下。
接着，使用不含有SiOX的In-Sn-O类氧化物半导体靶并利用溅射法形成不含有SiOX的In-Sn-O类氧化物半导体膜。通过使用通过光刻工序而形成的抗蚀剂掩模对不含有SiOX的In-Sn-O类氧化物半导体膜进行蚀刻，来形成不含有SiOX的In-Sn-O类氧化物半导体层。
作为溅射法，有作为溅射用电源使用高频电源的RF溅射法、DC溅射法，并还有以脉冲的方式提供偏压的脉冲DC溅射法。在形成绝缘膜的情况下主要采用RF溅射法，而在形成金属膜的情况下主要采用DC溅射法。
另外，也有可以设置材料不同的多个靶的多元溅射装置。多元溅射装置既可以在同一反应室中层叠形成不同的材料膜，又可以在同一反应室中同时对多种材料进行放电而进行成膜。
另外，也有使用磁控管溅射法的溅射装置和使用ECR溅射法的溅射装置：在使用磁控管溅射法的溅射装置中，在处理室内部具备磁铁机构；而在使用ECR溅射法的溅射装置中，不使用辉光放电而利用使用微波产生的等离子体。
另外，作为使用溅射法的成膜方法，还有反应溅射法、偏压溅射法：在反应溅射法中，当进行成膜时使靶物质和溅射气体成分起化学反应而形成这些化合物薄膜；而在偏压溅射法中，当进行成膜时对衬底也施加电压。
含有SiO2的In-Sn-O类氧化物半导体层、In-Sn-O类氧化物半导体层可以利用使用含有SiO2的In-Sn-O类氧化物半导体靶或In-Sn-O类氧化物半导体靶的溅射法来形成。靶是通过将靶材贴合到垫板(用来贴合靶的衬底)而制成的，但是当对垫板贴合靶时，也可以对靶进行分割以将其结合在一个垫板上。图36A和36B示出将靶分割并将其贴合(结合)的例子。
图36A示出一个例子，其将靶851分割为靶851a、851b、851c、851d四个靶并将其贴合到垫板850上。另外，图36B是将靶分割成更多个的例子，其将靶852分割为852a、852b、852c、852d、852e、852f、852g、852h、852i九个靶并将其贴合到垫板850上。另外，靶的分割数不局限于图36A和36B。通过对靶进行分割，可以缓和将其贴合到垫板时的垫板的翘曲。像这样被分割的靶，尤其适合用于当在大面积的衬底上形成上述薄膜时所需要的大型化的靶。当然，也可以对一个垫板贴合一个靶。
作为蚀刻，可以使用干蚀刻或湿蚀刻。
作为干蚀刻，可以使用平行平板型RIE(反应离子蚀刻)方法、ICP(感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈形电极的电功率大小、施加到基板侧上电极的电功率大小、基板侧上电极的温度等)，以便蚀刻为所希望加工的形状。
作为用于湿蚀刻的蚀刻剂，可以使用磷酸、醋酸和硝酸的混合溶液、氨水过氧化氢混合物(过氧化氢∶氨∶水＝5∶2∶2)等等。另外，还可以使用ITO-07N(日本关东化学株式会社制造)。
湿蚀刻之后的蚀刻剂与被蚀刻材料一起通过清洗被去除。还可以对包含有被去除的材料的蚀刻液的废液进行纯化而对包含的材料进行再利用。通过从该蚀刻后的废液中回收氧化物半导体层中所包含的铟等的材料而进行再利用，从而可有效利用资源并降低成本。
根据材料适当地调节蚀刻条件(蚀刻液、蚀刻时间、温度等)，以蚀刻成所希望的加工形状。
接着，进行光刻工序，形成抗蚀剂掩模，并通过蚀刻去除不需要的部分(栅极绝缘层的一部分)，而形成到达由与栅电极层相同材料形成的布线或电极层的接触孔。该接触孔是为了用于与之后形成的导电膜连接而形成的。例如，在驱动电路部中，在形成与栅电极层和源电极层或漏电极层直接接触的薄膜晶体管、与端子部的栅极布线电连接的端子的情况下形成接触孔。
接着，含有SiOX的In-Sn-O类氧化物半导体层以及不含有SiOX的In-Sn-O类氧化物半导体层上利用溅射法或真空蒸镀法形成有金属材料构成的导电膜。
作为导电材料，可以举出选自Al、Cr、Ta、Ti、Mo、W、Nd、Sc的元素、或以上述元素为主要成分的合金、或组合有上述元素的合金膜等。
例如，作为导电膜可以采用钛膜的单层结构、或在铝膜上层叠钛膜的两层结构等。此外，还可采用三层结构：形成Ti膜，在Ti膜上叠置包括Nd的铝膜(Al-Nd膜)，并在其上再形成Ti膜。导电膜还可以采用含有硅的铝膜的单层结构。
接着，进行光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成连接于源电极层或漏电极层105、第二端子122、第一端子121的导电层128。另外，第二端子与源极布线(包括源电极层或漏电极层105的源极布线)电连接。
进行光刻工序以在含有SiOX的In-Sn-O类氧化物半导体层上形成抗蚀剂掩模。使用掩模对含有SiOX的In-Sn-O类氧化物半导体层以及In-Sn-O类氧化物半导体层进行蚀刻，来形成含有SiOX的In-Sn-O类氧化物半导体层103、In-Sn-O类氧化物半导体层104、In-Sn-O类氧化物半导体层110。另外，含有SiOX的In-Sn-O类氧化物半导体层103仅有一部分被蚀刻而成为具有槽部(凹部)的半导体层。In-Sn-O类氧化物半导体层用作源区或漏区，In-Sn-O类氧化物半导体层110用作源区或漏区以及像素电极。
通过上述工序，可以制造以下半导体装置，该半导体装置在像素部中包括将含有SiOX的In-Sn-O类氧化物半导体层103用作沟道形成区的薄膜晶体管170，并且将不含有SiOX的In-Sn-O类氧化物半导体层用作像素电极。另外，图13相当于该阶段的平面图。
另外，通过使用利用多色调掩模形成的具有多种厚度(通常为两种厚度)的抗蚀剂掩模，可以减少抗蚀剂掩模的数量，因此可简化工序并降低成本。
接着，形成覆盖薄膜晶体管170的保护绝缘膜107。保护绝缘层107可以使用利用溅射法等形成的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜或氧化钽膜等。
接着，进行光刻工序，形成抗蚀剂掩模，通过保护绝缘层107的蚀刻，使In-Sn-O类氧化物半导体层110的像素电极区露出。此外，通过该蚀刻还形成到达第二端子122的接触孔以及到达导电层128的接触孔。
与第一端子121直接连接的导电层128成为用作栅极布线的输入端子的连接端子电极。第二端子122是用作源极布线的输入端子的连接端子电极。
另外，图11A1和11A2分别示出该阶段的栅极布线端子部的平面图和截面图。图11A1相当于沿着图11A2中的线E1-E2的截面图。在图11A1中，被除去保护绝缘膜154而露出的导电膜153是用作输入端子的连接端子电极。另外，在图11A1中，在端子部中，由与栅极布线相同材料形成的第一端子151与由与源极布线相同材料形成的导电层153连接并导通。另外，图12所示的透明导电层128与第一端子121所接触的部分，对应于图11A1的透明导电层153与第一端子151所接触的部分。
另外，图11B1和11B2分别示出与图12所示的源极布线端子部相异的源极布线端子部的平面图和截面图。另外，图11B1相当于沿着图11B2中的线F1-F2的截面图。在图11B1中，被除去保护绝缘膜154而露出的第二端子150是用作输入端子的连接端子电极。另外，在图11B1中，在端子部中，由与栅极布线相同材料形成的电极层156，在与源极布线电连接的第二端子150的下方隔着栅极绝缘层152重叠。电极层156不与第二端子150电连接，通过将电极层156设定为与第二端子150不同的电位，例如浮置、GND、0V等，可以形成防止杂波的电容或防止静电的电容。
对应于像素密度设置多个栅极布线、源极布线以及电容布线。另外，在端子部中，排列多个与栅极布线同电位的第一端子、与源极布线同电位的第二端子、与电容布线同电位的第三端子等而配置。各个端子的数目，可以分别设定为任意的数目，实施者可以适当地作出决定。
如此，可以完成具有底栅型的n沟道型薄膜晶体管的薄膜晶体管170、像素电极以及存储电容的像素部以及端子部。另外，还可以在同一衬底上形成驱动电路。并且，通过将上述像素薄膜晶体管部和存储电容分别对应于每个像素以矩阵状配置而形成像素部，可以形成用来制造有源矩阵型的显示装置的一个衬底。在本说明书中，为了方便将该衬底称为有源矩阵衬底。
当制造有源矩阵型的液晶显示装置时，在有源矩阵衬底与设置有对置电极的对置衬底之间设置液晶层，将有源矩阵衬底与对置衬底固定。另外，将与设置在对置衬底上的对置电极电连接的共同电极设置在有源矩阵衬底上，并将与共同电极电连接的第四端子设置在端子部。该第四端子是用来将共同电极设定为固定电位，例如设定为GND、0V等的端子。
另外，本发明不局限于图13的像素结构，图31示出与图13不同的平面图的例子。图31中不设置电容布线，而是像素电极区与相邻的像素的栅极布线隔着保护绝缘膜以及栅极绝缘层重叠的存储电容的例子，此时，可以省略电容布线以及与电容布线连接的第三端子。另外，在图31中，与图13相同的部分使用相同的附图标记进行说明。
在有源矩阵型的液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形成显示图案。具体地通过对选择的像素电极以及对应于该像素电极的对置电极之间施加电压，配置在像素电极与对置电极之间的液晶层进行光学调制，该光学调制作为显示图案被观察者确认。
当液晶显示装置显示运动图像时，由于液晶分子本身响应较慢，所以存在出现余像或出现运动图像模糊的问题。为了改善液晶显示装置的运动图像特性，有被称为插黑的驱动技术，该插黑是指每隔一个帧地进行整个画面的黑色显示的技术。
另外，还有一种被称为倍速驱动的驱动技术，该倍速驱动是指通过将垂直同步频率设定为通常的1.5倍，优选为2倍以上，来改善运动图像特性。
另外，为了改善液晶显示装置的运动图像特性，还有一种作为背光灯，使用多个LED(发光二极管)光源或多个EL光源等构成面光源，将构成面光源的各个光源独立地在一个帧周期内进行间歇发光驱动的驱动技术。作为面光源，可以使用三种以上的LED或白色发光LED。由于可以独立地控制多个LED，所以可以使LED的发光时序配合液晶层的光学调制的切换时序同步进行。由于该驱动技术可以将LED部分地关断，所以尤其是当显示一个画面中的黑色显示区域的比率高的映像时，可以实现低耗电量。
通过组合上述驱动技术，可以比现有液晶显示装置进一步改善液晶显示装置的运动图像特性等的显示特性。
通过形成使用氧化物半导体的薄膜晶体管，可以降低制造成本。
本实施方式可以与其他的实施方式所记载的结构适当地组合而实施。
实施方式8
在半导体装置的一个例子的显示装置中，以下对至少在同一衬底上制造驱动电路的一部分和配置在像素部中的薄膜晶体管的例子进行说明。
配置在像素部的薄膜晶体管包括用作具有沟道形成区的半导体层的含有SiOX的In-Sn-O类氧化物半导体层、以及用作源区以及漏区的不含有SiOX的In-Sn-O类氧化物半导体层，并且其根据实施方式1至7而形成。另外，由于实施方式1至7所示的薄膜晶体管为n沟道型TFT，所以将驱动电路中的可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。
图14A示出半导体装置的一个例子的有源矩阵型液晶显示装置的框图的一个例子。图14A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择的像素的视频信号输入的信号线驱动电路5303。
此外，实施方式1至7所示的薄膜晶体管是n沟道型TFT，参照图15说明由n沟道型TFT构成的信号线驱动电路。
图15所示的信号线驱动电路包括：驱动器IC5601；开关群5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关群5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关群5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关群5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至布线5621_M中任一个)分别通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
另外，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
另外，驱动器IC5601优选形成在单晶衬底上。再者，开关群5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通过FPC等连接驱动器IC5601和开关群5602_1至5602_M。
接着，参照图16的时序图说明图15所示的信号线驱动电路的工作。另外，图16的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图15的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图16相同的工作。
另外，图16的时序图示出第J列布线5621_J分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
另外，图16的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通·截止的时序5703a、第二薄膜晶体管5603b的导通·截止的时序5703b、第三薄膜晶体管5603c的导通·截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
另外，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，对布线5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-1，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj+1。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-1、Data_j、Data_j+1。
如图16所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，图15的信号线驱动电路通过将一个栅极选择期间分割为三个而可以在一个栅极选择期间中将视频信号从一个布线5621输入到三个信号线。因此，图15的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，图15的信号线驱动电路可以提高可靠性、成品率等。
另外，只要能够如图15所示，将一个栅极选择期间分割为多个子选择期间，并在多个子选择期间的每一个中从某一个布线分别将视频信号输入到多个信号线，就不限制薄膜晶体管的配置、数量及驱动方法等。
例如，当在三个以上的子选择期间的每一个期间中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用于控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一个例子，也可以如图17的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图17的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通·截止的时序5803a、第二薄膜晶体管5603b的导通·截止的时序5803b、第三薄膜晶体管5603c的导通·截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图17所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，因为应用图17的时序图的图15的信号线驱动电路可以通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。另外，在图17中，使用相同的附图标记来表示与图16相同的部分，而省略对于相同的部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接有一条线用的像素的晶体管的栅电极。而且，由于需要将一条线用的像素的晶体管一齐导通，因此使用能够产生大电流的缓冲器。
参照图18和图19说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图18示出移位寄存器的电路结构。图18所示的移位寄存器由触发器5701_1至5701_n多个触发器构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图18的移位寄存器的连接关系。在图18的移位寄存器的第i级触发器5701_i(触发器5701_1至5701_n中任一个)中，图19所示的第一布线5501连接到第七布线5717_i-1，图19所示的第二布线5502连接到第七布线5717_i+1，图19所示的第三布线5503连接到第七布线5717_i，并且图19所示的第六布线5506连接到第五布线5715。
此外，在奇数级的触发器中图19所示的第四布线5504连接到第二布线5712，在偶数级的触发器中其连接到第三布线5713，并且图19所示的第五布线5505连接到第四布线5714。
但是，第一级触发器5701_1的图19所示的第一布线5501连接到第一布线5711，而第n级触发器5701_n的图19所示的第二布线5502连接到第六布线5716。
另外，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，图19示出图18所示的触发器的详细结构。图19所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。另外，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅极-源极间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。
接着，下面示出图18所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，并且第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
另外，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部分为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极及第八薄膜晶体管5578的第二电极的连接部作为节点5544。
另外，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
此外，也可以仅使用实施方式1所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，实施方式1所示的n沟道型TFT利用源区或漏区减少寄生电容，因此频率特性(称为f特性)高。例如，由于可以使使用实施方式6所示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用于驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用于驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。另外，通过多个扫描线驱动电路向同一扫描线输出信号，有利于显示装置的大型化。
此外，在制造半导体装置的一个例子的有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图14B示出有源矩阵型发光显示装置的框图的一例。
图14B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
在输入到图14B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用区域灰度法或时间灰度法进行灰度级显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度级显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度级显示。
因为发光元件的响应速度比液晶元件等快，所以与液晶元件相比适合于时间灰度法。在具体地采用时间灰度法进行显示的情况下，将一个帧周期分割为多个子帧周期。然后，根据视频信号，在各子帧周期中使像素的发光元件处于发光或非发光状态。通过将一个帧周期分割为多个子帧周期，可以利用视频信号控制在一个帧周期中像素实际上发光的期间的总长度，并可以显示灰度级。
另外，在图14B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个开关TFT时，使用第一扫描线驱动电路5402生成输入到一个开关TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一个开关TFT的栅极布线的第二扫描线的信号。但是，也可以共同使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，也可以使用多个扫描线驱动电路分别生成输入到多个第一扫描线的所有信号。
此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用实施方式1至7所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、耗电量比其他的显示装置小、可形成为薄且轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施加电场使微囊中的粒子互相向相反方向移动，以仅显示集合在一方的粒子的颜色。另外，第一粒子或第二粒子包含染料，且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中，介电常数高的物质移动到高电场区。电泳显示器不需要液晶显示装置所需的偏振片和对置衬底，从而可以使其厚度和重量减少一半。
将在溶剂中分散有上述微囊的溶液称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊以使微囊夹在两个电极之间，而完成有源矩阵型显示装置，通过对微囊施加电场可以进行显示。例如，可以使用根据下述薄膜晶体管而得到的有源矩阵衬底，该薄膜晶体管包括用作具有沟道形成区的半导体层的含有SiOX的In-Sn-O类氧化物半导体层、以及用作源区以及漏区的不含有SiOX的In-Sn-O类氧化物半导体层，并且其根据实施方式1至7而形成。
此外，作为微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
通过上述工序，可以制造作为半导体装置可靠性高的显示装置。
本实施方式可以与其他的实施方式所记载的结构适当地组合而实施。
实施方式9
可以通过制造薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路来制造具有显示功能的半导体装置(也称为显示装置)。此外，可以将使用薄膜晶体管的驱动电路的一部分或整体一体形成在与像素部同一衬底上，来形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范围内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)元件、有机EL元件等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，关于在制造该显示装置的过程中相当于显示元件完成之前的一个方式的元件衬底，该元件衬底在多个像素中分别具备用于将电流供给到显示元件的单元。
另外，本说明书中的显示装置是指图像显示器件、显示器件、或光源(包括照明装置)。另外，显示装置还包括安装有连接器诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(Tape AutomatedBonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板设置于TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
参照图22A1、22A2和22B说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图22A1和22A2是一种面板的平面图，其中利用密封材料4005将形成在第一衬底4001上的实施方式1所示的薄膜晶体管4010和4011，及液晶元件4013密封在第一衬底4001和第二衬底4006之间。薄膜晶体管4010和4011分别包括用作具有沟道形成区的半导体层的含有SiOx的In-Sn-O类氧化物半导体层以及用作源区及漏区的不含有SiOx的In-Sn-O类氧化物半导体层。图22B相当于沿着图22A1和22A2的线M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另外准备的衬底上。
另外，对于另外形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图22A1是通过COG方法安装信号线驱动电路4003的例子，而图22A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图22B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。
薄膜晶体管4010、4011可以使用包括用作具有沟道形成区的半导体层的含有SiOx的In-Sn-O类氧化物半导体层以及用作源区及漏区的不含有SiOx的In-Sn-O类氧化物半导体层的实施方式1所示的薄膜晶体管。另外还可以使用实施方式2至7所示的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的用作像素电极层的不含有SiOx的In-Sn-O类氧化物半导体层4030兼用作薄膜晶体管4010的源区或漏区并且将薄膜晶体管4010与液晶元件4013电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。不含有SiOx的In-Sn-O类氧化物半导体层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。另外，不含有SiOx的In-Sn-O类氧化物半导体层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
另外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF薄膜或聚酯薄膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制不含有SiOx的In-Sn-O类氧化物半导体层4030和对置电极层4031之间的距离(单元间隙)而设置的。另外，还可以使用球状间隔物。另外，对置电极层4031电连接到设置在与薄膜晶体管4010同一衬底上的共同电位线。使用共同连接部，可以通过配置在一对衬底间的导电粒子，使对置电极层4031与共同电位线电连接。另外，导电粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示为蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt％以上的手性试剂的液晶组成物用于液晶层4008。包含显示为蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，除了用于透过型液晶显示装置之外，还可以用于反射型液晶显示装置或半透过型液晶显示装置。
另外，虽然在液晶显示装置中示出在衬底的外侧(可见一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑矩阵的遮光膜。
另外，为了降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性，可以在薄膜晶体管上形成用作平坦化绝缘膜或保护膜的绝缘层。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。可以利用溅射法并使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜。虽然示出利用溅射法来形成保护膜的例子，但是并不局限于此而可以使用各种方法形成。
这里，作为保护膜形成叠层结构的绝缘层4020。在此，使用溅射法形成氧化硅膜作为绝缘层4020的第一层。当使用氧化硅膜作为保护膜时，有防止用作源电极层和漏电极层的铝膜的小丘的效果。
另外，形成绝缘层作为保护膜的第二层。在此，使用溅射法形成氮化硅膜作为绝缘层4020的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区中而TFT的电特性变化。
作为平坦化绝缘膜，可以使用如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂等的有机材料。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。
另外，硅氧烷基树脂相当于以硅氧烷基材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷基树脂还可以使用有机基(例如烷基或芳基)或氟基作为取代基。此外，有机基也可以包括氟基。
至于平坦化绝缘膜的形成方法并没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊涂机、帘涂机、刮刀涂布机等来形成。
作为对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另外形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
端子电极4016由与薄膜晶体管4010、4011的源极布线层相同的导电膜形成。
端子电极4016通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图22A1、22A2以及22C中示出另外形成信号线驱动电路4003并将其安装在第一衬底4001的例子，但不局限于该结构。既可以另外形成扫描线驱动电路而安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图23示出使用根据本说明书所公开的制造方法制造的TFT衬底2600来构成用作半导体装置的液晶显示模块的一个例子。
图23是液晶显示模块的一个例子，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、漫射片2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，还可以在偏振片和液晶层之间夹有相位差板的状态下进行层叠。
液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domainVertical Alignment)模式、PVA(垂直取向构型；Patterned VerticalAlignment)模式、ASM(轴对称排列微单元；Axially Symmetric alignedMicro-cell)模式、OCB(光学补偿弯曲；Optically CompensatedBirefringence)模式、FLC(铁电性液晶；Ferroelectric LiquidCrystal)模式、AFLC(反铁电性液晶；Anti Ferroelectric LiquidCrystal)模式等。
通过上述工序，可以制造可靠性高的液晶显示面板作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式10
作为半导体装置示出电子纸的例子。
在图30中，作为半导体装置的例子示出有源矩阵型电子纸。可以与实施方式1所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管581，并且该薄膜晶体管581是包括用作具有沟道形成区的半导体层的含有SiOx的In-Sn-O类氧化物半导体层以及用作源区及漏区的不含有SiOx的In-Sn-O类氧化物半导体层的薄膜晶体管。此外，也可以应用实施方式2至7所示的薄膜晶体管作为本实施方式的薄膜晶体管581。
图30的电子纸是采用扭转球显示方式的显示装置的例子。扭转球显示方式是指一种方法，其中将一个半球表面为黑色而另一半球表面为白色的球形粒子配置在用于显示元件的电极层之间，并在电极层之间产生电位差来控制球形粒子的方向，以进行显示。
设置在衬底580上的薄膜晶体管581是底栅结构的薄膜晶体管，并与兼用作源区或漏区以及像素电极层的不含有SiOx的In-Sn-O类氧化物半导体层587在形成在绝缘层585中的开口中互相接触而电连接。在不含有SiOx的In-Sn-O类氧化物半导体层587和电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a和白色区590b，其周围包括充满了液体的空洞594，并且球形粒子589的周围充满了树脂等的填充材料595(参照图30)。电极层588相当于共同电极(对置电极)。电极层588电连接到设置在与薄膜晶体管581同一衬底580上的共同电位线。使用共同连接部，可以通过配置在一对衬底间的导电粒子，使电极层588与共同电位线电连接。
此外，还可以使用电泳元件来代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带有正电的白色微粒以及带有负电的黑色微粒。当对于设置在像素电极层和共同电极层之间的微囊由像素电极层和共同电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，其耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不给显示部供应电源，也能够保持显示过一次的图像，因此，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发射源，也能够储存显示过的图像。
通过上述工序，可以制造可靠性高的电子纸作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式11
示出发光显示装置的例子作为半导体装置。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)重新结合，发光有机化合物达到激发态，并且当该激发态恢复到基态时，获得发光。根据这种机理，该发光元件被称为电流激发型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有由电介质层夹住发光层并还利用电极夹住该发光层的结构，且其发光机理是利用金属离子的内层电子跃迁的定域型发光。另外，在此使用有机EL元件作为发光元件而进行说明。
图20示出可以使用数字时间灰度级驱动的像素结构的一个例子作为半导体装置的例子。
对可以使用数字时间灰度级驱动的像素的结构以及像素的工作进行说明。这里示出在一个像素中使用两个将含有SiOx的In-Sn-O类氧化物半导体层用作沟道形成区的n沟道型的晶体管的例子。
像素6400包括开关用晶体管6401、驱动用晶体管6402、发光元件6404以及电容元件6403。在开关用晶体管6401中，栅极与扫描线6406连接，第一电极(源电极以及漏电极中的一方)与信号线6405连接，第二电极(源电极以及漏电极的另一方)与驱动用晶体管6402的栅极连接。在驱动用晶体管6402中，栅极通过电容元件6403与电源线6407连接，第一电极与电源线6407连接，第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接。
另外，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。另外，低电源电位是指，以电源线6407所设定的高点源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使发光元件6404产生流过以使发光元件6404发光，以高电源电位与低电源电位的电位差为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动用晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动用晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动用晶体管6402的栅极输入能够使驱动用晶体管6402充分成为导通或截止的两个状态的视频信号。即，驱动用晶体管6402在线形区域进行工作。由于驱动用晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动用晶体管6402的栅极上。另外，对信号线6405施加(电源线电压+驱动用晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图20相同的像素结构。
当进行模拟灰度级驱动时，对驱动用晶体管6402的栅极施加发光元件6404的正向电压+驱动用晶体管6402的Vth以上的电压。发光元件6404的正向电压是指，设定为所希望的亮度时的电压，至少包含正向阈值电压。另外，通过输入使驱动用晶体管6402在饱和区域工作的视频信号，可以使电流流过发光元件6404。为了使驱动用晶体管6402在饱和区域进行工作，将电源线6407的电位设定为高于驱动用晶体管6402的栅极电位。通过将视频信号设定为模拟方式，可以在发光元件6404中产生根据视频信号的电流，而进行模拟灰度级驱动。
另外，图20所示的像素结构不局限于此。例如，还可以对图20所示的像素添加开关、电阻元件、电容元件、晶体管或逻辑电路等。
接着，参照图21A至21C说明发光元件的结构。在此，以驱动用TFT是n型的情况为例子来说明像素的截面结构。可以与实施方式1所示的薄膜晶体管同样地制造用于图21A、21B和21C的半导体装置的驱动用TFT的TFT7001、7011、7021，并且这些TFT是包括用作具有沟道形成区的半导体层的含有SiOx的In-Sn-O类氧化物半导体层以及用作源区及漏区的不含有SiOx的In-Sn-O类氧化物半导体层的薄膜晶体管。此外，也可以应用实施方式2至7所示的薄膜晶体管用作TFT7001、7011、7021。
为了取出发光，发光元件的阳极或阴极的至少一方是透明的即可。而且，在衬底上形成薄膜晶体管及发光元件，并且有如下结构的发光元件，即从与衬底相反的面取出发光的顶部发射、从衬底一侧的面取出发光的底部发射以及从衬底一侧及与衬底相反的面取出发光的双面发射。像素结构可以应用于任何发射结构的发光元件。
参照图21A说明顶部发射结构的发光元件。
在图21A中示出当驱动用TFT的TFT7001为n型且从发光元件7002发射的光穿过到阳极7005一侧时的像素的截面图。在图21A中，发光元件7002的阴极7003和驱动用TFT的TFT7001电连接，在反射膜7006上按顺序层叠有阴极7003、发光层7004、阳极7005。为不含有SiOx的In-Sn-O类氧化物半导体膜的阴极7003兼用作TFT7001的源区或漏区以及像素电极层，并用作发光元件7002的电极。至于反射膜7006，只要是反射光的导电膜，就可以使用各种材料。例如，可以举出Ca、Al、CaF、MgAg、AlLi等。而且，发光层7004可以由单层或多层的叠层构成。在由多层构成时，在为不含有SiOx的In-Sn-O类氧化物半导体膜的阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。另外，不需要设置所有这种层。使用透过光的具有透光性的导电材料形成阳极7005，例如也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图21A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图21B说明底部发射结构的发光元件。示出在驱动用TFT7011是n型，且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图21B中，在与驱动用TFT7011电连接的具有透光性的为不含有SiOx的In-Sn-O类氧化物半导体膜的阴极7013上按顺序层叠有发光层7014、阳极7015。为不含有SiOx的In-Sn-O类氧化物半导体膜的阴极7013兼用作驱动用TFT7011的源区或漏区以及像素电极层，并且还用作发光元件7012的电极。另外，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用来反射光或遮光的屏蔽膜7016。与图21A的情况同样地，阴极7013可以使用不含有SiOx的In-Sn-O类氧化物半导体材料。而且，与图21A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图21A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图21B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图21C说明双面发射结构的发光元件。在图21C中，在与驱动用TFT7021电连接的具有透光性的不含有SiOx的In-Sn-O类氧化物半导体膜的阴极7023上按顺序层叠有发光层7024、阳极7025。与图21A的情况同样地，阴极7023可以使用不含有SiOx的In-Sn-O类氧化物半导体材料。为不含有SiOx的In-Sn-O类氧化物半导体膜的阴极7023兼用作驱动用TFT7021的源区或漏区以及像素电极层，并且还用作发光元件7022的电极。而且，与图21A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图21A同样地使用透过光的具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图21C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧的双方。
另外，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
另外，虽然示出了控制发光元件的驱动的薄膜晶体管(驱动用TFT)和发光元件电连接的例子，但是也可以采用在驱动用TFT和发光元件之间连接有电流控制TFT的结构。
另外，半导体装置不局限于图21A至21C所示的结构而可以根据本说明书所公开的技术思想进行各种变形。
接着，参照图24A和24B说明相当于半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图24A是一种面板的平面图，其中利用密封材料将形成在第一衬底上的薄膜晶体管及发光元件密封在与第二衬底之间。图24B相当于沿着图24A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样为了不暴露于大气，优选由气密性高且脱气少的保护薄膜(贴合薄膜、紫外线硬化树脂薄膜等)或覆盖材料来进行封装(密封)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图24B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510可以使用包括用作具有沟道形成区的半导体层的含有SiOx的In-Sn-O类氧化物半导体层以及用作源区及漏区的不含有SiOx的In-Sn-O类氧化物半导体层的实施方式1所示的薄膜晶体管。此外还可以使用实施方式2至7所示的薄膜晶体管。薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的不含有SiOx的In-Sn-O类氧化物半导体层4517兼用作薄膜晶体管4510的源区或漏区，并且将薄膜晶体管4510的半导体层与发光元件4511电连接。另外，虽然发光元件4511的结构为不含有SiOx的In-Sn-O类氧化物半导体层4517、电致发光层4512和电极层4513的叠层结构，但其不局限于本实施方式所示的结构。可以根据从发光元件4511取出的光的方向等适当地改变发光元件4511的结构。
分隔壁4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷而形成。特别优选的是，以如下条件形成分隔壁4520：使用感光性的材料，并在不含有SiOx的In-Sn-O类氧化物半导体层4517上形成开口部，且使该开口部的侧壁成为具有连续曲率的倾斜面。
电致发光层4512既可以由单层构成，又可以由多层的叠层构成。
为了不使氧、氢、水分、二氧化碳等侵入到发光元件4511，可以在电极层4513以及分隔壁4520上形成保护膜。可以形成氮化硅膜、氮氧化硅膜、DLC膜等作为保护膜。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
端子电极4516由与薄膜晶体管4509、4510的源极布线相同的导电膜形成。
端子电极4516通过各向异性导电膜4519电连接到FPC4518a所具有的端子。
当衬底位于从发光元件4511的取出光的方向上时，第一衬底4501、第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)等。例如，可以使用氮作为填料4507。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理利用表面的凹凸来扩散反射光并降低眩光。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路而安装。此外，也可以另外仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装，而不局限于图24A和24B的结构。
通过上述工序，可以制造可靠性高的发光显示装置(显示面板)作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式12
本说明书所公开的半导体装置可以应用于电子纸。电子纸可以用于用来显示信息的各种领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车内广告、信用卡等的各种卡片中的显示等。图25A和25B以及图26示出电子设备的一个例子。
图25A示出使用电子纸制造的招贴2631。在广告介质是纸的印刷物的情况下用手进行广告的交换，但是如果使用本说明书所公开的电子纸，则可以在短时间内改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，招贴也可以采用以无线的方式收发信息的结构。
此外，图25B示出电车等的交通工具的车内广告2632。在广告介质是纸的印刷物的情况下用手进行广告的交换，但是如果使用本说明书所公开的电子纸，则可以在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，车内广告也可以采用以无线的方式收发信息的结构。
另外，图26示出电子书籍2700的一个例子。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图26中的显示部2705)中可以显示文章，而在左边的显示部(图26中的显示部2707)中可以显示图像。
此外，在图26中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
实施方式13
本说明书所公开的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图27A示出电视装置9600的一个例子。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另外提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的映像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图27B示出数码相框9700的一个例子。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。这种结构也可以组装到与显示部同一个面，但是通过将其设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有使用数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数字相框9700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图28A示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图28A所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备本说明书所公开的半导体装置的结构即可，且可以采用适当地设置有其它附属设备的结构。图28A所示的便携式游戏机具有如下功能：读出存储在记录介质中的程序或数据并将其显示在显示部上；以及通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图28A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图28B示出大型游戏机的一种的投币机9900的一个例子。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900还具备如起动杆或停止开关等的操作单元、投币口、扬声器等。当然，投币机9900的结构不局限于此，只要采用至少具备本说明书所公开的半导体装置的结构即可，且可以采用适当地设置有其它附属设备的结构。因此，可以采用适当地设置有其它附属设备的结构。
图29A是示出便携式计算机的一个例子的透视图。
图29A所示的便携式计算机，当将连接上部框体9301与下部框体9302的转轴装置设置为关闭状态时，具有显示部9303的上部框体9301与具有键盘9304的下部框体9302可以处于重叠状态，而便于携带，并且，当使用者利用键盘进行输入时，将转轴装置设置为打开状态，而可以看着显示部9303进行输入操作。
另外，下部框体9302除了键盘9304之外还包括定位装置9306。另外，当显示部9303为触屏面板时，可以通过触摸显示部的一部分来进行输入操作。另外，下部框体9302还包括CPU、硬盘等的计算功能部。此外，下部框体9302还具有其它的器件，例如包括符合USB的通信标准的用来插入通信电缆的外部连接端口9305。
在上部框体9301中，还具有通过使其滑动到上部框体9301内部而能够进行收纳的显示部9307，并且可以实现宽显示画面。另外，使用者可以调节能够收纳的显示部9307的画面的方向。另外，当能够收纳的显示部9307为触屏面板时，可以通过触摸能够收纳的显示部9307的一部分来进行输入操作。
显示部9303或能够收纳的显示部9307使用如液晶显示面板、有机发光元件或无机发光元件等的发光显示面板等的图像显示装置。
另外，图29A的便携式计算机安装有接收机等，而可以接收电视广播并将图像显示于显示部。另外，在连接上部框体9301与下部框体9302的转轴装置为关闭状态的状态下，使用者可以通过滑动显示部9307而使其整个面露出，调整画面角度来观看电视广播。此时，不用将转轴装置设置为开启状态来使显示部9303进行显示，而仅启动只显示电视广播的电路，所以可以将耗电量控制为最低，这对于电池电容有限的便携式计算机是十分有利的。
另外，图29B是示出像手表一样能够戴在使用者的手臂上的手机的一个例子的透视图。
该手机至少由具有电话功能的通信装置和具有电池的主体、用来将主体戴在手臂上带部、调节带部与手臂的固定状态的调节部9205、显示部9201、扬声器9207以及麦克风9208构成。
另外，主体具有操作开关9203，该操作开关9203可以为电源开关、显示转换开关、摄像开始指示开关、或者按一下就可以启动网络的程序的开关等，并且可以利用其对应各种功能。
可以通过用手或输入笔等触碰显示部，或者操作操作开关9203，或者对麦克风9208的声音输入来进行该手机的输入操作。另外，在图29B中，图示出显示在显示部9201上的显示钮9202，可以通过用手等触碰该显示钮9202来进行输入。
另外，主体具有相机部9206，该相机部9206具有将通过摄影透镜成像的物体图像转换为电子图像信号的手段。另外，也可以不设置相机部。
另外，图29B所示的手机安装有电视广播的接收机等，而可以接收电视广播并将图像显示于显示部9201，并且其还具有存储器等的存储装置等，而可以将电视广播录到存储器中。此外，图29B所示的手机含可以具有收集GPS等的位置信息的功能。
显示部9201使用如液晶显示面板、有机发光元件或无机发光元件等的发光显示面板等的图像显示装置。由于图29B所示的手机小巧且重量轻且其电池电容有限，所以优选将能够使用低耗电量进行驱动的面板用于显示部9201的显示装置。
另外，在图29B中图示出戴在“手臂”上的方式的电子装置，但是不局限于此，只要具有便于携带的形状即可。
实施例1
形成用作薄膜晶体管的具有沟道形成区的半导体层的含有SiOX的In-Sn-O类氧化物半导体膜。以下对其进行详细说明。
使用含有SiOX的In-Sn-O类氧化物半导体靶(In2O3∶SnO2∶SiO2＝85∶10∶5(wt％))并利用溅射法制成样品A、样品B、样品C的含有SiOX的In-Sn-O类氧化物半导体膜，并测定其导电率。表1示出样品A、样品B、样品C的成膜条件以及导电率。
[表1]
在表1中，氧流量的比率是指成膜过程中流过的氧流量除以氧流量以及氩流量总和的比率。如表1所示，氧流量比率为4％的样品A的导电率为4.20E+01(4.20×10)S/cm、氧流量比率为29％的样品B的导电率为3.76E-07(3.73×10-7)S/cm、氧流量比率为40％的样品C的导电率为9.25E-10(9.25×10-10)S/cm。
根据上述计算结果，在将含有SiOX的In-Sn-O类氧化物半导体层用作具有沟道形成区的半导体层的薄膜晶体管中，半导体层的导电率为1.6×10-3S/cm以下，优选为1.3×10-4S/cm以下。
由此，由于样品B以及样品C的含有SiO2的In-Sn-O类氧化物半导体膜具有1.3×10-4S/cm以下的低导电率，可以使用样品B以及样品C的含有SiO2的In-Sn-O类氧化物半导体膜制造电特性好的薄膜晶体管。
本说明书根据2009年2月6日在日本专利局受理的日本专利申请编号2009-026482而制作，所述申请内容包括在本说明书中。

Claims (11)

1.一种半导体装置，包括：
栅电极层；
栅极绝缘层；
含有In、Sn以及SiOX的第一氧化物半导体层；
接触于所述第一氧化物半导体层的源区及漏区；
像素电极；
在所述源区和所述漏区中的一个之上并与所述源区和所述漏区中的所述一个相接触的电极层；以及
在所述第一氧化物半导体层、所述源区、所述漏区和所述电极层上的绝缘膜，
其中所述电极层包括金属材料，
其中含有In、Sn、O以及N的第二氧化物半导体层具有所述源区和所述漏区中的另一个以及所述像素电极的功能，
其中所述源区和所述漏区中的所述一个是含有In、Sn、O以及N的氧化物半导体层，
其中为所述源区和所述漏区中的所述一个的所述氧化物半导体层的顶表面由所述电极层覆盖且不与所述绝缘膜接触，
其中所述第二氧化物半导体层的顶表面与所述绝缘膜相接触，且
其中所述第二氧化物半导体层不包括SiOX。
2.一种半导体装置，包括：
具有绝缘表面的衬底上的栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的含有In、Sn以及SiOX的第一氧化物半导体层；
接触于所述第一氧化物半导体层的源区及漏区；
像素电极；
在所述源区和所述漏区中的一个之上并与所述源区和所述漏区中的所述一个相接触的电极层；以及
覆盖所述第一氧化物半导体层、所述源区、所述漏区和所述电极层的绝缘膜，
其中所述电极层包括金属材料，
其中含有In、Sn、O以及N的第二氧化物半导体层具有所述源区和所述漏区中的另一个以及所述像素电极的功能，
其中所述源区和所述漏区中的所述一个是含有In、Sn、O以及N的氧化物半导体层，
其中为所述源区和所述漏区中的所述一个的所述氧化物半导体层的顶表面由所述电极层覆盖且不与所述绝缘膜接触，
其中所述第二氧化物半导体层的顶表面与所述绝缘膜相接触，且
其中所述第二氧化物半导体层不包括SiOX。
3.根据权利要求1或2所述的半导体装置，其中所述第一氧化物半导体层的导电率为1.6×10-3S/cm以下。
4.根据权利要求1或2所述的半导体装置，其中所述第一氧化物半导体层为非晶。
5.根据权利要求1或2所述的半导体装置，其中所述第一氧化物半导体层利用使用含有5wt％以上且50wt％以下的SiO2的含有In、Sn、Si以及O的氧化物半导体靶的溅射法形成。
6.根据权利要求1或2所述的半导体装置，还包括夹在所述像素电极与对置电极之间的液晶层。
7.根据权利要求1或2所述的半导体装置，还包括设置在配置在所述像素电极中的阳极上的发光层，以及设置在所述发光层上的阴极。
8.根据权利要求1或2所述的半导体装置，还包括设置在配置在所述像素电极中的阴极上的发光层，以及设置在所述发光层上的阳极。
9.根据权利要求1或2所述的半导体装置，其中在所述第一氧化物半导体层中设置有沟道区。
10.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上利用使用含有5wt％以上且50wt％以下的SiO2的含有In、Sn、Si以及O的第一氧化物半导体靶的溅射法形成含有In、Sn以及SiOX的第一氧化物半导体层；
在所述第一氧化物半导体层上利用使用含有In、Sn以及O的第二氧化物半导体靶的溅射法形成与所述第一氧化物半导体层相接触的第二氧化物半导体层；
在所述第二氧化物半导体层上形成电极层，该电极层为源电极或漏电极；
在所述第二氧化物半导体层上形成抗蚀剂掩模；以及
对所述第二氧化物半导体层进行蚀刻，使得由所述第二氧化物半导体层形成源区和漏区中的一个、以及具有所述源区和所述漏区中另一个以及像素电极的功能的氧化物半导体层，
其中所述源区和所述漏区中的一个通过将所述电极层用作掩模而形成，
其中具有所述源区和所述漏区中另一个以及像素电极的功能的所述氧化物半导体层通过使用所述抗蚀剂掩模而形成，
其中所述第二氧化物半导体层包括In、Sn以及O，且
其中所述第二氧化物半导体靶和所述第二氧化物半导体层不包括SiOX。
11.根据权利要求10所述的半导体装置的制造方法，其中在所述第一氧化物半导体层中形成有沟道区。
CN201010116559.2A 2009-02-06 2010-01-29 半导体装置以及半导体装置的制造方法 Active CN101800250B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009026482 2009-02-06
JP2009-026482 2009-02-06

Publications (2)

Publication Number Publication Date
CN101800250A CN101800250A (zh) 2010-08-11
CN101800250B true CN101800250B (zh) 2015-09-23

Family

ID=42539683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010116559.2A Active CN101800250B (zh) 2009-02-06 2010-01-29 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (4) US8174021B2 (zh)
JP (7) JP2010206187A (zh)
KR (6) KR101661709B1 (zh)
CN (1) CN101800250B (zh)
TW (1) TWI489627B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130130879A (ko) * 2009-10-21 2013-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101156433B1 (ko) 2009-12-15 2012-06-18 삼성모바일디스플레이주식회사 박막 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
JP2013009285A (ja) * 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
US9058982B2 (en) * 2010-12-08 2015-06-16 Nissin Electric Co., Ltd. Silicon oxynitride film and method for forming same, and semiconductor device
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US9431400B2 (en) * 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
KR101972463B1 (ko) * 2011-02-18 2019-08-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
TWI582999B (zh) * 2011-03-25 2017-05-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
KR101597886B1 (ko) * 2011-04-18 2016-02-26 샤프 가부시키가이샤 박막 트랜지스터, 표시패널 및 박막 트랜지스터의 제조방법
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
CN102903674B (zh) * 2011-07-26 2016-04-27 群创光电股份有限公司 显示面板及其制作方法
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5927602B2 (ja) * 2011-10-06 2016-06-01 株式会社Ｊｏｌｅｄ 表示装置の製造方法
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
TWI583000B (zh) * 2012-11-21 2017-05-11 Sharp Kk Semiconductor device and display device
US9093627B2 (en) * 2012-12-21 2015-07-28 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
CN103681773A (zh) * 2013-12-27 2014-03-26 京东方科技集团股份有限公司 一种有机电致发光显示器件、其制备方法及显示装置
TW201605053A (zh) 2014-07-22 2016-02-01 中華映管股份有限公司 薄膜電晶體
WO2016039211A1 (ja) * 2014-09-10 2016-03-17 シャープ株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
CN107851668B (zh) * 2015-07-27 2021-08-06 夏普株式会社 半导体装置及其制造方法
US10243083B2 (en) * 2015-11-24 2019-03-26 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
CN105552114A (zh) * 2015-12-14 2016-05-04 华南理工大学 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
KR102483894B1 (ko) * 2016-04-05 2023-01-02 삼성디스플레이 주식회사 표시 장치
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR102553811B1 (ko) 2021-03-19 2023-07-07 김현덕 고주파 반도체 메모리 테스트를 위한 mpc 기반 일체형 pcb 테스트 모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04111323A (ja) * 1990-08-30 1992-04-13 Stanley Electric Co Ltd 薄膜トランジスタの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06139844A (ja) * 1992-10-23 1994-05-20 Sharp Corp Ｉｔｏ導電膜およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
WO1997043689A1 (en) * 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device
JP3488590B2 (ja) * 1997-03-03 2004-01-19 三洋電機株式会社 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7816863B2 (en) 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
KR101111470B1 (ko) * 2003-11-14 2012-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006121029A (ja) * 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP4569295B2 (ja) * 2004-12-28 2010-10-27 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007109918A (ja) 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5098152B2 (ja) * 2005-10-31 2012-12-12 凸版印刷株式会社 薄膜トランジスタの製造方法
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
KR20070070718A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
CN101416320B (zh) * 2006-01-31 2011-08-31 出光兴产株式会社 Tft基板及反射型tft基板以及其制造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
WO2008136505A1 (ja) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8017422B2 (en) * 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090011704A (ko) * 2007-07-27 2009-02-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US20100072435A1 (en) * 2008-09-20 2010-03-25 Konica Minolta Holdings, Inc. Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置

Also Published As

Publication number Publication date
JP2010206187A (ja) 2010-09-16
JP6254570B2 (ja) 2017-12-27
JP2018067725A (ja) 2018-04-26
US20150049277A1 (en) 2015-02-19
JP7200297B2 (ja) 2023-01-06
JP5864710B2 (ja) 2016-02-17
US20100200851A1 (en) 2010-08-12
US9431427B2 (en) 2016-08-30
TW201036167A (en) 2010-10-01
JP2023052013A (ja) 2023-04-11
KR20170077086A (ko) 2017-07-05
JP2015092577A (ja) 2015-05-14
TWI489627B (zh) 2015-06-21
JP2016106400A (ja) 2016-06-16
US8174021B2 (en) 2012-05-08
KR20190122628A (ko) 2019-10-30
JP2019201223A (ja) 2019-11-21
CN101800250A (zh) 2010-08-11
US20120214276A1 (en) 2012-08-23
JP6570603B2 (ja) 2019-09-04
KR20150028795A (ko) 2015-03-16
KR20100090641A (ko) 2010-08-16
US20160343740A1 (en) 2016-11-24
KR101701418B1 (ko) 2017-02-01
KR20210030335A (ko) 2021-03-17
KR20160114562A (ko) 2016-10-05
KR101813577B1 (ko) 2017-12-29
KR101661709B1 (ko) 2016-09-30
KR102038438B1 (ko) 2019-10-30
US8877569B2 (en) 2014-11-04
JP2021166292A (ja) 2021-10-14
KR102229569B1 (ko) 2021-03-17

Similar Documents

Publication Publication Date Title
CN101800250B (zh) 半导体装置以及半导体装置的制造方法
CN102593051B (zh) 半导体装置的制造方法
CN102842585B (zh) 半导体装置以及半导体装置的制造方法
CN101794822B (zh) 半导体装置及其制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN101866952B (zh) 半导体装置及其制造方法
CN101847661B (zh) 半导体装置及其制造方法
CN101826558B (zh) 半导体装置及半导体装置的制造方法
CN102779844B (zh) 半导体装置及其制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN101789451B (zh) 半导体装置及其制造方法
CN101752425B (zh) 半导体装置及其制造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101859799A (zh) 半导体装置及该半导体装置的制造方法
CN101901838A (zh) 半导体装置及该半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant