CN101868829B - 用于m位存储器单元的m+n位编程和m+l位读取 - Google Patents

用于m位存储器单元的m+n位编程和m+l位读取 Download PDF

Info

Publication number
CN101868829B
CN101868829B CN200880117048.3A CN200880117048A CN101868829B CN 101868829 B CN101868829 B CN 101868829B CN 200880117048 A CN200880117048 A CN 200880117048A CN 101868829 B CN101868829 B CN 101868829B
Authority
CN
China
Prior art keywords
threshold voltage
data
memory
programmed
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880117048.3A
Other languages
English (en)
Other versions
CN101868829A (zh
Inventor
维沙尔·萨林
辉俊胜
弗朗姬·F·鲁帕尔瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201310711960.4A priority Critical patent/CN103680605B/zh
Publication of CN101868829A publication Critical patent/CN101868829A/zh
Application granted granted Critical
Publication of CN101868829B publication Critical patent/CN101868829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Abstract

本发明描述一种存储器装置以及编程和/或读取过程，其以比所需阈值电压分辨率高的阈值电压分辨率来编程和/或读取存储器阵列中的单元。在编程非易失性存储器单元的过程中，此允许在编程期间放置更准确的阈值电压，且使得能够对编程干扰进行预补偿，从而增加对所述单元的任何后续读取或验证操作的准确度。在读取/感测存储器单元的过程中，增加的阈值电压分辨率允许更准确地解译所述存储器单元的经编程状态，且还使得能够更有效地使用例如卷积码、部分响应最大似然(PRML)、低密度奇偶校验(LDPC)、涡轮码和网格调制编码和/或解码等概率性数据编码技术，从而降低所述存储器的总错误率。

Description

用于M位存储器单元的M+N位编程和M+L位读取
技术领域
本发明大体上涉及半导体存储器，且具体来说，本发明涉及利用模拟信号来传送两个或两个以上信息位的数据值的固态非易失性存储器装置和系统。
背景技术
电子装置通常具有可用于其的某类型的大容量存储装置。普通实例为硬盘驱动器(HDD)。HDD能够以相对低的成本进行大量存储，其中当前可用的消费型HDD具有超过1000吉字节的容量。
HDD通常将数据存储于旋转磁性媒体或磁盘上。数据通常作为磁通量反转的模式而存储于磁盘上。为了将数据写入到典型HDD，使磁盘以高速旋转，同时浮动于磁盘上方的写头产生一系列磁性脉冲以对准磁盘上的磁性粒子以表示数据。为了从典型HDD读取数据，随着磁电阻读取头浮动于以高速旋转的磁盘上方，在磁电阻读取头中诱发电阻改变。实际上，所得数据信号为模拟信号，其峰值和谷值为数据模式的磁通量反转的结果。接着使用被称为部分响应最大似然(PRML)的数字信号处理技术以对模拟数据信号进行取样以确定负责产生数据信号的可能数据模式。
HDD归因于其机械性质而具有某些缺点。HDD易受到归因于冲击、振动或强磁场的损坏或过度读取/写入错误。另外，HDD在便携式电子装置中为功率相对大的用户。
大容量存储装置的另一实例为固态驱动器(solid state drive，SSD)。不再将数据存储于旋转媒体上，SSD利用半导体存储器装置来存储其数据，但包括使其对于其主机系统来说好像其为典型HDD的接口和形态因数。SSD的存储器装置通常为非易失性快闪存储器装置。
快闪存储器装置已发展为用于广泛范围的电子应用的盛行非易失性存储器来源。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功率消耗的单晶体管存储器单元。经由电荷存储节点的编程(例如，浮动栅极或捕集层或其它物理现象)的单元的阈值电压上的改变确定每一单元的数据值状态。快闪存储器和其它非易失性存储器的常见用途包括个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、器具、交通工具、无线装置、移动电话和可移除存储器模块，且非易失性存储器的用途不断扩展。
不同于HDD，SSD的操作通常归因于其固态性质而不经受振动、冲击或磁场问题。类似地，在无移动部分的情况下，SSD与HDD相比具有更低功率需求。然而，SSD与具有相同形态因数的HDD相比当前具有低得多的存储容量和显著高的每位的成本。
出于上文所叙述的原因，且出于对于所属领域的技术人员来说在阅读且理解本说明书后便将明白的其它原因，在此项技术中存在针对替代性大容量存储选项的需要。
附图说明
图1为根据本发明的一实施例的存储器装置的简化框图。
图2为可能在图1的存储器装置中找到的实例NAND存储器阵列的一部分的示意图。
图3为根据本发明的一个实施例的固态大容量存储装置的方框示意图。
图4为波形的描绘，其在概念上展示根据本发明的一实施例的可能通过读取/写入通道而从存储器装置接收的数据信号。
图5为根据本发明的一实施例的电子系统的方框示意图。
图6A到图6B详述如下图解：其详述根据本发明的实施例的非易失性存储器单元的阈值电压逻辑窗状态。
图7为根据本发明的一实施例的利用模拟数据通信的电子系统的方框示意图。
图8和图9为根据本发明的实施例的利用数字数据通信的电子系统的方框示意图。
具体实施方式
在当前实施例的以下详细描述中，参看附图，附图形成当前实施例的一部分且在其中以说明方式展示可实践所述实施例的特定实施例。以足够细节来描述这些实施例以使所属领域的技术人员能够实践本发明，且应理解，可利用其它实施例，且可在不脱离本发明的范围的情况下作出过程、电气或机械改变。因此，以下详细描述不应在限制意义上进行理解。
传统固态存储器装置以二进制信号的形式来传递数据。通常，接地电位表示数据位的第一逻辑电平(例如，‘0’数据值)，而电源电位表示数据位的第二逻辑电平(例如，‘1’数据值)。多电平单元(MLC)可经指派(例如)有四个不同阈值电压(Vt)范围(每一范围为200mV)，其中每一范围对应于相异数据状态，借此表示四个数据值或位模式。通常，在每一范围之间存在0.2V到0.4V的死空间或裕度以使Vt分布不重叠。如果单元的Vt在第一范围内，则单元可被认为存储逻辑11状态且通常被看作单元的经擦除状态。如果Vt在第二范围内，则单元可被认为存储逻辑10状态。如果Vt在第三范围内，则单元可被认为存储逻辑00状态。且，如果Vt在第四范围内，则单元可被认为存储逻辑01状态。
当如上文所描述来编程传统MLC装置时，通常首先将单元作为块进行擦除以对应于经擦除状态。在单元块的擦除之后，必要时，首先编程每一单元的最低有效位(LSB)。举例来说，如果LSB为1，则编程为不必要的，但如果LSB为0，则使目标存储器单元的Vt从对应于11逻辑状态的Vt范围移动到对应于10逻辑状态的Vt范围。在LSB的编程之后，以类似方式来编程每一单元的最高有效位(MSB)，从而在必要时使Vt移位。当读取传统存储器装置的MLC时，一个或一个以上读取操作通常确定单元电压的Vt落在所述范围中的哪一者中。举例来说，第一读取操作可确定目标存储器单元的Vt指示MSB为1还是0，而第二读取操作可确定目标存储器单元的Vt指示LSB为1还是0。然而，在每一情况下，不管在每一单元上存储多少位，从目标存储器单元的读取操作均传回单一位。随着在每一MLC上存储更多位，多个编程和读取操作的此问题变得愈加麻烦。因为每一所述编程或读取操作为二进制操作(即，每一操作编程或传回每单元的单一信息位)，所以在每一MLC上存储更多位会导致较长操作时间。
说明性实施例的存储器装置将数据作为Vt范围而存储于存储器单元上。然而，与传统存储器装置相比，编程和读取操作能够将数据信号不用作MLC数据值的离散位，而将数据信号用作MLC数据值的完整表示(例如，MLC数据值的完整位模式)。举例来说，在双位MLC装置中，不再编程单元的LSB且随后编程那个单元的MSB，而是可编程表示那两个位的位模式的目标阈值电压。即，可将一系列编程和验证操作应用于存储器单元，直到那个存储器单元获得其目标阈值电压，而非编程到第一位的第一阈值电压、移位到第二位的第二阈值电压，等等。类似地，不再利用多个读取操作来确定存储于单元上的每一位，而是可确定单元的阈值电压且将其作为表示单元的完整数据值或位模式的单一信号进行传递。各种实施例的存储器装置不仅仅关注如在传统存储器装置中所进行的存储器单元是否具有高于或低于某一标称阈值电压的阈值电压。而是，产生表示那个存储器单元跨越可能阈值电压的连续区的实际阈值电压的电压信号。此方法的优点随着每单元的位计数增加而变得更显著。举例来说，如果存储器单元将存储八个信息位，则单一读取操作可传回表示八个信息位的单一模拟数据信号。
图1为根据本发明的一实施例的存储器装置101的简化框图。存储器装置101包括以行和列而布置的存储器单元阵列104。虽然将主要参考NAND存储器阵列来描述各种实施例，但各种实施例不限于存储器阵列104的特定架构。适合于当前实施例的其它阵列架构的一些实例包括NOR阵列、AND阵列和虚拟接地阵列。然而，一般来说，本文中所描述的实施例可适于准许产生指示每一存储器单元的阈值电压的数据信号的任何阵列架构。
提供行解码电路108和列解码电路110以解码提供到存储器装置101的地址信号。接收和解码地址信号以存取存储器阵列104。存储器装置101还包括输入/输出(I/O)控制电路112以管理命令、地址和数据到存储器装置101的输入以及数据和状态信息从存储器装置101的输出。地址寄存器114耦合于I/O控制电路112与行解码电路108和列解码电路110之间以在解码之前锁存地址信号。命令寄存器124耦合于I/O控制电路112与控制逻辑116之间以锁存传入命令。控制逻辑116响应于命令而控制对存储器阵列104的存取且产生状态信息以用于外部处理器130。控制逻辑116耦合到行解码电路108和列解码电路110以响应于地址而控制行解码电路108和列解码电路110。
控制逻辑116还耦合到取样和保持电路118。取样和保持电路118以模拟电压电平的形式来锁存传入或传出的数据。举例来说，取样和保持电路可含有用于对表示待写入到存储器单元的数据的传入电压信号或指示从存储器单元感测到的阈值电压的传出电压信号进行取样的电容器或其它模拟存储装置。取样和保持电路118可进一步提供对经取样电压的放大和/或缓冲以将较强数据信号提供到外部装置。
模拟电压信号的处置可采取类似于CMOS成像器技术的领域中众所周知的方法的方法，其中将响应于入射照明而产生于成像器的像素处的电荷电平存储于电容器上。接着使用差动放大器而将这些电荷电平转换到电压信号，差动放大器具有作为到差动放大器的第二输入的参考电容器。接着将差动放大器的输出传递到模/数转换(ADC)装置以获得表示照明的强度的数字值。在当前实施例中，可响应于使电容器经受指示分别用于读取或编程存储器单元的存储器单元的实际或目标阈值电压的电压电平而将电荷存储于电容器上。可接着使用具有接地输入或其它参考信号作为第二输入的差动放大器而将此电荷转换到模拟电压。可接着将差动放大器的输出传递到I/O控制电路112以用于在读取操作的情况下从存储器装置输出，或用于在编程存储器装置中的一个或一个以上验证操作期间进行比较。注意，I/O控制电路112可任选地包括模/数转换功能性和数/模转换(DAC)功能性以将来自模拟信号的读取数据转换到数字位模式且将来自数字位模式的写入数据转换到模拟信号，使得存储器装置101可适于与模拟或数字数据接口进行通信。
在写入操作期间，编程存储器阵列104的目标存储器单元，直到指示其Vt电平的电压匹配于取样和保持电路118中所保持的电平为止。作为一个实例，此可使用差动感测装置来比较所保持的电压电平与目标存储器单元的阈值电压而实现。非常类似于传统的存储器编程，可将编程脉冲施加到目标存储器单元以增加其阈值电压，直到达到或超过所要值。在读取操作中，视在存储器装置外部还是在其内提供ADC/DAC功能性而定，将目标存储器单元的Vt电平传递到取样和保持电路118以用于直接作为模拟信号或作为模拟信号的数字化表示而转移到外部处理器(图1中未图示)。
可以多种方式来确定单元的阈值电压。举例来说，可在目标存储器单元变得激活时的时间点处对字线电压进行取样。或者，可将升压电压施加到目标存储器单元的第一源极/漏极侧，且可将阈值电压视作其控制栅极电压与其其它源极/漏极侧处的电压之间的差。通过将电压耦合到电容器，将与电容器共享电荷以存储经取样电压。注意，经取样电压不需要等于阈值电压，而仅指示那个电压。举例来说，在将升压电压施加到存储器单元的第一源极/漏极侧且将已知电压施加到其控制栅极的情况下，可将存储器单元的第二源极/漏极侧处所形成的电压视作数据信号，因为所形成电压指示存储器单元的阈值电压。
取样和保持电路118可包括高速缓存(即，用于每一数据值的多个存储位置)，使得存储器装置101可在将第一数据值传递到外部处理器的同时读取下一数据值，或在将第一数据值写入到存储器阵列104的同时接收下一数据值。状态寄存器122耦合于I/O控制电路112与控制逻辑116之间以锁存状态信息以用于输出到外部处理器。
存储器装置101经由控制链路132而在控制逻辑116处接收控制信号。控制信号可包括芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE和写入启用WE#。存储器装置101可经由经多路复用的输入/输出(I/O)总线134而从外部处理器接收命令(以命令信号的形式)、地址(以地址信号的形式)和数据(以数据信号的形式)且经由I/O总线134将数据输出到外部处理器。
在一特定实例中，经由I/O总线134的输入/输出(I/O)引脚[7:0]而在I/O控制电路112处接收命令且将命令写入到命令寄存器124中。经由总线134的输入/输出(I/O)引脚[7:0]而在I/O控制电路112处接收地址且将地址写入到地址寄存器114中。可经由用于能够接收八个并行信号的装置的输入/输出(I/O)引脚[7:0]或用于能够接收十六个并行信号的装置的输入/输出(I/O)引脚[15:0]而在I/O控制电路112处接收数据且将数据转移到取样和保持电路118。还可经由用于能够传输八个并行信号的装置的输入/输出(I/O)引脚[7:0]或用于能够传输十六个并行信号的装置的输入/输出(I/O)引脚[15:0]而输出数据。所属领域的技术人员将了解，可提供额外电路和信号，且已简化图1的存储器装置以帮助集中于本发明的实施例。另外，尽管已根据用于各种信号的接收和输出的盛行惯例而描述图1的存储器装置，但注意，除非本文中明确地说明，否则各种实施例不受所描述的特定信号和I/O配置限制。举例来说，可在与接收数据信号的输入分离的输入处接收命令和地址信号，或可经由I/O总线134的单一I/O线而串行地传输数据信号。因为数据信号表示位模式而非个别位，所以8位数据信号的串行通信可与表示个别位的八个信号的并行通信一样有效。
图2为如可能在图1的存储器阵列104中找到的实例NAND存储器阵列200的一部分的示意图。如图2所示，存储器阵列200包括字线2021到202N和交叉位线2041到204M。为了易于在数字环境中进行寻址，字线202的数目和位线204的数目通常各自为2的某一幂。
存储器阵列200包括NAND串2061到206M。每一NAND串包括晶体管2081到208N，每一晶体管位于字线202与位线204的交叉处。晶体管208(在图2中被描绘为浮动栅极晶体管)表示用于数据存储的非易失性存储器单元。每一NAND串206的浮动栅极晶体管208以源极到漏极串联的形式连接于一个或一个以上源极选择栅极210(例如，场效应晶体管(FET))与一个或一个以上漏极选择栅极212(例如，FET)之间。每一源极选择栅极210位于局部位线204与源极选择线214的交叉处，而每一漏极选择栅极212位于局部位线204与漏极选择线215的交叉处。
每一源极选择栅极210的源极连接到共同源极线216。每一源极选择栅极210的漏极连接到对应NAND串206的第一浮动栅极晶体管208的源极。举例来说，源极选择栅极2101的漏极连接到对应NAND串2061的浮动栅极晶体管2081的源极。每一源极选择栅极210的控制栅极连接到源极选择线214。如果将多个源极选择栅极210用于给定NAND串206，则源极选择栅极210可串联地耦合于共同源极线216与那个NAND串206的第一浮动栅极晶体管208之间。
每一漏极选择栅极212的漏极在漏极触点处连接到对应NAND串的局部位线204。举例来说，漏极选择栅极2121的漏极在漏极触点处连接到对应NAND串2061的局部位线2041。每一漏极选择栅极212的源极连接到对应NAND串206的最后一个浮动栅极晶体管208的漏极。举例来说，漏极选择栅极2121的源极连接到对应NAND串2061的浮动栅极晶体管208N的漏极。如果将多个漏极选择栅极212用于给定NAND串206，则漏极选择栅极212可串联地耦合于对应位线204与那个NAND串206的最后一个浮动栅极晶体管208N之间。
如图2所示，浮动栅极晶体管208的典型构造包括源极230和漏极232、浮动栅极234和控制栅极236。浮动栅极晶体管208使其控制栅极236耦合到字线202。浮动栅极晶体管208的列为耦合到给定局部位线204的那些NAND串206。浮动栅极晶体管208的行为共同地耦合到给定字线202的那些晶体管。晶体管208的其它形式还可用于本发明的实施例，例如，能够经编程以采取两个或两个以上阈值电压范围中的一者的NROM、磁性或铁电晶体管和其它晶体管。
各种实施例的存储器装置可有利地用于大容量存储装置中。对于各种实施例来说，这些大容量存储装置可采用与传统HDD相同的形态因数和通信总线接口，因此允许其在多种应用中替换所述驱动器。HDD的一些常见形态因数包括通常与当前个人计算机和较大数字媒体记录器一起使用的3.5”、2.5”和PCMCIA(个人计算机存储器卡国际协会)形态因数，以及通常用于例如移动电话、个人数字助理(PDA)和数字媒体播放器等较小个人器具中的1.8”和1”形态因数。一些常见的总线接口包括通用串行总线(USB)、AT附接接口(ATA)[还被称为集成驱动电子元件或IDE]、串行ATA(SATA)、小型计算机系统接口(SCSI)以及电气和电子工程师协会(IEEE)1394标准。尽管列出多种形态因数和通信接口，但实施例不限于特定形态因数或通信标准。此外，实施例不需要符合HDD形态因数或通信接口。图3为根据本发明的一个实施例的固态大容量存储装置300的方框示意图。
大容量存储装置300包括根据本发明的一实施例的存储器装置301、读取/写入通道305和控制器310。读取/写入通道305提供从存储器装置301接收的数据信号的模/数转换以及从控制器310接收的数据信号的数/模转换。控制器310提供大容量存储装置300与外部处理器(图3中未图示)之间经由总线接口315的通信。注意，读取/写入通道305可服务于一个或一个以上额外存储器装置，如以虚线表示的存储器装置301′所描绘。可经由多位芯片启用信号或其它多路复用方案而处置用于通信的单一存储器装置301的选择。
存储器装置301经由模拟接口320和数字接口325而耦合到读取/写入通道305。模拟接口320提供模拟数据信号在存储器装置301与读取/写入通道305之间的传递，而数字接口325提供控制信号、命令信号和地址信号从读取/写入通道305到存储器装置301的传递。数字接口325可进一步提供状态信号从存储器装置301到读取/写入通道305的传递。如关于图1的存储器装置101所说明，模拟接口320与数字接口325可共享信号线。虽然图3的实施例描绘到存储器装置的双模拟/数字接口，但读取/写入通道305的功能性可任选地并入到存储器装置301中(如关于图1所论述)，使得存储器装置301仅使用用于控制信号、命令信号、状态信号、地址信号和数据信号的传递的数字接口而直接与控制器310通信。
读取/写入通道305经由例如数据接口330和控制接口335等一个或一个以上接口而耦合到控制器310。数据接口330提供数字数据信号在读取/写入通道305与控制器310之间的传递。控制接口335提供控制信号、命令信号和地址信号从控制器310到读取/写入通道305的传递。控制接口335可进一步提供状态信号从读取/写入通道305到控制器310的传递。状态和命令/控制信号还可直接在控制器310与存储器装置301之间传递，如由将控制接口335连接到数字接口325的虚线所描绘。
虽然在图3中被描绘为两个相异装置，但读取/写入通道305和控制器310的功能性可替代地由单一集成电路装置执行。且，尽管将存储器装置301维持为单独装置将在使实施例适于不同形态因数和通信接口的过程中提供更多灵活性，但因为存储器装置301还为集成电路装置，所以整个大容量存储装置300可被制造为单一集成电路装置。
读取/写入通道305为适于至少提供数字数据流到模拟数据流的转换(且反之亦然)的信号处理器。数字数据流以二进制电压电平(即，指示具有第一二进制数据值(例如，0)的位的第一电压电平，和指示具有第二二进制数据值(例如，1)的位的第二电压电平)的形式来提供数据信号。模拟数据流以具有两个以上电平的模拟电压的形式来提供数据信号，其中不同电压电平或范围对应于两个或两个以上位的不同位模式。举例来说，在适于每个存储器单元存储两个位的系统中，模拟数据流的电压电平的第一电压电平或范围可对应于位模式11，模拟数据流的电压电平的第二电压电平或范围可对应于位模式10，模拟数据流的电压电平的第三电压电平或范围可对应于位模式00，且模拟数据流的电压电平的第四电压电平或范围可对应于位模式01。因此，可将根据各种实施例的一个模拟数据信号转换成两个或两个以上数字数据信号，且反之亦然。
实际上，在总线接口315处接收控制和命令信号以用于经由控制器310而存取存储器装置301。依据需要何种存取类型(例如，写入、读取、格式化等)，还可在总线接口315处接收地址和数据值。在共享的总线系统中，总线接口315可连同多种其它装置一起耦合到一总线。为了将通信引导到特定装置，可在总线上设置识别值以指示总线上的哪一装置应按照后续命令而动作。如果识别值匹配于由大容量存储装置300采用的值，则控制器310将接着在总线接口315处接受后续命令。如果识别值不匹配，则控制器310将忽略后续通信。类似地，为了避免总线上的冲突，共享总线上的各种装置可在其个别地控制总线的同时指令其它装置停止出站通信。用于总线共享和冲突避免的协议是众所周知的且本文中将不详述。控制器310接着将命令、地址和数据信号传递到读取/写入通道305上以供处理。注意，从控制器310传递到读取/写入通道305的命令、地址和数据信号不需要是总线接口315处所接收的相同信号。举例来说，总线接口315的通信标准可不同于读取/写入通道305或存储器装置301的通信标准。在此情形下，控制器310可在存取存储器装置301之前翻译命令和/或寻址方案。另外，控制器310可提供一个或一个以上存储器装置301内的负载调平，使得存储器装置301的物理地址可针对给定逻辑地址而随时间改变。因此，控制器310可将来自外部装置的逻辑地址映射到目标存储器装置301的物理地址。
对于写入请求来说，除了命令和地址信号之外，控制器310将把数字数据信号传递到读取/写入通道305。举例来说，对于16位数据字，控制器310可传递具有第一或第二二进制逻辑电平的16个个别信号。读取/写入通道305可接着将数字数据信号转换到表示数字数据信号的位模式的模拟数据信号。为了继续前述实例，读取/写入通道305将使用数/模转换以将16个个别数字数据信号转换到具有指示所要16位数据模式的电位电平的单一模拟信号。对于一个实施例来说，表示数字数据信号的位模式的模拟数据信号指示目标存储器单元的所要阈值电压。然而，在编程单晶体管存储器单元的过程中，情况常常是，相邻存储器单元的编程将增加先前编程的存储器单元的阈值电压。因此，对于另一实施例来说，读取/写入通道305可考虑阈值电压中的这些类型的预期改变，且调整模拟数据信号以指示低于最终所要阈值电压的阈值电压。在转换来自控制器310的数字数据信号之后，读取/写入通道305将接着将写入命令和地址信号连同模拟数据信号一起传递到存储器装置301以用于编程个别存储器单元。编程可在逐单元的基础上发生，但通常针对每操作一数据页而执行。对于典型存储器阵列架构来说，一数据页包括耦合到字线的每隔一个存储器单元。
对于读取请求来说，控制器可将命令和地址信号传递到读取/写入通道305。读取/写入通道305将把读取命令和地址信号传递到存储器装置301。作为响应，在执行读取操作之后，存储器装置301将传回指示存储器单元的由地址信号和读取命令界定的阈值电压的模拟数据信号。存储器装置301可以并行或串行方式来转移其模拟数据信号。
模拟数据信号也可不作为离散电压脉冲，而作为模拟信号的大体上连续流进行转移。在此情形下，读取/写入通道305可采用类似于HDD存取中所使用的被称为PRML或部分响应最大似然的信号处理的信号处理。在传统HDD的PRML处理中，HDD的读取头输出表示在HDD磁盘的读取操作期间所遭遇的通量反转的模拟信号流。不试图俘获响应于由读取头遭遇的通量反转而产生的此模拟信号的真实峰值和谷值，而是周期性地对信号进行取样以产生信号模式的数字表示。可接着分析此数字表示以确定负责产生模拟信号模式的通量反转的可能模式。此相同类型的处理可与本发明的实施例一起利用。通过对来自存储器装置301的模拟信号进行取样，可采用PRML处理来确定负责产生模拟信号的阈值电压的可能模式。
图4为波形的描绘，其在概念上展示根据本发明的一实施例的可能通过读取/写入通道305而从存储器装置301接收的数据信号450。可周期性地对数据信号450进行取样，且可根据经取样电压电平的振幅来产生数据信号450的数字表示。对于一个实施例来说，可使取样与数据输出同步，使得取样在数据信号450的稳态部分期间发生。通过如由在时间t1、t2、t3和t4的虚线所指示的取样来描绘所述实施例。然而，如果经同步的取样变得未对准，则数据样本的值可能显著地不同于稳态值。在一替代实施例中，可增加取样率以例如通过观测由数据样本指示的斜率改变而允许确定何处可能出现稳态值。通过如由在时间t5、t6、t7和t8的虚线所指示的取样来描绘所述实施例，其中在时间t6与t7的数据样本之间的斜率可指示稳态条件。在所述实施例中，在取样率与表示的准确度之间进行折衷。更高取样率导致更准确的表示，但也增加处理时间。不管是使取样与数据输出同步还是使用更频繁的取样，均可接着将数字表示用以预测哪些传入电压电平可能负责产生模拟信号模式。随后，可从传入电压电平的此预期模式预测正读取的个别存储器单元的可能数据值。
认识到在从存储器装置301读取数据值的过程中将出现错误，读取/写入通道305可包括错误校正。错误校正通常用于存储器装置以及HDD中，以恢复预期错误。通常，存储器装置将用户数据存储于第一组位置中且将错误校正码(ECC)存储于第二组位置中。在读取操作期间，响应于用户数据的读取请求而读取用户数据和ECC两者。通过使用已知算法，比较从读取操作传回的用户数据与ECC。如果错误在ECC的界限内，则将校正错误。
图5为根据本发明的一实施例的电子系统的方框示意图。实例电子系统可包括个人计算机、PDA、数码相机、数字媒体播放器、数字记录器、电子游戏、器具、交通工具、无线装置、移动电话等。
电子系统包括主机处理器500，其可包括高速缓冲存储器502以增加处理器500的效率。处理器500耦合到通信总线504。多种其它装置可在处理器500的控制下耦合到通信总线504。举例来说，电子系统可包括：随机存取存储器(RAM)506；一个或一个以上输入装置508，例如，键盘、触摸垫、指针装置，等等；音频控制器510；视频控制器512；以及一个或一个以上大容量存储装置514。至少一个大容量存储装置514包括：用于与总线504通信的数字总线接口515；根据本发明的一实施例的一个或一个以上存储器装置，其具有用于转移表示两个或两个以上数据位的数据模式的数据信号的模拟接口；以及信号处理器，其适于执行从总线接口515接收的数字数据信号的数/模转换和从其存储器装置接收的模拟数据信号的模/数转换。
用于M位存储器单元的M+N位编程和M+L位读取
通常按范围(其还称为“逻辑窗”、窗、Vt分布、阈值电压电平或阈值状态)而指派存储器中的非易失性存储器单元的阈值电压(包括多电平单元和例如上文所描述的系统的系统中的阈值电压)以指示所存储的值。如上文所述，通常，将死空间或裕度的缓冲(在本文中还称为裕度、死空间、缓冲、缓冲裕度、缓冲区或缓冲带)放置于每一范围之间以使逻辑窗的Vt分布不重叠。在存储器的操作中，这些范围/逻辑窗通常由其所表示的数据值和/或经指派到范围/Vt分布的标称阈值电压电平指代。举例来说，如图6A中详述，示范性每单元两个位的MLC存储器具有界定于每一单元中的为200mV的四个逻辑窗以表示11、01、10和00状态，其中在所述状态之间具有200mV到400mV的缓冲区。在此示范性存储器中，对应于10逻辑状态的Vt范围经指派到0.8V到1.0V的范围且具有0.9V的标称阈值电压电平。通常将给定Vt逻辑窗的标称阈值电压用作在将存储器单元编程到那个逻辑状态的过程中将要获得的目标电压电平(然而通常归因于单元变化和编程过度/下冲而未准确地实现)。在读取或感测非易失性存储器单元(例如，作为读取或验证操作的一部分)的过程中，使存储器单元的经感测阈值电压匹配于由逻辑窗界定的阈值电压范围中的一者(和对应的标称阈值电压/逻辑状态)，以允许将存储器单元的状态解译为数字数据且接着对其进行操纵或从存储器装置转移。
许多因素限制现代非易失性存储器可可靠地存储和检索的状态/逻辑窗的有效数目，例如，在非易失性存储器装置和非易失性存储器单元过程中可实现的有限阈值电压范围、针对存储器单元的经编程阈值电压不准确度和编程/读取干扰的可能性(通常与包括特征尺寸和过程的存储器单元特性有关)，和针对在逻辑窗(其还可归因于存储器单元编程不准确度、Vt干扰和单元特性而在尺寸上变化)之间放置分离缓冲的需求。因此，可在给定单元中在物理上界定仅有限数目个阈值电压范围/逻辑窗，且仍可对其可靠地编程和读取，而不管存储器和相关电路是否可能够以更高电压分辨率来编程和读取。给定存储器装置、单元和过程技术的此有限数目个逻辑窗通常进一步受到在每一单元中存储二进制值的实践限制，进而进一步将可使用逻辑窗的数目限于物理窗界限以下的2的最接近幂(2、4、8、16、32或64个逻辑窗，以分别表示每一单元中的1、2、4、5或6个位)。
举例来说，在图6A中，在具有-1.0V到1.8V的可使用阈值电压范围的存储器单元中，界定四个状态(22个状态，在每一单元中存储2个位)，每一状态具有200mV的逻辑窗/范围，其中在邻近状态范围之间具有400mV的缓冲。状态11(经擦除)经界定为从-1V到-0.8V，状态01经界定为从-0.4V到-0.2V，状态00经界定为从0.2V到0.4V，且状态10经界定为从：0.8V到1.0V。然而，由于阵列的存储器单元具有-1.0V到1.8V的可使用阈值电压范围(其中具有200mV的最小可使用逻辑窗/范围且在范围之间具有200mV的最小缓冲)，所以高达7个状态是可能的，如图6B中详述(状态0到6-状态0：-1V到-0.8V，状态1：-0.6V到-0.4V，状态2：-0.2V到0V，状态3：0.2V到0.4V，状态4：0.6V到0.8V，状态5：1.0V到1.2V，以及状态6：1.4V到1.6V，留下剩下的200mV(1.6V到1.8V)作为未利用的阈值电压范围)。
本发明的实施例使用比在存储单元的经编程状态(例如对应于数据位的经指派数目的数据状态)中所使用的单元的Vt范围/逻辑窗的经界定数目高的数目个编程和/或感测范围而以更高的准确度电平(在本文中还称为增加的电压电平分辨率或窗电压电平粒度)进行编程和/或读取。此将在单元的编程或读取期间提供额外粒度和相关信息(所谓的软位)，使得例如数字信号处理(DSP)单元等处理器或控制器可使用各种数据码和数据编码/解码技术(例如，低密度奇偶校验(LDPC)、涡轮码、网格码调制、PRML，等等)以针对给定处理技术而实现每单元可靠地存储的尽可能大数目的位。注意，尽管关于利用数字和模拟通信的NAND架构非易失性存储器阵列和装置来描述实施例，但所属领域的技术人员将明白，本文中所揭示的概念可应用于其它非易失性存储器阵列架构和对应的存储器装置，包括(但不限于)NOR阵列、AND阵列、OR阵列和虚拟接地阵列。
在编程和感测(还称为读取)非易失性存储器单元的过程中，本发明的实施例将非易失性存储器单元的可使用阈值电压范围划分为增加数目个范围，从而得到存储器装置的高于单元的经界定逻辑窗所需要的分辨率的编程和/或读取/感测电压分辨率(还称为编程或感测粒度)。注意，在本发明的一些实施例中，此增加的编程和/或感测电压分辨率可高于存储器单元可进行可靠地存储的逻辑窗/阈值电压范围的最大数目。还应注意，编程操作分辨率可不同于读取/感测操作分辨率。在一个实施例中，编程操作电压分辨率低于读取操作电压分辨率，从而允许增加的读取准确度和数据读回/编码。在本发明的另一实施例中，编程操作电压分辨率高于读取操作电压分辨率，从而允许增加的编程准确度和数据干扰补偿，进而增加数据存储稳定性和后续的读回准确度。
如上文所述，在编程操作期间，本发明的各种实施例以比所需电压分辨率高的电压分辨率进行编程，从而将正被编程的非易失性存储器单元的可使用阈值电压范围划分为比逻辑窗/阈值电压状态的经界定数目大的数目个电压范围(还称为标称电压电平或电压阶跃)。此产生比将选定数据状态编程到单元的经界定逻辑窗中所需的编程电压阶跃分辨率/粒度高的编程电压阶跃分辨率/粒度，从而允许更准确的编程。此增加的编程准确度允许将经编程阈值电压更准确地放置于目标阈值电压范围中，从而实现更可靠的后续读取和验证操作。另外，增加的编程准确度还允许针对邻近存储器单元的所预测编程干扰和耦合效应而预偏置单元的经编程阈值电压。具体来说，已知在何处将数据写入到存储器阵列的多个行中且因此已知邻近存储器单元的最终经编程状态。在此情况下，可以增加的编程电压分辨率来编程被编程到给定单元中的阈值电压，以考虑邻近单元的所预测的耦合和干扰效应。以此方式，在编程阵列区段之后，单元的所得最终经编程阈值电压将在单元的既定逻辑窗/状态/阈值电压范围内。
存储器中的存储器单元的经编程阈值电压(包括多电平单元和如上文所描述的系统中的阈值电压)可以各种方式且出于各种原因而恶化。编程干扰为阈值电压恶化的这些许多原因中的一者。当后续存储器单元的编程影响先前经编程的存储器单元的经编程阈值电压时，发生编程干扰。在一些情况下，特别是在具有减少的特征尺寸和较小的逻辑窗/阈值电压范围和缓冲裕度的现代存储器单元中，编程干扰可使单元的经编程阈值电压移动到使得其在读取时导致错误(例如，当使单元阈值电压移动到逻辑窗之间的缓冲裕度内时)或导致将单元读取为在完全不同于原始经编程状态的状态中的程度。
在2008年6月10日申请的标题为“在编程非易失性存储器的过程中利用所预测的耦合效应的方法和设备(METHODS AND APPARATUS UTILIZING PREDICTEDCOUPLING EFFECT IN THE PROGRAMMING OF NON-VOLATILE MEMORY)”的共同转让的第12/136,546号美国专利申请案中详述一种预测和补偿NAND架构非易失性存储器装置和阵列中的存储器单元的编程干扰的此类方法。
编程干扰通常是由邻近单元之间的电容性耦合且由施加到耦合到共同字线、源极线、位线和衬底连接的邻近(和禁止)的非易失性存储器单元(如选定的存储器单元)的大编程电压导致。一般来说，在编程干扰事件的过程中，随后编程的存储器单元将倾向于上拉先前编程的相邻存储器单元的阈值电压。举例来说，非易失性存储器单元在编程到其所要阈值电压之前通常经擦除或达到某一初始阈值电压。此初始阈值电压通常为负电压，例如，-1V。接着按序将存储器单元编程到其所要阈值电压(例如，目标阈值电压)。编程通常涉及施加一系列具有增加电压的编程脉冲以增加存储于浮动栅极上的电荷，其中每一脉冲之后通常跟随验证操作以确定存储器单元是否已达到其所要阈值电压。此通常针对字线的逻辑页(例如，那个字线的偶数或奇数列)而发生。当个别存储器单元达到其所要阈值电压时，其被禁止进一步编程。在达到沿字线的给定页的所有存储器单元的所要阈值电压后，便暂停编程，且接着编程字线的下一页中的存储器单元或沿下一邻近字线的页的存储器单元。重复此过程，直到沿存储器单元列的每一字线的存储器单元经编程。
当编程沿后续字线或在邻近列中的存储器单元时，其增加的阈值电压将归因于浮动栅极到浮动栅极的耦合效应而增加在先前字线中以及在邻近列中的先前经编程的存储器单元的阈值电压。此将导致这些先前经编程的存储器单元的阈值电压增加。尽管此阈值电压增加较小，但其可妨碍每个存储器单元存储增加数目个数据位的能力。当将存储器单元用以在每单元存储越来越多的数据位时，此耦合效应变得更麻烦，因为随着与每一位模式相关联的Vt范围变得更窄且Vt范围之间的裕度一般也减少而存在用于此Vt漂移的较少空间。因此，通过预测随后编程的存储器单元的耦合效应，可通过减少意外的Vt漂移而将耦合效应有利地用以收紧给定位模式的阈值电压分布，此可促进更可辨别的Vt范围，且因此促进每个存储器单元的更高数目个数据位和/或Vt范围之间的更宽裕度，且因此促进读取存储器单元的正确数据值的过程中的增加的可靠性。
在本发明的各种实施例中的编程操作期间，将正被编程的非易失性存储器单元的可使用阈值电压范围划分为比由存储器单元的经界定数目个逻辑窗/状态所需数目大的数目个电压范围(例如，增加的分辨率)。此允许将经编程阈值电压更准确地放置于目标阈值电压范围中，从而实现更可靠的后续读取和验证操作。举例来说，在图6B的以上详述单元中，非易失性存储器单元具有-1V到1.8V的可使用阈值电压范围且存储7个各自为200mV的经界定状态/范围/逻辑窗，其中在逻辑窗之间具有200mV的裕度(状态0：-1V到-0.8V，状态1：-0.6V到-0.4V，状态2：-0.2V到0V，状态3：0.2V到0.4V，状态4：0.6V到0.8V，状态5：1.0V到1.2V，以及状态6：1.4V到1.6V)。预测编程干扰事件以使单元的经编程阈值电压(Vt)移动50mV。因而，编程分辨率经选择而以50mV或更小阶跃来编程阈值电压以允许补偿编程干扰。例如，当在编程后续存储器单元的过程中预测50mV的编程干扰时，允许将阈值电压编程于0.65V，以便使单元的最终经编程阈值电压置于状态4(具有0.7V的标称阈值电压)的0.6V到0.8V的中心。
在本发明的一示范性实施例中，经界定逻辑窗/状态的数目为二进制数(2M，其中M为存储于存储器单元中的用户数据位的数目)。还将存储器单元中的编程分辨率阈值电压范围/状态的数目选择为二进制数(利用2M+N个阈值电压范围/状态，其中N为用于编程数据的额外位的数目)。然而，注意，如下文所说明，额外编程状态和经界定的经编程阈值电压逻辑窗的数目不必为二进制数或表示位的全部数目。还注意，可通过屏蔽由M+N经编程数据的最低有效位/较低位(例如，M+N-1位、M+N-2位，等等)表示的分辨率而在运行中有效地改变编程分辨率。进一步注意，增加的编程分辨率和/或准确度将通常以归因于在每一编程循环中用以使阈值电压阶跃到所要目标的愈加精细的阈值电压阶跃而导致的较慢编程操作为代价来实现。
在读取、验证或感测操作中，本发明的各种实施例以比由经界定数目个逻辑窗/阈值电压范围所需的分辨率高的分辨率来感测选定存储器单元的阈值电压，从而得到存储器装置的高于单元的逻辑窗/阈值电压范围/状态的经界定数目的经感测阈值电压分辨率(在标称阈值电压范围中)。注意，经感测阈值电压范围通常还将跨越逻辑窗之间的缓冲区。此在阈值电压已漂移出逻辑窗外的情形下允许增加的读取/感测准确度和基于接近度的错误校正。此允许存储器装置补偿在“接近”或“猜测”读取中的Vt漂移和干扰(例如，就在将仅报告读取错误且计算密集型ECC错误校正算法开始试图校正错误之前，允许可用快速ECC码校验而确认的关于单元的正确编程逻辑状态的猜测)。另外，在一个实施例中，增加的读取/感测分辨率使得能够将数据编码技术用于数据的编程中，所述技术在结合本发明的实施例的增加的数据读取分辨率而利用时增强数据读回(增加的可靠性和错误补偿)。这些数据编码技术可包括(但不限于)卷积码(其中，将信息的额外粒度用以进行软决策且利用概率性解码技术来实现最佳解码，进而减少存储器的总错误率以减少存储器的总错误率)、部分响应最大似然(PRML)、低密度奇偶校验(LDPC)、涡轮码和网格调制编码。
在本发明的各种实施例中的读取/感测操作期间，将正被感测的非易失性存储器单元的可使用阈值电压范围划分为比由存储器单元的经界定数目个逻辑窗/状态所需数目大的数目个阈值电压范围。此增加的感测分辨率允许准确地读取经感测阈值电压且将其放置于经界定阈值电压范围中，从而实现更可靠的读取和/或验证操作。通过利用来自编程的以上实例，非易失性存储器单元具有-1V到1.8V的可使用阈值电压范围且存储5个各自为400mV的经界定状态/逻辑窗，其中在逻辑窗之间具有200mV的裕度(状态0：-1V到-0.6V，状态1：-0.4V到0V，状态2：0.2V到0.6V，状态3：0.8V到1.2V，状态4：1.4V到1.8V)。预测干扰事件以使单元的经编程阈值电压(Vt)在逻辑窗/范围内移动+/-50mV。因而，归因于任何阈值电压漂移，编程分辨率经选择以利用25mV或更小分辨率来感测阈值电压以允许准确的阈值电压读取和可能的错误补偿/校正。
在本发明的一个实施例中，正被读取的逻辑窗/状态的数目为二进制数(2M，其中M为存储于存储器单元中的用户数据位的数目)，同时还将存储器单元中的读取分辨率电平的数目选择为二进制数(利用2M+L个数字化电平/电压范围，其中L为用于感测电平数据或读取数据的额外位的数目)。然而，应注意，如上所述额外感测电平的数目和阈值电压逻辑窗的经界定数目也不必为二进制数。还应注意，增加的读取分辨率和/或准确度通常是以较慢的读取/感测操作为代价，其归因于正被读取的更精细阈值电压阶跃和增加的信号稳定时间，且可通过选择性地屏蔽所感测阈值电压数据的额外L个位而使得读取分辨率在运行中改变。
在本发明的一个实施例中，读取操作利用比对应编程操作高的分辨率，从而使数据的增加量能够在读取时可用于处理。因此，在利用2M+N个编程范围/状态和2M+L个读取数字化范围/状态的二进制实施方案中，L将大于N。
图7详述系统700的简化图，系统700具有本发明的一实施例的耦合到存储器控制器704的模拟NAND架构非易失性存储器装置702。在图7中，由控制器704的内部数字信号处理器(DSP)706来处理待写入到非易失性存储器装置702的数据，DSP 706针对待写入非易失性存储器装置702中的每一选定存储器单元，与额外编程分辨率的N个位710组合地输出M个数字数据位708。接着通过M+N位数/模转换器(DAC)712来转换用于每一选定存储器单元的此M+N个编程数据位708、710，且将所述位作为模拟数据信号714而输出到非易失性存储器装置702。在非易失性存储器装置702的内部，M+N位模拟数据信号714用以通过读取/写入电路718而在编程操作中编程NAND架构存储器阵列716的选定单元。
在存取后，通过读取/写入电路718来感测来自非易失性存储器装置阵列716的一个或一个以上选定存储器单元。接着缓冲720经感测数据726且将其作为模拟信号从非易失性存储器装置702传送到耦合的存储器控制器704。在存储器控制器704内，用模/数转转换器722将模拟数据值信号从模拟值转换成数字值且以升高的M+L位读取分辨率724而输出。接着将用于每一单元的经感测阈值电压读取分辨率的此M+L个位耦合到DSP 706以供处理且从每一存储器单元检索所存储的M个数据位。
注意，将来自控制器704的模拟数据信号转移到存储器装置702的模拟信号总线714可具有多个可能形式，包括(但不限于)并行信号总线、串行信号总线、双向信号总线，和单向传输和接收信号总线。
还可通过在准确度/分辨率与由此得到的益处(编程补偿、读取编码算法)之间进行折衷来选择本发明的各种实施例的编程和读取速度。举例来说，可通过减少阈值电压窗的数目和/或将编程操作电压分辨率改变到较粗略水平来增加编程速度，借此减少可能标称阈值电压编程范围的总数(电压范围的那些增加数目高于存储经界定数目个状态/逻辑窗所需要的数目)且降低编程操作的所需准确度(进而减少编程循环的潜在数目以属于由正被编程的目标标称电压电平界定的电压范围)。此降低编程准确度和补偿编程干扰的能力(且因此降低任何后续读取操作的准确度和可靠性)，但此将具有通过降低所需准确度而使编程循环加速的效应。此还将具有降低对应所需读取准确度的跟随效应。
同样地，可通过减少阈值电压窗的数目和/或将读取操作电压分辨率改变到较粗略水平来增加读取速度，进而减少可能的标称阈值电压读取电平的总数(电压阶跃读取的那些增加数目高于读取存储于经界定数目个状态中的数据值所需要的数目)且降低读取操作的所需准确度。在降低所需准确度的过程中，可能读取阈值电压范围/状态的额外数目(读取阈值电压分辨率)的此减少会减少感测时间和使位线稳定到最终电压所需的时间。然而，此还降低通过猜测正确状态来补偿阈值窗漂移的能力且降低以上列举的编码算法的有效性，但还降低对应编程操作的所需准确度。
如以上在图7中详述，本发明的各种实施例包括适于处理和产生表示M+N个经编程数据值的数据值的模拟数据信号以在每一单元中存储M个数据位的存储器装置。这是通过将数据值作为阈值电压范围而存储于非易失性存储器单元上来促进。不同于传统多电平单元技术的逐位编程操作，各种实施例可直接编程到所要位模式或数据的目标阈值电压。类似地，不再读取个别位，各种实施例产生指示目标存储器单元的阈值电压且因此指示从每一单元读取的M+L个位的数据信号，其中在每一单元中存储M个数据位。
注意，尽管各种实施例可将数据信号作为表示两个或两个以上位的位模式的模拟信号进行接收和传输，但所述实施例还可提供在存储器装置的内部到模拟信号或选定阈值电压范围/状态的转换以准许接收和传输表示个别位的数字信号。还注意，在利用模拟数据信号的过程中，因为单一模拟数据信号可表示两个、四个或更多信息位，所以数据转移速率可连同存储器密度一起增加，因为每一编程或读取操作同时处理每个存储器单元的多个位。
如图8和图9中详述，本发明的其它实施例还包括适于接收和处理表示M+N个经编程数据值的数字数据信号以在每一单元中存储M个信息位的存储器装置。可接着在存储器装置的内部利用这些数字数据信号以通过转换到模拟阈值电压表示或经由直接选择由阈值电压范围界定的存储器单元状态来编程选定存储器单元中的阈值电压。另外，在本发明的各种实施例中，存储器装置适于产生和传输表示从每一单元读取的M+L个位的数字数据信号，其中在每一单元中存储M个数据位。
在图8中，描绘系统800的简化图，系统800具有本发明的一实施例的利用数字数据的数字通信和内部模拟转换而耦合到存储器控制器804的NAND架构非易失性存储器装置802。由控制器804的内部数字信号处理器(DSP)806来处理待写入到非易失性存储器装置802的数据，DSP 806针对待写入非易失性存储器装置802中的每一选定存储器单元，与额外编程分辨率的N个位810组合地输出M个数据位808。接着将用于经选择以编程的每一存储器单元的此M+N个编程数据位808、810作为数字表示而转移814到存储器装置802且在非易失性存储器装置802的内部由M+N位数/模转换器(DAC)812转换到模拟数据信号828。M+N位模拟数据信号828用以在编程操作中通过读取/写入电路818来编程存储器阵列816的一个或一个以上选定单元。
在存取后，通过读取/写入电路818来感测非易失性存储器装置阵列816的一个或一个以上选定存储器单元。接着在需要时缓冲820经感测阈值电压826，且用非易失性存储器装置802的模/数转换器822以升高的M+L位读取分辨率而将经感测阈值电压826从模拟值转换到数字值。接着将用于每一单元的经感测阈值电压读取分辨率的此M+L个位824从非易失性存储器装置802转移到耦合的存储器控制器804且耦合到DSP 806以供处理且检索存储于每一存储器单元中的M个数据位。
在图9中，描绘系统900的简化图，系统900具有本发明的一实施例的利用数字通信而耦合到存储器控制器904的非易失性存储器装置902。由控制器904的内部数字信号处理器(DSP)906来处理待写入到非易失性存储器装置902的数据，DSP 906针对待写入非易失性存储器装置902中的每一选定存储器单元，与额外编程分辨率的N个位910组合地输出M个数据位908。接着跨越总线914将用于经选择以编程的每一存储器单元的此M+N个编程数据位908、910作为数字表示而转移到存储器装置902。在存储器装置902的内部，利用阈值逻辑窗状态和由输入的M+N位数字数据直接选择的编程阈值电压电平，由感测放大器和读取/写入电路918在编程操作中将M+N个编程数据位908、910编程到存储器阵列916的选定非易失性存储器单元中。
在存取后，通过读取/写入电路918来感测来自非易失性存储器装置阵列916的一个或一个以上选定存储器单元，且使经感测阈值电压匹配于升高的读取分辨率的数字表示。阈值电压的此感测和其与数字表示的匹配可通过任一上文所详述的方法中的一者来实现，所述方法包括(但不限于)传统的多遍读取、斜坡字线电压读取，或源极跟随器读取。接着在I/O缓冲器920中缓冲经感测阈值电压的此数字表示且以升高的M+L位读取分辨率而将其从非易失性存储器装置902输出926。在从非易失性存储器装置902转移到耦合的存储器控制器904之后，将用于每一单元的经感测阈值电压读取分辨率的此M+L个位924耦合到DSP 906以供处理且检索存储于每一存储器单元中的M个数据位。
注意，图8和图9的将数字数据从控制器804、904转移到存储器装置802、902的数字总线814、914可具有多个可能形式，包括(但不限于)并行数据总线、串行数据总线、双向数据总线，和单向数据总线。
如上文所述，即使存储器单元能够可靠地存储较大数目个相异(非二进制)范围/窗，还通常将存储器单元划分为二进制数个Vt范围/逻辑窗，以允许单元存储表示一定范围的二进制数或位模式的一部分的一个或一个以上位。本发明的各种实施例利用非二进制数个经界定Vt电压范围/逻辑窗(高达单元的全部数目个可可靠使用的电压范围)。在如此进行时，这些实施例还可在编程和读取阵列的存储器单元的过程中利用超出且高于存储选定数目个经界定状态所需的分辨率的上文所详述的增加的编程分辨率和/或增加的读取/感测分辨率。
在每一存储器单元中存储非二进制数个经界定状态的过程中，本发明的各种实施例允许使用每一单元的非二进制数个经界定Vt范围/逻辑窗来在每一单元中实际上存储“分数”个二进制状态。先前，当将一个或一个以上位存储于非易失性存储器单元中时，将位所表示的二进制数或位模式映射到每一单元的二进制数个状态中(即使存储器单元能够可靠地存储更多状态)。举例来说，存储6位二进制数或模式需要64个可能状态。将此映射到每单元2个位的MLC单元中，需要3个单元且将每一单元编程为四个可能状态中的一者{2^6＝(2^2)^3＝4^3＝64个状态}。在存储分数个位的过程中，可利用每一非易失性存储器单元中可用的非二进制数个可靠状态来跨越多个单元存储数据，从而增加存储器装置的存储密度(例如，可利用每一单元中的额外可用数目个状态来存储额外数据)。在如此进行时，将选定数目个数据位编码为选定数目个相关联非易失性存储器单元(还被称为最小基数个单元或存储器单元单位)的可用状态。举例来说，如果三个MLC单元可各自可靠地将6个状态(Vt范围/逻辑窗)存储为一群组(例如，关联单元单位)，则所述单元可存储6^3＝216个可能的唯一状态。216个状态将容易允许将7个二进制数据位映射到所述状态中{7个数据位意味着需要2^7＝128个状态}。注意，如同单一存储器单元MLC编码，二进制数字(例如，位)的映射不必完全利用存储器单元群组的所有可用状态。此允许更便利地将选定数目个位映射到/编码到关联存储器单元群组中的可用数目个单元状态中。申请者进一步说明，在一个实施例中，可利用未用于数据存储的任何存储器单元状态(例如，以上实例的三个MLC单元中剩余的216-128＝88个状态)来增加所利用的有效状态之间的裕度、针对干扰效应或数据编码(PRML/网格/LDPC/涡轮码/等等)进行预调整，或利用其存储错误校正数据和/或存储器装置开销数据。
此方法的折衷为：由于以选定基数个存储器单元的可用状态编码数据，所以不再在每一个别单元中存储整数个位，可在每一单元中存储非整数个位，此意味着必须读取多个单元以解码所存储数据。另外，归因于数据状态中的较紧密裕度和较少冗余，所存储数据具有对干扰和错误的增加的易损性。
虽然已在本文中说明且描述了特定实施例，但所属领域的技术人员应了解，经计算以实现相同目的的任何布置可取代所展示的特定实施例。所属领域的技术人员将明白对本发明的许多改编。因此，本申请案意欲涵盖本发明的任何改编或变化。
结论
已描述以比所需阈值电压分辨率高的阈值电压分辨率来编程和/或读取存储器阵列中的单元的存储器装置以及编程和/或读取过程。在编程非易失性存储器单元的过程中，此允许在编程期间的更准确的阈值电压放置且使得能够通过允许在选定状态/逻辑窗/阈值电压范围内以精细阶跃来编程阈值电压而预补偿来自邻近存储器单元的后续编程的编程干扰，使得由后续存储器单元的编程所诱发的编程干扰使单元放置于其最终选定阈值电压值处或附近，从而增加对单元的任何后续读取或验证操作的准确度。在读取/感测存储器单元的过程中，增加的阈值电压分辨率/粒度允许存储器单元的实际经编程状态的更准确解译且还实现数据编码和解码技术(例如，卷积码，其中信息的额外粒度用以进行软决策，从而减少存储器的总错误率)的更有效使用。所述架构实现其它解码技术，例如，PRML、网格码调制和其它高级码(例如，LDPC和涡轮码)，其利用概率性解码技术来实现最佳解码，进而减少存储器的总错误率。
虽然已在本文中说明且描述了特定实施例，但所属领域的技术人员应了解，经计算以实现相同目的的任何布置可取代所展示的特定实施例。所属领域的技术人员将明白对本发明的许多改编。因此，本申请案意欲涵盖本发明的任何改编或变化。显然期望本发明仅受所附权利要求书及其等效物限制。

Claims (21)

1.一种操作存储器的方法，其包含：
利用一定数目个编程阈值电压电平中的选定编程阈值电压电平来编程所述存储器的选定存储器单元以对应于一定数目个逻辑窗状态中的一选定状态；
其中通过将所述存储器单元的可使用阈值电压范围划分为一定数目个阈值电压范围来确定逻辑窗状态的所述数目；且
其中通过将所述存储器单元的所述可使用阈值电压范围划分为一定数目个编程阈值电压范围来确定编程阈值电压电平的所述数目，每一编程阈值电压范围具有对应的标称阈值电压电平，其中编程阈值电压电平的所述数目大于所述存储器单元的逻辑窗状态的所述数目。
2.根据权利要求1所述的方法，其中利用选定编程阈值电压电平来编程选定存储器单元以对应于所述一定数目个逻辑窗状态中的一选定状态进一步包含用M+N个数据位来编程所述选定存储器单元，其中M为用户数据且等于逻辑窗状态的经界定数目，且N为选择待编程的编程阈值电压电平的编程数据位的额外数目。
3.根据权利要求1所述的方法，其进一步包含选择待编程的编程阈值电压电平，以针对预测的编程干扰效应来补偿所述一定数目个逻辑窗状态中的所述选定状态。
4.根据权利要求1所述的方法，其进一步包含根据概率性编码和/或解码技术来选择待编程的编程阈值电压电平。
5.根据权利要求4所述的方法，其中根据概率性编码和/或解码技术来选择所述待编程的编程阈值电压电平进一步包含根据卷积码、部分响应最大似然(PRML)、低密度奇偶校验(LDPC)、涡轮码和网格调制编码和/或解码中的一者来选择所述待编程的编程阈值电压电平。
6.根据权利要求1所述的方法，其进一步包含：
存取所述存储器的选定存储器单元且确定与所述存储器单元的所述阈值电压相关联的标称感测阈值电压电平；
其中通过将所述选定存储器单元的所述可使用阈值电压范围划分为一定数目个感测阈值电压范围来确定标称感测阈值电压电平的数目，所述感测阈值电压范围中的每一者具有对应的标称感测阈值电压电平；且
其中感测阈值电压电平的所述数目大于所述选定存储器单元的逻辑窗状态的所述数目。
7.根据权利要求1所述的方法，其中所述操作所述存储器的方法为操作NAND架构非易失性存储器的方法。
8.根据权利要求1所述的方法，其进一步包含以模拟数据信号和数字数据信号中的一者将编程数据传送到所述存储器。
9.根据权利要求6所述的方法，其进一步包含：
存取两个或两个以上选定存储器单元且确定与每一选定存储器单元的所述阈值电压相关联的标称感测阈值电压电平。
10.根据权利要求9所述的方法，其中将所述选定存储器单元的所述可使用阈值电压范围划分为一定数目个感测阈值电压范围包含将每一存储器单元的所述可使用阈值电压范围划分为2M+L数目个感测范围，其中M为用户数据位的数目且等于逻辑窗状态的数目，且L为感测数据位的额外数目，其对应于标称感测阈值电压电平的所述数目。
11.根据权利要求9所述的方法，其中存取两个或两个以上选定存储器单元且确定与每一存储器单元的所述阈值电压相关联的标称感测阈值电压电平进一步包含用卷积码、部分响应最大似然(PRML)、低密度奇偶校验(LDPC)、涡轮码和网格调制解码中的一者来解码经确定的标称感测阈值电压电平。
12.根据权利要求9所述的方法，其中编程阈值电压电平的所述数目小于标称感测阈值电压电平的所述数目。
13.根据权利要求1所述的方法，其进一步包含：
将两个或两个以上存储器单元分组为一关联存储器单元单位；以及
针对所述关联存储器单元单位的所述两个或两个以上存储器单元中的一者或一者以上，将数据编程为所述一定数目个逻辑窗状态中的选定状态；
其中将所述关联存储器单元单位的一个或一个以上存储器单元的所述可使用阈值电压范围划分为非二进制数个逻辑窗状态；且
其中通过将经编程数据编码为所述关联存储器单元单位中的总数个可用逻辑窗状态而在所述关联存储器单元单位上存储所述经编程数据。
14.根据权利要求13所述的方法，其进一步包含通过感测所述关联存储器单元单位的所述两个或两个以上存储器单元中的每一者的经编程逻辑窗状态且从所述经编程逻辑窗状态解码所存储数据而从所述关联存储器单元单位中读取数据。
15.根据权利要求13所述的方法，其中逻辑窗状态的所述非二进制数为能够可靠地存储且从所述存储器单元中检索的阈值电压范围的最大数目。
16.根据权利要求13所述的方法，其中利用所述关联存储器单元单位中未用于用户数据存储的所述逻辑窗状态来存储开销数据。
17.一种非易失性存储器，其包含：
非易失性存储器阵列，其具有多个非易失性存储器单元；以及
控制电路；
其中所述非易失性存储器适于在编程操作中编程第一数目个非易失性存储器单元中的每一存储器单元中的M+N个编程数据位，其中M为存储于所述存储器单元的经界定数目个逻辑窗范围中的用户数据位的数目，且N为额外编程范围的数目；且
其中所述非易失性存储器适于在读取操作中从第二数目个非易失性存储器单元中的每一存储器单元中感测M+L个读取数据位，其中M为从所述存储器单元的所述经界定数目个逻辑窗状态中读取的用户数据位的数目，且L为在所述读取操作中所感测的额外标称感测电压范围的数目。
18.根据权利要求17所述的非易失性存储器，其中所述非易失性存储器进一步适于传送表示从存储器单元中读取或待编程到所述存储器单元的阈值电压(Vt)的模拟电压电平数据信号和表示从存储器单元中读取或待编程到所述存储器单元的所述阈值电压(Vt)的数字数据信号中的一者。
19.根据权利要求17所述的非易失性存储器，其中所述非易失性存储器进一步适于选择由在所述第一数目个选定单元中的每一单元中正被编程的所述M+N个位中的N个位界定的所述编程范围，以针对预测的编程干扰效应来补偿由所述M个用户数据位选择的逻辑窗状态。
20.根据权利要求17所述的非易失性存储器，其中所述非易失性存储器进一步适于用卷积码、部分响应最大似然(PRML)、低密度奇偶校验(LDPC)、涡轮码和网格调制解码中的一者来解码来自第二数目个非易失性存储器单元中的每一存储器单元的M+L个读取数据位。
21.根据权利要求17所述的非易失性存储器，其中所述非易失性存储器进一步适于：
使多个关联存储器单元群组相关联，每一关联存储器单元群组具有两个或两个以上非易失性存储器单元，其中将每一关联存储器单元群组的可用阈值电压范围划分为非二进制数个经界定逻辑窗状态，且
将数据编程为选定关联存储器单元群组的所述两个或两个以上存储器单元的所述非二进制数个经界定逻辑窗状态，其中通过将经编程数据编码为所述关联存储器单元群组中的总数个可用逻辑窗状态而在所述关联存储器单元群组上存储所述经编程数据。
CN200880117048.3A 2007-11-21 2008-11-18 用于m位存储器单元的m+n位编程和m+l位读取 Active CN101868829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310711960.4A CN103680605B (zh) 2007-11-21 2008-11-18 用于m位存储器单元的m+n位编程和m+l位读取

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/943,916 2007-11-21
US11/943,916 US7633798B2 (en) 2007-11-21 2007-11-21 M+N bit programming and M+L bit read for M bit memory cells
PCT/US2008/083915 WO2009067448A1 (en) 2007-11-21 2008-11-18 M+n bit programming and m+l bit read for m bit memory cells

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310711960.4A Division CN103680605B (zh) 2007-11-21 2008-11-18 用于m位存储器单元的m+n位编程和m+l位读取

Publications (2)

Publication Number Publication Date
CN101868829A CN101868829A (zh) 2010-10-20
CN101868829B true CN101868829B (zh) 2014-01-29

Family

ID=40641787

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310711960.4A Active CN103680605B (zh) 2007-11-21 2008-11-18 用于m位存储器单元的m+n位编程和m+l位读取
CN200880117048.3A Active CN101868829B (zh) 2007-11-21 2008-11-18 用于m位存储器单元的m+n位编程和m+l位读取

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310711960.4A Active CN103680605B (zh) 2007-11-21 2008-11-18 用于m位存储器单元的m+n位编程和m+l位读取

Country Status (7)

Country Link
US (3) US7633798B2 (zh)
EP (2) EP3273443B1 (zh)
JP (2) JP2011504277A (zh)
KR (1) KR101125876B1 (zh)
CN (2) CN103680605B (zh)
TW (2) TWI518702B (zh)
WO (1) WO2009067448A1 (zh)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8077516B2 (en) * 2006-05-08 2011-12-13 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) * 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8533563B2 (en) * 2008-03-31 2013-09-10 Qimonda Ag Memory read-out
US7843725B2 (en) * 2008-06-11 2010-11-30 Micron Technology, Inc. M+L bit read column architecture for M bit memory cells
KR101671313B1 (ko) * 2008-07-01 2016-11-01 엘에스아이 코포레이션 플래시 메모리 디바이스 판독 방법 및 시스템
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) * 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8127091B2 (en) * 2008-10-30 2012-02-28 Micron Technology, Inc. Programming memory cells with additional data for increased threshold voltage resolution
US7852671B2 (en) 2008-10-30 2010-12-14 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
US8023334B2 (en) 2008-10-31 2011-09-20 Micron Technology, Inc. Program window adjust for memory cell signal line delay
US8208304B2 (en) * 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US7978511B2 (en) 2009-05-28 2011-07-12 Micron Technology, Inc. Data line management in a memory device
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8386895B2 (en) 2010-05-19 2013-02-26 Micron Technology, Inc. Enhanced multilevel memory
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US8638602B1 (en) 2010-09-10 2014-01-28 Western Digital Technologies, Inc. Background selection of voltage reference values for performing memory read operations
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8780659B2 (en) 2011-05-12 2014-07-15 Micron Technology, Inc. Programming memory cells
US8503237B1 (en) 2011-05-18 2013-08-06 Western Digital Technologies, Inc. System and method for data recovery in a solid state storage device
US8681564B2 (en) * 2011-05-23 2014-03-25 Marvell World Trade Ltd. Systems and methods for generating soft information in NAND flash
CN102298971B (zh) * 2011-08-29 2014-05-21 南京大学 一种非挥发性快闪存储器高密度多值存储的操作方法
US8788889B2 (en) * 2011-11-23 2014-07-22 Sandisk Technologies Inc. Bit stream aliasing in memory system with probabilistic decoding
US8988942B2 (en) 2012-07-02 2015-03-24 Sandisk Technologies Inc. Methods for extending the effective voltage window of a memory cell
US8804452B2 (en) 2012-07-31 2014-08-12 Micron Technology, Inc. Data interleaving module
US9104551B2 (en) 2012-11-09 2015-08-11 Sandisk Technologies Inc. NAND flash based content addressable memory
WO2014102800A1 (en) * 2012-12-30 2014-07-03 Ramot At Tel-Aviv University Ltd. Method and device for reliable storage in nor flash memory
US8891296B2 (en) * 2013-02-27 2014-11-18 Empire Technology Development Llc Linear Programming based decoding for memory devices
US9075424B2 (en) 2013-03-06 2015-07-07 Sandisk Technologies Inc. Compensation scheme to improve the stability of the operational amplifiers
US9053810B2 (en) 2013-03-08 2015-06-09 Sandisk Technologies Inc. Defect or program disturb detection with full data recovery capability
US9367391B2 (en) * 2013-03-15 2016-06-14 Micron Technology, Inc. Error correction operations in a memory device
US20160148700A1 (en) * 2013-07-08 2016-05-26 Wilus Institute Of Standards And Technology Inc. Memory system and data procesing method for memory
WO2015088552A1 (en) 2013-12-13 2015-06-18 Empire Technology Development Llc Low-complexity flash memory data-encoding techniques using simplified belief propagation
JP6399749B2 (ja) * 2013-12-19 2018-10-03 キヤノン株式会社 撮像装置および撮像システム
KR20150134473A (ko) * 2014-05-21 2015-12-02 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9343156B1 (en) * 2015-06-25 2016-05-17 Sandisk Technologies Inc. Balancing programming speeds of memory cells in a 3D stacked memory
WO2018057766A1 (en) 2016-09-21 2018-03-29 Rambus Inc. Adaptive memory cell write conditions
FR3065826B1 (fr) * 2017-04-28 2024-03-15 Patrick Pirim Procede et dispositif associe automatises aptes a memoriser, rappeler et, de maniere non volatile des associations de messages versus labels et vice versa, avec un maximum de vraisemblance
US10360947B2 (en) * 2017-08-31 2019-07-23 Micron Technology, Inc. NAND cell encoding to improve data integrity
US10192626B1 (en) * 2017-08-31 2019-01-29 Micro Technology, Inc. Responding to power loss
US10354738B2 (en) * 2017-09-27 2019-07-16 Micron Technology, Inc. One check fail byte (CFBYTE) scheme
US10878920B2 (en) * 2018-03-21 2020-12-29 SK Hynix Inc. Memory controller and memory system having the same
US10629288B2 (en) * 2018-06-25 2020-04-21 Micron Technology, Inc. Adjustable voltage drop detection threshold in a memory device
US10838652B2 (en) * 2018-08-24 2020-11-17 Silicon Storage Technology, Inc. Programming of memory cell having gate capacitively coupled to floating gate
US10622065B2 (en) * 2018-09-12 2020-04-14 Micron Technology, Inc. Dedicated commands for memory operations
US10573390B1 (en) * 2018-11-30 2020-02-25 Samsung Electronics Co., Ltd. High-density storage system
US11557345B2 (en) * 2018-12-20 2023-01-17 Micron Technology, Inc. Dynamic memory programming voltage step for strenuous device conditions
CN109935265B (zh) * 2019-02-15 2021-02-26 长江存储科技有限责任公司 数据读取方法及装置、存储器及存储介质
CN111600614B (zh) * 2020-06-04 2023-09-05 北京润科通用技术有限公司 基于连续帧的3/4码率的编、译码方法、装置及系统
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703758A (zh) * 2002-09-24 2005-11-30 桑迪士克股份有限公司 用减少的相邻场误差编程非易失性存储器及方法
CN101006519A (zh) * 2004-04-06 2007-07-25 桑迪士克股份有限公司 非易失性存储器的可变编程

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04238196A (ja) * 1991-01-22 1992-08-26 Nec Ic Microcomput Syst Ltd Ｅｐｒｏｍ回路
US5737265A (en) * 1995-12-14 1998-04-07 Intel Corporation Programming flash memory using data stream analysis
US5859858A (en) * 1996-10-25 1999-01-12 Intel Corporation Method and apparatus for correcting a multilevel cell memory by using error locating codes
JPH11283396A (ja) * 1998-03-27 1999-10-15 Sony Corp メモリ装置
JP3308915B2 (ja) * 1998-11-11 2002-07-29 エヌイーシーマイクロシステム株式会社 不良救済用メモリセル及びそれを用いた記憶装置
US6094368A (en) * 1999-03-04 2000-07-25 Invox Technology Auto-tracking write and read processes for multi-bit-per-cell non-volatile memories
DE60045073D1 (de) * 2000-10-13 2010-11-18 St Microelectronics Srl Verfahren zum Speichern und Lesen von Daten eines nichtflüchtigen Multibitspeichers mit einer nichtbinären Anzahl von Bits pro Zelle
US6469931B1 (en) * 2001-01-04 2002-10-22 M-Systems Flash Disk Pioneers Ltd. Method for increasing information content in a computer memory
DE60127125D1 (de) * 2001-09-28 2007-04-19 St Microelectronics Srl Verfahren zum Speichern und Lesen von Daten in einem nichtflüchtigen Mehrpegelspeicher mit einer nichtbinären Anzahl von Pegeln und dazugehörige Schaltungsarchitektur
US6847550B2 (en) * 2002-10-25 2005-01-25 Nexflash Technologies, Inc. Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor
US7023735B2 (en) * 2003-06-17 2006-04-04 Ramot At Tel-Aviv University Ltd. Methods of increasing the reliability of a flash memory
JP4005000B2 (ja) * 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7355237B2 (en) * 2004-02-13 2008-04-08 Sandisk Corporation Shield plate for limiting cross coupling between floating gates
US7716413B2 (en) 2004-02-15 2010-05-11 Sandisk Il Ltd. Method of making a multi-bit-cell flash memory
JP4357331B2 (ja) * 2004-03-24 2009-11-04 東芝メモリシステムズ株式会社 マイクロプロセッサブートアップ制御装置、及び情報処理システム
JP2008020937A (ja) * 2004-10-29 2008-01-31 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
US7221592B2 (en) 2005-02-25 2007-05-22 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
US7200043B2 (en) * 2005-05-31 2007-04-03 Elite Semiconductor Memory Technology, Inc. Nonvolatile memory using a two-step cell verification process
ITRM20050310A1 (it) 2005-06-15 2006-12-16 Micron Technology Inc Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash.
JP2007042222A (ja) * 2005-08-04 2007-02-15 Renesas Technology Corp 半導体装置
US7443732B2 (en) * 2005-09-20 2008-10-28 Spansion Llc High performance flash memory device capable of high density data storage
US7526715B2 (en) * 2005-10-17 2009-04-28 Ramot At Tel Aviv University Ltd. Probabilistic error correction in multi-bit-per-cell flash memory
CN101529525B (zh) * 2005-10-17 2016-03-30 特拉维夫大学拉莫特有限公司 每单元多位的闪速存储器的概率错误校正
WO2007058846A1 (en) * 2005-11-10 2007-05-24 Sandisk Corporation Reverse coupling effect with timing information
US8055979B2 (en) * 2006-01-20 2011-11-08 Marvell World Trade Ltd. Flash memory with coding and signal processing
US7400532B2 (en) * 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
US7388781B2 (en) * 2006-03-06 2008-06-17 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
JP5142478B2 (ja) * 2006-04-13 2013-02-13 株式会社東芝 半導体記憶装置
US7593259B2 (en) * 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703758A (zh) * 2002-09-24 2005-11-30 桑迪士克股份有限公司 用减少的相邻场误差编程非易失性存储器及方法
CN101006519A (zh) * 2004-04-06 2007-07-25 桑迪士克股份有限公司 非易失性存储器的可变编程

Also Published As

Publication number Publication date
TWI518702B (zh) 2016-01-21
EP2218074A1 (en) 2010-08-18
US20090129153A1 (en) 2009-05-21
WO2009067448A1 (en) 2009-05-28
JP5914613B2 (ja) 2016-05-11
EP3273443A1 (en) 2018-01-24
TW201337944A (zh) 2013-09-16
JP2011504277A (ja) 2011-02-03
US20110103145A1 (en) 2011-05-05
TW200931432A (en) 2009-07-16
KR101125876B1 (ko) 2012-03-22
US20100091565A1 (en) 2010-04-15
KR20100093089A (ko) 2010-08-24
EP3273443B1 (en) 2019-11-13
US7633798B2 (en) 2009-12-15
CN103680605B (zh) 2016-08-17
US8111550B2 (en) 2012-02-07
JP2015043253A (ja) 2015-03-05
TWI402854B (zh) 2013-07-21
CN103680605A (zh) 2014-03-26
CN101868829A (zh) 2010-10-20
US7872912B2 (en) 2011-01-18
EP2218074B1 (en) 2017-10-04
EP2218074A4 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
CN101868829B (zh) 用于m位存储器单元的m+n位编程和m+l位读取
CN101755305B (zh) 存储器装置及操作存储器单元的方法
CN101681284B (zh) 以每单元变化位将错误校正码编程到固态存储器装置中
CN101983378B (zh) 固态存储器装置中的模拟读取与写入路径
CN101755307B (zh) 基于疲劳状况刷新非易失性存储器单元
CN101689404B (zh) 固态存储器中的编程速率识别及控制
CN101689134B (zh) 以每单元不同位对存储器进行编程
CN101681295B (zh) 固态存储器中的粗略与精细编程
CN101681321B (zh) 利用数据值的模拟通信的固态存储器
CN101828237B (zh) 感测nand快闪中的存储器单元
TWI496004B (zh) 作為一網路之一主動元件之非揮發記憶體裝置、記憶體系統網路及透過一共同網路匯流排進行通信之方法
CN101821811A (zh) 多级单元nand中的非相等阈值电压范围
KR101104543B1 (ko) 메모리 장치의 기준 셀들에 기초한 아날로그-디지털 및 디지털-아날로그 변환 윈도우 조정

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant