CN101896036B - 多层基板及其制造方法 - Google Patents

多层基板及其制造方法 Download PDF

Info

Publication number
CN101896036B
CN101896036B CN201010250296.4A CN201010250296A CN101896036B CN 101896036 B CN101896036 B CN 101896036B CN 201010250296 A CN201010250296 A CN 201010250296A CN 101896036 B CN101896036 B CN 101896036B
Authority
CN
China
Prior art keywords
wiring graph
conductive layer
dry film
manufacturing approach
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010250296.4A
Other languages
English (en)
Other versions
CN101896036A (zh
Inventor
川畑贤一
阿部寿之
胜俣正史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004269706A external-priority patent/JP4079927B2/ja
Priority claimed from JP2004269707A external-priority patent/JP4034771B2/ja
Priority claimed from JP2004269708A external-priority patent/JP4034772B2/ja
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101896036A publication Critical patent/CN101896036A/zh
Application granted granted Critical
Publication of CN101896036B publication Critical patent/CN101896036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

多层基板及其制造方法。该多层基板的设计自由度高，适合高密度安装且具有高性能。多层基板包括层叠的多个绝缘层；和在多个绝缘层各个之间形成的、未贯穿该多个绝缘层中的任意一层的配线图形，配线图形包括具有预定厚度的第1配线图形和厚度大于第1配线图形的第2配线图形。通过消去法对厚度一定的导电层进行构图而形成第1配线图形。在形成通孔的同一工序中，通过开孔加工，形成图形形成用槽，然后用导电性材料同时填充通孔和图形形成用槽的内部，形成第2配线图形。第1配线图形优选用作为图形的宽度和厚度偏差小、要求相对于绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形。第2配线图形优选用作为扼流圈用L图形。

Description

多层基板及其制造方法
本申请是申请日为2005年9月16日，申请号为200510103151.0，发明名称为“多层基板及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及多层基板及其制造方法，特别涉及具有配线图形和通孔电极的多层基板及其制造方法。
背景技术
近年来，对于高密度安装的要求日益严格。由此，作为印刷基板上搭载的各种模块用的基板，多采用多个绝缘层层叠而成的“多层基板”。
通过在构成多层基板的各绝缘层上形成配线图形等，对其进行层叠，从而进行多层基板的制造。通过贯穿绝缘层的通孔来进行不同绝缘层上形成的配线图形之间的连接(参照日本国特许第2857270号公报、特开平10-322021号公报)。
在各绝缘层上的配线图形的形成中，通常采用称为“消去法”的方法和称为“添加法”的方法的2种方法。根据“消去法”，通过对预先在绝缘层上均匀地形成的导电层进行蚀刻，形成所需的图形。一般，基于消去法的图形形成具有下述的性质，即，由于采用厚度一定的铜箔作为导电层，故容易获得厚度精度，但是，难于高精度地控制其宽度，导体的厚度越大，宽度精度越低。根据添加法，由于对打算通过干膜、抗蚀剂等描绘图形的部分进行曝光，显影，使镀层沿图形生长后，去除干膜等，最终完成所需的图形。基于添加法的图形形成具有下述的性质，即，由于通过曝光、显影后的干膜等已经确定了宽度方向的精度，故宽度方向的精度高，但是，由于厚度方向的精度取决于镀层面的偏差，故厚度的差异较大，难于高精度地对厚度进行控制。
这样，消去法和添加法各自具有优缺点，当打算重视宽度方向的精度时，选择添加法，而当打算重视厚度方向的精度时，选择消去法。另外，在图形形成中，采用这两种方法中的任意一种就够了，无需对同一个面混合地进行这两种方法。
近年来，对于在基板中不仅内置配线图形，而且还内置电感(L)和电容(C)的、所谓的嵌入化的要求看涨。对于该内置LC有下述的要求。
首先，对于在高频电路中使用的L，重要的是在控制阻抗的基础上进行图形宽度方向上的控制。即使图形的厚度薄一些，对传送特性的影响也较小。另一方面，在用于电源系统的平滑电路等的L(扼流圈)中，优选为直流电阻较低。于是，重要的是导体图形的截面积取多大。
另外，在高频电路所使用的C中，重要的是减小静电电容的偏差，具体来说，必须将静电电容的偏差抑制在不超过±5％。为了实现该效果，重要的是图形宽度方向上的控制，而即使在图形的厚度薄一些，也没有问题。另外，对于配线图形而言，重要的是在控制阻抗的基础上，还要减小图形的宽度和厚度的偏差。
在这样的条件下，比如，象功率放大器用基板那样，必须构成要求图形的宽度方向的精度的“匹配电路用L”、和要求直流电阻尽可能低(要求导体的厚度)的“电源电路用L(扼流圈)”的情况下，在选择上述任意的图形形成方法时，具有无法在多层基板的同一层内形成两个L的问题。
即，如果要对图形的宽度和厚度要求所需的精度，则由于无法在同一层内形成厚度不同的图形的结构上的限制/矛盾，故设计的自由度受到限制，难于应对小型化、高性能化的要求。
发明内容
于是，本发明的目的在于提供设计的自由度高，可任意地选择各元件所要求的最佳图形形状、偏差的多层基板及其制造方法。
本发明的多层基板的特征在于，包括：层叠的多个绝缘层；和在所述多个绝缘层各个之间形成的、未贯穿该多个绝缘层中的任意一层的配线图形，并且，所述配线图形包括具有预定厚度的第1配线图形和厚度大于第1配线图形的第2配线图形。在这里，“同一层内”指相接的绝缘层之间的边界附近，其包含第1和第2配线图形均跨过绝缘层之间的边界而存在的情况、第1和第2配线图形均与边界面的一个面接触的情况，以及第1和第2配线图形中的任意一个与边界面的一个面接触，并且另一个与边界面的另一个面接触的情况。另外，还考虑在增长层(build-uplayer)上再形成增长层的情况等，由于由相同材料形成的绝缘层的层叠而难于进行绝缘层之间的边界的明确判别的情况，但是，即使在这样的情况下，由于第1和第2配线图形显然位于上下的绝缘层之间，故在此情况下，可视为在第1和第2配线图形附近存在绝缘层之间的边界。
按照本发明，例如，可以在同一层内构成作为第1配线图形而构成的高频电路用LC图形和通常的配线图形、和作为第2配线图形而构成的扼流圈用L图形等，可任意地选择各元件所要求的最佳图形形状和偏差。即，可实现设计的自由度高，适合高密度安装的高性能的多层基板。
在本发明中，可以是上述第1配线图形在上述多个绝缘层中的预定的绝缘层的表面上形成，上述第2配线图形中的至少一部分嵌入上述预定的绝缘层内，也可以是上述第1配线图形和上述第2配线图形均在上述多个绝缘层中的预定的绝缘层的表面上形成。按照本发明，由于可通过消去法形成第1配线图形，可通过添加法形成第2配线图形，故可任意地选择各元件所要求的最佳的图形形状和偏差。
在本发明中，优选为上述第1配线图形和上述第2配线图形中的至少一方构成为蚀刻率不同的多个导电层的层叠体。按照本发明，由于可在对复合材料进行构图而预先形成较厚的配线图形后，将其粘贴于核心基板上，然后，进一步对核心基板上的复合材料进行构图而形成较薄的配线图形，故可以仅通过消去法来形成配线图形。由此，有用于以消去法进行加工的设备就够了，完全不需要用于以添加法进行加工的设备。
在本发明中，进一步优选为：上述层叠体由2个导电层构成，上述2个导电层的组合为铜(Cu)与铝(Al)、铝(Al)与铜(Cu)、铜(Cu)与镍(Ni)、镍(Ni)与铜(Cu)、铜(Cu)与钯(Pd)、铜(Cu)与银(Ag)、不锈钢(SUS)与钯(Pd)、不锈钢(SUS)与银(Ag)、银(Ag)与不锈钢(SUS)、铜(Cu)与不锈钢(SUS)中的任意一种组合。如果2个导电层的组合为这些中的任意一种，则可通过导电层的图形蚀刻处理，可靠地形成厚度不同的配线图形。
在本发明中，优选为，还包括连接不同的层上存在的配线图形的通孔。由此，第2配线图形可与通孔同时地形成，因此可在不增加工序的情况下，在通常的工序范围内，形成第2配线图形。
在本发明中，优选为上述第1配线图形的厚度(t1)在1μm～18μm的范围内选择，选择上述第2配线图形的厚度(t2)，使得上述第1配线图形的厚度与上述第2配线图形的厚度之比(t2/t1)在1.5～20的范围内。如果在该范围内，则可以在不对设计自由度造成妨碍的情况下，在必要的部位绘制最佳的电路图形。
在本发明中，优选为上述第2配线图形的至少一部分用作为扼流圈。由此，例如，可以实现特性良好的功率放大器用的多层基板。
本发明的多层基板的制造方法的特征在于，包括：在构成多层基板的一部分的绝缘层的表面上形成具有预定厚度的第1配线图形的第1工序；在上述绝缘层上形成图形形成用槽的第2工序；以及，以导电性材料对上述图形形成用槽的内部进行填充，形成厚度大于上述第1配线图形的第2配线图形的第3工序。
按照本发明，由于可在同一层内形成具有不同厚度的图形，故例如，对于通过导电层的构图而形成的较薄的图形，形成高频电路用LC图形和通常的配线图形，对于图形形成用槽的较厚的图形，形成扼流用L图形，由此，可实现特性良好的功率放大器用多层基板等，可任意地选择各元件所要求的最佳的图形形状和偏差。即，可制造出设计自由度高，适合高密度安装的高性能的多层基板。
在本发明中，优选为：上述第1工序包括对上述绝缘层的至少一个表面上形成的导电层进行构图的工序，上述第3工序包括形成基底导电层的工序、在不应形成导电性材料的区域形成掩模的工序、和通过电解电镀法生长上述导电性材料的工序。
按照本发明，由于可通过消去法形成相对较薄的第1配线图形，可通过添加法形成相对较厚的第2配线图形，故可任意地选择各元件所要求的最佳的图形形状和偏差，可制造出设计自由度高，适合高密度安装的多层基板。在这里，优选为在几乎整个面上形成感光材料后，通过曝光，对上述感光材料进行构图，或者优选为通过丝网印刷法，有选择地形成上述绝缘性材料，从而进行形成上述掩模的工序。
在本发明中，优选为上述第2工序包括形成通孔的工序，上述第3工序包括用上述导电性材料填充上述通孔的内部的工序。按照本发明，由于第2配线图形可与通孔形成工序同时地形成，故可在不增加工序的情况下，在普通工序范围内，形成图形形成用槽所实现的配线图形。
在本发明中，优选为上述第2工序按照另一绝缘层中包含的导电层构成上述通孔的底部的方式形成上述通孔。按照本发明，使用可将具有底部的孔几乎完全填充的电镀液，形成导电性材料，由此，可简化工序。
在本发明中，优选为上述第3工序是有选择地形成填充上述通孔和图形形成用槽的内部的导电性材料的工序。按照本发明，由于有选择地形成填充通孔和图形形成用槽的内部的至少一部分的导电性材料，故可抑制由于研磨产生的绝缘层厚度偏差。
此外，本发明的多层基板的制造方法的特征在于，包括在构成多层基板的一部分的绝缘层的表面上形成具有预定厚度的第1配线图形的第1工序；和在上述绝缘层的表面上形成厚度大于上述第1配线图形的第2配线图形的第2工序。
按照本发明，由于可在同一层内形成具有不同厚度的图形，故例如，对于通过导电层的构图而形成的较薄的图形，形成高频电路用LC图形和通常的配线图形，对于通过电镀形成的较厚的配线图形，形成扼流用L图形，由此，可实现特性良好的功率放大器用多层基板等，可任意地选择各元件所要求的最佳的图形形状和偏差。即，可制造出设计自由度高，适合高密度安装的高性能的多层基板。
在本发明中，优选为上述第1工序包括对上述绝缘层的至少一个表面上形成的导电层进行构图的工序，上述第2工序包括在几乎整个面上形成基底导电层的工序；在不应形成导电性材料的区域形成掩模的工序；和通过电解电镀法生长导电性材料的工序。
按照本发明，由于通过消去法形成相对较薄的第1配线图形，通过添加法形成相对较厚的第2配线图形，故可任意地选择各元件所要求的最佳的图形形状和偏差，可制造出设计自由度高，适合高密度安装的多层基板。在这里，优选为通过在几乎整个面上形成感光材料后，通过曝光，对上述感光材料进行构图，从而进行形成上述掩模的工序，也可通过丝网印刷法，有选择地形成绝缘性材料而进行。
在本发明中，优选为上述第2工序包括形成通孔的工序；和用上述导电性材料填充上述通孔的内部的工序。按照本发明，由于可与通孔形成工序同时地形成第2配线图形，故可在不增加工序的情况下，在通常的工序的范围内，形成第2配线图形。
在本发明中，优选为上述第2工序按照另一绝缘层中包含的导电层构成上述通孔的底部的方式形成上述通孔。按照本发明，通过采用可几乎完全地填充具有底部的孔的电镀液，形成导电性材料，可简化工序。
另外，本发明的多层基板的制造方法的特征在于，包括：第1工序，对构成为蚀刻率不同的多个导电层的层叠体的复合材料的一个面进行图形蚀刻，形成具有预定厚度的第1配线图形；第2工序，将所述复合材料的所述一个面粘贴于构成多层基板的一部分的绝缘层的表面上；和第3工序，对粘贴于所述绝缘层上的所述复合材料的另一面进行图形蚀刻，形成厚度与所述第1配线图形不同的第2配线图形。
按照本发明，由于可在同一层内形成具有不同厚度的图形，故例如，对于通过导电层的构图而形成的较薄的图形，形成高频电路用LC图形和通常的配线图形，对于图形形成用槽所实现的较厚的图形，形成扼流圈用L图形，由此，可以实现特性良好的功率放大器用多层基板。进而，由于在对复合材料进行图形蚀刻处理，预先形成较厚的配线图形之后，将其粘贴于核心基板上，然后，进一步对核心基板上的复合材料进行图形蚀刻处理，形成相对较薄的配线图形，故仅通过消去法就可形成配线图形。由此，只要具有用于通过消去法进行加工的设备就够了，完全不需要用于通过添加法进行加工的设备。
在本发明中，优选为上述多个导电层的厚度相互不同，最好，设置于上述复合材料的一个面侧的导电层的厚度大于设置于上述复合材料的上述另一面侧的导电层的厚度。按照本发明，能够可靠地形成厚度不同的高精度的配线图形。
在本发明中，优选为：上述复合材料构成为第1导电层、第2导电层和第3导电层依次层叠而成的导电层的层叠体，上述第1导电层和上述第3导电层均由预定的蚀刻材料形成，上述第2导电层由预定的蚀刻终止材料形成，上述蚀刻材料和上述蚀刻终止材料的组合为铜(Cu)与铝(Al)、铝(Al)与铜(Cu)、铜(Cu)与镍(Ni)、镍(Ni)与铜(Cu)、铜(Cu)与钯(Pd)、铜(Cu)与银(Ag)、不锈钢(SUS)与钯(Pd)、不锈钢(SUS)与银(Ag)、银(Ag)与不锈钢(SUS)、铜(Cu)与不锈钢(SUS)中的任意一种。如果蚀刻材料和蚀刻终止材料的组合为它们中的任意一种，则可通过导电层的图形蚀刻，可靠地形成厚度不同的配线图形。
另外，在本发明中，优选为上述第1导电层形成上述复合材料的上述一个面，第3导电层形成上述复合材料的上述另一面。由此，可通过第1导电层的图形蚀刻，形成较厚的图形，可通过第3和第2导电层的图形蚀刻，形成较薄的配线图形，由此，能够可靠地形成厚度不同的配线图形。
在本发明中，优选为还包括形成通孔的工序和有选择地形成填充上述通孔的内部的导电性材料的工序。由此，由于在用导电性材料填充通孔的内部时，在形成导电性材料的区域之外形成掩模，并有选择地形成导电性材料，故可抑制由于研磨而产生的导电层的厚度偏差，在通过消去法对导电层进行构图而形成配线图形的情况下，可大幅度地提高其图形精度。另外，由于主要研磨选择性地形成的导电性材料的突起部分，故与对整个面进行研磨的情况相比较，不易产生翘曲。由此，例如，即使在核心基板上形成高频电路用LC等的无源元件的情况下，仍可抑制阻抗的偏差。
在本发明中，上述绝缘层可以为核心基板，也可以为设置于上述核心基板上的增长层。还可以为这两者。在本发明应用于核心基板和增长层这两者的情况下，由于对于在核心基板的表面上形成的配线图形和在增长层的表面上形成的配线图形这两者而言，厚度偏差变小，故可从整体上提高图形精度。
这样，按照本发明，对于图形的宽度和厚度的偏差小、并且要求绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形(第1配线图形)，通过消去法对厚度一定的导电层进行图形蚀刻处理，由此，可使图形的厚度变得较薄，对于扼流圈用L图形(第2配线图形)，在与通孔形成相同的工序中，通过开孔加工，形成图形形成用槽，然后，与通孔同时地在图形形成用槽内部填充导电性材料，由此，可形成长宽比高、导体截面积较大(直流电阻低)的图形。即，按照本实施例，由于可任意地选择各元件所要求的最佳图形形状和偏差，故可实现设计自由度高，适合高密度安装的高性能的多层基板。
另外，按照本发明，由于由研磨产生的导电性材料的厚度偏差受到抑制，故在通过消去法等的图形形成法形成配线图形的情况下，可大幅度地提高图形精度。由此，例如，即使在多层基板的内部设置电容和电感等的无源元件的情况下，仍可抑制阻抗的偏差。
附图说明
图1为表示本发明的第1实施方式的制造方法的一个工序(准备核心基板)的概略截面图。
图2为表示本发明的第1实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图3为表示本发明的第1实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图4为表示本发明的第1实施方式的制造方法的一个工序(导电层的蚀刻)的概略截面图。
图5为表示本发明的第1实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图6为表示本发明的第1实施方式的制造方法的一个工序(通孔和图形形成用槽的形成)的概略截面图。
图7为表示本发明的第1实施方式的制造方法的一个工序(基底导电层的形成)的概略截面图。
图8为表示本发明的第1实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图9为表示本发明的第1实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图10为表示本发明的第1实施方式的制造方法的一个工序(导电性材料的形成)的概略截面图。
图11为表示本发明的第1实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图12为表示本发明的第1实施方式的制造方法的一个工序(表面的研磨)的概略截面图。
图13为表示本发明的第1实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图14为表示本发明的第1实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图15为表示本发明的第1实施方式的制造方法的一个工序(导电层的蚀刻)的概略截面图。
图16为表示本发明的第1实施方式的制造方法的一个工序(干膜的剥离)的概略截面图，示出了加工完成核心基板。
图17为表示配线图形为对向图形的示例的概略平面图。
图18为表示配线图形为蛇形的图形的示例的概略平面图。
图19为表示配线图形为螺旋形的图形的示例的概略平面图。
图20为表示配线图形为立体螺旋形的图形的示例的概略平面图。
图21为表示本发明的第1实施方式的制造方法的一个工序(树脂贴附金属箔的按压)的概略截面图。
图22为表示本发明的第1实施方式的制造方法的一个工序(准备多层基板)的概略截面图。
图23为表示本发明的第1实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图24为表示本发明的第1实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图25为表示本发明的第1实施方式的制造方法的一个工序(导电层的蚀刻)的概略截面图。
图26为表示本发明的第1实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图27为表示本发明的第1实施方式的制造方法的一个工序(通孔和图形形成用槽的形成)的概略截面图。
图28为表示本发明的第1实施方式的制造方法的一个工序(基底导电层的形成)的概略截面图。
图29为表示本发明的第1实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图30为表示本发明的第1实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图31为表示本发明的第1实施方式的制造方法的一个工序(导电性材料的形成)的概略截面图。
图32为表示本发明的第1实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图33为表示本发明的第1实施方式的制造方法的一个工序(表面的研磨)的概略截面图。
图34为表示本发明的第1实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图35为表示本发明的第1实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图36为表示本发明的第1实施方式的制造方法的一个工序(导电层的蚀刻)的概略截面图。
图37为表示本发明的第1实施方式的制造方法的一个工序(干膜的剥离)的概略截面图，示出了完成后的多层基板。
图38为表示本发明的第2实施方式的制造方法的一个工序(树脂贴附金属箔的按压)的概略截面图。
图39为表示本发明的第2实施方式的制造方法的一个工序(准备多层基板)的概略截面图。
图40为表示本发明的第2实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图41为表示本发明的第2实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图42为表示本发明的第2实施方式的制造方法的一个工序(导电层的蚀刻)的概略截面图。
图43为表示本发明的第2实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图44为表示本发明的第2实施方式的制造方法的一个工序(通孔和图形形成用槽的形成)的概略截面图。
图45为表示本发明的第2实施方式的制造方法的一个工序(基底导电层的形成)的概略截面图。
图46为表示本发明的第2实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图47为表示本发明的第2实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图48为表示本发明的第2实施方式的制造方法的一个工序(导电性材料的形成)的概略截面图。
图49为表示本发明的第2实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图50为表示本发明的第2实施方式的制造方法的一个工序(表面的研磨)的概略截面图。
图51为表示本发明的第2实施方式的制造方法的一个工序(软蚀刻)的概略截面图，示出了已完成的多层基板。
图52为表示本发明的第3实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图53为表示本发明的第3实施方式的制造方法的一个工序(导电层的蚀刻)的概略截面图。
图54为表示本发明的第3实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图55为表示本发明的第3实施方式的制造方法的一个工序(通孔的形成)的概略截面图。
图56为表示本发明的第3实施方式的制造方法的一个工序(基底导电层的形成)的概略截面图。
图57为表示本发明的第3实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图58为表示本发明的第3实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图59为表示本发明的第3实施方式的制造方法的一个工序(导电性材料的形成)的概略截面图。
图60为表示本发明的第3实施方式的制造方法的一个工序(表面的研磨)的概略截面图。
图61为表示本发明的第3实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图62为表示本发明的第3实施方式的制造方法的一个工序(软蚀刻)的概略截面图，示出了加工完成核心基板。
图63为表示本发明的第3另一实施方式的制造方法的一个工序(树脂贴附金属箔的按压)的概略截面图。
图64为表示本发明的第3另一实施方式的制造方法的一个工序(准备多层基板)的概略截面图。
图65为表示本发明的第3另一实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图66为表示本发明的第3另一实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图67为表示本发明的第3另一实施方式的制造方法的一个工序(导电层的蚀刻)的概略截面图。
图68为表示本发明的第3另一实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图69为表示本发明的第3另一实施方式的制造方法的一个工序(通孔的形成)的概略截面图。
图70为表示本发明的第3另一实施方式的制造方法的一个工序(基底导电层的形成)的概略截面图。
图71为表示本发明的第3另一实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图72为表示本发明的第3另一实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图73为表示本发明的第3另一实施方式的制造方法的一个工序(导电性材料的形成)的概略截面图。
图74为表示本发明的第3另一实施方式的制造方法的一个工序(表面的研磨)的概略截面图。
图75为表示本发明的第3另一实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图76为表示本发明的第3另一实施方式的制造方法的一个工序(软蚀刻)的概略截面图，示出了已完成的多层基板。
图77为本发明的优选实施方式的制造方法的一个工序(准备复合材料)的概略截面图。
图78为表示本发明的优选实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图79为表示本发明的第4实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图80为表示本发明的第4实施方式的制造方法的一个工序(复合材料的图形蚀刻)的概略截面图。
图81为表示本发明的第4实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图82为表示本发明的第4实施方式的制造方法的一个工序(准备核心基板)的概略截面图。
图83为表示本发明的第4实施方式的制造方法的一个工序(复合材料的粘合)的概略截面图。
图84为表示本发明的第4实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图85为表示本发明的第4实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图86为表示本发明的第4实施方式的制造方法的一个工序(复合材料的蚀刻)的概略截面图。
图87为表示本发明的第4实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图88为表示本发明的第4实施方式的制造方法的一个工序(通孔的形成)的概略截面图。
图89为表示本发明的第4实施方式的制造方法的一个工序(基底导电层的形成)的概略截面图。
图90为表示本发明的第4实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图91为表示本发明的第4实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图92为表示本发明的第4实施方式的制造方法的一个工序(导电性材料的形成)的概略截面图。
图93为表示本发明的第4实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图94为表示本发明的第4实施方式的制造方法的一个工序(表面的研磨)的概略截面图。
图95为表示本发明的第4实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图96为表示本发明的第4实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图97为表示本发明的第4实施方式的制造方法的一个工序(导电层的图形蚀刻)的概略截面图。
图98为表示本发明的第4实施方式的制造方法的一个工序(干膜的剥离)的概略截面图，示出了加工好的基板。
图99为表示本发明的第4实施方式的制造方法的一个工序(复合材料的粘合)的概略截面图。
图100为表示本发明的第4实施方式的制造方法的一个工序(树脂贴附金属箔的制作)的概略截面图。
图101为表示本发明的第4实施方式的制造方法的一个工序(准备加工完成核心基板)的概略截面图。
图102为表示本发明的第4实施方式的制造方法的一个工序(树脂贴附金属箔的层叠)的概略截面图。
图103为表示本发明的第4实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图104为表示本发明的第4实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图105为表示本发明的第4实施方式的制造方法的一个工序(复合材料的蚀刻)的概略截面图。
图106为表示本发明的第4实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图107为表示本发明的第4实施方式的制造方法的一个工序(通孔的形成)的概略截面图。
图108为表示本发明的第4实施方式的制造方法的一个工序(基底导电层的形成)的概略截面图。
图109为表示本发明的第4实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图110为表示本发明的第4实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图111为表示本发明的第4实施方式的制造方法的一个工序(导电性材料的形成)的概略截面图。
图112为表示本发明的第4实施方式的制造方法的一个工序(干膜的剥离)的概略截面图。
图113为表示本发明的第4实施方式的制造方法的一个工序(表面的研磨)的概略截面图。
图114为表示本发明的第4实施方式的制造方法的一个工序(干膜的形成)的概略截面图。
图115为表示本发明的第4实施方式的制造方法的一个工序(干膜的构图)的概略截面图。
图116为表示本发明的第4实施方式的制造方法的一个工序(导电层的图形蚀刻)的概略截面图。
图117为表示本发明的第4另一实施方式的制造方法的一个工序(干膜的剥离)的概略截面图，示出了已完成的多层基板。
具体实施方式
下面参照附图，对本发明的优选实施方式进行具体说明。
本实施方式的多层基板的制造方法可应用于构成多层基板的“核心基板”和设置于该核心基板上的“增长层”这两者。首先，参照作为概略截面图的图1～图16，对在“核心基板”上应用本发明的第1实施方式的多层基板的制造方法的情况进行说明。
首先，准备核心基板10(图1)。加工前的核心基板10由绝缘层11和绝缘层11的两面上分别形成的导电层12、13构成。绝缘层11发挥在多层基板的制作中确保整体的机械强度的作用，虽然其材料不是特别限定的，但是，其材料优选采用在由玻璃布、凯夫拉尔(Kevlar)、液晶聚合物等树脂布、氟树脂的多孔质片材等形成的芯材中含浸热硬化树脂或热塑性树脂等而形成的材料，其厚度优选设定在20μm～200μm左右。另外，为了使激光加工条件均匀，也可将不是LCP、PPS、PES、PEEK、PI等芯材的片材用作绝缘层11。导电层12、13优选由金属箔，特别是由铜箔形成，其厚度(t1)优选设定在1～18μm左右。在由铜箔形成导电层12、13的情况下，如果采用用作印刷配线板的电解铜箔(通过电镀辊，对在硫酸铜水溶液中对铜进行溶解离子化而形成的物质连续进行电镀，形成铜箔)，或压延铜箔，则可使其厚度偏差变得极小。另外，也可根据需要，通过扫除(スェップ)等方式，调整铜箔的厚度。
接着，在核心基板10的两个面上分别粘贴由感光材料构成的干膜14、15(图2)。由此，形成导电层12、13的几乎整个面被干膜14、15覆盖的状态。然后，通过对干膜14进行曝光、显影处理，去除干膜14的一部分，使导电层12的一部分12a、12b露出(图3)。
接着，将干膜14作为掩模，对导电层12进行蚀刻处理，使绝缘层11局部露出(图4)。绝缘层露出的区域的一部分11a形成通孔的开口部，另一部分11b形成图形形成用槽的开口部。
接着，剥离干膜14、15(图5)，通过激光加工，在绝缘层11的露出区域的一部分11a形成通孔16，并且在绝缘层11的露出区域的另一部分11b形成图形形成用槽17(图6)。在激光加工过程中，使激光功率和照射时间针对各个部位为最佳程度，由此，分别制作了通孔16和图形形成用槽17。通孔16穿过了绝缘层11，但是，此时，导电层13起终止部的作用，由此，该导电层13构成了通孔16的底部16a。对于通孔16的直径没有特别限定，但是其直径优选设定在30～200μm左右。另一方面，图形形成用槽17在绝缘层11中深入到预定的深度，不象通孔16那样贯穿绝缘层11。图形形成用槽17的深度优选设定为使得导电层12、13的厚度(t1)与采用图形形成用槽17而最终形成的配线图形的厚度(t2)之比(t2/t1)处于1.5～20的范围内。
接着，在包括通孔16和图形形成用槽17的内壁在内的露出面的几乎整个面上形成基底导电层18(图7)。作为基底导电层18的形成方法，优选采用非电解电镀法、溅射法、蒸镀法等。由于基底导电层18发挥在此后进行的电解电镀的基底的作用，故其厚度非常薄，例如，可在数百
Figure BSA00000224366900181
～3.0μm的范围内适当地选择。
接着，将由感光材料构成的干膜19粘贴于核心基板10的表面上(图8)。由此，形成基底导电层18的几乎整个表面被干膜19覆盖的状态。然后，对干膜19进行曝光、显影处理，去除位于通孔16和图形形成用槽17的开口部的干膜19(图9)。残留的干膜19用作在之后进行的电解电镀的掩模。
接着，通过电解电镀法，在未被干膜19覆盖的区域生长导电性材料20(图10)。即，不在核心基板10的整个表面，而是有选择地在未被干膜19覆盖的区域形成导电性材料20。由此，通孔16的内部处于几乎完全被导电性材料20填充的状态。另外，图形形成用槽17的内部也处于被导电性材料20填充的状态。
电解电镀优选以通孔16和图形形成用槽17的内部完全被导电性材料20填充的方式进行。可对电镀液的种类进行适当选择，例如，在导电性材料20为铜(Cu)的情况下，电镀液可采用硫酸铜。在通孔16的内部残留有空洞这样的情况下，优选以导电性树脂对通孔16的内部进行填充。如果残留有空洞，则在空洞的内部残留有电镀液等，其造成通孔的腐蚀。也可采用绝缘性树脂代替导电性树脂，但是，优选采用导电性树脂，以便可靠地通过通孔16实现上下层之间的电连接。
接着，在剥离干膜19之后(图11)，按照与核心基板10的表面平行的方式对导电性材料20进行研磨，对整个面进行平坦化处理(图12)。此时，通过以去除掉基底导电层18，进而稍微研磨导电层12的表面的程度进行研磨，能够可靠地使整个面平坦。研磨可以仅采用化学研磨和使用了抛光轮的机械研磨中的任何一种，但是，优选并用这些方式。特别是，如果首先进行化学研磨之后，进行采用抛光轮的机械研磨，则可确保非常好的平坦性。
在上述研磨工序中，如果导电层12的表面被大幅度地研磨，则会有导电层12的厚度偏差稍稍增大的可能性，但是，由于不在整个面，而是有选择地形成导电性材料20，故即使伴随导电性材料20的研磨，导电层12被研磨，其研磨量仍非常小，由此，厚度偏差的增加也非常小。与此相对，在不采用干膜19，而在整个面上形成导电性材料20的情况下，由于必须在整个面对较厚的(例如，20μm)导电性材料20进行研磨，故导电层12的最终厚度偏差变大。在本实施方式中，在不应形成导电性材料20的区域形成由于膜19形成的掩模，就是考虑到了这一点。但是，在本发明中，不是必须在不应形成导电性材料20的区域形成掩模。
接着，分别将干膜21、22粘贴于核心基板的两个面上(图13)，对干膜21、22进行曝光、显影处理，由此对干膜21、22进行构图，使导电层12、13部分地露出(图14)。然后，通过蚀刻，去除导电层12、13的露出部分(图15)。此时，由于构图后的导电层12、13的厚度偏差被抑制得非常小，故可进行高精度的构图。残留的导电层12、13形成通常的配线图形(第1配线图形)23和通孔上的电极图形25的一部分。最后，通过剥离干膜21、22，完成核心基板10的一系列加工，完成形成有相对较薄的第1配线图形23、相对较厚的第2配线图形24和通孔上的电极图形25的加工完成核心基板26(图16)。
图17～图19为表示配线图形的各种形状的俯视图，图20为表示配线图形的又一形状的立体图。
例如，通过使配线图形23的形状成为图17所示的对向图形，可以构成电容元件，另外，通过使配线图形23(或24)的形状成为图18所示的蛇形图形，或图19所示那样的螺旋状图形，或者图20所示的立体螺旋形的图形，可构成阻抗元件。另外，在图19中，在螺旋形的图形的中心形成通孔16上的电极图形25，通过填充了导电性材料20的通孔16与其它层的配线图形连接。另外，在图20中，在基本呈环状的图形的终端部分形成通孔16上的电极图形25，通过填充了导电性材料20的通孔16与其它层的基本呈环状的图形连接，由此，图形整体构成为立体螺旋形的图形。这些无源元件的阻抗随配线图形的宽度和厚度而发生较大变化，但是，如果采用本实施方式的方法，则可进行高精度的构图，由此，可大幅度地降低这些无源元件的特性的偏差。
象上面说明的那样，按照本实施方式，由于可在同一层内形成具有不同厚度的配线图形，故例如，对于要求图形的宽度和厚度偏差较小的高频电路用LC图形和要求阻抗匹配的通常的配线图形，由通过导电层的构图而形成的第1配线图形构成，对于要求长宽比较高，导体截面积较大(直流电阻较低)的扼流圈用L图形，由图形形成用槽所实现的第2配线图形构成，且可在同一层内形成它们，可任意地选择各元件所要求的最佳的图形形状、宽度和厚度偏差。即，可制作出设计自由度高，适合高密度安装的核心基板。
另外，按照本实施方式，由于在与激光加工所实现的通孔形成相同的工序中形成图形形成用槽，然后，在以导电性材料对通孔的内部进行填充的工序中，以导电性材料对图形形成用槽的内部进行填充，形成第2配线图形，故可在不增加工序的情况下，在通常的工序的范围内，形成第2配线图形。
此外，按照本实施方式，由于在以导电性材料对通孔和图形形成用槽的内部进行填充时，在形成导电性材料的区域之外形成掩模，从而有选择地形成导电性材料，故可抑制因研磨产生的导电层的厚度偏差，在对导电层进行构图而形成配线图形的情况下，可大幅度地提高该图形精度。由此，例如，即使在核心基板上形成高频用LC等无源元件的情况下，仍可抑制阻抗的偏差。
下面参照作为概略截面图的图21～图37，对本实施方式的多层基板的制造方法应用于“增长层”的情况进行说明。
本实施方式的方法既可用于通过借助图1～16说明的方法制作的加工完成核心基板26上层叠的增长层，也可用于通过后述的其它方法制作的核心基板上层叠的增长层，但是，不管是哪一种情况，最好都是应用于在通过本发明的多层基板制造方法制作的核心基板上层叠的增长层。由此，由于对于在核心基板的表面上形成的配线图形和在增长层的表面上形成的配线图形这两者，厚度偏差变小，故可在整体上提高图形精度。下面以本实施方式应用于上述加工完成核心基板26(参照图16)上层叠的增长层的情况为例进行说明。
首先，准备通过采用图1～图16说明的方法制作的加工完成核心基板26，在核心基板26上层叠增长层(图21)。加工前的增长层30由在B阶环氧树脂等所形成的热硬化树脂31上设置金属箔32而形成的片(树脂贴附金属箔)形成。按照热硬化树脂31侧朝向核心基板26的方式贴合该片，如果对该层叠体进行热压，则由于热硬化树脂31硬化，故增长层30与核心基板26形成一体(图22)。由此，热硬化树脂31成为增长层的绝缘层，金属箔32成为导电层。
接着，将由感光材料构成的干膜33粘贴于增长层30的表面上(图23)。由此，形成导电层32的几乎整个面被干膜33覆盖的状态。另外，通过对该干膜33进行曝光、显影处理，去除干膜33的一部分，使导电层32的一部分32a、32b露出(图24)。
接着，将干膜33作为掩模，对导电层32进行蚀刻，使绝缘层31部分地露出(图25)。绝缘层的露出区域的一部分31a形成通孔的开口部，另一部分31b形成图形形成用槽的开口部。
接着，剥离干膜33(图26)，通过激光加工，在绝缘层31的露出区域的一部分31a形成通孔34，并且在绝缘层31的露出区域的另一部分31b形成图形形成用槽35(图27)。在激光加工过程中，针对每个部位，使激光功率和照射时间为最佳的程度，由此，分别制作了通孔34和图形形成用槽35。通孔34穿过绝缘层31，但是，此时，核心基板26上的导电层(在这里，为电极图形25)起终止部的作用，由此，该导电层构成通孔34的底部34a。对于通孔34的直径没有特别的限定，但是，该直径优选设定在30～200μm左右。另一方面，图形形成用槽35在绝缘层31中深入到预定的深度，由此，其不象通孔34那样贯穿绝缘层31。最好，把图形形成用槽35的深度设定为使得导电层32的厚度(t1)与采用图形形成用槽35而最终形成的配线图形的厚度(t2)之比(t2/t1)处于1.5～20的范围内。
接着，在包括通孔34和图形形成用槽35的内壁在内的露出面的几乎整个面上形成基底导电层36(图28)。基底导电层36的形成方法优选采用非电解电镀法、溅射法、蒸镀法等。由于基底导电层36发挥此后进行的电解电镀的基底的作用，故其厚度非常薄，例如，可在数百
Figure BSA00000224366900221
～3.0μm的范围内适当地选择。
接着，将由感光材料构成的干膜37粘贴于增长层30的表面上(图29)。由此，形成基底导电层36的几乎整个表面被干膜37覆盖的状态。然后，对干膜37进行曝光、显影处理，去除位于通孔34和图形形成用槽35的开口部的干膜37(图30)。残留的干膜37用作此后进行的电解电镀的掩模。
接着，通过电解电镀法，在未被干膜37覆盖的区域生长导电性材料38(图31)。即，不在核心基板增长层的整个面，而是有选择地在未被干膜37覆盖的区域形成导电性材料38。由此，通孔34的内部处于几乎完全被导电性材料38填充的状态。另外，图形形成用槽35的内部也处于由导电性材料填充的状态。
接着，在剥离干膜37之后(图32)，按照与核心基板30的表面平行的方式对导电性材料38进行研磨，对整个面进行平坦化处理(图33)。在这里也与前述实施方式相同，按照去除基底导电层36，进而稍微研磨导电层12的表面的程度，进行研磨，能够可靠地使整个面平坦。同样在此情况下，首先进行化学研磨之后，进行采用抛光轮的机械研磨，可确保非常好的平坦性。
在上述研磨工序中，如果大幅度地对导电层32的表面进行研磨，则会有导电层32的厚度偏差稍稍增加的可能性，但是，由于不在整个面、而是有选择地形成导电性材料38，故即使在伴随导电性材料38的研磨、导电层32被研磨的情况下，其研磨量仍非常小，由此，厚度偏差的增加也非常小。但是，在本发明中，不是必须在不应形成导电性材料38的区域形成掩模。
接着，将干膜39粘贴于增长层的表面上(图34)，对干膜39进行曝光、显影处理，由此对干膜39进行构图，使导电层32部分地露出(图35)。然后，通过蚀刻，去除导电层32露出的部分(图36)。此时，由于构图后的导电层32的厚度偏差被抑制得非常小，故可进行高精度的构图。残留的导电层32形成通常的配线图形(第1配线图形)40和通孔上的电极图形42的一部分。最后，通过剥离干膜39，完成增长层30的一系列的加工，完成形成有相对较薄的第1配线图形40、相对较厚的第2配线图形41和通孔上的电极图形42的多层基板43(图37)。
象以上说明的那样，按照本实施方式，由于可在同一层内形成具有不同厚度的配线图形，故例如，对于要求图形的宽度和厚度偏差较小的高频电路用LC图形和要求阻抗匹配的通常的配线图形，由通过导电层的构图而形成的第1配线图形构成，对于要求长宽比较高、导体截面积较大(直流电阻较低)的扼流圈用L图形，由图形形成用槽所实现的第2配线图形构成，可在同一层内形成它们，可任意地选择各元件所要求的最佳的图形形状、宽度和厚度偏差。即，可制作出设计自由度高，适合高密度安装的增长层。
另外，按照本实施例，由于在与激光加工所实现的通孔形成相同的工序中形成图形形成用槽，然后，在用导电性材料填充通孔内部的工序中，用导电性材料填充图形形成用槽的内部，形成第2配线图形，故可在不增加工序的情况下，在通常的工序的范围内，形成第2配线图形。
此外，按照本实施例，由于在用导电性材料填充通孔和图形形成用槽的内部时，在形成导电性材料的区域之外形成掩模，从而有选择地形成导电性材料，故可抑制因研磨产生的导电层的厚度偏差，在对导电层进行构图而形成配线图形的情况下，可大幅度地提高其图形精度。由此，例如，即使在增长层上形成高频用LC等无源元件的情况下，仍可抑制阻抗的偏差。
下面对本发明的第2实施方式的多层基板制造方法进行具体说明。
本实施方式的多层基板制造方法也可应用于构成多层基板的“核心基板”和设置于核心基板上的“增长层”这两者。首先，参照作为概略截面图的图38～图51，对本实施方式的多层基板制造方法应用于“增长层”的情况进行说明。另外，与前述的实施方式相同，核心基板和增长层的基本工艺相同，由此，在本实施方式中，仅对“增长层”进行说明，省略对核心基板的说明。此外，与前述的实施方式相同的部分采用相同的标号，省略对其的具体说明。
本实施方式的方法既可应用于通过借助图1～16说明的方法制作的加工完成核心基板26上层叠的增长层，也可应用于层叠于通过其它方法制作的核心基板上的增长层，但是，不管哪一种情况，最好都是应用于通过本发明的多层基板制造方法制作的核心基板上层叠的增长层。由此，对于在核心基板的表面上形成的配线图形和在增长层的表面上形成的配线图形这两者，由于厚度偏差变小，可在整体上提高图形精度。下面以本实施方式应用于层叠于上述加工完成核心基板26(参照图16)上的增长层的情况为例进行说明。
首先，准备通过利用图1～图16说明的方法制作的加工完成核心基板26，在核心基板26上层叠增长层30(图38)。加工前的增长层30由在B阶环氧树脂等所形成的热硬化树脂31上设置金属箔32而形成的片(树脂贴附金属箔)形成。按照热硬化树脂31侧朝向核心基板26的方式贴合该片，如果对该层叠体进行热压，由于热硬化树脂31硬化，故增长层30与核心基板26形成一体(图39)。由此，热硬化树脂31构成增长层的绝缘层，金属箔32构成导电层。
接着，将由感光材料形成的干膜33粘贴于增长层30的表面上(图40)。由此，形成导电层32的几乎整个面被干膜33覆盖的状态。另外，通过对干膜33进行曝光、显影处理，而对干膜33进行构图，使导电层32部分地露出(图41)。
接着，将干膜33作为掩模，对导电层32进行蚀刻，使绝缘层31部分地露出(图42)。绝缘层的露出区域的一部分31a形成通孔的开口部，另一部分31b形成图形形成用槽的开口部。另一方面，残留的导电层32主要形成具有预定厚度的通常的配线图形(第1配线图形)。即，本实施方式与前述的实施方式的不同之处在于：用于形成第1配线图形的图形蚀刻与用于确保通孔和图形形成用槽的形成区域的蚀刻在同一工序进行。此时，由于构图后的导电层32的厚度偏差被抑制得非常小，故可进行高精度的构图。于是，可使配线图形的宽度成为预期的宽度。
接着，剥离干膜33(图43)，通过激光加工，在绝缘层31的露出区域的一部分31a形成通孔34，并且在绝缘层31的露出区域的另一部分31b形成图形形成用槽35(图44)。
接着，在包括通孔34和图形形成用槽35的内壁在内的露出面的几乎整个面上形成基底导电层36(图45)。基底导电层36的形成方法优选采用无电解电镀法、溅射法、蒸镀法等。
接着，将由感光材料形成的干膜37粘贴于增长层30的表面上(图46)。由此，形成基底导电层36的几乎整个表面被干膜37覆盖的状态。然后，对干膜37进行曝光、显影处理，去除位于通孔34和图形形成用槽35的开口部的干膜37(图47)。残留的干膜37用作此后进行的电解电镀的掩模。
接着，通过电解电镀法，在未被干膜37覆盖的区域生长导电性材料38(图48)。由此，通孔34的内部处于几乎完全被导电性材料38填充的状态。另外，图形形成用槽35的内部也处于被导电性材料填充的状态。
接着，剥离干膜37之后(图49)，按照与核心基板增长层30的表面平行的方式对导电性材料38进行研磨，对整个面进行平坦化处理(图50)。由此，处于形成了厚度大于第1配线图形39的第2配线图形41和通孔上的电极图形42的一部分的状态。接着，采用酸等蚀刻液，去除(软蚀刻，soft etching)未形成配线图形等的部分的不需要的基底导电层36，由此，完成了对增长层的一系列加工，完成形成有相对较薄的第1配线图形40、相对较厚的第2配线图形41和通孔上的电极图形42的多层基板(图51)。
象以上说明的那样，按照本实施方式，由于可在同一层内形成具有不同厚度的配线图形，故例如，对于要求图形的宽度和厚度偏差小的高频电路用LC图形和要求阻抗匹配的通常的配线图形，由通过导电层的构图而形成的第1配线图形构成，对于要求长宽比较高、导体截面积较大(直流电阻较低)的扼流圈用L图形，由图形形成用槽所实现的第2配线图形构成，可在同一层内形成它们，可任意地选择各元件所要求的最佳的图形形状、宽度和厚度偏差。即，可制作出设计自由度高，适合高密度安装的增长层。
另外，按照本实施方式，由于在与激光加工所实现的通孔形成相同的工序中形成图形形成用槽，然后，在用导电性材料填充通孔内部的工序中，用导电性材料对图形形成用槽的内部进行填充，形成第2配线图形，故可在不增加工序的情况下，在通常的工序的范围内，形成第2配线图形。
此外，按照本实施方式，由于通过导电层的一次蚀刻工序，一并进行用于形成第1配线图形的图形蚀刻和用于确保通孔和图形形成用槽的形成区域的蚀刻，故与前述的实施方式相比，可减少工序数。
还有，在上述各实施方式中，通过电解电镀法等的添加法，形成图形形成用槽所实现的配线图形(第2配线图形)，通过蚀刻法等消去法，形成另一配线图形(第1配线图形)，但是，也可通过添加法形成这两个配线图形。在此情况下，第1配线图形的厚度精度稍稍变差，但是，如果将其厚度设定得充分薄，则可抑制厚度精度变差。
再有，在第1实施方式中，最初与通孔一同形成由图形形成用槽实现的第2配线图形，然后，形成第1配线图形，另外，在第2实施方式中，最初通过蚀刻而形成第1配线图形，然后，与通孔一起生成由图形形成用槽实现的第2配线图形，由此，在本发明中，这些配线图形的形成顺序是没有关系的。即，在多层基板的制造工序中，可与顺序无关地包括在构成多层基板的一部分的绝缘层的表面上形成具有预定厚度的第1配线图形的工序、以及在该绝缘层上形成图形形成用槽后，用导电性材料填充图形形成用槽的内部，从而形成厚度大于第1配线图形的第2配线图形的工序。
下面对本发明的第3优选实施方式进行具体说明。
本实施方式的多层基板制造方法也可应用于构成多层基板的“核心基板”和设置于核心基板上的“增长层”这两者。首先，参照作为概略截面图的图52～图62，对本实施方式的多层基板制造方法应用于“核心基板”的情况进行说明。
首先，与第1实施方式的情况同样，准备核心基板10，在核心基板10的两个面上分别粘贴由感光材料构成的干膜14、15(图1，图2)。由此，形成导电层12、13的几乎整个面被干膜14、15覆盖的状态。另外，通过对干膜14、15进行曝光、显影处理，对干膜14、15进行构图，使导电层12、13部分地露出(图52)。
接着，将干膜14、15作为掩模，对导电层12、13进行蚀刻处理，使绝缘层11部分地露出(图53)。绝缘层的露出区域的一部分11a形成通孔的开口部，另一部分11b形成相对较厚的配线图形的形成区域。另一方面，残留的导电层12、13主要形成具有预定厚度的通常的配线图形(第1配线图形)。此时，由于构图后的导电层12、13的厚度偏差被抑制得非常小，故可进行高精度的构图。于是，可使通过构图形成的第1配线图形的宽度成为预期的宽度。
接着，剥离干膜14、15(图54)，通过激光加工，在绝缘层11露出的部分11a形成通孔16(图55)。该通孔16贯穿绝缘层11，但是，此时，导电层13的一部分用作终止部，由此，该导电层13构成通孔16的底部16a。对于通孔16的直径没有特别的限定，但是，最好设定在30～200μm左右。
接着，在包括通孔16的内壁在内的露出面的几乎整个面上形成基底导电层18(图56)。基底导电层18的形成方法优选采用无电解电镀法、溅射法、蒸镀法等。由于基底导电层18发挥此后进行的电解电镀的基底的作用，故其厚度非常薄，例如，可在数百
Figure BSA00000224366900271
～3.0μm的范围内适当地选择。
接着，将由感光材料形成的干膜19分别粘贴于核心基板10的两个面上(图57)。由此，形成基底导电层18的几乎整个面被干膜19覆盖的状态。由于干膜19用于形成后述的第2配线图形，故其厚度必须大于第1配线图形。接着，通过对干膜19进行曝光、显影处理，去除位于通孔的开口部和打算形成厚度大于第1配线图形的第2配线图形的区域的干膜19(图58)。残留的干膜19用作在后面进行的电解电镀的掩模。
接着，通过电解电镀法，在未被干膜19覆盖的区域生长导电性材料20(图59)。即，不在核心基板10的整个面，而是有选择地在未被干膜19覆盖的区域形成导电性材料20。由此，通孔16的内部处于几乎完全被导电性材料20填充的状态，另外，处于在第2配线图形的形成区域形成导电性材料20的状态。
电解电镀优选按照通孔16和第2配线图形的形成区域的内部完全被导电性材料20填充的方式进行。可对电镀液的种类进行适当选择，例如，在导电性材料为铜(Cu)的情况下，电镀液可采用硫酸铜。在通孔16的内部残留有空洞这样的情况下，优选用导电性树脂对通孔16的内部进行填充。这样做的原因在于，如果残留有空洞，则在空洞的内部残留有电镀液等，其造成通孔的腐蚀。也可采用绝缘性树脂来代替导电性树脂，但是，优选采用导电性树脂，以便可靠地通过通孔16实现上下层之间的电连接。
接着，在未剥离干膜19的状态下，按照与核心基板10的表面平行的方式对导电性材料20进行研磨，对整个面进行平坦化处理(图60)。即，在干膜19存在的状态下，对导电性材料20进行研磨。此时，由于干膜自身几乎未受到研磨，故导电性材料20的表面与干膜19的表面实质上一致。研磨可以仅采用化学研磨和使用了抛光轮的机械研磨中的任何一种，但是，优选并用这些方式。特别是，如果在首先进行化学研磨后，进行采用抛光轮的机械的研磨，则可确保非常高的平坦性。
之后，如果剥离干膜19，则成为在基底导电层18的表面上形成了厚于第1配线图形23的第2配线图形24和通孔上的电极图形25的状态(图61)。接着，采用酸等蚀刻液，去除(软蚀刻)未形成配线图形的部分的不需要的基底导电层18，由此，对核心基板的一系列的加工结束，完成了形成有相对较薄的第1配线图形23、相对较厚的第2配线图形24和通孔上的电极图形25的加工完成核心基板26(图62)。另外，虽然在软蚀刻工序中配线图形自身也稍稍受到蚀刻，但是，由于蚀刻量小，故没有问题。
象上面说明的那样，按照本实施方式，由于可在同一层内形成具有不同厚度的配线图形，故例如，对于要求图形的宽度和厚度偏差小的高频电路用LC图形和要求阻抗匹配的通常的配线图形，由通过导电层的构图而形成的第1配线图形构成，对于要求长宽比较高、导体截面积较大(直流电阻较低)的扼流圈用L图形，由通过电镀形成的第2配线图形构成，可在同一层内形成它们，可任意地选择各元件所要求的最佳的图形形状、宽度和厚度偏差。即，可制作出设计自由度高，适合高密度安装的核心基板。
另外，按照本实施方式，由于在用导电性材料对通孔的内部进行填充的工序中形成第2配线图形，故可在不增加工序的情况下，在通常的工序的范围内，形成第2配线图形。
下面参照作为概略截面图的图63～图75，对本实施方式的多层基板制造方法应用于“增长层”的情况进行说明。
本实施方式的方法既可应用于通过借助图52～62说明的方法制作的加工完成核心基板26上层叠的增长层，也可应用于通过其它方法制作的核心基板上层叠的增长层，但是，在任何一种情况中都最好应用于通过本发明的多层基板制造方法制作的核心基板上层叠的增长层。由此，由于在核心基板的表面上形成的配线图形和在增长层的表面上形成的配线图形这两者的厚度偏差变小，故可在整体上提高图形精度。下面以本实施方式应用于层叠于上述加工完成核心基板26(参照图62)上的增长层的情况为例而进行说明。
首先，准备通过采用图52～图62说明的方法制作的加工完成核心基板26，在核心基板26上层叠增长层(图63)。加工前的增长层30由在B阶环氧树脂等所形成的热硬化树脂31上设置金属箔32而形成的片(树脂贴附金属箔)形成。按照热硬化树脂31侧朝向核心基板26的方式贴合该片，如果对该层叠体进行热压，由于热硬化树脂31硬化，增长层与核心基板26形成一体(图64)。由此，热硬化树脂31构成增长层的绝缘层，金属箔32构成导电层。
接着，将由感光材料形成的干膜33粘贴于增长层30的表面上(图65)。由此，形成导电层32的几乎整个面被干膜33覆盖的状态。另外，通过对该干膜33进行曝光、显影处理，对薄膜33进行构图，使导电层32部分地露出(图66)。
接着，将干膜33作为掩模，对导电层32进行蚀刻，使绝缘层31部分地露出(图67)。绝缘层的露出区域的一部分31a形成通孔的开口部，另一部分31b形成相对较厚的配线图形的形成区域。另一方面，残留的导电层32主要形成具有预定厚度的通常的配线图形(第1配线图形)。此时，由于构图后的导电层32的厚度偏差被抑制得非常小，故可进行高精度的构图。于是，可使通过构图而形成的第1配线图形的宽度成为预期的宽度。
接着，剥离干膜33(图68)，通过激光加工，在绝缘层31的露出部分31a形成通孔34(图69)。通孔34贯穿绝缘层31，但是，此时，核心基板26上的导电层的一部分(在这里，为电极图形23)起终止部的作用，由此，该导电层构成通孔34的底部34a。对于通孔34的直径没有特别的限定，但是，优选设定在30～200μm左右。
接着，在包括通孔34的内壁在内的露出面的几乎整个面上形成基底导电层36(图70)。基底导电层36的形成方法优选采用无电解电镀法、溅射法、蒸镀法等。由于基底导电层36起到此后进行的电解电镀的基底的作用，故其厚度非常薄，例如，可在数百
Figure BSA00000224366900301
～3.0μm的范围内适当地选择。
接着，将由感光材料形成的干膜37粘贴于增长层30的表面上(图71)。由此，形成基底导电层36的几乎整个面被干膜覆盖的状态。由于干膜37用于形成后述的第2配线图形，故其厚度必须大于第1配线图形。接着，对干膜37进行曝光、显影处理，去除位于通孔34的开口部和打算形成厚度大于第1配线图形的第2配线图形的区域的干膜37(图72)。残留的干膜37用作此后进行的电解电镀的掩模。
接着，通过电解电镀法，在未被干膜37覆盖的区域形成导电性材料38(图73)。即，不在增长层的整个面、而是在未被干膜37覆盖的区域有选择地形成导电性材料38。由此，处于通孔34的内部几乎完全被导电性材料38填充的状态，另外，处于在第2配线图形的形成区域形成了导电性材料38的状态。
接着，在未剥离干膜37的状态下，按照与增长层30的表面平行的方式对导电性材料38进行研磨，对整个面进行平坦化处理(图74)。即，在干膜37存在的状态下，对导电性材料38进行研磨。此时，由于干膜自身几乎未受到研磨，故导电性材料38的表面实质上与干膜37的表面一致。
然后，如果将干膜37剥离，则成为在基底导电层36的表面上形成了厚于第1配线图形40的第2配线图形41和通孔上的电极图形42的状态(图75)。接着，采用酸等蚀刻液，去除(软蚀刻)未形成配线图形等的部分的不需要的基底导电层36，由此，对增长层的一系列的加工结束，完成形成有相对较薄的第1配线图形40、相对较厚的第2配线图形41和通孔上的电极图形42的多层基板43(图76)。另外，虽然在软蚀刻工序中，配线图形自身也稍稍受到蚀刻，但是，由于蚀刻量小，故没有问题。
象上面说明的那样，按照本实施方式，由于可在同一层内形成具有不同厚度的配线图形，故例如，对于要求图形的宽度和厚度偏差小的高频电路用LC图形和要求阻抗匹配的通常的配线图形，由通过导电层的构图而形成的第1配线图形构成，对于要求长宽比高、导体截面积大(直流电阻较低)的扼流圈用L图形，由通过电镀形成的第2配线图形构成，可在同一层内形成它们，可任意地选择各元件所要求的最佳的图形形状、宽度和厚度偏差。即，可制作出设计自由度高，适合高密度安装的增长层。
另外，按照本实施方式，由于在用导电性材料对通孔的内部进行填充的工序中形成第2配线图形，故可在不增加工序的情况下，在通常的工序的范围内，形成第2配线图形。
下面对本发明的第4优选实施方式进行具体说明。
本实施方式的多层基板制造方法可应用于构成多层基板的“核心基板”和设置于核心基板上的“增长层”这两者。首先，参照作为概略截面图的图77～图98，对本实施方式的多层基板制造方法应用于“核心基板”的情况进行说明。
首先，准备复合材料50(图77)。加工前的复合材料50构成为由蚀刻率不同的导电性材料A和B按照A/B/A的顺序层叠而成的3层的层叠体。即，第1导电层51和第3导电层53由蚀刻材料A形成，其间的第2导电层52由蚀刻率慢于蚀刻材料A的蚀刻终止材料B形成。(A/B)的组合优选在(Cu/Al)、(Al/Cu)、(Cu/Ni)、(Ni/Cu)、(Cu/Pd)、(Cu/Ag)、(SUS/Pd)、(SUS/Ag)、(Ag/SUS)、(Cu/SUS)的范围内选择。特别优选的组合为(A/B/A)分别是(Cu/Ni/Cu)的情况。优选为第1导电层51的厚度与第3导电层53的厚度不同，在本实施方式中，第1导电层51的厚度大于第3导电层53。第1导电层51的厚度(t1)优选为第3导电层53的厚度(t3)的1.5～20倍，具体来说，第1导电层51的厚度(t1)优选在12～70μm的范围内，第3导电层53的厚度(t3)优选在1～18μm的范围内。
接着，将由感光材料形成的干膜54、55分别粘贴于复合材料50的两面上(图78)。由此，形成第1导电层51的表面被干膜54覆盖，第3导电层53的表面被干膜55覆盖的状态。另外，通过对干膜54进行曝光、显影处理，对干膜进行构图，使第1导电层51露出(图79)。
接着，将干膜54作为掩模，对复合材料50的第1导电层51进行蚀刻处理(图80)。由此，第1导电层51被构图，处于形成了相对较厚的配线图形(第2配线图形)的状态。此时，由于在第1导电层51和第3导电层53之间具有作为蚀刻终止材料的第2导电层52，故即使有第2导电层52稍稍受到蚀刻的情况，也不会完全将复合材料50蚀刻到第3导电层53处。另外，作为此时的蚀刻液，对于蚀刻材料和蚀刻终止材料的组合，最好选择下述的类型。即，优选为，在(蚀刻材料/蚀刻终止材料)的组合为(Cu/Al)的情况下，蚀刻液采用酸性蚀刻液(硫酸等)，在(蚀刻材料/蚀刻终止材料)的组合为(Al/Cu)的情况下，蚀刻液采用碱性蚀刻液，在(蚀刻材料/蚀刻终止材料)的组合为(Cu/Ni)的情况下，蚀刻液采用硫酸+过氧化氢蚀刻液、过硫酸铵、或碱性蚀刻液，在(蚀刻材料/蚀刻终止材料)的组合为(Ni/Cu)的情况下，蚀刻液采用市场上销售的Ni剥离液，在(蚀刻材料/蚀刻终止材料)的组合为(Cu/Pd)、(Cu/Ag)、(SUS/Pd)、(SUS/Ag)中任意一种的情况下，蚀刻液采用氯化铁，在(蚀刻材料/蚀刻终止材料)的组合为(Ag/SUS)、(Cu/SUS)中的某一种的情况下，采用硝酸铁。然后，将干膜54、55剥离(图81)，结束复合材料50的构图。
接着，准备2个上述的构图完的复合材料50，并且准备核心基板56，在核心基板56的两个面上分别粘合2个复合材料50(在下面称为复合材料50A、50B)(图82)。核心基板56起多层基板的绝缘层的作用，并且起在多层基板的制作中确保整体的机械强度的作用，虽然其材料没有特别的限定，但是，该核心基板56的材料优选采用在由玻璃布、凯夫拉尔、液晶聚合物等树脂布、氟树脂的多孔质片等形成的芯材中浸渍热硬化树脂、热塑性树脂等而形成的材料，其厚度优选设定在20μm～200μm左右。另外，为了使激光加工条件均匀，也可将没有LCP、PPS、PES、PEEK、PI等芯材的片材用作核心基板。在该核心基板56上，按照进行了图形蚀刻处理的面(即，第1导电层51)朝向核心基板56侧的方式贴合复合材料50A、50B，对该叠层体进行按压，此时，核心基板56硬化，由此，复合材料50A、50B与核心基板56形成一体(图83)。
接着，在粘贴有复合材料50A、50B的核心基板56的两个面上，分别粘贴干膜14、15(图84)。由此，复合材料50A的第3导电层53的表面处于被干膜14覆盖的状态，复合材料50B的第3导电层53的表面处于被干膜15覆盖的状态。接着，通过对干膜14、15进行曝光、显影处理，将其一部分去除，使复合材料50A的第3导电层的一部分53a露出(图85)。
接着，将干膜14作为掩模，对复合材料50进行蚀刻，使核心基板56的一部分露出(图86)。露出的区域11a形成通孔的开口部。此时，由于复合材料50A的第1导电层51已经在第1次的蚀刻工序中被去除，在核心基板56上残留了作为蚀刻材料的第3导电层53和作为蚀刻终止材料的第2导电层52，故通过采用蚀刻力强的蚀刻液，对它们进行蚀刻，将第3导电层53和第2导电层52完全去除，形成核心基板56的表面露出的状态。另外，作为此时的蚀刻液，针对蚀刻材料和蚀刻终止材料的组合，优选选择下述的类型。即，优选为，在(蚀刻材料/蚀刻终止材料)的组合为(Cu/Al)的情况下，蚀刻液采用酸性蚀刻液(硫酸等)，在(蚀刻材料/蚀刻终止材料)的组合为(Al/Cu)的情况下，蚀刻液采用碱性蚀刻液，在(蚀刻材料/蚀刻终止材料)的组合为(Cu/Ni)的情况下，蚀刻液采用硫酸+过氧化氢蚀刻液、过硫酸铵、或碱性蚀刻液，在(蚀刻材料/蚀刻终止材料)的组合为(Ni/Cu)的情况下，蚀刻液采用市场上销售的Ni剥离液，在(蚀刻材料/蚀刻终止材料)的组合为(Cu/Pd)、(Cu/Ag)、(SUS/Pd)、(SUS/Ag)中任何一种的情况下，蚀刻液采用氯化铁，在(蚀刻材料/蚀刻终止材料)的组合为(Ag/SUS)、(Cu/SUS)中的某一种的情况下，蚀刻液采用硝酸铁。
接着，剥离干膜14、15(图87)，通过激光加工，在核心基板56露出的部分11a形成通孔16(图88)。通孔16贯穿核心基板56，但是，此时，与激光的入射侧相反一侧的复合材料50B用作终止部，由此，复合材料50B的第2导电层52构成通孔16的底部17a。通孔16的直径没有特别的限定，但是，优选设定在30～200μm左右。
接着，在包括通孔16的内壁在内的露出面的几乎整个面上形成基底导电层18(图89)。基底导电层18的形成方法优选采用无电解电镀法、溅射法、蒸镀法等。由于基底导电层18起此后进行的电解电镀的基底的作用，故其厚度非常薄，例如，可在数百
Figure BSA00000224366900341
～3.0μm的范围内适当地选择。
接着，将干膜19粘贴于核心基板10的两个面上(图90)。由此，形成基底导电层18的几乎整个面被干膜19覆盖，复合材料50B的表面被干膜19B覆盖的状态。接着，通过对干膜19进行曝光、显影处理，去除位于通孔16的开口部的干膜19(图91)。残留的干膜19用作此后进行的电解电镀的掩模。
接着，通过电解电镀法，在未被干膜19覆盖的区域生长导电性材料20(图92)。即，不在核心基板56的整个表面，而是有选择地在未被干膜19覆盖的区域形成导电性材料20。由此，形成通孔16几乎完全被导电性材料20填充的状态。电解电镀优选按照通孔16的内部完全由导电性材料20填充的方式进行。可对电镀液的种类进行适当选择，例如，在导电性材料20为铜(Cu)的情况下，电镀液可采用硫酸铜。在通孔16的内部残留有空洞这样的情况下，优选为以导电性树脂对通孔16的内部进行填充。这样做的原因在于，如果残留有空洞，则在空洞的内部残留有电镀液等，其造成通孔的腐蚀。也可采用绝缘性树脂来代替导电性树脂，但是，优选采用导电性树脂，以便可靠地通过通孔16实现上下层之间的电连接。
接着，将干膜19剥离后(图93)，按照与核心基板56的表面平行的方式对导电性材料20进行研磨，对整个面进行平坦化处理(图94)。此时，通过按照去除掉基底导电层18，进而稍稍研磨到第3导电层53的表面的程度进行研磨，能够可靠地使整个面平坦。研磨可以仅采用化学研磨和使用了抛光轮的机械研磨中的任何一种，但是，优选并用这些方式。特别是，如果首先进行化学研磨后，进行采用抛光轮的机械的研磨，则能够可靠地确保非常高的平坦性。
在上述研磨工序中，如果第3导电层53的表面被大幅度地研磨，则会有第3导电层53的厚度偏差稍稍增加的可能性，但是，由于导电性材料20不是在整个面上，而是有选择地形成，故即使在伴随导电性材料20的研磨，第3导电层53被研磨的情况下，其研磨量仍非常小，由此，厚度偏差的增加也非常小。相对该情况，假设在不采用干膜19，而在整个面上形成导电性材料20的情况下，由于必须在整个面对较厚的(例如，20μm)导电性材料20进行研磨，故第3导电层53的最终的厚度偏差变得很大。在本实施方式中，在不应形成导电性材料20的区域形成由干膜19形成的掩模，就是考虑到了这一点。但是，在本发明中，不是必须在不应形成导电性材料20的区域形成掩模。
接着，在核心基板56的两个面上再粘贴新的干膜21(图95)。由此，形成复合材料50A的第3导电层53和复合材料50B的第3导电层53的表面分别被干膜21覆盖的状态。接着，通过对干膜21进行曝光、显影处理，对干膜21进行构图，使复合材料50A、50B的第2导电层52分别部分地露出(图96)。
接着，将干膜21A、21B作为掩模，对复合材料50A、50B的第3导电层53和第2导电层52进行蚀刻(图97)。由此，第3导电层53和第2导电层52被进行构图，处于形成了相对较薄的配线图形(第1配线图形)的状态。此时，由于复合材料50A的第1导电层51已在第1次的蚀刻工序中去除，在核心基板56上残留作为蚀刻材料的第3导电层53和作为蚀刻终止材料的第2导电层52，故通过采用蚀刻力强的蚀刻液，对复合材料进行蚀刻，第3导电层53和第2导电层52被完全地构图。另外，此时的蚀刻液可采用与第2次的蚀刻工序时相同的蚀刻液。
然后，剥离干膜21，对核心基板56的一系列的加工结束，完成形成有相对较薄的第1配线图形23、相对较厚的第2配线图形24和通孔上下的电极图形25的加工完成核心基板26(图98)。
象上面说明的那样，按照本实施方式，由于可在同一层内形成具有不同厚度的配线图形，故例如，对于要求图形的宽度和厚度偏差小的高频电路用LC图形和要求阻抗匹配的通常的配线图形，由通过导电层的构图而形成的第1配线图形构成，对于要求长宽比高、导体截面积较大(直流电阻较低)的扼流圈用L图形，由较厚的第2配线图形构成，可在同一层内形成它们，可任意地选择各元件所要求的最佳的图形形状、宽度和厚度偏差。即，可制作出设计自由度高，适合高密度安装的核心基板。
另外，按照本实施方式，由于对复合材料进行构图而预先形成相对较厚的配线图形之后，将其粘贴于核心基板上，然后，对核心基板上的复合材料进一步进行构图，形成相对较薄的配线图形，故可仅通过消去法而形成配线图形。由此，只要具有用于通过消去法进行加工的设备就够了，完全不需要用于通过添加法进行加工的设备。
此外，按照本实施方式，由于在以导电性材料对通孔的内部进行填充时，在形成导电性材料的区域之外形成掩模，而有选择地形成导电性材料，故可抑制因研磨产生的导电层的厚度偏差，在通过消去法对导电层进行构图而形成配线图形的情况下，可大幅度地提高其图形精度。另外，由于主要对有选择地形成的导电性材料的突起部分进行研磨，故与对整个面进行研磨的情况相比，不易产生翘曲。由此，例如，即使在核心基板上形成高频用LC等无源元件的情况下，仍可抑制阻抗的偏差。即，按照本实施方式，由于此时构图后的第3和第2导电层的厚度偏差被抑制得非常小，故可进行高精度的构图。于是，可使通过这些构图而形成的相对较薄的第2配线图形的宽度成为预期的宽度。
下面参照作为概略截面图的图99～117，对本发明的实施方式的多层基板制造方法应用于“增长层”的情况的优选实施方式进行说明。
本实施方式的方法既可应用于通过借助图77～图98说明的方法制作的加工完成核心基板26上层叠的增长层，也可应用于通过其它方法制作的核心基板上层叠的增长层，但是，对于任何一种情况，最好都是应用于通过本发明的多层基板制造方法制作的核心基板上层叠的增长层。由此，由于在核心基板的表面上形成的配线图形和在增长层的表面上形成的配线图形这两者的厚度偏差变小，故可在整体上提高图形精度。下面以本实施方式应用于层叠于上述加工完成核心基板26(参照图98)上的增长层的情况为例而进行说明。
首先，准备经过图77～图81所示的工序制作出的构图完成复合材料50，将其粘合于由B阶环氧树脂等形成的热硬化树脂片31上(图99)。此时，按照复合材料50的构图面朝向树脂片31侧的方式贴合，如果对该层叠体进行按压，由于热硬化树脂硬化，故复合材料50与树脂片31形成一体，完成树脂贴附金属箔57(图100)。
接着，准备上述加工完成核心基板26，在核心基板26上层叠树脂贴附金属箔57(图101)。此时，按照树脂片31侧朝向核心基板26的方式贴合，如果对该层叠体进行热压，由于热硬化树脂硬化，故树脂贴附金属箔57与核心基板26形成一体(图102)。由此，形成在核心基板26上形成了增长层(在下面称为增长层57)的状态，树脂片31形成增长层57的绝缘层(在下面称为绝缘层31)，复合材料50的第1导电层51、第2导电层52和第3导电层53形成增长层57上的导电层。
接着，在粘贴有复合材料50的绝缘层31的表面上粘贴干膜33(图103)。由此，形成复合材料50的第3导电层53的表面被干膜33覆盖的状态。另外，通过对该干膜33进行曝光、显影处理，去除其一部分，使复合材料50的第3导电层的一部分53a露出(图104)。
接着，将干膜33作为掩模，对复合材料50进行蚀刻，使绝缘层31的一部分露出(图105)。露出的区域31a形成通孔的开口部。此时，由于复合材料50的第1导电层51已经在第1次的蚀刻工序中去除，在绝缘层31上残留作为蚀刻材料的第3导电层53和作为蚀刻终止材料的第2导电层52，故通过采用蚀刻力强的蚀刻液，对它们进行蚀刻，第3导电层53和第2导电层52被完全去除，形成绝缘层31的表面露出的状态。另外，作为此时的蚀刻液，针对蚀刻材料和蚀刻终止材料的组合，优选选择下述的类型。即，优选为，在(蚀刻材料/蚀刻终止材料)的组合为(Cu/Al)的情况下，蚀刻液采用酸性蚀刻液(硫酸等)，在(蚀刻材料/蚀刻终止材料)的组合为(Al/Cu)的情况下，蚀刻液采用碱性蚀刻液，在(蚀刻材料/蚀刻终止材料)的组合为(Cu/Ni)的情况下，蚀刻液采用硫酸+过氧化氢蚀刻液、过硫酸铵、或碱性蚀刻液，在(蚀刻材料/蚀刻终止材料)的组合为(Ni/Cu)的情况下，蚀刻液采用市场上销售的Ni剥离液，在(蚀刻材料/蚀刻终止材料)的组合为(Cu/Pd)、(Cu/Ag)、(SUS/Pd)、(SUS/Ag)中的任何一种的情况下，蚀刻液采用氯化铁，在(蚀刻材料/蚀刻终止材料)的组合为(Ag/SUS)、(Cu/SUS)中的某一种的情况下，蚀刻液采用硝酸铁。
接着，剥离干膜33(图106)，通过激光加工，在绝缘层31的露出部分31a形成通孔34(图107)。通孔34贯穿绝缘层31，但是，此时，与激光的入射侧相反一侧的电极图形(在这里，为核心基板26的通孔上的电极图形)用作终止部，由此，该电极图形构成通孔34的底部17a。通孔34的直径没有特别的限定，但是，优选设定在30～200μm左右。
接着，在包括通孔34的内壁在内的露出面的几乎整个面上形成基底导电层36(图108)。基底导电层36的形成方法优选采用无电解电镀法、溅射法、蒸镀法等。由于基底导电层36起此后进行的电解电镀的基底的作用，故其厚度非常薄，例如，可在数百～3.0μm的范围内适当地选择。
接着，将干膜37贴于增长层57的表面上(图109)。由此，形成基底导电层36的几乎整个面被干膜37覆盖的状态。接着，通过对干膜37进行曝光、显影处理，去除位于通孔34的开口部的干膜37(图110)。残留的干膜37用作此后进行的电解电镀的掩模。
接着，通过电解电镀法，在未被干膜37覆盖的区域生长导电性材料20(图111)。即，不在增长层57的整个表面上，而是有选择地在未被干薄37覆盖的区域形成导电性材料38。由此，形成通孔34几乎完全被导电性材料38填充的状态。电解电镀优选按照通孔34的内部完全由导电性材料38填充的方式进行。可对电镀液的种类进行适当选择，例如，在导电性材料38为铜(Cu)的情况下，电镀液可采用硫酸铜。在通孔34的内部残留有空洞这样的情况下，优选以导电性树脂对通孔34的内部进行填充。这样做的原因在于，如果残留有空洞，则在空洞的内部残留有电镀液等，其造成通孔的腐蚀。也可采用绝缘性树脂来代替导电性树脂，但是，优选采用导电性树脂，以便可靠地通过通孔34实现上下层之间的电连接。
接着，剥离干膜37之后(图112)，按照与增长层57的表面平行的方式对导电性材料38进行研磨，对整个面进行平坦化处理(图113)。此时，通过按照去除掉基底导电层38，进而稍稍研磨到第3导电层53的表面的程度进行研磨，能够可靠地使整个面平坦。研磨可以仅采用化学研磨和使用了抛光轮的机械研磨中的任何一种，但是，优选并用这些方式。特别是，如果首先进行化学研磨之后，进行采用抛光轮的机械的研磨，可确保非常高的平坦性。
在上述研磨工序中，如果第3导电层53的表面被大幅度地研磨，则会有第3导电层53的厚度偏差稍稍增加的可能性，但是，由于不在整个面上、而是有选择地形成导电性材料38，故即使伴随导电性材料38的研磨，第3导电层53被研磨，其研磨量仍非常小，由此，厚度偏差的增加也非常小。相对于该情况，假设在不采用干膜37而在整个面上形成导电性材料38的情况下，由于必须在整个面对较厚的(例如，20μm)导电性材料38进行研磨，故第3导电层53的最终的厚度偏差变得很大。在本实施方式中，在不应形成导电性材料38的区域形成由干膜37形成的掩模就是考虑到了这一点。但是，在本发明中，不是必须在不应形成导电性材料20的区域形成掩模。
接着，在增长层57的表面上再粘贴新的干膜39(图114)。由此，形成复合材料50的第3导电层53的表面被干膜39覆盖的状态。接着，通过对干膜39进行曝光、显影处理，对干膜39进行构图，使复合材料50的第3导电层53部分地露出(图115)。
接着，将干膜39作为掩模，对复合材料50的第3导电层53和第2导电层52进行蚀刻(图116)。由此，第3导电层53和第2导电层52被构图，处于形成了相对较薄的配线图形(第1配线图形)的状态。此时，由于复合材料50的第1导电层51已在第1次的蚀刻工序去除，在增长层57上残留作为蚀刻材料的第3导电层53和作为蚀刻终止材料的第2导电层52，故通过采用蚀刻力强的蚀刻液，对它们进行蚀刻，第3导电层53和第2导电层52被完全地构图。另外，此时的蚀刻液可采用与第2次的蚀刻工序时相同的蚀刻液。
然后，将干膜39剥离，对增长层57的一系列的加工结束，完成形成有相对较薄的第1配线图形40、相对较厚的第2配线图形41和通孔上下的电极图形42的加工完成核心基板43(图117)。
象上面说明的那样，按照本实施方式，由于可在同一层内形成具有不同厚度的配线图形，故例如，对于要求图形的宽度和厚度偏差小的高频电路用LC图形和要求阻抗匹配的通常的配线图形，由相对较薄的第1配线图形构成，对于要求长宽比高、导体截面积较大(直流电阻较低)的扼流圈用L图形，由相对较厚的第2配线图形构成，可在同一层内形成它们，可任意地选择各元件所要求的最佳的图形形状、宽度和厚度偏差。即，可制作出设计自由度高，适合高密度安装的增长层。
另外，按照本实施方式，由于在对复合材料进行构图而预先形成较厚的配线图形后，将其粘贴于形成增长层的热硬化树脂片上，接着，对增长层上的复合材料进一步进行构图，形成相对较薄的第2配线图形，故可仅通过消去法而形成配线图形。由此，具有用于通过消去法进行加工的设备就够了，完全不需要用于通过添加法进行加工的设备。
此外，按照本实施方式，由于在以导电性材料对通孔的内部进行填充时，在形成导电性材料的区域之外形成掩模，从而有选择地形成导电性材料，故可抑制因研磨产生的导电层的厚度偏差，在通过消去法对导电层进行构图而形成配线图形的情况下，可大幅度地提高其图形精度。另外，由于主要对有选择地形成的导电性材料的突起部分进行研磨，故与对整个面进行研磨的情况相比，不易产生翘曲。由此，例如，即使在增长层上形成高频用LC等无源元件的情况下，仍可抑制阻抗的偏差。即，按照本实施方式，由于此时构图后的第3和第2导电层的厚度偏差被抑制得非常小，故可进行高精度的构图。于是，可使通过这些构图而形成的第2配线图形的宽度成为预期的宽度。
还有，在第4实施方式中，在核心基板56的两个面上粘贴复合材料50A、50B，由此，分别在核心基板56的两个面上形成第1和第2配线图形，但是，也可仅在其中的某一面上形成。在此情况下的核心基板采用在一面粘贴金属箔的类型，在未粘贴有金属箔的面上粘贴复合材料。该金属箔起激光加工时的终止部的作用，在电解电镀时，构成通孔的底部17a，并且被进行构图，从而加工成相对较薄的配线图形。此外，金属箔优选采用铜箔，其厚度(t1)优选设定在1～18μm左右。在由金属箔形成导电层52、53的情况下，如果采用用作印刷配线板的电解铜箔(通过借助电解电镀辊，对在硫酸铜水溶液中对铜进行溶解离子化而形成的物质连续进行电镀处理，而形成铜箔)，或压延铜箔，则可使厚度的偏差变得极小。另外，也可根据需要，通过延展等方式，调整铜箔的厚度。
此外，在第4实施方式中，对复合材料的一个面进行构图，从而最初形成相对较厚的配线图形之后，将该复合材料粘贴于核心基板上或增长层上，然后，对该复合材料的另一个面进行构图，形成相对较薄的配线图形，但是，也可与此相反，最初形成相对较薄的配线图形之后，形成相对较厚的配线图形。在此情况下，第3导电层的厚度必须小于最初构图后的复合材料的第1导电层的厚度。
显然，本发明不限于以上说明的实施方式，而可在技术方案所限定的发明范围内进行各种变更，它们均包括在本发明的范围内。
例如，在上述各实施方式中，通过激光加工，形成通孔或图形形成用槽，但是，本发明并不限于此，可考虑必要的磨削厚度、磨削宽度(直径)、磨削速率等的各种条件，采用例如，铣削、干法喷射(dry blast)、湿法喷射(wet blast)、钻孔等适合的方法。
还有，在上述各实施方式中，电解电镀的掩模采用进行了构图的干膜，但是，也可代替对干膜进行构图的方式，而通过丝网印刷法有选择地形成绝缘性材料，将其用作掩模。
另外，在上述各实施方式中，在将干膜剥离之后，对导电性材料进行研磨，但是，如果在剥离干膜之前，暂时对导电性材料进行研磨，然后，将干膜剥离，之后再次进行研磨，则虽然研磨的次数增加，但是，由于导电性材料的厚度基本一定，并且薄而一致，故可进行更高精度的构图。另外，在上述各实施方式中，未对导电层进行研磨，但是，在必须使导电层的厚度一致的情况下，还可对导电层进行研磨。另外，在本发明中，研磨工序不是必需的。但是，由于导电性材料的厚度基本一定而一致，故可更进一步地减小构图后的芯材、基底导电层和导电性材料的厚度偏差。

Claims (17)

1.一种多层基板，其特征在于，包括：
层叠的多个绝缘层；和
在所述多个绝缘层各个之间形成的、未贯穿该多个绝缘层中的任意一层的配线图形，并且，
所述配线图形包括具有预定厚度的第1配线图形和厚度大于所述第1配线图形的第2配线图形。
2.根据权利要求1所述的多层基板，其特征在于，所述第2配线图形的至少一部分嵌入所述多个绝缘层中的预定绝缘层内。
3.根据权利要求1所述的多层基板，其特征在于，还包括连接不同的层中存在的配线图形的通孔，在该通孔的内部填充有导电性材料。
4.根据权利要求1所述的多层基板，其特征在于，所述第1配线图形的厚度在1μm～18μm的范围内选择，所述第2配线图形的厚度被选择为使得所述第2配线图形的厚度与所述第1配线图形的厚度之比处于1.5～20的范围内。
5.根据权利要求1所述的多层基板，其特征在于，所述第2配线图形的至少一部分用作为扼流圈。
6.根据权利要求1所述的多层基板，其特征在于，所述第1和第2配线图形构成嵌入化的电容元件或电感元件。
7.一种多层基板的制造方法，其特征在于，包括：
在构成多层基板的一部分的绝缘层的表面上形成具有预定厚度的第1配线图形的第1工序；
在所述绝缘层上形成未贯穿该绝缘层的图形形成用槽的第2工序；和
用导电性材料填充所述图形形成用槽的内部，从而形成厚度大于所述第1配线图形的第2配线图形的第3工序。
8.根据权利要求7所述的多层基板的制造方法，其特征在于，
所述第2工序包括形成通孔的工序，
所述第3工序包括用所述导电性材料填充所述通孔的内部的工序。
9.根据权利要求8所述的多层基板的制造方法，其特征在于，所述第2工序按照另一绝缘层中包含的导电层构成所述通孔的底部的方式形成所述通孔。
10.根据权利要求8所述的多层基板的制造方法，其特征在于，所述第3工序有选择地形成填充所述通孔和所述图形形成用槽的内部的导电性材料。
11.根据权利要求7所述的多层基板的制造方法，其特征在于，所述绝缘层是核心基板。
12.根据权利要求7所述的多层基板的制造方法，其特征在于，所述绝缘层是设置于核心基板上的增长层。
13.一种多层基板的制造方法，其特征在于，包括：
在构成多层基板的一部分的绝缘层的表面上形成具有预定厚度的第1配线图形的第1工序；和
在所述绝缘层的表面上形成厚度大于所述第1配线图形、并且未贯穿该绝缘层的第2配线图形的第2工序。
14.根据权利要求13所述的多层基板的制造方法，其特征在于，所述第2工序包括形成通孔的工序和用所述导电性材料填充所述通孔的内部的工序。
15.根据权利要求14所述的多层基板的制造方法，其特征在于，所述第2工序按照另一绝缘层中包含的导电层构成所述通孔的底部的方式，形成所述通孔。
16.根据权利要求13所述的多层基板的制造方法，其特征在于，所述绝缘层是核心基板。
17.根据权利要求13所述的多层基板的制造方法，其特征在于，所述绝缘层是设置于核心基板上的增长层。
CN201010250296.4A 2004-09-16 2005-09-16 多层基板及其制造方法 Active CN101896036B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004-269707 2004-09-16
JP2004269706A JP4079927B2 (ja) 2004-09-16 2004-09-16 多層基板及びその製造方法
JP2004269707A JP4034771B2 (ja) 2004-09-16 2004-09-16 多層基板及びその製造方法
JP2004-269706 2004-09-16
JP2004269708A JP4034772B2 (ja) 2004-09-16 2004-09-16 多層基板及びその製造方法
JP2004-269708 2004-09-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN 200510103151 Division CN1767719B (zh) 2004-09-16 2005-09-16 多层基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101896036A CN101896036A (zh) 2010-11-24
CN101896036B true CN101896036B (zh) 2012-08-29

Family

ID=36034349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010250296.4A Active CN101896036B (zh) 2004-09-16 2005-09-16 多层基板及其制造方法

Country Status (3)

Country Link
US (1) US7868464B2 (zh)
CN (1) CN101896036B (zh)
TW (1) TW200618705A (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166736A (ja) * 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP4888736B2 (ja) * 2008-08-29 2012-02-29 Ｔｄｋ株式会社 配線基板の製造方法
TWI393516B (zh) * 2009-06-01 2013-04-11 Unimicron Technology Crop 印刷電路板的製造方法
JP5550526B2 (ja) 2010-10-29 2014-07-16 Ｔｄｋ株式会社 積層型電子部品およびその製造方法
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
US20120314389A1 (en) * 2011-03-25 2012-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing same
JP5540276B2 (ja) 2011-03-31 2014-07-02 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
KR101987367B1 (ko) * 2011-12-15 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103813650B (zh) * 2012-11-15 2017-08-01 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
CN103813656A (zh) * 2012-11-15 2014-05-21 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
CN103813637B (zh) * 2012-11-15 2017-05-31 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
CN103813647A (zh) * 2012-11-15 2014-05-21 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
CN103906378B (zh) * 2012-12-28 2017-02-08 深南电路有限公司 承载大电流的电路板的制作方法及承载大电流的电路板
CN103906373B (zh) * 2012-12-28 2018-05-29 深南电路有限公司 承载大电流的电路板的制作方法及承载大电流的电路板
CN103974546B (zh) * 2013-01-28 2016-12-28 深南电路有限公司 承载大电流的电路板及其制作方法
CN103974550A (zh) * 2013-02-01 2014-08-06 深南电路有限公司 承载大电流的电路板及其制作方法
CN104113990B (zh) * 2013-04-18 2018-08-03 深南电路有限公司 大电流印刷电路板的加工方法和大电流印刷电路板
CN104125714B (zh) * 2013-04-28 2017-05-31 深南电路有限公司 大电流印刷电路板的加工方法和大电流印刷电路板
CN104125720A (zh) * 2013-04-28 2014-10-29 深南电路有限公司 大电流印刷电路板的加工方法和大电流印刷电路板
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
CN104349574B (zh) * 2013-07-31 2018-02-02 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN103491728B (zh) * 2013-09-30 2016-06-08 电子科技大学 一种印制电路板盲孔和精细线路的加工方法
US20150101857A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
DE102014104137B4 (de) * 2014-03-25 2021-05-06 Boardtek Electronics Corporation Galvanisierte Platinenanordnung und Herstellungsverfahren dafür
JP5641462B1 (ja) * 2014-05-13 2014-12-17 大日本印刷株式会社 金属板、金属板の製造方法、および金属板を用いてマスクを製造する方法
US10573610B2 (en) 2014-05-19 2020-02-25 Catlam, Llc Method for wafer level packaging
US9706667B2 (en) 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
US9631279B2 (en) 2014-05-19 2017-04-25 Sierra Circuits, Inc. Methods for forming embedded traces
US9380700B2 (en) * 2014-05-19 2016-06-28 Sierra Circuits, Inc. Method for forming traces of a printed circuit board
US9398703B2 (en) 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
KR20150137001A (ko) * 2014-05-28 2015-12-08 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판의 제조방법
KR102185067B1 (ko) * 2014-09-24 2020-12-01 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법
DE102016211995A1 (de) * 2016-07-01 2018-01-04 Schweizer Electronic Ag Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
US9706650B1 (en) 2016-08-18 2017-07-11 Sierra Circuits, Inc. Catalytic laminate apparatus and method
US9922951B1 (en) 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
CN110933873A (zh) * 2019-11-25 2020-03-27 江门市鼎峰照明电子科技有限公司 一种双面电路板的制造方法
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN114980491A (zh) * 2022-06-16 2022-08-30 常州明耀半导体科技有限公司 一种印刷电路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327710A (zh) * 1999-10-26 2001-12-19 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
JP2002217656A (ja) * 2001-01-24 2002-08-02 Tdk Corp 高周波用パワーアンプ
CN1395461A (zh) * 2002-07-17 2003-02-05 威盛电子股份有限公司 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法
CN1503338A (zh) * 2002-11-19 2004-06-09 ������������ʽ���� 多层电路板及制造方法、电子器件和电子装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926239A (en) * 1983-06-07 1990-05-15 Sharp Kabushiki Kaisha Plastic encapsulant for semiconductor
JPS59227185A (ja) 1983-06-07 1984-12-20 日立化成工業株式会社 印刷配線板の製造法
JPS63280496A (ja) 1987-05-12 1988-11-17 Furukawa Electric Co Ltd:The 多層回路板の製造方法
JP2529987B2 (ja) 1988-01-18 1996-09-04 株式会社東芝 多層印刷配線板装置の製造方法
US4980753A (en) 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
JP3402372B2 (ja) 1992-04-23 2003-05-06 日立化成工業株式会社 配線板の製造法
CA2066475C (en) 1991-05-06 1997-06-03 Terence M. Shore Method and apparatus for continuously hot rolling of ferrous long products
JPH08293659A (ja) 1995-04-24 1996-11-05 S M C:Kk プリント配線板の製造方法
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP3751587B2 (ja) 1996-07-12 2006-03-01 富士通株式会社 半導体装置の製造方法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3349058B2 (ja) * 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
JPH10313152A (ja) 1997-05-09 1998-11-24 Furukawa Electric Co Ltd:The 回路基板
JPH10322021A (ja) 1997-05-22 1998-12-04 Sony Corp ビルドアップ基板とその製造法
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3326382B2 (ja) 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
JPH11307888A (ja) 1998-04-24 1999-11-05 Furukawa Electric Co Ltd:The 放熱層埋め込み型回路基板の製造方法
JP2001053421A (ja) 1999-08-10 2001-02-23 Katsurayama Technol:Kk 平滑プリント配線板およびその製造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP3214696B2 (ja) 1999-12-24 2001-10-02 松下電器産業株式会社 パワーモジュール及びその製造方法
JP4854847B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
DE10010820C1 (de) * 2000-02-29 2001-09-13 Infineon Technologies Ag Verfahren zur Regenerierung von Halbleiterscheiben
JP2001250902A (ja) 2000-03-08 2001-09-14 Toshiba Corp 半導体パッケージ及びその製造方法
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
JP4931283B2 (ja) 2000-09-25 2012-05-16 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP4601158B2 (ja) 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP4934900B2 (ja) 2000-12-15 2012-05-23 イビデン株式会社 多層プリント配線板の製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3553043B2 (ja) 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
US6429045B1 (en) * 2001-02-07 2002-08-06 International Business Machines Corporation Structure and process for multi-chip chip attach with reduced risk of electrostatic discharge damage
JP4243922B2 (ja) 2001-06-26 2009-03-25 イビデン株式会社 多層プリント配線板
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
US6555924B2 (en) * 2001-08-18 2003-04-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP3865639B2 (ja) * 2002-01-28 2007-01-10 信越化学工業株式会社 半導体封止用シリコーン組成物および半導体装置
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
JP3969192B2 (ja) 2002-05-30 2007-09-05 株式会社デンソー 多層配線基板の製造方法
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
JP3938921B2 (ja) 2003-07-30 2007-06-27 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュールの製造方法
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
TWI320583B (en) * 2003-12-26 2010-02-11 Advanced Semiconductor Eng Process for backside grinding a bumped wafer
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
US7388297B2 (en) * 2005-08-26 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor device with reduced thickness of the semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327710A (zh) * 1999-10-26 2001-12-19 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
JP2002217656A (ja) * 2001-01-24 2002-08-02 Tdk Corp 高周波用パワーアンプ
CN1395461A (zh) * 2002-07-17 2003-02-05 威盛电子股份有限公司 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法
CN1503338A (zh) * 2002-11-19 2004-06-09 ������������ʽ���� 多层电路板及制造方法、电子器件和电子装置

Also Published As

Publication number Publication date
TW200618705A (en) 2006-06-01
US7868464B2 (en) 2011-01-11
US20060057341A1 (en) 2006-03-16
CN101896036A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
CN101896036B (zh) 多层基板及其制造方法
CN1767719B (zh) 多层基板及其制造方法
JP3759754B2 (ja) 電気回路の上に隆起した金属接点を作成する方法
TWI253714B (en) Method for fabricating a multi-layer circuit board with fine pitch
US4532152A (en) Fabrication of a printed circuit board with metal-filled channels
JP2006237619A (ja) 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
EP3557957B1 (en) Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate
CA2462130A1 (en) Multi-layer wiring board, ic package, and method of manufacturing multi-layer wiring board
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
CN113347808B (zh) 具有厚铜和超微细密线路的多层电路板的制作方法
KR20010105366A (ko) 다층 배선 기판의 제조 방법
JP5576546B2 (ja) 配線基板の製造方法
CN107708287A (zh) 配线板及其制造方法
CN1750734B (zh) 配线基板及其制造方法
CN111356296A (zh) 电路板精密线路的制备方法、电路板精密线路及电路板
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN106658977A (zh) 电路板的线路制作方法及利用该方法制作的电路板
CN101415299A (zh) 制造多层电路板的方法
US5863447A (en) Method for providing a selective reference layer isolation technique for the production of printed circuit boards
JP2005161667A (ja) 微細金型の製造方法
JP4034772B2 (ja) 多層基板及びその製造方法
JP2000022331A (ja) ビルドアップ多層基板の配線パターン形成方法
JP4034771B2 (ja) 多層基板及びその製造方法
JP2002290048A (ja) 多層回路基板におけるビア形成方法
JPH03225894A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant