CN102204418A - 用于将电子部件集成到印制电路板中的方法 - Google Patents

用于将电子部件集成到印制电路板中的方法 Download PDF

Info

Publication number
CN102204418A
CN102204418A CN2009801430540A CN200980143054A CN102204418A CN 102204418 A CN102204418 A CN 102204418A CN 2009801430540 A CN2009801430540 A CN 2009801430540A CN 200980143054 A CN200980143054 A CN 200980143054A CN 102204418 A CN102204418 A CN 102204418A
Authority
CN
China
Prior art keywords
hole
conductive layer
insulating barrier
layer
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801430540A
Other languages
English (en)
Other versions
CN102204418B (zh
Inventor
W·施里特威泽
P·伦哈特
K·梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Esellschaft At & S Austria Tec
Original Assignee
Esellschaft At & S Austria Tec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AT0061908U external-priority patent/AT12316U1/de
Application filed by Esellschaft At & S Austria Tec filed Critical Esellschaft At & S Austria Tec
Publication of CN102204418A publication Critical patent/CN102204418A/zh
Application granted granted Critical
Publication of CN102204418B publication Critical patent/CN102204418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

本发明涉及一种用于将电子部件集成到印制电路板中的方法，其中，在一个至少由一个导电层或者说传导层(2)和一个不导电层或者说绝缘层(1)构成的层压件(10)上固定具有朝向绝缘层(1)定向的触头(6)的电子部件(4)，规定：在将所述部件(4)固定到绝缘层(1)上之后，在导电层(2)和绝缘层(1)中相应于部件(4)的触头(6)构成孔或通孔(8、11)并且紧接着使触头(6)与导电层(2)接通，由此实现以可靠的方式将电子部件(4)集成到或埋入到印制电路板中。

Description

用于将电子部件集成到印制电路板中的方法
技术领域
本发明涉及一种用于将电子部件集成到印制电路板中的方法，其中，在一个至少由一个导电层或者说传导层和一个不导电层或者说绝缘层构成的层压件上固定具有朝向绝缘层定向的触头的电子部件。
背景技术
随着设有电子部件的设备的产品功能性的增强并且电子部件逐渐的小型化以及装备印制电路板的电子部件数量的增多，越来越多地使用功率高的场界型或者说阵型结构的具有多个电子元件的部件或者说包，这些电子元件在触头的间距逐渐变小的情况下具有许多触头或者说接口。为了这些部件的固定或接触导通，越来越需要使用明显不纠缠的印制电路板，在此出发点是，在同时减小产品大小以及待使用的部件和印制电路板的情况下又对这类元件的厚度和面积方面有所期望，使得通过所要求的多个触点将这类电子部件装配或安装到印制电路板上非常困难或者说达到这种类型的触点的可能的图案定义的极限。
为了解决该问题，在此期间提出将电子部件至少部分地集成到印制电路板中，例如参见WO 03/065778，WO 03/065779，WO2004/077902，WO 2006/134216或DE-C 19954941。但这些已知的方法或者说实施方式中的集成到印制电路板中的电子部件或者说组件的缺点在于：需要在印制电路板的一个尤其是由导电材料制成的元件中设置凹部或者说孔来分别容纳这些电子部件或者说组件，此外，在将部件置入孔之前需要构造印制导线。为了部件的接触导通，使用钎焊工艺或粘接技术，通常在印制导线的元件之间和在电子部件的触点或接点之间形成不同类型材料之间的接触导通。首先，当在温差大或者说温度变化范围大的环境中使用这种系统时，由于在触点或者说接点区域中使用了不同材料，在考虑不同热膨胀系数的情况下产生机械或热致应力，这种应力可导致至少一个触点或者说接点断裂并且因此使部件失灵。此外，应该预计到的是，在设置部件之前，传导层中用于制造接触面所需的附加钻孔、尤其是激光钻孔使得各元件承受负荷。此外，不利的是，埋入制造的凹部或者说凹陷中的部件在印制导线和接触面上的接触导通变难，或者尤其是在温度波动时无法可靠获得这种接触导通。另外不利的是，在印制电路板的制造过程期间必要时存在的高压和高温使得埋入且接触导通的元件受载。
此外，例如WO 2006/056643中公开了在制造一种电子模块或者说在将电子部件埋入或者说集成到印制电路板中时，在一个由一个导电层或导体层和一个不导电层或者说绝缘层构成的层压件上至少在导电层中制造孔或通孔，在此，孔的位置应对应于随后待固定到绝缘层上的部件的触头的位置。在该已知的实施方式中尤其不利的是，例如在考虑到这种以相应小的公差待集成到印制电路板中的电子部件的通常极多数量的触头时，必须在一个单独或者说附加的方法步骤中预制用于后来固定部件的孔或通孔。由于公差基于部件很小的尺寸而极小，因此预先待制造的孔或通孔必须与后来待固定的部件的触点精确匹配，从而不仅在制造孔或通孔时附加花费巨大，而且如果孔或通孔没有相对于后来待固定的部件的触头完全精确定位则会产生大量废品。此外，在这种已知的实施方式中不利的是，在将部件固定到设有孔或通孔的层压件上之后紧接着进行其它方法步骤尤其是用于包封部件并且因此埋入组件的方法步骤，在例如预制孔或通孔的方法步骤期间存在的气体或者说空气通过形成气泡会对用于将部件埋入的层合或者说压制过程产生不利的影响。此外，这些气泡在各元件电接通时还可引起附加的问题或者导致元件或印制电路板层相互剥离。
例如EP-A 1 111 662公开了一种类似方式的方法，其中，在设置或固定电子部件之前实施待固定的部件的与导电层相对应的触头的结构化，通过至少在同样多层的层压件的导电层中预先进行结构化或构成孔或通孔，又再次产生上述有关待保持的公差或者说后来待固定的部件的定向方面的缺点。预先使导电层结构化的另一缺点在于，为了在固定待固定的部件之前使导电层结构化，必须预先去除可能存在的保护层或载体层，但这会在后来的加工或处理期间影响并且尤其是损坏结构化的导电层，例如由于刮刀或由于污物的沉积等等。
发明内容
因此，本发明的任务在于，在将电子部件集成到印制电路板中时避免或最小化上述现有技术中的问题，本发明尤其是致力于提供一种开头所提类型的方法，其中在简化的且可靠的工艺流程中，将电子部件简单且可靠地定位且埋入到印制电路板的多层层压件中。尤其是致力于避免用于在固定电子部件之前相应于待固定的部件的触头制造孔或通孔的附加的方法步骤并且因此改善或者说简化这类部件的固定。
为了解决这些任务，开头所提类型的方法的主要特征在于：在将部件固定到绝缘层上后，在导电层和绝缘层中相应于部件的触头构成孔或通孔并且紧接着使触头与导电层接触导通。在本发明中，在将具有朝向绝缘层或不导电层定向的触头部件固定到绝缘层上之后才相应于已经固定的部件的触头构成孔或通孔，由此能够省去如现有技术中的将部件固定到已经设置的或提前制造的孔或通孔中的麻烦的定位或定向步骤，从而可以简单地进行部件于层压件上的可靠的定位和设置。在将具有朝向绝缘层或者说不导电层的触头的部件固定到绝缘层或者说不导电层上之后，可以以简单且可靠的方式且特别是在其它的在制造印制电路板时通常进行的至少使导电层结构化的步骤中并且相应于已经固定的部件的已经在层压件上可简单确定的位置，在导电层和不导电层中构造孔或通孔，以用于露出部件的触头和用于触点的接触导通。由此可以直接看出，通过本发明所建议的相应于已经固定的部件的触头构成孔或通孔的方法控制，可在使用了制造印制电路板一般公知的方法步骤的情况下大大简化部件的固定以及后来的可靠的定位和用于触头的接触导通所需的孔或通孔的构成。由于用于触头的接触导通的孔或通孔是在将部件固定到层压件上之后才被制造的，所以相应于上述现有技术大大简化了待固定的部件于层压件上的精确定位的耗费，并且由此最小化或减小了制造印制电路板时集成至少一个部件的时间花费。
如上所述，在固定部件之后为将其埋入通常包封该部件，在这种情况下本发明方法的一种优选的实施方式建议，用绝缘材料、尤其是至少一个胶片薄膜(Prepreg-Folie)/或树脂包围或包封已经固定到绝缘层上的电子部件。为了这种埋入或包封，可以使用根据已经固定的部件的形状预制的胶片薄膜或者可使用多个由绝缘材料或树脂材料制成的层。
此外，为可靠且安全地埋入电子部件，优选通过多个绝缘层的压制或层合过程包封电子部件。尤其考虑到这样的事实，即在固定部件之后并且尤其是在例如通过压制或层合过程来包封电子部件之后，才构造用于部件触头的接触导通的孔或通孔，因而保证了用于埋入部件的压制或层合过程在使用基本上全表面的层的情况下进行。如此，尤其是与现有技术相反，没有空气或气体在至少一些层中出现，这种空气或气体可能导致在压制或层合过程期间各个层的不正确连接，这例如出现在开头所提的现有技术中，在这种现有技术中在固定部件之前就已经相应于后来待固定的部件的触头设置孔或通孔。
为了将部件特别可靠且安全地固定到层压件或者说尤其是绝缘层上，根据另一种优选的实施方式建议，电子部件借助粘结剂以本身公知的方式固定在绝缘层上。
此外，为了可靠地导走热量，这在待被容纳的部件的集成密度和紧凑密度都相对高的情况下可能是必要的，此外建议，使用一种导热的或者说热传导的粘结材料、例如粘结剂或胶带。
与在层压件中构成孔或通孔相关联，根据另一种优选的实施方式建议：通过钻孔过程、尤其是激光钻孔或蚀刻过程在导电层中构成孔或通孔。这种类型的钻孔过程(例如或特别是激光钻孔)本身在制造印制电路板时是公知的，因而如上所述在电子部件固定到层压件之后构成所需的孔或通孔能够在尤其是使导电层进一步结构化的范畴中进行，从而尤其是可省略附加的方法步骤，这些方法步骤将在制造或者说加工印制电路板时提高附加时间花费。此外，作为替换方案，本发明规定，通过在光电结构化过程(Photostrukturierungsprozesse)的范畴中的蚀刻过程在导电层中构成孔或通孔。这种光电结构化过程范畴中的蚀刻过程本身在印制电路板制造中也是公知的，并且至少在特定应用中在实施这种蚀刻过程的情况下可以通过节省时间而相对于借助激光器构造孔或者通孔进一步加快制造过程。
考虑到用于构造绝缘层或不导电层和导电层或者说传导层所用的材料并且此外考虑到与制造和加工多层印制电路板相关联的有可能已知或者说普遍使用的方法步骤，根据另一种优选的实施方式建议，在部件固定之后在单独的方法步骤中在导电层和绝缘层中构成孔或通孔。如此可以与导电层或者说传导层以及不导电层的相应材料特性一致地应用用于制造孔或通孔的优化方法。在此，孔或通孔的制造可与部件固定区域无关地与其它的方法步骤(例如印制电路板各单个层的结构化)的实施相关联地实施。
为了以要求的精度并且以尽可能小的时间花费相应于已经固定且以有利的方式被包封或者说埋入的部件的触头制造孔或通孔，本发明方法的另一种优选的实施方式建议：在于导电层中单独构成孔或通孔时使用UV激光器。借助这种高功率激光器可以以简单且可靠的方式并且以相应的精度和较少的时间花费相应于已经固定的部件的触头构造可能大量的孔或通孔。
为避免在借助UV激光器在导电层或传导层中的激光钻孔的钻孔过程的调整或实施的耗费过大，因为在同时去除绝缘层时要保持较小的公差尤其以避免损坏与此连接的已经固定的部件的触头，根据本发明另一种优选的实施方式建议，通过激光器、尤其是CO2激光器在绝缘层中构成孔或通孔。通过使用另一激光器、尤其是CO2激光器来在另一或者说单独的方法步骤中于绝缘层中构成孔或通孔(如上所述)，不仅可以使用更加简单且成本低廉的且能够以比UV激光器更快的速度或速率来相应于已经固定的部件的触头制造孔的CO2激光器，而且也安全地避免损坏在去除绝缘层和可能的粘结剂的剩余部后露出的已经固定的电子部件的触头。在制造印制电路板时使用另一激光器本身也是公知的，通过使用该另一激光器可以在已经于导电层中构成孔或通孔之后快速且安全地去除绝缘材料。
为了简化激光射束(其用于相应于已经固定的部件的触头的位置在导电层或者说传导层的孔或通孔区域中去除绝缘层的材料)的定向，本发明另一种优选的实施方式建议：在于绝缘层中单独构成孔或通孔时使用激光光束，其尺寸或直径超过导电层中孔或通孔的净宽度。由于所使用的用于在绝缘层中制造孔或通孔的激光光束的尺寸或直径超过导电层中的孔或通孔的净宽度，所以以较小的精度就足以定向每个待制造的通孔的激光光束，因为通过相应地选择激光光束的尺寸或者说直径可迅速且可靠地在绝缘层中制造各孔或通孔，而通过导电层或传导层确保了绝缘层或不导电层的包围的材料不被激光光束所损坏。因此总体而言，对该激光器的定向或者说定位精度的要求较小，由此可进一步提高绝缘层中制造孔或通孔的工艺速度。
在考虑到通常用于绝缘层的材料以及为了获得在相应于已经在导电层中预先制造的孔或通孔并且相应于已经固定的部件的触头可靠地去除绝缘层时的过程速度，本发明的另一种优选的实施方式建议：为了单独在绝缘层中构成孔或通孔，在0.1至20μs的持续时间或脉冲长度上使用激光器、尤其是脉冲式CO2激光器，其功率为0.1至75瓦、尤其是0.1至7瓦。
上面给出了在导电层或传导层和绝缘层中与固定于绝缘层上的部件的多个触头的位置一致地单独构成孔或通孔的优点，而为了减少方法步骤，本发明方法的另一种优选的实施方式建议：在对导电层预处理之后，在一个共同的方法步骤中在使用CO2激光器的情况下于导电层和绝缘层中构成孔或通孔。如此可通过使用唯一的激光器、尤其是CO2激光器既在导电层或传导层又在绝缘层中制造孔或通孔，因此不必使用例如不同的激光器或通常不同的方法来于绝缘层和导电层中制造孔或通孔。因为CO2激光器一般不能直接用于在导电层或者说传导层中制造孔或通孔，所以在这种情况下本发明提出：对导电层进行相应的预处理，其能够以尤其合理的时间花费加工导电层或传导层。所述预处理尤其应在使用CO2激光器的情况下支持于导电层或者说传导层中制造孔或通孔。
在这种情况下，本发明另一种优选的实施方式建议：作为对导电层的预处理在导电层上构造铜氧化层，该铜氧化层尤其通过附加的有机层或金属有机层覆盖。铜氧化层和必要时或尤其是附加的有机或金属有机层的形成使直接使用CO2激光器来于导电层或者说传导层中制造孔或通孔成为可能。因此，通过唯一的钻孔过程、尤其是激光钻孔过程、即通过使用CO2激光器在导电层和不导电层或绝缘层中制造通孔或孔，省去在分开的方法步骤中于各个层中制造孔或通孔。
此外，为了既在导电层又在绝缘层中相应于已经固定在绝缘层上的部件的触头制造孔或通孔，触头通过孔或通孔的形成而被露出，本发明方法的另一种优选的实施方式建议：为了在一个共同的方法步骤中既去除导电层又去除绝缘层，将CO2激光器的脉冲持续时间选择为至少200μs、尤其是至少250μs并且将脉冲数量选择成最大为5、尤其是最大为3。通过选择待使用的CO2激光器的参数，在对导电层或者说传导层进行预处理后可以在一个共同的钻孔过程中既于导电层或传导层又于不导电层或绝缘层中可靠且精确地制造孔或通孔，使得在一个共同的工作步骤中直接露出已经固定在绝缘层上的部件的触头。
为了尤其是避免在一个共同的步骤中构成孔或通孔后损坏尤其是导电层或者说传导层的其它的结构化并且为了按规定接下来接触导通已经固定的部件露出的触头，本发明另一种优选的实施方式建议：作为对导电层的预处理而加设的附加层在构成孔或通孔之后并且在后续加工步骤之前尤其是通过蚀刻步骤被去除。蚀刻步骤在制造印制电路板时本身是公知的并且可以在必要时与另一清洁或蚀刻步骤结合，从而可以省去一附加的方法步骤。
为了支持部件于层压件上的定位或定向，本发明的另一种优选的实施方式建议：在将部件固定到绝缘层上之前至少在绝缘层中构造至少一个标记以用于部件在绝缘层上记录或定向。该标记必要时可仅构造为凹部，由此利于进一步加工或处理。此外，这种标记不仅可用于固定部件，还可用于其它加工步骤。
尤其是为了在后面的加工步骤中的使用该标记，本发明方法的另一种优选的实施方式建议：所述至少一个标记由既通过绝缘层又通过导电层的孔或通孔构成。
除了相应于已经固定的部件的触头简单且可靠地制造孔或通孔外，另一种优选的实施方式建议：除了在导电层和不导电层中相应于部件的触头构成孔或通孔之外，在层压件上在固定所述部件的区域之外构造至少一个另外的通孔以用于构成附加的用于建立接下来的敷镀通孔和/或用于形成印制电路板元件的轮廓的通孔。通过在固定部件区域之外并且因此在部件触头区域之外制造所述至少一个另外的通孔以特别是用于构成接下来的敷镀通孔，可能的是，将这种类型的通孔设置得更加接近固定的部件。因此，该附加的通孔无须在接下来的或者说独立的方法步骤中、例如在印制电路板整个制造过程结束时作为机械孔来构造，因为如果在后面或者说独立地制造该附加孔重要的是要保持较大的过程公差以便尤其是避免损坏已经固定的部件。此外，将所述至少一个附加或另外的通孔用于相应于制造的或者说待制造的印制电路板的外形构成印制电路板元件或者说印制电路板的轮廓，可以的是，类似地如在制造接下来的敷镀通孔时省去接下来的机械分离过程，例如为制造印制电路板轮廓而进行的铣削。因而可在一个共同的方法或过程步骤中同时使待制造的印制电路板的轮廓在小型化的情况下，相应于印制电路板的边缘，通过较小的过程公差更接近待固定的部件。与机械加工过程相反，尤其是使用例如激光过程或激光技术来制造一个另外的用于形成敷镀通孔和/或形成印制电路板轮廓的通孔使精确构造这种附加的通孔成为可能。另外，特别是如此改善该定向或记录，即所有的用于通过露出触头来接触导通触头和用于形成附加的通孔的孔或通孔在一个共同的工作步骤中利用共同的定向或记录来实施。因此，通过在于导电层以及随后在绝缘层中构成孔或通孔期间或同时构造至少一个另外的通孔，因此可以通过减小各个元件的相互距离或者说敷镀通孔或集成部件的待制造的印制电路板的轮廓来实现常常追求的待制造印制电路板的小型化。因此可更好地利用可用面积。
为了进一步简化制造过程或提高尤其是附加或者说另外的通孔的设置精确度，本发明的另一种优选的实施方式建议：相对于之前制造的标记构造附加的通孔。附加的通孔例如为形成敷镀通孔或提供印制电路板的轮廓而具有比相应于触头的孔或通孔的尺寸更大的尺寸，通过将附加的通孔设置在提前制造的标记的区域中不仅可以实现该附加或者说另外的通孔的精确定位，还可以相应减小用于定位该附加通孔的耗费。
为了进一步简化方法过程并且尤其是避免附加的方法步骤，本发明的另一种优选的实施方式建议：为了构造用于敷镀通孔和/或轮廓的通孔，使用设置用于在导电层和绝缘层中构造通孔或孔的激光光束。如上所述，尤其是可以通过使用必要时不同的激光器对导电层或者说传导层进行加工或者说结构化并且随后去除绝缘层的材料，以便为例如接下来的敷镀通孔迅速且可靠地且在一个与相应于已经固定的部件的触头来制造孔或通孔的共同的工作步骤中制造附加的通孔。
尤其是为了保护或者说简化层压件和固定于其上的部件的操作，本发明方法的另一种优选的实施方式建议：在固定部件之前在导电层的远离绝缘层的表面上设置至少一个载体层或保护层，所述载体层或保护层在于导电层中构成孔或通孔之前尤其在包封部件之后被再次去除。这种载体层或保护层尤其是与由至少一个导电层和一个不导电层或者说绝缘层构成的层压件一起提供，从而在构成孔或通孔之前固定部件以及尤其是接下来的部件包封的过程期间尤其是可防止必要时具有极小厚度的导电层受到损坏。
为了实现良好的保护作用，本发明另一种优选的实施方式建议：载体层或保护层由金属薄板或聚合物构成。金属薄板、如钢或铝薄板也可用作压板并且可例如在上述用于埋入或者说包封固定在绝缘层上的部件的层合或压制过程期间尤其是保护导电层在压制或者说层合期间产生的高负荷的情况下不被损坏。也可使用不导电材料作为保护层或载体层、如聚合物来代替金属薄板，不导电材料至少在制造孔或通孔的方法步骤期间也可用于保护尤其是导电层不被损坏或污染。
为了尤其是在埋入或者说包封待集成到印制电路板中的部件时实现良好的复合作用，另一种优选的实施方式建议：面向部件的绝缘层由增强导电层和包围部件的材料之间的附着的层、例如金属有机层或树脂层或类似层构成。
通过本发明所建议的在将待固定或待集成的部件固定到绝缘层上之后相应于部件的触头构成孔或通孔的方法过程可使用不同的用于与层压件的导电层和必要时附加的导电层接触导通的方法，以便在制造孔或通孔之后接触导通埋入或固定的电子部件的触头。在此，尤其是为了形成小尺寸的导电连接装置的形状、如小于50μm的尺寸和距离，另一种优选的实施方式建议：导电层为了部件的触头的接触导通，和/或层压件的导电层为了形成导电结构，而通过半加法或减法方法加设和/或结构化(strukturiert)。
附图说明
接下来借助附图示意性所示的实施例进一步解释本发明。附图如下：
图1a至1j本发明的用于将电子部件集成到印制电路板中的以及用于在消除方法范畴中进一步结构化的方法的不同步骤；
图2a至2j本发明的用于将电子部件集成到印制电路板中的方法的一种稍作变化的实施方式的不同步骤，其中，附加示出至少一个另外的用于形成印制电路板的敷镀通孔和/或轮廓的通孔；
图3层压件的另一种稍作变化的实施方式的放大的剖面图，相应于图1和2所示的实施方式的部件例如可固定到该层压件上；
图4a至4h类似于图1的图示方式示出本发明的用于将电子部件集成到印制电路板中的方法的另一种稍作变化的实施方式的不同步骤，其中，在一个共同的工作步骤中在导电层和绝缘层中制造孔；
图5a至5k本发明的用于将电子部件集成到印制电路板中的另一种稍作变化的方法的不同步骤，其中，与图1的方法实施相反地在半加法方法的范畴中进行后来的结构化；以及
图6根据本发明方法制造的印制电路板的示意性俯视图，其中，在固定或集成有电子部件的区域之外设置附加的用于形成印制电路板元件的轮廓的通孔。
具体实施方式
在所有附图中仅示意地示出待制造的印制电路板的局部区域，该区域固定待集成到印制电路板中的电子部件。在此，尤其是所示的各个层的厚度、电子部件的尺寸、仅举例示出的少数几个触头或触点的距离以及用于接触导通触点的孔或通孔未按比例示出。
在按图1a的第一方法步骤中，提供一个层压件10，其用于支承下面示出的、待集成到待制造的印制电路板中的电子部件，其中，设置一绝缘层或者说不导电层1、一导电层或者说传导层2和在图1a中所示实施方式中附加地设置一保护层或载体层3。
保护层或载体层3在此尤其用于保护具有可能相对小的厚度如50μm或更小厚度的例如由铜层构成的导电层2。
导电层2在此可由辊压的铜层构成。至少包括绝缘层或不导电层1和导电层2的层压件可以以简单的方式且成本低廉地被提供。
在图1b所示的方法步骤中，在由层1、2和3构成的层压件10上在使用粘结剂5的情况下将电子部件4固定到绝缘层1上，电子部件4的触头6朝向绝缘层1定向。
在将电子部件4固定到绝缘层上后，通过设置绝缘材料7埋入或者说包封电子部件，下面还将参考图2、尤其是图2e和2f进一步详细阐述这种埋入。
为增强附着，绝缘材料1在此可由一种增强尤其是在导电层或者说传导层2和用于埋入电子部件4的绝缘材料7之间的附着的材料制成，这种增强各个层之间的附着的层1例如由金属有机层或树脂层或类似物制成。
在按图1c所示的方法步骤中将部件4通过绝缘材料7包封或者说埋入之后，按图1d的方法步骤去除载体层3，使得被载体层或保护层3保护的导电层或者说传导层2露出。
为了电子部件4的触头6的接下来的接触导通，根据图1e所示的方法步骤在导电层2中相应于电子部件4的触头6的位置构成孔或通孔8，在此，示意性示出用于制造孔或通孔8的激光光束9。
用于在导电层或者说传导层2中制造孔或通孔8的激光光束9例如由UV激光器构成。
在导电层或者说传导层2中制造孔或通孔8之后，根据图1f所示的步骤在绝缘层1以及粘结剂5的可能存在的剩余层中相应于电子部件4的触头6的位置同样构成孔或通孔11。为了在绝缘层1以及粘结剂5的可能余下的剩余层中制造孔或通孔11，使用不同于激光器9的激光器12，为了实现较大的加工速度并且同时避免损坏电子部件4的待露出的触头6，激光器12例如由CO2激光器构成。
此外，从图1f可以看出，激光束12的尺寸超过导电层2中的孔或通孔8的大小或者说尺寸，由此，通过相对简单地定位激光光束12就可以在绝缘层1和在余下的粘结剂层5中制造孔或通孔11。从而省略了花费高且复杂地相对于导电层2中的已经制造的孔或通孔8调节激光光束12，或者说相应减小了调节的花费。
在导电层2和绝缘层1或者说余下的粘结剂层5中均制造了孔或通孔8以及11之后，如图1g所示，通过至少在孔或通孔8和11的区域中设置另一导电层13使触头6与导电层2接触导通。
此外，图1g还示出了在远离导电层2的一侧上设置一附加的导电层14。
为去除绝缘材料1和必要时粘结剂5的剩余部分以便在绝缘层1中制造孔或通孔11，在设置相对薄的绝缘层1和/或可简单去除的绝缘材料或填料含量较低的粘结剂层5的情况下使用具有下述参数的CO2激光器。
例1
薄绝缘层(15-30μm)和/或填料含量较低的粘结剂
脉冲式CO2激光器
功率：3瓦
光束直径：180μm
脉冲持续时间：6μs
脉冲数量：13
孔直径75μm
此外，由所使用CO2激光器12的功率的上述参数可知，图1e方法步骤中由激光光束9制造的孔或通孔8对其后面的绝缘层1构成一种覆盖，以便提供相应于触头6设计轮廓的孔11。
在更大厚度的绝缘层1和/或填料含量较高的粘结剂5和/或要制造较大的孔或通孔11的情况下可使用按例2的具有相对更高功率的CO2激光器。
例2
厚绝缘层(30-50μm)和/或填料含量较高的粘结剂
脉冲式CO2激光器
功率：4瓦
光束直径：280μm
脉冲持续时间：8μs
脉冲数量：13
孔直径120μm
如此可以在相对短的持续时间内制造较大的孔或通孔11。
在制造或构造所述另外的用于接触导通集成的或被容纳的部件4的触头6的导电层13后，图1h在消除方法的范畴中示出加设光刻胶28，以便进一步对导电层2和必要时附加的导电层13进行加工或结构化。
相应于加设光刻胶28，在按图11的下一方法步骤中例如借助蚀刻方法通过在导电层2的未被光刻胶28覆盖的区域中制造通孔或孔29来使导电层2结构化。
通过去除光刻胶28来提供制造完成的结构化，如图1j所示。
在图2所示的方法过程中，对相同部件或元件保留了图1的附图标记。
根据图2a所示的方法步骤，提供一个层压件10，其中，设置一绝缘层或不导电层1、一导电层或者说传导层2和一保护层或载体层3。
为定向或者说记录随后待固定的电子部件4，在图2b所示的方法步骤中示出附加制造的标记15，该标记既穿过绝缘层1又穿过导电层或者说传导层2。
在图2c所示的方法步骤中，再次加设以5标记的粘结剂，紧接着，在图2d所示的方法步骤中，将再次以4标记的电子部件借助粘结剂5固定到层压件10上。
与图1中的实施方式相反，据此实施方式粘结剂5仅仅在等于待固定的电子部件4的尺寸的面积或区域上设置，然而在图2所示的实施方式中，在大于待固定的电子部件4的尺寸的面积上设置粘结剂5。尤其是相对于标记15来定向或记录粘结剂的加设以及部件4的固定。
在图2e所示的方法步骤中可见，为了将电子部件4如1c的实施方式那样包封或者说埋入，使用多个以16和17标示的、由绝缘材料例如胶片薄膜制成的层，所述层至少部分地相应于固定于层压件10上的部件4的尺寸进行设计，其中按图2e所示的各个层的定位，进行层合或者说压制过程，从而得到图2f所示的复合元件，在该复合元件中电子部件完全被彼此层合的或者说彼此压在一起的且总体上绝缘的材料18所包围。
和图1的实施方式相似，在图2f所示的方法步骤中去除保护层或载体层3，从而露出传导层2。此外，在图2f所示的方法步骤中，在远离导电层2的表面上加设一以19标记的导电层，以便进一步结构化或者说进一步构造待制造的印制电路板。
在图2g所示的方法步骤中，类似于图1e所示的方法步骤，在导电层或者说传导层2中相应于电子部件4的触头6的位置制造再次以8标记的孔或通孔。
如图2h中的方法步骤所示，除了在导电层或者说传导层2中构成孔或通孔8之外，在导电层2中还形成另一通孔20。在图2h所示的实施方式中，相对于标记15之一并且尤其是在标记15之一的区域中或者说位置上构成该附加的通孔或孔20。
相应于电子部件4的触头的通孔或孔以及该附加的孔或通孔20例如也通过一UV激光器来形成，这已结合图1被说明。
接着，与上述实施方式相似，在图2i所示的方法步骤中构造通孔11以露出电子部件4的触头6。除在绝缘层1中设置通孔或孔11外，相应于附加的通孔20在导电层2中的构成或定位，在埋入了电子部件4的绝缘材料18中也构造一附加的通孔21。
绝缘层1中的用于露出电子部件4的触头6的通孔或孔11的制造可以与上述实施方式相似地再次通过使用CO2激光器以快速且有利的方式进行。通过选择CO2激光器的尺寸可以在该激光器的合适的尺寸的情况下在同一工作步骤中制造具有相对较大尺寸的附加的通孔21。
此外，图2j示出了在制造通孔11或21之后，代替在图1g中构造导电层13，直接建立一用于接触导通电子部件4的触头6的附加的导电层22并且在于制造的通孔21的区域中构造敷镀通孔23的情况下实现与在对置侧上附加设置的导电层24的接触导通。给所述附加的导电层22或者说24以及事先制造的导电层19制造附加的结构，该结构通过凹部或者说通孔25表示出来。
在导电层2和绝缘层1以及包封的绝缘材料18中构造所述至少一个附加的通孔20或21的可能性不仅允许在与电子部件4的触头6接触导通的范畴中构造敷镀通孔，而且在保持与电子部件4较小距离的情况下，该距离要小于在印制电路板制成之后在接着的单独的方法步骤中尤其是机械地制造这类用于形成敷镀通孔的孔或通孔的情况下的距离。
代替将导电层2和绝缘层1中的所述至少一个附加的通孔20和21以用于接下来形成敷镀通孔，这种附加的通孔20以及21也可用于提供或限定集成有电子部件4的印制电路板元件的轮廓，这在图6中示意地示出。
通过与在于导电层2和绝缘层1中制造通孔8、11基本上共同的工作步骤中构造通孔20或21，还可以在制造印制电路板轮廓时在保持工艺公差减小的情况下相应提高精度并且由此实现整个待制造的印制电路板元件的小型化。
在按图6的示意图中示出，为了形成埋入部件4的印制电路板的轮廓，附加的通孔20、21(除了用于暂时锚定或固定的裂解槽33之外)基本上形成一条连续的、包围电子部件4的线。为了简化图6中的显示，在此未示出导电层2的结构化。通过制造所述至少一个另外的20、21来形成轮廓，可以在改善可用面的利用的情况下实现这种类型的印制电路板元件31的进一步小型化。
在图2所示的实施方式中，绝缘材料1也可由一种尤其是增强或促进在导电层2和所述包围部件4的材料8或各单个层16和17之间的附着的材料制成。
图3以相对于上述附图放大的尺寸示出同样以10标记的层压件的一种稍作变化的实施方式，其中，除绝缘层1、导电层或者说传导层2以及保护层3之外还设置一附加的载体层26。该载体层26例如由金属薄板26制成，这种载体层或者说这种金属薄板26例如在图2e和2f所示的层合或压制过程中可直接用作压板，这种载体板26具有相应的足够高的机械强度。如此可尤其是在制造用于接触导通电子部件4的触头6的孔或通孔8、11之前的装配过程期间相应地保护尤其是可能具有相对小的厚度(50μm或更小)的导电层2。
在图4所示的稍作变化的实施方式中，图4a至4d中所示步骤相应于图1a至1d所示步骤，因此不再重复说明。
在图4e所示的方法步骤中，在去除载体层或保护层3之后对导电层或者说传导层2预处理的范畴中加设一个铜氧化层27，该铜氧化层在必要时通过另一有机的或金属有机的层覆盖，但其在此未单独示出。
在预处理或将附加层27加设到导电层或者说传导层2上之后，在一个共同的工作步骤中在导电层2和设置于其上的附加层27和绝缘层1中相应于电子部件4的触头6构成孔或通孔8和11。对此，如图4f所示，使用一相应于示意的CO2激光器32的激光器。
因此，通过在导电层或者说传导层2上设置附加的或者说预处理层27可以在使用CO2激光器32的情况下在一个共同的工作步骤中相应于电子部件4的触头6来相应构成通孔或孔8和11。
在使用CO2激光器32的情况下，为了提供在导电层2中制造孔或通孔8所需的功率，与仅用于去除绝缘层的CO2激光器12相比较(其参考图1被详细说明)，建议脉冲持续时间提高为至少200μs、例如约285μs。通过延长脉冲持续时间，仅借助例如5、尤其是2个脉冲数量就足以既在导电层2又在设置在其上的预处理层27和绝缘层1中制造孔或通孔8和11，以露出部件4的触头6。
在导电层2和绝缘层1中制造孔或通孔8以及11之后，例如通过蚀刻步骤去除附加层或预处理层27，如图4g所示。
按图4h的附加的导电层或者说传导层13的构造再次相应于图1g中所示的方法步骤。
接下来可进行进一步的结构化，如图1h至1j所示。
为了接下来的结构化可使用层压件10的具有相应厚度的导电层2，或者能够(出于简化原因这不再进一步示出)为了获得用于待制造的导电或传导结构(例如层压件10的导电层或者说传导层2上的印制导线形式的结构)所需的层厚度，加设或构造一相应的附加的导电层或者说传导层。
在按图5的显示中，图5a至图5f的方法步骤再次相应于图1a至1f的步骤，因此不再重复说明。
为了建立集成的部件4的触头6接触导通，进行化学镀铜(如图5g所示)再次以13表示用于部件4的触头6的接触导通的附加的导电层。
在下面的按图5h的方法步骤中，再次加设光刻胶28形式的掩膜，接着根据在按图5i所示的方法步骤例如通过所谓的电镀在半加法方法范畴中制造导体路径(Leiterzüge/conductor track)，以30来表示导体路径。
根据图5j所示的方法步骤，通过去除光刻胶28露出导体路径30，使得整体上实现结构化，紧接着，根据图5k所示的方法步骤例如通过闪光蚀刻与导体路径30一致地去除导电或传导的薄铜层2的局部区域，使得整体上提供了由层2和30构成的导电层或者说传导层的结构化。
在图4和5所示的稍作变化的方法中，也可按图2的实施方式除了为了集成的部件的接触导通之外，还设置至少一个另外的通孔20、21以用于接下来制造敷镀通孔23或用于提供印制电路板元件31的轮廓，这参考图2以及图6已被详细说明。

Claims (24)

1.用于将电子部件(4)集成到印制电路板中的方法，其中，在一个至少由一个导电层或者说传导层(2)和一个不导电层或者说绝缘层(1)构成的层压件上固定具有朝向绝缘层(1)定向的触头(6)的电子部件(4)，其特征在于，在将所述部件(4)固定在绝缘层(1)上之后，在导电层(2)中和在绝缘层(2)中与部件(4)的触头(6)相对应地构成孔或通孔(8、11)并且紧接着使触头(6)与导电层(2)接触导通。
2.根据权利要求1所述的方法，其特征在于，所述电子部件(4)在固定到绝缘层(1)上之后以本身公知的方式用一种绝缘材料(7、16、17、18)、尤其是至少一个胶片薄膜和/或树脂包围或包封。
3.根据权利要求2所述的方法，其特征在于，通过多个绝缘层(16、17)的压制或层合过程实现所述电子部件(4)的包封(7、18)。
4.根据权利要求1、2或3所述的方法，其特征在于，所述电子部件(4)以本身公知的方式借助粘结剂(5)固定在绝缘层(1)上。
5.根据权利要求4所述的方法，其特征在于，使用一种导热的或者说热传导的粘结材料、例如粘结剂或胶带(5)。
6.根据权利要求1至5之一所述的方法，其特征在于，通过钻孔过程尤其是激光钻孔或蚀刻过程在导电层(2)中构成孔或通孔(8)。
7.根据权利要求1至6之一所述的方法，其特征在于，在固定所述部件(4)之后在单独的方法步骤中在导电层(2)和绝缘层(2)中构成孔或通孔(8、11)。(图1，2，5)
8.根据权利要求7所述的方法，其特征在于，在于导电层(2)中单独构成孔或通孔(8)时使用UV激光器。
9.根据权利要求1至8之一所述的方法，其特征在于，通过激光器、尤其是CO2激光器(12、32)在绝缘层(1)中构成孔或通孔(11)。
10.根据权利要求9所述的方法，其特征在于，在于绝缘层(1)中单独构成各孔或通孔(11)时，使用激光光束(12)，其尺寸或直径超过导电层(2)中的孔或通孔(11)的净宽度。
11.根据权利要求9或10所述的方法，其特征在于，为了单独在绝缘层(2)中构成孔或通孔(11)，在0.1至20μs的持续时间或脉冲长度上使用激光器(12)、尤其是脉冲式CO2激光器，其功率为0.1至75瓦、尤其是0.1至7瓦。
12.根据权利要求1至6之一所述的方法，其特征在于，在对导电层(2)预处理(27)之后，在一个共同的方法步骤中在使用CO2激光器(32)的情况下在导电层(2)和绝缘层(1)中构造所述孔或通孔(8、11)。
13.根据权利要求12所述的方法，其特征在于，在导电层(2)上构造铜氧化层(27)作为对导电层的预处理，所述铜氧化层尤其通过附加的有机层或者金属有机层覆盖。
14.根据权利要求12或13所述的方法，其特征在于，为了在一个共同的方法步骤中既去除导电层(2)又去除绝缘层(1)，将CO2激光器(32)的脉冲持续时间选择为至少200μs、尤其是至少250μs并且将脉冲数量选择成最大为5个脉冲、尤其是最大为3个脉冲。
15.根据权利要求12、13或14所述的方法，其特征在于，作为对导电层(2)的预处理而加设的附加层(27)在构成所述孔或通孔(8、11)之后并且在后续的加工步骤之前尤其是通过蚀刻步骤去除。
16.根据权利要求1至15之一所述的方法，其特征在于，在将所述部件(4)固定到绝缘层(1)上之前至少在绝缘层(1)中构造至少一个标记(15)以用于所述部件(4)在绝缘层(1)上的记录或对齐。
17.根据权利要求16所述的方法，其特征在于，所述至少一个标记(15)由既穿过绝缘层(1)又穿过导电层(2)的孔或通孔构成。
18.根据权利要求1至17之一所述的方法，其特征在于，除了在导电层(2)和不导电层(1)中与部件(4)的触头(6)相对应地构成孔或通孔(8)之外，在层压件(10)上在固定所述部件(4)的区域之外构造至少一个另外的通孔(20、21)以用于构成附加的、用于建立接下来的敷镀通孔(23)和/或用于形成印制电路板元件(31)的轮廓的通孔。
19.根据权利要求18所述的方法，其特征在于，相对于之前制造的标记(15)构造附加的通孔(20、21)。
20.根据权利要求18或19所述的方法，其特征在于，为了构造用于敷镀通孔(23)和/或所述轮廓的通孔(20、21)，使用设置用于在导电层和绝缘层(1、2)中构成所述通孔或孔(8、11)的激光光束(9、12、32)。
21.根据权利要求1至20之一所述的方法，其特征在于，在固定部件(4)之前在导电层(2)的远离绝缘层(1)的表面上设置至少一个载体层或保护层(3、26)，所述载体层或保护层在于导电层(2)中构成孔或通孔(8)之前尤其在部件(4)的包封(7、18)之后被再次去除。
22.根据权利要求21所述的方法，其特征在于，载体层或保护层(26)由金属薄板或聚合物构成。
23.根据权利要求1至22之一所述的方法，其特征在于，面向所述部件(4)的绝缘层(1)由增强在导电层(2)和包围部件(4)的材料(7、16、17、18)之间的附着的层、例如金属有机层或树脂层或类似层构成。
24.根据权利要求1至23之一所述的方法，其特征在于，导电层(13、22)为了部件(4)的触头(6)的接触导通，和/或层压件(10)的导电层(2)为了形成导电结构，而通过半加法或减法方法加设和/或结构化(图1、5)。
CN200980143054.0A 2008-10-30 2009-10-28 用于将电子部件集成到印制电路板中的方法 Active CN102204418B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
AT0061908U AT12316U1 (de) 2008-10-30 2008-10-30 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
ATGM619/2008 2008-10-30
ATGM529/2009 2009-08-25
AT5292009 2009-08-25
PCT/AT2009/000418 WO2010048653A2 (de) 2008-10-30 2009-10-28 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte

Publications (2)

Publication Number Publication Date
CN102204418A true CN102204418A (zh) 2011-09-28
CN102204418B CN102204418B (zh) 2016-05-18

Family

ID=41572549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980143054.0A Active CN102204418B (zh) 2008-10-30 2009-10-28 用于将电子部件集成到印制电路板中的方法

Country Status (6)

Country Link
US (1) US8914974B2 (zh)
EP (1) EP2342958B1 (zh)
JP (1) JP5833926B2 (zh)
KR (1) KR20110076979A (zh)
CN (1) CN102204418B (zh)
WO (1) WO2010048653A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104509222A (zh) * 2012-07-02 2015-04-08 At&S奥地利科技与系统技术股份公司 用于将至少一个部件嵌入印刷电路板的方法
CN104617033A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 晶圆级封装方法
CN110931450A (zh) * 2018-09-19 2020-03-27 矽品精密工业股份有限公司 电子封装件及其制法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110076979A (ko) * 2008-10-30 2011-07-06 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 인쇄회로기판에 전자부품을 통합하는 방법
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
DE102012003603A1 (de) * 2012-02-21 2013-08-22 Giesecke & Devrient Gmbh Elektronisches Modul und portabler Datenträger mit elektronischem Modul
US9596765B2 (en) 2012-09-11 2017-03-14 Meiko Electronics Co., Ltd. Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
WO2014049721A1 (ja) * 2012-09-26 2014-04-03 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
AT514564B1 (de) 2013-07-04 2015-02-15 Austria Tech & System Tech Verfahren zum Ankontaktieren und Umverdrahten
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
JP2015130443A (ja) * 2014-01-08 2015-07-16 富士通株式会社 部品内蔵基板の製造方法
DE102014101366B3 (de) 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US10330266B2 (en) * 2015-01-23 2019-06-25 Signify Holding B.V. LED with thermo-responsive black-body line dimming
EP3091822A1 (en) 2015-05-08 2016-11-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for the production of an electronic module as well as corresponding electronic module
EP3148300B1 (en) * 2015-09-24 2023-07-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
US10153022B1 (en) 2017-06-09 2018-12-11 Micron Technology, Inc Time-based access of a memory cell
US10153021B1 (en) 2017-06-09 2018-12-11 Micron Technology, Inc. Time-based access of a memory cell
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344484A (zh) * 1999-03-23 2002-04-10 瑟基特.弗依卢森堡贸易公司 制造多层印刷电路板的方法及用于其中的复合片
FR2822338A1 (fr) * 2001-03-14 2002-09-20 Sagem Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
US20060278967A1 (en) * 2003-04-01 2006-12-14 Tuominen Risto Method for manufacturing an electronic module and an electronic module
KR100730782B1 (ko) * 2006-04-13 2007-06-20 (주)인터플렉스 Ｕｖ-ｃｏ２레이저를 이용한 연성회로기판 제조방법
US20080192450A1 (en) * 2004-04-27 2008-08-14 Imbera Electronics Oy Electronics Module and Method for Manufacturing the Same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830014A (en) * 1983-05-11 1989-05-16 Nellcor Incorporated Sensor having cutaneous conformance
JPH0227831B2 (ja) 1984-04-28 1990-06-20 Nippon Denki Hoomu Erekutoronikusu Kk Purintohaisenban
US5224478A (en) * 1989-11-25 1993-07-06 Colin Electronics Co., Ltd. Reflecting-type oxymeter probe
US5490523A (en) * 1994-06-29 1996-02-13 Nonin Medical Inc. Finger clip pulse oximeter
DE19541605C2 (de) * 1995-11-08 1999-06-24 Hewlett Packard Co Sensor und Verfahren für die Durchführung medizinischer Messungen, insbesondere pulsoximetrischer Messungen, am menschlichen Finger
JPH10190234A (ja) 1996-12-26 1998-07-21 Nippon Carbide Ind Co Inc 多層配線板の製造方法
FI982568A (fi) * 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
US6388247B2 (en) * 1998-02-20 2002-05-14 Massachusetts Institute Of Technology Fingernail sensors for measuring finger forces and finger posture
US6236037B1 (en) * 1998-02-20 2001-05-22 Massachusetts Institute Of Technology Finger touch sensors and virtual switch panels
TW429735B (en) * 1999-05-07 2001-04-11 Unitech Printed Circuit Board Method of making multi-layered circuit board
US6803528B1 (en) * 1999-11-05 2004-10-12 3M Innovative Properties Company Multi-layer double-sided wiring board and method of fabricating the same
DE19954941C2 (de) 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3716178B2 (ja) * 2000-12-13 2005-11-16 埼玉日本電気株式会社 フレキシブルプリント配線板の製法
JP2003007922A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003168860A (ja) 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
JP2003204137A (ja) * 2002-01-09 2003-07-18 Hitachi Via Mechanics Ltd レーザー穴あけ加工方法
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2004296562A (ja) 2003-03-26 2004-10-21 Sharp Corp 電子部品内蔵基板及びその製造方法
TWI237883B (en) * 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
US7410307B2 (en) * 2004-06-04 2008-08-12 Finisar Corporation Modular optical device package compatible with multiple fiber connectors
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
JP2007019268A (ja) 2005-07-07 2007-01-25 Toshiba Corp 配線基板、この配線基板を内蔵した電子機器、およびこの配線基板の製造方法
US20080091121A1 (en) * 2006-03-31 2008-04-17 Yu Sun System, method and apparatus for detecting a force applied to a finger
TWI318792B (en) * 2006-09-19 2009-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded semiconductor chip and fabrication method thereof
US8190224B2 (en) * 2006-09-22 2012-05-29 Nellcor Puritan Bennett Llc Medical sensor for reducing signal artifacts and technique for using the same
US20090168374A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
KR20110076979A (ko) * 2008-10-30 2011-07-06 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 인쇄회로기판에 전자부품을 통합하는 방법
US8329493B2 (en) * 2009-03-20 2012-12-11 University Of Utah Research Foundation Stretchable circuit configuration
US8984747B2 (en) * 2011-04-05 2015-03-24 Electronics And Telecommunications Research Institute Method for manufacturing fabric type circuit board
US9018532B2 (en) * 2011-06-09 2015-04-28 Multi-Fineline Electronix, Inc. Stretchable circuit assemblies
KR101555211B1 (ko) * 2011-10-05 2015-09-25 한국전자통신연구원 직물 회로 기판 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344484A (zh) * 1999-03-23 2002-04-10 瑟基特.弗依卢森堡贸易公司 制造多层印刷电路板的方法及用于其中的复合片
FR2822338A1 (fr) * 2001-03-14 2002-09-20 Sagem Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
US20060278967A1 (en) * 2003-04-01 2006-12-14 Tuominen Risto Method for manufacturing an electronic module and an electronic module
US20080192450A1 (en) * 2004-04-27 2008-08-14 Imbera Electronics Oy Electronics Module and Method for Manufacturing the Same
KR100730782B1 (ko) * 2006-04-13 2007-06-20 (주)인터플렉스 Ｕｖ-ｃｏ２레이저를 이용한 연성회로기판 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104509222A (zh) * 2012-07-02 2015-04-08 At&S奥地利科技与系统技术股份公司 用于将至少一个部件嵌入印刷电路板的方法
CN104509222B (zh) * 2012-07-02 2019-01-25 At&S奥地利科技与系统技术股份公司 用于将至少一个部件嵌入印刷电路板的方法
CN104617033A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 晶圆级封装方法
CN104617033B (zh) * 2013-11-05 2018-09-14 中芯国际集成电路制造(上海)有限公司 晶圆级封装方法
CN110931450A (zh) * 2018-09-19 2020-03-27 矽品精密工业股份有限公司 电子封装件及其制法
CN110931450B (zh) * 2018-09-19 2021-11-09 矽品精密工业股份有限公司 电子封装件及其制法

Also Published As

Publication number Publication date
WO2010048653A2 (de) 2010-05-06
EP2342958A2 (de) 2011-07-13
CN102204418B (zh) 2016-05-18
JP5833926B2 (ja) 2015-12-16
EP2342958B1 (de) 2020-06-17
JP2012507154A (ja) 2012-03-22
WO2010048653A3 (de) 2011-03-03
KR20110076979A (ko) 2011-07-06
US20110203107A1 (en) 2011-08-25
US8914974B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
CN102204418A (zh) 用于将电子部件集成到印制电路板中的方法
US9253888B2 (en) Method for integrating an electronic component into a printed circuit board or a printed circuit board intermediate product, and printed circuit board or printed circuit board intermediate product
CN101027948B (zh) 电子模块及其制造方法
US7377030B2 (en) Wiring board manufacturing method
CN100551206C (zh) 制造刚柔印刷电路板的方法
EP2624673B1 (en) Substrate with built-in component and method for manufacturing substrate with built-in component
CN101399210A (zh) 基板制造方法
CN114554712A (zh) 线路板及其制造方法
US9596765B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
US8677615B2 (en) Method for embedding electrical components
CN103096646A (zh) 内埋元件的多层基板的制造方法
US5659951A (en) Method for making printed circuit board with flush surface lands
JP4203425B2 (ja) 両面型回路配線基板の製造方法
KR20070013633A (ko) 인쇄회로기판 및 그 제조방법
JP2007250608A (ja) 中空部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法
CN1981566B (zh) 制造具有通孔的印刷电路板、电子设备单元的方法以及挠性线路薄膜在这种设备单元中的应用
US20090000808A1 (en) Flexible Printed Circuit Board And Method Of Fabricating The Same
JP4123637B2 (ja) フィルムキャリアの製造方法
JP2008244336A (ja) プリント配線板の製造方法、及びプリント配線板
CN109950017B (zh) 电子部件以及电子部件的制造方法
JP3002307B2 (ja) 回路部品試験用可撓性回路基板の製造法
US20210410279A1 (en) Circuit board with high light reflectivity and method for manufacturing the same
GB2307352A (en) Manufacture of multi-layer printed circuit boards
US20030002263A1 (en) HDI circuit board and method of production of an HDI circuit board
KR20070078148A (ko) 저항체 내장형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant