CN102473728A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102473728A
CN102473728A CN2010800295050A CN201080029505A CN102473728A CN 102473728 A CN102473728 A CN 102473728A CN 2010800295050 A CN2010800295050 A CN 2010800295050A CN 201080029505 A CN201080029505 A CN 201080029505A CN 102473728 A CN102473728 A CN 102473728A
Authority
CN
China
Prior art keywords
oxide semiconductor
film
semiconductor layer
layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800295050A
Other languages
English (en)
Other versions
CN102473728B (zh
Inventor
佐佐木俊成
坂田淳一郎
大原宏树
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201410555144.3A priority Critical patent/CN104576748B/zh
Publication of CN102473728A publication Critical patent/CN102473728A/zh
Application granted granted Critical
Publication of CN102473728B publication Critical patent/CN102473728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明一个目的是提供一种包括具有稳定的电特性的薄膜晶体管的高可靠性的半导体装置。本发明的另一个目的是以较低成本并且以高生产率制造高可靠性的半导体装置。在一种用于制造半导体装置的方法中，该半导体装置包括使用氧化物半导体层形成具有沟道形成区的半导体层、源极区及漏极区的薄膜晶体管，执行加热处理(用于脱水化或脱氢化的加热处理)，以便提高氧化物半导体层的纯度并减少诸如水分的杂质。另外，在氧气氛下对经历加热处理的氧化物半导体层缓慢冷却。

Description

半导体装置的制造方法
技术领域
本发明涉及一种包括氧化物半导体的半导体装置的制造方法。
背景技术
近年来，使用形成在具有绝缘表面的衬底上的半导体薄膜(厚度约为几nm至几百nm)来制造薄膜晶体管(TFT)的技术受到关注。薄膜晶体管被广泛地应用于如IC或电光装置那样的电子器件，尤其是对作为图像显示装置中的开关元件的薄膜晶体管的研究开发日益火热。
金属氧化物的种类繁多且用途广泛。氧化铟为众所周知的材料，并且其被用作液晶显示器等所需要的透明电极材料。
一些金属氧化物具有半导体特性。具有半导体特性的金属氧化物例如包括氧化钨、氧化锡、氧化铟、氧化锌等，并且分别使用这些具有半导体特性的金属氧化物形成沟道形成区的薄膜晶体管已经是众所周知的(参照专利文献1至4、非专利文献1)。
另外，作为金属氧化物，不仅已知一元氧化物，还有多元氧化物。例如，作为包含In、Ga及Zn的多元氧化物半导体，具有同系物(homologous series)的InGaO3(ZnO)m(m：自然数)是众所周知的(参照非专利文献2至4)。
并且，已经确认到可以将上述的包括In-Ga-Zn类氧化物的氧化物半导体用于薄膜晶体管的沟道层(参照专利文献5、非专利文献5及6)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开昭60-198861号公报
[专利文献2]日本专利申请公开平8-264794号公报
[专利文献3]PCT国际申请日本公表平11-505377号公报
[专利文献4]日本专利申请公开2000-150900号公报
[专利文献5]日本专利申请公开2004-103957号公报
[非专利文献]
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，″Aferroelectric transparentthin-film transistor″(透明铁电薄膜晶体管)，Appl.Phys.Lett.，17June 1996，Vol.68p.3650-3652
[非专利文献2]M.Nakamura，N.Kimizuka，and T.Mohri，″ThePhase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃″(In2O3-Ga2ZnO4-ZnO类在1350℃时的相位关系)，J.Solid StateChem.，1991，Vol.93，p.298-315
[非专利文献3]N.Kimizuka，M.Isobe，and M.Nakamura，″Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System″(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO  类的In2O3(ZnO)m  (m＝3，4，5)，InGaO3(ZnO)3，以及Ga2O3(ZnO)m(m＝7，8，9，16))，J.Solid StateChem.，1995，Vol.116，p.170-178
[非专利文献4]M.Nakamura，N.Kimizuka，T.Mohri，and M.Isobe，″Syntheses and crystal structures of new homologouscompounds，indium iron zinc oxides(InFeO3(ZnO)m)(m：naturalnumber)and related compounds″(新同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其相关化合物的合成以及晶体结构)，固体物理(SOLID STATE PHYSICS)，1993，Vol.28，No.5，p.317-327
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，and H.Hosono，″Thin-film transistor fabricated insingle-crystalline transparent oxide semiconnductor″(在单晶透明氧化物半导体中制造的薄膜晶体管)，SCIENCE，2003，Vol.300，p.1269-1272
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，and H.Hosono，″Room-temperature fabrication oftransparent flexible thin-film transistors using amorphous oxidesemiconductors″(在室温下制造使用非晶氧化物半导体的透明柔性薄膜晶体管)，NATURE，2004，Vol.432p.488-492
发明内容
本发明的一个目的是制造并提供包括具有稳定的电特性的薄膜晶体管的高可靠性的半导体装置。
在如下半导体装置的制造方法中，进行加热处理(用于脱水化或脱氢化的加热处理)，以便提高氧化物半导体层的纯度并减少例如水分的杂质，该半导体装置包括使用氧化物半导体层形成包括沟道形成区的半导体层、源极区及漏极区的薄膜晶体管。另外，不仅减少了存在于氧化物半导体层中的水分等杂质，而且减少了存在于栅极绝缘层内的水分等杂质，并且还减少了存在于氧化物半导体层与设置在氧化物半导体层上下并与其接触的膜之间的界面中的水分等杂质。
在本说明书中，将用于包括沟道形成区的半导体层的氧化物半导体膜称为第一氧化物半导体膜(第一氧化物半导体层)，而将用于源极区及漏极区的氧化物半导体膜称为第二氧化物半导体膜(第二氧化物半导体层)。
为了减少水分等杂质，在形成第一氧化物半导体膜以及第二氧化物半导体膜之后，在氮或稀有气体(氩或氦等)的惰性气体气氛下或在减压下以第一氧化物半导体膜以及第二氧化物半导体膜露出的状态进行200℃以上，优选是400℃以上且600℃以下的加热处理。由此减少了第一氧化物半导体膜以及第二氧化物半导体膜中所包含的水分。在加热之后，在氧气氛下，在室温以上且低于100℃的范围内，对氧化物半导体膜进行缓慢冷却。
通过使用其中通过在氮或氩的惰性气体气氛下或减压下的加热处理来减少水分的第一氧化物半导体膜以及第二氧化物半导体膜，提高了薄膜晶体管的电特性并实现了具备高生产率和高性能二者的薄膜晶体管。
图29示出在不同的加热温度的条件下，在氮气氛下，使用热脱附谱装置对进行加热处理的多个样品进行热脱附谱(TDS：ThermalDesorption Spectroscopy)测量的结果。
热脱附谱装置是使用四极质谱计检测并识别当在高真空中对样品进行加热并且其温度升高时从样品脱离或产生的气体成分的装置。通过热脱附谱可以观察到从样品表面或内部脱离的气体及分子。使用ESCO Ltd.制造的热脱附谱装置(产品名称：EMD-WA1000S)。关于测量条件，将升温速率设定为约10℃/分钟，将SEM电压设定为1500V，停留时间(dwell time)为0.2(秒)，所使用的通道数为23。另外，在测量中，压力处于约1×10-7(Pa)的真空度。应当指出，将H2O的电离系数设定为1.0，将H2O的破碎系数(fragmentationcoefficient)设定为0.805，将H2O的传达系数(pass-throughcoefficient)设定为1.56，将H2O的抽运速率(pumping rate)设定为1.0。
图29是示出对H2O的TDS测量结果的图，其中对如下样品进行比较：在玻璃衬底上形成厚度是50nm的In-Ga-Zn-O类非单晶膜的样品(样品1)；在氮气氛下在250℃进行1小时的加热处理的样品(样品4)；在氮气氛下在350℃进行1小时的加热处理的样品(样品3)；在氮气氛下在450℃进行1小时的加热处理的样品(样品5)；以及在氮气氛下在350℃进行10小时的加热处理的样品(样品6)。图29的结果表明：在氮气氛下，加热温度越高，诸如从In-Ga-Zn-O类非单晶膜中脱离的水分(H2O)的杂质越减少。
另外，在图29的图表中，可以在200℃至250℃附近观察到示出水分(H2O)等杂质脱离的第一峰值，并且可以在300℃以上观察到示出水分(H2O)等杂质脱离的第二峰值。
应当指出，即使将在氮气氛下进行了450℃的加热处理的样品在室温的大气中放置1周左右也观察不到在200℃以上脱离的水分。因此，可知通过加热处理In-Ga-Zn-O类非单晶膜被稳定化。
另外，除了H2O之外对H、O、OH、H2、O2、N、N2及Ar中的每一个执行TDS测量。对于H2O、H、O以及OH中的每一个，可以清楚地观察到峰值，但是对于H2、O2、N、N2及Ar观察不到。每个样品具有这样的结构，其中在玻璃衬底上以50nm的厚度形成In-Ga-Zn-O类非单晶膜，并且加热条件被如下设置：在氮气氛下以250℃持续1小时、在氮气氛下以350℃持续1小时、在氮气氛下以350℃持续10小时、以及在氮气氛下以450℃持续1小时。作为比较例，对玻璃衬底自身以及未执行加热处理的In-Ga-Zn-O类非单晶膜中的每一个进行测量。图30、图31和图32分别示出对H、O、OH和H2的TDS测量的结果。注意，上述加热条件下的氮气氛中的氧密度是20ppm或更低。
根据上述结果发现水分主要通过In-Ga-Zn-O类非单晶膜的加热处理放出。换言之，主要由加热处理引起水分(H2O)从In-Ga-Zn-O类非单晶膜的脱离，并且水分子分解而产生的产物影响到分别在图30、图31和图32所示的针对H、O和OH的TDS测量值。注意，In-Ga-Zn-O类非单晶膜被认为包含氢和OH，所以通过热处理也放出氢、OH。
在本说明书中，将氮或稀有气体(氩或氦等)的惰性气体气氛下或在减压下的加热处理称为用于脱水化或脱氢化的加热处理。在本说明书中，“脱氢化”不只指通过加热处理去除H2，而为了方便起见“脱水化或脱氢化”还指去除H、OH等。
在惰性气体气氛下通过加热处理减少包含在氧化物半导体层中的杂质(H2O、H或OH等)从而提高载流子浓度之后，在氧气氛下执行缓慢冷却。在缓慢冷却之后，例如，形成与氧化物半导体层接触的氧化物绝缘膜；从而降低氧化物半导体层的载流子浓度，并且因此提高可靠性。
通过在氮气氛下的加热处理减小第一氧化物半导体膜以及第二氧化物半导体膜的电阻(载流子浓度被提高，优选地，到1×1018/cm3或更高)。从而，可以形成各自电阻被减小的第一氧化物半导体膜以及第二氧化物半导体膜。通过蚀刻步骤处理各自电阻被减小的第一氧化物半导体膜以及第二氧化物半导体膜，以便形成第一氧化物半导体层以及第二氧化物半导体层，并且通过蚀刻步骤进一步处理，以便形成半导体层、源极区及漏极区。
然后，与电阻被减小的第一氧化物半导体层接触地形成氧化物绝缘膜，从而在电阻被减小的第一氧化物半导体层中，与氧化物绝缘膜接触的至少一个区域的电阻被提高(载流子浓度被降低，优选地，到低于1×1018/cm3)；从而可以形成电阻被提高的氧化物半导体区域。在半导体装置的制造工艺中，通过在惰性气体气氛下(或者在减压下)加热、在氧气氛下的缓慢冷却、氧化物绝缘膜的形成等来提高或降低第一氧化物半导体膜以及第二氧化物半导体膜的载流子浓度是重要的。换言之，对i型的第一氧化物半导体膜以及i型第二氧化物半导体膜进行用于脱水化或脱氢化的加热处理，以便成为氧缺乏型，即，n型(诸如，n-或n+型)氧化物半导体膜，然后形成氧化物绝缘膜，从而第一氧化物半导体层成为过氧类型，即，i型氧化物半导体层。因此，可以制造和提供包括具有满意的电特性的高可靠性薄膜晶体管的半导体装置。
注意，使用阻挡诸如水分、氢离子和OH-的杂质的无机绝缘膜，作为与电阻被降低的第一氧化物半导体层接触地形成的氧化物绝缘膜。具体地，使用氧化硅膜或氮氧化硅膜。
另外，在该半导体层以及源极区及漏极区上形成作为保护膜的氧化物绝缘膜之后，可以执行第二加热。当在半导体层和源极区及漏极区上形成作为保护膜的氧化物绝缘膜之后执行第二加热时，可以降低薄膜晶体管的电特性的变化。
在本说明书所公开的发明的结构的一个实施例中，形成栅极电极层；在栅极电极层上形成栅极绝缘层；在栅极绝缘层上形成第一氧化物半导体膜；在第一氧化物半导体膜上形成第二氧化物半导体膜；加热第一氧化物半导体膜以及第二氧化物半导体膜以便脱水或脱氢，然后在氧气氛下缓慢冷却；选择性蚀刻在氧气氛下缓慢冷却的第一氧化物半导体膜以及第二氧化物半导体膜，以便形成第一氧化物半导体层以及第二氧化物半导体层；在第一氧化物半导体层以及第二氧化物半导体层上形成导电膜；选择性蚀刻第一氧化物半导体层、第二氧化物半导体层、导电膜以便形成半导体层、源极区、漏极区、源极电极层及漏极电极层；在栅极绝缘层、半导体层、源极区、漏极区、源极电极层及漏极电极层上形成与半导体层的一部分接触的氧化物绝缘膜，以降低载流子浓度。
在本说明书所公开的发明的结构的另一个实施例中，形成栅极电极层；在栅极电极层上形成栅极绝缘层；在栅极绝缘层上形成第一氧化物半导体膜；在第一氧化物半导体膜上形成第二氧化物半导体膜；在惰性气体气氛下加热第一氧化物半导体膜以及第二氧化物半导体膜，从而提高载流子浓度，并且然后在氧气氛下进行缓慢冷却；选择性蚀刻在氧气氛下被缓慢冷却的第一氧化物半导体膜以及第二氧化物半导体膜，以便形成第一氧化物半导体层以及第二氧化物半导体层；在第一氧化物半导体层以及第二氧化物半导体层上形成导电膜；选择性蚀刻第一氧化物半导体层、第二氧化物半导体层、导电膜，以便形成半导体层、源极区、漏极区、源极电极层及漏极电极层；在栅极绝缘层、半导体层、源极区、漏极区、源极电极层及漏极电极层上形成与半导体层的一部分接触的氧化物绝缘膜，以便降低载流子浓度。
在本说明书所公开的发明的结构的另一个实施例中，形成栅极电极层；在栅极电极层上形成栅极绝缘层；在栅极绝缘层上形成第一氧化物半导体膜；在第一氧化物半导体膜上形成第二氧化物半导体膜；在减压下加热第一氧化物半导体膜以及第二氧化物半导体膜，从而提高载流子浓度，然后在氧气氛下缓慢冷却；选择性蚀刻在氧气氛下被缓慢冷却的第一氧化物半导体膜以及第二氧化物半导体膜，以便形成第一氧化物半导体层以及第二氧化物半导体层；在第一氧化物半导体层以及第二氧化物半导体层上形成导电膜；选择性蚀刻第一氧化物半导体层、第二氧化物半导体层、导电膜，以便形成半导体层、源极区、漏极区、源极电极层及漏极电极层；以及在栅极绝缘层、半导体层、源极区、漏极区、源极电极层及漏极电极层上形成与半导体层的一部分接触的氧化物绝缘膜，以降低载流子浓度。
对于可以用作半导体层、源极区及漏极区的氧化物半导体层，可以使用具有半导体特性的氧化物材料。例如，形成以InMO3(ZnO)m(m＞0)表示的薄膜，并且制造使用这些薄膜作为半导体层、源极区及漏极区的薄膜晶体管。注意，M表示选自Ga、Fe、Ni、Mn及Co中的一种金属元素或多种金属元素。例如，M在某些情况下代表Ga；同时，在其它情况下，M还代表除了Ga之外的上述金属元素，诸如Ni或Fe(Ga和Ni或Ga和Fe)。此外，除了作为M包括的金属元素之外，上述氧化物半导体可以包括Fe或Ni、另一种过渡金属元素或该过渡金属的氧化物作为杂质元素。在本说明书中，在组成式以InMO3(ZnO)m(m＞0)表示的氧化物半导体中，将包括Ga作为M的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，并且还将In-Ga-Zn-O类氧化物半导体的薄膜称为In-Ga-Zn-O类非单晶膜。
作为应用于氧化物半导体层的氧化物半导体，除了可以使用上述之外，还可以应用下列氧化物半导体中的任意一种：In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、In-O类氧化物半导体、Sn-O类氧化物半导体、以及Zn-O类氧化物半导体。另外，上述氧化物半导体层可以包含氧化硅。在制造工艺中在形成氧化物半导体层之后执行加热处理的情况下，包括在氧化物半导体层内的阻碍结晶的氧化硅(SiOx(X＞0))可以抑止氧化物半导体层的结晶。注意，氧化物半导体层优选是非晶状态的，但是氧化物半导体层可以部分地结晶。
氧化物半导体层优选是含有In的氧化物半导体，更优选地，是含有In及Ga的氧化物半导体。为了获得I型(本征)氧化物半导体，脱水化或脱氢化是有效的。
另外，用作薄膜晶体管的源极区及漏极区的氧化物半导体层(也称为n+层或缓冲层)优选地具有比用作沟道形成区的氧化物半导体层高的传导率(导电率)。
因为静电等容易损坏薄膜晶体管，优选地在用于栅极线或源极线的相同衬底上设置用来保护驱动电路的保护电路。优选地使用包括氧化物半导体的非线性元件形成保护电路。
栅极绝缘层、第一氧化物半导体膜以及第二氧化物半导体膜可被连续处理(也称为连续处理、原位(insitu)处理、连续成膜)而不暴露于大气。通过连续处理而不暴露于大气，可以形成叠层之间的每个界面，即，栅极绝缘层、第一氧化物半导体膜以及第二氧化物半导体膜的界面，而不被诸如水或烃的大气成分或悬浮在大气中的杂质元素污染。从而，可以降低薄膜晶体管的特性的变化。
注意，在本说明书中，术语“连续处理”是指在从使用PCVD法或溅射法的第一处理步骤到使用PCVD法或溅射法的第二处理步骤的处理过程中，将被处理的衬底被放置在其中的气氛不被诸如大气的污染物气氛污染，并且恒定地被控制为是真空或惰性气体气氛(氮气氛或稀有气体气氛)。通过连续处理，可以在防止水分等再次附着到待处理的清洁后的衬底上的同时执行诸如成膜的处理。
在相同处理室内执行从第一处理步骤到第二处理步骤的处理在本说明书中的连续处理的范围内。
另外，下列也在本说明书中的连续处理的范围内：在不同处理室中执行从第一处理步骤到第二处理步骤的处理的情况下，在第一处理步骤之后，衬底被在不暴露于大气的情况下传送到另一个处理室，并且进行第二处理。
注意，可以在第一处理步骤和第二处理步骤之间提供衬底传送步骤、对准步骤、缓慢冷却步骤、将衬底加热或冷却到第二处理步骤所需的温度的步骤等。这种处理也在本说明书中的连续处理的范围。
可以在第一处理步骤和第二处理步骤之间提供使用液体的步骤，诸如清洗步骤、湿蚀刻或抗蚀剂形成。这种情况不在本说明书中的连续处理的范围内。
注意，为方便起见在本说明书中使用诸如“第一”、“第二”的序号，但序号不表示步骤的顺序或层的堆叠顺序。另外，本说明书中的序号不表示指定本发明的特定名称。
另外，作为包括驱动电路的显示装置，除了液晶显示装置之外，可以给出包括发光元件的发光显示装置和包括电泳显示元件的显示装置，包括电泳显示元件的显示装置也被称为电子纸。
在包括发光元件的发光显示装置中，在像素部分中包括多个薄膜晶体管，而且在像素部分中，存在薄膜晶体管的栅极电极连接到另一个薄膜晶体管的源极布线或漏极布线的区域。此外，在包括发光元件的发光显示装置的驱动电路中，存在薄膜晶体管的栅极电极连接到该薄膜晶体管的源极布线或漏极布线的区域。
在本说明书中，半导体装置一般指可以通过利用半导体特性发挥其功能的装置，并且光电装置、半导体电路及电子仪器都是半导体装置。
可以制造并提供具有稳定电特性的薄膜晶体管。因此，可以提供包括具有满意电特性的高可靠性薄膜晶体管的半导体装置。
附图说明
在附图中：
图1A至图1C示出了用于制造半导体装置的方法；
图2A和图2B示出了用于制造半导体装置的方法；
图3A和图3B示出了半导体装置；
图4A至图4C示出了用于制造半导体装置的方法；
图5A至图5C示出了用于制造半导体装置的方法；
图6A和图6B示出了用于制造半导体装置的方法；
图7示出了半导体装置；
图8A1、8A2、8B1和图8B2示出了半导体装置；
图9示出了半导体装置；
图10A1、10A2和10B示出了半导体装置；
图11A和图11B示出了半导体装置；
图12示出了半导体装置的像素等效电路；
图13A至图13C示出了半导体装置；
图14A和图14B半导体装置的框图；
图15示出了信号线驱动电路的配置；
图16是示出了信号线驱动电路的操作的时序图；
图17是示出了信号线驱动电路的操作的时序图；
图18示出了移位寄存器的配置；
图19示出了图18所示的触发器的连接结构；
图20是示出了半导体装置；
图21示出了氧化物半导体层的氧密度的模拟结果；
图22是示出了电子书阅读器的例子的外观图；
图23A和图23B是分别示出了电视机及数码相框的例子的外观图；
图24A和图24B是示出了游戏机的例子的外观图；
图25A和图25B是分别示出了便携式计算机的例子以及蜂窝电话的例子的外观图；
图26示出了半导体装置；
图27示出了半导体装置；
图28是示出了电炉的截面图；
图29是示出了TDS测量结果的图表；
图30是示出了关于H的TDS测量结果的图表；
图31是示出了关于O的TDS测量结果的图表；
图32是示出了关于OH的TDS测量结果的图表；
图33是示出了关于H2的TDS测量结果的图表；以及
图34示出了用于模拟的氧化物半导体层的结构。
具体实施例
参考附图详细描述实施例和例子。但是，本发明不局限于以下的描述，本领域的技术人员容易理解，可以做出模式和细节的各种改变和修改，而不脱离本发明的精神和范围。因此，本发明不应该被解释为局限于对下面的实施例和例子的描述。在下面描述的结构中，在不同附图中使用相同的标号表示相同的部分或具有类似功能的部分，并且省略重复的描述。
[实施例1]
参照图1A至图1C、图2A和2B以及图3A和3B，描述一种半导体装置及用于制造该半导体装置的方法。
图3A是包括在一种半导体装置内的薄膜晶体管470的平面图，并且图3B是沿着图3A的线C1-C2取得的截面图。薄膜晶体管470是反交错型薄膜晶体管，并在具有绝缘表面的衬底400上包括栅极电极层401、栅极绝缘层402、半导体层403、源极区和漏极区404a和404b、以及源极电极层和漏极电极层405a和405b。另外，提供氧化物绝缘膜407以便覆盖薄膜晶体管470并且与半导体层403接触。
至少在形成成为半导体层403以及源极区和漏极区404a和404b的第一氧化物半导体膜以及第二氧化物半导体膜之后，执行减少诸如水分的杂质的加热处理(用于脱水化或脱氢化的加热处理)，从而减小第一氧化物半导体膜以及第二氧化物半导体膜的电阻(载流子浓度被提高，优选地，到1×1018/cm3或更高)。然后，形成与第一氧化物半导体层接触的氧化物绝缘膜407，从而提高其电阻(载流子浓度被降低，优选地，到低于1×1018/cm3，更优选地，低于或等于1×1014/cm3)。因此，可以使用电阻被提高的第一氧化物半导体层作为沟道形成区。
另外，在通过用于脱水化或脱氢化的加热处理去除诸如水分(H2O)的杂质之后，优选地在氧气氛下执行缓慢冷却。在用于脱水化或脱氢化的加热处理以及氧气氛下的缓慢冷却之后，通过形成与第一氧化物半导体层接触的氧化物绝缘膜来降低第一氧化物半导体层的载流子浓度，这导致薄膜晶体管470的可靠性提高。
不仅减少半导体层403以及源极区和漏极区404a和404b内的诸如水分的杂质，而且还减少栅极绝缘层402内以及作为氧化物半导体层的半导体层403和在半导体层403上下提供的并且与半导体层403接触的膜之间的界面(具体地，栅极绝缘层402与半导体层403之间的界面，以及氧化物绝缘膜407与半导体层403之间的界面)内的诸如水分的杂质。
注意，使用选自钛、铝、锰、镁、锆、铍和钍中的一种或多种材料形成与作为氧化物半导体层的半导体层403和源极区和漏极区404a和404b接触的源极电极层和漏极电极层405a和405b。另外，可以使用包括上述元素的任意组合的合金膜的叠层。
可以将具有半导体特性的氧化物材料用于包括沟道形成区的半导体层403以及源极区和漏极区404a和404b。例如，可以使用具有以InMO3(ZnO)m(m＞0)表示的结构的氧化物半导体，并且具体地，优选地使用In-Ga-Zn-O类氧化物半导体。注意，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)和钴(Co)中的一种金属元素或多种金属元素。例如，在某些情况下，M表示Ga；同时，在其它情况下，M表示除了Ga之外的上述金属元素，诸如Ni或Fe(Ga和Ni或Ga和Fe)。此外，除了作为M包括的金属元素之外，上述氧化物半导体可以包括Fe或Ni、另一种过渡金属元素或该过渡金属的氧化物作为杂质元素。在本说明书中，在其组成式以InMO3(ZnO)m(m＞0)表示的氧化物半导体中，将至少包括Ga作为M的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，并且还将In-Ga-Zn-O类氧化物半导体的薄膜称为In-Ga-Zn-O类非单晶膜。
作为应用于氧化物半导体层的氧化物半导体，除了上述材料之外，可以使用下列氧化物半导体中的任意一种：In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、In-O类氧化物半导体、Sn-O类氧化物半导体、以及Zn-O类氧化物半导体。另外，上述氧化物半导体可以包含氧化硅。
在半导体层(也称为第一氧化物半导体层)与源极电极层之间提供源极区，并且在半导体层与漏极电极层之间提供漏极区。可以使用具有n型导电型的氧化物半导体层(也称为第二氧化物半导体层)作为源极区及漏极区。
另外，优选地，用作薄膜晶体管的源极区和漏极区404a和404b的第二氧化物半导体层比用作沟道形成区的第一氧化物半导体层薄，并且第二氧化物半导体层具有比用作沟道形成区的第一氧化物半导体层高的传导率(导电率)。
另外，用作沟道形成区的第一氧化物半导体层具有非晶结构，并且在某些情况下用作源极区及漏极区的第二氧化物半导体层包括非晶结构的晶粒(纳米晶)。用作源极区及漏极区的第二氧化物半导体层中的晶粒(纳米晶)具有1nm到10nm，典型地约2nm到4nm的直径。
在本实施例中，使用In-Ga-Zn-O类非单晶膜作为包括沟道形成区的半导体层403以及源极区和漏极区(也称为n+层或缓冲层)404a和404b。
图1A到图1C和图2A和2B是示出了薄膜晶体管470的制造处理的截面图。
在具有绝缘表面的衬底400上提供栅极电极层401。可以在衬底400和栅极电极层401之间提供作为基底膜的绝缘膜。基底膜具有防止杂质元素从衬底400扩散的功能，并且可被使用选自氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜形成为具有单层或叠层结构。栅极电极层401可被使用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪的金属材料或包含任意这些材料作为其主要成分的合金材料形成为具有单层或叠层结构。
例如，作为栅极电极层401的双层的叠层结构，下列结构是优选的：铝层和堆叠在其上的钼层的双层结构；铜层和堆叠在其上的钼层的双层结构；铜层和堆叠在其上的氮化钛层或氮化钽层的双层结构；以及氮化钛层和钼层的双层结构。作为三层的叠层结构，以下叠层是优选的：钨层或氮化钨层；铝和硅的合金层或铝和钛的合金层；以及氮化钛层或钛层。
在栅极电极层401上形成栅极绝缘层402。
可以利用等离子体CVD法或溅射法等，使用任意氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层形成栅极绝缘层402。例如，可以使用SiH4、氧气及氮气作为成膜气体以等离子体CVD法形成氧氮化硅层。
第一氧化物半导体膜430以及第二氧化物半导体膜433被形成为堆叠在栅极绝缘层402上(参照图1A)。第一氧化物半导体膜430作为用作沟道形成区的半导体层，而第二氧化物半导体膜433作为源极区以及漏极区。
注意，在以溅射法形成氧化物半导体膜之前，优选地执行导入氩气体并且产生等离子体的反溅射，以便去除附着于栅极绝缘层402的表面的灰尘。反溅射是指这样的方法，其中不对靶材一侧施加电压，而在氩气氛下使用RF电源对衬底一侧施加电压以便在衬底附近产生等离子体，从而对表面进行改性。注意，可以使用氮气氛、氦气氛等取代氩气氛。作为选择，还可以使用加入了氧、N2O等的氩气氛。另外，作为选择，还可以使用加入Cl2、CF4等的氩气氛。
使用In-Ga-Zn-O类非单晶膜作为氧化物半导体膜。使用In-Ga-Zn-O类氧化物半导体靶材以溅射法形成氧化物半导体膜。可以在稀有气体(典型地，氩)气氛下、氧气氛下或者稀有气体(典型地，氩)与氧的气氛下以溅射法形成氧化物半导体膜。
栅极绝缘层402、第一氧化物半导体膜430以及第二氧化物半导体膜433可被连续形成而不暴露于大气。通过连续形成而不暴露于大气，可以不被诸如水或烃的大气成分或悬浮在大气中的杂质元素污染地形成叠层的每个界面。因此，可以降低薄膜晶体管的特性的变化。
在惰性气体(诸如，氮、氦、氖或氩等)气氛下或在减压下对第一氧化物半导体膜430以及第二氧化物半导体膜433进行加热处理，然后在氧气氛下缓慢冷却(参照图1B)。当对第一氧化物半导体膜430以及第二氧化物半导体膜433进行上述气氛下的加热处理时，可以去除包含在第一氧化物半导体膜430以及第二氧化物半导体膜433中的诸如水分或氢的杂质。
注意，优选地，加热处理中的氮或诸如氦、氖、氩的稀有气体中不包括诸如水分或氢的杂质。另外，优选地，导入加热处理装置中的氮或诸如氦、氖或氩的稀有气体具有6N(99.9999％)或更高的纯度，更优选地，具有7N(99.99999％)或更高的纯度(即，杂质密度为1ppm或更低，优选地，0.1ppm或更低)。
另外，在加热处理中，可以使用利用电炉的加热方法或瞬间加热法，诸如使用加热的气体的气体快速热退火(GRTA)法或灯快速热退火(LRTA)法。
在此，作为第一氧化物半导体膜430以及第二氧化物半导体膜433的加热处理的一种模式，参照图28描述使用电炉601的加热方法。
图28是电炉601的示意图。加热器603被提供在处理室602的外侧，并且用于加热处理室602。在处理室602内提供在其上设置衬底604的基座(susceptor)605，衬底604被载入或载出处理室602。另外，处理室602提供有气体供给单元606以及排气单元607。气体被气体供给单元606导入处理室602。排气单元607对处理室602进行排气或减小处理室602内的压力。注意，电炉601的升温特性优选地被设定为高于或等于0.1℃/min并且低于或等于20℃/min。另外，电炉601的降温特性优选地被设定为高于或等于0.1℃/min并且低于或等于15℃/min。
气体供给单元606具有气体供给源611a、气体供给源611b、压力调整阀612a、压力调整阀612b、精制器613a、精制器613b、质量流控制器614a、质量流控制器614b、停止阀615a和停止阀615b。在本实施例中，优选地在气体供给源611a、气体供给源611b与处理室602之间提供精制器613a和精制器613b。采用精制器613a和精制器613b，可以通过精制器613a和精制器613b去除从气体供给源611a和气体供给源611b导入处理室602内的气体中的诸如水分或氢的杂质，从而可以抑制诸如水分或氢的杂质进入处理室602。
在本实施例中，从气体供给源611a和气体供给源611b将氮或稀有气体导入到处理室602内，从而处理室内的气氛为氮或稀有气体气氛，并且在衬底604上形成的第一氧化物半导体膜430以及第二氧化物半导体膜433被在处理室602中加热到高于或等于200℃并且低于或等于600℃，优选地，高于或等于400℃并且低于或等于450℃。以这种方式，可以执行第一氧化物半导体膜430以及第二氧化物半导体膜433的脱水化或脱氢化。
作为选择，可以用通过排气单元减小压力，在处理室602中将在衬底604上形成的第一氧化物半导体膜430以及第二氧化物半导体膜433加热到高于或等于200℃并且低于或等于600℃，优选地，高于或等于400℃并且低于或等于450℃的方式执行第一氧化物半导体膜430以及第二氧化物半导体膜433的脱水化或脱氢化。
接着，停止从气体供给源611a将氮或稀有气体导入处理室602，并且进一步关闭加热器。接着，从气体供给源611b将氧导入处理室602，并且缓慢冷却加热装置的处理室602。即，处理室602内的气氛被改变成氧气氛，并且缓慢冷却衬底604。在此，优选地，从气体供给源611b导入处理室602的氧中不包含诸如水或氢的杂质。另外，从气体供给源611b导入处理室602的氧优选地具有6N(99.9999％)或更高的纯度，更优选地，具有7N(99.99999％)或更高的纯度(即，氧中的杂质密度为1ppm或更低，优选地，0.1ppm或更低)。通过惰性气体气氛下或减压下的加热处理，减小氧化物半导体膜的电阻(载流子浓度被提高，优选地，到1×1018/cm3或更高)。因此，可以形成各自电阻被减小的第一氧化物半导体膜434以及第二氧化物半导体膜435。
结果，可以提高将完成的薄膜晶体管的可靠性。
注意，当在减压下进行加热处理时，可以通过在加热处理之后在处理室602中导入氧，从而将压力恢复到大气压来执行冷却。
另外，在从气体供给源611b将氧导入处理室602的同时，可将氮和诸如氦、氖或氩的稀有气体之一或两者导入处理室602。
作为选择，在将加热装置的处理室602内的衬底604冷却到300℃之后，衬底604可被转移到室温的气氛中。这使得可以缩短衬底604的冷却时间。
当加热装置具有多个处理室时，可以在不同的处理室内执行加热处理和冷却处理。典型地，在充有氮或稀有气体并且被加热到高于或等于200℃并且低于或等于600℃，优选地，高于或等于400℃并且低于或等于450℃的第一处理室中，加热衬底上的氧化物半导体膜。接着，经过导入氮或稀有气体的转移室，将执行了上述加热处理的衬底转移到充有氧并且其温度低于或等于100℃，优选地，为室温的第二处理室内，并且进行冷却处理。通过上述处理，可以提高吞吐率。
在惰性气体气氛下或在减压下进行加热处理之后，在氧气氛下执行缓慢冷却到高于或等于室温并且低于100℃，从加热装置取出提供有第一氧化物半导体膜434以及第二氧化物半导体膜435的衬底，并且执行光刻步骤。
在惰性气体气氛下或减压下的加热处理之后的第一氧化物半导体膜434以及第二氧化物半导体膜435优选地为非晶状态，但是也可以是部分结晶的。
通过光刻步骤将第一氧化物半导体膜434以及第二氧化物半导体膜435处理成第一氧化物半导体层431以及第二氧化物半导体层436，第一氧化物半导体层431以及第二氧化物半导体层436是岛状氧化物半导体层(参照图1C)。
在栅极绝缘层402、第一氧化物半导体层431以及第二氧化物半导体层436上形成导电膜。
作为导电膜的材料，可以给出选自Al、Cr、Ta、Ti、Mo和W中的元素；包含上述元素中的任意一种作为其成分的合金；包含任意上述元素的组合的合金膜等。
在形成导电膜之后进行加热处理的情况下，导电膜优选地具有足以承受加热处理的耐热性。由于Al单体具有诸如低耐热性且容易腐蚀的缺点，所以Al被结合耐热导电材料使用。作为与Al结合使用的耐热导电材料，可以使用下列材料中的任意一种：选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中的元素；包含上述元素中的任意一种作为成分的合金；包含任意上述元素的组合的合金膜；或者包含任意上述元素作为成分的氮化物。
通过蚀刻步骤对第一氧化物半导体层431、第二氧化物半导体层436和导电膜进行蚀刻，形成第一氧化物半导体层432、源极区和漏极区404a和404b以及源极电极层和漏极电极层405a和405b(参照图2A)。注意，第一氧化物半导体层431仅有一部分被蚀刻，从而第一氧化物半导体层432具有凹陷(凹进部分)。
通过溅射法形成氧化硅膜作为氧化物绝缘膜407以便接触第一氧化物半导体层432。与电阻被降低的氧化物半导体层接触地形成的氧化物绝缘膜407不包含诸如水分、氢离子和OH-的杂质，并且被使用防止杂质从外部进入的无机绝缘膜形成。具体地，使用氧化硅膜或者氮氧化硅膜。
在本实施例中，形成厚度是300nm的氧化硅膜作为氧化物绝缘膜407。膜形成时的衬底温度可以高于或等于室温并且低于或等于300℃，并且在这个实施例中被设置为100℃。可以在稀有气体(典型地，氩)气氛下、氧气氛下或者稀有气体(典型地，氩)和氧的气氛下通过溅射法形成氧化硅膜。另外，可以使用氧化硅靶材或硅靶材作为靶材。例如，可以在氧和氮的气氛下使用硅靶材以溅射法形成氧化硅膜。
当以溅射法、PCVD法等形成氧化物绝缘膜407，以便接触电阻被减小的第一氧化物半导体层432时，在电阻被减小的第一氧化物半导体层432中，与氧化物绝缘膜407接触的至少一个区域的电阻被提高(载流子浓度被降低，优选地，到低于1×1018/cm3，更优选地，低于或等于1×1014/em3)；从而可以形成电阻被提高的氧化物半导体区域。在半导体装置的制造工艺中，通过在惰性气体气氛下(或在减压下)加热，在氧气氛下缓慢冷却，形成氧化物绝缘膜等来提高和降低氧化物半导体层的载流子浓度是很重要的。第一氧化物半导体层432作为包括电阻被提高的氧化物半导体区域的半导体层403。以这种方式，可以制造薄膜晶体管470(参照图2B)。
通过上述用于脱水化或脱氢化的加热处理来减少包含在第一氧化物半导体膜和第二氧化物半导体膜中的杂质(H2O、H或OH等)，从而提高载流子浓度，并且然后在氧气氛中执行缓慢冷却。在缓慢冷却之后，将第一氧化物半导体膜处理为岛状的第一氧化物半导体层，并且与第一氧化物半导体层接触地形成氧化物绝缘膜，从而降低第一氧化物半导体层的载流子浓度。当将载流子浓度被减小的第一氧化物半导体层用作半导体层时，可以提高薄膜晶体管470的可靠性。
另外，也可以在形成氧化物绝缘膜407之后，在氮气氛下或在大气气氛下(在大气中)对薄膜晶体管470进行加热处理(优选地，高于或等于150℃并且低于350℃)。例如，在氮气氛下在250℃执行1小时的加热处理。通过加热处理，半导体层403在与氧化物绝缘膜407接触的状态下加热。从而，可以减小薄膜晶体管470的电特性的变化。对该加热处理没有特别的限制(优选地，高于或等于150℃并且低于350℃)，只要在形成氧化物绝缘膜407之后执行该加热处理即可。当加热处理还作为另一个步骤(诸如形成树脂膜时的加热处理或用于减小透明导电膜的电阻的加热处理)时，可以在不增加步骤数的情况下执行该加热处理。
[实施例2]
将参考图26描述一种半导体装置以及用于制造该半导体装置的方法。与实施例1相同的部分或具有类似于实施例1的功能的部分可被以类似于实施例1的方式形成，并且因此省略其重复描述。
图26所示的薄膜晶体管471是这样的例子，其中导电层408设置成与栅极电极层401以及半导体层403的沟道区重叠，在导电层408和半导体层403之间夹有绝缘膜。
图26是包括在半导体装置中的薄膜晶体管471的截面图。薄膜晶体管471是底栅型薄膜晶体管，其中在具有绝缘表面的衬底400上提供有栅极电极层401、栅极绝缘层402、半导体层403、源极区和漏极区404a和404b、源极电极层和漏极电极层405a和405b和导电层408。在氧化物绝缘膜407上提供导电层408，以便与栅极电极层401重叠。
导电层408可使用与栅极电极层401以及源极电极层和漏极电极层405a和405b类似的材料和方法形成。在提供像素电极层的情况下，可以使用与像素电极层类似的材料和方法形成导电层408。在本实施例中，对于导电层408使用钛膜、铝膜以及钛膜的叠层。
导电层408可以具有与栅极电极层401相同或不同的电势，并且可以作为第二栅极电极层。另外，导电层408可以处于浮置状态。
当导电层408被提供在与半导体层403重叠的位置时，在用来检查薄膜晶体管的可靠性的偏压-温度应力测试(以下，称为BT测试)中，可以减少BT测试前后的薄膜晶体管471的阈值电压的波动量。尤其是，在将衬底温度上升到150℃之后对栅极施加-20V的电压的-BT测试中，可以抑制阈值电压的波动。
本实施例可以与实施例1适当地组合实施。
[实施例3]
将参考图27描述一种半导体装置以及用于制造该半导体装置的方法。与实施例1相同的部分或具有类似于实施例1的功能的部分可被以类似于实施例1的方式形成，并且因此省略其重复描述。
图27所示的薄膜晶体管472是这样的例子，其中导电层409设置成与栅极电极层401以及半导体层403的沟道区重叠，在导电层409和半导体层403之间夹有氧化物绝缘膜407和绝缘层410。
图27是包括在半导体装置内的薄膜晶体管472的截面图。薄膜晶体管472是底栅型薄膜晶体管，其中在具有绝缘表面的衬底400上提供有栅极电极层401、栅极绝缘层402、半导体层403、源极区和漏极区404a和404b以及源极电极层和漏极电极层405a和405b、以及导电层409。在氧化物绝缘膜407以及绝缘层410上提供导电层409，以便与栅极电极层401重叠。
在本实施例中，在氧化物绝缘膜407上层叠用作平坦化膜的绝缘层410，并且在氧化物绝缘膜407以及绝缘层410中形成到达源极电极层或漏极电极层405b的开口。在形成于氧化物绝缘膜407以及绝缘层410中的开口内形成导电膜，并且将该导电膜蚀刻成所希望的形状，从而形成导电层409以及像素电极层411。以这种方式，可以使用类似的材料和方法，在形成像素电极层411的步骤中形成导电层409。在本实施例中，对于像素电极层411和导电层409使用包含氧化硅的氧化铟氧化锡合金(包含氧化硅的In-Sn-O类氧化物)。
作为选择，可以使用与栅极电极层401以及源极电极层和漏极电极层405a和405b类似的材料和方法形成导电层409。
导电层409可以具有与栅极电极层401相同或不同的电势，并且可以用作第二栅极电极层。另外，导电层409可以处于浮置状态。
当在与半导体层403重叠的位置处提供导电层409时，在用来检查薄膜晶体管的可靠性的偏压-温度应力测试(以下，称为BT测试)中，可以减小BT测试前后的薄膜晶体管472的阈值电压的波动量。
本实施例可以适当组合在其它实施例中描述的任意结构实施。
[实施例4]
将参考图4A到4C、图5A到5C、图6A和6B、图7和图8A1、8A2、8B1和图8B2描述包括薄膜晶体管的半导体装置的制造处理。
在图4A中，作为具有透光性质的衬底100，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等玻璃衬底。
接着，在衬底100的整个表面上形成导电层，然后执行第一光刻处理。形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分，从而形成布线及电极(包括栅极电极层101的栅极布线、电容器布线108及第一端子121)。此时，执行蚀刻以便至少将栅极电极层101的端部形成锥形。
优选地使用耐热导电材料，诸如选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中的元素；包含任意这些元素作为其成分的合金；包含任意上述元素的组合的合金膜；或包含任意上述元素作为其成分的氮化物，形成包括栅极电极层101的栅极布线、电容器布线108以及端子部分中的第一端子121中的每一个。在使用诸如铝(Al)或铜(Cu)的低电阻导电材料的情况下，由于Al单体或Cu单体具有诸如低耐热性和易受腐蚀的缺点，因此结合上述耐热导电材料使用低电阻导电材料。
接着，在栅极电极层101的整个表面上形成栅极绝缘层102(见图4A)。通过溅射法、PCVD法等形成其厚度为50nm至250nm的栅极绝缘层102。
例如，通过溅射法形成厚度为100nm的氧化硅膜作为栅极绝缘层102。勿庸置疑，栅极绝缘层102不限于这样的氧化硅膜，并且可被形成为具有使用诸如氧氮化硅膜、氮化硅膜、氧化铝膜或氧化钽膜的另一种绝缘膜的单层结构或叠层结构。
接着，在栅极绝缘层102上形成第一氧化物半导体膜131(第一In-Ga-Zn-O类非单晶膜)。在等离子体处理之后在不暴露于大气的情况下形成第一氧化物半导体膜131，因为灰尘或水分不会附着在栅极绝缘层与半导体膜之间的界面上，所以这是有利的。在此，在氩或氧的气氛下使用直径为8英寸并且包含In、Ga及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，将衬底与靶材之间的距离设置为170mm，在0.4Pa的压力下，并且以0.5kW的直流(DC)电源形成第一氧化物半导体膜131。注意，脉冲直流(DC)电源是优选的，这是因为可以减少灰尘，而且可以使膜厚均匀。第一氧化物半导体膜131的厚度被设置为5nm至200nm。使用In-Ga-Zn-O类氧化物半导体靶材以溅射法形成厚度为50nm的In-Ga-Zn-O类非单晶膜作为第一氧化物半导体膜131。
接着，以溅射法在不暴露于大气的情况下形成第二氧化物半导体膜136(第二In-Ga-Zn-O类非单晶膜)(参照图4B)。在此，使用In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶材，在压力为0.4Pa、功率为500W、成膜温度为室温、并且以40sccm的流速导入氩气体的成膜条件执行溅射。虽然使用In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶材，但在某些情况下获得在刚刚形成膜后包括尺寸为1nm到10nm的晶粒的In-Ga-Zn-O类非单晶膜。注意，可以说通过适当地调整反应溅射的成膜条件，诸如靶材的成分比、成膜压力(0.1Pa至2.0Pa)、功率(250W至3000W：8英寸φ)、温度(室温至100℃)，可以调整晶粒的有无或晶粒的密度，并可以将直径尺寸调整为1nm至10nm的范围内。第二In-Ga-Zn-O类非单晶膜的膜具有5nm至20nm的厚度。不言而喻，包括在膜内的晶粒的尺寸不超过膜厚度。此处，第二In-Ga-Zn-O类非单晶膜的厚度为5nm。
在与第二In-Ga-Zn-O类非单晶膜的成膜条件不同的成膜条件下形成第一In-Ga-Zn-O类非单晶膜。例如，在这样的条件下形成第一In-Ga-Zn-O类非单晶膜，其中氧气体流速与氩气体流速的比高于第二In-Ga-Zn-O类非单晶膜的成膜条件下的氧气体流速与氩气体流速的比。具体地，在稀有气体(诸如，氩或氦)气氛(或包括小于或等于10％的氧气体和大于或等于90％的氩气体的气氛)下形成第二In-Ga-Zn-O类非单晶膜，并且在氧混合气氛(氧气体流速高于稀有气体流速)下形成第一In-Ga-Zn-O类非单晶膜。
用于形成第二In-Ga-Zn-O类非单晶膜的处理室可以与执行反溅射的处理室相同或不同。
溅射法的例子包括使用高频电源作为溅射电源的RF溅射法、DC溅射法、和以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成绝缘膜的情况，而DC溅射法主要用于形成金属膜的情况。
此外，还有多源溅射装置，其中可以设置不同材料的多个靶材。采用多源溅射装置，可以在同一处理室中层叠地形成不同材料的膜，或者可以在同一处理室中通过同时放电形成多种材料的膜。
此外，存在在处理室内提供有磁体系统并且用于磁控管溅射法的溅射装置，以及用于ECR溅射法的溅射装置，在ECR溅射法中不使用辉光放电，使用利用微波产生的等离子体。
此外，作为利用溅射法的成膜方法，还有在成膜时使靶材物质与溅射气体成分彼此产生化学反应而形成它们的化合物薄膜的反应溅射法，以及在成膜时还给衬底施加电压的偏压溅射法。
接着，对第一氧化物半导体膜131以及第二氧化物半导体膜136进行用于脱水化或脱氢化的加热处理。第一氧化物半导体膜131以及第二氧化物半导体膜136在惰性气体(诸如，氮、氦、氖或氩)气氛下或在减压下进行加热处理，然后在氧气氛下缓慢冷却。
优选地在200℃或更高执行加热处理。例如，在氮气氛下在450℃执行1小时加热处理。通过这种在氮气氛下的加热处理，第一氧化物半导体膜131以及第二氧化物半导体膜136的电阻被减小(载流子浓度被提高，优选地，到1×1018/cm3或更高)，并且其导电率被提高。因此，形成电阻被减小的第一氧化物半导体膜133以及第二氧化物半导体膜137(见图4C)。第一氧化物半导体膜133以及第二氧化物半导体膜137的导电率优选地高于或等于1×10-1S/cm并且低于或等于1×102S/cm。
接着，执行第二光刻步骤。形成抗蚀剂掩模，对第一氧化物半导体膜133以及第二氧化物半导体膜137进行蚀刻。例如，通过使用磷酸、醋酸以及硝酸的混合溶液，通过湿蚀刻去除不需要的部分，从而形成第一氧化物半导体层134以及第二氧化物半导体层138。注意，此处的蚀刻不限于湿蚀刻，并且还可以执行干蚀刻。
作为用于干蚀刻的蚀刻气体，优选地使用含有氯的气体(氯类气体，诸如，氯气(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)或四氯化碳(CCl4))。
作为选择，可以使用含有氟的气体(氟类气体，诸如，四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3))、溴化氢(HBr)、氧气(O2)、或添加了诸如氦(He)或氩(Ar)的稀有气体的任意这些气体等。
作为干蚀刻法，可以使用平行板型反应离子蚀刻(RIE)法或感应耦合等离子体(ICP)蚀刻法。为了将膜蚀刻为所希望的形状，适当地调整蚀刻条件(施加到线圈形电极的电功率的数量、施加到衬底一侧上的电极的电功率的数量、衬底一侧上的电极的温度等)。
作为用于湿蚀刻的蚀刻剂，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，可以使用ITO-07N(Kanto Chemical Co.，Inc.制造)。
另外，通过清洗去除湿蚀刻后的蚀刻剂以及被蚀刻掉的材料。可以提纯包括蚀刻掉的材料的蚀刻剂废液，并且可以重复使用该材料。通过在蚀刻后从废液收集包含在氧化物半导体层中的诸如铟的材料并将其重复使用，可以高效地使用资源，并且可以减少成本。
为了通过蚀刻获得所希望的形状，根据材料适当地调整蚀刻条件(诸如，蚀刻剂、蚀刻时间和温度)。
接着，通过溅射法或真空蒸镀法在第一氧化物半导体层134以及第二氧化物半导体层138上使用金属材料形成导电膜132(见图5B)。
作为导电膜132的材料，存在选自Al、Cr、Ta、Ti、Mo和W中的元素；包含任意这些元素作为成分的合金；包含任意这些元素的组合的合金膜等。
在形成导电膜132之后执行加热处理的情况下，导电膜优选地具有足以承受该加热处理的耐热性。
接着，执行第三光刻步骤。形成抗蚀剂掩模，通过蚀刻去除不需要的部分，从而形成源极电极层和漏极电极层105a和105b、第一氧化物半导体层135、源极区和漏极区104a和104b、以及第二端子122(见图5C)。使用湿蚀刻或干蚀刻作为此时的蚀刻方法。例如，在使用铝膜或铝合金膜作为导电膜132的情况下，可以执行使用磷酸、醋酸以及硝酸的混合溶液的湿蚀刻。作为选择，可以通过使用氨水-过氧化氢混合物(过氧化氢∶氨∶水＝5∶2∶2)的湿蚀刻，对导电膜132进行蚀刻，以形成源极电极层和漏极电极层105a和105b。在该蚀刻步骤中，第一氧化物半导体层134的露出区域的一部分被蚀刻，从而形成第一氧化物半导体层135。因此，第一氧化物半导体层135具有在源极电极层105a和漏极电极层105b之间的厚度小的区域。在图5C中，通过干蚀刻对源极电极层和漏极电极层105a和105b、第一氧化物半导体层135、源极区和漏极区104a和104b同时进行蚀刻；因此源极电极层和漏极电极层105a和105b、第一氧化物半导体层135以及源极区和漏极区104a和104b的端部彼此对齐，并且形成连续结构。
在第三光刻步骤中，使用与源极电极层和漏极电极层105a和105b相同材料形成的第二端子122被留在端子部分。注意，第二端子122与源极布线(包括源极电极层和漏极电极层105a和105b的源极布线)电连接。
另外，通过使用利用多级灰度掩模形成并且具有多个厚度(典型地，两个不同厚度)的区域的抗蚀剂掩模，可以减少抗蚀剂掩模的数目，从而简化处理并降低成本。
接着，去除抗蚀剂掩模，并且形成保护绝缘层107以便覆盖栅极绝缘层102、第一氧化物半导体层135、源极区和漏极区104a和104b、以及源极电极层和漏极电极层105a和105b。使用以PCVD法形成的氧氮化硅膜作为保护绝缘层107。与源极电极层105a和漏极电极层105b之间的第一氧化物半导体层135的露出区域接触地提供作为保护绝缘层107的氧氮化硅膜，从而第一氧化物半导体层135的与保护绝缘层107接触的区域的电阻被提高(载流子浓度被降低到，优选地，低于1×1018/cm3，更优选地，低于或等于1×1014/cm3)。因此，可以形成包括电阻被提高的沟道形成区的半导体层103。
通过上述处理，可以制造薄膜晶体管170。注意，图7是该阶段的平面图。
接着，执行第四光刻步骤。形成抗蚀剂掩模，并且对保护绝缘层107以及栅极绝缘层102进行蚀刻，从而形成到达源极电极层或漏极电极层105b的接触孔125。另外，还在相同蚀刻步骤中形成到达第二端子122的接触孔127以及到达第一端子121的接触孔126。图6A是示出该阶段的截面图。
接着，去除抗蚀剂掩模，然后形成透明导电膜。使用氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2、缩写为ITO)等以溅射法或真空蒸镀法等形成透明导电膜。使用盐酸类溶液蚀刻这种材料。然而，由于蚀刻ITO时特别容易产生残留物，可以使用氧化铟氧化锌合金(In2O3-ZnO)以便改善蚀刻处理性。作为选择，可以使用包含氧化硅的氧化铟氧化锡合金(包含氧化硅的In-Sn-O类氧化物)。
另外，当使用反射电极层作为像素电极层时，其可使用选自诸如钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)和银(Ag)的金属；上述金属的合金；以及上述金属的氮化物中的一种或多种材料形成。
接着，执行第五光刻步骤。形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分，从而形成像素电极层110。
在该第五光刻步骤中，以电容器布线108和像素电极层110形成存储电容器，其中使用电容器部分内的栅极绝缘层102和保护绝缘层107作为电介质。
另外，在第五光刻步骤中，使用抗蚀剂掩模覆盖第一端子121及第二端子122，并且将透明导电膜128和129留在端子部分内。透明导电膜128和129作为连接到FPC的电极或布线。形成在第一端子121上的透明导电膜128是作为栅极布线的输入端子的连接端子电极。形成在第二端子122上的透明导电膜129是作为源极布线的输入端子的连接端子电极。
接着，去除抗蚀剂掩模。图6B是这个阶段的截面图。
在形成保护绝缘层107或形成像素电极层110之后可以进行加热处理。可以在大气气氛下或在氮气氛下在高于或等于150℃并且低于350℃下执行加热处理。在加热处理中，半导体层103在与保护绝缘层107接触的情况下被加热；因此，进一步提高半导体层103的电阻，并且从而可以实现晶体管电特性的改进和更小的变化。对于加热处理(优选地，高于或等于150℃并且低于350℃)，没有特别限制，只要在形成保护绝缘层107之后执行加热处理即可。当该加热处理还作为另一个步骤时，诸如，树脂膜形成中的加热处理，或用于减小透明导电膜的电阻的加热处理，可以在不增加步骤的数目的情况下，执行加热处理。
此外，图8A1和图8A2分别是该阶段的栅极布线端子部分的截面图以及其平面图。图8A1是沿着图8A2的线E1-E2的截面图。在图8A1中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接端子电极。另外，在图8A1的端子部分中，使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极层153彼此重叠，其间夹有栅极绝缘层152，并通过透明导电膜155彼此电连接。注意，图6B中透明导电膜128和第一端子121彼此接触的部分对应于图8A1中透明导电膜155与第一端子151彼此接触的部分。
图8B1和图8B2分别是与图6B所示不同的源极布线端子部分的截面图和平面图。图8B1是沿着图8B2的线F1-F2取得的截面图。在图8B1中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接端子电极。另外，在图8B1的端子部分中，使用与栅极布线相同的材料形成的电极层156位于与源极布线电连接的第二端子150之下并且与第二端子150重叠，栅极绝缘层152介于它们之间。电极层156不与第二端子150电连接，并且如果将电极层156的电势设定为与第二端子150不同的电势，诸如浮置、GND或0V，可以形成用于防止噪声或静电的电容器。第二端子150电连接到透明导电膜155，保护绝缘膜154介于它们之间。
根据像素密度提供多个栅极布线、源极布线及电容器布线。另外在端子部分中，布置多个具有与栅极布线相同的电势的第一端子、多个具有与源极布线相同的电势的第二端子、多个具有与电容器布线相同的电势的第三端子等。每种端子的数量可以是任意的，并且实施者可以适当地决定端子的数量。
通过这五个光刻步骤，可以使用五个光掩模完成存储电容器和包括薄膜晶体管170的像素薄膜晶体管部分，薄膜晶体管170是具有交错结构的底栅型薄膜晶体管。通过在像素以矩阵布置的像素部分的每个像素内布置薄膜晶体管和存储电容器，可以获得用于制造有源矩阵显示装置的一种衬底。在本说明书中，为方便起见将这种衬底称为有源矩阵衬底。
在制造有源矩阵液晶显示装置的情况下，有源矩阵衬底和提供有对置电极的对置衬底被彼此固定在一起，液晶层介于它们之间。注意，在有源矩阵衬底上提供有电连接到对置衬底上的对置电极的公共电极，并且在端子部分中提供有电连接到公共电极的第四端子。第四端子是用于将公共电极设置为固定电势(诸如GND或0V)的端子。
作为选择，可以用像素电极形成存储电容器，该存储电容器与相邻像素的栅极布线重叠，保护绝缘膜和栅极绝缘层介于它们之间，而不提供电容器布线。
在有源矩阵液晶显示装置中，驱动以矩阵布置的像素电极，从而在屏幕上形成显示图案。特别地，在选择的像素电极和对应于该像素电极的对置电极之间施加电压，从而提供在像素电极和对置电极之间的液晶层被光学调制，并且这种光学调制被观察者识别为显示图案。
在显示运动图像时，液晶显示装置具有液晶分子本身的长响应时间导致余象或运动图像模糊的问题。为了改进液晶显示装置的运动图像特性，存在一种被称为黑插入的驱动技术，通过该驱动技术，每隔一个帧周期在整个屏幕上显示黑图像。
作为选择，可以采用被称为倍帧速驱动的驱动技术，其中垂直同步频率为通常垂直同步频率的1.5倍或更高，优选地，2倍或更高，以便改善运动图像特性。
另外，为了改善液晶显示装置的运动图像特性，存在另一种驱动技术，其中使用包括多个LED(发光二极管)光源或多个EL光源的面光源作为背光，并且在一个帧周期内以脉冲方式独立驱动包括在面光源内的每个光源。作为面光源，可以使用三种或更多种LED，并且可以使用发白光的LED。由于可以独立控制多个LED，所以LED的发光定时可与液晶层光学调制的定时同步。根据这种驱动技术，LED可被部分关断；因此，可以获得减少功耗的效果，尤其是在显示具有大的显示黑色的部分的图像的情况下更是如此。
通过组合这些驱动技术，与那些传统的液晶显示装置相比，可以改善液晶显示装置的显示特性，诸如运动图像特性。
本说明书所公开的n沟道晶体管包括用于沟道形成区并具有良好动态特性的氧化物半导体膜，因此，其可与这些驱动技术组合。
在制造发光显示装置时，有机发光元件的一个电极(也称为阴极)被设定为低电源电势，例如，GND或0V；因此，端子部分提供有用来将阴极设置为低电源电势(诸如GND或0V)的第四端子。此外，在制造发光显示装置时，除了源极布线及栅极布线之外还设置电源线。因此，端子部分提供有电连接到电源线的第五端子。
在制造发光显示装置时，在某些情况下在有机发光元件之间提供包括有机树脂层的隔离壁。在该情况下，对有机树脂层执行的加热处理还可作为提高半导体层103的电阻的加热处理，从而可以实现晶体管电特性的改善或更小的变化。
使用用于薄膜晶体管的氧化物半导体导致制造成本的减少。具体地，通过用于脱水化或脱氢化的加热处理，减少了诸如水分的杂质，并且提高了氧化物半导体膜的纯度。因此，可以制造包括具有良好电特性的高可靠性薄膜晶体管的半导体装置，而不使用超高纯度的氧化物半导体靶材或减少成膜处理室内的露点的特殊溅射装置。
由于沟道形成区内的半导体层是电阻被提高的区域，所以薄膜晶体管的电特性得以稳定，并且可以防止截止电流的增加等。因此，可以提供包括具有良好电特性的高可靠性薄膜晶体管的半导体装置。
本实施例可以适当组合在其它实施例中描述的任意结构实施。
[实施例5]
下面将描述一个例子，其中在作为半导体装置的一个例子的显示装置的同一衬底上形成布置在像素部分内的薄膜晶体管和至少一部分驱动电路。
根据实施例1至实施例4中的任意一个形成布置在像素部分内的薄膜晶体管。此外，在实施例1至实施例4中的任意一个内描述的薄膜晶体管是n沟道TFT，并且因此驱动电路中可以包括n沟道TFT的驱动电路的一部分与像素部分的薄膜晶体管形成在同一衬底上。
图14A示出了作为半导体装置的例子的有源矩阵液晶显示装置的框图的例子。图14A所示的显示装置在衬底5300上包括：包括多个像素的像素部分5301，每个像素被提供有显示元件；选择每个像素的扫描线驱动电路5302；和控制对被选择的像素的视频信号输入的信号线驱动电路5303。
像素部分5301通过从信号线驱动电路5303在列方向上延伸的多个信号线S1至Sm(未示出)连接到信号线驱动电路5303，并通过从扫描线驱动电路5302在行方向上延伸的多个扫描线G1至Gn(未示出)连接到扫描线驱动电路5302。像素部分5301包括以矩阵布置以便对应于信号线S1至Sm以及扫描线G1至Gn的多个像素(未示出)。每个像素被连接到信号线Sj(信号线S1至Sm中的一个)和扫描线Gi(扫描线G1至Gn中的一个)。
另外，实施例1至实施例4中的任意一个描述的薄膜晶体管是n沟道TFT，并且参考图15描述包括n沟道TFT的信号线驱动电路。
图15所示的信号线驱动电路包括驱动器IC 5601、开关组5602_1至5602_M、第一布线5611、第二布线5612、第三布线5613以及布线5621_1至5621_M。开关组5602_1至5602_M中的每一个包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC 5601与第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M连接。开关组5602_1至5602_M中的每一个被连接到第一布线5611、第二布线5612和第三布线5613，并且布线5621_1至5621_M分别连接到开关组5602_1至5602_M。布线5621_1至5621_M中的每一个通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至布线5621_M中的一个)通过包括在开关组5602_J内的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
信号被输入到第一布线5611、第二布线5612和第三布线5613中的每一个。
注意，驱动器IC 5601优选地形成在单晶衬底上。另外，开关组5602_1至5602_M优选地与像素部分形成在同一衬底上。因此，驱动器IC 5601和开关组5602_1至5602_M优选地通过FPC等连接。
接着，参照图16的时序图描述图15所示的信号线驱动电路的操作。图16的时序图示出了选择第i行的扫描线Gi的情况。第i行的扫描线Gi的选择周期被划分为第一子选择周期T1、第二子选择周期T2及第三子选择周期T3。另外，即使在选择了另一行的扫描线时，图15的信号线驱动电路类似于图16那样操作。
注意，图16的时序图示出了第J列的布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
注意，图16的时序图示出了第i行的扫描线Gi被选择的定时、第一薄膜晶体管5603a被导通/截止的定时5703a、第二薄膜晶体管5603b被导通/截止的定时5703b、第三薄膜晶体管5603c被导通/截止的定时5703c及输入到第J列的布线5621_J的信号5721_J。
在第一子选择周期T1、第二子选择周期T2及第三子选择周期T3中，不同的视频信号被输入布线5621_1至布线5621_M。例如，在第一子选择周期T1中输入布线5621_J的视频信号被输入信号线Sj-1，在第二子选择周期T2中输入布线5621_J的视频信号被输入信号线Sj，在第三子选择周期T3中输入布线5621_J的视频信号被输入信号线Sj+1。另外，在第一子选择周期T1、第二子选择周期T2及第三子选择周期T3输入布线5621_J的视频信号以Data_j-1、Data_j和Data_j+1表示。
如图16所示，在第一子选择周期T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入信号线Sj-1。在第二子选择周期T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入布线5621_J的Data_j通过第二薄膜晶体管5603b输入信号线Sj。在第三子选择周期T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入信号线Sj+1。
如上所述，在图15的信号线驱动电路中，通过将一个栅极选择周期划分为三个部分，可以在一个栅极选择周期中从一个布线5621将视频信号输入三个信号线。因此，在图15的信号线驱动电路中，提供有驱动器IC 5601的衬底和提供有像素部分的衬底之间的连接数目可以约为信号线数目的1/3。连接数目被减少到信号线数目的约1/3，从而可以提高图15的信号线驱动电路的可靠性、生产率等。
注意，对薄膜晶体管的布置、数目和驱动方法等没有特别限制，只要如图15所示，将一个栅极选择周期划分为多个子选择周期，并且在相应的子选择周期从一个布线将视频信号输入多个信号线即可。
例如，当视频信号在三个或更多个子选择周期的每一个中从一个布线输入三个或更多个信号线时，仅仅需要添加薄膜晶体管及用来控制该薄膜晶体管的布线。注意，当将一个栅极选择周期划分为四个或更多个子选择周期时，一个子选择周期变得较短。因此，优选地将一个栅极选择周期划分为两个或三个子选择周期。
作为另一个例子，可以如图17的时序图所示，将一个栅极选择周期划分为预充电周期Tp、第一子选择周期T1、第二子选择周期T2和第三子选择周期T3。另外，图17的时序图示出了第i行的扫描线Gi被选择的定时、第一薄膜晶体管5603a被导通/截止的定时5803a、第二薄膜晶体管5603b被导通/截止的定时5803b、第三薄膜晶体管5603c被导通/截止的定时5803c以及输入到第J列的布线5621_J的信号5821_J。如图17所示，在预充电周期Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c输入信号线Sj-1、信号线Sj和信号线Sj+1中的每一个。在第一子选择周期T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入信号线Sj-1。在第二子选择周期T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入布线5621_J的Data_j通过第二薄膜晶体管5603b输入信号线Sj。在第三子选择周期T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入信号线Sj+1。
如上所述，在应用图17的时序图的图15的信号线驱动电路中，由于通过在子选择周期之前提供预充电周期，可以对信号线进行预充电，因此视频信号可被高速写到像素。注意，以相同的标号表示图17的类似于图16的部分，并且省略对相同部分和具有类似功能的部分的详细描述。
此外，描述扫描线驱动电路的配置。扫描线驱动电路包括移位寄存器。此外，在某些情况下扫描线驱动电路可以包括电平位移器或缓冲器。在扫描线驱动电路中，当时钟信号(CLK)及开始脉冲信号(SP)输入移位寄存器时，产生选择信号。产生的选择信号被缓冲器缓冲并且放大，并且结果信号被提供给对应的扫描线。一行像素中的晶体管的栅极电极被连接到该扫描线。由于一行像素中的晶体管必须同时导通，使用可以提供大电流的缓冲器。
参考图18和图19描述用于扫描线驱动电路的一部分的移位寄存器的一种模式。
图18示出了移位寄存器的电路配置。图18所示的移位寄存器包括多个触发器：触发器5701_1至5701_n。移位寄存器以第一时钟信号、第二时钟信号、开始脉冲信号和复位信号的输入进行工作。
将描述图18的移位寄存器的连接关系。在图18的移位寄存器的第i级触发器5701_i(触发器5701_1至5701_n中的一个)中，图19所示的第一布线5501连接到第七布线5717_i-1，图19所示的第二布线5502连接到第七布线5717_i+1，图19所示的第三布线5503连接到第七布线5717_i，图19所示的第六布线5506连接到第五布线5715。
此外，在奇数级的触发器中，图19所示的第四布线5504连接到第二布线5712，而在偶数级的触发器中，图19所示的第四布线5504连接到第三布线5713。图19所示的第五布线5505连接到第四布线5714。
注意，图19所示的第一级触发器5701_1的第一布线5501连接到第一布线5711。另外，图19所示的第n级触发器5701_n的第二布线5502连接到第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713和第六布线5716可被分别称为第一信号线、第二信号线、第三信号线和第四信号线。第四布线5714、第五布线5715可以分别称为第一电源线和第二电源线。
接着，图19示出了图18所示的触发器的细节。图19所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578中的每一个是n沟道晶体管，并且当栅极-源极电压(Vgs)超过阈值电压(Vth)时导通。
接下来，下面将描述图19所示的触发器的连接配置。
第一薄膜晶体管5571的第一电极(源极电极和漏极电极中的一个)连接到第四布线5504。第一薄膜晶体管5571的第二电极(源极电极和漏极电极中的另一个)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506。第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，并且第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅极电极。第三薄膜晶体管5573的栅极电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，并且第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅极电极。第四薄膜晶体管5574的栅极电极连接到第一薄膜晶体管5571的栅极电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，并且第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅极电极。第五薄膜晶体管5575的栅极电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，并且第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅极电极。第六薄膜晶体管5576的栅极电极连接到第二薄膜晶体管5572的栅极电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，并且第七薄膜晶体管5577的第二电极被连接到第一薄膜晶体管5571的栅极电极。第七薄膜晶体管5577的栅极电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，并且第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅极电极。第八薄膜晶体管5578的栅极电极连接到第一布线5501。
注意，将第一薄膜晶体管5571的栅极电极、第四薄膜晶体管5574的栅极电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极连接的点称为节点5543。另外，将第二薄膜晶体管5572的栅极电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅极电极以及第八薄膜晶体管5578的第二电极连接的点称为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504可被分别称为第一信号线、第二信号线、第三信号线和第四信号线。第五布线5505和第六布线5506可被分别称为第一电源线和第二电源线。
此外，可以仅使用实施例1至实施例4的任意一个中描述的n沟道TFT形成信号线驱动电路及扫描线驱动电路。实施例1到4中的任意一个描述的n沟道TFT具有高的迁移率，并且因此可以提高驱动电路的驱动频率。另外，由于在实施例1到4的任意一个中描述的n沟道TFT中寄生电容被减小，获得了高频特性(被称为f特性)。例如，由于使用实施例1到4的任意一个中描述的n沟道TFT的扫描线驱动电路可以高速操作，因此可以提高帧频率，并且可以实现黑图像的插入。
另外，例如当提高扫描线驱动电路中的晶体管的沟道宽度或提供多个扫描线驱动电路时，可以实现更高的帧频率。当提供多个扫描线驱动电路时，用来驱动偶数行的扫描线的扫描线驱动电路被提供在一侧，而用来驱动奇数行的扫描线的扫描线驱动电路被提供在相反一侧；因此可以实现帧频率的提高。此外，为了向相同扫描线输出信号使用多个扫描线驱动电路在增加显示装置的尺寸方面是有利的。
此外，当制造作为半导体装置的例子的有源矩阵发光显示装置时，多个薄膜晶体管被布置在至少一个像素中，并且因此优选地布置多个扫描线驱动电路。图14B示出了有源矩阵发光显示装置的框图的一个例子。
图14B所示的发光显示装置在衬底5400上包括：包括多个像素的像素部分5401，每个像素被提供有显示元件；选择每个像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号输入的信号线驱动电路5403。
当输入图14B所示的发光显示装置的像素的视频信号是数字信号时，通过切换晶体管的导通和截止，像素发光或不发光。因此，可以采用面积灰度法或时间灰度法显示灰度。面积灰度法指将一个像素划分为多个子像素，并且基于视频信号独立驱动相应子像素，从而显示灰度的驱动方法。此外，时间灰度法指控制像素发光的周期从而显示灰度的驱动方法。
因为发光元件的响应速度比液晶元件等的响应速度快，所以发光元件比液晶元件更适合于时间灰度法。特别地，在以时间灰度法显示的情况下，将一个帧周期划分为多个子帧周期。然后，根据视频信号，在每个子帧周期内将像素的发光元件置于发光或不发光状态。通过将一个帧周期划分为多个子帧周期，可由视频信号控制在一个帧周期中像素实际发光的总时间长度，从而可以显示灰度。
注意，在图14B所示的发光显示装置的例子中，当在一个像素中布置两个开关TFT时，第一扫描线驱动电路5402产生输入第一扫描线的信号，第一扫描线作为两个开关TFT之一的栅极布线，并且第二扫描线驱动电路5404产生输入第二扫描线的信号，第二扫描线作为两个开关TFT中的另一个的栅极布线。但是，一个扫描线驱动电路可以产生输入第一扫描线的信号和输入第二扫描线的信号。此外，例如，根据包括在一个像素内的开关TFT的数量，可以在每个像素中提供用于控制开关元件的操作的多个扫描线。在此情况下，一个扫描线驱动电路可以产生输入多个扫描线的所有信号，或多个扫描线驱动电路可以产生输入多个扫描线的信号。
此外，在发光显示装置中，驱动电路中的可以包括n沟道TFT的驱动电路部分可与像素部分的薄膜晶体管形成在同一衬底上。作为选择，可以仅使用实施例1到4中任意一个描述的n沟道TFT形成信号线驱动电路及扫描线驱动电路。
通过上述处理，可以制造作为半导体装置的高可靠性显示装置。
本实施例可以适当组合在其它实施例中描述的任意结构实施。
[实施例6]
当制造薄膜晶体管并将其用于像素部分并且进一步用于驱动电路时，可以制造具有显示功能的半导体装置(也称为显示装置)。此外，当使用薄膜晶体管的驱动电路的部分或整体与像素部分形成在同一衬底上时，可以获得面板上系统(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件的范畴包括以电流或电压控制其亮度的元件，并且特别地，包括无机电致发光(EL)元件、有机EL元件等。此外，可以使用以电效应改变其对比度的显示介质，诸如，电子墨水。
此外，显示装置包括其中密封有显示元件的面板，以及在该面板上安装有包括控制器的IC等的模块。本发明的一个实施例还涉及对应于显示装置的制造处理中显示元件被完成之前的一个模式的元件衬底，并且该元件衬底提供有用于给多个像素中的每一个内的显示元件提供电流的单元。特别地，该元件衬底可以处于只形成有显示元件的像素电极的状态、在形成了将成为像素电极的导电膜之后并且在蚀刻该导电膜以便形成像素电极之前的状态、或任意其它状态。
注意，本说明书中的显示装置意指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置的范畴还包括下列模块：附接有诸如柔性印刷电路(FPC)、载带自动接合(TAB)带或载带封装(TCP)的连接器的模块；具有TAB带或TCP的模块，在TAB带或TCP的末端处提供有印刷线路板；以及通过玻璃上芯片(COG)方法将集成电路(IC)直接安装在显示元件上的模块。
参考图10A1、图10A2以及图10B描述作为半导体装置的一个实施例的液晶显示面板的外观及截面。图10A1和图10A2中的每一个是一个面板的平面图，其中液晶元件4013和高可靠性薄膜晶体管4010和4011被以密封材料4005密封在第一衬底4001和第二衬底4006之间，高可靠性薄膜晶体管4010和4011中的每一个包括氧化物半导体层，并且类似于实施例4中描述的薄膜晶体管，并且被形成在第一衬底4001上。图10B是沿着图10A1和图10A2中的线M-N取得的截面图。
密封材料4005被提供为围绕提供在第一衬底4001上的像素部分4002和扫描线驱动电路4004。第二衬底4006被提供在像素部分4002和扫描线驱动电路4004之上。因此，像素部分4002和扫描线驱动电路4004与液晶层4008通过第一衬底4001、密封材料4005和第二衬底4006密封在一起。使用单晶半导体膜或多晶半导体膜在单独制备的衬底上形成的信号线驱动电路4003被安装在与第一衬底4001上由密封材料4005围绕的区域不同的区域内。
注意，对于单独形成的驱动电路的连接方法没有特别的限制，可以采用COG方法、引线接合方法或TAB方法等。图10A1示出了以COG方法安装信号线驱动电路4003的例子，并且图10A2示出了以TAB方法安装信号线驱动电路4003的例子。
提供在第一衬底4001上的像素部分4002和扫描线驱动电路4004中的每一个都包括多个薄膜晶体管，并且图10B示出了包括在像素部分4002内的薄膜晶体管4010和包括在扫描线驱动电路4004内的薄膜晶体管4011的例子。在薄膜晶体管4010和4011上提供有绝缘层4020和4021。
作为薄膜晶体管4010和4011，可以采用类似于实施例4描述的薄膜晶体管的包括氧化物半导体层的高可靠性薄膜晶体管。作为选择，可以采用实施例1到3中的任意一个描述的薄膜晶体管。在本实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
包括在液晶元件4013内的像素电极层4030电连接到薄膜晶体管4010。液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008彼此重叠的部分对应于液晶元件4013。注意，像素电极层4030和对置电极层4031分别提供有绝缘层4032和绝缘层4033，绝缘层4032和绝缘层4033中的每一个用作取向膜。液晶层4008被夹在像素电极层4030和对置电极层4031之间，绝缘层4032和4033介于它们之间。
注意，第一衬底4001和第二衬底4006可由玻璃、金属(典型地，不锈钢)、陶瓷或塑料制成。作为塑料，可以使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜或丙烯酸树脂膜。作为选择，可以使用具有将铝箔夹在PVF膜或聚酯膜之间的结构的片。
通过选择性蚀刻绝缘膜获得以标号4035表示的柱状间隔物，并且该柱状间隔物被设置为控制像素电极层4030和对置电极层4031之间的距离(单元间隙(cell gap))。注意还可以使用球状间隔物。对置电极层4031电连接到与薄膜晶体管4010提供在同一衬底上的公共电势线。使用公共连接部分，对置电极层4031可通过提供在该对衬底之间的导电粒子电连接到公共电势线。注意，导电粒子包含在密封材料4005中。
作为选择，可以使用不需要取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，在胆甾相液晶的温度上升时紧挨在从胆甾相转变到均质相之前产生蓝相。由于蓝相只产生在较窄的温度范围内，将包含5wt％或更多手性试剂的液晶组成物用于液晶层4008以便改善温度范围。包含呈现蓝相的液晶和手性试剂的液晶组成物具有1msec以下的较快的响应速度，并且具有光学各向同性，这使得不需要取向处理，并且具有小的视角依赖性。
除了透射型液晶显示装置之外，本发明的实施例还可以应用于反射型液晶显示装置或半透射型液晶显示装置。
描述了在衬底的外表面(观看者一侧)上提供偏振片，并在衬底的内表面上依次提供着色层和用于显示元件的电极层的液晶显示装置的例子；然而，偏振片可被提供在衬底的内表面上。偏振片和着色层的叠层结构不局限于本实施例所述，并且可以以根据偏振片和着色层的材料或制造步骤的条件的方式适当设定。另外，可以提供作为黑底的遮光膜。
在薄膜晶体管4010和4011中，作为保护绝缘膜形成绝缘层4020以便接触包括沟道形成区的半导体层。绝缘层4020可以使用与实施例1所述的氧化物绝缘膜407类似的材料及方法形成。另外，为了减小薄膜晶体管的表面粗糙度，以用作平坦化绝缘膜的绝缘层4021覆盖薄膜晶体管。
在这个实施例中，作为保护膜形成具有叠层结构的绝缘层4020。利用溅射法形成氧化硅膜作为绝缘层4020的第一层。使用氧化硅膜作为保护膜具有防止用作源极电极层及漏极电极层的铝膜的小丘的效果。
形成绝缘层作为保护膜的第二层。在此，利用溅射法形成氮化硅膜作为绝缘层4020的第二层。使用氮化硅膜作为保护膜可以防止诸如钠离子的可动离子进入半导体区域，从而抑止TFT的电特性的变化。
在形成保护膜之后，可以在氮气氛下或在大气气氛下执行加热处理(300℃或更低)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料，如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、环氧树脂等。除了这些有机材料之外，还可以使用低介电常数材料(低k材料)、硅氧烷类树脂、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)等。注意可以通过层叠多个使用任意这些材料形成的绝缘膜形成绝缘层4021。
注意，硅氧烷类树脂是以硅氧烷类材料为起始材料而形成的并且具有Si-O-Si键的树脂。硅氧烷类树脂可以包括有机基(例如烷基、芳基)或氟基团作为取代基。所述有机基可以包括氟基团。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料利用下列中的任意一种：诸如溅射法、SOG法、旋涂、浸渍、喷涂、液滴释放法(例如，喷墨法、丝网印刷、胶版印刷等)的方法；诸如刮刀、辊涂机、幕涂机或刮刀涂布机的工具等。绝缘层4021的焙烧步骤还作为该半导体层的退火步骤，从而可以有效地制造半导体装置。
可以使用透光的导电材料，诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌或添加有氧化硅的氧化铟锡，形成像素电极层4030和对置电极层4031。
对于像素电极层4030和对置电极层4031可以使用包含导电高分子(也称为导电聚合物)的导电组成物。使用导电组成物形成的像素电极优选地具有10000Ω/方块或更小的薄层电阻，并且对于550nm的波长具有70％的透射率。另外，导电组成物所包含的导电高分子的电阻率优选地为0.1Ω·cm或更小。
作为导电高分子，可以使用所谓的π电子共轭导电聚合物。例如，可以使用聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种或更多种的共聚物。
另外，各种信号及电势被从FPC4018提供给单独形成的信号线驱动电路4003以及扫描线驱动电路4004或像素部分4002。
连接端子电极4015由与包括在液晶元件4013中的像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010和4011的源极电极层及漏极电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到包括在FPC4018内的端子。
注意，图10A1、10A2以及10B示出了信号线驱动电路4003被单独形成并被安装在第一衬底4001上的例子；然而，本发明不限于这种结构。可以单独形成并且然后安装扫描线驱动电路，或可以仅单独形成并且然后安装信号线驱动电路的一部分或扫描线驱动电路的一部分。
图20示出了通过使用根据本说明书中公开的制造方法制造的TFT衬底2600形成为半导体装置的液晶显示模块的例子。
图20示出了液晶显示模块的例子，其中TFT衬底2600和对置衬底2601使用密封材料2602彼此结合，并在这些衬底之间提供包括TFT等的像素部分2603、包括液晶层的显示元件2604和着色层2605以便形成显示区。着色层2605是执行彩色显示所必须的。在RGB方式的情况下，为相应的像素提供对应于红色、绿色和蓝色的相应着色层。在TFT衬底2600和对置衬底2601之外提供偏振片2606和2607以及扩散板2613。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性线路板2609连接到TFT衬底2600的布线电路部分2608，并且包括外部电路，诸如控制电路或电源电路。偏振片和液晶层可被堆叠，延迟板介于它们之间。
对于液晶显示模块，可以使用扭曲向列(TN)模式、平面内转换(IPS)模式、边缘电场切换(FFS)模式、多域垂直取向(MVA)模式、垂直取向构型(PVA)模式、轴对称排列微胞(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等。
通过上述处理，可以制造作为半导体装置的高可靠性液晶显示面板。
本实施例可以适当组合在其它实施例中描述的任意结构实施。
[实施例7]
作为半导体装置，将描述电子纸的例子。
半导体装置可被用于利用电连接到开关元件的元件驱动电子墨水的电子纸。电子纸也被称为电泳显示装置(电泳显示器)，并在以下方面是有利的：其具有与普通纸相同级别的易读性，其具有比其他的显示装置小的功耗，以及其可被制作得薄并且轻。
电泳显示器可以具有各种模式。电泳显示器包含分散在溶剂或溶质中的多个微囊，并且每个微囊包含带有正电荷的第一粒子和带有负电荷的第二粒子。通过对微囊施加电场，微囊中的粒子沿彼此相反的方向移动，并且仅显示聚集在一侧的粒子的颜色。注意，第一粒子和第二粒子中的每一个包含颜料，并且在没有电场的情况下不移动。此外，第一粒子和第二粒子具有不同的颜色(其可以是无色的)。
如此，电泳显示器是利用所谓的介电电泳效应的显示器，借助介电电泳效应，具有高介电常数的物质移向高电场区域。电泳显示器不需要使用液晶显示装置中所需的偏振片。
在溶剂中分散有上述微囊的溶液称为电子墨水。这种电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，通过使用彩色滤光器或具有色素的粒子，还可以实现彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个微囊以使微囊夹在两个电极之间，可以完成有源矩阵显示装置，并且从而可以通过对微囊施加电场执行显示。例如，可以使用利用在实施例1到实施例4中的任意一个描述的薄膜晶体管而得到的有源矩阵衬底。
注意，可以使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的单一材料，或任意这些材料的复合材料形成微囊中的第一粒子及第二粒子中的每一个。
图9示出了作为半导体装置的例子的有源矩阵电子纸。可以用与实施例1中描述的薄膜晶体管类似的方式制造用于半导体装置的薄膜晶体管581，并且薄膜晶体管581是包括氧化物半导体层的高可靠性薄膜晶体管。还可以使用实施例2至实施例4中的任意一个描述的薄膜晶体管作为本实施例的薄膜晶体管581。
图9的电子纸是采用扭转球显示系统的显示装置的例子。扭转球显示系统指这样的方法，其中每个具有黑色和白色的球形粒子被布置在第一电极层及第二电极层之间，第一电极层及第二电极层是用于显示元件的电极层，并且在第一电极层和第二电极层之间产生电势差，以便控制球形粒子的方向，从而执行显示。
密封在衬底580和衬底596之间的薄膜晶体管581是具有底栅型结构的薄膜晶体管，并且被与半导体层接触的绝缘膜583覆盖。薄膜晶体管581的源极或漏极电极层通过形成在绝缘膜583以及绝缘层585中的开口与第一电极层587接触，从而薄膜晶体管581电连接到第一电极层587。在第一电极层587和第二电极层588之间提供球形粒子589，球形微粒589中的每一个具有黑色区域590a、白色区域590b以及在黑色区域590a和白色区域590b的周围填充有液体的腔体594。球形粒子589的周围的空间填充有诸如树脂的填料物595(见图9)。第一电极层587对应于像素电极，第二电极层588对应于公共电极。第二电极层588电连接到与薄膜晶体管581提供在相同衬底580上的公共电势线。使用公共连接部分，第二电极层588可通过提供在衬底580和衬底596之间的导电粒子电连接到公共电势线。
取代扭转球，还可以使用电泳元件。使用直径近似为10μm至200μm的微囊，该微囊中封装有透明液体、带正电的白色微粒和带负电的黑色微粒。在提供在第一电极层和第二电极层之间的微囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒彼此向相反方向移动，从而可以显示白色或黑色。使用该原理的显示元件是电泳显示元件，并且被一般地称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助光，耗电量低，并且即使在昏暗的地方也能够识别显示部分。另外，即使不给显示部分供电，也可以保持已被显示了一次的图像。因此，即使具有显示功能的半导体装置(其可被简单地称为显示装置，或提供有显示装置的半导体装置)远离电波源，也可以存储显示过的图像。
通过上述处理，可以制造作为半导体装置的高可靠性电子纸。
本实施例可以适当组合在其它实施例中描述的任意结构实施。
[实施例8]
作为半导体装置，将描述发光显示装置的例子。作为包括在显示装置内的显示元件，本实施例中描述利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物分类。一般地，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入包含发光有机化合物的层，并且电流流动。然后，载流子(电子和空穴)重新结合，从而激发发光有机化合物。发光有机化合物从激发态回到基态，从而发光。归因于该机制，这种发光元件称为电流激发发光元件。
无机EL元件根据其元件结构分类为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机制是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜无机EL元件具有发光层被夹在电介质层之间，电介质层被进一步夹在电极之间的结构，并且其发光机制是利用金属离子的内层电子跃迁的定域型发光(localized type lightemission)。注意，在本实施例中使用有机EL元件作为发光元件进行描述。
图12示出了作为半导体装置的例子的可以应用数字时间灰度级驱动的像素配置的例子。
将描述可以应用数字时间灰度级驱动的像素的配置和操作。在这个实施例中描述了一个像素包括在沟道形成区中使用氧化物半导体层的两个n沟道晶体管的例子。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。在开关晶体管6401中，其栅极与扫描线6406连接，其第一电极(源极电极和漏极电极中的一个)与信号线6405连接，并且其第二电极(源极电极和漏极电极中的另一个)与驱动晶体管6402的栅极连接。在驱动晶体管6402中，其栅极通过电容器6403与电源线6407连接，其第一电极与电源线6407连接，并且其第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极对应于公共电极6408。公共电极6408与在相同衬底上提供的公共电势线电连接。
注意，发光元件6404的第二电极(公共电极6408)被设置为低电源电势。注意，低电源电势是以设置在电源线6407上的高电源电势为基准，满足低电源电势＜高电源电势的电势的电势。例如，可以采用GND、0V等作为低电源电势。高电源电势与低电源电势之间的差被施加到发光元件6404上，从而使电流流过发光元件6404，由此发光元件6404发光。因此，设置每个电势，使得高电源电势与低电源电势之间的差大于或等于发光元件6404的正向阈值电压。
当使用驱动晶体管6402的栅极电容作为电容器6403的替代物时，可以省略电容器6403。驱动晶体管6402的栅极电容可被形成在沟道区与栅极电极之间。
在采用电压输入电压驱动法的情况下，视频信号被输入驱动晶体管6402的栅极，从而使驱动晶体管6402处于被充分导通和截止的两种状态之一。即，驱动晶体管6402在线性区域中工作，因此高于电源线6407的电压的电压被施加到驱动晶体管6402的栅极。注意，高于或等于下列电压的电压被施加到信号线6405：电源线电压+驱动晶体管6402的Vth。
在执行模拟灰度级驱动而不是数字时间灰度级驱动的情况下，通过以不同方式输入信号，可以使用与图12相同的像素配置。
在执行模拟灰度级驱动的情况下，高于或等于下列电压的电压被施加到驱动晶体管6402的栅极：发光元件6404的正向电压+驱动晶体管6402的Vth。发光元件6404的正向电压指获得所希望的亮度的电压，并且至少包括正向阈值电压。通过输入使驱动晶体管6402能够在饱和区域中工作的视频信号，可以给发光元件6404馈送电流。为了使驱动晶体管6402能够在饱和区域中工作，电源线6407的电势被设置为高于驱动晶体管6402的栅极电势。当使用模拟视频信号时，可以根据视频信号给发光元件6404馈送电流，并且执行模拟灰度级驱动。
注意，像素配置不限于图12所示。例如，图12所示的像素还可以包括开关、电阻器、电容器、晶体管、逻辑电路等。
接着，参照图13A至13C描述发光元件的结构。将以n沟道驱动TFT作为例子描述像素的截面结构。可以以与实施例1中描述的薄膜晶体管类似的方式制造分别用于图13A、13B和13C所示的半导体装置的驱动TFT 7001、7011和7021，并且驱动TFT 7001、7011和7021是各自包括氧化物半导体层的高可靠性薄膜晶体管。作为选择，可以采用实施例2至实施例4中的任意一个所述的薄膜晶体管作为驱动TFT 7001、7011和7021。
为了提取从发光元件发出的光，阳极和阴极中的至少一个需要是透光的。在衬底上形成薄膜晶体管及发光元件。发光元件可以具有通过衬底的相对表面提取光的顶部发射结构，通过衬底侧上的表面提取光的底部发射结构，通过衬底的相对表面和衬底侧上的表面提取光的双发射结构。该像素配置可以应用于具有任意这些发射结构的发光元件。
将参考图13A描述具有顶部发射结构的发光元件。
图13A是驱动TFT 7001是n沟道TFT，并且光从发光元件7002发射到阳极7005侧的情况下的像素的截面图。在图13A中，发光元件7002的阴极7003与驱动TFT 7001电连接，发光层7004和阳极7005依次堆叠在阴极7003上。可以使用各种导电材料形成阴极7003，只要它们具有低的功函数并且反射光即可。例如，优选地采用Ca、Al、MgAg、AlLi等。发光层7004可被形成为单层或堆叠的多个层。当发光层7004被形成为多个层时，通过在阴极7003上依次堆叠电子注入层、电子传输层、发光层、空穴传输层和空穴注入层形成发光层7004。注意，不是必须提供所有这些层。可以使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面称为ITO)、氧化铟锌或添加有氧化硅的氧化铟锡的透光导电材料形成阳极7005。
发光元件7002对应于发光层7004被夹在阴极7003和阳极7005之间的区域。在图13A所示的像素的情况下，如箭头所示，光从发光元件7002发射到阳极7005侧。
接着，将参考图13B描述具有底部发射结构的发光元件。图13B是驱动TFT7011是n沟道TFT，并且光从发光元件7012发射到阴极7013侧的情况下的像素的截面图。在图13B中，发光元件7012的阴极7013形成在透光导电膜7017上，透光导电膜7017电连接到驱动TFT7011，并且发光层7014和阳极7015依次堆叠在阴极7013上。注意，当阳极7015具有透光属性时，可以形成用于反射或阻挡光的阻光膜7016，以便覆盖阳极7015。如同图13A的情况，可以使用各种导电材料形成阴极7013，只要它们具有低的功函数即可。注意，阴极7013被形成为具有可以透光的厚度(优选地，约5nm至30nm)。例如，可以使用具有20nm厚度的铝膜作为阴极7013。如同图13A的情况，可以使用单层或堆叠的多个层形成发光层7014。阳极7015不需要透光，而是如同图13A的情况，可以使用透光导电材料形成。作为阻光膜7016，例如可以使用反射光的金属；然而，阻光膜7016不限于金属膜。例如，还可以使用添加了黑颜料的树脂。
发光元件7012对应于发光层7014被夹在阴极7013和阳极7015之间的区域。在图13B所示的像素的情况下，如箭头所示，光从发光元件7012发射到阴极7013侧。
接着，参考图13C描述具有双发射结构的发光元件。在图13C中，发光元件7022的阴极7023形成在透光导电膜7027上，透光导电膜7027电连接到驱动TFT7021，并且发光层7024和阳极7025依次堆叠在阴极7023上。如同图13A的情况，可以使用各种导电材料形成阴极7023，只要它们具有低的功函数即可。注意，阴极7023被形成为具有可以透光的厚度。例如，可以使用具有20nm厚度的铝膜作为阴极7023。如同图13A的情况，可以使用单层或堆叠的多个层形成发光层7024。如同图13A的情况，可以使用透光导电材料形成阳极7025。
发光元件7022对应于阴极7023、发光层7024和阳极7025彼此重叠的区域。在图13C所示的像素的情况下，如箭头所示，光从发光元件7022发射到阳极7025侧和阴极7023侧。
虽然在这个实施例中描述了有机EL元件作为发光元件，但还可以提供无机EL元件作为发光元件。
注意，虽然描述了控制发光元件的驱动的薄膜晶体管(驱动TFT)与发光元件电连接的例子，但是可以采用用于电流控制的TFT被连接在驱动TFT和发光元件之间的结构。
注意，这个实施例中描述的半导体装置的结构不限于图13A至图13C所示，并且可基于本说明书所公开的技术思想以各种方式进行修改。
接着，参考图11A和11B描述作为半导体装置的一个实施例的发光显示面板(也称为发光面板)的外观及截面。图11A是一种面板的平面图，其中形成在第一衬底上的薄膜晶体管和发光元件被以密封材料密封在第一衬底与第二衬底之间。图11B是沿着图11A的线H-I取得的截面图。
提供密封材料4505以便围绕提供在第一衬底4501上的像素部分4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b。此外，在像素部分4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b上提供第二衬底4506。因此，像素部分4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b通过第一衬底4501、密封材料4505和第二衬底4506与填充物4507密封在一起。优选地，以具有高气密性并且不漏气的保护膜(诸如，贴合膜或紫外线固化树脂膜)或覆盖材料执行封装(密封)，从而显示装置不会暴露于外部大气。
在第一衬底4501上形成的像素部分4502、信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b中的每一个包括多个薄膜晶体管，并且在图11B中作为例子示出了包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
作为薄膜晶体管4509和4510，可以使用实施例3所述的包括氧化物半导体层的高可靠性薄膜晶体管。作为选择，可以使用实施例1至实施例4中的任意一个所述的薄膜晶体管。在这个实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
另外，标号4511表示发光元件。作为包括在发光元件4511内的像素电极的第一电极层4517与薄膜晶体管4510的源极电极层或漏极电极层电连接。注意，发光元件4511的结构不限于这个实施例中描述的包括第一电极层4517、电致发光层4512和第二电极层4513的叠层结构。可以适当地以例如取决于从发光元件4511提取光的方向的方式改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选地，使用感光材料形成分隔壁4520，以便在第一电极层4517上具有开口，使得该开口的侧壁被形成为具有连续的曲率的倾斜表面。
电致发光层4512可被形成为单层或堆叠的多个层。
可以在第二电极层4513和分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等进入发光元件4511。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
各种信号及电势从FPC 4518a和4518b提供给信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b、或像素部分4502。
连接端子电极4515由与包括在发光元件4511内的第一电极层4517相同的导电膜形成，并且端子电极4516由与包括在薄膜晶体管4509和4510内的源极电极层及漏极电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a的端子。
位于从发光元件4511提取光的方向上的第二衬底4506需要具有透光性。在此情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜的透光材料。
作为填充物4507，除了诸如氮或氩的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。例如，可以使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)或乙烯-醋酸乙烯酯(EVA)。例如，可以将氮用于填充物。
如果需要，可以适当地在发光元件的发光面上提供诸如偏振片、圆偏振片(包括椭圆偏振片)、延迟片(四分之一波片或二分之一波片)或彩色滤光器的光学膜。另外，可以给偏振片或圆偏振片提供抗反射膜。例如，可以进行抗眩光处理，借助该处理，反射光可通过表面上的凹凸漫射，从而减少眩光。
可以作为在单独制备的衬底上使用单晶半导体膜或多晶半导体膜形成的驱动电路安装信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b。作为选择，可以仅仅单独形成并且安装信号线驱动电路或其一部分、或者仅仅单独形成并且安装扫描线驱动电路或其一部分。本发明不限于图11A和11B所示的结构。
通过上述处理，可以制造作为半导体装置的高可靠性发光显示面板(发光面板)。
本实施例可以适当组合在其它实施例中描述的任意结构实施。
[实施例9]
本说明书所公开的半导体装置可被应用于电子纸。电子纸可被应用于各种领域的电子设备，只要它们显示数据即可。例如，可以将电子纸应用于电子书阅读器、海报、诸如列车的车辆内的广告、或诸如信用卡的各种卡的显示器。图22示出了电子设备的例子。
图22示出电子书阅读器2700的例子。例如，电子书阅读器2700包括两个壳体，壳体2701及壳体2703。壳体2701及壳体2703以铰链2711组合在一起，从而电子书阅读器2700可以以铰链2711为轴打开和关闭。采用这种结构，电子书阅读器2700可以如纸质书籍那样操作。
显示部分2705和显示部分2707被分别结合在壳体2701和壳体2703内。显示部分2705及显示部分2707可以显示一个图像或不同图像。在显示部分2705及显示部分2707显示不同图像的情况下，例如，可以在右侧的显示部分上显示文本(图22中的显示部分2705)，并且可以在左侧的显示部分上显示图像(图22中的显示部分2707)。
图22示出了壳体2701提供有操作部分等的例子。例如，壳体2701提供有电源开关2721、操作键2723、扬声器2725等。可以利用操作键2723翻页。注意，可以在与壳体的显示部分相同的表面上提供键盘、指点装置等。另外，可以在壳体的背面或侧面提供外部连接端子(耳机端子、USB端子、可以与诸如AC适配器及USB线缆的各种线缆连接的端子等)、记录介质插入部分等。另外，电子书阅读器2700可以具有电子词典的功能。
此外，电子书阅读器2700可以无线地发送和接收信息。通过无线通信，可以从电子书籍服务器购买和下载所希望的书籍数据等。
[实施例10]
本说明书所公开的半导体装置可被应用于各种电子设备(包括游戏机)。电子设备的例子包括电视机(也称为电视或电视接收机)、计算机等的监视器、诸如数字相机或数字摄像机的照相机、数码相框、蜂窝电话(也称为移动电话或移动电话机)、便携式游戏终端、便携式信息终端、音频再现装置、诸如弹球机的大型游戏机等。
图23A示出了电视机9600的例子。在电视机9600中，显示部分9603被结合在壳体9601内。可以在显示部分9603上显示图像。此处，以支架9605支撑壳体9601。
可以用壳体9601的操作开关或单独的遥控器9610操作电视机9600。可以用遥控器9610的操作键9609控制频道和音量，从而可以控制显示在显示部分9603上的图像。另外，可以给遥控器9610提供显示从遥控器9610输出的数据的显示部分9607。
注意，电视机9600提供有接收机、调制解调器等。通过接收机，可以接收一般的电视广播。另外，当电视机9600经调制解调器通过有线或无线连接连接到通信网络时，可以执行单向(从发送器到接收器)或双向(在发送器和接收器之间、在接收器之间等)数据通信。
图23B示出数码相框9700的例子。例如，在数码相框9700中，显示部分9703被结合在壳体9701内。各种图像可被显示在显示部分9703上。例如，显示部分9703可以显示通过数字照相机等拍摄的图像数据，以便用作普通的相框。
注意，数码相框9700提供有操作部分、外部连接部分(USB端子、可以与诸如USB线缆的各种线缆连接的端子等)、记录介质插入部分等。虽然它们可被提供在与显示部分9703相同的表面上，由于可以改进其设计，优选地，在侧面或背面上提供它们。例如，存储有以数字照相机拍摄的图像数据的存储器被插入数码相框9700的记录介质插入部分，从而可以在显示部分9703上显示图像数据。
数码相框9700可以无线地发送和接收信息。通过无线通信，可以下载所希望的图像数据以便显示。
图24A示出一种包括两个壳体，即，壳体9881和壳体9891的便携式游戏机。壳体9881和壳体9891以连接部分9893连接以便打开和关闭。显示部分9882和显示部分9883被分别结合在壳体9881和壳体9891内。另外，图24A所示的便携式游戏机包括扬声器部分9884、记录介质插入部分9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流速、湿度、梯度、振动、气味或红外线的功能的传感器)以及麦克风9889)等。不言而喻，便携式游戏机的结构不限于上面所述，并且可以采用提供有本说明书中公开的至少一个半导体装置的其它结构。便携式游戏机可以适当地包括其它附件设备。图24A所示的便携式游戏机具有读取存储在记录介质中的程序或数据以便在显示部分上对其进行显示的功能，以及通过无线通信与其他便携式游戏机共享信息的功能。图24A所示的便携式游戏机可以具有各种功能，而不限于上面所述。
图24B示出作为大型游戏机的投币机9900的一个例子。在投币机9900中，显示部分9903被结合在壳体9901内。另外，投币机9900包括诸如起动手柄或停止开关、投币口、扬声器等的操作单元。不言而喻，投币机9900的结构不限于上述，并且可以采用提供有本说明书中公开的至少一个半导体装置的其它结构。投币机9900可以适当地包括其它附件设备。
图25A是示出了便携式计算机的例子的立体图。
在图25A的便携式计算机中，可以通过闭合连接上部壳体9301和下部壳体9302的铰接单元，将具有显示部分9303的上部壳体9301和具有键盘9304的下部壳体9302彼此重叠。图25A中的便携式计算机携带方便，并且在使用键盘进行输入的情况下，铰接单元被打开，从而用户可以看着显示部分9303输入。
除了键盘9304之外，下部壳体9302包括可以执行输入的指点装置9306。另外，当显示部分9303为触摸输入面板时，可以通过触摸显示部分的一部分执行输入。下部壳体9302包括诸如CPU或硬盘的算术功能部分。此外，下部壳体9302包括其它装置，例如，外部连接端口9305，符合USB通信标准的通信线缆被插入外部连接端口9305中。
上部壳体9301中还包括显示部分9307，显示部分9307可以通过在上部壳体9301内滑动收纳在上部壳体9301内。因此，可以实现大显示屏幕。另外，用户可以调整可收纳的显示部分9307的屏幕的方向。当可收纳的显示部分9307为触摸输入面板时，可以通过触摸可收纳的显示部分的一部分执行输入。
使用液晶显示面板、诸如有机发光元件或无机发光元件的发光显示面板等的图像显示装置形成显示部分9303或可收纳的显示部分9307。
另外，可以提供有接收器等的图25A中的便携式计算机可以接收电视广播，并在显示部分上显示图像。在连接上部壳体9301与下部壳体9302的铰接单元保持闭合时，通过滑出显示部分9307并且调整屏幕的角度，暴露显示部分9307的整个屏幕；从而用户可以观看电视广播。在该情况下，不打开铰接单元，并且不在显示部分9303上执行显示。另外，仅显示电视广播的电路进行启动。因此，可以最小化功耗，这对于电池容量有限的便携式计算机是有利的。
图25B是示出了用户可以像手表一样戴在手腕上的蜂窝电话的例子的立体图。
该蜂窝电话包括：主体，所述主体至少包括电池和至少具有电话功能的通信装置；带部分9204，其使得主体能够被戴在手腕上；调整部分9205，其调整带部分9204以便与手腕配合；显示部分9201；扬声器9207；以及麦克风9208。
另外，主体包括操作开关9203。除了作为用于接通电源的开关、用于转换显示的开关、用于指示开始拍摄图像的开关等之外，操作开关9203当被按压时，还用作例如启动Internet程序的开关，并且可被用于对应各种功能。
通过用手指、输入笔等触碰显示部分9201、通过操作操作开关9203、或通过麦克风9208的语音输入，进行蜂窝电话的输入操作。注意，图25B示出了显示在显示部分9201上的显示按钮9202。可以通过用手指等触碰显示钮9202进行输入。
另外，主体具有照相机部分9206，照相机部分9206包括具有将通过照相机镜头形成的物体图像转换为电子图像信号的功能的图像拾取单元。注意，不一定要提供照相机部分。
可提供有电视广播接收器等的图25B所示的蜂窝电话可以通过接收电视广播在显示部分9201上显示图像。另外，图25所示的蜂窝电话可提供有诸如存储器的存储设备等，并且从而可以在存储器中记录电视广播。图25B所示的蜂窝电话可以具有收集位置信息的功能，诸如GPS。
使用液晶显示面板、诸如有机发光元件或无机发光元件的发光显示面板等的图像显示装置形成显示部分9201。图25B所示的蜂窝电话小巧并且重量轻，并且因此具有有限的电池容量。因此，优选地使用可以用低功耗驱动的面板作为显示部分9201的显示装置。
注意，图25B示出了被戴在手腕上的电子装置，然而，本实施例不限于此，只要采用便携的形状即可。
例子1
在这个例子中，参考图34和图21描述在包括具有高氧密度的区域和具有低氧密度的区域的氧化物半导体层中，在加热处理前后的氧密度变化时的模拟结果。使用Fujitsu Limited制造的MaterialsExplorer 5.0作为用于模拟的软件。
图34示出了用于模拟的氧化物半导体层的模型。在此，为氧化物半导体层701采用层叠具有低氧密度的层703和具有高氧密度的层705的结构。
对于具有低氧密度的层703，采用In原子、Ga原子、Zn原子的数目均为15，并且O原子的数目为54的非晶结构。
另外，对于高氧密度的层705，采用In原子、Ga原子、Zn原子的数目均为15，并且O原子的数目为66的非晶结构。
另外，氧化物半导体层701的密度被设定为5.9g/cm3。
接着，在NVT系综并且在250℃的温度的条件下，对氧化物半导体层701进行经典分子动力学(MD)模拟。时间步长被设置为0.2fs，并且总模拟时间被设置为200ps。另外，使用Born-Mayer-Huggins势作为金属-氧键及氧-氧键的势。另外，氧化物半导体层701的上端部分以及下端部分的原子的运动被固定。
于是，图21示出了模拟结果。在z轴坐标中，0nm至1.15nm的范围指示具有低氧密度的层703，并且1.15nm至2.3nm的范围指示具有高氧密度的层705。以实线707指示MD模拟之前的氧密度分布，而以虚线709指示MD模拟之后的氧密度分布。
实线707示出氧化物半导体层701在从具有低氧密度的层703和具有高氧密度的层705之间的界面到具有高氧密度的层705的范围的区域内具有较高的氧密度。在另一方面，根据虚线709，可知，氧密度在具有低氧密度的层703和具有高氧密度的层705中是均匀的。
如上所述，当具有低氧密度的层703和具有高氧密度的层705的叠层中的氧密度存在不均匀时，发现通过加热处理氧从氧密度较高的区域扩散到氧密度较低的区域，并且因此氧密度变得均匀。
即，如实施例1所述，由于通过在第一氧化物半导体层432上形成氧化物绝缘膜407，第一氧化物半导体层432与氧化物绝缘膜407之间的界面的氧密度提高，氧扩散到氧密度低的第一氧化物半导体层432，从而第一氧化物半导体层具有较高的电阻。如上面所述，可以提高薄膜晶体管的可靠性。
本申请基于2009年6月30日向日本专利局提交的日本专利申请序列号2009-156414，通过引用将其全部内容结合在此。

Claims (23)

1.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅极电极层；
在所述栅极电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一氧化物半导体膜；
在所述第一氧化物半导体膜上形成第二氧化物半导体膜；
加热所述第一氧化物半导体膜以及所述第二氧化物半导体膜以使其脱水或脱氢；
然后在氧气氛下缓慢冷却所述第一氧化物半导体膜和所述第二氧化物半导体膜；
在所述缓慢冷却之后选择性蚀刻所述第一氧化物半导体膜以及所述第二氧化物半导体膜，以便形成第一氧化物半导体层以及第二氧化物半导体层；
在所述第一氧化物半导体层以及所述第二氧化物半导体层上形成导电膜；
选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，以便形成半导体层、源极区、漏极区、源极电极层及漏极电极层；以及
在所述栅极绝缘层、所述半导体层、所述源极区、所述漏极区、所述源极电极层以及所述漏极电极层上形成与所述半导体层的一部分接触的氧化物绝缘膜，从而降低载流子浓度。
2.根据权利要求1所述的半导体装置的制造方法，其中通过选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，将所述第二氧化物半导体层形成为所述源极区和所述漏极区。
3.根据权利要求1所述的半导体装置的制造方法，其中通过选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，将所述导电膜形成为所述源极电极层和所述漏极电极层。
4.根据权利要求1所述的半导体装置的制造方法，其中所述第一氧化物半导体层被成形为所述半导体层。
5.根据权利要求1所述的半导体装置的制造方法，其中所述半导体装置被结合在选自由电子书阅读器、电视机、数码相框、便携式游戏机、投币机、便携式计算机和蜂窝电话组成的组中的一种内。
6.根据权利要求1所述的半导体装置的制造方法，其中在惰性气体气氛下进行所述加热。
7.根据权利要求6所述的半导体装置的制造方法，其中所述惰性气体气氛包含选自由氮、氦、氖和氩组成的组的气体。
8.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅极电极层；
在所述栅极电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一氧化物半导体膜；
在所述第一氧化物半导体膜上形成第二氧化物半导体膜；
在惰性气体气氛下加热所述第一氧化物半导体膜以及所述第二氧化物半导体膜从而提高载流子浓度；
然后在氧气氛下缓慢冷却所述第一氧化物半导体膜和所述第二氧化物半导体膜；
在所述缓慢冷却之后选择性蚀刻所述第一氧化物半导体膜以及所述第二氧化物半导体膜，以便形成第一氧化物半导体层以及第二氧化物半导体层；
在所述第一氧化物半导体层以及所述第二氧化物半导体层上形成导电膜；
选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，以便形成半导体层、源极区、漏极区、源极电极层以及漏极电极层；以及
在所述栅极绝缘层、所述半导体层、所述源极区、所述漏极区、所述源极电极层及所述漏极电极层上形成与所述半导体层的一部分接触的氧化物绝缘膜，从而降低载流子浓度。
9.根据权利要求8所述的半导体装置的制造方法，其中所述惰性气体气氛是氮气氛或稀有气体气氛。
10.根据权利要求8所述的半导体装置的制造方法，其中在惰性气体气氛下在400℃或更高的温度下加热所述第一氧化物半导体膜以及所述第二氧化物半导体膜。
11.根据权利要求8所述的半导体装置的制造方法，其中在惰性气体气氛下在400℃或更高的温度下加热所述第一氧化物半导体膜以及所述第二氧化物半导体膜，然后在氧气氛下将所述第一氧化物半导体膜以及所述第二氧化物半导体膜缓慢冷却到高于或等于室温并且低于100℃。
12.根据权利要求8所述的半导体装置的制造方法，其中通过选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，将所述第二氧化物半导体层形成为所述源极区和所述漏极区。
13.根据权利要求8所述的半导体装置的制造方法，其中通过选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，将所述导电膜形成为所述源极电极层和所述漏极电极层。
14.根据权利要求8所述的半导体装置的制造方法，其中所述第一氧化物半导体层被成形为所述半导体层。
15.根据权利要求8所述的半导体装置的制造方法，其中所述半导体装置被结合在选自由电子书阅读器、电视机、数码相框、便携式游戏机、投币机、便携式计算机和蜂窝电话组成的组中的一种内。
16.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅极电极层；
在所述栅极电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一氧化物半导体膜；
在所述第一氧化物半导体膜上形成第二氧化物半导体膜；
在减压下加热所述第一氧化物半导体膜以及所述第二氧化物半导体膜，从而提高载流子浓度；
然后在氧气氛下缓慢冷却所述第一氧化物半导体膜和所述第二氧化物半导体膜；
在所述缓慢冷却之后选择性蚀刻所述第一氧化物半导体膜以及所述第二氧化物半导体膜，以便形成第一氧化物半导体层以及第二氧化物半导体层；
在所述第一氧化物半导体层以及所述第二氧化物半导体层上形成导电膜；
选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，以便形成半导体层、源极区、漏极区、源极电极层及漏极电极层；以及
在所述栅极绝缘层、所述半导体层、所述源极区、所述漏极区、所述源极电极层及所述漏极电极层上形成与所述半导体层的一部分接触的氧化物绝缘膜，从而降低载流子浓度。
17.根据权利要求16所述的半导体装置的制造方法，其中载流子浓度被提高的所述第一氧化物半导体层的载流子浓度是1×1018/cm3或更高。
18.根据权利要求16所述的半导体装置的制造方法，其中通过选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，将所述第二氧化物半导体层形成为所述源极区和所述漏极区。
19.根据权利要求16所述的半导体装置的制造方法，其中通过选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，将所述导电膜形成为所述源极电极层和所述漏极电极层。
20.根据权利要求16所述的半导体装置的制造方法，其中所述第一氧化物半导体层被成形为所述半导体层。
21.根据权利要求16所述的半导体装置的制造方法，其中所述半导体装置被结合在选自由电子书阅读器、电视机、数码相框、便携式游戏机、投币机、便携式计算机和蜂窝电话机组成的组中的一种内。
22.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成第一氧化物半导体膜；
在所述第一氧化物半导体膜上形成第二氧化物半导体膜；
加热所述第一氧化物半导体膜以及所述第二氧化物半导体膜以使其脱水或脱氢；
然后在氧气氛下缓慢冷却所述第一氧化物半导体膜和所述第二氧化物半导体膜；
在所述缓慢冷却之后选择性蚀刻所述第一氧化物半导体膜以及所述第二氧化物半导体膜，以便形成第一氧化物半导体层以及第二氧化物半导体层；
在所述第一氧化物半导体层以及所述第二氧化物半导体层上形成导电膜；
选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，以便形成半导体层、源极区、漏极区、源极电极层及漏极电极层；以及
形成与所述半导体层的一部分、所述半导体层、所述源极区、所述漏极区、所述源极电极层及所述漏极电极层接触的氧化物绝缘膜，从而降低载流子浓度。
23.一种半导体装置的制造方法，包括：
在衬底上形成第一氧化物半导体膜；
在所述第一氧化物半导体膜上形成第二氧化物半导体膜；
加热至少所述第一氧化物半导体膜，以便去除包含在所述第一氧化物半导体膜中的氢的至少一部分；
在氧气氛下冷却所述第一氧化物半导体膜；
在所述冷却之后选择性蚀刻所述第一氧化物半导体膜以及所述第二氧化物半导体膜，以便形成第一氧化物半导体层以及第二氧化物半导体层；
在所述第一氧化物半导体层以及所述第二氧化物半导体层上形成导电膜；
选择性蚀刻所述第一氧化物半导体层、所述第二氧化物半导体层和所述导电膜，以便形成半导体层、源极区、漏极区、源极电极层及漏极电极层；以及
形成与所述半导体层的一部分、所述半导体层、所述源极区、所述漏极区、所述源极电极层及所述漏极电极层接触的氧化物绝缘膜，从而降低载流子浓度。
CN201080029505.0A 2009-06-30 2010-06-17 半导体装置的制造方法 Active CN102473728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410555144.3A CN104576748B (zh) 2009-06-30 2010-06-17 半导体装置的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-156414 2009-06-30
JP2009156414 2009-06-30
PCT/JP2010/060699 WO2011001880A1 (en) 2009-06-30 2010-06-17 Method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410555144.3A Division CN104576748B (zh) 2009-06-30 2010-06-17 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN102473728A true CN102473728A (zh) 2012-05-23
CN102473728B CN102473728B (zh) 2014-11-26

Family

ID=43410955

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080029505.0A Active CN102473728B (zh) 2009-06-30 2010-06-17 半导体装置的制造方法
CN201410555144.3A Active CN104576748B (zh) 2009-06-30 2010-06-17 半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410555144.3A Active CN104576748B (zh) 2009-06-30 2010-06-17 半导体装置的制造方法

Country Status (7)

Country Link
US (13) US8216878B2 (zh)
EP (2) EP2449595B1 (zh)
JP (8) JP5389750B2 (zh)
KR (9) KR102011616B1 (zh)
CN (2) CN102473728B (zh)
TW (10) TWI753837B (zh)
WO (1) WO2011001880A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835850A (zh) * 2009-07-10 2015-08-12 株式会社半导体能源研究所 半导体器件
CN107273973A (zh) * 2015-10-23 2017-10-20 株式会社半导体能源研究所 半导体装置及电子设备

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011001880A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103972246B (zh) * 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101843558B1 (ko) * 2009-10-09 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터, 표시 장치, 및 그 구동 방법
KR102462043B1 (ko) 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR20120106786A (ko) 2009-12-08 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102754163B (zh) * 2010-02-19 2015-11-25 株式会社半导体能源研究所 半导体器件
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
KR101808198B1 (ko) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102893403B (zh) 2010-05-21 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
US8476622B2 (en) * 2011-01-05 2013-07-02 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode
TWI602249B (zh) * 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2012256406A (ja) * 2011-04-08 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び当該記憶装置を用いた半導体装置
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2012157463A1 (en) * 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG11201505099TA (en) * 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
KR102484987B1 (ko) * 2012-09-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9406810B2 (en) * 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102112283B1 (ko) 2013-08-20 2020-05-19 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
JP6494184B2 (ja) * 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
KR102241846B1 (ko) * 2014-07-16 2021-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2016111368A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 トランジスタ
DE112016000311B4 (de) 2015-01-08 2019-03-07 Mitsubishi Electric Corp. Dünnschicht-Transistorsubstrat, Verfahren zur Herstellung eines Dünnschicht-Transistorsubstrats und Flüssigkristallanzeige
KR102423679B1 (ko) * 2015-09-21 2022-07-21 삼성디스플레이 주식회사 표시 장치 제조 방법
US9721835B2 (en) * 2015-12-11 2017-08-01 International Business Machines Corporation Modulating microstructure in interconnects
CN109661696B (zh) * 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
US10514854B2 (en) * 2016-11-04 2019-12-24 Microsoft Technology Licensing, Llc Conditional authorization for isolated collections
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN106972034B (zh) * 2017-05-27 2018-12-14 福州京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板
US10784172B2 (en) * 2017-12-29 2020-09-22 Texas Instruments Incorporated Testing solid state devices before completing manufacture
CN108550528B (zh) * 2018-03-19 2021-03-05 长江存储科技有限责任公司 半导体器件制造方法
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
US20080023698A1 (en) * 2006-07-28 2008-01-31 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof

Family Cites Families (209)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
FR2605442B1 (fr) 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH07101268B2 (ja) 1987-02-25 1995-11-01 日本電信電話株式会社 薄膜トランジスタアレイ
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02156676A (ja) 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
JPH0669919B2 (ja) 1989-03-28 1994-09-07 住友セメント株式会社 超伝導セラミックス薄膜の製法
JP2776083B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0669919U (ja) 1993-03-09 1994-09-30 株式会社ニコン レンズ鏡筒
JP3949639B2 (ja) 1993-09-07 2007-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP2777545B2 (ja) * 1994-12-05 1998-07-16 株式会社フロンテック アクティブマトリクス液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3605932B2 (ja) 1995-03-31 2004-12-22 セイコーエプソン株式会社 Ｍｉｍ型非線形素子の製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09266179A (ja) 1996-03-29 1997-10-07 Nec Corp タングステン合金電極および配線
JP3380953B2 (ja) * 1996-09-19 2003-02-24 ソニー株式会社 加熱式レーザ処理装置
JPH10102257A (ja) 1996-09-27 1998-04-21 Nippon Process Eng Kk 化学的気相成長法による成膜装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2000114479A (ja) 1998-10-01 2000-04-21 Toshiba Corp 導電性膜の形成方法およびそれを用いたキャパシタの形成方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000173945A (ja) 1998-12-02 2000-06-23 Sharp Corp 半導体基板用縦型熱処理装置
US6228174B1 (en) 1999-03-26 2001-05-08 Ichiro Takahashi Heat treatment system using ring-shaped radiation heater elements
US6254687B1 (en) 1999-03-26 2001-07-03 Japan Process Engineering, Ltd. Chemical vapor deposition system with reduced material deposition on chamber wall surfaces
JP3383784B2 (ja) * 1999-11-24 2003-03-04 一郎 高橋 半導体ウェハの熱処理装置
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100366372B1 (ko) * 2000-05-08 2002-12-31 한국과학기술연구원 산화아연 산화물 반도체의 발광 다이오드와 레이저 다이오드용 오믹 접촉 금속 박막의 제조 방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4540201B2 (ja) 2000-09-13 2010-09-08 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層を有する半導体装置の製法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002319321A (ja) * 2000-12-11 2002-10-31 Sony Corp Ｉｔｏ膜の形成方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003209054A (ja) * 2001-11-12 2003-07-25 Dainippon Screen Mfg Co Ltd 基板の熱処理方法および熱処理装置
US7255899B2 (en) 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
JP3986342B2 (ja) * 2002-03-25 2007-10-03 大日本スクリーン製造株式会社 基板の熱処理装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2004006615A (ja) 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
JP2007235153A (ja) 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7541614B2 (en) 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
JP2004297048A (ja) 2003-03-11 2004-10-21 Semiconductor Energy Lab Co Ltd 集積回路、該集積回路を有する半導体表示装置及び集積回路の駆動方法
JP4526776B2 (ja) 2003-04-02 2010-08-18 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7659138B2 (en) 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
JP4461873B2 (ja) 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
TW200541079A (en) 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100659756B1 (ko) * 2004-06-30 2006-12-19 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4877873B2 (ja) 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754918B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5094019B2 (ja) 2005-01-21 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR100647686B1 (ko) * 2005-03-22 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
JP4602920B2 (ja) 2005-03-19 2010-12-22 三星モバイルディスプレイ株式會社 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20070049270A (ko) * 2005-11-08 2007-05-11 엘지.필립스 엘시디 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TWI295855B (en) * 2006-03-03 2008-04-11 Ind Tech Res Inst Double gate thin-film transistor and method for forming the same
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5028900B2 (ja) 2006-08-01 2012-09-19 カシオ計算機株式会社 発光素子を用いたディスプレイパネルの製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US20080101903A1 (en) 2006-10-30 2008-05-01 International Retail Services Group, Llc Transport system and method
JP2008124408A (ja) 2006-11-16 2008-05-29 Sony Corp 薄膜半導体装置の製造方法
JP4380689B2 (ja) 2006-11-21 2009-12-09 信越半導体株式会社 縦型熱処理用ボートおよびそれを用いた半導体ウエーハの熱処理方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
KR100877153B1 (ko) 2007-01-09 2009-01-09 한국전자통신연구원 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008282913A (ja) * 2007-05-09 2008-11-20 Nippon Shokubai Co Ltd 酸化銅系半導体薄膜の製造方法および酸化銅系半導体薄膜
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
EP2153468B1 (en) 2007-05-31 2010-12-01 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
JP5339772B2 (ja) * 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR100907400B1 (ko) 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009128761A (ja) 2007-11-27 2009-06-11 Sharp Corp 基板装置及びその製造方法並びに表示装置
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7812346B2 (en) 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101609727B1 (ko) 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI431130B (zh) 2008-12-19 2014-03-21 Applied Materials Inc 銅黑銅鐵礦透明ｐ型半導體之製造及應用方法
TWI664619B (zh) * 2009-01-16 2019-07-01 日商半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI476917B (zh) * 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101915421B1 (ko) 2009-06-30 2018-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011001880A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR102228220B1 (ko) 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101493662B1 (ko) 2009-07-10 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기 및 표시 패널
WO2011055769A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and semiconductor device, and deposition apparatus
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
US20080023698A1 (en) * 2006-07-28 2008-01-31 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835850A (zh) * 2009-07-10 2015-08-12 株式会社半导体能源研究所 半导体器件
US11152493B2 (en) 2009-07-10 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11855194B2 (en) 2009-07-10 2023-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107273973A (zh) * 2015-10-23 2017-10-20 株式会社半导体能源研究所 半导体装置及电子设备
US10922605B2 (en) 2015-10-23 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11893474B2 (en) 2015-10-23 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Also Published As

Publication number Publication date
WO2011001880A1 (en) 2011-01-06
US20180233589A1 (en) 2018-08-16
TWI790855B (zh) 2023-01-21
US20140011327A1 (en) 2014-01-09
JP5389750B2 (ja) 2014-01-15
KR101805335B1 (ko) 2017-12-05
KR20190096446A (ko) 2019-08-19
US8697488B2 (en) 2014-04-15
KR20220121904A (ko) 2022-09-01
US20230387276A1 (en) 2023-11-30
US20190305117A1 (en) 2019-10-03
KR20120102037A (ko) 2012-09-17
TW202213542A (zh) 2022-04-01
JP2021100122A (ja) 2021-07-01
US20160181405A1 (en) 2016-06-23
KR20200141536A (ko) 2020-12-18
CN102473728B (zh) 2014-11-26
US8216878B2 (en) 2012-07-10
US10790383B2 (en) 2020-09-29
TWI501320B (zh) 2015-09-21
TWI680513B (zh) 2019-12-21
TW201630078A (zh) 2016-08-16
KR102256492B1 (ko) 2021-05-26
JP2020074403A (ja) 2020-05-14
JP6836644B2 (ja) 2021-03-03
US8394671B2 (en) 2013-03-12
US9412768B2 (en) 2016-08-09
JP2017005271A (ja) 2017-01-05
US20220384622A1 (en) 2022-12-01
TW201901812A (zh) 2019-01-01
US8513054B2 (en) 2013-08-20
KR20170135992A (ko) 2017-12-08
US20110003428A1 (en) 2011-01-06
TWI753837B (zh) 2022-01-21
JP7030223B2 (ja) 2022-03-04
KR102011616B1 (ko) 2019-08-16
TWI590340B (zh) 2017-07-01
US20160020332A1 (en) 2016-01-21
US9985118B2 (en) 2018-05-29
US10418467B2 (en) 2019-09-17
TW201810439A (zh) 2018-03-16
US11417754B2 (en) 2022-08-16
KR101645061B1 (ko) 2016-08-02
TWI503898B (zh) 2015-10-11
TWI571940B (zh) 2017-02-21
JP6013444B2 (ja) 2016-10-25
JP2011029628A (ja) 2011-02-10
TW202139297A (zh) 2021-10-16
KR101604577B1 (ko) 2016-03-17
KR20180110174A (ko) 2018-10-08
TWI631629B (zh) 2018-08-01
CN104576748B (zh) 2019-03-15
KR101903930B1 (ko) 2018-10-02
JP5677544B2 (ja) 2015-02-25
TW201539583A (zh) 2015-10-16
US20120244660A1 (en) 2012-09-27
KR20160092054A (ko) 2016-08-03
JP2015109454A (ja) 2015-06-11
TW201342490A (zh) 2013-10-16
KR102435377B1 (ko) 2022-08-23
US20140217402A1 (en) 2014-08-07
TWI733262B (zh) 2021-07-11
TWI541908B (zh) 2016-07-11
KR102191282B1 (ko) 2020-12-15
US9293566B2 (en) 2016-03-22
EP2449595A1 (en) 2012-05-09
JP2014053624A (ja) 2014-03-20
US20210098610A1 (en) 2021-04-01
KR102501183B1 (ko) 2023-02-21
CN104576748A (zh) 2015-04-29
KR20150093173A (ko) 2015-08-17
US20130157411A1 (en) 2013-06-20
EP3236504A1 (en) 2017-10-25
JP2022084600A (ja) 2022-06-07
EP2449595A4 (en) 2015-06-03
US9299807B2 (en) 2016-03-29
TW202013529A (zh) 2020-04-01
JP2018148233A (ja) 2018-09-20
KR20210062723A (ko) 2021-05-31
TW201110242A (en) 2011-03-16
TW201742157A (zh) 2017-12-01
US20160308035A1 (en) 2016-10-20
EP2449595B1 (en) 2017-07-26

Similar Documents

Publication Publication Date Title
CN102473728B (zh) 半导体装置的制造方法
KR102615835B1 (ko) 반도체 장치 및 그 제작 방법
CN102460713B (zh) 用于制造半导体器件的方法
CN105914236B (zh) 半导体装置及其制造方法
CN101794822B (zh) 半导体装置及其制造方法
CN101826558B (zh) 半导体装置及半导体装置的制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN101789451B (zh) 半导体装置及其制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
CN104835850B (zh) 半导体器件
CN101752425B (zh) 半导体装置及其制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN101866952B (zh) 半导体装置及其制造方法
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101640220B (zh) 半导体装置及其制造方法
CN104332472B (zh) 显示装置
CN101847661A (zh) 半导体装置及其制造方法
JP2011029627A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant