CN103137797A - 发光二极管的制备方法 - Google Patents

发光二极管的制备方法 Download PDF

Info

Publication number
CN103137797A
CN103137797A CN2011103954747A CN201110395474A CN103137797A CN 103137797 A CN103137797 A CN 103137797A CN 2011103954747 A CN2011103954747 A CN 2011103954747A CN 201110395474 A CN201110395474 A CN 201110395474A CN 103137797 A CN103137797 A CN 103137797A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
nano
groove
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103954747A
Other languages
English (en)
Other versions
CN103137797B (zh
Inventor
朱振东
李群庆
张立辉
陈墨
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201110395474.7A priority Critical patent/CN103137797B/zh
Priority to TW100145863A priority patent/TWI482313B/zh
Priority to US13/479,232 priority patent/US8790940B2/en
Publication of CN103137797A publication Critical patent/CN103137797A/zh
Application granted granted Critical
Publication of CN103137797B publication Critical patent/CN103137797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Abstract

本发明提供一种发光二极管的制备方法，包括以下步骤：提供一基底，所述基底具有一外延生长面；在所述外延生长面生长一第一半导体层；在所述第一半导体层表面设置一图案化的掩模层，所述图案化的掩模层包括多个并排延伸的条形凸起结构；刻蚀所述第一半导体层，使所述掩模层中相邻的多个条形凸起结构依次两两闭合；去除所述掩模层，在所述第一半导体层远离基底的表面形成多个M形三维纳米结构；在所述多个三维纳米结构表面形成一活性层及第二半导体层，所述活性层与第一半导体层接触表面与所述图案化的表面相啮合；去除所述基底，暴露出第一半导体层表面；在暴露的第一半导体层表面设置一第一电极；以及设置一第二电极与所述第二半导体层电连接。

Description

发光二极管的制备方法
技术领域
本发明涉及一种发光二极管的制备方法，尤其涉及一种具有三维纳米结构阵列的发光二极管的制备方法。
背景技术
由氮化镓半导体材料制成的高效蓝光、绿光和白光发光二极管具有寿命长、节能、绿色环保等显著特点，已被广泛应用于大屏幕彩色显示、汽车照明、交通信号、多媒体显示和光通讯等领域，特别是在照明领域具有广阔的发展潜力。
传统的发光二极管通常包括N型半导体层、P型半导体层、设置在N型半导体层与P型半导体层之间的活性层、设置在P型半导体层上的P型电极(通常为透明电极)以及设置在N型半导体层上的N型电极。发光二极管处于工作状态时，在P型半导体层与N型半导体层上分别施加正、负电压，这样，存在于P型半导体层中的空穴与存在于N型半导体层中的电子在活性层中发生复合而产生光子，且光子从发光二极管中射出。
然而，现有的发光二极管的制备方法制备的发光二极管发光效率不够高，部分原因是由于现有方法制备的活性层与N型半导体层或P型半导体层之间的接触面积不够大，从而导致空穴与电子的复合密度较小，使得产生的光子数量较少，进而限制了发光二极管的发光效率。
发明内容
有鉴于此，确有必要提供一发光效率较高的发光二极管的制备方法。
一种发光二极管的制备方法，包括以下步骤：提供一基底，所述基底具有一外延生长面；在所述外延生长面生长一第一半导体层；在所述第一半导体层表面设置一图案化的掩模层，所述图案化的掩模层包括多个并排延伸的条形凸起结构，相邻的条形凸起结构之间形成一沟槽，所述第一半导体层通过该沟槽暴露出来；刻蚀所述第一半导体层，使所述掩模层中相邻的多个条形凸起结构依次两两闭合，形成多个三维纳米结构预制体；去除所述掩模层，在所述第一半导体层远离基底的表面形成多个M形三维纳米结构，从而形成一图案化的表面；在所述多个三维纳米结构表面形成一活性层及第二半导体层，所述活性层与第一半导体层接触表面与所述图案化的表面相啮合；去除所述基底，暴露出第一半导体层表面；在暴露的第一半导体层表面设置一第一电极与所述第一半导体层电连接；以及设置一第二电极与所述第二半导体层电连接。
一种发光二极管的制备方法，包括以下步骤：提供一基底，所述基底具有一外延生长面；在所述外延生长面生长一第一半导体层；在所述第一半导体层表面设置一图案化的掩模层，所述图案化的掩模层包括多个并排延伸的条形凸起结构，相邻的条形凸起结构之间形成一沟槽，所述第一半导体层通过该沟槽暴露出来；刻蚀所述第一半导体层，使所述掩模层中相邻的多个条形凸起结构依次两两闭合，形成多个三维纳米结构预制体；去除所述掩模层，在所述第一半导体层远离基底的表面形成多个M形三维纳米结构，从而形成一图案化的表面；在所述多个三维纳米结构表面形成一活性层，所述活性层与第一半导体层接触表面与所述图案化的表面相啮合，所述活性层远离第一半导体层的表面形成有多个三维纳米结构；在所述活性层中三维纳米结构的表面生长一第二半导体层；去除所述基底，暴露出第一半导体层的部分表面；在暴露的第一半导体层表面设置一第二电极与所述第一半导体层电连接；以及设置一第二电极与所述第二半导体层电连接。
与现有技术相比较，本发明的发光二极管制备方法中，通过在所述活性层至少一表面形成多个三维纳米结构，因此增大了所述活性层与第一半导体层及第二半导体层之间的接触面积，提高了空穴与电子的复合几率，提高了复合密度，进而提高了所述发光二极管的发光效率，制备方法简单，效率高。
附图说明
图1为本发明第一实施例提供的发光二极管的结构示意图。
图2为图1所示的发光二极管中三维纳米结构阵列的结构示意图。
图3为图2所示的三维纳米结构阵列的扫描电镜照片。
图4为图2所示的三维纳米结构阵列沿III-III线的剖视图。
图5为本发明第一实施例提供的发光二极管的制备方法的流程图。
图6为图5中三维纳米结构阵列的制备方法的流程图。
图7为本发明第二实施例提供的发光二极管的结构示意图。
图8为图7中所示发光二极管中活性层的结构示意图。
图9为本发明第二实施例提供的发光二极管的制备方法的流程图。
主要元件符号说明
发光二极管 10, 20
基底 100
外延生长面 101
掩模层 103
凸起结构 1031
第一掩模层 1032
沟槽 1033
第二掩模层 1034
第一半导体层 110
本体部分 110a
凸起部分 110b
第一电极 112
三维纳米结构 113，123
三维纳米结构预制体 1131
第一凸棱 1132，1232
第二凸棱 1134，1234
第一凹槽 1136，1236
第二凹槽 1138，1238
第一棱面 1132a，1134a
第二棱面 1132b，1134b
活性层 120
第二半导体层 130
第二电极 132
三维纳米结构阵列 140
模板 200
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了对本发明作更进一步的说明，举以下具体实施例并配合附图进行详细描述。
请参阅图1，本发明第一实施例提供一种发光二极管10，其包括：依次层叠设置的一第一半导体层110、一活性层120、一第二半导体层130。所述活性层120设置于第一半导体层110与第二半导体层130之间。所述第一电极112与所述第一半导体层110电连接，所述第二电极132与所述第二半导体层130电连接。所述第一半导体层110与活性层120接触的表面具有一纳米图形，所述活性层120与第一半导体层110接触的表面具有与所述第一半导体层110的纳米图形相啮合的图形。
所述第一半导体层110、第二半导体层130分别为N型半导体层和P型半导体层两种类型中的一种。具体地，当该第一半导体层110为N型半导体层时，第二半导体层130为P型半导体层；当该第一半导体层110为P型半导体层时，第二半导体层130为N型半导体层。所述N型半导体层起到提供电子的作用，所述P型半导体层起到提供空穴的作用。N型半导体层的材料包括N型氮化镓、N型砷化镓及N型磷化铜等材料中的一种或几种。P型半导体层的材料包括P型氮化镓、P型砷化镓及P型磷化铜等材料中的一种或几种。所述第一半导体层110的厚度为1微米至5微米。本实施例中，第一半导体层110的材料为N型氮化镓。
所述第一半导体层110具有相对的第一表面（未标示）及第二表面（未标示），所述第一表面与所述第一电极112电连接，所述第二表面与所述活性层120接触设置。所述第二表面由其功能可区分为一第一区域（未标示）及第二区域（未标示），其中所述第一区域设置所述活性层120及所述第二半导体层130，所述第二区域设置所述第一电极112。
请一并参阅图1及图2，所述第一半导体层110的第二表面具有一纳米图形，为一图案化的表面，所述纳米图形分布于所述第一半导体层的第一区域。为了便于描述，将该第一半导体层110区分为一本体部分110a及一由该本体部分110a向远离该本体部分110a方向延伸的一凸起部分110b，所述本体部分110a与该凸起部分110b通过一“界面”整体分开，所述界面形成所述本体部分110a的表面。可以理解，所述“界面”是为方便描述而假设的平面，该平面可平行于所述第一半导体层110的第一表面。所述凸起部分110b包括多个三维纳米结构113。所述多个三维纳米结构113以阵列形式设置形成所述纳米图形。所述阵列形式设置指所述多个三维纳米结构113可以按照等间距排布、同心圆环排布等方式排列，形成所述图案化的表面。所述相邻的两个三维纳米结构113之间的距离相等，为10纳米~1000纳米，优选为10纳米~30纳米。本实施例中，所述多个三维纳米结构113以等间距排列，且相邻两个三维纳米结构113之间的距离约为10纳米。
所述三维纳米结构113为一凸起结构，所述凸起结构为从所述第一半导体层110的本体部分110a向远离所述本体部分110a的方向突出的凸起实体。所述三维纳米结构113与所述第一半导体层110的本体部分110a为一体成型结构，即所述三维纳米结构113与所述第一半导体层110的本体部分110a之间无间隔的形成一体结构。在平行于所述基底100表面的水平面内，所述多个三维纳米结构113的延伸方向相同，且在所述三维纳米结构113的延伸的方向上，所述三维纳米结构113的横截面为一M形。换个角度说，所述多个三维纳米结构113为形成于本体部分110a上的多个条形凸起结构，该多个条形凸起结构向同一方向延伸，在沿所述延伸方向的横截面为M形。
所述多个三维纳米结构113可在第一半导体层110的本体部分110a上以直线、折线或曲线的形式并排延伸，延伸方向平行于所述本体部分110a的表面。所述“并排”是指所述相邻的两个三维纳米结构113在延伸方向的任一相对位置具有相同的间距，该间距范围为0纳米~200纳米。所述多个三维纳米结构113的延伸方向可以是固定的，也可以是变化的。当所述延伸方向固定时，所述多个三维纳米结构113以直线的形式并排延伸，在垂直于该延伸方向上，所述多个三维纳米结构113的横截面均为形状、面积一致的M形；当所述延伸方向变化时，所述多个三维纳米结构113可以折线或曲线的形式并排延伸，在所述延伸方向上的任意一点位置处，所述多个三维纳米结构113在该点的横截面均为形状、面积一致的M形。请一并参阅图3，在本实施例中，所述三维纳米结构113为一条形凸起结构，所述多个三维纳米结构113在第一半导体层110的本体部分110a表面以阵列形式分布，形成所述第一半导体层110的第二表面，该第二表面具有一纳米图形，为一图案化的表面。所述多个条形凸起结构基本沿同一方向延伸且彼此平行设置于所述本体部分110a。定义该多个条形凸起结构的延伸方向为X方向，垂直于所述凸起结构的延伸方向为Y方向。则在X方向上，所述条形凸起结构的两端分别延伸至所述第一半导体层110的本体部分110a相对的两边缘，具体的，所述多个条形凸起可在本体部分110a表面以直线、折线或曲线的形式沿X方向延伸；在Y方向上，所述三维纳米结构113为一双峰凸棱结构，所述多个条形凸起并排排列，且所述条形凸起的横截面的形状为M形，即所述三维纳米结构113为一M形三维纳米结构。
请一并参阅图4，所述M形三维纳米结构113包括一第一凸棱1132及一第二凸棱1134，所述第一凸棱1132与第二凸棱1134的延伸方向相同且均沿X方向并排延伸。所述第一凸棱1132具有相交的两棱面，即一第一棱面1132a及一第二棱面1132b，所述第一棱面1132a与第二棱面1132b相交形成所述第一凸棱1132的棱角。所述第一棱面1132a及第二棱面1132b可分别为平面，曲面或折面。本实施例中，所述第一棱面1132a及第二棱面1132b分别为平面。所述第一棱面1132a与所述本体部分110a的表面形成一定角度α，所述α大于0度小于等于90度。所述第一棱面1132a具有相对的两端，一端与所述本体部分110a的表面相交接；另一端以α角向远离该本体部分110a的方向延伸，并与所述第二棱面1132b相交。所述第二棱面1132b与所述本体部分110a的表面所形成的角度β大于0度小于等于90度，可与α相同或不同。所述第二棱面1132b具有相对的两端，一端与所述第二凸棱1134相交，另一端向远离本体部分110a的方向延伸并与所述第一棱面1132a相交，形成所述第一凸棱1132的棱角θ。所述棱角θ大于零度小于180度，优选的，所述棱角θ大于等于30度小于等于60度。
同样，所述第二凸棱1134的结构与第一凸棱1132基本相同，包括一第一棱面1134a与第二棱面1134b，所述第一棱面1134a与第二棱面1134b分别向远离本体部分110a的方向延伸，并相交形成所述第二凸棱1134的棱角。所述第二凸棱1134的所述第一棱面1134a一端与所述本体部分110a的表面相交接，另一端以角度α向远离本体部分110a的方向延伸。所述第二棱面1134b具有相对的两端，一端与所述第一凸棱1132中第二棱面1132b的一端在靠近本体部分110a的表面相交，从而形成三维纳米结构113的第一凹槽1136，另一端与所述第一棱面1134a相交于第二凸棱1134的棱角。所述多个三维纳米结构113在本体部分110a的表面并排排列，相邻的三维纳米结构113之间形成一第二凹槽1138，故一个三维纳米结构113中的第二凸棱1134的第二棱面1134b和与其相邻的另一个三维纳米结构113的第一凸棱1132的第一棱面1132a在所述本体部分110的表面相交接形成所述第二凹槽1138。
所述第一凸棱1132与第二凸棱1134从第一半导体层110的本体部分110a表面向远离本体部分110a表面延伸突出的高度不限，所述高度是指从所述本体部分110a表面至所述第一凸棱1132或所述第二凸棱1134的最高点之间的距离，所述第一凸棱1132与第二凸棱1134的高度可以相等或不相等，所述第一凸棱1132与第二凸棱1134的高度可为150纳米~200纳米。所述第一凸棱1132或所述第二凸棱1134的最高点的集合体可为直线形或非直线形线，如折线或曲线等，也即所述第一凸棱1132中所述第一棱面1132a与第二棱面1132b相交形成的线可为直线、折线或曲线等，同样所述第二凸棱1134的所述第一棱面1134a与第二棱面1134b相交形成的线也可为直线、折线或曲线等。同一个三维纳米结构113中，第一凸棱1132的最高点与所述第二凸棱1134最高点之间的距离可为20纳米~100纳米。本实施例中，所述第一凸棱1132与第二凸棱1134的高度相同，均为180纳米，且最高点的集合形成一直线。所述第一凸棱1132及第二凸棱1134沿X方向延伸，在Y方向上，所述第一凸棱1132及第二凸棱1134横截面的形状可为梯形或锥形。本实施例中，所述第一凸棱1132及第二凸棱1134的横截面为锥形。所述第一凸棱1132及第二凸棱1134的横截面组合呈M形，即所述三维纳米结构113的横截面为M形。所述第一凸棱1132与第二凸棱1134形成一双峰凸棱结构。所述第一凸棱1132、第二凸棱1134及所述本体部分110a为一一体成型结构，即所述第一凸棱1132与所述第二凸棱1134之间无间隙或间隔，且与所述本体部分110a无间隙的结合。可以理解，由于工艺的限制及其他因素的影响，所述第一凸棱1132的第一棱面1132a与第二棱面1132b并非绝对的平面，可存在一定的误差，因此第一棱面1132a与第二棱面1132b相交形成的棱角θ也并非一绝对的尖角，可能为一弧形角等其他形式，但所述棱角的具体形状并不影响所述第一凸棱1132的整体结构，属于本发明的保护范围。同理，所述第二凸棱1134的棱角亦是如此。
同一个M形三维纳米结构113中，所述第一凸棱1132与第二凸棱1134之间，形成所述第一凹槽1136，所述第一凸棱1132中第二棱面1132b与所述第二凸棱1134中的第二棱面1134b作为第一凹槽1136的两个侧面，两个侧面相交处形成所述第一凹槽1136的底部。所述第一凹槽1136的延伸方向与所述第一凸棱1132或第二凸棱1134的延伸方向相同。所述第一凹槽1136横截面形状为V形，且所述多个第一凹槽1136深度h1均相等。所述第一凹槽1136的深度h1是指所述第一凸棱1132或第二凸棱1134的最高点到本体部分110a的表面的距离。在本体部分110a表面，所述多个三维纳米结构113彼此平行且等间距排列，相邻的M形三维纳米结构113之间形成的所述第二凹槽1138，所述第二凹槽1138的延伸方向与所述三维纳米结构113的延伸方向相同。所述第二凹槽1138的横截面为V形或倒梯形，在X方向上，所述横截面的形状及大小均基本相同。可以理解，由于工艺的限制或其他外界因素的影响，所述第一凹槽1136及第二凹槽1138横截面的形状、大小、深度并非绝对的相同，可存在一定的误差，但该误差并不影响所述横截面的整体形状及总体趋势。所述第二凹槽1138的深度h2均相等，所述第二凹槽1138的深度h2是指所述第一凸棱1132或第二凸棱1134的最高点与所述本体部分110a之间的距离。所述第二凹槽1138的深度h2与第一凹槽1136的深度h1不同，可根据实际需要进行选择。所述第二凹槽1138的深度h2大于所述第一凹槽1136的深度h1，进一步的，所述第一凹槽1136的深度h1与第二凹槽1138的深度h2的比值满足：1:1.2≤h1:h2≤1:3。所述第一凹槽1136的深度h1可为30纳米~120纳米，所述第二凹槽1138的深度h2可为100纳米~200纳米。本实施例中，所述第一凹槽1136的深度h1为80纳米，所述第二凹槽1138的深度h2为180纳米。
所述M形三维纳米结构113的宽度λ可为100纳米~300纳米。所述三维纳米结构113的“宽度”是指所述M形三维纳米结构113在Y方向上延伸的最大长度。本实施例中，所述三维纳米结构113宽度是指在Y方向上，所述每一三维纳米结构113在所述本体部分110a表面扩展的长度。并且在远离该本体部分110a表面的方向上，该长度逐渐减小，也即每一三维纳米结构中，第一凸棱1132与第二凸棱1134的最高点之间的距离，小于该三维纳米结构的宽度。所述多个三维纳米结构113可间隔分布，任意两个相邻的三维纳米结构113之间具有相同的间距。所述间隔即形成所述第二凹槽1138。相邻两个三维纳米结构113之间的间距λ0可相等或不等。所述间距λ0随所述第一凸棱1132或第二凸棱1134高度的增加而增加，随其高度的减小而减小。在Y方向上，所述间距λ0也可逐渐变化，如逐渐变大或逐渐变小或周期性变化。相邻两三维纳米结构113之间的间距λ0可为0纳米~200纳米。当所述λ0为0时，所述第二凹槽1138横截面的形状为V形；当λ0大于0时，所述第二凹槽1138横截面的形状为倒梯形。在Y方向上，所述多个三维纳米结构113彼此平行设置于所述本体部分110a的表面，并且呈周期性分布。所述三维纳米结构113的周期P可为100纳米~500纳米。进一步的，所述周期P、三维纳米结构113的宽度λ以及相邻两三维纳米结构113之间的的间距λ0满足如下关系：
P＝λ＋λ0。
所述周期P、三维纳米结构113的宽度λ以及相邻两三维纳米结构113之间的的间距λ0的单位均为纳米。所述周期P可为一固定值，此时当所述λ0增加时，则λ相应减小；当λ0减小时，所述λ相应增加。进一步的，所述多个三维纳米结构113可以多个周期形成于所述本体部分110a表面，即部分三维纳米结构113以周期P排列，另一部分以周期P′（P′≠P）分布。所述三维纳米结构113以多周期分布时，可进一步扩展其应用前景。在本实施例中，所述P约为200纳米，所述λ约为190纳米，所述λ0约为10纳米。
所述活性层120设置于所述第一半导体层110第二表面的第一区域。优选地，所述活性层120和第一半导体层110的接触面积与第一区域的面积相等。即所述活性层120完全覆盖所述第一半导体层110的第一区域。具体的，所述活性层120覆盖所述多个三维纳米结构113的表面，并且所述活性层120与所述第一半导体层110接触的表面为一图案化的表面。具体的，所述第一半导体层110的第二表面为具有一纳米图形的图案化的表面，所述活性层120的表面具有与所述第一半导体层110的第二表面的纳米图形相啮合的图形。具体的，所述活性层120与第一半导体层110接触的表面亦具有多个三维纳米结构（图未标示），所述三维纳米结构为向活性层120内部延伸形成的凹进空间，并且该凹进空间与第一半导体层110中所述凸起实体相啮合。所述“啮合”是指，所述活性层120表面形成的三维纳米结构同样形成多个凹槽及凸棱，并且，所述凹槽与所述三维纳米结构113中的第一凸棱1132及第二凸棱1134相配合；所述凸棱与所述三维纳米结构113中的第一凹槽1136及第二凹槽1138相配合，从而所述活性层120与所述第一半导体层110具有三维纳米结构113的表面无间隙的复合。所述活性层120为包含一层或多层量子阱层的量子阱结构(Quantum Well)。所述活性层120用于提供光子。所述活性层120的材料为氮化镓、氮化铟镓、氮化铟镓铝、砷化稼、砷化铝稼、磷化铟镓、磷化铟砷或砷化铟镓中的一种或几种，其厚度为0.01微米至0.6微米。本实施例中，所述活性层120为两层结构，包括一氮化铟镓层及一氮化镓层，其厚度为0.03微米。
所述第二半导体层130设置于所述活性层120远离基底100的表面，具体的，所述第二半导体层130覆盖所述活性层120远离基底100的整个表面。所述第二半导体层130的厚度为0.1微米~3微米。所述第二半导体层130可为N型半导体层或P型半导体层两种类型，并且所述第二半导体层130与第一半导体层110分属两种不同类型的半导体层。所述第二半导体层130远离基底100的表面作为发光二极管10的出光面。本实施例中，所述第二半导体层130为镁(Mg)掺杂的P型氮化镓，其厚度为0.3微米。
所述第一电极112与所述第一半导体层110电连接。本实施例中，所述第一电极112覆盖所述第一半导体层110远离活性层120的整个表面，即覆盖所述第一半导体层110的第一表面，所述第一电极112同时作为所述发光二极管10的反射层，以将活性层120产生的光子反射而使之从出光面射出。所述第一电极112可以为N型电极或P型电极，其与第一半导体层110的类型相同。所述第一电极112至少为一层的整体结构，其材料为钛、银、铝、镍、金或其任意组合。本实施例中，所述第一电极112为两层结构，一层为厚度15纳米的钛，另一层为厚度200纳米的金。
所述第二电极132类型可以为N型电极或P型电极，其与第二半导体层130的类型相同。所述第二电极132的形状不限，可根据实际需要进行选择。所述第二电极132设置于第二半导体层130表面的部分区域，并与该部分区域表面接触，即所述第二电极132设置于所述发光二极管10的出光面。所述第二电极132的形状及设置位置基本不影响所述发光二极管10的光取出率。当所述第二电极132为一透明电极时，所述第二电极132可覆盖所述第二半导体层130的整个表面，从而与所述第二半导体层130整体接触，进而可分散所述发光二极管中的传导电流，减少内部热量的产生。所述第二电极132至少为一层结构，其材料为钛、银、铝、镍、金或其任意组合，也可为ITO或碳纳米管膜。本实施例中，所述第二电极132为P型电极，位于第二半导体层130表面的一端。所述第二电极132为两层结构，一层为厚度为15纳米的钛，另一层为厚度为100纳米的金，形成一钛/金电极。
进一步的，在所述第一半导体层110的表面可设置一反射层（图未示），所述反射层设置于所述第一半导体层110与所述第一电极112之间，所述反射层的材料可为钛、银、铝、镍、金或其任意组合。当活性层中产生的光子到达该反射层后，所述反射层可将光子反射，从而使之从所述发光二极管10的出光面射出，进而可进一步提高所述发光二极管10的出光效率。
由于所述第一半导体层110的表面具有多个三维纳米结构113，且所述活性层120设置于该多个三维纳米结构113的表面，从而增加了所述活性层120与所述第一半导体层110的接触面积，进而提高了所述空穴与电子的复合几率，增加了光子的产生数量，从而提高了所述发光二极管10的发光效率。
请参阅图5，本发明进一步提供一种所述发光二极管10的制备方法，具体包括以下步骤：
步骤S11，提供一基底100，所述基底100具有一外延生长面101;
步骤S12，在所述外延生长面101生长一第一半导体层110；
步骤S13，在所述第一半导体层110的表面形成多个三维纳米结构113；
步骤S14，在所述第一半导体层110形成有三维纳米结构113的表面生长一活性层120及一第二半导体层130，形成一发光二极管芯片预制体；
步骤S15，去除所述基底100，暴露出所述第一半导体层110；
步骤S16，在暴露的第一半导体层110表面设置一第一电极112；
步骤S17，设置一第二电极132，使其与所述第二半导体层130电连接。
在步骤S11中，所述基底100具有支撑的作用，所述基底100具有一支持外延生长的外延生长面101。所述基底100的厚度为300至500微米，所述基底100的材料可以为SOI(silicon on insulator，绝缘基底上的硅)、LiGaO2、LiAlO2、Al2O3、Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP:Zn或GaP:N等。所述基底100的材料可根据所述需要生长的半导体层的材料进行选择，所述基底100的材料与所述半导体层的材料具有较小的晶格失配及相近的热膨胀系数，从而可以减少生长的半导体层中的晶格缺陷，提高其质量。本实施例中，所述基底100的厚度为400微米，其材料为蓝宝石。
可选择地，一缓冲层（图未示）可以形成于所述外延生长面101。所述缓冲层有利于提高所述第一半导体层110的外延生长质量，减少晶格缺陷。所述缓冲层的厚度为10纳米至300纳米，其材料可以为氮化镓或氮化铝等。
所述基底100提供了生长第一半导体层110的外延生长面101。所述基底100的外延生长面101是分子平滑的表面，且去除了氧或碳等杂质。所述基底100可以为单层或多层结构。当所述基底100为单层结构时，该基底100可以为一单晶结构体，且具有一晶面作为第一半导体层110的外延生长面101。当所述基底100为多层结构时，其需要包括至少一层所述单晶结构体，且该单晶结构体具有一晶面作为第一半导体层110的外延生长面101。所述基底100的材料可以根据所要生长的第一半导体层110来选择，优选地，使所述基底100与第一半导体层110具有相近的晶格常数以及热膨胀系数。所述基底100的厚度、大小和形状不限，可以根据实际需要选择。所述基底100不限于所述列举的材料，只要具有支持第一半导体层110生长的外延生长面101的基底100均属于本发明的保护范围。
在步骤S12中，所述第一半导体层110的生长方法可以通过分子束外延法（MBE）、化学束外延法（CBE）、减压外延法、低温外延法、选择外延法、液相沉积外延法（LPE）、金属有机气相外延法（MOVPE）、超真空化学气相沉积法（UHVCVD）、氢化物气相外延法(HVPE)、以及金属有机化学气相沉积法（MOCVD）等中的一种或多种实现。
本实施例中，所述第一半导体层110为Si掺杂的N型氮化镓。本实施例采用MOCVD工艺制备所述第一半导体层110，所述第一半导体层110的生长为异质外延生长。其中，采用高纯氨气(NH3)作为氮的源气，采用氢气(H2)作载气，采用三甲基镓(TMGa)或三乙基镓(TEGa)作为Ga源，采用硅烷(SiH4)作为Si源。所述第一半导体层110的生长具体包括以下步骤：
步骤S121，将蓝宝石基底100置入反应室，加热到1100oC~1200oC，并通入H2、N2或其混合气体作为载气，高温烘烤200秒~1000秒。
步骤S122，继续同入载气，并降温到500oC~650oC，通入三甲基镓或三乙基镓，并同时通入氨气，低温生长GaN层，所述低温GaN层作为继续生长第一半导体层110的缓冲层。由于第一半导体层110与蓝宝石基底100之间具有不同的晶格常数，因此所述缓冲层用于减少第一半导体层110生长过程中的晶格失配，降低生长的第一半导体层110的位错密度。
步骤S123，停止通入三甲基镓或三乙基镓，继续通入氨气和载气，同时将温度升高到1100oC~1200oC，并恒温保持30秒~300秒。
步骤S124，将基底100的温度保持在1000oC~1100oC，同时重新通入三甲基镓及硅烷，或三乙基镓及硅烷，在高温下生长出高质量的第一半导体层110。
进一步的，在步骤S123之后，可将基底100的温度保持在1000oC~1100oC，重新通入三甲基镓或三乙基镓一定时间，生长一未掺杂的半导体层，然后再通入硅烷，继续生长第一半导体层110。该未掺杂的半导体层可进一步减小生长所述第一半导体层110的晶格缺陷。
请一并参阅图6，在步骤S13中，在所述第一半导体层110表面形成多个三维纳米结构113具体包括以下步骤：
步骤S131，在所述第一半导体层110的表面设置一掩模层103；
步骤S132，纳米压印并刻蚀所述掩模层103，使所述掩模层103图形化；
步骤S133，刻蚀所述第一半导体层110，使所述第一半导体层110的表面图形化，形成多个三维纳米结构预制体1131；
步骤S134，去除所述掩模层103，形成所述多个三维纳米结构113。
在步骤131中，所述掩模层103可为一单层结构或复合层结构。所述掩模的厚度可根据实际需要进行选择，如需要刻蚀的深度、刻蚀的气体等，以保证后续在掩模层103中形成纳米图形的精度。当所述掩模层103为一单层结构时，所述单层掩模的材料可以为ZEP520A、HSQ（hydrogen silsesquioxane）、PMMA（Polymethylmethacrylate）、PS（Polystyrene）、SOG（Silicon on glass）或其他有机硅类低聚物等材料，所述单层掩模用于保护其覆盖位置处的第一半导体层110。所述单层掩模的厚度可根据实际需要进行选择，如需要刻蚀的深度等。本实施例中，所述掩模层103为一复合层结构，所述复合层结构包括一第一掩模层1032及一第二掩模层1034，所述第一掩模层1032及第二掩模层1034依次层叠设置于所述第一半导体层110表面，所述第二掩模层1034覆盖所述第一掩模层1032。所述第一掩模层1032及一第二掩模层1034的材料不限，可以根据实际需要及刻蚀所需要的气氛进行选择。所述第一掩模层1032的材料可为ZEP520、PMMA（Polymethylmethacrylate）、PS（Polystyrene）、SAL 601或ARZ 720等，所述第二掩模层1034可为HSQ、SOG（Silicon on glass）或其他有机硅类低聚物等等。本实施例中，所述第一掩模层1032的材料为ZEP520A，第二掩模层1034的材料为HSQ（hydrogen silsesquioxane）。所述第一掩模层1032及第二掩模层1034可通过在第一半导体层110表面沉积然后烘干的方式形成。所述第一掩模层1032及第二掩模层1034可以采用丝网印刷法或旋涂法沉积于所述第一半导体层110表面。所述复合掩模层可进一步提高后续对第一半导体层110刻蚀的精度，保证刻蚀形成的纳米图形的精确。当所述掩模层103为一单层结构时，所述单层掩模层的材料可以为ZEP520A、HSQ（hydrogen silsesquioxane）或其他材料，所述单层掩模层用于保护其覆盖位置处的第一半导体层110。所述单层掩模层的厚度可根据实际需要进行选择，如需要刻蚀的深度等。
具体的，所述掩模层103的制备包括以下步骤：
步骤S131a，形成所述第一掩模层1032。本实施例中，所述第一掩模层1032的制备方法包括以下步骤：首先，清洗所述第一半导体层110表面；其次，在第一半导体层110的表面旋涂ZEP520，旋涂转速为500转/分钟~6000转/分钟，时间为0.5分钟~1.5分钟；其次，在140oC~180oC温度下烘烤3~5分钟，从而在所述第一半导体层110表面形成该第一掩模层1032。该第一掩模层1032的厚度为100纳米~500纳米。
步骤S131b，形成所述第二掩模层1034，所述第二掩模层1034的制备方法包括以下步骤：首先，在所述第一掩模层1032的表面旋涂所述抗蚀剂HSQ，旋涂转速为2500转/分钟~7000转/分钟，旋涂时间为0.5分钟~2分钟，该抗蚀剂HSQ的旋涂在高压下进行。该第二掩模层1034的厚度为100纳米~500纳米，优选的为100纳米~300纳米。其次，固化所述抗蚀剂HSQ形成所述第二掩模层1034。该第二掩模层1034具有可在室温下压印、结构稳定性较佳、以及压印分辨率可达到10nm以下之高分辨率等特性。
进一步的，在步骤S131a与步骤S131b之间进包括一在所述第一掩模层1032的表面形成一过渡层（图未示）的步骤，所述过渡层可通过溅射法或沉积法形成，所述过渡层的材料不限，可根据实际需要进行选择，本实施例中，所述过渡层为二氧化硅。所述过渡层用于在刻蚀第二掩模层1034时，保护第一掩模层1032的完整性。
进一步，在步骤S131之前，可以对该第一半导体层110进行亲水处理。对该第一半导体层110进行亲水处理的方法包括以下步骤：首先，清洗第一半导体层110，清洗时采用超净间标准工艺清洗。然后，采用微波等离子体处理上述第一半导体层110。具体地，可将所述第一半导体层110放置于微波等离子体系统中，该微波等离子体系统的一感应功率源可产生氧等离子体、氯等离子体或氩等离子体。等离子体以较低的离子能量从产生区域扩散并漂移至所述第一半导体层110表面，进而改善第一半导体层110的亲水性。
在步骤S132中，通过纳米压印及刻蚀使所述掩模层103图形化的方法具体包括以下步骤：
步骤（a），提供一表面具有纳米图形的模板200。
该模板200的材料可为硬性材料，如镍、硅或者二氧化硅。该模板200的材料也可为柔性材料，如PET、PMMA、PS、PDMS等。该模板200的表面形成有纳米图形，所述纳米图形包括多个并排延伸的凸部，相邻的凸部之间具有一凹槽。所述纳米图形可为多个凸部间隔形成的阵列，或同心圆环形凸起结构，或同心回形凸起结构，不管是任何形状的凸起结构其相邻的凸部之间均形成一凹槽。本实施例中，所述多个凸部为沿同一方向延伸的条形凸起结构，相邻的条形凸起结构之间形成所述凹槽。所述条形凸起结构沿同一方向贯穿所述模板200，在垂直于该延伸方向上，所述条形凸起结构的宽度不限，可根据需要进行选择。本实施例中，该模板200的材料为二氧化硅，所述条形凸起结构及所述凹槽的宽度可相等或不相等，且均为50纳米~200纳米。
步骤（b），将模板200具有纳米图形的表面与所述第二掩模层1034贴合，并在常温下挤压所述模板200与第一半导体层110后，脱模。
在常温下，可以通过模板200向第一半导体层110施加压力，使得所述模板200上的纳米图形转移到第二掩模层1034。具体地，使模板200形成有纳米图形的表面与所述第一半导体层110上的第二掩模层1034贴合，并在真空度为1×10-1mbar~1×10-5 mbar，施加压力为2磅/平方英尺~100磅/平方英尺（Psi）的压印条件下，保持2~30分钟，最后将模板200与第一半导体层110分离，从而该模板200表面的纳米图形复制到所述第二掩模层1034。在所述第二掩模层1034形成的纳米图形包括多个凹槽和凸部，且所述第二掩模层1034中凹槽的大小及形状与模板200中的凸部相对应，所述第二掩模层1034中凸部的大小及形状与模板200中的凹槽相对应。在施加压力的过程中，与模板200对应位置处的第二掩模层1034被所述模板200的凸部压缩而变薄，在第二掩模层1034中形成一凹槽。凹槽底部位置处的第二掩模层1034形成一薄层，贴附于第一掩模层1032表面。
步骤（c），通过刻蚀去除所述凹槽底部的第二掩模层1034，露出第一掩模层1032。
所述凹槽底部的第二掩模层1034可以通过等离子体刻蚀的方法去除。本实施例中，所述凹槽底部的第二掩模层1034可以采用碳氟(CF4)反应性等离子体刻蚀去除，以露出第一掩模层1032。具体地，可将上述形成有纳米图形的第一半导体层110放置于一反应性等离子体刻蚀系统中，该反应性等离子体刻蚀系统的一感应功率源产生CF4等离子体，CF4等离子体以较低的离子能量从产生区域扩散并漂移至所述第一半导体层110的第二掩模层1034，此时该凹槽底部的第二掩模层被所述CF4等离子体刻蚀。CF4等离子体系统的功率可为10瓦~150瓦，所述CF4等离子体的通入速率可为2~100标况毫升每分 (standard-state cubic centimeter per minute，sccm)，形成的气压可为1~15帕，采用CF4等离子体刻蚀时间可为2秒~4分钟。本实施例中，所述等离子体刻蚀的条件为：等离子体系统的功率为40W，等离子体的通入速率为26sccm，气压为2Pa，刻蚀时间为10秒。通过上述方法，凹槽底部残留的第二掩模层1034刻蚀掉，露出第一掩模层1032，且所述第二掩模层1034的凸部也同时被刻蚀变薄。在此过程中，所述第二掩模层1034纳米图形的形态依然保持完整。
步骤（d），去除与所述第二掩模层1034的凹槽对应位置处的部分第一掩模层1032，露出第一半导体层110，形成图形化的所述掩模层103。
凹槽底部的第一掩模层1032可以在一氧等离子体系统中采用氧等离子体去除。所述氧等离子体系统的功率可为10瓦~150瓦，氧等离子体的通入速率可为2~100sccm，形成的气压可为0.5帕~15帕，采用氧等离子体刻蚀时间可为5秒~5分钟。本实施例中，所述等离子系统的功率为40W，等离子体的通入速率为40sccm，气压为2Pa，刻蚀时间为120秒。通过上述方法，凹槽底部的第一掩模层1032被去除，露出第一半导体层110。采用氧等离子体刻蚀第一掩模层1032过程中，与凹槽对应的第一掩模层1032被氧化而刻蚀掉，由抗蚀剂HSQ构成的所述第二掩模层1034在氧等离子体的作用下发生交联，对所述第一掩模层1032中与凹槽对应部分以外的区域起到良好的掩模层作用，进而刻蚀过程中有效保持第一掩模层1032的分辨率。通过刻蚀将所述第二掩模层1034中的纳米图形复制到第一掩模层1032中，从而使所述整个掩模层103图形化。所述“图形化”是指所述掩模层103在第一半导体层110的表面形成多个并排延伸的凸起结构1031，相邻的凸起结构1031之间形成一沟槽1033，与沟槽1033对应区域的第一半导体层110的表面暴露出来，所述凸起结构1031覆盖此区域之外第一半导体层110的表面。通过控制所述刻蚀气体的总的流动速率及刻蚀方向，可使刻蚀结束后形成凸起结构1031的侧壁陡直，进而可保证后续刻蚀所述第一半导体层110的过程中，形成的三维纳米结构预制体1131的形状的一致性及均匀性。
在步骤S133中，刻蚀所述第一半导体层110，使所述第一半导体层110的表面图形化，并形成多个三维纳米结构预制体1131。
所述刻蚀方法可通过将上述第一半导体层110放置在一感应耦合等离子体系统中，利用刻蚀气体对所第一半导体层110进行刻蚀。所述气体可根据所述第一半导体层110以及所述掩模层103的材料进行选择，以保证所述刻蚀气体对所述刻蚀对象具有较高的刻蚀速率。在刻蚀的过程中，与掩模层103中沟槽1033对应的部分第一半导体层110被气体所刻蚀去除，从而在第一半导体层110的表面形成一凹槽。
本实施例中，所述第一半导体层110的刻蚀主要包括以下步骤：
步骤一，所述刻蚀气体对未被掩模层103覆盖的第一半导体层110表面进行刻蚀，在第一半导体层110表面形成多个凹槽，所述凹槽的深度基本相同。
步骤二，在所述等离子体的轰击作用下，所述掩模层103中相邻的两个凸起结构1031逐渐相向倾倒，使所述两个凸起结构1031的顶端逐渐两两靠在一起而闭合，所述等离子体对该闭合位置内所述第一半导体层110的刻蚀速率逐渐减小，从而在第一半导体层110表面形成所述第一凹槽1136，在未发生闭合的两个凸起结构之间，形成第二凹槽1138，且形成的所述第二凹槽1138的深度大于所述第一凹槽1136的深度。
在第一步骤中，所述刻蚀气体对未被掩模层103覆盖的第一半导体层110表面进行刻蚀，在刻蚀的过程中，所述气体会与第一半导体层110反应，从而在刻蚀表面形成一保护层，阻碍气体的进一步刻蚀，使得刻蚀面逐渐减小，即形成所述凹槽的宽度沿刻蚀方向逐渐减小。同时，所述刻蚀气体对所述掩模层103中所述凸起结构1031的顶端（即远离第一半导体层110表面的一端）进行刻蚀。并且，由于所述掩模层103远离第一半导体层110表面的部分侧面被刻蚀，从而使得所述凸起结构1031顶端的宽度逐渐变窄。
在第二步骤中，主要包括以下几个过程：
第一过程，在气体刻蚀的过程中，由于所述气体的轰击作用下，相邻的凸起结构1031之间依次两两闭合，即相邻的两个凸起结构1031的顶端逐渐两两靠在一起。
第二过程，由于相邻的两个凸起结构1031逐渐闭合，所述刻蚀气体对该闭合位置内所述第一半导体层110的刻蚀速率逐渐减小，即在该位置处形成凹槽的宽度沿刻蚀深度进一步减小，进而形成一V形结构的凹槽，且该V形凹槽的深度较浅。而未闭合的凸起结构1031之间，由于所述刻蚀气体可继续以近似相同的刻蚀速率对该位置处的第一半导体层110进行刻蚀，因此该位置处相对于闭合位置处形成的凹槽的深度较深。
第三过程，所述凸起结构1031两两闭合后，使所述刻蚀气体无法再对该闭合位置处的第一半导体层110进行刻蚀，从而在第一半导体层110的表面形成所述第一凹槽1136。同时，在未发生闭合的两个凸起结构1031之间，所述刻蚀气体可以继续对所述第一半导体层110进行刻蚀，进而形成第二凹槽1138，因此该位置处第二凹槽1138的深度，大于所述第一凹槽1136的深度，从而形成所述三维纳米结构预制体1131。
本实施例中，所述刻蚀气体为混合气体，所述混合气体包括Cl2、BCl3、O2及Ar气体。所述等离子体系统的功率可10瓦~150瓦，所述混合气体的通入速率可为8~150sccm，形成的气压可为0.5帕~15帕，刻蚀时间可为5秒~5分钟。其中，所述Cl2的通入速率可为2~60sccm，所述BCl3的通入速率可为2~30sccm，所述O2的通入速率可为3~40sccm，所述Ar的通入速率为1~20sccm。本实施例中，所述等离子系统的功率为70W，所述等离子体的通入速率为40sccm，气压为2Pa，刻蚀时间为120秒，其中，所述Cl2的通入速率为26sccm，所述BCl3的通入速率为16sccm，所述O2的通入速率为20sccm，所述Ar的通入速率为10sccm。所述气体的通入速率、气压、刻蚀时间等可根据需要形成的三维纳米结构113的大小、尺寸等进行选择。可以理解，所述刻蚀气体可根据需要进行选择，可以为混合气体，也可以为单一气体，只要保证在刻蚀的过程中，使所述掩模层103中的凸起结构1031两两闭合即可。
在步骤S134中，所述掩模层103可通过有机溶剂如四氢呋喃（THF）、丙酮、丁酮、环己烷、正己烷、甲醇或无水乙醇等无毒或低毒环保容剂作为剥离剂，溶解所述掩模层等方法去除，从而形成所述多个三维纳米结构113。本实施例中，所述有机溶剂为丁酮，所述掩模层103溶解在所述丁酮中，从而与所述第一半导体层110脱离。
进一步的，所述掩模层103也通过在其他介质或基底表面，然后再通过转移的方式形成于所述第一半导体层110的表面。
在步骤S14中，所述活性层120的生长方法与第一半导体层110基本相同。具体的，在所述第一半导体层110表面形成所述多个三维纳米结构113之后，采用三甲基铟作为铟源，所述活性层120的生长包括以下步骤：
步骤(a1)，向反应室内通入氨气、氢气及Ga源气体，并将反应室的温度保持在700oC~900oC，使反应室压强保持在50托~500托；
步骤(a2)，向反应室通入三甲基铟，生长InGaN/GaN多量子阱层，在所述第一半导体层110表面形成所述活性层120。
在步骤S(a2)中，由于所述第一半导体层110表面为具有多个三维纳米结构113的一图案化的表面，因此当所述外延晶粒生长于该三维纳米结构113表面，形成所述活性层120时，所述活性层120与所述第一半导体层110接触的表面形成多个三维纳米结构，所述三维纳米结构为向所述活性层120内部延伸的凹进空间，并且该凹进空间与第一半导体层110中所述凸起实体相啮合。所述活性层120与第一半导体层110接触的表面形成一纳米图形，所述纳米图形与所述多个三维纳米结构113形成的纳米图形相啮合。具体的，在所述活性层120与所述三维纳米结构113接触的表面，与第一凸棱1132及第二凸棱1134对应位置处形成一凹槽，与第一凹槽1136及第二凹槽1138对应位置处形成一凸棱，从而使所述活性层120的表面形成一纳米图形。在所述活性层120形成的过程中，将所述基底100放入一水平生长反应室中，通过控制所述活性层120的厚度以及水平生长、垂直生长的速度，以控制外延晶粒的整体生长方向，而使之沿平行于外延生长面101的方向水平生长，从而使所述活性层120远离第一半导体层110的表面形成一平面。
所述第二半导体层130的生长方法与第一半导体层110基本相同，具体的，在生长完活性层120之后，采用二茂镁作(Cp2Mg)为镁源，所述第二半导体层130的生长包括以下步骤：
步骤(b1)，停止通入三甲基铟，将反应室的温度保持在1000oC~1100oC，使反应室压强保持在76托~200托；
步骤(b2)，向反应室通入二茂镁，生长Mg掺杂的P型GaN层，形成所述第二半导体层130。
在步骤S15中，所述基底100的去除方法可为激光照射法、腐蚀法或温差自剥离法（利用基底与半导体层之间的膨胀系数不同进行剥离）。所述去除方法可根据基底100以及第一半导体层110材料的不同进行选择。本实施例中，所述基底100的去除方法为激光照射法。具体的，所述去除方法包括以下步骤：
S151，将所述基底100中未生长第一半导体层110的表面进行抛光并清洗；
S152，将经过表面清洗的基底100放置于一平台（图未示）上，并利用激光对所述基底100与第一半导体层110进行扫描照射；
S153，将经激光照射后的基底100浸入溶液中去除所述基底100。
在步骤S151中，所述抛光方法可为机械抛光法或化学抛光法，使所述基底100的表面平整光滑，以减少后续激光照射中激光的散射。所述清洗可用盐酸、硫酸等冲洗所述基底100的表面，从而去除表面的金属杂质以及油污等。
在步骤S152中，所述激光从基底100抛光后的表面入射，且入射方向基本垂直于所述基底100抛光后的表面，即基本垂直于所述基底100与第一半导体层110的界面。所述激光的波长不限，可根据第一半导体层110以及基底100的材料选择。具体的，所述激光的能量小于基底100的带隙能量，而大于第一半导体层110的带隙能量，从而激光能够穿过基底100到达第一半导体层110，在第一半导体层110与基底100的界面处进行激光剥离。所述界面处第一半导体层110的缓冲层对激光产生强烈的吸收，从而使得界面处的缓冲层温度快速升高而分解。本实施例中所述第一半导体层110为GaN，其带隙能量为3.3ev；基底100为蓝宝石，其带隙能量为9.9ev；所述激光器为KrF激光器，发出的激光波长为248nm，其能量为5ev，脉冲宽度为20~40ns，能量密度为400~600mJ/cm2，光斑形状为方形，其聚焦尺寸为0.5mm×0.5mm；扫描位置从所述基底100的边缘位置开始，扫描步长为0.5mm/s。在扫描的过程中，所述GaN开始分解为Ga和N2。可以理解，所述脉冲宽度、能量密度、光斑形状、聚焦尺寸以及扫描步长可根据实际需求进行调整；可根据第一半导体层110对特定波长的激光具有较强的吸收作用选择相应波长的激光。
由于所述第一半导体层110与基底100界面处对上述波长的激光具有很强的吸收作用，因此，所述缓冲层的温度快速升高而分解；而所述第一半导体层110中其他部分对上述波长的激光吸收较弱，因此所述第一半导体层110并不会被所述激光所破坏。可以理解，对于不同的第一半导体层110可以选择不同波长的激光，使缓冲层对激光具有很强的吸收作用。
所述激光照射的过程在一真空环境或保护性气体环境进行以防止在激光照射的过程中碳纳米管被氧化而破坏。所述保护性气体可以为氮气、氦气或氩气等惰性气体。
在步骤S153中，可将激光照射后的基底100浸入一酸性溶液中进行酸化处理，以去除GaN分解后的Ga，从而实现基底100与第一半导体层110的剥离。所述溶液可为盐酸、硫酸、硝酸等可溶解Ga的溶剂。
在步骤S16中，所述第一电极112可通过电子束蒸发法、真空蒸镀法及离子溅射法等方法制备。进一步的，可将一导电基板通过导电胶等方式贴附于所述第一半导体层110暴露的表面形成所述第一电极112。本实施例中，所述第一电极112通过电子束蒸发法形成于所述第一半导体层110暴露的表面。
在步骤S17中，所述第二电极132的制备方法与第一电极112相同。本实施例中，采用电子束蒸发法制备所述第二电极132。所述第二电极132设置于所述第二半导体层130的部分表面，即设置于所述发光二极管20的出光面。所述第二电极132基本不影响所述发光二极管10的出光率。在形成所述第二电极132的过程中，所述第二电极132形成一连续的层状结构。
可以理解，本实施例中所述纳米压印并刻蚀所述掩模层103形成多个条形凸起结构及凹槽的方法仅为一具体实施例，所述掩模层103的处理并不限于以上制备方法，只要保证所述图形化的掩模层103包括多个条形凸起结构，相邻的凸起结构之间形成凹槽，设置于第一半导体层110表面后，所述第一半导体层110表面通过该凹槽暴露出来即可。如也可以通过先在其他介质或基底表面形成所述图形化的掩模层，然后再转移到该第一半导体层110表面的方法形成。
本发明所述发光二极管的制备方法具有以下优点：其一，本发明通过纳米压印及刻蚀的方法在所述第一半导体层表面设置多个三维纳米结构形成一三维纳米结构阵列，其可在室温下进行压印，且模板无须预先处理，使得该方法工艺简单，成本低。其二，对所述第二半导体层进行刻蚀并使所述掩模层中的凸起结构两两闭合，可方便的制备大面积周期性的M形三维纳米结构，形成一大面积的三维纳米结构阵列，从而提高了所述发光二极管的产率。其三，通过在第一半导体层表面形成多个三维纳米结构，从而使得所述活性层与该第一半导体层接触的表面形成一图形化的表面，进而增加了所述活性层与所述第一半导体层的接触面积，提高了所所述光子的耦合效率，从而提高了所述发光二极管10的发光效率。
请参阅图7，本发明第二实施例提供一种发光二极管20，其包括：依次层叠设置的一第一半导体层110、一活性层120、一第二半导体层130，所述活性层120设置于第一半导体层110与第二半导体层130之间。所述发光二极管20进一步包括一第一电极112与所述第一半导体层110电连接，一第二电极132与所述第二半导体层130电连接。所述第一半导体层110与活性层120接触的表面具有多个M形三维纳米结构113形成一纳米图形，所述活性层120与第一半导体层110接触的表面具有与所述纳米图形相啮合的图形，所述活性层120远离第一半导体层110的表面具有多个M形三维纳米结构123。
请一并参阅图8，本发明第二实施例提供的发光二极管20与第一实施例中所述发光二极管10的结构基本相同，其不同在于所述发光二极管20中，所述活性层120远离第一半导体层110的表面亦具有多个M形三维纳米结构123。所述M形三维纳米结构123与所述三维纳米结构113的结构基本相同，并且所述三维纳米结构123与所述三维纳米结构113对应设置。具体的，所述三维纳米结构123包括一第一凸棱1232及第二凸棱1234，所述第一凸棱1232与第二凸棱1234之间形成一第一凹槽1236，相邻的三维纳米结构123之间形成一第二凹槽1238。所述“对应设置”是指所述活性层120表面的三维纳米结构123的起伏趋势与所述第一半导体层110表面的三维纳米结构113的起伏趋势对应相同，具体的，所述第一凸棱1232与第一凸棱1132沿同一铅垂线同轴设置，所述第二凸棱1234与所述第二凸棱1134同一铅垂线同轴设置；所述第一凹槽1236与所述第二凹槽1138同一铅垂线同轴设置，所述第二凹槽1238与所述第二凹槽1138同一铅垂线同轴设置。
所述第二半导体层130设置于所述三维纳米结构123的表面，由于所述三维纳米结构123具有多个凹槽及凸棱，所述第二半导体层130的表面亦形成多个三维纳米结构（图未标示），具体的，所述三维纳米结构为多个向第二半导体层130内部延伸的凹进空间，所述第二半导体层130的三维纳米结构亦具有多个凹槽及凸棱，且所述第二半导体层130表面的凹槽与所述活性层120中三维纳米结构123中的凸棱对应设置，所述第二半导体层130中的凸棱与所述三维纳米结构123中的凹槽对应设置。
本发明第二实施例提供的发光二极管20，由于所述活性层与所述第一半导体层和第二半导体层接触的表面同时形成多个三维纳米结构，即进一步增加了所述活性层与二者之间的接触面积，进而进一步提高了所述空穴与电子的复合几率与密度，从而大大提高了所述发光二极管20的发光效率。
请参阅图9，本发明第二实施例进一步的提供一种发光二极管20的制备方法，具体包括一下步骤：
步骤S11，提供一基底100，所述基底100具有一外延生长面101;
步骤S12，在所述外延生长面101生长一第一半导体层110；
步骤S13，在所述第一半导体层110的表面形成多个三维纳米结构113；
步骤S14，在所述第一半导体层110形成有三维纳米结构113的表面生长一活性层120，所述活性层120远离第一半导体层的表面形成有多个三维纳米结构123；
步骤S15，在所述三维纳米结构123的表面生长一第二半导体层130，形成一发光二极管芯片预制体；
步骤S16，去除所述基底100，以暴露所述第一半导体层110表面；
步骤S17，在暴露的所述第一半导体层110表面设置一第一电极112；
步骤S18，设置一第二电极132，使其与所述第二半导体层130电连接。
本发明第二实施例提供的发光二极管20的制备方法与第一实施例中发光二极管10的制备方法基本相同，其不同在于，将所述生长有第一半导体层110的基底100置入一垂直生长反应室中，在生长活性层120的过程中，通过控制反应条件如气体速率及流动方向等，控制所述活性层120的外延晶粒的生长方向及厚度，使所述外延晶粒垂直生长，从而使得所述活性层120依所述三维纳米结构113的起伏趋势生长，即对应第一凸棱1132及第二凸棱1134位置处形成凸棱，对应第一凹槽1136及第二凹槽1138位置处形成凹槽，进而在远离第一半导体层110的表面形成有所述三维纳米结构123。
本发明提供的发光二极管及其制备方法具有以下优点：其一，由于本发明的发光二极管所述活性层至少一表面具有多个三维纳米结构，从而增加了其与所述第一半导体层及第二半导体层的接触面积，进而提高了所述空穴与电子的复合几率与密度增加，进而提高了所述发光二极管的发光效率；其二，本发明提供的纳米压印方法，其可在室温下进行压印，且模板无须预先处理，使得该方法工艺简单，成本低；其三，对所述基底进行刻蚀并使所述掩模层中的凸起结构两两闭合，可方便的制备大面积周期性的M形三维纳米结构，提高了所述高效率发光二极管的产率。
另外，本领域技术人员还可在本发明精神内做其他变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (19)

1.一种发光二极管的制备方法，包括以下步骤：
提供一基底，所述基底具有一外延生长面；
在所述基底的外延生长面生长一第一半导体层；
在所述第一半导体层远离基底的表面设置一图案化的掩模层，所述图案化的掩模层包括多个条形凸起结构并排延伸，相邻的条形凸起结构之间形成一沟槽，所述第一半导体层通过该沟槽暴露出来；
刻蚀所述第一半导体层，在所述第一半导体层远离基底的表面形成多个凹槽，使所述掩模层中相邻的多个条形凸起结构依次两两闭合；
去除所述掩模层，在所述第一半导体层远离基底的表面形成多个M形三维纳米结构，从而形成一图案化的表面；
在所述多个三维纳米结构表面形成一活性层，所述活性层与第一半导体层接触的表面与所述图案化的表面相啮合；
在所述活性层远离所述第一半导体层的表面形成一第二半导体层；
去除所述基底，暴露出第一半导体层表面；
在暴露的第一半导体层表面设置一第一电极与所述第一半导体层电连接；以及
设置一第二电极与所述第二半导体层电连接。
2.如权利要求1所述的发光二极管的制备方法，其特征在于，所述刻蚀所述第一半导体层的过程中，掩模层中相邻两个条形凸起结构的顶端逐渐靠在一起，使所述多个条形凸起结构依次两两闭合，在所述相邻两个条形凸起结构闭合的过程中，对应闭合位置处的第一半导体层被刻蚀的速度小于未闭合位置处第一半导体层被刻蚀的速度。
3.如权利要求2所述的发光二极管的制备方法，其特征在于，在所述闭合的两个条形凸起结构之间的第一半导体层表面形成一第一凹槽，未闭合的相邻的两个条形凸起结构之间的第一半导体层表面形成一第二凹槽，且所述第一凹槽的深度小于第二凹槽的深度，形成所述M形三维纳米结构。
4.如权利要求3所述的发光二极管的制备方法，其特征在于，形成所述第一凹槽的深度为30纳米~120纳米，形成所述第二凹槽的深度为100纳米~200纳米。
5.如权利要求1所述的发光二极管的制备方法，其特征在于，所述活性层通过沿平行于所述外延生长面的方向以水平外延生长方式形成于所述第一半导体层表面，所述活性层远离所述第一半导体层的表面为一平面。
6.如权利要求1所述的发光二极管的制备方法，其特征在于，所述活性层通过沿垂直于所述外延生长面的方向垂直外延生长形成于所述第一半导体层表面。
7.如权利要求6所述的发光二极管的制备方法，其特征在于，所述活性层与第一半导体层接触的表面形成一纳米图形，且所述纳米图形与所述三维纳米结构形成的纳米图形相吻合。
8.如权利要求6所述的发光二极管的制备方法，其特征在于，所述第一半导体层的三维纳米结构包括一第一凸棱及一第二凸棱，在与第一凸棱及第二凸棱对应位置处的活性层表面形成一凹槽，与第一凹槽及第二凹槽对应位置处的活性层表面形成一凸棱。
9.如权利要求1所述的发光二极管的制备方法，其特征在于，所述第一半导体层的刻蚀方法为在一感应耦合等离子体系统中通过等离子刻蚀的方法。
10.如权利要求9所述的发光二极管的制备方法，其特征在于，所述刻蚀第一半导体层的方法具体包括以下步骤：
对未被掩模层覆盖的第一半导体层表面进行刻蚀，使第一半导体层表面形成多个凹槽，所述凹槽的深度基本相同；
在所述等离子体的轰击作用下，所述掩模层中相邻的两个条形凸起结构逐渐相向倾倒，使所述两个条形凸起结构的顶端逐渐依次两两靠在一起而闭合，所述等离子体对该闭合位置内所述第一半导体层的刻蚀速率逐渐减小，从而在第一半导体层表面的该位置处形成第一凹槽，在未发生闭合的两个条形凸起结构之间，形成第二凹槽，且形成的所述第二凹槽的深度大于所述第一凹槽的深度。
11.如权利要求9所述的发光二极管的制备方法，其特征在于，所述等离子体刻蚀中的刻蚀气体包括Cl2、BCl3、O2及Ar2气体。
12.如权利要求11所述的发光二极管的制备方法，其特征在于，所述刻蚀气体的通入速率为8sccm~150sccm，形成的气压为0.5帕~15帕，刻蚀时间为5秒~5分钟。
13.如权利要求11所述的发光二极管的制备方法，其特征在于，所述Cl2的通入速率为2sccm~60sccm，所述BCl3的通入速率为2sccm~30sccm，所述O2的通入速率为3sccm~40sccm，所述Ar2的通入速率为1sccm~20sccm。
14.如权利要求1所述的发光二极管的制备方法，其特征在于，所述图案化掩模层的方法包括以下步骤：
在第一半导体层表面形成一掩模层；
纳米压印所述掩模层，使所述掩模层表面形成多个并排延伸的条形凸起结构，相邻的条形条形凸起结构之间形成一沟槽；
刻蚀所述掩模层，使所述对应掩模层沟槽位置处的第一半导体层表面部分暴露。
15.如权利要求14所述的发光二极管的制备方法，其特征在于，所述掩模层包括一第一掩模层及一第二掩模层叠设置于第一半导体层表面。
16.如权利要求15所述的发光二极管的制备方法，其特征在于，所述掩模层的纳米压印及刻蚀包括以下步骤：
提供一表面具有纳米图形的模板，所述纳米图形包括多个并排延伸的条形凸起；
将模板形成有纳米图形的表面与所述第二掩模层贴合；
在常温下挤压所述模板与第二掩模层后并脱模，在第二掩模层中形成多个凹槽；
通过刻蚀去除所述凹槽底部的部分第二掩模层，露出第一掩模层；
刻蚀凹槽底部的第一掩模层，露出第一半导体层。
17.如权利要求1所述的发光二极管的制备方法，其特征在于，形成的多个三维纳米结构按同一周期或多个周期排列形成一维阵列。
18.如权利要求17所述的发光二极管的制备方法，其特征在于，进一步包括一在所述第一半导体层远离活性层的表面设置一反射层的步骤。
19.一种发光二极管的制备方法，包括以下步骤：
提供一基底，所述基底具有一外延生长面；
在所述外延生长面生长一第一半导体层；
在所述第一半导体层远离基底的表面形成多个M形三维纳米结构，从而形成一图案化的表面；
在所述多个三维纳米结构表面形成一活性层，所述活性层与第一半导体层接触表面与所述图案化的表面相啮合，所述活性层远离第一半导体层的表面形成有多个三维纳米结构；
在所述活性层中三维纳米结构的表面生长一第二半导体层；
去除所述基底，暴露出第一半导体层的表面；
在暴露的第一半导体层表面设置一第二电极与所述第一半导体层电连接；以及
设置一第二电极与所述第二半导体层电连接。
CN201110395474.7A 2011-12-03 2011-12-03 发光二极管的制备方法 Active CN103137797B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110395474.7A CN103137797B (zh) 2011-12-03 2011-12-03 发光二极管的制备方法
TW100145863A TWI482313B (zh) 2011-12-03 2011-12-12 發光二極體的製備方法
US13/479,232 US8790940B2 (en) 2011-12-03 2012-05-23 Method for making light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110395474.7A CN103137797B (zh) 2011-12-03 2011-12-03 发光二极管的制备方法

Publications (2)

Publication Number Publication Date
CN103137797A true CN103137797A (zh) 2013-06-05
CN103137797B CN103137797B (zh) 2015-09-30

Family

ID=48497362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110395474.7A Active CN103137797B (zh) 2011-12-03 2011-12-03 发光二极管的制备方法

Country Status (3)

Country Link
US (1) US8790940B2 (zh)
CN (1) CN103137797B (zh)
TW (1) TWI482313B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137796B (zh) * 2011-12-03 2015-07-29 清华大学 发光二极管的制备方法
CN103137798B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管的制备方法
KR20160071780A (ko) * 2014-12-12 2016-06-22 삼성전자주식회사 반도체 발광 소자의 제조 방법
CN110556287B (zh) * 2019-08-01 2022-10-25 北京飓芯科技有限公司 一种防止侧向外延iii族氮化物材料背面被刻蚀的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2003069061A (ja) * 2001-08-24 2003-03-07 Sharp Corp 積層型光電変換素子
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
KR100654533B1 (ko) * 2005-05-24 2006-12-06 엘지전자 주식회사 광 추출용 나노 로드를 갖는 발광 소자 및 그의 제조방법
US20070018182A1 (en) * 2005-07-20 2007-01-25 Goldeneye, Inc. Light emitting diodes with improved light extraction and reflectivity
KR20070063731A (ko) * 2005-12-15 2007-06-20 엘지전자 주식회사 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자
KR100896576B1 (ko) * 2006-02-24 2009-05-07 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US8187900B2 (en) * 2007-08-10 2012-05-29 Hong Kong Applied Science and Technology Research Institute Company Limited Optimization of polishing stop design
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
CN101937953A (zh) * 2010-09-29 2011-01-05 苏州纳晶光电有限公司 一种氮化镓基发光二极管及其制备方法
CN102185068A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法
CN103137796B (zh) * 2011-12-03 2015-07-29 清华大学 发光二极管的制备方法
CN103137798B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管的制备方法

Also Published As

Publication number Publication date
US8790940B2 (en) 2014-07-29
TWI482313B (zh) 2015-04-21
US20130143341A1 (en) 2013-06-06
TW201324855A (zh) 2013-06-16
CN103137797B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN103137812B (zh) 发光二极管
CN103137798B (zh) 发光二极管的制备方法
CN103035785B (zh) 发光二极管的制备方法
CN103474543A (zh) 发光二极管
CN103474546A (zh) 半导体结构
CN103474532A (zh) 发光二极管的制备方法
CN103474521A (zh) 发光二极管的制备方法
CN103474547A (zh) 发光二极管
CN103035786B (zh) 发光二极管的制备方法
CN103035799B (zh) 发光二极管
CN103137816B (zh) 发光二极管
CN103137796B (zh) 发光二极管的制备方法
CN103035800B (zh) 发光二极管
CN103035798B (zh) 发光二极管
CN103137797B (zh) 发光二极管的制备方法
CN103137811B (zh) 发光二极管
CN103035784B (zh) 发光二极管的制备方法
CN103367560B (zh) 发光二极管的制备方法
CN103367562B (zh) 发光二极管及光学元件的制备方法
CN103367583A (zh) 发光二极管
CN103474524A (zh) 发光二极管的制备方法
CN103367584A (zh) 发光二极管及光学元件
CN103367561A (zh) 发光二极管的制备方法
CN103367585A (zh) 发光二极管
CN103474533A (zh) 发光二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant