CN104009039A - 一次性编程器件和半导体器件 - Google Patents

一次性编程器件和半导体器件 Download PDF

Info

Publication number
CN104009039A
CN104009039A CN201410060390.1A CN201410060390A CN104009039A CN 104009039 A CN104009039 A CN 104009039A CN 201410060390 A CN201410060390 A CN 201410060390A CN 104009039 A CN104009039 A CN 104009039A
Authority
CN
China
Prior art keywords
field
effect semiconductor
region
channel region
programming device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410060390.1A
Other languages
English (en)
Inventor
H·罗斯雷内尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104009039A publication Critical patent/CN104009039A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Abstract

一种一次性编程器件包括具有栅极或沟道区的场效应半导体晶体管，所述栅极或沟道区包括占用面积的形状，从而使得在场效应半导体晶体管的导通状态下，在场效应半导体晶体管的沟道区、本体区或漏极区的区域内达到临界电场，由于占用面积的形状导致场效应半导体晶体管的沟道区或本体区和漏极区之间的p-n结的损坏，或导致预定编程时间之后场效应半导体晶体管的栅极绝缘的损坏。

Description

一次性编程器件和半导体器件
技术领域
实施例涉及非易失性存储器领域，尤其涉及一次性编程器件和一种包括一次性编程器件阵列的半导体器件。
背景技术
在许多电子应用中，永久、安全和高度可靠地存储数字信息是必要的。这一要求是来自用户或客户的具体需要，例如其中程序代码由固件提供并且被存储在NVM（非易失性存储器）中。进一步地，时常需要数据（例如晶片识别、客户版本、针对模拟值调整的浏览数据（例如参考电压、参考电流、开关阈值，开关温度）），其可以在制造之后被一次性编程。可期望的是，该数据可能是在器件或应用电路的测试过程期间被写入，而且不能再被擦除或重写。某些晶片上集成的非易失性存储器是基于一次性编程的方法。
用于在晶片上一次性编程非易失性数据的这种方法可以例如基于PROM（可编程只读存储器）、EEPROM（电可擦除可编程只读存储器）、闪存或一次性编程器件（OTP）。不同的方法基于若干物理机制。例如，有些是基于熔化。在这种情况下，较低电阻性器件结构通过过电流脉冲而成为断路或高电阻性（例如多晶硅熔丝（断路）金属熔丝（断路））。另一机制是基于激光熔化，其通过激光切割断开低电阻性连接。另外，抗熔化是这些机制中的一个。在此，高电阻性器件结构是通过过电压或过电流而短路或变为低电阻性（例如，氧化物分解（短路），二极管击穿（短路））。另外，一次性编程器件可以基于EEPROM或闪存。在这种情况下，MOS晶体管（金属氧化物半导体晶体管）的导电性由沉积浮动栅极电荷限定。
发明内容
根据一个实施例的一次性编程器件包括场效应半导体晶体管。场效应半导体晶体管的栅极或沟道区包括占用面积的形状，从而使得在场效应半导体晶体管的导通状态下，在场效应半导体晶体管的沟道区、本体区或漏极区的区域内达到临界电场，因为占用面积的形状导致场效应半导体晶体管的沟道区或本体区和漏极区之间的p-n结的损坏，或导致预定编程时间之后场效应半导体晶体管的栅极绝缘的损坏。
实施例可以基于这样的发现，即场效应半导体晶体管的栅极和/或沟道区的占用面积的形状可以被构造为使得在沟道区、本体区或漏极区内可以达到临界电场。因此，场效应半导体晶体管可以通过使用一般可用的电压而不需要生成更高的电压（例如，通过电荷泵）来损坏栅极绝缘或沟道区或本体区和漏极区之间的p-n结而被编程。另外，可以避免制造一次性编程器件的附加步骤，因为栅极的占用面积的形状可以由也用于为晶片上其它结构的栅极成形的掩膜来限定，并且沟道区占用面积的形状可以由栅极的形状和用于制造晶片上不同结构之间的浅沟槽隔离（STI）或场氧化层（FOX）的掩膜的形状来限定。因此，一次性编程器件可以用低位置需求和几乎没有或没有附加的制造难度。
在一些实施例中，栅极占用面积的形状包括面向漏极的栅极的边缘处的凹口，导致场效应半导体晶体管的沟道长度随着场效应半导体晶体管的沟道宽度而变化，使得在接近构成最小沟道长度的凹口区域的沟道区、本体区或漏极区的区域内达到临界电场。独立于凹口的精确形状，沟道长度随着沟道宽度变化，从而使得电荷载流子倾向于采用从源极到漏极的最短路径，导致最接近源极区的凹口区域中的增大的电场。以这种方式，由于栅极占用面积的形状，所以可以达到临界电场，并且可以不太费力地制造一次性编程器件。
还有一些实施例涉及一种一次性编程器件，所述一次性编程器件具有的场效应半导体晶体管的沟道区的占用面积的形状包括变化的宽度，导致变化的沟道宽度。在该连接中，面向源极区的栅极的边缘处的沟道区的宽度可以实施为大于达到临界电场的沟道区、本体区或漏极区的区域的宽度。通过使沟道宽度变窄，更少的空间用于电荷载流子从源极移动到漏极，从而在移动到沟道区的更窄部分期间，电场得以增强。以这种方式，也可以不太费力地制造一次性编程器件。
一些实施例涉及一种一次性编程器件，所述一次性编程器件具有的场效应半导体晶体管包括本体连接，其构造为使得在场效应半导体晶体管的导通状态下，在栅极绝缘或沟道区或本体区和漏极区之间的p-n结被损坏之前，在源极区、漏极区和本体触点之间建立的寄生双极晶体管向总漏极电流贡献至少10%。
由于附加的双极晶体管电流，损坏栅极绝缘或p-n结所需的时间可以显著降低，导致低的必要编程时间（例如，通过省略轻掺杂漏极注入或晕环注入来增加本体接触电阻）。
一些实施例涉及一种一次性编程器件，包括场效应半导体晶体管。场效应半导体晶体管被构造为，在场效应半导体晶体管的导通状态下，在场效应半导体晶体管的沟道区、本体区或漏极区的区域中，达到临界电场，导致场效应半导体晶体管的沟道区和漏极区之间的p-n结在预定编程时间之后损坏。该MOS晶体管结构提供了这样的可能性，即制造一次性编程器件，其通过毁坏或损坏晶体管的沟道区或本体区和漏极区之间的p-n结而被编程。以这种方式，基于这种物理原理的一次性编程器件可以省事地制造。
附图说明
下面仅作为示例，并参考附图，对装置和/或方法的一些实施例进行描述，其中
图1A示出一次性编程器件的示意性俯视图；
图1B示出一次性编程器件的示意性横截面图；
图2示出一次性编程器件的示意性三维图；
图3示出一次性编程器件的示意性俯视图；
图4示出另一个一次性编程器件的示意性俯视图；
图5示出表示一次性编程器件电气特性的示意图；
图6示出一次性编程器件的示意性横截面图；
图7示出半导体器件的示意性俯视图；以及
图8示出制造一次性编程器件的方法的流程图。
具体实施方式
现在将参照附图更全面地描述各个示例实施例，其中示出了一些示例实施例。在图中，为了清楚起见，线、层和/或区域的厚度可以放大。
因此，虽然示例实施例能够具有各种修改和可替换的形式，但是实施例是通过附图中的实例示出，并且将在这里详细描述。然而，应该理解的是，没有意图将示例实施例限制为所公开的特定形式，相反，示例实施例将覆盖本发明范围内的所有修改、等同形式和替代形式。在附图的说明中，相同的标记表示相同或相似的元件。
将理解，当元件被称为“连接”或“耦合”到另一个元件时，其可以直接连接或耦合到其它元件或者可以存在中间元件。与之对照，当元件被称为“直接连接”或“直接耦合”到另一元件时，则不存在中间元件。用于描述元件之间关系的其它词语应当以类似的方式来解释（例如，“之间”相对于“之间直接”，“相邻”相对于“直接相邻”等）。
本文所使用的术语仅为了描述特定实施例，而不意图限制示例实施例。如这里所使用的单数形式“一”“一个”和“所述”旨在包括复数形式，除非上下文另外清楚地指出。还将理解，术语“包括”“包括了”“包含”和/或“包含了”当使用在这里时，表示存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组。
除非另外定义，本文使用的所有术语（包括技术和科学术语）具有与示例实施例所属的领域中的普通技术人员通常理解相同的意思。还将理解，术语，例如常用词典中定义的那些术语，应该被解释为具有与相关领域的上下文中含义相一致的含义，而不应被解释为理想化的或过度正式的意义，除非在这里作清楚的限定。
图1A和1B示出了根据实施例的一次性编程器件100的示意性俯视图和横截面图。一次性编程期间100包括场效应半导体晶体管。该场效应半导体晶体管包括栅极110或沟道区140，其具有占用面积的形状112使得在场效应半导体晶体管的导通状态下，由于占用面积的形状112导致场效应半导体晶体管的沟道区140和漏极区120之间或本体区140和漏极区120之间的p-n结的损坏，或导致预定编程时间之后场效应半导体晶体管的栅极绝缘150的损坏，在场效应半导体晶体管的沟道区140、本体区或漏极区120的区域内达到临界电场。
由于栅极110或沟道区140的占用面积的形状的特定设计，沟道区140、本体区或漏极区120内的电场可以至少增加到临界电场，从而能够引起栅极绝缘或沟道区140或本体区和漏极区120之间的p-n结的损坏。这种不可逆的损坏导致漏极区的漏电流增加，还有场效应半导体晶体管的断开状态中的漏电流的增加，其可以被感测以确定一次性编程器件（已编程或未编程）的状态。和其他MOS结构相比，一次性编程器件可以被制造，而不使用额外的制造步骤或不需要修改已有的制造步骤，这是由于可以通过适配用于制造栅极或沟道区的相应的掩膜而改变栅极或沟道区的形状。因此，可以利用低成本或没有额外的耗费或成本制造一次性编程器件。
例如，一次性编程器件100是存储非易失性数据的存储单元（例如每个器件一位）。根据上述概念，所提出的一次性编程器件100可以被不可逆地编程一次。
一次性编程器件可以独立于所使用的半导体技术来实施（例如，从较大的1μm技术低至32nm技术及以下）。
另外，还可以在任意的半导体衬底上实施一次性编程器件。例如，一次性编程器件100可以实施在硅衬底（例如，具有p或n掺杂）、硅或碳化硅衬底上的外延层（例如，具有n或p掺杂），或绝缘衬底上的硅上。
例如，独立于所使用的半导体技术和/或半导体衬底，场效应半导体晶体管包括相同的基本元件。这些可以是包含第一导电类型（n或p，使用相应的掺杂剂类型）的源极区130、包含相同的第一导电类型（n或p）的漏极区120、布置在源极区130和漏极区120之间的沟道区140、以及包含相反于第一导电类型的第二导电类型（p或n）的本体区，和布置在沟道区140顶部上的栅极110。本体区布置为使得p-n结形成在本体区和源极区130之间以及本体区和漏极区120之间。栅极110通过栅极110和沟道区140之间的栅极绝缘150与沟道区140之间电绝缘。沟道区140是接合或面向栅极绝缘的本体区的一部分，并且在场效应半导体晶体管的导通状态下形成导电沟道。换句话说，沟道区140可以是其中在晶体管的导通状态下沟道形成或建立的本体的一部分。
进一步地，场效应半导体晶体管可以是金属氧化物半导体晶体管，或使用通过栅极绝缘与半导体电绝缘的导电材料的另一种场效应晶体管。
栅极绝缘或栅极绝缘层150可以是栅极氧化物（例如，包含或由氧化硅组成）或高k材料层（例如，包含或由氧化铪组成）。栅极110和沟道区140之间的栅极绝缘可以包括恒定的厚度（忽略制造容差），从而可以使用标准栅极绝缘制造工艺（其也可以用于相同晶片上的其它晶体管）。
基于常用的制造工艺，该构造可以自动地获得，这是由于重掺杂的源极和漏极被栅极110所掩膜，从而例如沟道区140自动地位于源极区130和漏极区120之间以及栅极110的下面。
在该方式中，栅极110占用面积的形状也影响了沟道区140占用面积在相邻源极区130和漏极区120的方向上的形状。然而，尤其是沟道宽度（边界不邻接源极区130或漏极区120）可以不由栅极110的占用面积的形状决定。在一个实施例中，沟道区140在其余侧（不与漏极或源极区接合）处由浅沟槽隔离（STI）或场氧化层（FOX）所邻接。在该连接中，栅极110占用面积的形状是指与栅极氧化物150接触的栅极110的区域或表面的几何形状。相应地，沟道区140占用面积的形状是指与栅极氧化物150接触的沟道区140的区域或表面的几何形状。如所述的那样，栅极110占用面积的形状112可以自动地至少部分地影响沟道区140占用面积的形状（在与源极或漏极区的边界接合处）。然而，沟道区140的其余边界的形状还可以影响沟道区140内的电场强度。
栅极110或沟道区140成形为使得在场效应半导体晶体管的导通状态下达到临界电场。场效应半导体晶体管的导通状态表示这样一种状态，在该状态中向晶体管的源极、漏极、栅极和/或本体提供电压或电势，使晶体管处于导电状态（例如，导电沟道形成在沟道区中）。例如在数字电路中，这意味着栅极电压Vgs为高，漏极电压Vds也为高。根据所使用的制造一次性编程器件100的半导体技术，这些电压可以改变（例如，Vgs=Vvdd=Vvcc可以是5v、3.3v、2.5v或1.5v）。换句话说，在场效应半导体晶体管的导通状态下，与技术相关的常见电压被提供给晶体管的源极、漏极、栅极和本体。例如，可用或用于操作提供稳定晶体管功能的标准场效应半导体（例如，在相同的半导体晶片上制造的）的最大电压差（如上所述，例如，5v、3.3v、2.5v或1.5v）至多被用作达到导通状态的一次性编程器件100的场效应半导体晶体管的栅极/源极电压Vgs和漏极/源极电压Vds。
临界电场是这样的电场，如果它被提供给晶体管长于一段时间阈值，则电场强度至少引起场效应半导体晶体管的损坏（例如，大多数场效应半导体晶体管只在短时间内可抵抗该临界电场）。例如，临界电场可以取决于在其上制造晶体管的衬底或本体材料和/或取决于衬底或本体材料内的掺杂剂密度和掺杂剂分布。
例如，对于硅，要达到的临界电场是大于25V/μm（或大于30V/μm）。
由于损坏是为了编程一次性编程器件100，可以选择或设定预定的编程时间，从而使得达到临界电场足够的时间，以肯定或很可能导致场效应半导体晶体管的损坏。
例如，预定的编程时间被选择或固定在小于10s（或小于1s、小于10ms或小于1ms）。
由于栅极110和/或沟道区140占用面积的形状，在沟道区140、本体区或漏极区120的区域内达到临界电场。这意味着栅极110和/或沟道区140占用面积的形状影响了沟道区140内的电场，使得至少在沟道区140、本体区或漏极区120的一个点或区域中（不是整个沟道区、本体区或漏极区）到达临界电场。根据制造所用的技术和/或掺杂分布，在沟道区140、本体区或漏极区120中或在它们中的两者或全部中达到临界电场。在许多情况下，在沟道区140和漏极区120之间或本体区和漏极区120之间的边界处达到临界电场。换句话说，栅极110和/或沟道区140的占用面积的形状112被设计或配置为在沟道区140内引起不均匀的电场，从而在晶体管导通状态下，在沟道区140、本体区或漏极区120的子区域中达到临界电场。然而，晶体管的结构特征或进一步附加或可选效果可以促进临界电场的形成。
临界电场在该预定的编程时间后引起了晶体管的沟道区或本体区和漏极区之间的p-n结的损坏（例如，取决于使用的半导体技术或掺杂剂分布），或引起晶体管栅极氧化物的损坏。p-n结的损坏意味着在晶体管关断状态下，沟道区或本体区和漏极区之间产生的关断状态电流或泄漏电流增大。类似地，栅极氧化物的损坏意味着漏极区120与栅极110之间产生的关断状态电流或泄漏电流增大。为了可靠地确定这一增加的关断状态电流或泄漏电流，在对一次性编程器件100进行编程之后，关断状态电流或泄漏电流可以比以前提高至少10x（或至少100x或至少1000x）。换句话说，例如，场效应半导体晶体管可以被构造为使得处于导通状态下至少预定编程时间之后的关断状态漏极电流比以前提高至少100x。当电势被施加到栅极110时，场效应半导体晶体管处于关断状态，使得晶体管处于非导通状态（例如，Vgs=0，Vds=Vdd或数字高位）。换句话说，施加到栅极110的电势切断了源极130和漏极120之间的电流（忽略剩余阻断电流）。
栅极110和/或沟道区140占用面积的形状可以用各种方法形成，或者可以包括多种几何形状，以便促使临界电场形成在沟道区140、本体区或漏极区120的区域内。例如，栅极110和/或沟道区140占用面积的形状可以包括沿着沟道区140的沟道宽度的一个或多个约束部或颈缩部，导致例如场效应半导体晶体管的源极区130和漏极区120之间的沟道长度变化。这种颈缩部或约束部可以位于面向漏极区120的栅极110的边缘处，或位于面向源极区130的栅极100的边缘处。这种颈缩部或约束部可以通过凹口来实现。这种凹口可以位于栅极110的源极边缘处和/或漏极边缘处。在面向漏极区120的栅极110的边缘处实现这种凹口可以足够，这是因为如果接近漏极区120处达到临界电场，p-n结或栅极氧化物可能更容易损坏。在图1A中已经示出了栅极110的示例，栅极110具有的占用面积形状包括在面向漏极区120的栅极的边缘处的这种凹口。在该示例中，沟道区140不包括额外的改变沟道宽度的约束部或颈缩部，这也是可能的。换句话说，可选地，栅极110占用面积的形状112包括在面向漏极区120的栅极110的边缘处的凹口，导致场效应半导体晶体管的沟道长度随着场效应半导体晶体管的沟道宽度变化，从而使得在接近构成最小沟道长度的凹口区域的沟道区140、本体区或漏极区120的区域内达到临界电场。进一步地，相比源极区域130，临界电场可以在达到时更接近漏极区120。凹口可以以各种方式成形。例如，凹口可以包括楔形形状、三角形形状、矩形形状、正方形形状、针状形状、多边形形状、半圆形形状或圆形形状（例如，图1A）。
图2示出了包括场效应半导体晶体管的一次性编程器件200的示例，场效应半导体晶体管具有栅极110，栅极110具有楔形形状或三角形形状的占用面积。在该示例中，示出了栅极114、漏极122和源极132的触点区域，以及具有本体触点区域262的本体触点区260。漏极区120、源极区130、本体触点区260以及栅极110下方的沟道区被浅沟槽隔离（STI）或场氧化物（FOX）包围。栅极氧化物（GOX）可以覆盖漏极区120、源极区130和除了触点区域之外的本体触点区域260，尽管其可能足以在沟道区140和栅极110之间实现栅极氧化物。在该示例中，示出了n-MOS晶体管。在这种情况下，漏极区120和源极区130可以包括重n-掺杂（n++），本体触点区260可以包括重p-掺杂（p++）。类似地，也可以实施p-MOS晶体管。
在该示例中，设置在沟道区上方的栅极占用面积包括基本上矩形的形状，其在面向漏极区120的栅极110的边缘处具有凹口。根据沟道的长度和宽度，形状也可以是基本上方形的，其在面向漏极区120的栅极110的边缘处具有凹口。然而，栅极110的占用面积也可以包括其它几何形状，其在面向漏极区120的栅极110的边缘处具有凹口（或者还附加地或可替换地，其在面向源极区的栅极的端部处具有凹口）。
根据所描述的概念，一次性编程器件100、200可以被制造成具有任意的宽度。然而，一次性编程器件可以被制造成非常节省空间的方式。图2中，示出了一次性编程器件200具有两个相邻的源极122、漏极132和本体262的触点区域。可替换地，一次性编程器件的宽度可以进一步减小，从而源极、漏极和本体每一个仅通过一个触点区域相连接。
可替换地，可以制造具有更大宽度和更多触点区域的一次性编程器件。在这种情况下，源极、漏极和本体的触点可靠性可以增加。进一步地，可以更快和/或更容易地达到临界电场，这是因为源极和/或漏极能够提供更多的电荷载流子。图3示出了一次性编程器件300的示例，其具有源极130和漏极120的三个触点区域。其他的结构特征类似于图2中所示的一次性编程器件，以及图1A和1B中描述的概念。但是，在该示例中，本体触点区260可以远离源极区130和漏极区120，使得本体电阻增加，在下文中将对此进行解释。一次性编程器件300被制造在p-本体上，并且例如栅极110包括例如n-多晶硅。
进一步地，达到临界电场的沟道区、本体区或漏极区的区域370是由虚线的圆圈表示。进一步，示出了电子从源极区130移动到达到临界电场的沟道区、本体区或漏极区的区域370的一些示例路径。如图所示，可以在接近或围绕构成最小沟道长度的凹口区域达到临界电场，因为这是电子通过沟道区到漏极区120的最短路径。在图3的示例中，最小沟道长度由凹口的顶端所形成。
可选地，附加地或者可替换地，沟道区140占用面积的形状可以包括变化的宽度。例如，沟道区140可以减小从源极区130到沟道区140达到临界电场的区域的宽度。
换句话说，沟道区140占用面积的形状可以包括变化的宽度，导致变化的沟道宽度，从而使得在面向源极区130的栅极110的边缘处的沟道区的宽度大于达到临界电场的沟道区140、本体区或漏极区120的区域的宽度。以这种方式，可以从宽的源极区提供电荷载流子，然而所有这些电荷载流子必须通过沟道区的狭窄部分140，这增加了狭窄区处的电场。漏极区120可以与临界电场区域处的沟道区140一样窄。可替换地，漏极区120可以在向着漏极120的触点区122的方向上扩展，例如如图4所示。一次性编程器件400在图4中示出了栅极110和沟道区的组合，栅极110具有包括凹口的占用面积形状，沟道区具有从源极区120到达到临界电场的区域减小的宽度。沟道区可以通过使用许多种不同的形状而变窄。例如，沟道区的宽度可包括漏斗形锥度，从面向源极区130的栅极110的边缘到沟道区达到临界电场的区域逐渐变细，如图4所示。可选地或附加地，漏极区120可以在漏极区120的触点区域122的方向上扩展其宽度，如上所述。以这种方式，更多的触点区域122可以被制造用于漏极120，从而可以实现可靠的触点。这种结构（开始于源极的有源区域缩小其在沟道区的宽度，并在漏极区中扩展）可称为马钱子结构。图4中所示的一次性编程器件400的进一步的结构方面类似于图2和3所示的示例中的相应特征和图1A和1B中所述的概念。
可选地或附加地，通过激发或激励附加电流通过建立在一次性编程器件的场效应半导体晶体管的源极区120、漏极区120与本体触点之间的寄生双极晶体管，从而形成临界电场。这种附加形成的寄生双极晶体管对于常规的标准场效应半导体晶体管（设计为提供稳定的晶体管功能）是不期望的，并且通常使用大量的努力来抑制这种双极效应。然而，对于一次性编程器件，这种双极效应可能具有积极影响。
图6中示出了可能的一次性编程器件600的示意性横截面图，其示出了在n沟道MOS晶体管的导通状态下形成的寄生NPN型双极晶体管。该晶体管被制造在p-本体660上，并包括重n掺杂漏极区620、高n掺杂的源极区630、重p掺杂的本体触点区664和p掺杂的沟道区。例如，沟道区和栅极610之间的栅极氧化物650包括2.2nm的厚度（作为对于一些半导体技术的可能的示例）。栅极610可以包括由硅化钴（CoSi2）层覆盖的n型多晶硅层。栅极氧化物650和栅极610是以多层、绝缘间隔物670（例如包括TEOS、原硅酸四乙酯）作为边界。在间隔物670下方，源极区630和漏极区620包括轻掺杂的源极扩展部（LDD，n-）680。例如，漏极区620、源极区630和本体触点区664可以由硅化钴所覆盖，以允许可靠的欧姆触点（例如，通过钨触点）。例如，源极区630通过浅沟槽隔离（STI）与本体触点区664隔开，漏极区620通过STI或FOX与另一有源区域隔开。
进一步，图6示出了漏极区620、源极区630和本体触点区域664之间的寄生NPN双极晶体管。在该示例中，漏极区620代表集电极，源极区630代表发射极，本体触点区664代表双极晶体管的基极。通过实施更高的电阻性连接到本体触点区664，可以促进通过这个双极效应的电流增大。也在图6中示出的正电荷载流子（空穴）可以建立显著的基极电流。进一步，基极和集电极之间的二极管以及基极和集电极之间的电容在图6中示出。
图6可以是OTP-MOS编程原理的说明，其通过碰撞电离、雪崩和/或热破坏来破坏（合金化）漏极和本体（或沟道）之间的p-n结。
如上所述，一些参数可以促进双极晶体管对临界电场的产生的影响力。例如，一个参数可以是本体连接的电阻。因此，可选地或附加到上述的一个或多个方面，场效应半导体晶体管的本体连接可以被构造为使得在场效应半导体晶体管的导通状态下，漏极区和沟道区或本体区之间的栅极氧化物或p-n结被损坏之前，在源极区、漏极区和本体触点之间形成的寄生双极晶体管贡献了至少10%（或至少5%、至少20%、至少30%、至少40%或至少50%）的总漏极电流（穿过漏极触点的电流总和）。
例如，与标准场效应半导体晶体管相比，这可通过增加沟道区和本体触点之间的电阻来完成。换句话说，一次性编程器件的场效应半导体晶体管和提供稳定晶体管功能的标准场效应半导体晶体管（例如，提供功能几乎直到相对应电路的预测寿命并经过大量的切换周期）可以制造在共同的或者相同的半导体晶片上。在该连接中，标准场效应半导体晶体管的本体连接和一次性编程器件的场效应半导体晶体管的本体连接可以被构造成使得标准场效应半导体晶体管包括比一次性编程器件的场效应半导体晶体管至少更低10x（或5x、20x、50x、100x或更多）的到本体触点（例如，最靠近MOS晶体管的本体触点）的最小电阻。这可以以各种方式实现。例如，场效应半导体晶体管的本体触点（例如最靠近的本体触点）可以显著更远于标准场效应半导体晶体管的本体触点。
可替换地、附加地或者可选地，到一次性编程器件的场效应半导体晶体管的本体的本体触点可以完全省略，使得一次性编程器件的场效应半导体晶体管所位于的井是电浮动的（例如，包括未限定的电势，其取决于处于工作状态的周围结构的电势）。换句话说，一次性编程器件的场效应半导体晶体管可以制造在井内（根据p或n井内的晶体管种类），从而在井周围的半导体形成p-n结。该井形成了场效应半导体晶体管的本体，并且可以浮动（不需要欧姆触点到一次性编程器件的工作状态下的限定的电势），导致相比于连接到限定电势的井的大的本体电阻（例如至少10x更大、20x更大、50x更大，100x更大或更多）。
可选地，可替换地或附加地，对于一次性编程器件的场效应半导体晶体管，轻掺杂的漏极注入和/或晕环注入也可以省去，以便导致促进的寄生双极晶体管的影响。换句话说，可替换地、可选地或附加到上述方面中，一次性编程器件的场效应半导体晶体管和提供稳定晶体管功能的标准场效应半导体晶体管可以制造在共同或相同的半导体晶片上，并且标准场效应半导体晶体管可以包括重掺杂的漏极区和沟道区之间的轻掺杂的漏极注入，而对于一次性编程器件的场效应半导体晶体管，轻掺杂的漏极注入被省去。
进一步，可选地，附加地或可替换到上述方面，一次性编程器件的场效应半导体晶体管和提供稳定晶体管功能的标准场效应半导体晶体管可以制造在共同或相同的半导体晶片上，并且标准的场效应半导体晶体管可以包括晕环注入，而对于一次性编程器件的场效应半导体晶体管，晕环注入被省去。
图5示出了一次性编程器件的电气特性的示例，其示出了有源寄生NPN双极晶体管的影响。该图示出了漏极和源极之间的电压Vds增大期间的漏极和源极之间的电流Ids，而且栅极所在的电势表示数字高电平（尽管一次性编程器件也可以是模拟器件或可以用于模拟电路中），导致晶体管的导通状态。该特性表示了碰撞电离开始于沟道区中，其电压为漏源极电压Vds的高电平电压的大约三分之二，并且由有源寄生NPN双极晶体管促进发生雪崩，导致沟道区或本体区和漏极区之间的栅极氧化物或p-n结被写入或损坏，与标准场效应半导体晶体管相比，漏源极电流Ids>>>显著更大。
图5示出了就OTP-MOS的输出特性方面的OTP-MOS编程原理，其中Vgs=V_high，Vds=V_high和Ids=高，这是因为局部雪崩发生。
如已经提到的，由于栅极或沟道区的占用面积形状，一次性编程器件的编程可以用已经在晶片上可用的电压来实现。例如，用于产生损坏漏极区和沟道区之间的p-n结的栅极氧化物的更高电压的附加电荷泵可能不是必要的。换句话说，可选地、附加地或可替换到上述的一个或多个方面，一次性编程器件的场效应半导体晶体管和提供稳定晶体管功能的标准场效应半导体晶体管可以制造在共同或相同的半导体晶片上，并且一次性编程器件的场效应半导体晶体管可以被构造成使得通过使用最多的（达到最大）用于操作标准场效应半导体晶体可到达的或可使用的最大电压差，作为一次性编程器件的场效应半导体晶体管的栅极/源极电压和漏极/源极电压，从而能够达到或可以达到临界电场。以这种方式，可以避免额外的努力来实现一次性编程器件的电源电压。
漏极区和沟道区或本体区之间的p-n结或栅极氧化物的损坏导致漏极的关断电流或泄漏电流增大。这些电流可以由分析电路来感测或测量，以确定一次性编程器件是否已被编程。换句话说，一次性编程器件可以包括分析电路，其配置为感测场效应半导体晶体管的漏极电流。进一步地，分析电路可以将所感测的漏极电流与参考阈值漏极电流（指示场效应半导体晶体管在漏极区和沟道区或本体区之间具有无故障或未损坏的p-n结和栅极氧化物）相比较，从而一次性编程器件的状态信息（例如，已编程状态或者未编程状态）可被获得。以这种方式，由一次性编程器件存储的信息可以很容易地读出。
一些实施例涉及一次性编程器件，包括场效应半导体晶体管，其被构造成使得在场效应半导体晶体管的导通状态下，在场效应半导体晶体管的沟道区、本体区或漏极区的区域内达到临界电场，导致了预定编程时间之后场效应半导体晶体管的沟道区或本体区和漏极区之间的p-n结的损坏。
以这种方式，可以基于另一物理原理实现一次性编程器件，即损坏沟道区或本体区和漏极区之间的p-n结。以这种方式，可通过标准MOS制造工艺制造的场效应半导体晶体管结构可用于制造一次性编程器件。
一次性编程器件还包括对应于所描述概念的一个或多个方面或上述实施例中其中之一的附加的、可选的特征。
图7示出了根据实施例的半导体器件700的示意性俯视图。半导体器件700包括至少一个提供稳定晶体管功能的标准场效应半导体晶体管740（例如，金属氧化物半导体晶体管或另一场效应晶体管），以及一次性编程器件720的阵列730，每个包括制造在共同的或者相同的半导体晶片710上的场效应半导体晶体管。每个一次性编程器件720的场效应半导体晶体管可以包括：包含第一导电类型（n或p掺杂）的源极区、包含第一导电类型的漏极区、沟道区和栅极。沟道区位于源极区和漏极区之间并且包含第二导电类型（p或n掺杂），从而使得p-n结形成在沟道区和源极区之间以及沟道区和漏极区之间。附加地，场效应半导体晶体管的本体区包含第二导电类型。进一步，栅极被布置在沟道区的顶部上，并通过栅极和沟道区之间的栅极氧化物与沟道区电绝缘。场效应半导体晶体管的栅极包括在面向漏极的栅极的边缘处的凹口，导致场效应半导体晶体管的沟道长度随着场效应半导体晶体管的沟道宽度变化，从而使得在场效应半导体晶体管的导通状态下，在场效应半导体晶体管的沟道区的区域内达到临界电场，导致了预定编程时间之后场效应半导体晶体管的栅极氧化物的损坏，或导致了场效应半导体晶体管的沟道区或本体区和漏极区之间的p-n结的损坏。进一步，标准场效应半导体晶体管的本体连接和一次性编程器件720的场效应半导体晶体管的本体连接被构造为使得，标准场效应半导体晶体管740包括比相应一次性编程器件720的场效应半导体晶体管小至少10x的到本体触点的最小电阻。
进一步地，可选地，半导体器件可以包括分析电路750，其被配置成感测每个一次性编程器件720的场效应半导体晶体管的漏极电流，如上所述。
进一步地，半导体器件700可以包括对应于所描述概念的一个或多个方面或上述实施例其中之一的附加的可选特征。
一些实施例涉及一种操作根据上述一个实施例的概念构造的一次性编程器件的方法。该方法包括通过在导通状态下移动场效应半导体晶体管经过预定编程时间而对一次性编程器件进行编程。
进一步，所述方法可以包括对应于所描述概念的一个或多个方面或上述实施例其中之一的附加的可选动作。
图8示出了根据实施例的用于制造一次性编程器件的方法800的流程图。该方法800包括提供半导体衬底810（例如，具有基极掺杂的硅衬底，或顶部具有外延层的硅衬底）并且根据上述概念制造一次性编程器件820。
方法800可以包括对应于所描述概念的一个或多个方面或上述实施例其中之一的另外的附加的可选特征。
根据本发明的一些实施例涉及基于抗熔合物理原理的一次性编程器件（OTP）。在这一点上，例如，不（仅）使用氧化物分解或二极管击穿，MOS晶体管（也称为OTP-MOS）的漏极-源极/本体距离也可以通过设计或内嵌的碰撞电离带入到低欧姆状态。基本上，可以使用基于具有漏极D、栅极G、源极S和本体B的MOS晶体管的器件结构作为电连接。这种OTP-MOS-晶体管在未编程状态下（在Vgs=0时处于关断状态）可以是不导电的（关闭，Ids=0A或小于1pA，小于1fA还是小于1nA，这取决于所使用的半导体技术）。在已编程状态下（在Vgs=0时处于关断状态），OTP-MOS-晶体管可以是低欧姆导电的（泄漏，Ids＞0A，大于μA，＞1mA，这取决于所使用的芯片技术或半导体技术）。
在OTP编程期间，物理背景的一些方面是，OTP-MOS-晶体管变为导通状态（例如，Vgs=Vvdd=Vvcc，具有例如5V、3.3V、2.5V，1.5V，这取决于所使用的芯片技术或半导体技术，数字上意味着Vgs=高）。进一步地，OTP-MOS的漏极触点可以连接到低欧姆Vvdd供电的脉冲源（例如，开关电流源），从而使得OTP-MOS晶体管从Ron区域（Vds<<<）移动到线性（Vdss>>>）。在这种情况下，OTP-MOS工作在高Vds和高Vgs的电压，此时离开了安全工作区域（SOA），以达到由所提出的OTP-MOS构造所引起的破坏性的高漏极电流Ids。在该操作模式中，劣化或破坏对于标准MOS晶体管是不期望的（相比于对于一次性编程器件的这种期望效果而言），从而标准晶体管使用例如均匀沟道结构、用于避免漏极区内碰撞电离的特定区域（例如，轻掺杂漏极LDD，晕环注入或漂移路径实施方式），和/或低欧姆本体连接，以避免寄生双极效应。在OTP-MOS，破坏是通过高局部功率耗散（P=V*I）来完成，这导致在脉冲碰撞时间期间的能量吸收，其后果是破坏温度增加。这种局部破坏可以具有如下效果，即漏极和本体（或沟道区）之间的p-n结在关断的OTP-MOS状态下形成导电连接（泄漏或短路）。
OTP-MOS晶体管可以包括特定构造（布局）。OTP-MOS晶体管可以通过经改进的漏极区形状而不同于标准的MOS晶体管（例如，由栅极占用面积的经改进形状引起的），举例来说如图1A、2、3和4中所示。这种修改可以被完成，以便能够有意识地通过设计人工漏极电流集中器（具有所提出的占用面积形状的栅极或沟道区）使SOA性能恶化，从而产生碰撞电离中心。
通过使用典型的漏极电源电压的装置，在碰撞电离中心应当非常快速地达到临界电场强度（在硅中约30V/μm），这导致电子空穴对的产生和雪崩效应。在下文中，寄生横向双极晶体管可以在MOS沟道中被激活，以造成漏极电流的人为增大。附加地，本体地带的浓度（掺杂剂浓度）可以减小，从而使得可以实现在OTP-MOS沟道内改进地激活寄生双极晶体管，以增加破坏行为。
器件结构可以基于标准的MOS晶体管。所提出的MOS晶体管（OTP-MOS）可用作抗熔合结构，以永久地、安全地和高度可靠地写入或存储非易失性信息（高/低=高欧姆/低欧姆）。编程=抗熔合=写入可能发生在短期接通OTP-MOS，然后通过在p-n结的一点处的漏极电流的极限浓度损坏（合金化）漏极-本体结。OTP-MOS晶体管的特征在于漏极区从沟道方向上的触头连接逐渐变小（由凹口的栅极导致），所以形成类似于楔形的形状（其可以是凸或凹），在晶体管接通之后的编程过程期间这可能导致极高的局部漏极电流密度。由于高电流浓度，可以产生电子空穴对，其可以通过碰撞电离导致雪崩效应，并且由于随后形成热点可以产生漏极-本体-p-n结的损坏。因此，OTP-MOS晶体管在编程后不能再充分地关断。在信息读出期间，关断状态下的OTP-MOS-晶体管的漏极电流值可由分析电路分析，以便确定晶体管是否已被编程。在一点上，高漏极电流表示编程。
如已经提到的，图1A、2、3和4示出了OTP-MOS结构被操作为抗熔合元件的示例。例如，图2示出了OTP-MOS，其也可以被称为凹口-MOS，在多晶（多晶硅）栅极处具有凹口，用于实现楔形漏极尖端。
进一步，图3示出了这种凹口-MOS的示例，其在多晶硅栅极处具有凹口，也用于实现楔形漏极尖端。进一步，可以看见在漏极尖端处的电子电流的点状浓度（由于碰撞电离的热点）。
如已经提到的，图4示出了马钱子-MOS的示例，在多晶硅栅极处具有凹口，用于实现楔形漏极尖端。由源极侧主要提供的电子电流在漏极尖端的方向上被集中为漏斗形。
OTP-MOS的另一实施例可以基于MOS-结构，例如其是根据resurf原理（降低表面场强）构造为具有漂移路径、所谓的漏极延伸部。在漏极侧的漂移路径在沟道方向上可以被构造为楔形。进一步地，设置在下方的本体地带可以实施为高欧姆，以便更容易地激活寄生双极晶体管。
实施例还可以提供一种具有程序代码的计算机程序，当计算机程序在计算机或处理器上执行时，用于执行上述方法中的一种。本领域的技术人员将容易认识到，各种上述方法的步骤可以由编程的计算机执行。在此，一些实施例也旨在涵盖程序存储设备，例如，数字数据存储介质，其是机器或计算机可读的和编码的机器可执行或指令的计算机可执行程序，其中所述指令执行上述方法的一些或所有动作。所述程序存储设备可以是例如数字存储器、诸如磁盘和磁带的磁存储介质、硬盘驱动器，或光学可读数字数据存储介质。这些实施例还旨在涵盖编程以执行上述方法的动作的计算机，或（场）可编程逻辑阵列（（F）PLA）或（场）可编程门阵列（（F）PGA），其被编程以执行上述方法的动作。
说明书和附图仅用来说明本发明的原理。因此应当明白，本领域技术人员将能够设计出各种安排，它们尽管没有在这里明确描述或示出，但是体现了本发明的原理并被包括在其精神和范围内。此外，本文叙述的所有示例明确地仅仅主要用于示教目的，以帮助读者理解本发明的原理和发明者为促进本领域所提供的理念，并且应被解释为不限于这样具体叙述的示例和条件。此外，这里引用原理、概念和本发明实施例的所有描述，以及其特定示例，意图包括其等同物。
表示为“装置用于…”（完成某一功能）的功能模块应该理解为包括被分别配置为执行某一功能的电路的功能模块。因此，“用于某物的装置”也可以理解为“被配置成或适于某物的装置”。因此，配置来执行某一功能的一种装置不意味着这种装置（在给定的时刻）一定要执行所述功能。
图中所示的各种元件的功能，包括标记为“装置”、“用于提供传感器信号的装置”、“用于产生传输信号的装置”等的任何功能模块，可以通过使用专用硬件提供，例如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等，以及能够与适当软件相关联地执行软件的硬件。此外，本文描述为“装置”的任何实体可以对应于或被实现为“一个或多个模块”，“一个或多个器件”，“一个或多个单元”等。当由处理器提供时，功能可以由单个专用处理器、由单个共享处理器、或由多个单独的处理器提供，其中一些可以是共享的。此外，明确使用的术语“处理器”或“控制器”不应理解为专指能够执行软件的硬件，而是可以隐含地包括但不限于数字信号处理器（DSP）硬件、网络处理器、专用集成电路（ASIC）、现场可编程门阵列（FPGA）、用于存储软件的只读存储器（ROM），随机存取存储器（RAM）以及非易失性存储器。传统和/或常规的其他硬件也可以包括在内。
本领域技术人员应该理解的是，本文的任何模块图表示体现本发明原理的说明性电路的概念图。类似地，应该理解的是，任何流程图表、流程图、状态转移图、虚拟代码等表示各种过程，所述过程可以基本上被表示在计算机可读介质中，并因此被计算机或处理器执行，无论这样的计算机或处理器是否被明确示出。
此外，以下权利要求在此结合到具体实施方式中，其中每个权利要求可以独立地作为单独的实施例。尽管每个权利要求可以独立地作为单独的实施例，应该注意，虽然在权利要求中从属权利要求可以引用一项或多项其它权利要求的特定组合，但是其它实施例也可包括从属权利要求与每个其他从属权利要求的主题的组合。本文提出了这种组合，除非说明特定组合不是预期的。此外，它还旨在将权利要求的特征包括在任何其它独立权利要求中，即使这个要求不直接从属于独立权利要求。
还应当注意，在说明书或权利要求书中所公开的方法可以通过器件来实现，该器件具有用于执行这些方法的每个相应动作的装置。
进一步，需要理解的是，在说明书或权利要求中公开的多个动作或功能的内容不能被理解成是特定的顺序。因此，多个动作或功能的内容将不限制为特定的顺序，除非由于技术原因这些动作或功能是不能相互转换的。此外，在一些实施例中，单个动作可包括或可被分解成多个子动作。这种子动作可以被包括并成为该单个动作内容的一部分，除非明确地排除。

Claims (19)

1.一种一次性编程器件，包括场效应半导体晶体管，其中所述场效应半导体晶体管的栅极或沟道区包括如下占用面积的形状，由于所述占用面积的形状使得在所述场效应半导体晶体管的导通状态下，在所述场效应半导体晶体管的沟道区、本体区或漏极区的区域内达到临界电场，导致预定编程时间之后所述场效应半导体晶体管的栅极绝缘的损坏，或导致所述场效应半导体晶体管的所述沟道区或所述本体区和所述漏极区之间的p-n结的损坏。
2.根据权利要求1所述的一次性编程器件，其中所述栅极的所述占用面积的所述形状包括在所述栅极的面向所述漏极区的边缘处的凹口，导致所述场效应半导体晶体管的沟道长度随着所述场效应半导体晶体管的沟道宽度而变化，从而使得在接近于构成最小沟道长度的所述凹口的区域的所述沟道区、所述本体区或所述漏极区的区域内达到临界电场。
3.根据权利要求2所述的一次性编程器件，其中所述凹口包括楔形形状、三角形形状、矩形形状、正方形形状、针状形状、多边形形状、半圆形形状或圆形形状。
4.根据权利要求2所述的一次性编程器件，其中所述栅极的所述占用面积限定位于所述沟道区上方的所述栅极的区域，其通过所述栅极绝缘与所述沟道区绝缘，其中所述栅极的所述占用面积包括除了所述栅极的面向所述漏极区的所述边缘处的所述凹口之外的基本上矩形或方形的形状。
5.根据权利要求1所述的一次性编程器件，其中所述沟道区的所述占用面积包括变化的宽度，导致变化的沟道宽度，其中所述栅极的面向所述源极区的边缘处的所述沟道区的宽度大于达到所述临界电场的所述沟道区或所述本体区的区域的宽度。
6.根据权利要求5所述的一次性编程器件，其中所述沟道区的宽度包括漏斗形，从所述栅极的面对所述源极区的所述边缘向达到所述临界电场的所述沟道区、所述本体区或所述漏极区的所述区域逐渐变细成漏斗形。
7.根据权利要求1所述的一次性编程器件，其中所述场效应半导体晶体管被构造为使得处于导通状态下至少经过所述预定编程时间之后的截止状态漏极电流比所述预定编程时间之前的截止状态漏极电流高至少100倍。
8.根据权利要求1所述的一次性编程器件，其中所述场效应半导体晶体管包括：
包括第一导电类型的源极区；
包括所述第一导电类型的所述漏极区；
布置在所述源极区和所述漏极区之间的所述沟道区，以及包括第二导电类型的本体区，从而使得p-n结形成在所述本体区与所述源极区之间以及所述本体区和所述漏极区之间；以及
布置在所述沟道区顶部上的栅极，其中所述栅极通过所述栅极与所述沟道区之间的栅极绝缘而与所述沟道区电绝缘。
9.根据权利要求8所述的一次性编程器件，其中所述场效应半导体晶体管被制造在包括所述第二导电类型的井内，从而在所述井周围的半导体形成p-n结，其中所述井形成了所述场效应半导体晶体管的所述本体区，其中所述井是电浮动的，导致相比于连接到限定的电势的类似井的高本体电阻。
10.根据权利要求1所述的一次性编程器件，其中所述场效应半导体晶体管的本体连接被构造为使得在所述沟道区或所述本体区和所述漏极区之间的所述栅极绝缘或所述p-n结被损坏之前，在所述场效应半导体晶体管的所述导通状态下，在源极区、所述漏极区和它们之间的所述本体区之间形成的寄生双极晶体管贡献至少10%的总漏极电流。
11.根据权利要求1所述的一次性编程器件，其中所述一次性编程器件的所述场效应半导体晶体管和提供稳定晶体管功能的标准场效应半导体晶体管被制造在共同的半导体晶片上，其中所述一次性编程器件的所述场效应半导体晶体管被构造为通过将对于操作所述标准场效应半导体晶体可用的至高最大电压差，使用为所述一次性编程器件的所述场效应半导体晶体管的栅极/源极电压和漏极/源极电压，而使得所述临界电场可到达。
12.根据权利要求1所述的一次性编程器件，其中所述一次性编程器件的所述场效应半导体晶体管和提供稳定晶体管功能的标准场效应半导体晶体管被制造在共同的半导体晶片上，其中所述标准场效应半导体晶体管包括在重掺杂的漏极区和沟道区之间的轻掺杂的漏极注入区，并且其中对于所述一次性编程器件的所述场效应半导体晶体管，类似的轻掺杂的漏极注入被省去。
13.根据权利要求1所述的一次性编程器件，其中所述一次性编程器件的所述场效应半导体晶体管和提供稳定晶体管功能的标准场效应半导体晶体管被制造在共同的半导体晶片上，其中所述标准场效应半导体晶体管包括在所述漏极区和所述本体区之间的晕环注入区，并且其中对于所述一次性编程器件的所述场效应半导体晶体管，类似的晕环注入区被省去。
14.根据权利要求1所述的一次性编程器件，其中所述一次性编程器件的所述场效应半导体晶体管和提供稳定晶体管功能的标准场效应半导体晶体管被制造在共同的半导体晶片上，其中所述标准场效应半导体晶体管的本体连接和所述一次性编程器件的所述场效应半导体晶体管的本体连接被构造为使得所述标准场效应半导体晶体管包括低于所述一次性编程器件的所述场效应半导体晶体管至少10倍的到本体触点的电阻。
15.根据权利要求1所述的一次性编程器件，其中进一步包括分析电路，所述分析电路被配置为感测所述场效应半导体晶体管的漏极电流，并且将所感测的所述漏极电流与参考阈值漏极电流进行比较，从而基于比较结果获得所述一次性编程器件的状态信息。
16.根据权利要求1所述的一次性编程器件，其中所述临界电场大于25V/μm。
17.根据权利要求1所述的一次性编程器件，其中所述预定编程时间小于10s。
18.一种一次性编程器件，包括场效应半导体晶体管，其中所述场效应半导体晶体管被构造为使得在所述场效应半导体晶体管的导通状态下，在所述场效应半导体晶体管的沟道区、本体区或漏极区的区域内达到临界电场，导致所述场效应半导体晶体管的所述沟道区或所述本体区和所述漏极区之间的p-n结在预定编程时间之后损坏。
19.一种半导体器件，包括至少一个提供稳定晶体管功能的标准场效应半导体晶体管以及一次性编程器件的阵列，每个一次性编程器件包括在共同的半导体晶片上制造的场效应半导体晶体管，其中每个一次性编程器件的所述场效应半导体晶体管包括：
包括第一导电类型的源极区、
包括第一导电类型的漏极区、
布置在所述源极区和所述漏极区之间的沟道区，以及包含第二导电类型的本体区，从而使得p-n结形成在所述本体区和所述源极区之间以及所述本体区和所述漏极区之间；以及
布置在所述沟道区顶部上的栅极，其中通过所述栅极和所述沟道区之间的栅极绝缘将所述栅极与所述沟道区电绝缘，
其中所述场效应半导体晶体管的所述栅极包括在所述栅极的面向所述漏极的边缘处的凹口，所述凹口导致所述场效应半导体晶体管的所述沟道长度随着所述场效应半导体晶体管的沟道宽度而变化，使得在所述场效应半导体晶体管的导通状态下，在所述场效应半导体晶体管的所述沟道区、所述本体区或所述漏极区的区域内达到临界电场，导致预定编程时间之后所述场效应半导体晶体管的所述栅极绝缘的损坏，或者导致所述场效应半导体晶体管的所述沟道区或所述本体区和所述漏极区之间的p-n结的损坏，
其中所述标准场效应半导体晶体管的本体连接和所述一次性编程器件的所述场效应半导体晶体管的本体连接被构造为使得，所述标准场效应半导体晶体管包括低于相应的所述一次性编程器件的所述场效应半导体晶体管至少10倍的到本体触点的最小电阻。
CN201410060390.1A 2013-02-21 2014-02-21 一次性编程器件和半导体器件 Pending CN104009039A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/772,409 2013-02-21
US13/772,409 US9761595B2 (en) 2013-02-21 2013-02-21 One-time programming device and a semiconductor device

Publications (1)

Publication Number Publication Date
CN104009039A true CN104009039A (zh) 2014-08-27

Family

ID=51350594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410060390.1A Pending CN104009039A (zh) 2013-02-21 2014-02-21 一次性编程器件和半导体器件

Country Status (2)

Country Link
US (1) US9761595B2 (zh)
CN (1) CN104009039A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221353A (zh) * 2016-03-21 2017-09-29 爱思开海力士有限公司 采用横向双极结型晶体管的反熔丝非易失性存储器件
CN109103189A (zh) * 2018-07-11 2018-12-28 上海华虹宏力半导体制造有限公司 由n型电容耦合晶体管构成的一次可编程器件
CN111430349A (zh) * 2020-04-29 2020-07-17 合肥晶合集成电路有限公司 一种半导体结构及其制造方法
CN112271212A (zh) * 2020-10-23 2021-01-26 苏州浪潮智能科技有限公司 一种场效应晶体管模组及场效应晶体管模组的设计方法
TWI718861B (zh) * 2020-02-04 2021-02-11 億而得微電子股份有限公司 低電壓反熔絲元件
CN112951831A (zh) * 2019-11-26 2021-06-11 补丁科技股份有限公司 反熔丝一次性可编程存储器单元以及相关阵列结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3036530B1 (fr) * 2015-05-19 2018-03-02 Stmicroelectronics Sa Procede de realisation de cellules memoires du type a programmation unique comportant des condensateurs mos et circuit integre correspondant
US10224278B2 (en) * 2016-09-01 2019-03-05 Kabushiki Kaisha Toshiba Semiconductor device with anti-fuse component including electrode over corner of insulating member
US10325991B1 (en) * 2017-12-06 2019-06-18 Nanya Technology Corporation Transistor device
FR3091017A1 (fr) * 2018-12-21 2020-06-26 Stmicroelectronics Sa Mémoire de puce électronique
FR3091019B1 (fr) 2018-12-21 2021-05-07 St Microelectronics Sa Mémoire de puce électronique
US11183258B1 (en) 2020-12-07 2021-11-23 Semiconductor Components Industries, Llc Circuit and method for programming a one-time programmable memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229733B1 (en) * 1999-03-24 2001-05-08 Texas Instruments Incorporated Non-volatile memory cell for linear mos integrated circuits utilizing fused mosfet gate oxide
CN101236956A (zh) * 2007-01-12 2008-08-06 国际商业机器公司 用于感测集成电路互补熔丝装置中的信号的方法
US20080315268A1 (en) * 2007-06-21 2008-12-25 Gigadevice Semiconductor Inc. Methods and Apparatus for Semiconductor Memory Devices Manufacturable Using Bulk CMOS Process Manufacturing
US7876615B2 (en) * 2007-11-14 2011-01-25 Jonker Llc Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data
CN102376358A (zh) * 2010-08-11 2012-03-14 庄建祥 电子系统、反熔丝记忆体元件及其提供方法
US8313987B2 (en) * 2004-05-06 2012-11-20 Sidense Corp. Anti-fuse memory cell

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634929A (en) 1968-11-02 1972-01-18 Tokyo Shibaura Electric Co Method of manufacturing semiconductor integrated circuits
US5272101A (en) 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5451799A (en) * 1992-12-28 1995-09-19 Matsushita Electric Industrial Co., Ltd. MOS transistor for protection against electrostatic discharge
US6515344B1 (en) * 1999-10-28 2003-02-04 Advanced Micro Devices, Inc. Thin oxide anti-fuse
US6630724B1 (en) * 2000-08-31 2003-10-07 Micron Technology, Inc. Gate dielectric antifuse circuits and methods for operating same
JP2002222944A (ja) * 2001-01-26 2002-08-09 Kitakiyuushiyuu Techno Center:Kk 半導体素子
US6584029B2 (en) * 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6940751B2 (en) * 2002-04-26 2005-09-06 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US7511982B2 (en) * 2004-05-06 2009-03-31 Sidense Corp. High speed OTP sensing scheme
US7402855B2 (en) 2004-05-06 2008-07-22 Sidense Corp. Split-channel antifuse array architecture
US7805687B2 (en) * 2005-05-05 2010-09-28 Alpha & Omega Semiconductor, Ltd. One-time programmable (OTP) memory cell
US7553704B2 (en) * 2005-06-28 2009-06-30 Freescale Semiconductor, Inc. Antifuse element and method of manufacture
US7939861B2 (en) * 2007-02-02 2011-05-10 Synopsys, Inc. Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths
US7825479B2 (en) * 2008-08-06 2010-11-02 International Business Machines Corporation Electrical antifuse having a multi-thickness dielectric layer
WO2011050464A1 (en) * 2009-10-30 2011-05-05 Sidense Corp. Twin well split-channel otp memory cell
FR2957457B1 (fr) * 2010-03-11 2013-03-01 St Microelectronics Sa Procede de fabrication d'un point memoire anti-fusible
DE112011105751T5 (de) * 2011-10-18 2014-09-18 Intel Corporation Antifuse-Element unter Verwendung von nicht-planarer Topologie

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229733B1 (en) * 1999-03-24 2001-05-08 Texas Instruments Incorporated Non-volatile memory cell for linear mos integrated circuits utilizing fused mosfet gate oxide
US8313987B2 (en) * 2004-05-06 2012-11-20 Sidense Corp. Anti-fuse memory cell
CN101236956A (zh) * 2007-01-12 2008-08-06 国际商业机器公司 用于感测集成电路互补熔丝装置中的信号的方法
US20080315268A1 (en) * 2007-06-21 2008-12-25 Gigadevice Semiconductor Inc. Methods and Apparatus for Semiconductor Memory Devices Manufacturable Using Bulk CMOS Process Manufacturing
US7876615B2 (en) * 2007-11-14 2011-01-25 Jonker Llc Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data
CN102376358A (zh) * 2010-08-11 2012-03-14 庄建祥 电子系统、反熔丝记忆体元件及其提供方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221353A (zh) * 2016-03-21 2017-09-29 爱思开海力士有限公司 采用横向双极结型晶体管的反熔丝非易失性存储器件
CN107221353B (zh) * 2016-03-21 2021-03-30 爱思开海力士有限公司 采用横向双极结型晶体管的反熔丝非易失性存储器件
CN109103189A (zh) * 2018-07-11 2018-12-28 上海华虹宏力半导体制造有限公司 由n型电容耦合晶体管构成的一次可编程器件
CN109103189B (zh) * 2018-07-11 2021-08-24 上海华虹宏力半导体制造有限公司 由n型电容耦合晶体管构成的一次可编程器件
CN112951831A (zh) * 2019-11-26 2021-06-11 补丁科技股份有限公司 反熔丝一次性可编程存储器单元以及相关阵列结构
CN112951831B (zh) * 2019-11-26 2024-02-02 补丁科技股份有限公司 反熔丝一次性可编程存储器单元以及相关阵列结构
TWI718861B (zh) * 2020-02-04 2021-02-11 億而得微電子股份有限公司 低電壓反熔絲元件
US11380694B2 (en) 2020-02-04 2022-07-05 Yield Microelectronics Corp. Low-voltage anti-fuse element
CN111430349A (zh) * 2020-04-29 2020-07-17 合肥晶合集成电路有限公司 一种半导体结构及其制造方法
CN112271212A (zh) * 2020-10-23 2021-01-26 苏州浪潮智能科技有限公司 一种场效应晶体管模组及场效应晶体管模组的设计方法
CN112271212B (zh) * 2020-10-23 2022-08-05 苏州浪潮智能科技有限公司 一种场效应晶体管模组及场效应晶体管模组的设计方法

Also Published As

Publication number Publication date
US9761595B2 (en) 2017-09-12
US20140231895A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
CN104009039A (zh) 一次性编程器件和半导体器件
US8305790B2 (en) Electrical anti-fuse and related applications
CN104425513B (zh) 可编程存储器
US8748235B2 (en) Non-volatile anti-fuse with consistent rupture
TW201230050A (en) Electronics system, anti-fuse memory and method for the same
US8509023B2 (en) Method and system for split threshold voltage programmable bitcells
KR20150087289A (ko) 집적 회로 디바이스 및 그 제조 방법
KR20180018880A (ko) 감소된 레이아웃 면적을 갖는 otp 셀
CN112234061B (zh) 一种反熔丝一次性可编程存储单元
JP2012174863A (ja) 半導体装置およびその動作方法
JP6222825B2 (ja) ダイオード回路を通じて相互接続される能動素子および分離構造を有する半導体デバイスおよびドライバ回路、ならびにその製造方法
CN104007778A (zh) 基准电压产生电路
US8470645B2 (en) Method for manufacturing an antifuse memory cell
CN112635468A (zh) 一种反熔丝一次性可编程存储单元
US9496270B2 (en) High density single-transistor antifuse memory cell
EP3291292B1 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
US8553464B2 (en) Nonvolatile programmable logic switch
US6949423B1 (en) MOSFET-fused nonvolatile read-only memory cell (MOFROM)
CN105742271A (zh) 具有上覆柵极结构的基板电阻器
US20100006924A1 (en) One-time programmable read-only memory
CN112234063A (zh) 一种反熔丝一次性可编程存储单元
TWI709226B (zh) 非揮發性記憶體及其製造方法
CN112951831B (zh) 反熔丝一次性可编程存储器单元以及相关阵列结构
CN104425448A (zh) 一种反熔丝结构
US20210249425A1 (en) Novel antifuse OTP structures with hybrid devices and hybrid junctions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140827

RJ01 Rejection of invention patent application after publication