CN107004435A - 用于对电阻变化元件阵列进行动态访问和编程的方法 - Google Patents

用于对电阻变化元件阵列进行动态访问和编程的方法 Download PDF

Info

Publication number
CN107004435A
CN107004435A CN201580053525.4A CN201580053525A CN107004435A CN 107004435 A CN107004435 A CN 107004435A CN 201580053525 A CN201580053525 A CN 201580053525A CN 107004435 A CN107004435 A CN 107004435A
Authority
CN
China
Prior art keywords
electro
resistance
resistance element
array
wordline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580053525.4A
Other languages
English (en)
Other versions
CN107004435B (zh
Inventor
D·维维安尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantero Inc
Original Assignee
Nantero Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/873,946 external-priority patent/US8619450B2/en
Priority claimed from US14/457,520 external-priority patent/US9263126B1/en
Application filed by Nantero Inc filed Critical Nantero Inc
Publication of CN107004435A publication Critical patent/CN107004435A/zh
Application granted granted Critical
Publication of CN107004435B publication Critical patent/CN107004435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/94—Specified use of nanostructure for electronic or optoelectronic application in a logic circuit

Abstract

公开了用于对电阻变化元件阵列内的一个或多个电阻变化元件进行动态编程和动态读取的方法。这些方法包括：首先同时对电阻变化元件阵列内的所有阵列线进行预先充电，并且然后将某些阵列线接地，同时允许其他阵列线浮动从而引导放电电流仅通过所选单元。以这种方式，可以对由1‑R单元——即不具有原位选择电路的单元——组成的电阻变化元件阵列内的电阻变化元件进行可靠且快速的访问和编程。

Description

用于对电阻变化元件阵列进行动态访问和编程的方法
相关案件的交叉引用
本申请根据35U.S.C.§120要求于2014年8月12日提交的美国专利申请号14/457,520的优先权权益，该专利申请被转让给本申请的受让人并通过引用以其整体结合在此。
本申请与以下美国专利相关，这些专利被转让给本申请的受让人并通过引用以其整体结合在此：
美国专利号6,835,591，2002年4月23日提交，标题为Methods of Nanotube Filmsand Articles(纳米管薄膜和粒子的方法)；
美国专利号7,335,395，2003年1月13日提交，标题为Methods of Using Pre-Formed Nanotubes to Make Carbon Nanotube Films,Layers,Fabrics,Ribbons,Elements,and Articles(使用预成型纳米管来制造碳纳米管薄膜、层、结构、带、元件、和粒子的方法)；；
美国专利号6,706,402，2004年3月16日提交，标题为Nanotube Films andArticles(纳米管薄膜和粒子)；
美国专利号7,115,901，2004年6月9日提交，标题为Non-VolatileElectromechanical Field Effect Devices and Circuits Using Same and Methods ofForming Same(非易失性机电场效应设备和使用其的电路以及其形成方法)；以及
美国专利号7,365,632，2005年9月20日提交，标题为Resistive Elements UsingCarbon Nanotubes(使用碳纳米管的电阻元件)。
美国专利号7,781,862，2005年11月15日提交，标题为Two-Terminal NanotubeDevices and Systems and Methods of Making Same(二端子纳米管设备及其制作系统和方法)；
美国专利号7,479,654，2005年11月15日提交，标题为Memory Arrays UsingNanotube Articles with Reprogrammable Resistance(使用具有可再编程电阻的纳米管粒子的存储器阵列)；
美国专利号8,217,490，2008年8月8日提交，标题为Nonvolatile NanotubeDiodes and Nonvolatile Nanotube Blocks and Systems Using Same and Methods ofMaking Same(非易失性纳米管二极管以及使用其的非易失性纳米管块和系统以及其制造方法)；
美国专利号8,351,239，2009年10月23日提交，标题为Dynamic Sense CurrentSupply Circuit and Associated Method for reading and Characterizing aResistive Memory Array(动态感应电流提供电路以及用于读取和表征电阻存储器阵列的相关方法)；以及
美国专利号8,000,127，2009年11月13日提交，标题为Method for Resetting aResistive Change Memory Element(用于重置电阻变化存储器元件的方法)。
本申请与以下美国专利申请相关，这些专利被转让给本申请的受让人并通过引用以其整体结合在此；
美国专利申请号12/536,803，2009年8月6日提交，标题为Nonvolatile NanotubeProgrammable Logic Devices and a Nonvolatile Nanotube Field Programmable GateArray Using Same(非易失性纳米管可再编程逻辑设备以及使用其的非易失性纳米管现场可编程门阵列)；以及
美国专利申请号12/873,946，2010年9月1日提交，标题为A Method forAdjusting a Resistive Change Element Using a Reference(用于使用参考来调整电阻变化元件的方法)；以及
美国专利申请号13/716,453，2012年12月12日提交，标题为Carbon BasedNonvolatile Cross Point Memory Incorporating Carbon Based Diode SelectDevices And MOSFET Select Devices For Memory And Logic Applications(基于碳的非易失性交叉点存储器结合针对存储器和逻辑应用的基于碳的二极管选择设备和MOSFET选择设备)。
背景技术
1.技术领域
本公开总体上涉及电阻变化元件阵列，并且更具体地涉及用于无需原位选择和限流元件的对此类阵列动态地读取和编程的改进方法。
2.相关技术的讨论
在整个说明书中对相关技术的任何讨论绝不应该被视为承认这个技术是广泛已知的或形成领域中一般公知常识。
电阻变化设备和阵列(通常被本领域技术人员称为电阻RAM)是半导体产业中熟知的。此类设备和阵列例如包括但不限于相变存储器、固态电解质存储器、金属氧化物电阻存储器、和碳纳米管存储器比如NRAMTM。
电阻变化设备和阵列通过调整电阻变化元件来存储信息，所述电阻变化元件一般包括可以响应于处于两个或更多个电阻状态之间的每个个体阵列单元中某个施加的刺激在多个非易失性电阻状态之间调整的某种材料。例如，电阻变化元件单元内的每个电阻状态可以对应于数据值，通过支持设备或阵列中的电路可以对所述数据值编程或读回。
例如，电阻变化元件可以被安排成在两个电阻状态之间切换：高电阻状态(可以对应于逻辑“0”)和低电阻状态((可以对应于逻辑“1”)。以这种方式，电阻变化元件可以用于存储一个二进制数字(位)的数据。
或者，作为另一示例，电阻变化元件可以被安排成在四个电阻状态之间切换，从而存储两位的数据。或者，电阻变化元件可以被安排成在八个电阻状态之间切换，从而存储四位的数据。或者，电阻变化元件可以被安排成在2n个电阻状态之间切换，从而存储n位的数据。
在本领域目前状态下，越来越需要缩放和提高电阻变化元件阵列中阵列的单元密度。然而，随着本领域状态下发展技术来提供越来越小的电阻变化元件，电阻变化元件阵列内个体阵列单元的物理尺寸在某些应用中变得受传统电阻变化元件阵列单元内所使用的选择电路的物理尺寸限制。为此，如果实现了用于对电阻变化元件的阵列读取和编程的方法，从而使得可以在不需要每个单元内原位选择电路或的其他电流控制设备的情况下快速地访问(读取)或调整(编程)个体阵列单元，将是有利的。
发明内容
本公开涉及用于对电阻变化元件阵列进行编程和读取的动态方法，并且更确切地涉及其中在每个单元内不需要原位选择或电流控制电路的情况下可以快速地编程或读取阵列中的单元的此类方法。
具体地，本公开提供了一种用于确定电阻变化元件阵列内的至少一个电阻变化元件的电阻状态的方法。所述方法首先包括提供电阻变化元件阵列，此电阻变化元件阵列包括多条字线、多条位线、和多个电阻变化元件。在所述电阻变化元件阵列内，每个电阻变化元件具有第一端子和第二端子。每个电阻变化元件的所述第一端子与字线电连通并且每个电阻变化元件的所述第二端子与位线电连通。这种方法进一步包括：同时将所述电阻变化元件阵列内的所有所述位线与所有所述字线充电至预先选择的电压电平。这种方法进一步包括：选择所述电阻变化元件内的一条字线并允许所述所选字线浮动，同时驱动所有其他字线和所有所述位线接地。这种方法进一步包括：观察当所述所选字线通过与所述所选字线电连通的那些电阻变化元件放电时通过这些电阻变化元件的电流，从而测量至少一个电阻变化元件的至少一个读取电流值。这种方法进一步包括：从所述至少一个读取电流值中确定至少一个电阻变化元件的电阻状态。
在本公开的一方面下，这种用于读取电阻变化元件的方法还包括：允许所述所选字线通过至少一个电阻参考元件放电。并且，通过比较至少一个读取电流值与通过所述至少一个电阻参考元件测量的电流值来确定所述至少一个电阻变化元件的电阻状态。
进一步，本公开提还供了一种用于调整电阻变化元件阵列内的至少一个电阻变化元件的电阻状态的方法。这种方法包括首先提供电阻变化元件阵列。此电阻变化元件阵列包括多条字线、多条位线、和多个电阻变化元件。在所述电阻变化元件阵列内，每个电阻变化元件具有第一端子和第二端子。每个电阻变化元件的所述第一端子与字线电连通并且每个电阻变化元件的所述第二端子与位线电连通。这种方法进一步包括：同时将所述电阻变化元件阵列内的所有所述位线与所有所述字线充电至预先选择的电压电平。这种方法进一步包括：选择所述电阻变化元件阵列内的一条字线并驱动所述所选字接地，同时允许所有其他字线和所有所述位线浮动。这种方法进一步包括：通过与所述所选字线电连通的那些电阻变化元件来对与这些电阻变化元件电连通的那些位线进行放电，从而通过至少一个电阻变化元件提供至少一个编程电流。在这种方法中，所述至少一个编程电流将至少一个电阻变化元件的电阻从第一电阻状态调整至第二电阻状态。
在本公开的另一方面，在这种用于调整电阻变化元件的电阻状态的方法中，所述第一电阻状态低于所述第二电阻状态。
在本公开的另一方面，在这种用于调整电阻变化元件的电阻状态的方法中，所述第一电阻状态高于所述第二电阻状态。
在本公开的另一方面，在这种用于调整电阻变化元件的电阻状态的方法中，同时调整与所述所选字线电连通的每个电阻变化元件的电阻状态。
在本公开的另一方面，在这种用于调整电阻变化元件的电阻状态的方法中，所述第一电阻状态对应于第一逻辑值并且所述第二逻辑状态对应于第二逻辑值。
在本公开的另一方面，在这种用于调整电阻变化元件的电阻状态的方法中，在所述字线被放电之后，与所述所选字线电连通的所有电阻变化元件被编程为同一逻辑值。
进一步，本公开提还供了一种用于调整电阻变化元件阵列内的单个电阻变化元件的电阻状态的方法。所述方法包括首先提供电阻变化元件阵列，此电阻变化元件阵列包括多条字线、多条位线、和多个电阻变化元件。在所述电阻变化元件阵列内，每个电阻变化元件具有第一端子和第二端子，其中。每个电阻变化元件的所述第一端子与字线电连通并且每个电阻变化元件的所述第二端子与位线电连通。这种方法进一步包括：首先同时将所述电阻变化元件阵列内的所有所述位线与所有所述字线充电至预先选择的电压电平。所述方法进一步包括：在所述电阻变化元件阵列中选择一条字线和一条位线并允许所述所选字线浮动并驱动所述所选位线接地，同时驱动所有其他字线接地并通过限流路径将所有其他位线拉至接地。所述方法进一步包括：通过与所述所选字线和所述所选位线电连通的单个电阻变化元件对所述所选字线放电，从而通过所述单个电阻变化元件提供编程电流。在本公开的这种方法中，所述至少编程电流将所述单个电阻变化元件的电阻从第一电阻状态调整至第二电阻状态。
在本公开的另一方面，在这种用于调整单个电阻变化元件的电阻状态的方法中，所述第一电阻状态低于所述第二电阻状态。
在本公开的另一方面，在这种用于调整单个电阻变化元件的电阻状态的方法中，所述第一电阻状态高于所述第二电阻状态。
在本公开的另一方面，在这种用于调整单个电阻变化元件的电阻状态的方法中，所述第一电阻状态对应于第一逻辑值并且所述第二逻辑状态对应于第二逻辑值。
在本公开的另一方面，在这种用于调整单个电阻变化元件的电阻状态的方法中，所述限流路径足以防止通过未选择电阻变化元件的放电电流足够大到调整所述未选择电阻变化元件的电阻状态。
在本公开的另一方面，在所介绍的动态编程和读取方法内，所述电阻变化元件是二端子纳米管开关元件。
在本公开的另一方面，在所介绍的动态编程和读取方法内，所述电阻变化元件是金属氧化物存储器元件。
在本公开的另一方面，在所介绍的动态编程和读取方法内，所述电阻变化元件是相变存储器元件。
在本公开的另一方面，在所介绍的动态编程和读取方法内，所述电阻变化元件阵列是存储器阵列。
从下文联系附图提供的对发明的以下描述中，本公开的其他特征和优点将变得明显。
附图描述
在附图中：
图1是展示了电阻变化元件阵列的示例性典型架构的简化示意图，其中，在所述阵列的单元中使用了FET选择设备。
图2是展示了电阻变化元件阵列的示例性典型架构的简化示意图，其中，在所述阵列的单元中使用了二极管选择设备。
图3A是展示了1-R电阻变化元件单元阵列的示例性典型架构的简化示意图，其中，在所述阵列的单元中未使用选择设备或其他限流电路。
图3B是展示了静态DC编程或读取操作过程中图3A的1-R电阻变化元件阵列架构内存在的寄生电流的图。
图4是展示了1-R电阻变化元件单元阵列的示例性架构的简化示意图，其中，在所述阵列的单元(如图3A一样)中未使用选择设备或其他限流电路但同样包括用于每条字线的参考元件，如对于本公开的某些实施例所描述的。
图5是展示了1-R电阻变化元件单元3D阵列的布局的透视图。
图6是展示了相对于图7B、图8B和图9B将引用的电阻变化元件阵列中的示例性个体1-R电阻变化单元的图。
图7A是详述了根据本公开的用于对与电阻变化元件阵列中的选择字线相关联的所有位线执行动态读取操作的方法的流程图。
图7B是系列波形图(710-790)，详述了在根据如图7A中详述的本公开的方法执行的示例性动态读取操作过程中被提供给图6的电阻变化单元的电刺激。
图8A是详述了根据本公开的用于对与电阻变化元件阵列中的选择字线相关联的所有位线执行多单元动态编程操作的方法的流程图。
图8B是系列波形图(810-880)，详述了在根据如图8A中详述的本公开的方法执行的示例性多单元动态编程操作过程中被提供给图6的电阻变化单元的电刺激。
图9A是详述了根据本公开的用于对电阻变化元件阵列中的一个单元执行单个单元动态编程操作的方法的流程图。
图9B是系列波形图(910-980)，详述了在根据如图9A中详述的本公开的方法执行的示例性单个单元动态编程操作过程中被提供给图6的电阻变化单元的电刺激。
图10是展示了能够对电阻变化元件阵列执行本公开的动态编程和动态读取方法的访问和寻址系统的简化框图。
具体实施方式
本公开涉及电阻变化元件阵列以及用于对阵列内的电阻变化元件的电阻状态进行编程和读取的方法。如下文将详细讨论的，本公开的动态编程和读取方法非常适合用于1-R电阻变化元件单元阵列中。这些和1-R电阻变化元件阵列(图3A和图4中示出并且下文相对于这些图详细讨论)的特征在于，这些单元仅由二端子电阻变化元件组成并且不包括任何原位选择电路或其他限流元件。本公开的动态编程和读取方法包括：首先同时对电阻变化元件阵列内的所有阵列线进行预先充电，并且然后将某些阵列线接地，同时允许其他阵列线“浮动”从而引导放电电流仅通过所选单元。以这种方式，如下文详细描述的，本公开的方法可以用于可靠地且快速地编程(即，将电阻变化元件的电阻状态从第一个值调整为期望的第二个值)和读取(即，确定阵列中的一个或多个单元中的电阻变化元件的电阻状态)，而不需要许多常规编程和读取方法固有的某些设计和布局限制。
如本公开的方法中所描述的若干过程步骤需要一个或多个阵列线在被充电至期望电压电平之后“被浮动”。应该注意的是，在本公开的范围内，“浮动”阵列线是以高阻抗驱动这条线(或简单地将所述线与用于将期望电压驱动至所述线上的电路元件断开连接)，从而使得所述阵列线上的预先充电的电压由于线路电容而被暂时保留。如下文将详细展示的，这种“浮动”技术用于本公开的动态编程和动态读取方法，从而提供通过所选单元的阵列线放电路径(并防止此类路径通过未选的单元)而阵列单元中不需要原位选择电路。
如下文详细描述的，本公开教导了用于对阵列内的电阻变化元件编程(即，执行设置和重置操作)和访问(即，执行读取操作)的方法。在本公开的某些实施例中，电阻变化元件阵列被安排为使得每个电阻变化元件的第一端子与字线电耦合并且每个电阻变化元件的第二端子与位线电耦合。以这种方式，在此类安排中，每个电阻变化元件是通过具体字线和位线组合可唯一地访问的。图3A、图4和图5(下文详细讨论)提供了此类电阻变化元件阵列的示例。本公开的一些方面提供了用于对这种阵列中的电阻变化元件编程和访问的方法(同样，如下文将详细解释的)，而不需要本地原位选择电路或限流设备。
为此，根据本公开的一些方面的多单元编程操作(即，设置或重置操作，如在此所定义的)包含将与一组所选单元相关联的字线预先充电至所需的设置或重置电压。阵列中的其他字线和位线被同时充电，从而使得在预先充电过程步骤中阵列中没有单元经历电压降。一旦阵列中的所有字线和位线被充分充电，与所选单元相关联的字线被以高阻抗驱动。所选的字线内固有的线路电容保持被预先充电的编程电压。与所选单元相关联的字线被驱动至接地，从而允许被保持的编程电压通过所选单元放电。剩余的位线和字线保持以需要的电压(同时)被驱动，从而方式跨(通过)未选择单元的电压降(以及进而不期望的电流)。以这种方式，电阻变化元件阵列的AC瞬态行为可以用于提供通过这个阵列内的一组选择电阻变化元件单元的动态编程电流，而每个阵列单元中不需要本地原位选择电路。下面参照对图8A和图8B的讨论更详细地描述根据本公开的多单元编程方法。
进一步，还可以使用本公开的方法执行单个单元编程操作(即对电阻变化元件阵列中单个单元的设置或重置操作)。如上文相对于多单元编程操作所描述的，与所选单元相关联的字线被预先充电至所需的设置或重置电压，同时其他阵列线被同时充电以防止在编程操作之前阵列单元中的任何一个两端的任何电压降。一旦所有线路有时间充分地充电，以高阻抗驱动所选字线并允许其浮动。另外，由于线路的固有线路电容，所施加的编程电压留在所选字线上。与所选单元相关联的位线然后被驱动接地，从而允许编程电压留存在选择字线上以通过所选单元放电。在单个单元编程操作情况下，与所选字线相关联的其他单元的关联位线被远程限流(即，例如，通过位于阵列外部的驱动电路或通过阵列外部的下拉电阻器)。以这种方式，被暂时存储在选择字线上的编程电压被允许仅通过所选单元放电。通过仅对与未选择的单元相关联的位线进行远程限流，这种方法还可以用于对与单个字线或位线相关联的单元子集进行编程。另外，以这种方式，电阻变化元件阵列的AC瞬态行为可以用于提供通过这个阵列内的单个选择电阻变化元件单元(或字线或位线上的单元子集)的动态编程电流。下面参照对图9A和图9B的讨论更详细地描述根据本公开的单个单元编程方法。
如上文简介的本公开的方法(即，如上文参照编程操作描述的这种预先充电、浮动、和选择性放电方法)还可以提供对电阻变化元件阵列内所选单元的访问方法(即，读取操作)。在下面参照对图7A和图7B的讨论中更详细地描述了这种访问操作。在本公开的一些实施例中，这些读取操作还对阵列本身使用参考元件(如例如图4中所描绘的)。如下面将更详细描述的，允许与所选一个或多个单元同时通过这些参考元件对读取电压(被预先充电至所选字线，如上所述)进行放电。以这种方式，一个(或多个)所选单元的电压放电可以简单地与同一环境中的参考元件的电压放电比较，而不是被测量并与阵列之外的一些期望值进行比较。如下面将讨论的，在某些应用中，以这种方式使用参考元件可以提供更快且更低电压的读取操作。在下面对图4、图7A和图7B的更详细讨论中描述了本公开的访问方法中对此类参考元件的使用。
应该理解的是，虽然对根据本公开的方法的对电阻变化元件的编程和访问方法的前述讨论描述了从字线流动至位线的编程和读取电流，本公开的方法并不限于此。的确，如下面将详细描述的，可以将编程或读取电流预先充电或浮动至例如与一个(或多个)所选单元相关联的位线上以及与接地的所述(或这些)所选单元相关联的所述(或这些)字线，从而提供从位线流动至字线的编程和读取电流。这样，本公开的方法提供了与双极(即，双极性)电阻变化元件操作兼容的编程和访问方法。
电阻变化元件通过使用单元内的电阻变化元件来存储信息。响应于电刺激，可以在至少两个非瞬态电阻状态之间调整这个电阻变化元件。一般地，使用两个电阻状态：低电阻状态(一般对应于逻辑‘1’，设置状态)和高电阻状态(一般对应于逻辑‘0’，重置状态)。以这种方式，电阻变化元件单元内的电阻变化元件的电阻值可以用于存储一比特信息(例如作为1比特的存储器元件运作)。根据本公开的其他方面，使用了两个以上电阻状态，从而允许单个单元存储不止一比特信息。例如，电阻变化存储器单元可以在四个非易失性电阻状态之间调整期电阻变化元件，从而允许将两比特信息存储在单个单元中。
在本公开内，术语“编程”用来描述其中将电阻变化元件从初始电阻状态改变为新的期望电阻状态的操作。此类编程操作可以包括设置操作，其中，电阻变化元件被从相对高的电阻状态(例如，约10ΜΩ)调整至相对低的电阻状态(例如，约100kΩ)。此类编程操作(如本公开所定义的)还可以包括重置操作，其中，电阻变化元件被从相对低的电阻状态(例如，约100kΩ)调整至相对高的电阻状态(例如，约1ΜΩ)。另外，如本公开所定义的“读取”操作用来描述其中在不显著改变所存储的电阻状态的情况下确定电阻变化元件的电阻状态的操作。
电阻变化元件可以使用例如二端子纳米管开关元件、相变存储器、金属氧化物存储器单元、或导电桥存储器(CBRAM)以及其他材料和设计。
电阻变化元件(及其阵列)非常适用于作电子设备(比如但并不限于手机、数码相机、固态硬盘驱动、和计算机)中用于存储数字数据的非易失性存储器设备(将逻辑值作为电阻状态存储)。然而，电阻变化元件的用途并不限于存储器应用。的确，电阻变化元件阵列以及本公开所教导的先进架构还可以用于逻辑设备中或模拟电路中。
一般地，通过在电阻变化元件两端施加电刺激来在不同电阻状态之间调整(编程)所述元件。例如，可以(按照特定应用的需要所要求的)在电阻变化元件两端施加具有特定电压、电流、和脉冲宽度的一个或多个编程脉冲，从而将电阻变化元件的电阻从初始电阻值调整为新的期望电阻值。一个(或多个)第二编程脉冲可以用来将电阻变化元件调整回到第一初始电阻状态或(取决于特定应用)第三电阻状态。
进一步，可以例如通过在电阻变化元件两端施加DC测试电压并测量通过电阻变化元件的电流来确定电阻变化元件的状态。在一些应用中，可以使用具有电流反馈输出的电源(例如，可编程电源或读出放大器)来测量这个电流。在其他应用中，可以通过与电阻变化元件串联插入电流测量设备来测量这个电流。可替代地，还可以例如通过驱动固定DC电流通过电阻变化元件并测量电阻变化元件两端的产生的电压来确定电阻变化元件的状态。在这两种情况下，应用于电阻变化元件的电刺激都被限制，比如为了不改变元件的电阻状态。以这种方式，读取操作可以确定电阻变化存储器元件的状态。
电阻变化元件可以由多种材料形成，比如但不限于金属氧化物、固态电解质、相变材料(比如硫属化物玻璃)、和碳纳米管结构。例如，通过引用结合在此的授予伯廷(Bertin)等人的美国专利号7,781,862公开了包括第一和第二导电端子以及纳米管结构粒子的二端子纳米管开关设备。伯廷教导了用于在多个非易失性电阻状态之间调整纳米管结构粒子的电阻的方法。在至少一个实施例中，将电刺激施加于第一和第二导电元件中的至少一个，比如为了使电流通过所述纳米管结构层。通过将这个电刺激认真地控制在某组预定参数(如伯廷在美国专利申请号7,781,862中所描述的)内，可以在相对高电阻状态与相对低电阻状态之间重复地切换纳米管粒子的电阻。在某些实施例中，这些高和低电阻状态可以用来存储一比特信息。
如所结合的参考文件所描述的，如本文中用于本公开所提到的纳米管结构包括一层多个互连的碳纳米管。本公开中的纳米管结构(或纳米结构)(例如非织物碳纳米管(CNT)结构)可以例如具有相对于彼此不整齐地安排的多个杂乱纳米管的结构。可替代地、或另外，例如用于本公开的纳米管结构可以具有一定的纳米管位置整齐度，例如沿着其长轴的一定平行度。可以例如在相对小的规模上发现这种位置整齐性，其中，在约一纳米长且十到二十纳米宽的筏内，扁平的纳米管阵列被沿其长轴安排在一起。在其他示例中，可以在较大规模上发现这种位置整齐性，其中，具有整齐纳米管的区域(在一些情况下)基本上在整个结构层上延伸。这种较大规模位置整齐性是本公开具体感兴趣的。
虽然本公开内的电阻变化单元和元件的一些示例具体引用了基于碳纳米管的电阻变化单元和元件，本公开的方法并不限于此。的确，本领域技术人员将清楚的是，本公开的方法适用于任何类型的电阻变化单元或元件(比如，但不限于相变和金属氧化物)。
现在参照图1，在简化的示意图中展示了电阻变化元件阵列100的示例性架构。在示例性架构100内，在每个电阻变化元件单元内使用了场效应晶体管(FET)来为这个单元提供选择能力功能。即，FET设备(Q00-Qxy)提供了一种在隔离未选择的元件的同时访问期望电阻变化元件的手段。
确切地，现在看图1，阵列100包括多个单元(单元00-单元xy)，每个单元包括电阻变化元件(SW00-SWxy)和选择设备(Q00-Qxy。使用如下面将描述的源线(SL[0]-SL[x])、字线(WL[0]-WL[y])、和位线(BL[0]-BL[x])阵列选择电阻变化阵列100内的个体阵列单元(单元00-单元xy)以进行读取和编程操作。
响应于施加至字线(WL[0]-WL[y])的控制信号)，个体阵列单元内的选择设备(Q00-Qxy)允许访问或电性地隔离电阻变化元件(SW00-SWxy)。通过借助足以打开期望单元的选择FET(用于单元00的Q00)的电刺激来驱动相关联的字线(用于单元00的WL[0])，可以访问特定的个体单元(例如，单元00)。对所选电阻变化元件(用于单元00的SW00)进行编程(即，设置或重置)或读取的所需的电刺激然后可以应用于与所选单元相关联的位线(用于单元[0]的BL[0])和选择线(用于单元00的SL[0])。由于选择设备(在本示例中Q00)被使能，在位线与选择线之间通过所选电阻变化元件提供了导电路径，并且仅在所选电阻变化元件(用于单元00的SW00)两端驱动所提供的编程或读取刺激。与正在使用的位线和选择线相关联的其他单元在单独的字线上并因此未被使能。以这种方式，图1的示例性电阻变化元件阵列架构100提供了一种用于对阵列内的所有单元单独地访问和寻址并对所施加的足够用于对阵列内的单元中的任何一个进行编程(即，设置或重置)或读取的电刺激进行引导的手段。
如上所述，图1的电阻变化元件阵列架构100提供了一种需要每个单元对三条单独的控制线响应的访问和寻址方案。进一步，它需要每个单元包括原位FET选择设备，并且进一步需要这个FET选择设备被额定的功率足够高以承受阵列内正使用的电阻变化元件所需的编程电压。在某些实施例中，这会导致当与正使用的电阻变化元件的物理尺寸相比时或者甚至当与阵列单元的期望实际尺寸边界相比时相当大的FET选择设备。当电阻变化元件阵列被缩小且单元密度增大时，图1的阵列架构100的这些和其他设计要求可以代表(在某些应用中)相对于电路设计和缩放两者的显著限制。
现在参照图2，在简化的示意图中展示了电阻变化元件阵列200的第二示例性架构。在示例性架构200内，在每个电阻变化元件单元内使用了二极管来为这个单元提供选择能力功能。即，二极管设备(D00-Dxy)提供了一种在隔离未选择的元件的同时访问期望电阻变化元件的手段。
确切地，现在看图2，阵列200包括多个单元(单元00-单元xy)，并且每个单元包括与选择设备(D00-Dxy)串联的电阻变化元件(SW00-SWxy)。使用如下面将描述的字线(WL[0]-WL[y])、和位线(BL[0]-BL[x])阵列选择电阻变化元件阵列200内的个体阵列单元(单元00-单元xy)以进行读取和编程操作。
通过以特定偏置驱动其字线(WL[0]-WL[y])和位线(BL[0]-BL[x])阵列，图2的电阻变化元件阵列架构200可以通过前向偏置这个单元的选择二极管同时或者反向偏置或者简单地在剩余未选择的单元的选择二极管两端不提供电压降来使能所选阵列单元。例如，为了访问单元00，施加足够的读取、设置、或重置电压(或电流)至WL[0]，同时驱动BL[0]接地(0V)。驱动剩余的字线(WL[1]-WL[y])接地(0V))，并且以提供给WL[0]的相同电压驱动剩余的位线(BL[1]-BL[x])。以这种方式，所选位线(BL[0])上的剩余单元(即单元01-单元0y)内的选择二极管保持未偏置，这些单元中的每一个在其相关联的字线和其相关联的位线上都看见0V。类似地，所选字线(WL[0])上的剩余单元(即单元10-单元x0)内的选择二极管也保持未偏置，这些单元中的每一个在其相关联的字线和其相关联的位线上都看见所施加的编程或读取电压。并且最终，阵列中剩余单元(即，单元11-单元xy)内的选择二极管被反向偏置，这些单元中的每一个在其相关联的字线看见0V并在其相关联的位线上看见所施加的编程电压或读取电压。以这种方式，只有D00被反向偏置，并且所述施加的编程或读取电压(或电流)仅应用于在所选电阻变化元件SW00上。
如上所述，与图1的阵列架构100所需的三条控制线相比，图2的电阻变化元件阵列架构200提供了一种需要每个单元仅对两条单独控制线响应的寻址方案。虽然这代表架构和布局的显著简化，图2的阵列架构200仍要求每个单元包括原位选择设备(在这种情况下，二极管)。对于图1的阵列架构100的FET选择设备，此选择二极管必须被额定的功率足够高以承受阵列内正使用的电阻变化元件所需的编程电压——这包括比正使用的电阻变化元件所需的编程电压和电流更大的反向偏置等级。对于图1的FET选择设备，在某些实施例中，这会导致当与正使用的电阻变化元件的物理尺寸相比时或者甚至当与阵列单元的期望实际尺寸边界相比时相当大的二极管选择设备。另外，图2的阵列架构200不允许电阻变化元件的双极操作。即，编程(设置和重置)电流和读取电流仅可以被应用于仅仅一个方向：与选择二极管的前向偏置方向相关联的极性。在某些应用中，在用于具体电阻变化元件技术或配置的编程方案中期望双极操作，例如其中，将借助从位线到字线流经电阻变化元件的电流执行设置操作，并且将借助从字线流动至位线的电流执行重置操作。当电阻变化元件阵列被缩小且单元密度增大时，图2的阵列架构200的这些和其他设计要求可以代表(在某些应用中)相对于电路设计和缩放两者的显著限制。
现在参照图3A，在简化的示意图中展示了电阻变化元件阵列301的第三示例性架构。在示例性架构301中，在电阻变化元件单元中未使用选择设备或其他限流元件。即，每个单元仅由电阻变化元件组成，通过两条控制线(字线和位线)访问所述电阻变化元件。
对于图2中详述的阵列架构200，图3A的阵列架构301可以通过以特定偏置驱动字线和位线来对阵列内的个体电阻变化单元寻址。在个体阵列单元(单元00-单元xy)内不存在任何选择设备的情况下，对阵列架构301的访问操作必须提供足够的电刺激(按照编程(设置或重置)或读取操作所要求的)给所选阵列单元并同时防止阵列中的其他单元经历将改变其存储的电阻状态的任何电刺激。
例如，为了访问图3A的阵列架构301中的单元00，施加足够的读取、设置、或重置电压(或电流)至WL[0]，同时驱动BL[0]接地(0V)。以提供给WL[0]的电压(或电流)的一半驱动剩余的字线(WL[1]-WL[y])和剩余的位线(BL[1]-BL[x])。以这种方式，仅所施加的编程或读取电压(或电流)的一半被应用于所选位线(BL[0])上的剩余单元(即，单元01-单元0y)内和所选字线(WL[0])上的剩余单元(即，单元10-单元x0)内的电阻变化元件。即，单元01-单元0y各自在其相关联的字线上看见所施加的编程或读取电压的一半并且在其相关联的位线上看见0V，并且单元10-单元x0在其相关联的字线上看见完整的编程或读取电压但在其相关联的位线上仅看见编程或读取电压的一半。阵列中剩余的单元(单元11-单元xy)未偏置，这些单元中的每一个在其相关联的字线上和在其相关联的位线上均看见所施加的编程或读取电压(或电流)的一半，导致这些单元中的电阻变化元件两端/中间没有电压降或没有电流流经。以这种方式，所施加的编程或读取电压仅应用于所选电阻变化元件SW00上，并且当在访问和寻址过程中将阵列内的未选择的单元中的一部分部分地偏置时，施加至这些单元的电刺激不足以改变这些单元的电阻状态或打扰正对所选单元执行的编程或读取操作。
图3B是展示了在(如上文相对于图3A所描述的)对图3A的1-R电阻变化元件阵列执行的常规静态DC编程或读取操作过程中经过所选单元以及还有与所选单元相邻的单元的电流的图302。在图302内，通过驱动足够的编程(设置或重置)或读取电压(由具体应用的特定需要或所使用的电阻变化元件的类型来确定此类电压要求)值WL1上或将BL1下拉至接地(0V)，访问所选单元310。响应于所施加的这个电刺激，从WL1至BL1通过所选电阻变化元件310生成编程或读取电流350。另外(如上文相对于图3A详细描述的)，处于施加至WL1的电压电平一半的电压被应用于未选择的字线(WL0和WL2)和未选择的位线(BL0和BL2)。以这种方式，未选择的单元321、323、326、和328保持未偏置(这些单元中的每一个在其相关联的位线和其相关联的字线上都看见所施加的编程或读取电压的一半)。并且未选择的单元322、324、325、和327在施加至WL1的电压的一半变得偏置，从而生成通过这些单元的寄生电流360。如上所述，伴随仔细选择电阻变化元件本身的编程电压、电流、和设计参数，这些寄生电流360保持不足以改变未选择的单元322、324、325、和327的电阻状态或妨碍对所选单元310的编程或读取操作。
如上所述，图3A中详述的阵列架构301提供了一种电路结构，所述电路结构与图2的阵列架构200一样与图1的阵列架构100所需的三条控制线相比需要每个单元仅对两条单独控制线响应。图3A中详述的进一步阵列架构301不需要每个电阻变化元件具有原位选择设备，并且阵列架构301允许双极操作(即，可以从字线流至位线或位线流至字线的编程或读取电流，适合特定应用或特定电阻变化元件技术的需要)。通过引用以其整体结合在此的授予伯廷(Bertin)等人的美国专利申请序列号13/716,453教导了电阻变化元件阵列的这种类型架构，同时描述一些用于对这种阵列中的单元编程和读取的方法(如上文所讨论的)。在13/716,453中，伯廷把这种类型的电阻变化元件单元称为1-R单元，其中，阵列单元仅由二端子电阻变化元件组成。
图3A中详述(并在授予伯廷的13/716,453中所讨论的)的这种1-R单元阵列架构301代表相对于用于某些应用的电路架构和布局(当与图1和图2的阵列架构100和200相比时)的进一步显著改进和简化。例如，对阵列架构301内单元尺寸的缩放仅受电阻变化元件本身的实际尺寸要求的限制。进一步，由于每个阵列单元仅包括一个设备(电阻变化元件本身)和两个互连件(位线电耦合至电阻变化元件的第一端子，字线电耦合至第二端子)，电阻变化元件阵列的复杂性显著减小，从而(在某些应用中)相对于易制造性、成本、提高缩放能力、和电路集成提供了许多益处。这样，如图3A中详述的简化的阵列架构301(或类似变化，比如像图4中所示的阵列结构)是非常可取的，因为本领域的状态继续要求更高密度的电阻变化元件阵列。
然而，虽然在某些应用中阵列架构301(和类似变化)是非常可取的，如上所述并相对于图3A和图3B详述的传统静态DC编程和读取方法(以及授予伯廷的13/716,453中所讨论的那些方法)在某些应用中可以代表相对于电阻变化元件阵列的布局和设计的限制。如相对于图3B所描述的静态DC编程和读取操作所固有的寄生电流360例如在某些应用中可以在电阻变化元件阵列中引入某些设计限制。例如，这种编程方法在某些应用中可以要求：与其他架构(例如，图1和图2中的100和200)中所使用的电阻变化元件相比，特定电阻变化元件中所使用的设置和重置电阻值明显离得很远。标称电阻值的这种宽范围可以例如在用于(组成阵列的单元的)电阻变化元件的纳米管结构或硫属化物块中引入实际尺寸要求。
进一步，在另一示例中，(部分地)由于图3B中详述的寄生电流360，电阻变化元件阵列中所使用的位线和字线的长度在某些应用中可能有限。当非常长的阵列线本身充电至其所需电压时，这些线中固有的电容可以(再次，在某些应用中)允许这些小电流流经未选择的单元。虽然这些寄生电流值例如与期望的编程电流相比可能在幅值上较小，如果在阵列涉及中未被认真考虑的话，延长的电流可能足以改变未选择的单元中多存储的电阻值或禁止或另外不利地影响编程或读取操作。在某些应用中，这种限制可以要求位线和字线被限制为某个长度从而减小线路电容。
在另一示例中，图3B中详述的访问和寻址方法在某些应用中与其他电阻变化元件阵列架构(例如，图1和图2中的100和200)相比要求更高的设置、重置、和读取电流。图3B中所示的寄生电流360中的许多例如被同一驱动器电路所驱动，即：驱动WL1上的编程电压的外部电路。在比如图2中所示的阵列架构中，例如，只有所选单元将被偏置并使能，并且全部供应的电流将流经所选电阻变化元件。然而，如图3B中所示，在比如图3A中所示的阵列结构中使用传统静态DC编程或读取方法(其中，阵列单元不包含选择元件)，所供应的编程或读取电流被驱动不仅通过所选单元而且还通过所选位线和所选字线上的未选择的单元中的许多。这样，与其他架构相比，通过所选单元的有效电流可以(在这些一定应用中)显著地减小。即，例如，为了按照使用图3B中详述的访问和寻址方法的某些应用和电阻变化元件技术所要求的提供足够的读取电流，将需要在WL1上供应显著高的读取电流(或电压)从而引起所述访问和寻址方法中固有的寄生电流。在某些应用中，此类提高的功率要是可能是不可取的。
如上文详细描述的，虽然图3A的1-R电阻变化元件阵列架构301(以及类似改变)相对于易设计性和易制造性以及成本和缩放考虑提供了许多益处，针对其他类型的阵列架构(比如但不限于图1和图2的阵列架构100和200)所开发的静态DC编程方法可能引入不期望的限制，在某些应用中，这些不期望的限制会限制这种阵列结构的有效性。为此，本公开提供了一种非常适用于1-R电阻变化元件阵列架构的动态访问和寻址方法，其中，阵列单元中未使用选择设备(或其他限流元件)(如图3A中详述的，例如)。这种动态访问和寻址方法可以用于在此类架构中执行设置、重置、和读取操作，而不招致上文所述相对于联系图3B所描述的方法的限制。下面将在对图6、图7A、图7B、图8A、图8B、图9A、和图9B的讨论中详细描述这种动态访问和寻址方法。
现在看图4，在简化的示意图中展示了图3A中详述的1-R阵列架构的更改版本。这种经更改阵列架构400作为图3A中所示的阵列架构301的变化展示并且非常适用于本公开的动态编程和动态读取方法。
阵列架构40在结构上与图3A中的阵列架构301几乎完全相同。1-R阵列单元(单元00-单元xy)中的每一个仅由单个电阻变化元件(SW00-SWxy)组成，并且阵列单元中未使用原位选择设备或其他限流设备。仅响应于两条线对这些单元(单元00-单元xy)中的每一个进行寻址和访问：字线(WL[0]-WL[y])和位线(BL[0]-BL[x])。(与图3的阵列架构301相比)阵列架构400内的这个变化是增加参考电阻元件(R参考0-R参考y)和参考位线(BL_参考)。这些参考元件用于本公开的动态读取方法的至少一方面，并且下面将在对图7A和图7B的讨论中详细解释其功能。
图5是3D电阻变化元件阵列500的透视图。电阻变化元件阵列500由安排在三个维度(沿着x轴、y轴、和z轴)的1-R电阻变化单元组成。第一层位线(542a、544a、546a、和548a)被沿着y轴安置，并且第一层字线(532a、534a、536a、和538a)被沿着x轴安置并在这个第一层位线上方。在这两个第一层位线(542a、544a、546a、和548a)与字线(532a、534a、536a、和538a)之间，第一层电阻变化元件510被安置着成每个字线与位线交叉处有一个电阻变化元件。电阻变化元件各自由安置在第一导电元件512与第二导电元件514之间的电阻变化材料516(比如但不限于纳米管结构层或相变材料块)组成。在某些应用中，期望使用这些第一和第二导电元件(分别为512和514)来提供阵列线(字线或位线)与实际电阻变化材料516之间的导电路径。然而，这些导电元件(512和514)不是在每个应用中都要求的。例如，取决于用于阵列线的材料、针对电阻变化元件516选择的具体材料、以及正在使用的布局和制造方法，在某些应用中，电阻变化材料块直接连接阵列线本身可能更加有利。这样，包括第一和第二导电元件(分别为512和514)不应该被视为相对于1-R电阻变化元件阵列的架构为限制性的。
第二层位线(542b、544b、546b、和548b)沿着y轴安置在第一层字线上方。在这个第二层位线(542b、544b、546b、和548b)与第一层字线(532a、534a、536a、和538a)之间，第二层电阻变化元件510被安置成每个字线与位线交叉处有一个电阻变化元件。第二层字线(532b、534b、536b、和538b)沿着x轴安置在第二层位线(542b、544b、546b、和548b)上方，并且第三层电阻变化元件510被安置成每个字线与位线交叉处有一个电阻变化元件。以这种方式，四十八个1-R电阻变化元件单元的阵列被安排在基本上相同的横截面积，所述横截面积将用于传统2D阵列结构中仅十六个阵列单元的阵列。
3D阵列结构(如图5中详述的)就缩放和阵列单元密度而言是非常可取的。并且，1-R单元架构的相对简单性(如相对于图3A和图4详细描述的)非常适用于这种3D结构，并提供了许多制造和功能益处。进一步，本公开的动态访问和寻址方法尤其适用于这种复杂的阵列结构。如下面将详细讨论的(相对于图6、图7A、图7B、图8A、图8B、图9A、和图9B)，本公开的动态编程和读取方法消除了静态DC方法(比如上文联系图3B所描述的)固有的设计约束中的许多。这样，在某些应用中，本公开的方法非常适用于复杂阵列结构，比如图5中所描绘的。
现在参照图6，在透视图中详述并展示了电阻变化元件阵列的四个1-R单元(650、660、670、和680)。这四个电阻变化元件单元(650、660、670、和680)将被用作参考(对图7B、图8B、和图9B的讨论中)从而展示根据本公开的方法的示例性动态读取和动态编程操作。
如图6中所描绘的电阻变化元件阵列是使用了如图4中详述的阵列结构的1-R电阻变化元件单元阵列。字线630-635与图4中的WL[0]-WL[y]类似，并且位线640-644与图4中的BL[0]-BL[y]类似。如在图4的阵列结构400中所描绘的，在这些字线(630-635)与位线(640-644)的每个交叉点是1-R电阻变化元件单元(与图4中的单元00-单元xy类似)，电阻变化元件的一个端子电耦合至字线并且另一端子电耦合至位线。位线645与图4中的BL_参考类似，并且在位线645与字线(630-635)的每个交叉点有一个参考电阻元件(与图4中的R参考0-R参考y类似)。
图6内的放大的透视图中所示的四个示例性单元(650、660、670、和680)被示为对WL0、WL1、BL0、和BL1(630、631、640、和641)响应。这样，示例性单元650被标记为单元00，对WL0(630)和BL0(630)响应；示例性单元660被标记为单元01，对WL0(630)和BL1(641)响应；示例性单元670被标记为单元10，对WL1(631)和BL0(640)响应；并且示例性单元680被标记为单元11，对WL1(631)和BL1(641)响应。在图7B、图8B、和图9B中详述的示例性动态读取和动态编程操作中分别将引用这些单元及其相关联的阵列线。另外，图7B将电压和电流波形展示为应用至参考元件R参考1。虽然为了清楚而未在图6中清晰地示出，参考元件R参考1是位于WL1(字线631)与参考位线645的交叉点的元件并与图4中的R参考1类似。
现在参照图7A和图7B，示出了根据本公开的用于动态读取电阻变化元件阵列中的一个或多个单元的方法。图7A是根据本公开的方法详述动态读取操作的流程图700。并且，图7B是展示了如图7A中所描述并根据本公开的方法的示例性动态读取操作的一系列波形图。图7B中的波形详述了图6中的对单元10(670)和单元11(680)的示例性动态读取操作(两个单元同时读取)并且旨在充当本公开的动态读取方法的非限制性示例性示例(如图7A中详述的)。如上文详细描述的，这种动态读取操作非常适用于对1-R电阻变化元件单元阵列内的元件进行访问和寻址，比如图3A、图4、图5和图6以及那些阵列结构的类似变化中所描绘的。
在第一过程步骤701中，阵列中的所有字线和位线被同时预先充电至所需的读取电压。以这种方式，阵列线预先充电过程中(过程步骤701)，阵列内的单元中的任何一个都不经历电压降(或电流)。即，在预先充电过程中，阵列内的所有单元在其相关联的字线和其相关联的位线上看见基本上相同的电压。
现在看图7B，在波形710所表示的时钟信号的前四个周期内执行这个预先充电过程步骤(图7A中的701)。这个时钟信号波形710已经包括在图7B的波形内，从而相对于执行本公开的动态读取方法的处理器控制元件(比如但不限于微处理器、微控制器、FPGA、或CPLD)表示所施加的信号和过程步骤的定时。在这前四个时钟周期内，WL0(与波形730相关联)、BL0(与波形740相关联)、WL1(与波形731相关联)、和BL1(与波形741相关联)同时充电并追踪基本上相同的电压电平，直到所有字条线都处于要求的读取电压(按照具体应用中所使用的电阻变化元件的需要所确定的)。这样，所有四个单元——单元00(与波形750相关联)、单元01(与波形760相关联)、单元10(与波形770相关联)、单元11(与波形780相关联)两端和中间的电压和电流在预先充电过程步骤(图7A中的701)持续时间内近似为零。
在下一过程步骤702中，使得所选字线——即与电阻变化元件阵列中有待读取的这个(这些)单元相关联的字线——浮动，并且将剩余字线向下驱动至接地(0V)。阵列中的所有位线也被下拉至接地(0V)。然后，在下一过程步骤703中，允许所选字线通过与其相关联的电阻变化元件放电。在下一过程步骤704中，当所选字线被放电(过程步骤703)时，观察并分析通过每个单元的电流，由此确定每个单元内的电阻变化元件的电阻状态。即，配置成相对高电阻状态的电阻变化元件在这个放电过程中将呈现相对低电流，并且配置成相对低电阻状态的电阻变化元件将呈现相对高电流。
现在看图7B，在第四与第六时钟周期(再次，看参考时钟波形710)之间执行这个放电过程步骤(图7A中702)。由于图7B中详述的示例性动态读取操作旨在确定单元10和单元11的电阻状态，WL0、BL0、和BL1被拉至接地(0V)并且WL1被浮动。由于WL0、BL0、和BL1均被同时拉至接地(0V)，单元00和单元01两端基本上不存在电压降或中间不存在产生的电流(如波形750和760中所示)。在读取操作的整个过程中，两个单元在其相关联的字线和位线上均看见几乎相同的电压。然而，WL1通过单元10和单元11分别放电至BL0和BL1(BL0和BL1均为0V)，对应于图7A中的过程步骤703。
为了更好地展示下一过程步骤704，在图7B的示例性动态读取操作中，单元10被想象成配置为相对高电阻状态，并且单元11被想象成配置为相对低电阻状态。当WL1放电(图7A中的过程步骤703)时，单元10(WL1与BL0之间的电压差)和单元11(WL1与BL1之间的电压差)两端均看见电压降，分别如波形770和780中所示。通过观察WL1放电(图7A中的过程步骤704)过程中通过每个单元的电流，同时读取这两个单元的电阻状态。这个观察到或测量到的电流是正在读取的阵列单元的“读取电流”并指示阵列单元内电阻变化元件的电阻状态以及(扩展开来)存储在其中的逻辑值。见波形770，观察到的相对低电流将指示单元10被配置在相对高电阻状态(或重置状态)。并且见波形780，观察到的相对高电流将指示单元11被配置在相对低电阻状态(或设置状态)。
波形790描绘了位于字线631与参考位线645(图6中)的交叉点并与图4的R参考1相似的的电阻参考元件(R参考1)两端的电压和中间的电流。虽然图7B中未示出，图6的参考位线645上的电压波形可以被视为与BL0的波形完全相同，如与图7A的过程步骤一致。在图7B的示例性读取操作中，R参考1被选择为具有在设置条件的标称电阻值与重置条件的标称电阻值之间的电阻值。在示例性动态读取操作(如上所述)过程中，当WL1通过单元10和单元11放电(图7A中的过程步骤703)时，它还通过R参考1放电。并且，当R参考1的电阻被选择为固定在阵列中正使用的具体电阻变化元件的设置和重置条件的标称电阻之间的点时，通过R参考1(波形790)观察的电流被观察到在通过单元10的电流(波形770)和通过单元11的电流(波形780)之间某处。
在某些应用中，(如图4中所描绘并相对于图7B中的波形790所描述的)以这种方式使用电阻参考元件可以提供一种用于确定读取操作过程中所选电阻变化元件单元中所存储的电阻状态。例如，使用电阻变化元件阵列外部的电流读出放大器阵列，可以在WL1放电过程中实时地比较位线(BL0和BL1)中的每一条的放电电流与R参考1上的放电电流。如果通过位线的电流大于通过R参考1的电流(在本示例性动态读取操作中，如将对于单元11的情况)，对这些电流读出放大器响应的电路则可以锁定在第一逻辑值，并且如果通过位线的电流小于通过R参考1的电流(在本示例性动态读取操作中，如将对于单元10的情况)则锁定在第二逻辑值。锁定在逻辑值的这些将当然表示单元10和单元11中所存储的实际逻辑值。以这种方式，在不需要阵列单元中存在原位附加电路元件的情况下，可以可靠且快速地读出放电电流的非常小的差异。在某些应用中，这个精度可以允许使用显著更低的读取电压和电流和显著更快的读取定时(与常规静态DC访问和寻址方法相比，比如例如相对于图1、图2、图3A、和图3B所讨论的)。
应该注意的是，虽然如上所述电阻参考元件(比如R参考1)的使用在某些应用中可以提供益处，本公开的方法并不限于此。的确，对于图7A中详述并如上所述的读取，并不要求使用电阻参考元件。仅作为非限制性示意性示例相对于过程步骤704讨论了电阻参考元件R参考1的使用。参照图7A中详述的动态读取操作讨论的本公开的方法仅需要观察通过正被读取的单元中的每一个的放电电流。这种观察可以被执行然后适用于特定应用的需要。例如，驱动阵列内位线(位于电阻变化元件阵列外部)上的电压电平的电流读出电源电路可以用来读出通过所选单元或向阵列的位线中放电的读取电流。在另一示例中，外部参考元件可以用来提供与上文对R参考1的讨论类似的功能。
还应该注意的是，虽然图7A中所描述以及图7B的示例性动态读取操作中所使用的动态读取方法对所选字线上的每个阵列单元同时执行读取操作，本公开的方法并不限于此。的确，图7A中详述的动态读取方法可以用于对具体字线上的单个单元或单元子集进行寻址和读取。通过在图7A的过程步骤702、703、和704中限定通过未选择的单元的位线的电流，通过未选择的单元的放电电流可以被限制为比如不显著地流经未选择的单元。以这种方式，字线上的施加的读取电流可以被引导大部分通过针对读取操作所选所述一个或多个单元。可以例如通过将未选择的位线通过下拉电阻器下拉至接地(0V)同时将(这些)所选位线直接拉至接地来执行限制这些未选择的位线上的电流。将在对图9B的讨论中更详细地展示和描述这种个体单元选择供(相对于本公开的动态访问和寻址方法)，此图示出了对示例性电阻变化元件阵列内的单个单元执行的动态编程操作。
在最终的过程步骤705中，所选字线(WL1)已经完成放电，并且所有的字线和位线都接地(0V)，并且阵列准备好用于下一访问或寻址操作。应该注意的是，虽然图7A和图7B示出了以单极性(从字线到位线)流动的读取电流，本公开的方法并不限于此。的确，还可以通过将所有的字线接地并使所选位线浮动来执行图7A中详述的动态读取操作。这将导致读取电流从位线流动至字线(与图7B的示例性动态读取操作中所示的极性相反)。也就是说，本公开的动态读取方法非常适用于电阻变化元件阵列中的双极性操作。
现在参照图8A和图8B，示出了根据本公开的用于动态编程电阻变化元件阵列中的多个单元的方法。图8A是根据本公开的方法详述对电阻变化元件阵列内的多个单元进行动态编程操作的流程图800。并且，图8B是展示了如图8A中所描述并根据本公开的方法的示例性动态编程操作的一系列波形图。图8B中的波形详述了图6中的对单元10(670)和单元11(680)的示例性动态编程操作(两个单元同时被编程)并且旨在充当本公开的动态编程方法的非限制性示例性示例(如图8A中详述的)。如上文详细描述的，这种动态编程操作非常适用于对1-R电阻变化元件单元阵列内的元件进行访问和寻址，比如图3A、图4、图5和图6以及那些阵列结构的类似变化中所描绘的。
在第一过程步骤801中，阵列中的所有字线和位线被同时预先充电至所需的编程电压。这个编程电压被选择(根据具体应用的需要以及阵列中正使用的电阻变化元件的类型确定)为用于提供足以将阵列中使用的电阻变化元件的电阻从第一电阻状态调整至第二电阻状态的编程电流。即，这所选编程电压足以设置(将电阻变化元件从较高电阻状态调整为较低电阻状态)或重置(将电阻变化元件从较低电阻状态调整为较高电阻状态)所选阵列单元。由于这个编程电压被同时应用于阵列的所有位线和字线，在阵列线预先充电(过程步骤801)过程中，阵列内的单元中的任何一个都没有经历电压降(或电流)。即，在预先充电过程中，阵列内的所有单元在其相关联的字线和其相关联的位线上看见基本上相同的电压。
现在看图8B，在波形810所表示的时钟信号的前四个周期内执行这个预先充电过程步骤(图8A中的801)。正如图7B中的波形710，这个时钟信号波形810已经包括在图8B的波形内，从而相对于执行本公开的动态编程方法的处理器控制元件(比如但不限于微处理器、微控制器、FPGA、或CPLD)表示所施加的信号和过程步骤的定时。在这前四个时钟周期内，WL0(与波形830相关联)、BL0(与波形840相关联)、WL1(与波形831相关联)、和BL1(与波形841相关联)同时充电并追踪基本上相同的电压电平，直到所有字条线都处于要求的编程电压(按照具体应用中所使用的电阻变化元件的需要所确定的)。这样，所有四个单元——单元00(与波形850相关联)、单元01(与波形860相关联)、单元10(与波形870相关联)、单元11(与波形880相关联)两端和中间的电压和电流在预先充电过程步骤(图8A中的801)持续时间内近似为零。
在下一过程步骤802中，驱动所选字线——即与电阻变化元件阵列中有待编程的这些单元相关联的字线接地(0V)，并允许未选择的字线浮动。也允许阵列中的所有位线浮动。然后，在下一过程步骤803中，允许与阵列内的所选单元相关联的经浮动位线通过所选单元向所选字线(该字线是唯一接地(0V)的字线)放电，从而诱发通过所选单元的编程电流。这个编程电流足以将所选单元中的电阻变化元件从初始电阻状态调整至期望的第二电阻状态(例如，调整为或者设置或者重置条件)。由于与未选择的单元相关联的位线和字线在编程操作过程中保持几乎相同的电压，没有电流流过阵列中未选择的单元。
现在看图8B，在第四与第六时钟周期(再次，看参考时钟波形810)之间执行这个编程电流过程步骤(图8A中803)。由于图8B中详述的示例性动态编程操作旨在调整单元10和单元11内的电阻变化元件的电阻状态，WL0、BL0、和BL1被允许浮动并且WL1被驱动接地(0V)。由于WL0、BL0、和BL1在编程操作持续时间内保持基本上相同的电压，单元00和单元01两端基本上不存在电压降或中间不存在产生的电流(如波形850和860中所示)。在编程操作的整个过程中，两个单元在其相关联的字线和位线上均看见几乎相同的电压。然而，随着WL1被拉至接地(0V)，BL0和BL1被允许以足以将那些单元内的电阻变化元件从第一电阻状态调整至第二期望电阻状态(如波形870和880中所示)的电流通过单元10和单元11向WL1放电，与图8A中的过程步骤803相对应。
应该注意的是，如波形870和880中所示，在图8B中详述的示例性动态编程操作中应用于所选单元的编程电压和电流与在示例性动态读取操作中应用的读取电压和电流相比(并与下面将相对于图9B讨论的单个单元编程电压和电流相比)具有相反的极性。然而，虽然与本公开的这种方法相关联的编程电流(在图8A和图8B中)被描述为以某种极性(从位线到字线)流动，本公开的方法并不限于此。的确，还可以通过使阵列内的所有的字线浮动并将所选位线接地来执行图8A中详述的动态编程操作。这将导致编程电流从字线流动至位线(与图8B的示例性动态编程操作中所示的极性相反)。也就是说，本公开的动态编程方法非常适用于电阻变化元件阵列中的双极性操作。
在最终的过程步骤804中，所有位线(BL0和BL1)已经完成放电，并且所有的字线和位线都接地(0V)，并且阵列准备好用于下一访问或寻址操作。以这种方式，与所选字线(WL1)相关联的所有单元被调整至设置或重置状态。
应该注意的是，在电阻变化元件阵列的某些应用中，一组编程条件用来将电阻变化元件驱动至设置状态，并且不同的第二组编程条件用来将电阻变化元件驱动至重置状态。即，例如，在此类应用中，第一组编程条件(例如，电压、电流、脉冲宽度、极性等)将把初始处于设置状态的电阻变化元件调整至重置状态。然而，当这个同一组编程条件被应用于已经处于重置状态的电阻变化元件时，这个元件将响应于所应用的编程条件而简单地保持重置状态(即，这个元件的电阻状态将保持基本上不变)。这样，在这些一定应用中，(如相对于图8A和图8B描述的)本公开的多单元动态编程操作可以用来保证整个组的单元(或所选字线上的单元，例如)处于同一状态。例如，在这种应用中，根据本公开的方法的多单元动态编程操作可以用于对所选字线执行全局重置操作。在这种操作中，所选字线上最初处于设置状态的那些单元将被调整至重置状态，并且所选字线上最初处于重置状态的那些单元将保持基本上不受编程操作影响并保持重置状态。以这种方式，在编程操作结束时，所选字线上的所有单元将处于重置状态。
现在参照图9A和图9B，示出了根据本公开的用于动态编程电阻变化元件阵列中的单个单元的方法。图9A是根据本公开的方法详述对电阻变化元件阵列内的单个单元进行动态编程操作的流程图900。并且，图9B是展示了如图9A中所描述并根据本公开的方法的示例性动态编程操作的一系列波形图。图9B中的波形详述了图6中对单元11(680)执行的示例性动态编程操作(阵列中的所有其他单元保持不受编程操作的影响)并且旨在充当本公开的动态编程方法的非限制性示例性示例(如图9A中详述的)。如上文详细描述的，这种动态编程操作非常适用于对1-R电阻变化元件单元阵列内的元件进行访问和寻址，比如图3A、图4、图5和图6以及那些阵列结构的类似变化中所描绘的。
在第一过程步骤901中，阵列中的所有字线和位线被同时预先充电至所需的编程电压。这个编程电压被选择(根据具体应用的需要以及阵列中正使用的电阻变化元件的类型确定)为用于提供足以将阵列中使用的电阻变化元件的电阻从第一电阻状态调整至第二电阻状态的编程电流。即，这所选编程电压足以设置(将电阻变化元件从较高电阻状态调整为较低电阻状态)或重置(将电阻变化元件从较低电阻状态调整为较高电阻状态)所选阵列单元。由于这个编程电压被同时应用于阵列的所有位线和字线，在阵列线预先充电(过程步骤901)过程中，阵列内的单元中的任何一个都基本上没有经历电压降(或电流)。即，在预先充电过程中，阵列内的所有单元在其相关联的字线和其相关联的位线上看见基本上相同的电压。
现在看图9B，在波形910所表示的时钟信号的前四个周期内执行这个预先充电过程步骤(图9A中的901)。正如图7B中的波形710和图8B中的波形810，这个时钟信号波形910已经包括在图9B的波形内，从而相对于执行本公开的动态编程方法的处理器控制元件(比如但不限于微处理器、微控制器、FPGA、或CPLD)表示所施加的信号和过程步骤的定时。在这前四个时钟周期内，WL0(与波形930相关联)、BL0(与波形940相关联)、WL1(与波形931相关联)、和BL1(与波形941相关联)同时充电并追踪基本上相同的电压电平，直到所有字条线都处于要求的编程电压(按照具体应用中所使用的电阻变化元件的需要所确定的)。这样，所有四个单元——单元00(与波形950相关联)、单元01(与波形960相关联)、单元10(与波形970相关联)、单元11(与波形980相关联)两端和中间的电压和电流在预先充电过程步骤(图9A中的901)持续时间内近似为零。
在下一过程步骤902中，允许所选字线——即与电阻变化元件阵列中有待编程的这些单元相关联的字线浮动，并且将未选择的字线拉至接地(0V)。所选位线——即与电阻变化元件阵列中有待编程的单元相关联的位线被直接下拉至接地(0V)。阵列中未选择的位线也被拉至接地(0V)，但它们被下拉的方式为便于限制通过那些位线流动至接地的电流。可以例如通过将未选择的位线通过下拉电阻器下拉至接地(0V)(同时将这些所选位线直接拉至接地)来执行限制这些未选择的位线上的电流。在另一示例中，驱动未选择的位线的可编程电源可以被设定为用于限制通过这些未选择的位线的电流。
在下一过程步骤903中，允许经浮动的字线通过所选单元向所选位线放电，从而诱发通过所选单元的编程电流。这个编程电流足以将所选单元中的电阻变化元件从初始电阻状态调整至期望的第二电阻状态(例如，调整为或者设置或者重置条件)。小电流可以流经与所选字线相关联的未选择的单元，然而这个电流被电阻变化元件外部的电路元件充分限制，从而使得它不影响未选择的元件。以这种方式，所选字线上的施加的编程电流将被几乎全部引导通过被选择用于编程操作的单个单元。
现在看图9B，在第四与第六时钟周期(再次，看参考时钟波形910)之间执行这个编程电流过程步骤(图9A中903)。由于图9B中详述的示例性编程操作旨在调整单元11内电阻变化元件的电阻状态，WL0和BL0被直接拉至接地，并且通过限流元件(比如但不限于下拉电阻器)将BL1拉至接地(0V)。允许WL1(所选字线)浮动。由于WL0和BL0在编程操作持续时间内保持基本上相同的电压，单元00两端中间基本上不存在电压降或电流(如波形950中所示)。并且，由于在编程操作的持续时间内BL1保持在几乎与WL1和BL0相同的电压，单元01和单元10两端近存在非常小的电压降(以及结果其中非常小的产生的电流)(如波形960和970中所示)。由驱动未选择的位线的外部电路元件将这些小的产生的电流保持足够低，从而使得这些未选择的阵列单元(单元01和单元10)中的电阻变化元件保持不受影响。然而，随着BL1被直接拉至接地(0V)，WL1被允许以足以将那个单元内的电阻变化元件从第一电阻状态调整至第二期望电阻状态(如波形980中所示)的电流通过单元11向BL1放电，与图9A中的过程步骤903相对应。
应该注意的是，如上文相对于图8A和图8B中详述的示例性多单元编程方法所描述的，如图9A和图9B中详述的本公开的单个单元编程操作还非常适用于双极操作。的确，还可以通过将阵列内的所选字线接地并使所选位线浮动来执行图9A中详述的动态编程操作。这将导致编程电流从位线流动至字线(与图9B的示例性动态编程操作中所示的极性相反)。
在最终的过程步骤904中，所选字线(WL1)已经完成放电，并且所有的字线和位线都接地(0V)，并且阵列准备好用于下一访问和寻址操作。以这种方式，在动态编程操作过程中，仅仅调整电阻变化元件阵列内的单个所选单元的电阻。
现在参照图10，示出了系统级框图，展示了非常适用于应用本公开的动态读取和动态编程操作的示例性访问和寻址系统1000中的电阻变化元件阵列。
所述访问和寻址系统1000的内核处是在架构上与图3A、图4、和图5中所示的阵列类似的1-R电阻变化元件阵列1040。处理器控制元件1010提供通向位线驱动器/缓存器电路1020和通向字线驱动器/缓存器电路1030的地址控制线阵列。所述位线驱动器/缓存器电路1020然后通过位线解码器元件1025生成位线阵列并且然后将那些位线提供给电阻变化元件阵列1040。类似地，所述字线驱动器/缓存器电路1030通过字线解码器元件1035生成字线阵列并且然后将那些字线提供给电阻变化元件阵列1040。以这种方式，可以通过处理器控制元件1010所提供的电刺激来执行如在上文对图8A、图8B、图9A和图9B的讨论中详细描述的本公开的动态编程方法。
所述1-R电阻变化元件阵列1040通过模拟复用器元件1050耦合至读出放大器1060阵列。响应于来自处理器控制元件1010的控制信号，模拟复用器元件1050将位线、字线、以及(在某些情况下)参考位线(如图4中所示，例如)与读出放大器1060阵列互连。I/O门1070系统对读出放大器1060阵列以及来自处理器控制元件1010的控制信号响应，并用于暂时地锁定和存储从电阻变化元件阵列读取的逻辑值。响应于所述I/O门元件1070，数据缓存器驱动器元件1080将从阵列读取的逻辑值提供回处理器控制元件1010。以这种方式，可以通过处理器控制元件1010所提供的电刺激来执行如在上文对图7A和图7B的讨论中详细描述的本公开的动态读取方法。
图10的示例性访问和寻址系统内的处理器控制元件1010用来代表编程操作电路(等)，所述编程操作电路可以用于按照本公开的方法的要求并如上文相对于图7A、图7B、图8A、图8B、图9A、和图9B所讨论的将不同电压和其他条件应用于电阻变化元件阵列内的位线和字线阵列。可以通过各种结构实现本公开的动态编程和动态读取操作所需的电刺激，最适合特定应用的需要。例如，FPGA、PLD、微控制器、逻辑电路、或计算机上执行的软件程序都可以用于执行如上文所讨论的图7A、图7B、图8A、图8B、图9A、和图9B中详述的动态编程操作和动态读取操作。
应该注意的是，使用图3A和图4中的示例性示意图呈现用于展示本公开的动态编程和动态读取方法的1-R电阻变化元件阵列架构，本公开的方法不应该限于所绘的那些特定电路。的确，本领域技术人员将清楚的是，图3A和图4中所绘的电路可以被通过多种方式更改并且仍然实现非常适用于本公开的动态编程和动态读取操作的阵列架构。然后，优选的是，前述将电阻变化元件阵列架构描述为它们涉及本公开的方法表示并包括这些变化并且不另外限于详述的特定示意性参数。
虽然联系其具体实施例对本发明进行了描述，许多其他变化和更改以及其他用途将对本领域技术人员变得清楚。因此，优选的是，本发明部限于本文的具体公开。

Claims (31)

1.一种用于确定电阻变化元件阵列内的至少一个电阻变化元件的电阻状态的方法，所述方法包括：
提供电阻变化元件阵列，所述电阻变化元件阵列包括：
多条字线；
多条位线；以及
多个电阻变化元件，其中，每个电阻变化元件具有第一端子和第二端子，并且其中，每个电阻变化元件的所述第一端子与字线电连通并且每个电阻变化元件的所述第二端子与位线电连通；
同时将所述电阻变化元件阵列内的所有所述位线和所有所述字线充电至预先选择的电压电平；
选择所述电阻变化元件阵列内的一条字线并允许所述所选字线浮动，同时驱动所有其他字线和所有所述位线接地；
观察当所述所选字线通过与所述所选字线电连通的那些电阻变化元件放电时通过这些电阻变化元件的电流，从而测量至少一个电阻变化元件的至少一个读取电流值；以及
从所述至少一个读取电流值中确定至少一个电阻变化元件的电阻状态。
2.如权利要求1所述的方法，其中，所述所选字线还通过至少一个电阻参考元件放电。
3.如权利要求2所述的方法，其中，通过比较至少一个读取电流值与通过所述至少一个电阻参考元件测量的电流值来确定至少一个电阻变化元件的电阻状态。
4.如权利要求1所述的方法，其中，同时确定与所述所选字线电连通的每个电阻变化元件的电阻状态。
5.如权利要求1所述的方法，其中，相对高的读取电流值对应于第一逻辑状态并且相对低的读取电流值对应于第二逻辑状态。
6.如权利要求1所述的方法，其中，所述电阻变化元件是二端子纳米管开关元件。
7.如权利要求6所述的方法，其中，所述二端子纳米管开关元件包括纳米管结构。
8.如权利要求1所述的方法，其中，所述电阻变化元件是金属氧化物存储器元件。
9.如权利要求1所述的方法，其中，所述电阻变化元件是相变存储器元件。
10.如权利要求1所述的方法，其中，所述电阻变化元件阵列是存储器阵列。
11.一种用于调整电阻变化元件阵列内的至少一个电阻变化元件的电阻状态的方法，所述方法包括：
提供电阻变化元件阵列，所述电阻变化元件阵列包括：
多条字线；
多条位线；以及
多个电阻变化元件，其中，每个电阻变化元件具有第一端子和第二端子，并且其中，每个电阻变化元件的所述第一端子与字线电连通并且每个电阻变化元件的所述第二端子与位线电连通；
同时将所述电阻变化元件阵列内的所有所述位线和所有所述字线充电至预先选择的电压电平；
选择所述电阻变化元件阵列内的一条字线并驱动所述所选字接地，同时允许所有其他字线和所有所述位线浮动；以及
通过与所述所选字线电连通的那些电阻变化元件来对与这些电阻变化元件电连通的那些位线进行放电，从而通过至少一个电阻变化元件提供至少一个编程电流；
其中，所述至少一个编程电流将至少一个电阻变化元件的电阻从第一电阻状态调整至第二电阻状态。
12.如权利要求11所述的方法，其中，所述第一电阻状态低于所述第二电阻状态。
13.如权利要求11所述的方法，其中，所述第一电阻状态高于所述第二电阻状态。
14.如权利要求11所述的方法，其中，同时调整与所述所选字线电连通的每个电阻变化元件的电阻状态。
15.如权利要求11所述的方法，其中，所述第一电阻状态对应于第一逻辑值并且所述第二逻辑状态对应于第二逻辑值。
16.如权利要求15所述的方法，其中，在所述所选字线被放电之后，以相同逻辑值对与所述所选字线电连通的所有所述电阻变化元件进行编程。
17.如权利要求11所述的方法，其中，所述电阻变化元件是二端子纳米管开关元件。
18.如权利要求17所述的方法，其中，所述二端子纳米管开关元件包括纳米管结构。
19.如权利要求11所述的方法，其中，所述电阻变化元件是金属氧化物存储器元件。
20.如权利要求11所述的方法，其中，所述电阻变化元件是相变存储器元件。
21.如权利要求11所述的方法，其中，所述电阻变化元件阵列是存储器阵列。
22.一种用于调整电阻变化元件阵列内的单个电阻变化元件的电阻状态的方法，所述方法包括：
提供电阻变化元件阵列，所述电阻变化元件阵列包括：
多条字线；
多条位线；以及
多个电阻变化元件，其中，每个电阻变化元件具有第一端子和第二端子，并且其中，每个电阻变化元件的所述第一端子与字线电连通并且每个电阻变化元件的所述第二端子与位线电连通；
同时将所述电阻变化元件阵列内的所有所述位线和所有所述字线充电至预先选择的电压电平；
在所述电阻变化元件阵列内选择一条字线和一条位线并允许所述所选字线浮动并驱动所述所选位线接地，同时驱动所有其他字线接地并经由限流路径将所有其他位线拉至接地；
通过与所述所选字线和所述所选位线电连通的单个电阻变化元件对所述所选字线进行放电，从而通过所述单个电阻变化元件提供编程电流；
其中，所述编程电流将所述单个电阻变化元件的电阻从第一电阻状态调整至第二电阻状态。
23.如权利要求22所述的方法，其中，所述第一电阻状态低于所述第二电阻状态。
24.如权利要求22所述的方法，其中，所述第一电阻状态高于所述第二电阻状态。
25.如权利要求22所述的方法，其中，所述第一电阻状态对应于第一逻辑值并且所述第二逻辑状态对应于第二逻辑值。
26.如权利要求22所述的方法，其中，所述限流路径足以防止通过未选择的电阻变化元件的放电电流足够大到调整所述未选择的电阻变化元件的电阻状态。
27.如权利要求22所述的方法，其中，所述电阻变化元件是二端子纳米管开关元件。
28.如权利要求27所述的方法，其中，所述二端子纳米管开关元件包括纳米管结构。
29.如权利要求22所述的方法，其中，所述电阻变化元件是金属氧化物存储器元件。
30.如权利要求22所述的方法，其中，所述电阻变化元件是相变存储器元件。
31.如权利要求22所述的方法，其中，所述电阻变化元件阵列是存储器阵列。
CN201580053525.4A 2008-08-14 2015-08-10 用于对电阻变化元件阵列进行动态访问和编程的方法 Active CN107004435B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US8882808P 2008-08-14 2008-08-14
US12/873,946 US8619450B2 (en) 2009-08-12 2010-09-01 Method for adjusting a resistive change element using a reference
US14/457,520 US9263126B1 (en) 2010-09-01 2014-08-12 Method for dynamically accessing and programming resistive change element arrays
US14/457,520 2014-08-12
PCT/US2015/044440 WO2016025374A1 (en) 2010-09-01 2015-08-10 Method for dynamically accessing and programming resistive change element arrays

Publications (2)

Publication Number Publication Date
CN107004435A true CN107004435A (zh) 2017-08-01
CN107004435B CN107004435B (zh) 2019-12-31

Family

ID=41669206

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580053525.4A Active CN107004435B (zh) 2008-08-14 2015-08-10 用于对电阻变化元件阵列进行动态访问和编程的方法
CN201610606930.0A Active CN106409334B (zh) 2008-08-14 2016-07-28 用于阻变元件阵列的ddr兼容的存储器电路架构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610606930.0A Active CN106409334B (zh) 2008-08-14 2016-07-28 用于阻变元件阵列的ddr兼容的存储器电路架构

Country Status (6)

Country Link
US (8) US8357921B2 (zh)
EP (1) EP3125249B1 (zh)
JP (2) JP6559099B2 (zh)
CN (2) CN107004435B (zh)
TW (3) TWI543363B (zh)
WO (2) WO2010019441A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109905115A (zh) * 2019-02-27 2019-06-18 华中科技大学 一种可逆逻辑电路及其操作方法
CN110021323A (zh) * 2018-01-10 2019-07-16 中电海康集团有限公司 一次写入多次读取的数据存储器件及系统
CN110534146A (zh) * 2019-08-02 2019-12-03 北京大学 阻变式存储器的操作电路及操作方法

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006053321A2 (en) * 2004-11-12 2006-05-18 Ati Technologies, Inc. Controlling clock rate using configuration information
US8941094B2 (en) * 2010-09-02 2015-01-27 Nantero Inc. Methods for adjusting the conductivity range of a nanotube fabric layer
US9390790B2 (en) 2005-04-05 2016-07-12 Nantero Inc. Carbon based nonvolatile cross point memory incorporating carbon based diode select devices and MOSFET select devices for memory and logic applications
US7812635B1 (en) * 2006-05-08 2010-10-12 Altera Corporation Programmable logic device architecture with the ability to combine adjacent logic elements for the purpose of performing high order logic functions
WO2008126471A1 (ja) * 2007-04-06 2008-10-23 Nec Corporation 半導体集積回路およびその試験方法
US8357921B2 (en) * 2008-08-14 2013-01-22 Nantero Inc. Integrated three-dimensional semiconductor system comprising nonvolatile nanotube field effect transistors
KR20100052080A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US8350360B1 (en) 2009-08-28 2013-01-08 Lockheed Martin Corporation Four-terminal carbon nanotube capacitors
KR101745749B1 (ko) 2010-01-20 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8405189B1 (en) 2010-02-08 2013-03-26 Lockheed Martin Corporation Carbon nanotube (CNT) capacitors and devices integrated with CNT capacitors
WO2011103558A1 (en) * 2010-02-22 2011-08-25 Nantero, Inc. Logic elements comprising carbon nanotube field effect transistor (cntfet) devices and methods of making same
EP2363957A1 (en) * 2010-03-04 2011-09-07 Thomson Licensing Field programmable gate array
EP2363958A1 (en) * 2010-03-04 2011-09-07 Thomson Licensing Field programmable gate array
US8384429B2 (en) * 2010-04-16 2013-02-26 Infineon Technologies Ag Integrated circuit and method for manufacturing same
KR101638976B1 (ko) * 2010-08-25 2016-07-13 삼성전자주식회사 재구성 가능한 논리 장치
US8125824B1 (en) * 2010-09-02 2012-02-28 Lockheed Martin Corporation Nanotube random access memory (NRAM) and transistor integration
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8427199B2 (en) 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US8358149B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8358154B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
JP2012103772A (ja) * 2010-11-08 2012-05-31 Renesas Electronics Corp プロセッサおよびそれを用いた画像処理システム
US8735857B2 (en) * 2010-12-22 2014-05-27 Easic Corporation Via-configurable high-performance logic block architecture
FR2972079B1 (fr) * 2011-02-25 2014-01-03 St Microelectronics Sa Circuit intégré numérique
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8427197B2 (en) 2011-06-15 2013-04-23 Honeywell International Inc. Configurable reference circuit for logic gates
TWI413786B (zh) * 2011-08-19 2013-11-01 Chroma Ate Inc High pressure test method and equipment for rapid detection of contact loop
KR101088954B1 (ko) * 2011-08-26 2011-12-01 권의필 프로그램이 가능한 비휘발성 메모리
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor
US8563966B2 (en) * 2011-12-30 2013-10-22 Khalifa University of Science, Technology & Research (KUSTAR) Nano metal particles based tunneling field effect transistor and nano-switch
US8816719B2 (en) * 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US8786331B2 (en) * 2012-05-29 2014-07-22 Life Technologies Corporation System for reducing noise in a chemical sensor array
JP6377317B2 (ja) * 2012-05-30 2018-08-22 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US9461649B2 (en) * 2012-06-01 2016-10-04 The Regents Of The University Of California Programmable logic circuit architecture using resistive memory elements
US8933533B2 (en) * 2012-07-05 2015-01-13 Infineon Technologies Austria Ag Solid-state bidirectional switch having a first and a second power-FET
TWI469325B (zh) 2012-07-31 2015-01-11 Ind Tech Res Inst 邏輯閘
KR20140023609A (ko) * 2012-08-16 2014-02-27 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
WO2014061567A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
KR101906966B1 (ko) * 2012-11-05 2018-12-07 삼성전자주식회사 논리 장치 및 이의 동작 방법
US9893731B1 (en) * 2012-12-11 2018-02-13 Lockheed Martin Corporation Programmable application-specific integrated circuit
TWI611419B (zh) 2012-12-24 2018-01-11 半導體能源研究所股份有限公司 可程式邏輯裝置及半導體裝置
US8896344B1 (en) * 2013-01-04 2014-11-25 Altera Corporation Heterogeneous programmable device and configuration software adapted therefor
TWI493548B (zh) * 2013-01-31 2015-07-21 Ind Tech Res Inst 可組態邏輯區塊及其操作方法
US9689829B2 (en) 2013-03-12 2017-06-27 New Jersey Institute Of Technology Nanoprobe and methods of use
US9007732B2 (en) 2013-03-15 2015-04-14 Nantero Inc. Electrostatic discharge protection circuits using carbon nanotube field effect transistor (CNTFET) devices and methods of making same
CN104112777B (zh) * 2013-04-16 2017-12-19 清华大学 薄膜晶体管及其制备方法
FR3005784B1 (fr) 2013-05-14 2016-10-07 Aledia Dispositif optoelectronique et son procede de fabrication
FR3005785B1 (fr) * 2013-05-14 2016-11-25 Aledia Dispositif optoelectronique et son procede de fabrication
KR101402989B1 (ko) * 2013-06-12 2014-06-11 한국과학기술연구원 기판과의 결합력이 향상된 탄소나노튜브 기반 전계효과트랜지스터 소자의 제조방법 및 이에 의하여 제조된 탄소나노튜브 기반 전계효과트랜지스터 소자
CN104252882B (zh) * 2013-06-28 2018-01-26 华邦电子股份有限公司 具有电源切换功能的非易失性存储器
US8863059B1 (en) 2013-06-28 2014-10-14 Altera Corporation Integrated circuit device configuration methods adapted to account for retiming
US9331016B2 (en) 2013-07-25 2016-05-03 Qualcomm Incorporated SOC design with critical technology pitch alignment
US9385054B2 (en) * 2013-11-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing device and manufacturing method thereof
JP6541376B2 (ja) 2014-03-13 2019-07-10 株式会社半導体エネルギー研究所 プログラマブルロジックデバイスの動作方法
TWI643457B (zh) 2014-04-25 2018-12-01 日商半導體能源研究所股份有限公司 半導體裝置
US9276573B2 (en) * 2014-07-28 2016-03-01 Ecole Polytechnique Federale De Lausanne High-performance low-power near-Vt resistive memory-based FPGA
WO2016068980A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Sensing circuit for resistive memory
KR102593647B1 (ko) 2014-12-18 2023-10-26 라이프 테크놀로지스 코포레이션 트랜스미터 구성을 갖춘 높은 데이터율 집적 회로
US9299430B1 (en) 2015-01-22 2016-03-29 Nantero Inc. Methods for reading and programming 1-R resistive change element arrays
CN104752231B (zh) * 2015-03-27 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US9318196B1 (en) * 2015-05-29 2016-04-19 Floadia Corporation Non-volatile semiconductor memory device
US10340005B2 (en) * 2015-07-29 2019-07-02 Nantero, Inc. Resistive change element arrays with in situ initialization
US10290349B2 (en) * 2015-07-29 2019-05-14 Nantero, Inc. DDR compatible open array architectures for resistive change element arrays
US10762961B2 (en) * 2015-07-29 2020-09-01 Nantero, Inc. Resistive change element arrays using a reference line
US10430618B2 (en) * 2015-10-09 2019-10-01 George Mason University Vanishable logic to enhance circuit security
US10396798B2 (en) * 2015-10-16 2019-08-27 Nec Corporation Reconfigurable circuit
US11270769B2 (en) 2016-01-11 2022-03-08 Crossbar, Inc. Network router device with hardware-implemented lookups including two-terminal non-volatile memory
US9871525B2 (en) * 2016-03-10 2018-01-16 Kabushiki Kaisha Toshiba Semiconductor device
US9947400B2 (en) 2016-04-22 2018-04-17 Nantero, Inc. Methods for enhanced state retention within a resistive change cell
US9934848B2 (en) 2016-06-07 2018-04-03 Nantero, Inc. Methods for determining the resistive states of resistive change elements
US10665798B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
US10665799B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
KR102420735B1 (ko) 2016-08-19 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 전원 제어 방법
US10355206B2 (en) 2017-02-06 2019-07-16 Nantero, Inc. Sealed resistive change elements
KR20180116879A (ko) * 2017-04-18 2018-10-26 에스케이하이닉스 주식회사 반도체 장치
US10269414B2 (en) * 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10699785B2 (en) * 2017-09-29 2020-06-30 Crossbar, Inc. Computing memory architecture
US10290327B2 (en) 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
US10269413B1 (en) * 2017-10-17 2019-04-23 R&D 3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
KR102422456B1 (ko) * 2017-12-22 2022-07-19 삼성전자주식회사 데이터 송수신 장치, 이를 포함하는 반도체 패키지 및 데이터 송수신 방법
US10719296B2 (en) * 2018-01-17 2020-07-21 Macronix International Co., Ltd. Sum-of-products accelerator array
CN110197680B (zh) * 2018-02-24 2021-11-23 上海磁宇信息科技有限公司 一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片
US10790271B2 (en) * 2018-04-17 2020-09-29 International Business Machines Corporation Perpendicular stacked field-effect transistor device
FR3080703B1 (fr) * 2018-04-27 2020-04-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de programmation d'une memoire resistive
US10943652B2 (en) * 2018-05-22 2021-03-09 The Regents Of The University Of Michigan Memory processing unit
KR102301669B1 (ko) 2018-08-10 2021-09-14 주식회사 엘지에너지솔루션 전극기재의 타발시스템 및 타발방법
US10878929B2 (en) * 2018-08-20 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. eFuse circuit, method, layout, and structure
JP7122936B2 (ja) * 2018-10-29 2022-08-22 ルネサスエレクトロニクス株式会社 半導体装置
US11125782B2 (en) * 2018-12-07 2021-09-21 Abb Schweiz Ag Line post sensor
JP7361730B2 (ja) * 2019-01-29 2023-10-16 株式会社半導体エネルギー研究所 記憶装置
US10847207B2 (en) 2019-04-08 2020-11-24 Micron Technology, Inc. Apparatuses and methods for controlling driving signals in semiconductor devices
US10910027B2 (en) 2019-04-12 2021-02-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US11270767B2 (en) 2019-05-31 2022-03-08 Crossbar, Inc. Non-volatile memory bank with embedded inline computing logic
US11295810B2 (en) 2019-06-07 2022-04-05 Nantero, Inc. Combinational resistive change elements
US10854273B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word drivers
US10937476B2 (en) 2019-06-24 2021-03-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854272B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854274B1 (en) * 2019-09-26 2020-12-01 Micron Technology, Inc. Apparatuses and methods for dynamic timing of row pull down operations
US11205470B2 (en) 2020-04-20 2021-12-21 Micron Technology, Inc. Apparatuses and methods for providing main word line signal with dynamic well
CN111494001B (zh) * 2020-05-12 2021-04-27 北京天星博迈迪医疗器械有限公司 用于生成等离子的医用设备控制电路及等离子医用设备
US11809165B2 (en) 2020-09-25 2023-11-07 Cbn Nano Technologies Inc. Efficient and manufacturable mechanical computing
FR3117288B1 (fr) * 2020-12-09 2023-05-26 Commissariat Energie Atomique Comparateur dynamique
US20220197844A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Bootstrapping circuit, sampling apparatuses, receiver, base station, mobile device and method of operating a bootstrapping circuit
CN113410097B (zh) * 2021-06-10 2022-09-06 中国电子科技集团公司第二十九研究所 基于磁保持继电器开关射频前端的矩阵式控制电路及方法
US11798623B2 (en) 2021-11-05 2023-10-24 Nantero, Inc. Three dimensional (3D) memories with multiple resistive change elements per cell and corresponding architectures
US11955182B2 (en) * 2022-05-17 2024-04-09 Sandisk Technologies Llc Adaptive pre-programming
TWI828206B (zh) * 2022-06-24 2024-01-01 旺宏電子股份有限公司 記憶體裝置及其用以執行乘加運算之運作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1442859A (zh) * 2001-12-28 2003-09-17 株式会社东芝 磁性随机存取存储器
CN1717748A (zh) * 2003-06-25 2006-01-04 松下电器产业株式会社 驱动非易失性存储器的方法
US20070091667A1 (en) * 2004-12-02 2007-04-26 Qimonda Ag Memory circuit as well as method for evaluating a memory datum of a CBRAM resistance memory cell
US20090122592A1 (en) * 2007-11-09 2009-05-14 Kabushiki Kaisha Toshiba Non-volatile memory device and method of reading data therefrom
CN101558449A (zh) * 2006-08-08 2009-10-14 南泰若股份有限公司 非易失性纳米管二极管和非易失性纳米管区块与使用其的系统及其制造方法
US20100135085A1 (en) * 2007-09-18 2010-06-03 International Business Machines Corporation Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
CN102037516A (zh) * 2008-05-23 2011-04-27 桑迪士克公司 用于增加非易失性存储器中的沟道升压的增强的位线预充电方案
CN102171762A (zh) * 2008-10-06 2011-08-31 桑迪士克3D有限责任公司 使用交错预充电的阻性存储器的连续编程

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670749A (en) 1984-04-13 1987-06-02 Zilog, Inc. Integrated circuit programmable cross-point connection technique
CN85103516B (zh) * 1985-05-02 1987-04-15 得克萨斯仪器公司 具有拟折叠位线的动态存储阵列
US5604755A (en) * 1995-11-20 1997-02-18 International Business Machine Corp. Memory system reset circuit
US5781031A (en) * 1995-11-21 1998-07-14 International Business Machines Corporation Programmable logic array
US6445006B1 (en) 1995-12-20 2002-09-03 Advanced Technology Materials, Inc. Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same
JP3955127B2 (ja) * 1997-05-19 2007-08-08 学 根本 ヘルメット
KR100265692B1 (ko) * 1997-07-03 2000-09-15 윤덕용 에이에프엠을이용한비휘발성메모리소자와해당메모리소자의운영방법
US5986962A (en) * 1998-07-23 1999-11-16 International Business Machines Corporation Internal shadow latch
US6346189B1 (en) 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
WO2000048195A1 (en) 1999-02-12 2000-08-17 Board Of Trustees Operating Michigan State University Nanocapsules containing charged particles, their uses and methods of forming the same
US6280697B1 (en) * 1999-03-01 2001-08-28 The University Of North Carolina-Chapel Hill Nanotube-based high energy material and method
US6388198B1 (en) * 1999-03-09 2002-05-14 International Business Machines Corporation Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality
US6256767B1 (en) 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6314019B1 (en) 1999-03-29 2001-11-06 Hewlett-Packard Company Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
US6128214A (en) 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
AUPP976499A0 (en) 1999-04-16 1999-05-06 Commonwealth Scientific And Industrial Research Organisation Multilayer carbon nanotube films
US6308311B1 (en) 1999-05-14 2001-10-23 Xilinx, Inc. Method for reconfiguring a field programmable gate array from a host
US6177807B1 (en) * 1999-05-28 2001-01-23 International Business Machines Corporation High frequency valid data strobe
DE60044972D1 (de) 1999-07-02 2010-10-28 Harvard College Nanoskopischen draht enthaltende anordnung, logisc
US7335603B2 (en) 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
EP1170799A3 (de) 2000-07-04 2009-04-01 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
DE10134866B4 (de) 2000-07-18 2005-08-11 Lg Electronics Inc. Verfahren zum horizontalen Wachsenlassen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gewachsenen Kohlenstoff-Nanoröhren verwendet
JP2002202441A (ja) * 2000-11-02 2002-07-19 Nippon Telegr & Teleph Corp <Ntt> Ｌａｎ用光アクティブコネクタプラグ及びコネクタポート
US6495905B2 (en) 2000-11-09 2002-12-17 Texas Instruments Incorporated Nanomechanical switches and circuits
US6423583B1 (en) 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US6803840B2 (en) 2001-03-30 2004-10-12 California Institute Of Technology Pattern-aligned carbon nanotube growth and tunable resonator apparatus
AU2002307129A1 (en) 2001-04-03 2002-10-21 Carnegie Mellon University Electronic circuit device, system and method
JP4207398B2 (ja) 2001-05-21 2009-01-14 富士ゼロックス株式会社 カーボンナノチューブ構造体の配線の製造方法、並びに、カーボンナノチューブ構造体の配線およびそれを用いたカーボンナノチューブデバイス
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
DE10134665C1 (de) 2001-07-20 2002-09-05 Infineon Technologies Ag Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz
US7259410B2 (en) * 2001-07-25 2007-08-21 Nantero, Inc. Devices having horizontally-disposed nanofabric articles and methods of making the same
US6574130B2 (en) * 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory
US6835591B2 (en) 2001-07-25 2004-12-28 Nantero, Inc. Methods of nanotube films and articles
US6919592B2 (en) * 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6924538B2 (en) 2001-07-25 2005-08-02 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US20030096275A1 (en) * 2001-08-20 2003-05-22 Laing Lance G. Biosensor for small molecule analytes
US20040132070A1 (en) 2002-01-16 2004-07-08 Nanomix, Inc. Nonotube-based electronic detection of biological molecules
US6894359B2 (en) 2002-09-04 2005-05-17 Nanomix, Inc. Sensitivity control for nanotube sensors
AU2003216070A1 (en) 2002-01-18 2003-09-02 California Institute Of Technology Array-based architecture for molecular electronics
EP1341184B1 (en) 2002-02-09 2005-09-14 Samsung Electronics Co., Ltd. Memory device utilizing carbon nanotubes and method of fabricating the memory device
US7049625B2 (en) 2002-03-18 2006-05-23 Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
US6899945B2 (en) 2002-03-19 2005-05-31 William Marsh Rice University Entangled single-wall carbon nanotube solid material and methods for making same
US6972983B2 (en) * 2002-03-21 2005-12-06 Infineon Technologies Aktiengesellschaft Increasing the read signal in ferroelectric memories
US7335395B2 (en) * 2002-04-23 2008-02-26 Nantero, Inc. Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US7447877B2 (en) * 2002-06-13 2008-11-04 Intel Corporation Method and apparatus for converting memory instructions to prefetch operations during a thread switch window
US6759693B2 (en) 2002-06-19 2004-07-06 Nantero, Inc. Nanotube permeable base transistor
US6836419B2 (en) * 2002-08-23 2004-12-28 Micron Technology, Inc. Split word line ternary CAM architecture
US6809465B2 (en) 2002-08-23 2004-10-26 Samsung Electronics Co., Ltd. Article comprising MEMS-based two-dimensional e-beam sources and method for making the same
US7051945B2 (en) 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
JP4124635B2 (ja) 2002-12-05 2008-07-23 シャープ株式会社 半導体記憶装置及びメモリセルアレイの消去方法
US6919740B2 (en) 2003-01-31 2005-07-19 Hewlett-Packard Development Company, Lp. Molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits, and more complex circuits composed, in part, from molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits
US6918284B2 (en) 2003-03-24 2005-07-19 The United States Of America As Represented By The Secretary Of The Navy Interconnected networks of single-walled carbon nanotubes
US7294877B2 (en) 2003-03-28 2007-11-13 Nantero, Inc. Nanotube-on-gate FET structures and applications
US7280394B2 (en) * 2003-06-09 2007-10-09 Nantero, Inc. Field effect devices having a drain controlled via a nanotube switching element
US7274064B2 (en) 2003-06-09 2007-09-25 Nanatero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
KR100568425B1 (ko) 2003-06-30 2006-04-05 주식회사 하이닉스반도체 플래시 소자의 비트라인 형성 방법
US7115960B2 (en) 2003-08-13 2006-10-03 Nantero, Inc. Nanotube-based switching elements
EP1665278A4 (en) 2003-08-13 2007-11-07 Nantero Inc NANOROUS-BASED SWITCHING ELEMENTS WITH MULTIPLE CONTROLS AND CIRCUITS MADE THEREFROM
WO2005017967A2 (en) 2003-08-13 2005-02-24 Nantero, Inc. Nanotube device structure and methods of fabrication
US7245520B2 (en) 2004-08-13 2007-07-17 Nantero, Inc. Random access memory including nanotube switching elements
US7375369B2 (en) * 2003-09-08 2008-05-20 Nantero, Inc. Spin-coatable liquid for formation of high purity nanotube films
US6890780B2 (en) 2003-10-10 2005-05-10 General Electric Company Method for forming an electrostatically-doped carbon nanotube device
JP2005285822A (ja) 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
US7709880B2 (en) 2004-06-09 2010-05-04 Nantero, Inc. Field effect devices having a gate controlled via a nanotube switching element
US7164744B2 (en) 2004-06-18 2007-01-16 Nantero, Inc. Nanotube-based logic driver circuits
US7329931B2 (en) 2004-06-18 2008-02-12 Nantero, Inc. Receiver circuit using nanotube-based switches and transistors
US7167026B2 (en) 2004-06-18 2007-01-23 Nantero, Inc. Tri-state circuit using nanotube switching elements
US7288970B2 (en) 2004-06-18 2007-10-30 Nantero, Inc. Integrated nanotube and field effect switching device
US7330709B2 (en) 2004-06-18 2008-02-12 Nantero, Inc. Receiver circuit using nanotube-based switches and logic
US7161403B2 (en) 2004-06-18 2007-01-09 Nantero, Inc. Storage elements using nanotube switching elements
TWI348169B (en) * 2004-09-21 2011-09-01 Nantero Inc Resistive elements using carbon nanotubes
DE102004047666B4 (de) * 2004-09-30 2015-04-02 Qimonda Ag Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
JP4428284B2 (ja) * 2005-04-25 2010-03-10 エルピーダメモリ株式会社 半導体記憶装置およびその書込み方法
US7835170B2 (en) * 2005-05-09 2010-11-16 Nantero, Inc. Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks
US8513768B2 (en) * 2005-05-09 2013-08-20 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8013363B2 (en) 2005-05-09 2011-09-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8183665B2 (en) 2005-11-15 2012-05-22 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7781862B2 (en) 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US8217490B2 (en) 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8102018B2 (en) 2005-05-09 2012-01-24 Nantero Inc. Nonvolatile resistive memories having scalable two-terminal nanotube switches
US9911743B2 (en) 2005-05-09 2018-03-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7394687B2 (en) 2005-05-09 2008-07-01 Nantero, Inc. Non-volatile-shadow latch using a nanotube switch
US7782650B2 (en) 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8008745B2 (en) 2005-05-09 2011-08-30 Nantero, Inc. Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements
TWI324773B (en) 2005-05-09 2010-05-11 Nantero Inc Non-volatile shadow latch using a nanotube switch
US7598127B2 (en) 2005-05-12 2009-10-06 Nantero, Inc. Nanotube fuse structure
US7269079B2 (en) * 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
EP1725025A1 (en) * 2005-05-18 2006-11-22 STMicroelectronics (Research & Development) Limited Method for operating an electronic imaging system, and electronic imaging system
US7575693B2 (en) 2005-05-23 2009-08-18 Nantero, Inc. Method of aligning nanotubes and wires with an etched feature
US7915122B2 (en) * 2005-06-08 2011-03-29 Nantero, Inc. Self-aligned cell integration scheme
US7541216B2 (en) 2005-06-09 2009-06-02 Nantero, Inc. Method of aligning deposited nanotubes onto an etched feature using a spacer
US20060292716A1 (en) * 2005-06-27 2006-12-28 Lsi Logic Corporation Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes
US7245535B2 (en) * 2005-09-21 2007-07-17 Actel Corporation Non-volatile programmable memory cell for programmable logic array
US7221317B2 (en) * 2005-10-10 2007-05-22 The Boeing Company Space-based lever arm correction in navigational systems employing spot beams
US7511532B2 (en) * 2005-11-03 2009-03-31 Cswitch Corp. Reconfigurable logic structures
US7885103B2 (en) 2005-11-22 2011-02-08 Agate Logic, Inc. Non-volatile electromechanical configuration bit array
US8063455B2 (en) * 2005-11-22 2011-11-22 Agate Logic, Inc. Multi-terminal electromechanical nanocsopic switching device with control and release electrodes
WO2007086534A1 (en) 2006-01-26 2007-08-02 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor and semiconductor device
WO2008015759A1 (en) 2006-08-04 2008-02-07 Hitachi Chemical Co., Ltd. Film adhesive, adhesive sheet, and semiconductor device using the same
JP2008065953A (ja) * 2006-09-11 2008-03-21 Fujitsu Ltd 不揮発性半導体記憶装置及びその読み出し方法
KR100788280B1 (ko) * 2006-12-29 2007-12-27 옵토팩 주식회사 반도체 소자 패키지 및 그 패키징 방법
US7982209B2 (en) 2007-03-27 2011-07-19 Sandisk 3D Llc Memory cell comprising a carbon nanotube fabric element and a steering element
US7667999B2 (en) 2007-03-27 2010-02-23 Sandisk 3D Llc Method to program a memory cell comprising a carbon nanotube fabric and a steering element
US7583546B2 (en) * 2007-06-08 2009-09-01 Qimonda Ag Apparatus and method of operating an integrated circuit
KR101367659B1 (ko) * 2007-07-12 2014-02-25 삼성전자주식회사 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법
US8236623B2 (en) 2007-12-31 2012-08-07 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US8558220B2 (en) 2007-12-31 2013-10-15 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same
US20090166610A1 (en) 2007-12-31 2009-07-02 April Schricker Memory cell with planarized carbon nanotube layer and methods of forming the same
US8587989B2 (en) 2008-06-20 2013-11-19 Nantero Inc. NRAM arrays with nanotube blocks, nanotube traces, and nanotube planes and methods of making same
US8357921B2 (en) * 2008-08-14 2013-01-22 Nantero Inc. Integrated three-dimensional semiconductor system comprising nonvolatile nanotube field effect transistors
US9263126B1 (en) * 2010-09-01 2016-02-16 Nantero Inc. Method for dynamically accessing and programming resistive change element arrays
US8115344B2 (en) * 2008-08-22 2012-02-14 California Institute Of Technology Very low voltage, ultrafast nanoelectromechanical switches and resonant switches
JP5039079B2 (ja) * 2009-03-23 2012-10-03 株式会社東芝 不揮発性半導体記憶装置
US8351239B2 (en) * 2009-10-23 2013-01-08 Nantero Inc. Dynamic sense current supply circuit and associated method for reading and characterizing a resistive memory array
JP5359798B2 (ja) * 2009-11-10 2013-12-04 ソニー株式会社 メモリデバイスおよびその読み出し方法
JP2011258288A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 半導体記憶装置
US8854873B1 (en) * 2011-05-05 2014-10-07 Adesto Technologies Corporation Memory devices, architectures and methods for memory elements having dynamic change in property
US9042152B2 (en) * 2011-08-25 2015-05-26 Samsung Electronics Co., Ltd. Data read circuit, a non-volatile memory device having the same, and a method of reading data from the non-volatile memory device
KR20140106770A (ko) * 2013-02-25 2014-09-04 삼성전자주식회사 반도체 메모리 장치, 이의 테스트 방법 및 동작 방법
KR102169681B1 (ko) * 2013-12-16 2020-10-26 삼성전자주식회사 감지 증폭기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 센싱 방법
US9299430B1 (en) * 2015-01-22 2016-03-29 Nantero Inc. Methods for reading and programming 1-R resistive change element arrays

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1442859A (zh) * 2001-12-28 2003-09-17 株式会社东芝 磁性随机存取存储器
CN1717748A (zh) * 2003-06-25 2006-01-04 松下电器产业株式会社 驱动非易失性存储器的方法
US20070091667A1 (en) * 2004-12-02 2007-04-26 Qimonda Ag Memory circuit as well as method for evaluating a memory datum of a CBRAM resistance memory cell
CN101558449A (zh) * 2006-08-08 2009-10-14 南泰若股份有限公司 非易失性纳米管二极管和非易失性纳米管区块与使用其的系统及其制造方法
US20100135085A1 (en) * 2007-09-18 2010-06-03 International Business Machines Corporation Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
US20090122592A1 (en) * 2007-11-09 2009-05-14 Kabushiki Kaisha Toshiba Non-volatile memory device and method of reading data therefrom
CN102037516A (zh) * 2008-05-23 2011-04-27 桑迪士克公司 用于增加非易失性存储器中的沟道升压的增强的位线预充电方案
CN102171762A (zh) * 2008-10-06 2011-08-31 桑迪士克3D有限责任公司 使用交错预充电的阻性存储器的连续编程

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021323A (zh) * 2018-01-10 2019-07-16 中电海康集团有限公司 一次写入多次读取的数据存储器件及系统
CN109905115A (zh) * 2019-02-27 2019-06-18 华中科技大学 一种可逆逻辑电路及其操作方法
CN109905115B (zh) * 2019-02-27 2020-08-04 华中科技大学 一种可逆逻辑电路及其操作方法
CN110534146A (zh) * 2019-08-02 2019-12-03 北京大学 阻变式存储器的操作电路及操作方法

Also Published As

Publication number Publication date
US9852793B2 (en) 2017-12-26
TWI684179B (zh) 2020-02-01
TW201717201A (zh) 2017-05-16
CN107004435B (zh) 2019-12-31
EP3125249B1 (en) 2019-09-25
WO2010019441A1 (en) 2010-02-18
US8319205B2 (en) 2012-11-27
WO2010019440A1 (en) 2010-02-18
US8357921B2 (en) 2013-01-22
TWI552154B (zh) 2016-10-01
US20100078723A1 (en) 2010-04-01
JP6820962B2 (ja) 2021-01-27
US7847588B2 (en) 2010-12-07
US7852114B2 (en) 2010-12-14
CN106409334B (zh) 2021-03-09
US20100039138A1 (en) 2010-02-18
US8541843B2 (en) 2013-09-24
US20100072459A1 (en) 2010-03-25
TWI543363B (zh) 2016-07-21
US20100079165A1 (en) 2010-04-01
JP2017033622A (ja) 2017-02-09
TW201030754A (en) 2010-08-16
JP6559099B2 (ja) 2019-08-14
US20170032839A1 (en) 2017-02-02
US9412447B1 (en) 2016-08-09
EP3125249A1 (en) 2017-02-01
US8188763B2 (en) 2012-05-29
US20100134141A1 (en) 2010-06-03
CN106409334A (zh) 2017-02-15
TW201025596A (en) 2010-07-01
JP2019109957A (ja) 2019-07-04
US20100038625A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
CN107004435A (zh) 用于对电阻变化元件阵列进行动态访问和编程的方法
JP6523431B2 (ja) 抵抗変化素子アレイに動的にアクセスし、プログラミングする方法
EP3180788B1 (en) Method for dynamically accessing and programming resistive change element arrays
TWI653629B (zh) 用於讀取和程式化１－ｒ電阻變化元件陳列的方法
CN104335284B (zh) 高操作速度的电阻型随机存取存储器
US8391047B2 (en) Method of executing a forming operation to variable resistance element
CN101896977B (zh) 半导体存储器器件和存储器基元电压施加方法
US20120020141A1 (en) Variable-resistance memory device and its driving method
KR20040107435A (ko) 비휘발성 반도체 기억장치 및 그 제어방법
US9934848B2 (en) Methods for determining the resistive states of resistive change elements
US8203894B2 (en) Current cancellation for non-volatile memory
US20170352412A1 (en) Circuits for determining the resistive states of resistive change elements
KR102124238B1 (ko) 저항 변화 소자 어레이들을 동적으로 액세스하고 프로그래밍하기 위한 방법
US20170352413A1 (en) Devices for determining the resistive states of resistive change elements
WO2017214302A1 (en) Circuits for determining the resistive states of resistive change elements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant