CN1084006C - 允许在pci标准总线上使用非pci标准源的计算机系统接口 - Google Patents

允许在pci标准总线上使用非pci标准源的计算机系统接口 Download PDF

Info

Publication number
CN1084006C
CN1084006C CN95193404A CN95193404A CN1084006C CN 1084006 C CN1084006 C CN 1084006C CN 95193404 A CN95193404 A CN 95193404A CN 95193404 A CN95193404 A CN 95193404A CN 1084006 C CN1084006 C CN 1084006C
Authority
CN
China
Prior art keywords
bus
pci
computer system
ide
unitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95193404A
Other languages
English (en)
Other versions
CN1152965A (zh
Inventor
A·R·纳尔逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1152965A publication Critical patent/CN1152965A/zh
Application granted granted Critical
Publication of CN1084006C publication Critical patent/CN1084006C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling

Abstract

一种用于PCI适配扩展槽中的IDE兼容的添加卡。以未加使用过的PCI管脚来提供来自IDE添加卡的所需中断信号的适当路由。在PCI槽中的IDE卡的存在使信令电路为IDE中断提供路由将其加到计算机系统的中断控制器上，并重新将存在的硬盘中断信号给中断控制器作为辅助硬盘中断。另一未用的管脚用来提供点亮计算机系统硬盘有效指示LED的信号。提供一门电路，这样，非IDE、PCI适配的添加卡则可在PCI槽中不受影响地工作。

Description

允许在PCI标准总线上使用非PCI标准源的计算机系统接口
                  发明背景
发明领域
本发明涉及计算机系统外设联接。具体讲，本发明涉及以应急PCI局域总线标准互联外设。
技术背景
在计算机工业中，一个广泛接受的系统体系为AT系统设计。支持此类型系统的计算系统母板通常包括用于在各系统部件之间提供系统间通信的标准化的输入/输出(I/O)总线。例如，系统的中央处理器(CPU)将采用此总线，用于从系统的硬盘驱动器或其它存储设备上读取数据或向其写数据。这种系统总线标准包括已知的ISA和EISA标准，它可经综合驱动电子设备(IDE)接口联至硬盘驱动器上。
由于计算机处理器的工艺已有所发展，传统ISA、EISA和其它I/O总线标准已被证实不适用于带有高级处理器的计算机系统。近来引入了一种新的I/O总线标准用作主要I/O总线，它可提供比已经存在的总线标准更宽的带宽。外设互联(PCI)总线已被计算机产业迅速广泛地接受。PCI总线标准提供高的带宽和灵活性，它不同于新的处理器技术并且增加了处理器速度。此刻，计算机系统体系主要是为速度敏感的外设而设计的，例如将要采用PCI总线的图形加速器和SCSI磁盘驱动控制器。
当今设计的采用PCI总线的计算系统大体包括诸如上面所描述的用于与多个现有的先前设计的外设兼容器的慢辅助I/O总线。在PCI总线标准与先前的I/O总线标准之间，特别是各种中断规约方面有许多不同。例如，EISA/ISA总线体提供16个中断信号，IRQ[0∶15]的每一个都用于不同的应用。PCI总线还提供4种共享的中断，INTR[A∶D]，每一个都被PCI总线的所有槽所共享。
今日的计算机系统中所用的许多硬盘驱动器采用综合驱动电子设备(IDE)标准接口。IDE接口已被证实物有所值并在PC母板的产业中被广泛接受。IDE的规范已更改并可以在较快的“局域总线”类的IDE驱动器上提供较快的驱动能力，但是，将简单IDE驱动器接到PCI总线上是相当困难且价昂的。由于在IDE驱动器与软盘驱动器接口间共享计算机系统寄存器的长期的PCAT兼容要求的存在，使复杂性提高了。寄存器的共享在访问寄存器期间需使两个装置驱动数据总线。具体讲，地址3f7h的I/O读出为IDE装置驱动位[0∶6]和软盘装置驱动位[7]。通过使用双向三稳态缓存器当两个装置挂在同一ISA或EISA总线时易于实现。由于必须用来代替普通软盘驱动DMA传送的特定“总线主体”装置，使满足支持PCI总线的软盘驱动器乃致IDE接口的需求是一种不划算的解决方案。总之，由于软盘驱动器太慢而使PCI的实施在系统PCI的工作特性上引入瓶颈，因此效果较差。
在PCI总线上实施IDE兼容硬盘驱动的另一问题是，PCI总线并不提供某种所需的信号去支持IDE接口。这些信号包括分配的硬盘中断输出以及启动计算机系统的硬盘驱动器工作LED指示器的输出。此外，PCI规范规定没有多余的管脚可被不适用的装置所利用。本发明的优点及目的在于提供一种在计算机系统母板上的完全适用的PCI槽，并还可提供一种用在PCI总线上的对IDE磁盘驱动器的接口。
发明概述
从上文可知，计算机系统的特性可以通过提供一种机构使带IDE接口的磁盘驱动器可用于计算机系统的增强的I/O总线上而得以加强。因此，本发明的目的在于提供一种方法和装置通过新的互联装置而联到诸如PCI总线的高速局域总线而在计算机系统中采用IDE接口的硬盘驱动器。本发明的其它目的在于提供计算机系统母板上的附加电路，通过计算机系统的PCI槽之一而利用IDE兼容磁盘驱动器。系统板上的PCI槽不加改变并且保持被其它PCI扩展槽完全PCI兼容。本发明还开发利用了在正常系统操作期间未被PCI规约所用的几个管脚。
带PCI联接器的IDE添加卡通过在PCI规约中未被分配使用的测试输入管脚上提供存在信号而发出表示其存在于PCI槽上的信号，来修正系统母板。计算机系统的母板将包括弱上拉电阻，以当不存在IDE卡时以确认信号为不工作的指示。当IDE卡插入后将在该管脚上提供有效低信号。当在PCI槽中测出IDE卡时，信号控制电路将启动以允许适当的中断以及其它将从卡上测出的和被利用的其他信号。
在修改后的系统母板上的受影响的PCI槽当IDE卡存在信号启动控制门时用来经PCI预留的管脚接收来自系统的软盘驱动接口的DSKCHG信号。IDE卡中断输出将通过另一被启动的门电路将适当的主硬盘驱动中断信号提供给系统的中断控制器。IDE中断的路由是经过在PCI规约中另一预留的和未用的管脚。与此类似。如果计算机系统具有挂在辅助I/O总线上的硬盘驱动器，其中断信号将加给中断控制器作为辅助硬盘驱动器中断。最后，另一PCI预留管脚在IDE卡插在PCI槽中时用于向硬盘驱动器工作指示LED信令启动信号。
附图简短描述：
本发明的目的、特征和优点将从下面的描述中清楚获悉。
图1为计算机系统体系的方框图，它采用了本发明一个实施例的总线的分层结构；
图2示出一些分配来用作PCI兼容互连用的管脚；
图3是实现本发明一个实施例的PCI至IDE互连电路的门电平电路图。
本发明的详细描述：
提供一种用来操作带PCI兼容扩展槽的计算机系统中的外添加卡的方法和装置，其中外添加卡需要某些在PCI规约下未用的控制信号。在此详述描述中，描述了一种包括PCI总线的PCI兼容扩展槽的计算机系统的一个实施例。该系统还包括参考ISA或EISA总线标准描述的辅助I/O总线。应当理解本实施例是用作说明而非用作限制，本发明也可以在其它的计算机系统上实施，而这种系统可以采用不适用于给定总线标准的添加卡。
该详细描述的各处，为了彻底理解本发明，陈述了诸如具体的信号名、总线规约和电阻值的各种具体细节。非常清楚，本发明所属技术领域的普通技术人员无须这些细节也可实施本发明。在其他场合下，为了避免混淆发明主题，已知的元件、结构和工艺未加详述。此外，在此详细描述中的信号名称并未打算表达给定信号的有效状态(有效高或有效低)，而是简单地用于讨论时命名接口信号之用。
现在参见图1，示出本发明所采用的计算机系统的体系。图1的计算机系统体系突出了体系的分层结构的总线组织。可以见到计算机系统的CPU10经宿主总线20与其SRAM高速缓冲存储器15通讯。在一个实施例中，宿主总线20包括控制线21、地址线22和数据线23。在其它实施例中，地址和数据线可以复用，以共享信号通路。宿主总线通常用来满足与CPU10所实现的处理器类型相关的高计算特性的需要。
在一些计算机系统体系中，计算机系统的主存储器将直接耦合到处理器宿主总线上。在所示的实施例中，DRAM主存储器18经宿主/PCI总线桥25耦合到宿主总线上。宿主/PCI总线桥25用作宿主总线20与系统PCI总线30之间的桥接器。上面所描述的PCI总线用作主I/O总线，并满足日益增涨的标准化的局域总线的需求，该局域总线并不直接依赖于计算机系统的处理器总线的速度和规格。图1的PCI总线30以控制线31和地址/数据线32分别示出。宿主/PCI总线桥25监视宿主总线20和PCI总线31和32，并确定数据交换是否是分配给计算机系统的主存储器系统18或CPU请求向总线的分层结构的下层传播，再下一步轮到PCI总线30。
在图1中示出耦合到PCI总线30设计用来与PCI总线标准配合的外设的三个PCI槽36、37和38。这种添加卡可包括图形加速器、磁盘驱动控制器、以及其它具备PCI局域总线30的能力的速度敏感的外设。图中还示出在PCI总线与宿主总线的地址/数据线32之间的几个缓存器组，由LBX缓存器34代表，用于在两个总线20和30之间传输缓存数据。缓存器34用来补偿两个总线所工作的改变速度，并且通过允许在宿主总线20与PCI总线间的并行性提供较大总线通过量以及降低潜伏危机而提高和系统的特性。
最后在图1中还示出，以另一方案实施的辅助I/O总线40和可以为适用于ISA或EISA或其它外部总线标准的外部I/O总线。耦合到I/O总线40的是4个用于接纳各种外设的4个I/O槽41、42、43和44。主板上的外设45，诸如软盘驱动器，装有IDE标准互联装置的硬盘驱动器以及通常与计算机系统相联的其它外设，就设在系统母板上且不需要提供用于其它添加卡升级的I/O槽。主板外设45当作电存储器和辅助I/O总线40。总的说来，I/O总线40是比PCI总线30慢的总线但却仍包括在新计算机系统中以保持与先前设计的外设兼容。
在ISA总线和PCI总线使个人计算机平台建在作为主要I/O总线的PCI总线周围以调节大的ISA产品的基础。ISA总线提供24位寻址及16位数据通路。EISA I/O总线使个人计算机平台建在作为主要I/O总线的PCI总线周围以调节巨大的EISA/ISA产品基础。随着16位与8位ISA硬件和软件的兼容，EISA总线提供32位寻址和32位数据路由。当然，其他的辅助I/O总线也可提供类似的特征。
耦合在图1的计算机体系的PCI总线30与辅助I/O总线40之间的是总线桥35。总线桥35可采用将辅助I/O总线40与PCI总线30接口的逻辑以及采用对任何所需DMA控制器和中断控制逻辑的支持。例如，如果带有IDE互联装置的传统硬盘驱动器在I/O槽41中，且IDE驱动器请求与CPU交换数据，IDE驱动器将发出中断IQ14，它将被认作一个由系统所访问的主要硬盘驱动器。当计算机系统识别IRQ14的中断后，则将引导访问硬盘的所需码。当IDE硬盘驱动器有效时，将也输出一个HIDACTIVE信号，用于点亮表示给用户硬盘有效的LED。最后，如上所述，当IDE磁盘驱动器在I/O总线40上有效时，数据交换的共享部分可由在其他I/O槽之一中或单独地联到I/O总线的软盘驱动控制器实现。软盘驱动接口提供数据交换所需的DSKCHG信号。
从上面可以看出，为了有效地利用具有IDE互联装置的硬盘驱动器，需要使IDE添加卡能向IRQ14提供中断信号，能从软盘驱动器接收DSKCHG信号，最好也能提供HDACTIVE信号，以点亮硬盘有效指示LED。
应急PCI局域总线标准在采用辅助I/O总线外还提供一个不同的I/O中断机构，因而可使计算机系统连续探索ISA和EISA设计的外设的现存产品基础。现在见图2，示出用于PCI配合装置的信号分配图。在装置侧边所标的标号的具体信号线表示实现PCI接口的一个实施例的管脚输出。除了提供地址和数据信号线之外，可以看到PCI接口提供四个中断，INTA#，INTB#，INTC#和INTD#。在PCI总线周围的系统母板上分配的每个PCI槽应包括这些中断线。可以发现没有象IDE添加卡所需的IRQ14中断信号那样的信号的特别分配。与此类似，没有来自软盘驱动器的输入到PCI槽中的IDE卡中的DSKCHG信号，也没有HDACTIVE输出管脚分配。因此，PCI规范中及其本身不能在PCI适配扩展槽中实现IDE添加卡。
本发明的一个重要方面在于提供一种机构用于在计算机系统的PCI槽中利用IDE适配添加卡，其中PCI槽是完全PCI适配并且通常与任何其它PCI添加卡一起工作。这一点是在计算机系统在正常运行时发现的，在PCI规范中某些管脚未被采用。图2示出一系列测试管脚的PCI标准分配，最好能与JTAG测试平台(IEEE规范1149.1)适配。在正常的系统操作中，测试管脚不应被采用，且在PCI规范下这些管脚保持无效。这些管脚之一被分配有TCK信号，它通常被当作一个时钟在测试工作期间输入到PCI适配装置上，PCI规范并不提供任何未用的管脚，而是如图2所示在某些实施方案中多个管脚被留作备用。这些包括管脚17表示的RSVD1、20表示的RSVD2和21表示的RSVD3。其他所包括的并未示出。
可以设计一种具有全PCI适配PCI扩展槽的计算机系统，同时还具有几个利用实现在PCI槽之一中的IDE添加卡的管脚的优点。如果正确实行的话，受影响的PCI槽仍将与任何PCI适配添加卡正常工作，并也将提供支持用以在PCI总线上采用适合构成的IDE添加卡。IDE卡仍将被分配有所见到的PCI地址/数据传输规约。
现在见图3，示出一个电路的门电平电路图，它可使计算机系统母板与PCI联接器槽中的IDE添加卡一起工作。图3示出一个PCI联接器50，用于接纳PCI适配装置，或装有可管脚兼容的PCI联接器的IDE添加卡。可管脚兼容的联接器将IDE地址和数据输出信号送到PCI特定的地址和数据线上。IDE装备联接器也将具备上述管脚的优点，它通常是被PCI装置所采用的。
在PCI槽中IDE装置的识别是在母板上的所示的电路基础上由计算机系统执行的。IDE添加卡的存在是通过管脚4由上述的通常为PCI规范的TCK时钟信号的正常输入的有效信号表示的，换言之，该信号也可联到I/O端口上，使CPU读出来确定是否存在适当构成的IDE添加卡。系统母板将装备上拉电阻52，这样当没有IDE卡时，在节点53上将可见到无效的TTL-高信号。在所示的实施例中，建议用6.8KΩ的小电阻值用作很弱的上拉，这可克服使其它器件利用此管脚。IDE互联将开发三个预留的上述管脚，经管脚17的RSVD1输出、经管脚20的RSVD2输出以及经管脚21的作为输入的RSVD3。在系统母板上的上拉电阻54和55当在PCI联接器50中没有IDE装置时保持PCI适配。
当PCI联接器中无IDE装置时，在辅助I/O总线上的板上硬盘驱动器将输出IRQ14的中断信号，它被计算机系统的BIOS当作主要硬盘驱动器中断。中断经门60和开放集电极61传播，这样可得到正常硬盘驱动中断。当在PCI联接器50中提供IDE添加卡时，经过管脚17驱动其中断输出。PCI联接器50中IDE添加卡的存在也将通过输出管脚4发出有效低信号，它将经过反相器62传播的门60的使能输入端。这使得板上硬盘驱动IRQ14通过该门。来自IDE卡的中断输出经过管脚17经门65传出，该门接收因存在经管脚4传出的信号的使能信号。IDE中断通过开放的集电极61并作为IRQ14硬盘驱动中断的输出。与此类似，当在PCI联接器中有IDE添加卡时，存在信号将启动门67以经RSVD3管脚21接收DSKCHG信号，该信号由于上述原因是需要的。
当IDE添加卡加到PCI联接器50时，计算机系统可以包括在系统辅助I/O总线40上的硬盘驱动器。在此情况下，需要处理由硬盘驱动器产生的中断。当PCI联接器50启动存在信号时，使能信号被提供给门70，它使第二硬盘驱动中断输出经过开放集电极71，并将信号作为IRQ15提供给系统的中断控制器，该信号被当作第二硬盘驱动器中断。该部分电路也装有上拉电阻73，这样，当联接器50中没有IDE卡时，IRQ15上将没有伪信号。最后，当IDE卡在时，非常方便地使用RSVD2信号通过输出管脚20提供HDACTIVE信号。该信号是经开放集电极75传出的，以向计算机系统的硬盘驱动器有效指示LED提供HDACTIVE信号。该开放集电极75可另外以由TCK信号控制的(虚线所示)三态门来实现的。
从上面可见，当通常适配的PCI卡加到PCI联接器50中时，PCI联接将仍由PCI规范限定而不加修改。仅当PCI联接器50中采用IDE添加卡时，本发明的操作才出现。在另一实施例中，其它所用的管脚也可代替上述管脚。此外，还可用其它阻值的电阻当作上拉电阻。当然，在其它实施方案中，低和高信号可相互交换。

Claims (17)

1.一种计算机系统，包括：
一个中央处理单元(CPU)；
一个耦合在所述CPU上的与一个第一总线标准适配的宿主总线，用于向CPU和从CPU上传输信号；
一个与一个外围部件接口(PCI)总线标准适配并且具有标准PCI槽的I/O总线，用于在所述计算机系统与PCI兼容的设备之间提供通信路径；
一个耦合在所述宿主总线与所述I/O总线之间的总线桥路，用于在所述宿主总线与所述I/O总线之间进行数据交换；
一个耦合到所述I/O总线的PCI总线联接器，用于将其中一个外设连接到所述I/O总线的标准PCI槽上；以及
耦合到所述PCI总线联接器上的电路，用于当外设所需的信令能力未由所述PCI总线标准提供时允许所述外设在所述总线联接器中得到使用，所述电路经过包括在PCI总线标准中的并且未被该标准定义的一个或多个管脚从所述PCI总线联接器接收信号。
2.如权利要求1所述的计算机系统，其特征在于，所述外设是一个采用综合驱动电子装置(IDE)接口的硬盘。
3.如权利要求2所述的计算机系统，其特征在于，所述PCI总线联接器包括多个管脚输出，所述计算机系统还包括：
一个耦合到一个第一总线联接器管脚输出的存在信号线，其中所述第一总线联接器管脚输出是一个在根据PCI总线标准的正常的计算机系统操作期间未被使用的管脚输出；
一个耦合到一个第二总线连接器管脚的IDE中断信号线，其中所述第二总线联接器管脚输出是一个在根据PCI总线标准的正常的计算机系统操作期间未被使用的管脚输出；以及
一个耦合到所述IDE中断信号线并且响应于所述存在信号线的第一控制门，用于控制在所述IDE中断信号线上作为系统的主硬盘驱动器中断的IDE中断信号。
4.如权利要求3所述的计算机系统，其特征在于，还包括：
一个软盘驱动控制器，用于提供DSKCHG输出信号；
一个耦合到一个第三总线联接器管脚输出的DSKCHG信号接收线，其中所述第三总线联接器管脚输出是在根据PCI总线标准的正常的计算机系统操作期间未被使用的管脚输出；以及
一个耦合在所述DSKCHG输出信号与所述DSKCHG信号接收线之间的第二控制门，所述第二控制门用于响应于所述存在信号线以控制给所述第三总线联接器管脚输出的DSKCHG信号。
5.如权利要求4所述的计算机系统，其特征在于，还包括
一个硬盘驱动器有效指示灯；以及
一个耦合到一个第四总线联接器管脚输出和所述硬盘驱动器有效指示灯的硬盘驱动器有效信号线，当外设启动后，用于提供一个信号来启动所述硬盘驱动器有效指示灯，所述第四总线联接器管脚输出是在根据PCI总线标准的正常的计算机系统操作期间末被使用的管脚输出。
6.如权利要求4所述的计算机系统，其特征在于，还包括一个响应于所述存在信号线的第三控制门，当硬盘驱动器中断的源未从所述总线联接器耦合到主I/O总线时，该第三控制门用于防止作为主硬盘驱动器中断的硬盘驱动器中断加到所述计算机系统。
7.如权利要求6所述的计算机系统，其特征在于，还包括一个响应于所述存在信号线的第四控制门，用于控制作为所述计算机系统的辅助硬盘驱动器中断的硬盘驱动器中断信号不从所述PCI总线联接器耦合到主I/O总线。
8.如权利要求7所述的计算机系统，其特征在于，还包括：
一个耦合到所述第三控制门的输出的第一开放集电极；以及
一个耦合到所述第四控制门的输出的第二开放集电极，其中所述第一和第二开放集电极允许共享所述计算机系统的主和辅硬盘驱动器中断。
9.如权利要求8所述的计算机系统，其特征在于，还包括：
一个耦合到所述存在信号线的第一上拉电阻；
一个耦合到所述硬盘驱动器有效信号线的第二上拉电阻；以及
一个耦合到所述IDE中断信号线的第三上拉电阻。
10.如权利要求9所述的计算机系统，其特征在于，还包括一个耦合到所述第四控制门的输出的第四上拉电阻。
11.如权利要求2所述的计算机系统，其特征在于，所述总线联接器是完全适配的，以接纳PCI适配的添加卡。
12.如权利要求3所述的计算机系统，其特征在于，所述第一总线联接器管脚输出包括根据PCI总线标准分配为TCK输入的管脚。
13.如权利要求5所述的计算机系统，其特征在于，所述第三和第四总线联接器管脚输出包括根据PCI总线标准的备用管脚。
14.一种在外围部件接口(PCI)适配扩展槽中利用具有综合驱动电子装置(IDE)接口的硬盘驱动器的方法，包括以下步骤：
将一个IDE添加卡插入外围部件接口(PCI)适配扩展槽中；
通过包括在PCI扩展设备中的并且未被PCI扩展设备使用的一个第一管脚提供一个有效信号而发出IDE添加卡处于所述PCI适配扩展槽中的命令；
将经包括在所述PCI扩展设备中的并且未被所述PCI扩展设备使用的一个第二管脚的来自所述IDE添加卡的一个第二输出的IDE中断控制为所述计算机系统的硬盘驱动器中断；
当所述IDE添加卡启动时，从包括在所述PCI扩展设备中的并且未被所述PCI扩展设备使用的一个第三管脚发出一个给所述计算机系统的磁盘驱动器有效指示灯的有效信号；以及
经包括在所述PCI扩展设备中的并且未被所述PCI扩展设备使用的一个第四管脚控制给PCI适配扩展槽的一个软盘驱动控制器DSKCHG信号。
15.如权利要求14所述的方法，其特征在于，还包括控制给所述计算机系统中的一个第二硬盘驱动器中断的一个来自非PCI槽的硬盘驱动器中断。
16.如权利要求15所述的方法，其特征在于，还包括轻微上拉所述第一、第二和第三PCI槽的输出。
17.如权利要求14所述的方法，其特征在于，所述第一输出耦合到一个按PCI总线标准分配为TCK输入的联接器管脚。
CN95193404A 1994-06-08 1995-06-05 允许在pci标准总线上使用非pci标准源的计算机系统接口 Expired - Fee Related CN1084006C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25536594A 1994-06-08 1994-06-08
US08/255,365 1994-06-08

Publications (2)

Publication Number Publication Date
CN1152965A CN1152965A (zh) 1997-06-25
CN1084006C true CN1084006C (zh) 2002-05-01

Family

ID=22967988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95193404A Expired - Fee Related CN1084006C (zh) 1994-06-08 1995-06-05 允许在pci标准总线上使用非pci标准源的计算机系统接口

Country Status (10)

Country Link
US (1) US5768612A (zh)
KR (1) KR100366859B1 (zh)
CN (1) CN1084006C (zh)
AU (1) AU2662895A (zh)
BR (1) BR9507958A (zh)
DE (1) DE19580606C2 (zh)
GB (1) GB2303476B (zh)
HK (1) HK1014072A1 (zh)
MX (1) MX9606018A (zh)
WO (1) WO1995034065A2 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751975A (en) * 1995-12-28 1998-05-12 Intel Corporation Method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge
US6081852A (en) * 1996-04-26 2000-06-27 Texas Instruments Incorporated Packet data transferring system for autonomously operating a DMA by autonomous boot mode select signal wherein the DMA is enabled to at least one program control list
US5920709A (en) * 1996-06-04 1999-07-06 Exabyte Corporation Bus interface for IDE device
KR100232229B1 (ko) * 1996-07-31 1999-12-01 김영환 피씨아이-피씨아이 브릿지
US6557121B1 (en) * 1997-03-31 2003-04-29 International Business Machines Corporation Method and system for fault isolation for PCI bus errors
US6065139A (en) * 1997-03-31 2000-05-16 International Business Machines Corporation Method and system for surveillance of computer system operations
US6119246A (en) * 1997-03-31 2000-09-12 International Business Machines Corporation Error collection coordination for software-readable and non-software readable fault isolation registers in a computer system
US5951686A (en) * 1997-03-31 1999-09-14 International Business Machines Corporation Method and system for reboot recovery
US6502208B1 (en) 1997-03-31 2002-12-31 International Business Machines Corporation Method and system for check stop error handling
US5857086A (en) * 1997-05-13 1999-01-05 Compaq Computer Corp. Apparatus method and system for peripheral component interconnect bus using accelerated graphics port logic circuits
US5875308A (en) * 1997-06-18 1999-02-23 International Business Machines Corporation Peripheral component interconnect (PCI) architecture having hot-plugging capability for a data-processing system
US5923860A (en) * 1997-06-25 1999-07-13 Compaq Computer Corp. Apparatus, method and system for remote peripheral component interconnect bus using accelerated graphics port logic circuits
US5922062A (en) * 1997-06-26 1999-07-13 Vlsi Technology, Inc. Combined IDE and SCSI disk controller interface for common hardware reference platforms
US5999743A (en) * 1997-09-09 1999-12-07 Compaq Computer Corporation System and method for dynamically allocating accelerated graphics port memory space
US6141021A (en) * 1997-12-12 2000-10-31 Intel Corporation Method and apparatus for eliminating contention on an accelerated graphics port
JP4154678B2 (ja) * 1997-12-16 2008-09-24 株式会社日立製作所 情報処理装置
US6081861A (en) * 1998-06-15 2000-06-27 International Business Machines Corporation PCI migration support of ISA adapters
US6334160B1 (en) * 1999-01-28 2001-12-25 Hewlett-Packard Co. Apparatus and method for providing multiple protocols through a common connector in a device
US6732208B1 (en) 1999-02-25 2004-05-04 Mips Technologies, Inc. Low latency system bus interface for multi-master processing environments
US6457091B1 (en) 1999-05-14 2002-09-24 Koninklijke Philips Electronics N.V. PCI bridge configuration having physically separate parts
US6581125B1 (en) 1999-05-14 2003-06-17 Koninklijke Philips Electronics N.V. PCI bridge having latency inducing serial bus
US6574691B1 (en) 1999-07-28 2003-06-03 Koninklijke Philips Electronics N.V. Apparatus and method for interfacing a non-sequential 486 interface burst interface to a sequential ASB interface
US6490642B1 (en) 1999-08-12 2002-12-03 Mips Technologies, Inc. Locked read/write on separate address/data bus using write barrier
US6604159B1 (en) 1999-08-12 2003-08-05 Mips Technologies, Inc. Data release to reduce latency in on-chip system bus
US6681283B1 (en) 1999-08-12 2004-01-20 Mips Technologies, Inc. Coherent data apparatus for an on-chip split transaction system bus
US6393500B1 (en) 1999-08-12 2002-05-21 Mips Technologies, Inc. Burst-configurable data bus
US6493776B1 (en) 1999-08-12 2002-12-10 Mips Technologies, Inc. Scalable on-chip system bus
US6757762B1 (en) 1999-10-29 2004-06-29 Unisys Corporation Multi-mode processor bus bridge
US6845277B1 (en) * 1999-11-05 2005-01-18 Hewlett-Packard Development Company, L.P. Hardware monitoring process having on screen display capability
US20020178314A1 (en) * 2001-05-25 2002-11-28 Cho Daniel Y. Expansion module and backplane
US6982763B2 (en) * 2001-08-01 2006-01-03 Ge Medical Systems Global Technology Company, Llc Video standards converter
US20030188080A1 (en) * 2002-03-28 2003-10-02 Olarig Sompong Paul Apparatus, method and system for remote registered peripheral component interconnect bus
US20040181626A1 (en) * 2003-03-13 2004-09-16 Pickett James K. Partial linearly tagged cache memory system
US20040255068A1 (en) * 2003-06-13 2004-12-16 Yuan-Ting Wu Method and apparatus for control of another device through an ide bus
US7013358B2 (en) * 2003-08-09 2006-03-14 Texas Instruments Incorporated System for signaling serialized interrupts using message signaled interrupts
US7032052B2 (en) * 2004-01-15 2006-04-18 Dell Products L.P. Information handling system capable of operating with multiple types of expansion cards in a common industry standard connector
JP4165499B2 (ja) * 2004-12-13 2008-10-15 日本電気株式会社 コンピュータシステム及びそれを用いたフォールトトレラントシステム並びにその動作制御方法
US7653778B2 (en) 2006-05-08 2010-01-26 Siliconsystems, Inc. Systems and methods for measuring the useful life of solid-state storage devices
US7716503B2 (en) * 2006-12-14 2010-05-11 Inventec Corporation Extension card incorporating power management device
US8549236B2 (en) * 2006-12-15 2013-10-01 Siliconsystems, Inc. Storage subsystem with multiple non-volatile memory arrays to protect against data losses
US7596643B2 (en) * 2007-02-07 2009-09-29 Siliconsystems, Inc. Storage subsystem with configurable buffer
US7783822B2 (en) * 2007-07-25 2010-08-24 Hewlett-Packard Development Company, L.P. Systems and methods for improving performance of a routable fabric
US20090083585A1 (en) * 2007-09-21 2009-03-26 Inventec Corporation Method of pressure testing for peripheral component interconnect (pci) bus stage
US8078918B2 (en) * 2008-02-07 2011-12-13 Siliconsystems, Inc. Solid state storage subsystem that maintains and provides access to data reflective of a failure risk
US7962792B2 (en) * 2008-02-11 2011-06-14 Siliconsystems, Inc. Interface for enabling a host computer to retrieve device monitor data from a solid state storage subsystem
CN102043643B (zh) * 2009-10-15 2013-10-16 英业达股份有限公司 安装中断事件处理程序的方法
DE102011113068B3 (de) * 2011-09-09 2013-02-14 Fujitsu Technology Solutions Intellectual Property Gmbh Leiterplatte für ein Computersystem und Erweiterungskarte
US8949486B1 (en) * 2013-07-17 2015-02-03 Mellanox Technologies Ltd. Direct memory access to storage devices
US9696942B2 (en) 2014-03-17 2017-07-04 Mellanox Technologies, Ltd. Accessing remote storage devices using a local bus protocol
US9727503B2 (en) 2014-03-17 2017-08-08 Mellanox Technologies, Ltd. Storage system and server
US10114658B2 (en) * 2016-05-23 2018-10-30 Baida USA LLC Concurrent testing of PCI express devices on a server platform
US11182312B2 (en) * 2020-04-02 2021-11-23 Micron Technology, Inc. Memory sub-system manufacturing mode
US11934658B2 (en) 2021-03-25 2024-03-19 Mellanox Technologies, Ltd. Enhanced storage protocol emulation in a peripheral device
US11934333B2 (en) 2021-03-25 2024-03-19 Mellanox Technologies, Ltd. Storage protocol emulation in a peripheral device
US11726666B2 (en) 2021-07-11 2023-08-15 Mellanox Technologies, Ltd. Network adapter with efficient storage-protocol emulation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038642A (en) * 1976-04-30 1977-07-26 International Business Machines Corporation Input/output interface logic for concurrent operations
US4783730A (en) * 1986-09-19 1988-11-08 Datapoint Corporation Input/output control technique utilizing multilevel memory structure for processor and I/O communication

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663704A (en) * 1984-12-03 1987-05-05 Westinghouse Electric Corp. Universal process control device and method for developing a process control loop program
IT1230238B (it) * 1989-06-08 1991-10-18 Bull Hn Information Syst Adattatore di interfaccia da vme a multibus ii.
US5099473A (en) * 1990-07-20 1992-03-24 Integrated Network Corporation Port concentrator
US5426739A (en) * 1992-03-16 1995-06-20 Opti, Inc. Local bus - I/O Bus Computer Architecture
US5440755A (en) * 1992-04-06 1995-08-08 Accelerated Systems, Inc. Computer system with a processor-direct universal bus connector and interchangeable bus translator
US5390324A (en) * 1992-10-02 1995-02-14 Compaq Computer Corporation Computer failure recovery and alert system
US5392407A (en) * 1992-12-24 1995-02-21 Ncr Corporation Multi-port processor with peripheral component interconnect port and rambus port
US5502824A (en) * 1992-12-28 1996-03-26 Ncr Corporation Peripheral component interconnect "always on" protocol
US5522050A (en) * 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5450551A (en) * 1993-05-28 1995-09-12 International Business Machines Corporation System direct memory access (DMA) support logic for PCI based computer system
US5396602A (en) * 1993-05-28 1995-03-07 International Business Machines Corp. Arbitration logic for multiple bus computer system
US5577213A (en) * 1994-06-03 1996-11-19 At&T Global Information Solutions Company Multi-device adapter card for computer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038642A (en) * 1976-04-30 1977-07-26 International Business Machines Corporation Input/output interface logic for concurrent operations
US4783730A (en) * 1986-09-19 1988-11-08 Datapoint Corporation Input/output control technique utilizing multilevel memory structure for processor and I/O communication

Also Published As

Publication number Publication date
WO1995034065A2 (en) 1995-12-14
KR100366859B1 (ko) 2003-04-07
AU2662895A (en) 1996-01-04
GB2303476A (en) 1997-02-19
BR9507958A (pt) 1998-05-26
DE19580606T1 (de) 1997-05-07
MX9606018A (es) 1997-12-31
GB9625744D0 (en) 1997-01-29
DE19580606C2 (de) 2003-06-18
GB2303476B (en) 1999-06-23
US5768612A (en) 1998-06-16
CN1152965A (zh) 1997-06-25
HK1014072A1 (en) 1999-09-17
WO1995034065A3 (en) 1996-02-15

Similar Documents

Publication Publication Date Title
CN1084006C (zh) 允许在pci标准总线上使用非pci标准源的计算机系统接口
US6658520B1 (en) Method and system for keeping two independent busses coherent following a direct memory access
US5568619A (en) Method and apparatus for configuring a bus-to-bus bridge
US5819096A (en) PCI to ISA interrupt protocol converter and selection mechanism
US5892964A (en) Computer bridge interfaces for accelerated graphics port and peripheral component interconnect devices
US7099986B2 (en) High speed peripheral interconnect apparatus, method and system
US6003105A (en) Long-haul PCI-to-PCI bridge
US6557068B2 (en) High speed peripheral interconnect apparatus, method and system
US6167476A (en) Apparatus, method and system for accelerated graphics port bus bridges
US6085274A (en) Computer system with bridges having posted memory write buffers
US6449677B1 (en) Method and apparatus for multiplexing and demultiplexing addresses of registered peripheral interconnect apparatus
US5430847A (en) Method and system for extending system buses to external devices
US5692200A (en) Bridge circuit for preventing data incoherency by holding off propagation of data transfer completion interrupts until data clears the bridge circuit
US5925120A (en) Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus
CZ9701508A3 (cs) Počítačový systém se sběrnicovým rozhraním
US5014236A (en) Input/output bus expansion interface
US6801970B2 (en) Priority transaction support on the PCI-X bus
US6782438B1 (en) IO speed and length programmable with bus population
JPH0652095A (ja) バス・アダプタ・システム
EP1275049B1 (en) Modular computer system
US6954809B2 (en) Apparatus and method for accessing computer system resources via serial bus
US6567880B1 (en) Computer bridge interfaces for accelerated graphics port and peripheral component interconnect devices
US20060095616A1 (en) Computing module with serial data conectivity
US7003614B2 (en) Method and apparatus for utilizing different frequencies on a bus based on a number of cards coupled to the bus
US5845094A (en) Device access controller and remote support facility for installation of cabling in a multiprocessor system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020501

Termination date: 20100605