CN1100823A

CN1100823A - 闪电存储器及微计算机

Info

Publication number: CN1100823A
Application number: CN94108301A
Authority: CN
Inventors: 黑田谦一; 松原清
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-07-13
Filing date: 1994-07-13
Publication date: 1995-03-29
Also published as: JPH0729386A; US5444664A

Abstract

装在单一半导体芯片上的微计算机包含一个中央处理单元一个非易失闪电存储器，该存储器允许由该中央处理单元通过电擦除和编程操作对待处理的信息进行重新编程。该微计算机装有常规电源电压端子和编程电源电压端子并带有供电电压电平探测器件和内部电压增压电路，以便根据所供给的电压的电平决定用于该闪电存储器的重新编程方式并在执行对数据的擦除和编程中在增压电压与外部高电压之间进行选择。

Description

本发明涉及可对由电擦除及编程的信息重新编程的非易失闪电存储器（flash memory）并涉及含有该闪电存储器的微计算机。本发明尤其是涉及了适用于向闪电存储器供给擦除和编程电压的方法之技术。

日本专利公开No.161469/1989陈述了把作为可编程非易失存储器的EPROM（可擦除可编程只续存储器）或EEPROM（电可擦除可编程只读存储器）装在单个半导体芯片上的微计算机。用于这类微计算机的单片非易失存储器可保存程序和数据。

EPROM是通过紫外线对存储信息进行擦除，因而除非它从被安装的系统中移除是不能够被编程的。EEPROM可以加电方式擦除或写数据，因而在它被安装于系统上时可改变其存储的信息，但是由于形成EEPROM的存储单元除了诸如NMOS（金属渗氮氧化物半导体）之外还需要选择晶体管，于是EEPROM大约是EPROM的2.5至5倍大小而占用了相对较大的芯片区域。

日本专利公开No.289997/1970透露了全部信息擦除型EEP-ROM，该存储器与本专利说明中所提到的闪电存储器可被认为是相同的。该闪电存储器可通过由擦除和编程改变其存储的信息，并用一个晶体管形成存储单元，并象EPROM那样具有在一次操作中电擦除全部存储单元或存储元块的功能。于是在系统安装/或器件安装的状态闪电存储器可改变其存储的信息，并通过其块擦除功则可缩短重编程时间并对减少芯片占用区域也有供献。

向闪电存储器提供擦除和编程电热的传统方法中有两种方法。其一是除了通常的供电电压端子以外还有一个用于高于第一电压的供电第二电压端子。另一方面是在芯片中提供一个增压电路以便从常规的例如为5V的供电电压Vcc产生一个例如12V的擦除的编程电压Vpp。

例如，日本专利公开No.1281000/1987透露了一种方法，其中除了常规供电电压端子以外还装有另外的供电电压端子以供给擦除和编程电压。另外，日本专利公开No.73497/1991透露了一种方法，该方法在芯片中装设有加压电路以便产生擦除与编程电压Vpp。

与研究了可以上两种供电方法之后，本发明人发现以下问题。

（1）上述两种供电方法都需要两个供电装置（电池）。因而在小体积优选的电子设备中，例如在手持相机中，设备的一体积由于装设两具供电装置而变大。为了对付这种情况，可设想诸如相机之类的设备装有一个供电装置，并具当需要重写数据时，使用一个外部PROM写入器重新对该闪电存储器编程。但用这种方法数据的实时重新写入是不可能的，使得提高设备性能是困难的并使得数据的重新编程是麻烦的。这也就限制了该方法的一使用范围。

（2）利用上述内部增压方法在对闪电存储器擦除的编程过程中由于在一次操作中被控擦除或被编程的位数的增加，如在存储器单元块擦除或大数量的位同时编程过程中，就需要大量电流，这又需要该增压电路具有提供大电流的能力。这就需要增加增压电路所作用的区域。但是在装有内置式闪电存储器的微计算机中，芯片的尺寸是不允许有足够大的区域用于增压电路的。即内部增压电路必须具有小于所需的供电能力。其结果是大数量位的存储器单元块擦除与同时编程是难于进行的并需要较长的时间。

而且，在内部增压方法中，当一个电池用作电源时，供电电压的降低会造成擦除或编程的失效。

本发明的一个目的是提供一种带有易于操作的闪电存储器的微计算机。

较详细来说，本发明的第一目的是提供可使得数据在应用中重新编程的闪电存储器，或带有这类闪电存储器的微计算机。

本发明的第二个目的是提供使得易于进行块擦除和大数量位用时编程并可减少编程和擦除所需时间的一种闪电存储器，或带有这类闪电存储器的微计算机。

本发明的进一步的目的是提供可根据所使用的系统或设备适当选择编程和擦除方法的闪电存储器，或提供带有这样的闪电存储器的微计算机。

本发明的另一目的是使得该发明可用于任何类型的闪电存储器，并在由负电压擦除的闪电存储器的情况下把产生编程与擦除电压的电路所占有的区域减少到最小。

本发明的这些及其他目的及新颖之处由以下说明之陈述并结合附图可明白。

本说明书中所透露的本发明的要点简述如下。

把中央处理单元和存储有要由该中央处理单元处理的信息的非易失闪电存储装在单一半导体芯片上，而其中所存储的信息可通过电擦除和编程而被重新编程的微计算机，它装有常规的供电电压端子和编程与擦除供电电压端子。该微计算机带有供电电平探测器和内部增压器，从而可根据供给的电压电平确定对闪电存储器重新编程的模式，并在增压与外部高电压之间进行切换以进行数据的擦除和编程。

通过上述装置，可以内部增压或外部高电压向该闪电存储器或是从其中对数据擦除和编程。这不仅使得可实时对数据重新编程并强化了设备功能，而且还避免了必须在手持设备中必须备置不同电压的电池，从而减少了设备的尺寸。而且由于对于所用系统编程可被优化，本发明提供了改进的通用性并减少了编程和擦除所用的时间。

而且如果闪电存储器中的数据编程和擦除是通过隧道现象优越性进行，则一比特的编程仅需要几nA（纳安培）到几十nA，减少了增压电路的负担，于是如果装有供电电路则其占有的区域可被减小。

图1是带有闪电存储器的微计算机的一个实施例的框图;

图2是带有一个闪电存储器和一个掩模型ROM的实施例的框图;

图3是表示供电电路的配置一例的框图;

图4是表示供电电路配置又一例的框图;

图5表示供电电路又一例配置的框图;

图6表示供电电路配置另一例的框图;

图7是表示供电电路一例细节的电路原理;

图8是表示产生供给供电电路控制信号的一例电路和配置的逻辑电路;

图9是解释闪电存储器原理的简化剖视图;

图10是表示门电压对闪电存储器存储元件的漏极电流特性的图示;

图11是说明应用图9的存储器晶体管的存储器单元阵列的简图;

图12是说明对于存储器擦除和编程操作的电压条件的图表;

图13是闪电存储器的电路框图，该存储器由数据线分成具有不同容量的存储器模块;

图14是说明包含在闪电存储器中的X-地址译码器细节的示图;

图15是说明包含在闪电存储器中的编程电路细节的示图;

图16是表示适用于负压编程闪电存储器的供电电路另一例的框图;

图17是表示另一例供电电路配置的框图;

图18是表示另一例供电电路配置的框图;

图19是说明一例负压产生器的电原理图;

图20是说明负压编程闪电存储器原理的简化剖示图;

图21是说明负压编程闪电存储器的存储器阵列配置与在编程时该闪意存储器状态的电原理图;

图22是说明在存储器阵列擦除时负压编程闪电存储器状态的电原理图;

图23是说明负压编程闪电存储器在利用隧道现象进行存储阵列擦除时的状态的电原理图;

图24是说明负压编程闪电存储的存储阵列配置及编程时闪电存储器阵列状态的电原理图，该存储器是利用隧道现象进行编程和擦除的;

图25是说明图1微计算机配置一例的总体框图;

图26是用于图25的微计算机中的闪电存储器总体框图;

图27是控制寄存器配置一例;

图28是说明闪电存储器中存储读操作一例的时序图;

图29是说明闪电存储器中存储写操作一例的时序图;

图30是说明闪电存储器中在页编程方式下存储器编程操作一例的时序图;

图31是说明数据锁存电路配置一例细节的框图;

图32是说明编程控制过程一例细节的流程图;

图33是说明在页编程方式下编程控制过程一例细节的流程图;

图34是说明擦除控制过程的流程的一例细节;

图35是说明另一例存储器模块划分的电原理图;

图36是说明利用一般的PROM写头对闪电存储器重瓣编程的框图;

图37是带有全部由闪电存储器构成的存储器的微计算机的存储器映射一例;

图38是具有闪电存储器与掩模型ROM的微计算机存储器映射一侧;

图39是说明闪电存储器实时重编的仿真方法的原理示图;

图40是说明部分闪电存储器块进行重编程的方法的原理示图;

图41是说明本发明的闪电存储器可适用的诸如无绳电话等移动式无线通信设备一例的框图;

图42是说明应用本发明的闪电存储器作为存储元件的汽车系统主要部件的简图;

图43是说明应用本发明的闪电存储器的IC卡主要部件的简图;

图44是说明带有供电电路的闪电存储器的电原理图。

（实施例1）

图1表示了带有全闪电存储器的微计算机一个实施例的框图。

图中所示微计算机MCU包括：中央处理器CPU;非易失闪电存储器FMRY，其所存储由中央处理器CPU待处理的信息可通过电擦除与编程重编程;诸如定时器TMR，串行通信接口SCI，随机存取存储器RAM以及其他输入/输出电路I/O等外围电路;根据提供给半导体芯片CHP上的方式信号输入端PMODE的操作方式信号MD而决定操作方式的方式控制电路CONT;连接这些电路模块的总线ABUS，CBUS，DBUS;以及向这些电路供给电压的电源电路EPS。构成微计算机MCU的这些分电路在单一的诸如硅芯片的半导体芯片CHP上通过已知的半导体集成电路制造技术形成。

闪电存储器FMRY可使它所存储的信息通过电擦除与编程过程被重新编程，并象EPROM那样可用一个晶体管形成其存储单元。而且，闪电存储器FMRY具有在一次操作中电擦除全部存储单元或一个存储单元模块的功能。

用于闪电存储器FMRY的电擦除的编程的编程/擦除电压VPPW/e是从供电电路EPS供给的。供电电路和EPS是从半导体芯片CHP以外被提供编程/擦除电压VPP，操作电压Vcc以及电路参考电势Vss的。操作电压Vcc是一个具有特定的相对于电路参考电势Vss的电势差的正极性电压。编程/擦除电压Vpp是具有比上述特定电压为大的相对于电路参考电势Vss的电势差的正极性电压。在供电是路EPS中，电压选择切换是通过下述的控制被操作来选择Vpp或Vcc的增压电压的，该电压然后加到闪光存储器FM-RY作为编程/擦除电压VPPW/e。在收到操作电压Vcc及参考电压Vss时，中央处理单元CPU，定时器TMR，串行通信接口SCI，随机访问存储器RAM，输入/输出电路I/O与方式控制电路CONT开始运行。

闪电存储器FMRY由多个存储模块构成，每个模块可在一次中被擦除。图1中标记符号LMB代表一个具有较大存储容量的大的存储模块，并且SMB代表具有相对较小存储容量的小存储模块。小存储模块SMB的存储量设定为小于随机存取存储器RAM的存储量。于是随机存储器RAM可接收来自小存储模块SMB的数据传输并暂存这些信号，于是可用作重写区域或数据缓冲区。闪电存储器FMRY以所需要的数据和程度被编程。该闪电存储器FMRY的细节将在以下说明。

闪电存储器FMRY可根据来自安装在系统上的与微计算器MCU一起的中央处理单元的控制使得其存储的信息被重新编程。该存储器也可使得它所存储的信息根据来自诸如普通的PROM写头等半导体芯片CHP之外的外部器件的控制而被重新编程。图中，指定为MD的表示方式信号;第一操作方式信号允许该闪电存储器FMRY通过中央处理单元CPU被重新编程，第二操作方式信号允许该闪电存储器FMRY通过外部器件被重新编程，而第三操作方式信号选择地确定是否利用由内部增压电路和所产生的电压。这些操作方式信号被馈送半导体芯片CHP上的方式信号输入焊点Pmode。

当希望能够从外部确定是Vpp还是增压Vcc应用于闪电存储器FMRY的编程和擦除时（这在稍后说明），或者当希望能够从外部确定被编程或被擦除的存储模块的大小时，方式信号输入焊点Pmode可被用来输入相关的方式信号。

（实施例2）

图2表示带有闪电存储器和掩模型ROM的微计算机的一个实施例的框图。

图中所示的微计算机MCU中，图1的闪电存储器FMRY的一部分由掩模型只读存储器ROM代替。该掩模型只读存储器ROM存储3不需被重新编程的数据和程序。图2的闪电存储器FMRY具有多个小的存储模块SMB，每个模块可在一次操作中被擦除。其他方面的配置类似于图1的实施例。

图3表示供电电路EPS的一个实施例。

本实施例中，半导体芯片具有用于接收代表常规操作电压的供电电压Vcc的供电焊点PVC，用于接收编程/擦除电压Vpp的供电焊点Pvp，以及用于接收电路参考电势Vss的供电焊点Vss，所有这些电压都馈送给供电电路EPS。该供电电路EPS具有电平探测电路和VCDF与VPD，它们核查供电电压Vcc与Vpp是否高于特定的电平，EPS电路还有一增压电路CPM，该电路把供电供电焊点PVC的电压升高以产生一编程/擦除电压。供电电路EPS也装有电压选择切换开关SWC，该开关选择或是由升压电路CPM所产生的已升高的电压或是馈送给供电焊点Pvp的供电电压Vpp，并将其馈送给内部闪电存储的FMRY作为编程/擦除电压Vppw/e。

本实施例中，装有一控制寄存器CREG，该寄存器的位由分别来自电平探测电路VCD与VPD的探测信号所设定。控制寄存器CREG包括用于编程/擦除电压Vppw/e的电压选择开关SWC的控制位（简称高选择控制位）。该选择控制位的设定使得当中央处理单元CPU核实了控制寄存器CREG中的电平探测位并且电平探测电路VPD确定供电电压高于特定电平时则引起电压选择开关SWC向闪电存储IMRY提供供电电压Vpp作为编程/擦除电压Vppw/e。当电平探测电路VPD判定供电电压Vpp不高于特定电平时，则选择控制位的设定引起电压选择开关SWC将被升压电路CPW升高了的电压馈送给闪电存储器FMRY。

当中央处理器CPU核实控制寄存器CREG中的电平探测位并发现不论是作为常规操作电压的电源电压Vcc还是编程/擦除供电电压Vpp都不高于特定电平时，则既使对于闪电存储器FMRY的编程方式已定，中央处理器CPU也不会执行编程操作。这就防止了可能含有的如下的问题：例如当具有内装的闪电存储器的微计算机系统中，电池电压降低到的程度使得内部增压电路CPM不能再提供足够的电流并在这种情况下正好执行写周期，则会引起写不成功而毁坏数据。例如当供电电压Vpp为12V。供电电压Vcc为5V，电路参考电压Vss为OV，则供电电压Vpp必须大于10V以便被电平探测电路VPD判定为高于特定的电平，并且电源电压Vcc必须高于4V以便被电平探测电路VCD判定为是高于特定电平的。

在以上实施例中，当编程通过向闪电存储器FMRY馈送外部电压Vpp而进行时，则编程是在一个页（字节）单元中进行而擦除一次是在两个或更多模块中进行;并且当编程是通过向闪电存储器FM-RY馈送内部增压而进行，则一次编程是进行一个字节，并且一次擦除是一个模块。当通过内部增压电路进行闪电存储器的编程和擦除时，这减小了增压电路CPM的负担，这又可使得编程和擦除通过具有小电流容量的增压电路来进行，于是把增压电路和所占区域减到最小。编程和擦除大小的选择是根据控制寄存器CREG中的选择控制位来进行的。

而且，当外部编程/擦除供电电压Vpp高于特定电平时，可通过中央处理器CPU根据一个程序重写控制寄存器CREG中的选择控制位而控制以内部增压电压来对闪电存储器FMRY编程和擦除。

图4、5、6表示用于供电电路EPS的控制方法的另外的实施例。这些图中供电电路EPS的配置与图3相同，即由用于Vcc的电平探测电路VCD，用于Vpp的电平探测电路和VPD，增压电路CPM以及电压选择切换开关SWC组成。

就图4、5、6来说，图4的实施例装有专用控制电路CNT，它代替中央处理单元CPU进行供电电路EPS的状态核实与控制。在图5的实施例中，专用控制电路CNT根据由外部提供的方式信号MD判定那一电压：即是由增压电路CPM所产生的升高了的电压还是提供给供电焊点Pvp的供电电压Vpp应该被选择并供给闪电存储器FMRY作为编程/擦除电压Vppw/e，并且根据这一判定的结果形成用于电压选择开关SWC的控制信号。该专用控制电路CNT可装设在图1和2所示的控制电路CONT之中。

如果方式信号MD规定了编程和擦除按照供电电压Vcc的增压电压进行，则供电电压Vcc的增压电压作为编程/擦除电压Vppw/e提供给内部闪电存储器FMRY，既使当供给供电焊点Pvp的供电电压Vpp高于规定的电平也是如此。这种判定的结果反映在控制寄存器CREG。

图6的实施例具有图5的专用控制电路CNT的功能，但这里是由中央处理单元CPU执行的。

虽然上述实施例都装有用于Vcc的电平探测电路VCD和用于Vpp的电平探测电路VPD，但是在一个不使用电池的系统里可以省去用于Vcc的电平探测电路VCD并只装有用于供电电路EPS中的Vpp的电平探测电路VPD，因为供电电压Vcc一般是稳定的。

图7表示了供电电路EPS的详细电路配置的一例。图7中，标有与图3到图6中的标号相同的电路表示了同一电路。

用于Vpp的电平探测电路VPD包含在连接到供电焊点Pvp的供电线与接地点之间：由两个P-通道MOS晶体管Q1，Q2与一个N-通道MOS晶体管Q3串连;以及一个MAND（与非）门G1携带取由电压分压电路产生的在结点n1处的电势作为输入，以及一个反相器G2。

MOS晶体管Q1是二极管连接（diode-connected），这样说意思是栅和漏极端子是短路的。MOS晶体管Q2与Q3具有加有供电电压Vcc的门端子，并且MOS晶体管Q3总是保持导通的。NAND门G1的另一输入端加有由反相器G3反相的备用信号，该信号是由半导体芯片CHP之外供给的以控制操作状态。

在本实施例的用于Vpp的电平探测电路VPD中，当供电焊点Pvp的电压Vpp低时，则MOS晶体管Q1，Q2的阻抗成为高的而使结点n1接近地线电势（OV）。因而结点n1的电势低于（NAND门G1的逻辑阈值（约2.5V），保持探测信号φPP在低电平。

由于所提供的低电平备用信号STBY，当供电焊点Pvp的电压Vpp逐渐升高时，MOS晶体管Q1，Q2的阻抗逐渐变小。如果MOS晶体管Q1、Q2的阈值取为Vth，当编程/擦除电压Vpp超过（Vcc+2Vth）时，一穿透电流开始流经MOS晶体管Q1-Q3中，从而增加了结点n1的电势。当电压进而增压10-11V时，结点n1的电势超过NAND门G1的逻辑阈值，改变探测信号PP到更高电平，这指示提供给供电焊点Pvp的编程/擦除电压高于特定电平。

应用NAND门G1并由备用信号STBY控制的原因是为了当结点n1的电势接近NAND门G1的逻辑阈值时防止穿透电流流线NAND门G1。

用于Vcc电平探测电路VCD包括连接到供电焊点PVC的供电线路：由一个P-通道MOS晶体管Q4与两个N-通道MOS晶体管Q5、Q6串连所组成的分压电路，以及一个NOR（或非）门G4，该门降低了由分压电路产生结点n2的电势。MOS晶体管Q5、Q6是二极管连接（diode-connected）并有相当大的尺寸。MOS晶体管Q4门端加有接地电势，从而总是被保持导通状态。NOR门G4的另一输入端加有备用信号STBY。

由于本实施例的用于Vcc的电平探测电路VCD由相对大尺寸的连接的MOS晶体管Q5、Q6组成，于是如果电压Vcc高于2Vth，则结点n2的电势逐渐增加直到达到大约2Vth饱和。NOR门G4的阈电压是Vcc一相关的并与Vcc成正比地增加。

因而，由于加有低电平的备用信号STBY，当供电电压Vcc变高而使得NOR门G4阈电压超过节点n2的电势（2Vth）时，探测信号φcc升高，这表明供电电压Vcc是高于特定电平的。

以上探测信号φpp与φcc的状态反映在控制寄存器CREG上并根据这些探测信号，电压选择开关SWC的控制信号与增压电路CPM的操作控制信号φc被形成。

增压电路CPM在连接到供电焊点Pvc的供电线路（Vcc线）与输出结点n3之间，由以下构成：二极管连接串MOS晶体管Q11-Q1n;被连接于每一MOS晶体管的连接结点的（n-1）个电容器C1，C2，…Cn-1;连接在输出结点n3与接地点之间的钳位二极管Dc;以及振荡电路OSC。在该增压电路CPM中，振荡电路OSC产生一互补时钟φ，/φ，这互补时钟通过电容器交互地将每一其他的MOS晶体管Q11-Q1h接通和关断，从而推动充电向输出端一边的电容器而增加Vcc电压。振荡电路OSC例如由环形振子构成该振荡器启动和停止由操作控制信号φc进行。

电压选择开关SWC包括：连接在供电焊点Pvc与结点n3之间的MOS晶体管Q21;电平移位电路和LS1，该电路对操作控制信号φc作电平移动并将其提供给MOS晶体管Q21的门;串连在结点n3与电路输出结点n4之间的两个P-通道MOS晶体管Q22，Q23;对开关控制信号φp作电平移位并将其提供给MOS晶体管Q22，Q23的电平移位电路和LS2，LS3;串连在供电焊点Pvp与输出结点n4之间的两个P-通道MOS晶体管Q4，Q25;以及对开关控制信号φp进行电平移位并将其供给MOS晶体管Q25的门的电平移位电路和LS4。

MOS晶体管Q22，Q23具有分别与结点n3边与n4边连接的阱，且MOS晶体管Q24，Q25分别具有与结点n4边与Vpp线边连接的阱。两个MOS晶体管被串连以便对阱电势进行微分的原因是在于，既使因MOS晶体管Q22，Q23导通，Vpp降低到增压电压之下，电流也不会流过电平移位电路LS4，并且既使当Vpp由于MOS晶体管Q24，Q25导通而变得高于加压电压，电流也不会流入电平移位电路LS1，LS2。溉在每个结点之间只有一个MOS晶体管时并且当电势关系相反时，例如，电流将通过阱流入电平移位电路。

电平移位电路LS1-LS4每一个由一个触发电路，该电路使用加压电压或外部编程/擦除电压Vpp作为其供电电压，以及一个反向器构成，该反向器使得由触发电路的输出整形。LS1锁存操作控制信号c并对其电平移位，又LS2-LS4锁存开关控制信号p并将其电平移位。电平移位电路LS3兼作为用于MOS晶体管Q23的门控制电压产生电路与作为用于MOS晶体管Q24的门控制电压产生电路。

在电平位移电路LS1-LS4之中，LS1与LS2应用了结点n3处的电势（Vcc或其增压电压作为其供电电源电压，LS3应用输出电压Vppw/e并且LS4应用外部编程/擦除电压Vpp。这样，不论供电电压电平如何都能可靠地通断MOS晶体管Q21-Q24。

图8示出根据探测信号φpp与φcc形成控制信号φc，φp的电路一例。图中，φpc是表示提供给控制寄存器的电压转换标志的信号。该标志由中央处理单元CPU参照探测信号φpp与φcc（φpp，φcc与MD，当存在方式信号MD）来设定。

当操作控制信号φc示时，振荡电路OSC被激活，且MOS晶体管Q21关断。当φc低时，振荡电路OSC停振，且MOS晶体管Q21导通。当φc低而MOS晶体管导通而供给结点n3电压Vcc的原因在于防止结点n3成为浮动，而这可能会由于振荡电路OSC停止而引发。

当电压开关控制信号φp高时，MOS晶体管Q24与Q25导通且Q22与Q23关断而将Vpp作为编程/擦除电压Vppw/e而输出。当开关控制信号φp低时，MOS晶体管Q22，Q23导通而Q24与Q25判断，将增压电压作为编程/擦除电压Vppw/e输出。控制信号φc与φp是不能同时保持为高电平。

表1示出供电电压Vpp，Vcc（探测信号φpp，φcc），控制信号φpc，控制信号φc，φp与编程/擦除电压Vppw/e之间的关系。

表1

Vpp(

pp) H H L L

Vcc(

cc) H L H L

pc H/L H L -

p H/L H L L

c H/L L H L

读/写可行或不可行可行可行可行不可行

Vppw/e Vpp/增压Vcc Vpp 增压Vcc -

其次，参见图9与图10，将对编程与擦除闪电存储器的工作原理加以说明。

存储单元简图示于图9，它由两层结构的绝缘栅场效应晶体管构成。

图中标号1是P-型硅基片，14是在硅基片1中形成的P-型半导体区域;13是N-型半导体区域;15是低浓度N-型半导体区域，标号8是P-型硅基片1上带有被置入的氧化物薄膜7（约10nm厚）作为隧道绝缘膜所形成的浮栅;且11是带有置入的氧化物膜9在浮栅8上形成的控制栅。源极由13与15形成，漏极由13，14形成。存储在这个存储单元中的信息作为阈电压的变化保持在该晶体管中。

以下除非特别注明，存储信息的存储单元（以下是指一存储晶体管）中的晶体管都是N-沟道型的。

编程信息进入存储单元的操作是通过向控制栅11有漏极13施加诸如12V的高电压以便向浮栅8从漏极侧通过雪崩注射而注入电子（热电子）来实现的。如图10所示，作为这种编程的结果，从控制栅11所见到的存储昌体管的阈电压成为高于不进行编程时存储晶体管被擦除状态下的阈电压。

另一方面，擦除操作是通过向源极施加高电压，从浮栅8向源极通过隧道效应拉出电子而完成的。如图10所示，以控制栅11所见的存储晶体管的阈电压由于擦除操作的结果而降低。

图10中存储晶体管的阈电压在被编程或被擦态设置为正电平。即编程态下的阈电压相对于从字线到控制栅11给定的字线选择电平保持高电平，而在擦除态的阈电压维持为低电平。由于这两个阈电压和字线选择电平设定为这样一种关系，存储单元可以不用选择晶体管而通过单一晶体管形成。

在电擦除被存信息时，集聚在浮栅8中的电子被拉到源极。这样，在进行相对较长时间的擦除操作时就会拉出比编程操作过程中被注入浮栅的电子更多的电子。因而，如果电擦除操作持续了较长时间而进行了这种过擦除，则存储晶体管的阈电压就变为负的，从而引起一种不利的情况，其中字线选择电平被解释为处于与选择电平相同的电平，虽然事实上它是处于非选择电平。编程也可象在擦除操作中的情形那样通过应用隧道电流而进行。

在读操作情形下，对存储单元进行弱编程，即向漏极13与控制栅11施加的电压限制在相对的低数值的防止不希望有的载流子向浮栅8的注入。例如，约为1V的低电压加到漏极13，且另一约为5V的低电压加到控制栅11。通过这样加电压，则流经存储昌体管的通过电流的大小被探测到以判定存储单元中所持的信息是“0”还是“1”。

图11表示应用存储晶体管的存储单元阵列的基本配置。图中，四个存储晶体管（存储单元）MC1-MC4分别示出，在X和Y方向上矩阵排列的存储单元中，排在同一行中的存储晶体管MC1，MC2（MC3，MC4）的控制栅（存储单元选择栅）被连接到相应的字线WL1（WL2），以及排在同一列中的存储昌体管MC1，MC3（MC2，MC4）漏极区（存储单元输入/输出结点）被连接到对应的数据线DL1，DL2。存储晶体管MC1，MC3（MC2，MC4）的源极区被连接到源极线SL1（SL2）。

图12表示对于存储单元上的擦除与编程操作的电压条件的一例。图中存储元件代表存储单元，而栅代表作为存储单元选择栅的控制栅。图中负电压方法的擦除操作涉及加比如-10V的负电压到控制栅以形成足够强的电场以便擦除信息。从图中所示电压条件明显可见，因为正电压擦除方法仅需要加高电压到被选定的存储元件的源极，故不同时对至少是其源极共同被连接的所有存储单元进行擦除。

因而在图11的配置中，如果源极线SL1，SL2是连接在一起的，则四个存储单元MC1-MC4可在一次操作中擦除。这种情形下通过改变连接到同一源极线的存储位的个数，就可任意设定存储模块的大小。在源极线分割方法中，一个方法是使用数据线作为单位（公用源极线在数据线方向上延伸），又一方法是用字线作为单位（公用源极线在字线方向上的延伸）。

在负压型擦除操作中，从图12可知，其控制栅共同连接的那些存储单元可在一次操作中被擦除。

图13示例说明了具有不同存储容量可同时擦除的存储模块的闪电存储器的电路框图。

图中所示的闪电存储器FMRY有8比特数据输入/输出端子D0-D7，每个端子带有一个存储矩阵（memory mat）ARY0-ARY7。每一存储矩阵ARY0-ARY7有一带有相对的大存储容量的存储模块LMB和另一带有相对的小存储存储容量的存储模块SMB。图中该存储矩阵ARY0代表性地被详细表示出来。其他存储矩阵ARY1-ARY7具有类似的配置。

每一存储矩阵ARY0-ARY7已将存储单元MC作矩阵式分布，这些存储单元是由双层栅结构的绝缘栅场效应晶体管形成的。图中所指定的WL0-WLn为所有存储矩阵ARY0-ARY7所共用的字线。

排布在同一行中的存储单元的控制栅连接到相应的字线上。存储矩阵ARY0-ARY7的每一个之中，排布在同一列中的存储单元MC的漏区域连接到相应的数据线DLD线DL7上。构成存储模块SMB的存储单元的源区域共同连接到源极线SL1，而构成存储模块LMB的存储单元的源区域共同连接到源极线SL2。

源极线SL1，SL2被施加来自电压输出电路VOUT1，VOUT2的高电压Vppw/e，该电压用于擦除。这高电压Vppw/e从早先提到的供电电路EPS供给。即，电压Vppw/e或是编程/擦除电压Vpp，或是由电压选择开关SWC所选择的增压电压Vcc。

电压输出电路VOUT1，VOUT2的输出操作由擦除模块标定寄存器中的比特值B1，B2来选定，该数据由中央处理器CPU设定或清除。例如，当擦除模块标定寄存器比特B₁设定为“1”时，则每次只能把存储矩阵中每一个矩阵的存储模块SMB擦除。当擦除模块标定寄存器的比物B2设定为“1”时，则在一次操作中存储矩阵ARY0-ARY7的每一个中只有存储模块LMB可擦除。当两个比物B1、B2都设定为“1”时，则整个闪电存储器可在一次操作中擦除。

字线WL0-WLn的选择是由对行地址信号AX进行译码的行地址译码器XADEC进行的，译信号取自行地址缓冲器XABUFF以及行地址锁存器XALAT。根据行地址译码器XADEC的选择信号输出，字驱动器WDRV驱动字线。

在数据读操作中，字驱动器WDRV运行在电压Vcc（比如为5V）和接地电压（比如为OV），该两电压都由电压选择电路VSEL提供，并驱动被选择的字线达Vcc电压的选择电平且保持非选择字线为诸如接地电势的非选择电平。

在数据写或编程操作中，字驱动器WDRV运行在由电压选择电路VSEL提供的电压Vppw/e（比如12V）和接地电势（OV）上，并驱动被选择的字线达（12V）高压电平以便编程。在数据擦除操作中，字驱动器WDRV的输出设定为低电压电平OV。电压Vppw/e由供电电路EPS提供。

存储矩阵ARY0-ARY7的每一个之中，数据线DL0-DL7是通过列选择开关YS0-YS7连接到公共数据线CD的。列选择开关YS0-YS7的开关控制是通过对列地址信号AY译码的列地址译码器YADEC进行的，该信号通过一个列地址缓冲器YABUFF及一个列地址锁存器YALAT取得的。

列地址译码器YADEC的输出选择信号平常提供给所有的存储矩阵ARY0-ARY7。这样，当列地址译码器YADEC的输出选择信号之一设定为选择电平时，在每一存储矩阵ARY0-ARY7中，一条数据线就连接到共用数据线CD上。

从存储单元MC到共用数据线CD的数据的读出是通过选择开关RS提供给读出，放大器SAMP，在该放大器在中读出的数据被放大并通过数据输出锁存器DOLAT从数据输出缓冲器DOBUFF输出。选择开关RS设定与读操作同步的选择电平上。

从外部提供的写入和编程数据通过一数据输入缓冲器DIBUFF被保留在一个数据输入锁存器DILAT中。当保留在该数据输入锁存器DILAT的数据为“0”时，则一个编程电路和WRIT通过一个选择开关WS把编程高电压提供给共用数据线CD。

通过由列地址信号AY所选定的数据线，编程高电压被送到其控制栅加有由列地址信号AX所施加的高电压的存储单元的漏极上。这就把数据写入到所选定的存储单元中。选择开关WS设定为与写操作（编程操作）同步的选择电平上。编程与擦除定时信号和电压选择/控制信号由编程/擦除控制电路WEONT产生。

图14表示X地址译码器与字驱动器201的一例。图中示例地表示出对应于一条字线的配置。X地址信号由预译码器2010译码，其输出进而由译码单元2011译码。根据译码单元2011的输出，驱动单元2012选择并驱动一条字线。预译码器2010与译码单元由供电电压Vcc（例如5V）操作。驱动单元2012是一由高电压驱动的系统，该系统由诸如Vppw/e电压这样的高电压驱动。2013所示是一耐高电压的N-沟道MOS晶体管，用于隔离5V系统与高电压系统。

在编程过程中，电压Vppw/e提供给驱动单元2012，该单元将字线设定为选择电平Vppw/e或设定为OV的非选择电平。在读操作中，供电电压Vcc提供给驱动单元2012，该单元将字线或设定为选择电平Vcc或设定为OV非选择电平。Vppw/e与Vcc之间的切换由类似于供电电路EPS中的电压选择开关SWC的电路进行。

图15表示编程电路和WRIT的一例。图中示例地表示出对应于一条数据线的配置。这一编程电路和WRIT由限流MOS晶体管Qr与编程MOS晶体管QW组成，QW根据保留在数据输入锁定器DI-LAT中的编程数据被接通和关断。当Qr与Qw接通时，编程/擦除高电压Vppw/e通过选择开关WS提供给共用数据线CD。

用于擦除操作的源电路虽未示出，但具有与图14的字线驱动单元相同的配置。因此，高电压Vppw/e也加到擦除源电路中。在擦除操作中，电压Vppm/e提供给根据擦除模块标定寄存器的比特B1，B2所确定的源极线上。在其他情况下（当不给出标定或在编程和读操作中），该电压设定为OV。

以下，参见图16到19，将对本发明用于一种闪电存储器时的供电电路EPS的一个实施例作出说明，其中编程是利用高电压而擦除是通过负电压进行的。

在该闪电存储器中，进行编程操作是应用高电压，而擦除操作是用负电压，于是除了12V的编程电压以外还需要一个比如-10V的擦除电压。图16的供电电路EPS具有产生编程电压的高电压生成电路CPM1与产生负的擦除电压的负电压生成电路CPM2。高电压生成电路CPM1与负压生成电路CPM2均由具有图7中所示那种增压电路CPM相同的电路配置的充电泵（cherge pump）组成。其中，负压生成电路CPM2如图19所示具有相对于高电压生成电路CPM1为反相的MOS晶体管Q11-Q1n的源和漏极，并还具有反向指向的钳位二极管DC。

降了用于Vpp的电平探测电路VCD和用于Vcc的电平探测电路CPD以外，本实施例的供电电路EPS还具有电压选择电路和SWC1，该电路和选择地将外部提供的编程电压Vpp或由高电压生成电路CPM1生成的高电压象图3到图6的供电电路EPS情形那样作为内部编程电压Vppw提供给闪电存储器。而且，本实施例的供电电路EPS装有电压选择电路SWC2，该电路和确定负压生成电路CPM2根据外部提供编程电压Vpp或常规操作供电电压Vcc是否应生成一个负电压。当负压生成电路CPM2由编程电压Vpp操作时，负压生成电路CPM的电流供给容量可作得大于该电路由供电电压Vcc操作时的容量。因而，可在较大的模块上进行擦除操作。

用于电压选择电路SWC1与SWC2的切换控制信号可使用普通的信号φp。切换控制信号φp可以象前面图3到图6的实施例中那样由中央处理单元CPU形成。也可以提供专用于形成这种控制信号的控制电路形成。

编程与擦除电压之间的切换可由各种方法达到。其中包括：一个方法是象图17所示那样仅用供电电压Vcc来操作高电压生成电路CPM1与负电压生成电路CPM2;还有一个方法是在所有情况下都提供来自升压电路的内部编程电压Vppw与擦除电压Vppe并且象图18所示那样增压电路切换操作电压。

供电电路EPS的配置可根据闪电存储器的编程和擦除方法决定。除了上述应用高电压和负电压的配置以外，当闪电存储器应用两种高电压对供电电路EPS可以有两种增压电路，其中这两种电压被选择地由电压选择电路SWC1与SWC如图16到18那样提供。

以下，参见图20到22说明应用负压的编程和擦除的工作原理。

图20中示例性表示出的存储单元由与图9的存储单元类似的两层栅结构的绝缘栅场效率晶体管组成。为了便于理解，图20示出相邻排在列方向上其源极线共同连接的两个存储单元（对应于图21中的MC1与MC3）。

图中与图9相同的部标以相同的数码。即：1表示P-型硅基片;14是在硅基片1中形成的P-型半导体区域;15是低浓度N-型半导体区域;13a是N-型半导体区域，作为在P-型半导体区域14中形成的漏区域;13b是作为在N-型半导体区域15中形成的源区域的N-型半导体区域。标号8表示带有氧化物薄膜7（约为10nm厚）作为置入的隧道绝缘膜在P-型硅基片1上形成的浮栅。标号11是在浮栅8上形成的控制栅，带有置入其间的氧化膜9。

如图21所示，对存储单元MC1编程是通过向控制栅11施加（例如12V的）高电压并向漏极加Vcc（5V），并且将源极接地电势使得电流从漏极流向源极从而通过雪崩注入向浮栅8注入电子（热电子）。通过所进行的编程操作，该存储晶体管从控制栅11来看具有阈电压保持高于存储晶体管在擦除状态下的阈压，在擦除状态下没有进行编程操作。

未被选择的存储单元MC2的漏极（其字线是与第一存储单元共用的）通过数据线DL2被供给接地电势以阻塞编程。对于其数据线与第一存储单元MC1共用未被选择的存储单元MC3，则施以接地电势通过字线WL2到控制栅11以便阻塞编程。这些操作与仅使用正电压进行编程操作的前一实施例的编程操作是类似的。

对于如图22所示的擦除操作，当要对存储单元MC1进行擦除时，例如-10V的负电压加到控制栅11上，Vcc（5V）正电压加到源极，并且漏极接地电势，以便通过隧道效应从浮栅8拉出电子送到源极一边。这种情形下，从图21亦可看出，由于与第一存储单元MC1在字线方向上相邻排布的存储单元MC2其源极与存储单元MC1的源极是连在一起的，故它具有与存储单元MC1相同的电势。

于是本实施例中，具有共同连接的字线与源极的一行中的存储单元在一次操作中可被擦除。即，在仅应用正电压进行编程和擦除的上一实施例中，其源极共同相连的存储单元在一次操作中可被擦除，这一实施例可通过字线同时擦除存储单元。在擦除操作中通过选择多个字线，可擦除模块中的存储单元。只要供电电路EPS可选择并提供外部编程/擦除电压Vpp和Vcc增压电压之一给闪电存储器，则当应用升压电压时，擦除操作可按字线进行，而当应用外部电压Vpp时则可按模块进行。

在按字线擦除操作的情况下，在未被选择的字线上的存储单元MC3，MC4，MC5，MC6，…在其控制栅11上通过字线WL2，WL3，WL4，…被施加了接地电势，以便防止被编程。从其控制栅11来看，这一擦除操作减少了被选存储晶体管的阈电压。

以下参照图23到24，对在编程中象擦除操作中那样也应用了隧道电流的在闪电存储器上所进行的编程和擦除操作进行说明。构成这些存储单元的供电电路配置与存储晶体管结构与前一实施例相同。本实施例中，编程和擦除并不意味着象上一实施例那样向浮动栅作电子注入和从其抽取电子。向1-比特存储单元注入和从其抽取电子的行为称为一个编程操作;而向多个存件单元的浮栅注入和从其抽取电子的行为称为一个擦除操作。于是当我们观察电子向存储单元的浮栅注入或从其抽取的现象时，要注意本实施例中的编程与擦除与前一实施例的那些操作是反相的。

如图23所示，就存储单元上的编程操作来说，存储单元MC1被编程是通过向其控制栅11加-10V的负电压并向其漏极加Vcc（5V），并把公共源极接地电势以便通过隧道效应从浮栅8吸取电子到漏极。这一编程操作从控制栅11来看把存储晶体管的阈电压减小到低于存储晶体管在不进行编程操作的擦除状态下的阈电平。

带有共同字线的未被选择的存储单元MC2通过数据线DL2在其漏极加以接地电势以防止编程。与第一个存储单元MC1具有共同数据线的未被选择的存储单元MC3在其控制栅11加以接地电势以防止编程。这些操作与在进行编程和擦除操作中仅用正电压的前面的实施例的编程操作是相同的。

如图24中所示，对于擦除操作，例如要被擦除的是存储单元MC1，则比如15V的正电压要加到其控制栅11上，且源极和漏极被接地电势以便通过隧道效应从基片侧向浮栅8注入电子。这种情况下，如果与第一存储单元MC1邻接排布在字线方向上的存储单元MC2的源极与存储单元MC1共同连接，则第二存储单元MC2也具有与存储单元MC1相同的电势。

因而，本实施例中，在一次操作中可擦除一字线的存储单元。在按字线擦除的操作中，在未选择的字线上的存储单元MC3，MC4，MC5，MC6，…被防止了编程，这是通过向其控制栅11经过字线WL2，WL3，WL4施加了接地电势而造成的。多字线的选择可允许按模块对存储单元擦除。这种擦除操作从控制栅11来看把存储晶体管的阈电压提高到约5V的高于该存储晶体管在编程态下的电平。

如果隧道现象用于编程和擦除两种操作，那么1比特的编程共需几nA到几十nA的电流，因而减轻了增压电路的负担并与前一实施例的闪电存储器相比减少了占据的面积，前一实施例中通过雪崩现象的电子注入在一比特编程中需要几百μA的电流。

本实施例中也可这样构造供电电路EPS使得可选择外部编程/擦除电压Vpp和增压电压Vcc之一并供给闪电存储器，以便在应用增压电压时按字线执行擦除操作，并在应用外部电压Vpp时按模块擦除。

图25表示了与图1微计算机对应的一个微计算机的详细框图。图中所示的微计算机MCU作为与图1相同功能模块包括有：一个中央处理单元CPU，闪电存储器FMRY，串行通信接口SCI，控制电路CONT，随机访问存储器RAM以及供电电路EPS。与图1的计时器对应的是一个16位集成定时脉冲单元IPU和一个监视定时器WDTMR。

对应于图1的输入/输出电路I/O的是端口OPRT1-PORT12。本实施例中的其他功能块包括时间振荡器CPG，中断控制器IRCONT。模-数转换器ADC，和等待状态控制器WSCONT。

中央处理单元CPU，闪电存储器FMRY，随机存取存储器RAM，以及16位集成定时脉冲单元IPU连接到地址总线ABUS，低位数据总线LDBUS（例如8位总线）和高位数据总线HDBUS（例如8位总线）。串行通信接口SCI，监视定时器WDTMR，中断控制器IRCONT，模数转换器ADC，等待状态控制器WSCONT，和端口PORT1-PORT12连接到地址总线ABUS和高位数据总线HDBUS。

图25中，Vppw/e代表用于对闪电存储器FMRY编程的高电压。供电电路EPS或是选择外部编程/擦除电压Vpp或是选择来自增压电路的增压电压并把它作为Vppw/e提供给闪电存储器FMRY。

标号EXTAL与XTAL是供给来自示出的装在微计算机芯片上的振子的时钟振荡器CPG的信号。是时钟振荡器CPG输出的同步时钟信号。

标号MD0-D2是提供给控制电路CONT的方式信号以设定重写闪电存储器FMRY的操作方式。符号RES^＊。表示复位信号，STBY^＊表示备用信号，这两个信号都提供给中央处理单元CPU和其他电路模块。

标号NMI是提供给中断控制器ICONT的不可屏蔽中断信号。未示出的其他中断信号通过端口PORT8，PORT9提供给中断控制器ICONT。

标号AS^＊是指示输出列外部电路的地址信号有效性的地址选通信号。标号RD^＊是通知外部电路正在执行读周期的读信号。标号HWR^＊是通知外部电路高8位写周期正在执行的高位字节写信号。LWR^＊是低位写信号，该信号通知外部电路，低8位写周期正在执行。这些信号是对于微计算机MCU的外电路访问控制信号。

除了闪电存储器FMRY直接由外部PROM写程序被编程这种第二操作方式以外，端口PORI1，PORT2分配给由微计算机MCU在访问外部电路之中所使用的数据BD0-BD15输入/输出。对于地址信号BA0-BA19的输出，则指定端口PORT3-PORT5。

当微计算机MCU设定为第二操作模式时，端口PORT-PORT5与PORT8分配给控制闪电存储器FMRY编程的PROM写程序的连接。即，对于用编程和验证的数据ED0-ED7的输入/输出，分配以端口PORT2，对于地址信号EA0-EA16的输入和对于访问控制信号CE^＊（芯片能行信号）。OE^＊（输出能行信号）以WE^＊（写能行信号），分配以端口PORT3-PORT5与PORT8。

芯片能行信号是用于闪光存储器FMRY的来自于PROM写程序的操作选择信号;输出能行信号OE^＊是用于闪光存储器FMRY的输出操作指定信号。写能行信号WE^＊是用于闪电存储器FMRY编程操作指定信号。

在地址信号EA0-EA16中，一位EA9是指定信号NMI的输入端用于输入。这样指定的这些端口的外部端子和其他诸如高电压Vpp施加端子这些外部端子通过转换套接字（Conversion Socket）连接到通用PROM写程序上。外部端子的分配可按以下方式决定：使得微计算机MCU得以方便地通过转换套接字被连接到PROM写程序上。指定用于在第二种操作方式下连接PROM写程序PRW的外部端子赋与了在微计算机MCU其他操作方式下的另外的功能。

用于外部编程/擦除电压Vpp的供给端子可共同诸如复位信号RES^＊的输入端子等其他端子。这就避免了需要提供专用端子而减少了端子数目。

图26表示了装于图25的微计算机MCU中的闪电存储器总体框图。

图中，标号ARY是一个存储阵列，其中在图9中说明的由双层栅结构的绝缘栅场效应晶体管形成的存储单元排列成矩阵。这一存储阵列ARY象图13所示的配置那样具有连接到相应的字线的存储单元的控制栅，连接到相应的数据线的漏极区域以及在每一存储模块中连接到公用源线的源极区域。

图26中，标号ALAT是用于地址信号PAB0-PAB15的锁存电路。在第一种操作模式下中央处理单地CPU对闪光存储器FMRY重新编程，地址信号PAB0-PAB15对应于中央处理单元CPU的输出地址信号。在第二操作方式下PROM写程序对闪电存储器FMRY重新编程，地址信号PAB0-PAB15对应于PROM写程序的输出地址信号EA0-EA15。

标号XADEC是行地址译码器，它将由地址锁存ALAT取得的行地址信号译码。标号WDRV定字驱动器，它按照从行地址译码器XADEC输出的选择信号驱动一条字线。在数据读操作中，字驱动器WDRV以比如5V的电压驱动一条字线，且在数据编程操作中以比如12V的高电压驱动该字线。在数据擦除操作中，字驱动器WDRV的所有输出被设定为比如OV的低压电平。

列地址译码器YADEC对通过地址锁存器YALAT取得的列地址信号进行译码。列选择电路YSEL按照来自列地址译码器YADEC的输出选择信号选择一条数据线。标号SAMP为一读出放大器，它放大来自由列选择电路YSEL所选择的数据线的读信号。标号DOLAT是数据输出锁存器，它保存读出放大器的输出。数据输出缓冲器DOBUFF把保存在数据输出锁存器DOLAT中的数据输出到外部电路上。

图26中，标号PDB0-PDB7代表数据的低位8比特（1字节），而PDB8-PDB15代表数据的高位8比特（1字节）。这种情况下的输出数据最大为两字节。标号DIBUFF是数据输入缓冲器，它接收由外部提供的编程数据。

从数据输入缓冲器DIBUFF取得的数据保存在数据输入锁存电路DILAT之中。当保存在数据输入锁存电路DILAT中的数据为“0”时，编程电路WRIT向由列选择电路YSEL所选择的数据线供给编程高电压。

编程高电压根据行地址信号提供给存储单元的漏极，该存计单元的控制栅加以高电压，从而对所选择的存储单元编程。标号FRASEC为擦除电路，它把擦除高电压提供给规定的存储模块的源极线以便在一次操作中擦除整个存储模块。

控制电路FCONT执行在闪电存储器FMRY上的数据读操作的定时控制以及用于编程和擦除的各种定时及电压的选择/控制。该控制电路FCONT具有控制寄存器CREG。

图27表示控制寄存器CREG的一例。

控制寄存器CREG由一个8位编程/擦除控制寄存器PEREG和8位擦除模块标定寄存器MBREG1与MBREG2组成。

在该编程/擦除控制寄存器PEREG中，由标号Vpp表示的是高电压施加标志。当探测到加到供电焊点Pvp用于对闪电存储器进行编程和擦除的编程/擦除高电压Vpp变得高于规定的电平时，该标志被设定为“1”。Vcc位是操作电压施加标志，当探测到加到供电焊点Pvp用于常规操作的电源电压变得高于规定电平时，该标志设定为“1”。所规定的电平是指这样的最小电压，使得在这样的电压下Vcc可被增压到生成编程/擦除电压Vppw/e。

Vpp/Vcc位被用来规定以下那个电压应被用作编程/擦除电压Vppw/e，从外部提供的用于编程和擦除闪光存储器FMRY的高电压Vpp还是Vcc-增压电压。根据Vpp/Vcc位的内容，形成图8中的控制信号φPC。

进而，图7中，E位是标明擦除操作的，而EV位是标明擦除验证操作的。P位标明编程操作，PV位标明编程中的验证操作，以及PB位标明被编程或擦降的闪电存储器的大小。这一PB位用外部电压Vpp作为编程/擦除电压Vppw/e并被设定为“1”以便执行一次操作对一页的编程和一次操作中对两个或更多的模块的擦除。当PB位设定为“0”时，每次对一字节编程，每次对一模块擦除。既使当Vpp位设定为“1”时PB位也可设定为“0”。这允许每次对一字节编程和每次对执行对一模块的擦除，既使是用于编程和擦除的电压是外部提供的Vpp。

擦除模块标定寄存器MBREG1与MBREG2标定了在七个分开的大模块中的八个分开的小模块中那些个存储模块要被擦除。它们的第0位到第7位是存储模块标定位。位“1”代表相应的模块被选择，而位“0”表示相应的模块未被选择。例如，当擦除模块标定寄存器MBREG2的第七位为“1”时，这表示小存储模块SMB7被规定要进行擦除。

控制寄存器CREG可被从外部读和写。控制电路FCONT参照控制寄存器CREG中的设定内容并根据该设定执行擦除/编程控制。可通过改变控制寄存器CREG的内容而控制擦除/编程操作。

回到图26，向控制电路FCONT提供了控制信号FLM，LMS-FLN，MS-MISN，M2RDN，M2WRN，MRDN，MWEN，IOWORDN与RST，并向其提供高位1-字节数据PDB8-PDB15和地址信号PAB0-PAB15的规定位。

控制信号FLM是规定闪电存储器FMRY的操作方式的信号。当这信号为“0”时，控制信号FLM规定了第一操作方式，又当它为“1”时它规定了第二操作方式。这一信号FLM是基于方式信号MD0-MD2形成的。

控制信号MS-FLN是用于闪电存储器FMRY的选择信号。“0”代表选择而“1”代表不选择。在第一操作模式下，中央处理器输出控制信号MS-FLN，这信号在第二操作模式下对应于从PRON写程序PRW提供的芯片能行信号。

控制信号MS-MISN是用于控制寄存器CREG的选择信号。选择编程/擦除控制寄存器PEREG还是选择擦除模块标定寄存器MBREG1和MBREG2是参照地址信号PAB0-PAB15标定的位而确定的。在第一操作模式下，中央处理单元CPU输出其控制信号MS-MISN。第二操作模式下，从PROM写程序PRW输出的最重要的地址位EA16被当作控制信号MS-MISN。

标号M2RDN是存储读出选能信号，M2WRN是存储写入选通信号，MRDN是对于控制寄存器CREG的读出信号，MWRN是对于控制寄存器CREG的写入信号。在第一操作方式下，中央处理单元CPU产生这些控制信号。在第二操作模式下，由PROM写程序PRW所提供的写能行信号WE^＊被取作控制信号M2WRN，MWRN，以及来自PROM写程序PRW的输出能行信号OE^＊当作信号M2RDN，MRDN。存储写入选通信号M2WRN当作用于将待写入存储单元的数据写入数据输入锁存电路DILAT的选通信号。向存储单元实际的写入是通过在控制寄存器CREG中设定P位而启动的。

标号IOWORDN是对于闪电存储器FMRY的8位读出访问与16位读出访问之间的切换信号。在第二操作模式下，控制信号IOWORDN固定在标明8位读出访问的逻辑值上。

标号RST是复位闪电存储器FMRY的信号。当闪电存储器FMRY被这RST信号复位或编程/擦除控制寄存器PEREG中的VPP标志被显为“0”时，在编程/擦除控制寄存器PEREG中的方式设定位EV，PV，E，P被清零。

图28表示闪电存储器FMRY上的存储读操作的时序图。

图中信号CK1M，CK2M是非重叠两相时钟信号并认作为操作参照时钟信号。标号ECYC是一周期时间，它与RAM访问时间几乎相同。控制寄存器CREG的读操作也以类似的时序执行。

图29表示闪电存储器FMRY的存储写操作的时序图一例。在由图中所示写选通信M2WRN所规定的存储写操作中，实际的向上述存储单元中的写操作并未执行，但输入的地址信号PAB0-PAB15保持在地址锁存电路ALAT中，且输入数据PB8-PB15保持在数据输入锁存器DILAT中，而完成了写周期。控制寄存器CREG上的写操作也在类似的时序上进行，但这种情况下实际的数据向控制寄存器CREG的写入被执行了。

图30表示对于Vpp方式的操作时序的一例，其中编程表一次操作中应用外部电压Vpp对一页进行。

输入地址信号PAB0-PAB15响应写入选通信号M2WRN由地址锁存电路ALAT锁存。地址信号的两个低位被忽略。数据输入锁存电路，如图31所示，具有锁存电路DILAT10-DILAT4，每一为四字长。数据由地址的两个低位所选定的锁存电路而被锁存。当四字长数据送入锁存电路DILAT1-DILAT4时，控制寄存器CREG中的P位置“1”而执行数据向存储单元的写入。

[对闪电存储器FMRY重编程的控制过程的详述]

以下详述控制过程的一例，其中中央处理单元CPU或PROM写程序通过控制电路FCONT执行闪光存储器的编程和擦除。向闪光存储器的信息编程基本上是在擦除状态下在存储单元上执行。

闪电存储器的预编程由装在系统上的微计算机执行的第一方式中，要由中央处理单元CPU执行的预编程控制程序包括一个擦除程序和一个编程（或写入）程序。该预编程控制程序可根据第一操作模式的规定而执行，首先执行擦除处理程序，然后自动执行编程处理程序。另外也可以分别对于擦除程序和编程程序规定第一操作方式。由PROM写程序所进行的预编程控制以第一操作方式中相同的操作过程执行。

现在，将详述编程控制过程与擦除控制过程。

图32示出编程控制过程一个详细的例子。图中所示过程是在Vcc增压方式下按照图29的时序作1字节数据的编程过程，并且该过程对于由中央处理单元CPU以第一操作方式的控制和PROM写程序以第二操作方式的控制是共同的。在以下的陈述中，让我们把中央处理单元CPU作为主控制器。

在按字节数据编程的第一步，中央处理单元CPU在其内装计数器n中置1（步S1）。然后，根据图29所示的存储器编程操作，中央处理单元CPU把待写入的数据置入图29的数据输入锁存电路DILAT之中，并把要写入数据的地址置入地址锁存电路ALAT之中（步S2）。

然后中央处理单元CPU向控制寄存器CREG发出写周期并设定编程位P（步S3）。根据第二步的数据和地址的设定，控制电路FCONT把高电压加到由该地址所规定的存储单元的控制栅与漏极，从而写入数据。中央处理单元CPU等待大约10μ秒的时间以便完成在闪电存储器中的写处理（步S4）然后对编程位P清零（步S5）。

然后为了验证已编程的状态，中央处理单元CPU发出写周期到控制寄存器CREG并设定编程验证位PV（步S6）。控制电路FCONT对此响应把高电压加到由地址选定的字线上，该地址是在步S2设定的，这样就从数据已写入的存储单元中读出了数据。

验证电压设定为7V左右，高于5V的电源电压是为了保证对于编程电平的足够余量。中央处理单元CPU验证读出的数据与用于编程的数据之间的一致性（步S7）。中央处理单元CPU在通过验证操作确认了一致性时就将编程验证位PV清零，从而完成了一字节数据的编程。

另一方面，当中央处理单元CPU通过步S7的验证操作识别出不一致性时，则它将编程验证位PV在第S9步清零，然后验证计数器n的数值是否已达到编程检索的高位极限数N（步S10）。如果发现编程检索的高位极限数N已达到，则中央处理器判定该编程已失败并结束该处理。当编程检索的高位极限数N未达到时，中央处理器将计数器n的数值加1（步S11）并从步S3重复处理过程。

图33示出了逐页执行的编程控制过程详细一例。图中所示的过程对于在第一操作方式下由中央处理单元CPU的控制和第二操作方式下由PROM写操作程序的控制是同样的。在以下，中央处理单元CPU作为主控制器。

在按页进行数据编程第一步，中央处理器CPU校验控制寄存器CREG中的Vpp位与Vpp/Vcc位看是否均为“1”（步S41）。如果Vpp位与Vpp/Vcc位均为“1”，则中央处理器CPU在PB位置“1”，且在内装的计数器n中置“1”（步S42，S43）。

然后，中央处理单元CPU把待写的数据（四字节）及其地址提供给闪电存储器FMRY（步S44）。这时，在存储器一侧所提供的数据和地址是被锁存的。然后，中央处理单元CPU向控制寄存器CREG发出写周期并把控制寄存器CREG的P位置“1”以便设定操作方式为编程方式（步S45）。经10微秒之后，它将P位清“0”（步S46，S47）。然后中央处理单元将PV位设定为“1”把操作方式改变为编程验证方式，然后等待5微秒时间（步S48，S49）。

然后，为了校验已编程的状态，中央处理单元CPU读出已写入闪电存储器FMRY的四字节数据并比较它与编程数据是否一致（步S50）。如果这些数据一致，则中央处理单元将PV位清“0”而结束编程处理（步S51）。另一方面当数据不一致时，中央处理单元CPU在步S52将PV位清“0”并校验内装计数器n以判字规定的编程检索的高位极限数N（如20次）是否已超过（步S53）。如果n没有达到N，则中央处理单元CPU在返回步S45而重复以上过程之前将n加上“1”（步S54）。然后，当内装计数器n达到高位极限数N时，中央处理单元CPU判定该编程过程已然失败而结束该处理。

图34示出擦除控制过程的详细一例。图中所示过程对于第一操作方式下由中央处理单元CPU的控制以及在第二操作方式下由PROM写程序的控制是共同的。以下，中央处理单元CPU作为主控制器。

在执行擦除操作时，中央处理单元CPU在内装计数器n中设定“1”（步S21）。然后，中央处理单元CPU在待擦除区域的存储单元上进行预写操作（步S222）。即，它把数据“0”写入在已指定的地址处待擦除的存储单元。这一预写控制过程可应用参照图32所述的编程控制过程。该预写操作是为了使得所有位在擦除以前其浮栅中的电荷量一致，从而使得擦除状态在各位中是一致的。

然后，中央处理器CPU向控制寄存器CREG发出写周期并指定在一次操作中要被擦除的存储模块（步S23）。而它在擦除模块指定寄存器MBREG1与MBREG2中指定要被擦除的存储模块的数目。在指定了被擦除的存储模块数之后，中央处理单元CPU向控制寄存器CREG发出写循环并设定一擦降位E（步S24）。

然后，控制电路FCONT向在步S23指定的存储模块的源极线施加一高电压而在一次操作中擦除该存储模块。中央处理器等待10msec（毫秒）。此时间总是在闪电存储器侧用于模块擦除的处理时间（步S25）。10毫秒的持续时间是这样设定的，使得它短于一次操作中要完成的擦除操作所需时间。然后，擦除位E被清零（步S26）。

为了验证擦除状态，中央处理单元CPU内部设定被擦除的存储模块的起始地址作为被校验的地址（步S27），然后进行校验地址上的伪写入（步S28）。即它向被校验的地址发出存储写周期。结果，被校验的存储器地址保存在地址锁存电路ALAT中。

然后，中央处理单元CPU向控制寄存器CREG发出写周期并设定擦除校验位EV（步S29）。结果，控制电路FCONT向由在步S28设定的地址所选定的字线施加一擦除校验电压，以便从被擦除的存储单元读出数据。

擦除校验电压设定为大约3.5V。低于5V的电源电压Vcc，以便保证对于擦除电平有足够的余度。中央处理单元CPU校验这样读出的数据是否与擦除状态的数据一致（步S30）。

在验证了一致性后，中央处理单元CPU将擦除校验位EV清零（步S31）并然后验证这次所应用的校验地址是否被擦除存储模块的最后地址（步S32）。如果是最后地址，则中央处理单元CPU结束这一系列的擦除操作。当发现当前地址不是最后地址时，中央处理单元CPU将校验地址加“1”（步S33）然后重复从步S29的处理。

当中央处理单元CPU通过在步S30的校验操作探测到不一致性时，它将擦除校验位EV在步S34清零并验证计数器n的值是否达到步进擦除操作的上限数值N（步S35）。如果该验证已发现步进擦除操作的上限数N已达到，则中央处理单元CPU制定该处理已失败，从而结束该处理。

当步进擦除操作上限数N未达到时，中央处理单元CPU将计数器数值加“1”（步S36）并重复从步S24的处理。实际中，为防止存储单元阈电压变为负的这种过擦除，该校验在每次擦除操作都被进行，这样步进地执行擦除操作，每次进行的持续时间为10毫秒。

[把存储单元分组成由字线定义并具有不同存储量的模块]

图35表示了闪电存储器的存储矩阵配置方式，其中的存储单元按字线被分组成多个模块，并且在一次操作中可被擦除的存储模块的存储容量是不相同的。

图13中所示实施例中存储模块是由数据线定义的，而图35的实施例中的模块是由字线定义的。在图35的存储矩阵ARY0-ARY7中，带有较大存储量的存储模块LMB和带有较小存储量的存储模块SMB是分别表示出的。

每一存储矩阵ARY0-ARY7中矩阵式地排布着由双层栅结构的绝缘栅场效应晶体管形成的存储单元MC。

图中，WL0-WLn是所有存储矩阵ARY0-ARY7共用的字线。排在同一行上的存储单元的控制栅连接到相应的字线上。在每一存储矩阵ARY0-ARY7中，排在同一列上的存储单元MC的漏极区域连接到相应的DL0-DLm一条数据线上。

构成小存储模块的存储单元MC的源极区域共同连接到在字线方向上延伸的一条源极线SLWi上，而构成大存储模块的存储单元MC的源极区域共同连接到在字线方向上延伸的源极线SLW1上。

如同在图13的实施例中那样，在擦除操作在数个模块中进行的模块擦除过程中，要被擦除的存储模块是由擦除模块标志之一寄存器标定的，且擦除高电压Vpp被加到所标定的存储模块的源极线上。稍后将详述对于擦除和编程的电压条件。图35中，由YSEL标出的是Y选择电路，CD是公用数据线，WRIT是编程电路，DILAT是数据输入锁存器SAMP是读出放大器，DOLAT是数据输出锁存器，DIBUFF是数据输入缓冲器，DOBUFF是数据输出缓冲器。

存储矩阵ARY0-ARY7与输出数据之间的关系与图13中所示的关系相同。而输入/输出数据的一位对应于一个存储矩阵。例如数据DO由存储矩阵ARYO携带。一个I/O由一个存储矩阵形成这样的配置的采用允许公用数据线CD分配给每一存储矩阵，从而不需要长距离地延伸公用数据线CD经过所有的存储矩阵。从而能够把公用数据线CD的寄生电容减到最小，有益于增加访问速度和减小操作所需的电压。

如图35所示，如果诸如LMB，SMB存付模块由字线定义，则其并行输入/输出位数等于一字节的整个存储阵列ARY中最小的存储模块的存储容量等于一条字线的容量。不论并行输入/输出位数为何都是如此。

另一方面，如图13所示，当存储模块由数据线定义时，在整个存储阵列中最小的存储模块具有对应于并行输入/输出位数的八条数据线的存储量（一条数据线对于每一存储矩阵）。于是，如果在数据线方向的存储位数是八分之一字线方向中的存储位数，则最小存储模块的存储量不论存储模块是由数据线还是由字线所定义都是相同的。

但实际中，考虑到半导体集成电路制造中的生产效率或存储单元的寻址效率，数据线方向中的存储位数通常是字线方向中的存储位数的一半。而且，由于装在微计算中的闪电存储器是连接到内部数据总线的，所以并行的输入/输出位数设定为等于字节或字。

因而，以字线定义存储模块就能够显著地减少最小存储模块的存储容量。被减小的存储模块最小的尺寸改进了存储器的可用性，因为减小了的尺寸所获得的面积可用于数据的存储并且避免了那些对不需要编程的信息被模块擦除而后又要再进行编程这样的烦琐的操作。

[由通用PROM写程序进行信息编程]

图36示出当闪电存储顺FMRY由通用PROM写程序重新编程时的框图。

图中，MD0，MD1，与MD2表示为方式信号MODE的例子。方式信号MD1-MD3提供给控制电路CONT。控制电路CONT中的译码器把方式信号MD1-MD3译码而判定。是标定不需要闪电存储器RMRY的编程的操作方式还是标定第一或第二操作方式。

当发现需标定的第二操作方式时，控制电路CONT标定一个I/O端口作为与通用PROM写程序PRW的接口以便使得被装入的闪电存储器FMRY可被外部通用PROM写程序PRW直接访问。而，由控制电路CONT所规定的事性包括：用来向闪电存储器进出传输数据的I/O端口PORTdata，将地址信号提供给闪电存储器FMRY的I/O端口OPRTaddr，以及把各种控制信号提供给闪电存储器FMRY的I/O端口PORTcont。

而且，按照通用DROM写程序PRW不与预编程控制直接相关的内部功能模块的操作，诸如中央处理单元CPU，随机访问存储器RAM以及掩模型只读存储器MASKROM，实际上是被限制的。例如，如图36所示，诸如中央处理单元CPU等的内装功能模块与闪电存储器FMRY之间的连接通过位于数据总线DBUS及地址总线DBUS上的切换器件SWITCH被断开。

切换器件SWITCH可被理解为三态型输出电路，该电路安装在从内部功能模块如中央处理器CPU输出数据到数据总线DBUS的电路上，而且还安装在输出地址到地址总线ABUS的线路上。这些三态输出电路响应第二操作方式被控制为高输出阻抗状态。

在图36的例子中，按通用PROM写程序PRM不与重新编程控制直接相关的内部功能模块，诸如中央处理单元CPU，随机存取存储器RAM和掩模型只读存储器MASKROM，被一个备用信号STBY^＊（符号^＊表示附有^＊的信号是低活动率信号）设定为低功耗方式。

如果在低功耗方式下三态输出电路被控制为高输出阻抗状态，则按通用PROM写程序PRW与重新编程控制不直接关联的内部功能模块，诸如CPU，RAM与ROM，可响应标定第二操作方式的方式信号MD0-MD2而被设置为低功耗方式以便限制这些功能模块的实际操作。

一旦设定了第二操作方式，微计算机MCU的I/O端口PORTdata，PORTaddr，PORTcont就通过转换套接字SOCKET被连接到通用PROM写程序PRW上。该转换套接字SOCKET一方面具有用于I/O端口PORTdata，PORTaddr，PORTcont的端子安排，另一方面具有用于标准存储器的端子安排，这些安排带有内部相连接的相同功能端子。

[对于CPU的编程控制程序]

在图36的微计算机中，由中央处理单元CPU执行的重新编程控制程序是由通用PROM写程序PRW事先写入到闪光存储器FMRY的。

在图2的微计算机MCU中，可将由中央处理单元CPU待执行的重新编程控制程序存储在掩模型只读存储器MASKROM中。当方式信号MD0-MD2标定了第一操作方式并且控制电路CONT识别出这信号，则中央处理单元CPU按照已然写入在闪电存储器FMRY中的编程控制程序或者保留在掩模型只读存储器MAS-ROM中的重新编程控制程序，将数据写入闪电存储器FMRY。

图37示出带有整个由闪电存储器构成的存储器的微计算机（见图1）的存储器映射。图中，重新编程控制程序以及转移控制程序事先被写入闪电存储器的规定区域。当标定第一操作方式时，中央处理单元CPU执行转移控制程序将重新编程控制程序转移到随机存取存储器RAM。转移之后，中央处理单元CPU的处理转而执行保存在随机存取存储器RAM中的重新编程控制程序，从而反复执行对闪电存储器FMRY的擦除与编程操作（包括验证操作）。

图38示出具有闪电存储器又具有掩模型ROM的微计算机（见图2）存储器映射。这种情况下，不再需要图37中所述的转移控制程序。中央处理单元CPU在第一操作模式标定之后就顺序执行保留在掩模型只读存储器MASKROM中重新编程控制程序，于是反复对闪电存储器FMRY进行擦除和编程。

[在由通用PROM写程序编程与由CPU控制编程之间进行选择]

由通用PROM写程序的编程是以Vpp方式执行的并被用于在将微计算机MCU安装到板子上或系统上之前写入初始数据或初始程序。这允许把相当大量的信息有效地写入。

由CPU控制的编程在Vcc增压方式下执行并在下列情况下使用。装有微计算机MCU的系统（或已装备了的系统）在运行之中而进行数据调整，或对于安装到了系统（即机械状态）的微计算机MCU在程序故障或系统版本更新过程中必须改变数据或程序。这可使得不必将MCU微计算机移出系统就可将闪电存储器FMRY重新编程。

[实时重新编程过程]

图39示出对闪电存储器进行实时重新编程的方法的一个例子。闪电存储器FMRY，即使在存储模块的存储容量上减少为要擦除的一个单元，即也不能缩短擦除操作所需的时间，这是由于其存储配置的缘故。擦除操作要耗用几十毫秒到几秒钟的时间。因而当运行装有微计算机MCU的系统时，通过对保留在闪电存储器FMRY中的控制数据进行实时重新编程而进行数据的调整则是困难的。为了应付这种情况，应用内部RAM作为存储器模块的重新编程的工作区或数据缓冲区。

以下对此详述，首先，保留有待调整数据的标定了的小存储模块SMB的数据被转移到随机存取存储器中特定地址。其次，该随机存取存储器RAM的特定地址区域在该标定的小存储模块SMB的地址上重叠。这样的地址分配的变化可如下来实现：使得随机存取存储器RAM的译码逻辑响应标定的控制位或标志的设定而被改变。控制数据的调整是通过应用被重叠在标定的小存储模块SMB的地址上的随机存取存储器来执行的。

在调整完成之后，在随机存取存储器RAM与小存储模块SMB之间重叠的地址被复位而存储随机存取存储器RAM的定位地址到其原始状态。最后，应用保存在随机存取存储器RAM中的调整过的数据对闪电存储器中的小存储模块SMB进行重新编程。结果是，在运行装有MCU微计算机的系统时，在小存储模块SMD中可获得曾用于对保留在闪电存储器中的控制数据实时重新编程的相同的数据。

[提高存储模块的部分重编程的效率]

图40表示提高闪电存储器中的部分存储模块重编程的效率的方法一例。如在纠正程序中的错误或修改该程序的版本时，对驻存在闪电存储器FMRY中的一标定的存储模块SMB中的部分信息重编程，涉及将在存储模块SMB中的信息传送给内置RAM，存储模块SMB的存储能力小于RAM，修改部分被传送的信息并用被修改的信息重新编程存储模块。

由此，如果该存储模块SMB的一个由模块擦除操作擦除。因为存储模块SMB中的信息是存储在RAM中，因而不需要从外部传送，那些不需要被重编程并且在重编程之前是驻存在闪电存储器FMRY之中的那些信息。于是，只有要被重新编程的数据需要从外部被传送到RAM，在此RAM中该数据可被重新编程，从而省却了信息的烦琐的转移，否则这种转移对于存储模块的部分的重新编程原本是必需的。

[应用于无绳电话]

图41表示如无绳电话这样的移动式的无线电通信设备的一实施例的框图，对于该通信设备，本发明的闪光存储器被有效地被采用。

在本例中的移动式无线通信设备100组成如下：基带单元101;微计算机102;高频无线单元103;键板104;和供电单元105，如电池。该基带单元101包括：由数字化信号处理器DSP，模-数转换器ADC和数-模转换器DAC组成的编码译码器CODEC和一个调制解调器MODEM。微计算机102有一个控制单元CPU和一个存储器装置MRY，控制单元CPU由键台104供给拨号和不同的方式。在图41中，标为ANT的是一天线，SP是一扬声器，并且MIC是一个麦克风。

在无绳电话中，由天线ANT接收到无线电信号进入到基带单元101，在纠错和被译码成帧之前，该信号在此处要受到整形和模-数转换。进而，该信号由编码译码器CODEC要受到字-模转换和声音扩展并然后被送到产生声音的扬声器SP。

进入麦克风MIC的声音馈给上述基带单元101的编码译码器CODEC，在纠错和汇编成帧之前，它在此处要受到模-数转换和声音压缩。然后它被整形并由数字式转换成模拟信号，该信号然后从无线ANT被发送。

在本实施例中，装在微计算机102中的存储器装置MRY使用了本发明的闪电存储器。例如，这个存储器装置为存储了用于速拨号的电话号码和诸如备忘录的其它信息。作为备忘录信息的一种形式，声音信息会被存储。例如，一个人会将留言存在存储器中，使得当他或她外出不在时，打电话者能听到留言，或人们通过电话线交谈的内容会实时地被存储下来。当电话在不用时，可以同样方式使用移动式无线电话的存储器作为磁带录音机。进而，可提供给电话这样一种功能，即传输被记录电话存储器中的内容给一位意向受话人。

象无绳电话这样的移动式无线通信设备需要有较小的尺寸和重量。妨碍减小尺寸和重量的因素之一是电源装置（电池）。如象本实施例情形这样通过在无绳电话的控制单元中应用本发明的闪电存储器，由于存储数据无须电流消耗，就可进行非易失的存储。于是可减小电池的容量。或如果电池容量保持不变，应用闪电存储器可延长电池一次充电的使用寿命。

结果是，无绳式移动电话系统可在尺寸，重量和功耗上减小，并可以高速读写大量的信息，从而改进了整个系统的处理能力。而且，本发明的应用提高了耐冲击力，这本是移动式无线电话的一个弱点，从而改进了可靠性。

[在汽车系统中的应用]

图42示出应用了本发明的闪电存储器或带有内置的闪电存储器的微计算机作为控制装置的汽车系统的略图。

输入/输出控制器I/OCONT控制着空调器，传感器和将发动机功率传送给轮胎的传动装置TRM，以及同仪表和显示面板的接口。发动机由发动机控制器来控制。输入/输出控制器I/OCONT根据来自装有微计算机MPU的信号处理单元的要求而控制闪电存储器写入和读出信息。传动装置TRM的输出信号被送往高度控制器和悬挂控制器以便控制车子的底盘。

使用本发明的闪电存储器或装有这种闪电存储器的微计算机，由于诸如编程数据和表示吸入空气量与发动机转数之间的关系的列表数据等调整数据可应用通用PROM写程序和外部电源（Vpp）在该闪电存储器或微计算机作为存储装置或控制器装入系统之前就写入该闪电存储器之中，故写入可在短时间内完成而改进了效率。

闪电存储器或微计算机一旦作为存储装置或控制器装入系统，则向该闪电存储器的写入可使用来自电池电压（Vcc）经升压或降压的电压进行，于是行驶的距离和调整数据可实时更新。而且，虽然本实施例使用电压不稳的电池作为电源装置，但由于本发明的闪电存储器或装有这种存储器的微计算机具有内部升压电路而使编程可稳定地进行。

由于本实施例应用了带有本发明的内装闪电存储器的微计算机作为控制器，于是该微计算机的耐冲击性以及因而系统的可靠性得到改进。而且由于利用本发明可提供大容量的存储器，因而具有较少部件的控制系统可具有复杂的处理能力。

[应用于IC卡]

图43示出应用于本发明的内电存储器的IC卡的略图。装设在塑料底衬上的是闪电存储器FMRY，作为微计算机的控制装置之CONT，输入/输出电路I/O和本发明的供电电路EPS。供电电路EPS包括有升压电路，并且具有用以接收编程/擦除电压Vpp的供电端子和用以接收常规的操作电压Vcc的供电端子，使得Vpp或Vcc一增压电压能作为编程/擦除电压Vppw/e供给闪电存储器。

本发明的闪电存储器和微计算机的内部连线被连接到塑料底衬上的导线。输入/输出电路I/O，闪电存储器FMRY和控制装置CONT是电连接到塑料底衬上的导线，使得IC卡能够通过输入/输出电路I/O，从外部系统传入或传出信号。因此，IC卡可用作一种系统的信息存储器。

如果IC卡，象常规的软磁盘那样，在档次低于工作站的小型的和便携式计算机系统中，作为可替换的辅助的存储媒体使用，那就不需要转动磁盘这就有利于减少整个系统的尺寸和重量，厚度及功耗。因为可以高速地读和写大量的信息，进一步改进了整个的处理能力。

对本发明已通过实施例作了描述。但应注意本发明并不局限于以上诸实施例，并在不违反本发明精神情况下可作出各种改变。

虽然以上的陈述是涉及本发明用于带有内装闪电存储器的微计算机这种情形（这是本发明最初应用的一个领域），但本发明可广泛用于一次操作至少对一个存储模块擦除或编程的闪电存储器。例如，上述实施例中电源电路EPS可象图44所示那样装于闪电存储器FMRY之中。

本发明突出的效果和优点可简要归纳如下。

可实时对数据重新编程从而提高了设备的功能。在手持式设备中，本发明使得无须在设备中装设不同电压的电池，从而减小了设备的尺寸。因为可进行最适合于所用系统的编程，故本发明可提高闪电存储器的多功能通用性并减少编程和擦除操作所需的时间。

如果闪电存储器的编程和擦除由应用隧道现象而进行，则1-位的编程只需几纳安（nA）到几十纳安的电流，于是减轻了升压电路的负担，从而如装有供电电路，则其面积可以减小。

Claims

1、微计算机，包括：

一个第一供电端子，用于接收电路参考电压；

一个第二供电端子，用于接收具有关于电路参考电压的第一电势差的第一电压；

一个第三供电端子，用于接收具有关于电路参考电压的第二电势差的第二电压，该第二电势差大于第一电势差；

一个中央处理器，它接收该电路参考电压和第一电压并且响应这些电压而操作；

一个闪电存储器，具有多个存储单元，其中存储单元的第一个包括在一个半导体衬底中的一个源区和一个漏区，在该源区和漏区之上的由置入的第一氧化膜形成的浮栅，以及在浮栅之上的由置入的第一氧化膜形成的控制栅；以及

一个供电电路，它包括：一个第一电平探测电路，以判定供给第二供电端子的第一电压是否高于一特定电平；一个第二电平探测电路，以判定供给第三供电端子的第二电压是否高于一特定电平；一个增压电路，给第二供电端子供电的第一电压增压；以及一个电压选择电路，以选择或是给第三供电端子供电的第二电压，或是选择通过增压电路从第一电压增压的电压，并将已选择的电压提供给闪电存储器。

2、根据权利要求1的微计算机，其中该供电电路包括一个电压生成电路，它生成第四电压，用于闪电存储器上的擦除操作。

3、根据权利要求2的微计算机，还包括：一个控制电路，它产生一控制信号以控制电压选择电路使得：当第二电平探测电路判定供给第三供电端子的第二电压高于特定电平时，对闪电存储器提供第二电压。

4、根据权利要求3的微计算机，还包括：一个控制寄存器，该寄存器包括一个表示来自第一电平探测电路和第二电平探测电路的探测信号状态的位，以及一个标定位，标定供给第三供电端子的第二电压，或是标定电压选择电路应选择电路的增压电压，并供给该闪电存储器。

5、一个闪电存储器，包括：

一个第一供电端子，用于接收电路参考电压;

一个第二供电端子，用于接收具有关于电路参考电压的第一电势差的第一电压;

一个第三供电端子，用于接收具有关于电路参考电压的第二电势差的第二电压，该第二电势差大于第一电势差;

一组多个存储单元，其中该存储单元的每一个包括在一个半导体衬底中的一个源区和一个漏区，在该源区和漏区之上的由置入的第一氧化膜形成的浮栅，以及在该浮栅之上的由置入的第一氧化膜形成的控制栅;以及

一个供电电路，其包括：一个第一电平探测电路，以判定供给第二供电端子的第一电压是否高于特定电平;一个第二电平探测电路，判定供给第三供电端子的第二电压是否高于特定电平;一个增压电路，给第二供电端子供电的第一电压增压;以及一个电压选择电路，以选择或是给第三供电端子供电的第二电压，或是通过增压电路从第一电压增加的电压，并将已选择的电压提供给闪电存储器。

6、根据权利要求5的闪电存储器，其中该供电电路包括一个电压产生电路，其产生第四电压，用于该闪电存储器上的擦除操作。

7、根据权利要求6的闪电存储器，还包括：一个控制电路，产生一控制信号以控制电压选择电路，采用以下方式：当第二电平探测电路判定供给第三供电端子的第二电压高于特定电平时，对闪电存储器提供第二电压。