CN1134800C - 电子元件 - Google Patents

电子元件 Download PDF

Info

Publication number
CN1134800C
CN1134800C CNB98803431XA CN98803431A CN1134800C CN 1134800 C CN1134800 C CN 1134800C CN B98803431X A CNB98803431X A CN B98803431XA CN 98803431 A CN98803431 A CN 98803431A CN 1134800 C CN1134800 C CN 1134800C
Authority
CN
China
Prior art keywords
mentioned
conductive membrane
electronic component
film
thin dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB98803431XA
Other languages
English (en)
Other versions
CN1250543A (zh
Inventor
胡安卡洛斯・科雷亚卡恩
本田和义
越后纪康
小田桐优
砂流伸树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1250543A publication Critical patent/CN1250543A/zh
Application granted granted Critical
Publication of CN1134800C publication Critical patent/CN1134800C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

在具有电介质薄膜(4)、在其上层叠的正规电极(1a、1b)、在电介质薄膜(4)上经由绝缘性区域(20)层叠的虚设电极(2a、2b)以及在两侧面上设置的辅助电极(3)的电子元件中,为了改善等效串联电阻等的特性,将绝缘性区域(20)的宽度定为电介质薄膜(4)的厚度的500倍以上。利用上述结构,可得到改善了因虚设电极引起的频率特性变坏的电子元件,可使用于电容器等。

Description

电子元件
技术领域
本发明涉及电子元件。更详细地说,涉及交替地层叠导电性薄膜和电介质薄膜而构成的以电容器等为代表的电子元件。
背景技术
在现代社会中,薄膜起作用的范围是非常广的,在包装纸、磁带、电容器、半导体等日常生活的各个部分中,都利用了薄膜。如果没有这些薄膜,那就谈不上近年来的高性能化及小型化那种技术的基本趋势。同时,关于以满足工业的需要的形态形成薄膜的方法,也进行了各种开发,例如,在包装纸、磁带、电容器等的用途中,进行了对于高速大量生产方面有利的连续卷绕真空蒸镀。
此时,通过与所形成的薄膜的目的相一致地选择蒸发材料和基板材料,同时,根据需要,在真空槽内导入反应气体及在在基板上设置电位的状态下来形成薄膜,可形成具有所希望的特性的薄膜。
例如,在磁记录媒体的制造中,通过使用包含Co、Ni、Fe等磁性元素的蒸发材料、一边在真空槽中导入氧气、一边进行反应蒸镀,可得到长条的磁记录媒体。
此外,在半导体中,主要利用溅射法来形成薄膜。溅射法对于使用了陶瓷系列的材料的薄膜形成也是特别有效的,陶瓷薄膜在膜厚为几μm以上的情况下大多由涂敷烧结法来形成,在膜厚为1μm以下的情况下大多由溅射法来形成。
另一方面,在使用了树脂材料的薄膜的形成中,一般使用涂敷的方法,在工业上使用换向涂敷(reverse coating)、模子涂敷(diecoating),使以溶剂稀释的材料在涂敷工序后干燥硬化。此外,虽然用这些方法形成的树脂薄膜的膜厚的下限由所使用的材料来决定,但该下限大多在1μm左右,一般难以得到在其之下的膜厚。由于利用一般的涂敷工序装置在涂敷工序之后的涂敷厚度为几μm以上,故在极薄的树脂膜的形成方面,需要溶剂稀释,而且大多不能得到1μm以下的树脂薄膜。
再者,如果进行溶剂稀释,则除了容易在于燥后的涂膜中产生缺陷之外,从环境保护的观点来看也是不理想的。因此,希望有即使不进行溶剂稀释也能形成树脂薄膜的方法以及能稳定地得到极薄的树脂薄膜的方法。
作为解决该问题的方法,已提出了在真空中形成树脂薄膜的方法(例如,U.S.P.5,032,461)。该方法是在真空中使树脂材料雾化后附着于支撑体上的方法,按照该方法,可形成没有空隙缺陷的树脂薄膜,同时,也不需要溶剂稀释。
通过在陶瓷薄膜或树脂薄膜上再层叠不同种类的薄膜,可得到迄今为止不能得到的各种复合薄膜,其工业方面的应用领域的分支非常多。其中片状的电子元件是非常有希望的,可利用薄膜层叠方法将电容器、线圈、电阻、电容性电池或这些元件的复合元件等形成为极为小型且高性能的元件,已经开始了这些元件的商品化及市场的扩大。
在使用了薄膜的电子元件中,除了基本性能之外,电极的引出是重要的。特别是,如果象层叠了陶瓷薄膜或树脂薄膜和金属薄膜的片状元件那样,导电体部是薄膜,则为了能得到可耐受安装的电极强度,有时在薄膜的端部设置焊锡粘附用的辅助电极。
此时,为了得到辅助电极与金属薄膜之间的粘接力,形成与辅助电极相接的虚设电极是有效的。如果以层叠由陶瓷薄膜或树脂薄膜构成的电介质薄膜和导电性薄膜的情况为例,则如图6中示出的示意概略图那样,在第一导电性薄膜1a上形成电介质薄膜4、再在电介质薄膜4上形成第二导电性薄膜1b时,最好预先将在与第一导电性薄膜1a大致相同的平面上经由绝缘性区域20与第二导电性薄膜1b电位大致相同的第三导电性薄膜2a作为虚设电极来形成,并且,将在与第二导电性薄膜1b大致相同的平面上经由绝缘性区域20与第一导电性薄膜1a电位大致相同的第四导电性薄膜2b作为虚设电极来形成。
其后,如果在薄膜的端部形成辅助电极3,则除了作为原来的正规电极的第一、第二导电性薄膜1a、1b之外,辅助电极3也附着于作为虚设电极的第三、第四导电性薄膜2a、2b上,提高了辅助电极3的粘接强度。从片状元件的小型化方面来看,当然希望虚设电极部分2a、2b较小。
但是,如上所述,在使用了虚设电极的情况下,虽然粘接强度提高了,但有产生特性方面的问题的情况。
即,已判明了,由于虚设电极作为电极起作用,故产生电子元件的特性的下降,成为实现高性能化的障碍。例如,在形成了图6中示出的剖面结构那样的具有虚设电极的电容器的情况下,阻抗的频率特性中的陷落点(dip point)的锐度有时有一些变钝,此时,在陷落点处的阻抗增加了10~15%。
在使用电容器去除噪声或构成滤波器等时,在陷落点处的阻抗是重要的,因而,要求兼顾辅助电极的粘接强度和高性能。此外,在形成具有虚设电极的片状线圈时也产生同样的问题。
发明的公开
本发明的目的在于,在具有虚设电极的电子元件中,提供一种在阻抗的频率特性中的陷落点(dip point)处的等效串联电阻小的电子元件。
为了达到上述目的,本发明的电子元件是至少在第一导电性薄膜上形成电介质薄膜、再在上述电介质薄膜上形成第二导电性薄膜而构成的电子元件,其特征在于:在与上述第一导电性薄膜大致相同的平面上经由绝缘性区域形成了与上述第二导电性薄膜电位大致相同的第三导电性薄膜,并且在与上述第二导电性薄膜大致相同的平面上经由绝缘性区域形成了与上述第一导电性薄膜电位大致相同的第四导电性薄膜,再者,上述第一导电性薄膜与上述第三导电性薄膜的间隔和上述第二导电性薄膜与上述第四导电性薄膜的间隔都为上述电介质薄膜的厚度的500倍以上。本发明通过作成上述的结构,可得到等效串联电阻小的层叠薄膜,再有,可实现高性能电容器等的高性能电子元件。
在上述结构中,可由树脂薄膜来构成上述电介质薄膜。树脂薄膜在绝缘性和介电特性方面是良好的。此外,通过在对树脂材料进行了气化或雾化后使其附着于支撑体上,可容易地形成极薄的树脂薄膜。因而,例如在电子元件是电容器的情况下,可得到小型且大容量的电容器。
在上述结构中,上述树脂薄膜至少包含丙烯酸酯作为主要成分是较为理想的。这是因为,这样的树脂材料在绝缘性和介电特性等的电特性方面是良好的,此外,可比较容易地形成没有空隙缺陷的薄膜。
在上述结构中,上述导电性薄膜由金属薄膜构成是较为理想的。这是因为,金属薄膜在导电性方面是良好的,在薄膜的形成方面也是容易的。
在上述结构中,上述导电性薄膜和上述电介质薄膜分别至少具有2层以上的交替重复的层叠结构是较为理想的。这是因为,通过层叠多个层,可提高作为电子元件的集成度,可作成小型且高性能的电子元件。例如,在作为电子元件得到电容器的情况下,通过层叠多个层,可增大作为电容器的容量。而且,按照本发明,即使作成小型形状,也可减小在陷落点处的等效串联电阻。于是,可得到小型大容量且在频率特性方面也良好的电容器。
在上述结构中,由辅助电极来连接上述第一导电性薄膜与上述第四导电性薄膜、上述第二导电性薄膜与上述第三导电性薄膜的每一个是较为理想的。与电介质薄膜相比,导电性薄膜对辅助电极的附着强度的贡献大。因而与导电性薄膜的粘接部分越多,辅助电极的附着强度越提高。通过将分别与第一导电性薄膜和第二导电性薄膜电位相同的第四导电性薄膜和第三导电性薄膜作为虚设电极来设置,并将其与辅助电极连接起来,可进一步提高辅助电极的附着强度。而且,按照本发明,可将对于与辅助电极连接的这样的虚设电极的电特性的不良影响抑制到最小限度。
在上述结构中,上述导电性薄膜和上述电介质薄膜的层叠体的一部分或全部用作电容器是较为理想的。本发明的电子元件虽然具有虚设电极,但频率特性良好。而且,如果减薄电介质薄膜并进行多层层叠,则可得到小型且大容量的电容器。即,如果使本发明的层叠体作为电容器来使用,则可显著地显现出本发明的效果,可使电容器的特性飞跃地提高。
在上述结构中,如果上述绝缘性区域的膜面方向的间隔为上述电介质薄膜的厚度的17500倍以下,则对于正规电极(第一导电性薄膜和第二导电性薄膜)来说,虚设电极(第三导电性薄膜和第四导电性薄膜)的存在不能忽略,在这样的情况下,由本发明产生的效果更为显著。在此,所谓绝缘性区域的膜面方向的间隔,如果以图6为例来说明,则指的是位于第一导电性薄膜1a与第三导电性薄膜2a之间的绝缘性区域和位于第二导电性薄膜1b与第四导电性薄膜2b之间的绝缘性区域的、从膜面方向(层叠方向)观察时(即,在图6中,从纸面上方观察时)的间隔。
附图的简单说明
图1是示出本发明的一个实施例中的电子元件的剖面结构的示意性概略图。
图2是示出实施例1的电容器的绝缘性区域宽度与等效串联电阻的关系的一例的图。
图3是示出实施例2的电容器的绝缘性区域宽度与等效串联电阻的关系的一例的图。
图4是示出实施例3的电容器的绝缘性区域宽度与等效串联电阻的关系的一例的图。
图5是示出本发明的电子元件的制造装置的一例的内部结构的概略的图。
图6是示出层叠结构的电子元件的一例的剖面结构的示意性概略图。
用于实施发明的最佳形态
以下,使用附图说明本发明的实施例。
在以下的实施例中,用图5中示出概略的装置形成了由导电性薄膜(金属薄膜)和电介质薄膜的多层层叠形成的电子元件。
在图5中,在层叠膜支撑罐状体7的周围配置了金属薄膜形成源8、电介质薄膜形成源9、硬化装置10和金属薄膜构图装置11。罐状体7在旋转方向12的方向上以一定速度旋转。于是,在罐状体7的外周面上可形成层叠数与罐状体7的旋转数对应的交替地层叠了金属薄膜和电介质薄膜的薄膜层叠体。将上述部件置于真空槽5中,利用由真空泵等构成的排气系统6将其内部维持于真空或低压。
作为金属薄膜形成源8,根据所形成的金属薄膜的情况,可使用电阻加热蒸发源、感应加热蒸发源、电子束蒸发源、溅射蒸发源、簇蒸发源及其它在薄膜形成中使用的装置或其组合。被形成的金属薄膜成为本发明的导电性薄膜。
此外。在电介质薄膜形成源9中,可使用与所形成的电介质薄膜对应的装置,该电介质薄膜是用下述方法形成的:由树脂系列材料的加热引起的加热气化、或由超声波或喷雾器引起的气化或雾化、陶瓷系列材料的溅射、或氧化物的溅射、蒸镀等。
硬化装置10使由电介质薄膜形成源9形成的电介质薄膜硬化为预定的硬度。在形成树脂薄膜作为电介质的情况下,作为硬化装置10可使用紫外线硬化装置、电子束硬化装置、热硬化装置或其组合。
在由金属薄膜构图装置11进行的金属薄膜的构图中,可使用带或油。即,如果在沿着窄带的状态下形成金属薄膜,则由于在带的部分上形成的金属薄膜与带一起被除去,故可进行金属薄膜的构图。或者,如果在金属薄膜的形成前预先将油涂敷成薄的图形,则由于在油图形上不形成金属薄膜,故可进行金属薄膜的构图。这样,就形成了本发明的绝缘性区域。再者,通过在罐状体7的每次旋转中改变构图的位置,可在不同的位置上形成绝缘性区域。
在交替地层叠以这种方式构图的金属薄膜和电介质薄膜并在罐状体7的外周面上得到薄膜层叠体之后,如果将其切断并根据需要利用熔射等方法形成辅助电极,则可制成电子元件。
此外,图5示出形成金属薄膜和电介质薄膜的多层层叠体时的一种方法。除了图5的方法之外,即使将多片在膜上形成了金属薄膜和电介质薄膜的层叠体重叠起来,也可形成多层层叠体。即,不由图5的方法来限制本发明的范围。
实施例1
在形成铝的蒸镀薄膜作为导电性薄膜、形成因加热器加热气化而得到的丙烯酸酯树脂薄膜作为电介质薄膜时,将紫外线硬化与油构图组合起来得到了电容器。在图1中示出所得到的电容器的剖面结构的示意性概略图。
如图1中所示,在第一导电性薄膜1a上形成电介质薄膜4、在电介质薄膜4上形成第二导电性薄膜1b,再在其上形成电介质薄膜4。此外,在与第一导电性薄膜1a大致相同的平面上经由绝缘性区域20作为虚设电极来形成与第二导电性薄膜1b电位大致相同的第三导电性薄膜2a,并且在与第二导电性薄膜1b大致相同的平面上经由绝缘性区域20作为虚设电极来形成与第一导电性薄膜1a电位大致相同的第四导电性薄膜2b。而且,将以上的层叠体作为一个层叠单位,将多个层叠单位层叠起来而构成。再者,在这样的导电性薄膜和电介质薄膜的层叠体的两端部形成了辅助电极3。
将铝薄膜的厚度定为50nm,将电介质薄膜(树脂薄膜)的厚度d定为1μm。使用在1.9壬二酰丙烯酸酯中掺入5%(重量)的光聚合开始剂的材料作为树脂材料。对于铝、树脂,都将重复层叠数定为约1000层,通过改变油的量,使以构图方式形成的绝缘性区域20的宽度a、b在0.1~1.0mm的范围内变化。绝缘性区域的膜面方向的间隔c是2.5mm。测定所制造的电容器的等效串联电阻的频率特性,在图2中示出研究了在陷落点处的值的结果。
从图2可知,与绝缘性区域的宽度小的情况相比,绝缘性区域的宽度在0.5mm以上时,陷落点处的电阻值变小。
实施例2
在形成铝的蒸镀薄膜作为导电性薄膜、形成因加热器加热气化而得到的丙烯酸酯树脂薄膜作为电介质薄膜时,将紫外线硬化与油构图组合起来,得到图1中示出的电容器。
将铝薄膜的厚度定为40nm,将电介质薄膜(树脂薄膜)的厚度d定为0.3μm。使用在二甲基降三环癸二烷(dimethynortricyclodecanedi)丙烯酸酯中掺入1%(重量)的光聚合开始剂的材料作为树脂材料。对于铝、树脂,都将重复层叠数定为约4000层,通过改变油的量,使以构图方式形成的绝缘性区域20的宽度a、b在0.05~0.5mm的范围内变化。绝缘性区域的膜面方向的间隔c是1.4mm。测定所制造的电容器的等效串联电阻的频率特性,在图3中示出研究了在陷落点处的值的结果。
从图3可知,与绝缘性区域的宽度小的情况相比,绝缘性区域的宽度在0.15mm以上时,陷落点处的电阻值变小。
实施例3
在形成铝的蒸镀薄膜作为导电性薄膜、形成因加热器加热气化而得到的丙烯酸酯树脂薄膜作为电介质薄膜时,将电子束硬化与油构图组合起来,得到图1中示出的剖面结构的电容器。
将铝薄膜的厚度定为30nm,将电介质薄膜(树脂薄膜)的厚度d定为0.3μm。使用1.9壬二酰丙烯酸酯和使用在二甲基降三环癸二烷(dimethynortricyclodecanedi)丙烯酸酯的1∶1混合液作为树脂材料。对于铝、树脂,都将重复层叠数定为约10000层,通过改变油的量,使以构图方式形成的绝缘性区域20的宽度a、b在0.03~0.3mm的范围内变化。绝缘性区域的膜面方向的间隔c是1.4mm。测定所制造的电容器的等效串联电阻的频率特性,在图3中示出研究了在陷落点处的值的结果。
从图4可知,与绝缘性区域的宽度小的情况相比,绝缘性区域的宽度在0.04mm以上时,陷落点处的电阻值变小。
再有,在上述图2~图4中,如以下所述那样求出作为纵轴示出的「在陷落点处的等效串联电阻」。对于测定对象的各电容器,测定阻抗的频率特性,得到在该陷落点(dip point)处的阻抗的实数部分,即等效串联电阻。其次,将上述实施例2的绝缘性区域20的宽度a、b分别是0.05mm的电容器的在陷落点处的等效串联电阻定为1,将其它各电容器的在陷落点处的等效串联电阻作为与其的相对值来表示。
在实施例1~实施例3中,在陷落点处的等效串联电阻因绝缘性区域的宽度不同而不同的原因如下所述。
即,如果绝缘性区域的宽度小,则与虚设电极的距离变小,就不能忽略来自虚设电极的电场的影响。因元件的小型化,虚设电极的影响部分在整体中所占的比例越大,该影响越显著。此外,由于电介质薄膜的厚度不同,影响的程度也不同。上述的实验结果显示了,为了消除电场失真的影响以减小在陷落点处的电阻值,确保电介质薄膜的厚度的500倍以上的绝缘性区域宽度是有效的。
此外,在实施例中,叙述了使用丙烯酸酯系列的树脂材料作为电介质的情况,但也可使用环氧系列等其它的树脂材料或树脂材料以外的陶瓷系列、金属氧化物系列的材料,这一点与已经叙述的相同。
例如,作为金属氧化物,在将用氧气氛的电子束蒸镀形成的厚度为50nm~300nm的氧化钛作为电介质的情况下,也能确认本发明的效果。
此外,在实施例中,只叙述了将导电性薄膜(金属薄膜层)设为铝的情况,但或是使用铜、银、镍、锌等其它金属或包含这些金属的合金,或是不将导电性薄膜层定为一种,例如通过将Al层和Cu层混在一起来完成特性的互相补充,根据使用条件,也有能谋求高性能化的情况。
在以上的实施例1、2和3中,只叙述了使用罐状体作为支撑体的情况,但本发明不限于这些支撑体,也可使用圆柱形以外的平板状或曲面状的支撑体,除此之外,也可利用本发明在金属、绝缘体、玻璃、半导体上形成电子元件。
此外,在实施例中,作为电子元件,以电容器为例进行了说明,但即使在片状线圈、噪声滤波器等形成虚设电极的其它电子元件中,也可容易地类推出,利用本发明中叙述的绝缘性区域的宽度与电介质薄膜的厚度的关系可忽略电场失真的影响、可谋求高性能化,可将本发明广泛地应用于全部电子元件。
以上已说明的实施例的意图始终是为了将本发明的技术内容说清楚,本发明不是只限定于这样的具体例来进行解释,在本发明的精神和权利要求的范围中记载的范围内,可进行各种变更来实施,应将本发明作广义的解释。
产业上利用的可能性
如上所述,由于本发明的电子元件在具有虚设电极的电子元件中,可减小在阻抗的频率特性中的陷落点(dip point)处的等效串联电阻,故可作为在频率特性方面良好的高性能电子元件在广泛的范围内来利用。例如,如果应用于电容器,则由于即使将电介质薄膜小型化也不丧失上述效果,故可得到小型且大容量的电容器。特别是,由于因虚设电极的存在的缘故辅助电极的粘接强度较高,故如果应用于片状电容器,则显著地显现本发明的效果。此外,即使在形成了虚设电极的片状线圈、噪声滤波器等的电子元件中,由于可忽略来自虚设电极的电场失真的影响,故可谋求这些元件的高性能化。因而,可将本发明广泛地应用于全部电子元件。

Claims (8)

1.一种电子元件,该电子元件中至少在第一导电性薄膜上形成电介质薄膜、再在上述电介质薄膜上形成第二导电性薄膜而构成,其特征在于:
在与上述第一导电性薄膜大致相同的平面上经由绝缘性区域形成了与上述第二导电性薄膜电位大致相同的第三导电性薄膜,并且在与上述第二导电性薄膜大致相同的平面上经由绝缘性区域形成了与上述第一导电性薄膜电位大致相同的第四导电性薄膜,再者,上述第一导电性薄膜与上述第三导电性薄膜的间隔和上述第二导电性薄膜与上述第四导电性薄膜的间隔都为上述电介质薄膜的厚度的500倍以上。
2.如权利要求1中所述的电子元件,其特征在于:
上述电介质薄膜由树脂薄膜构成。
3.如权利要求2中所述的电子元件,其特征在于:
上述树脂薄膜至少包含丙烯酸酯作为主要成分。
4.如权利要求1中所述的电子元件,其特征在于:
上述导电性薄膜由金属薄膜构成。
5.如权利要求1中所述的电子元件,其特征在于:
上述导电性薄膜和上述电介质薄膜分别至少具有2层以上的交替重复的层叠结构,所述的交替重叠是指上述导电性薄膜和上述电介质薄膜之间的交替重叠。
6.如权利要求1中所述的电子元件,其特征在于:
上述第一导电性薄膜与上述第四导电性薄膜由一边的辅助电极来连接,上述第二导电性薄膜与上述第三导电性薄膜由另一边的辅助电极来连接。
7.如权利要求1中所述的电子元件,其特征在于:
上述导电性薄膜和上述电介质薄膜的层叠体的一部分或全部用作电容器。
8.如权利要求1中所述的电子元件,其特征在于:
上述绝缘性区域的膜面方向的间隔为上述电介质薄膜的厚度的17500倍以下。
CNB98803431XA 1997-03-17 1998-03-12 电子元件 Expired - Fee Related CN1134800C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62652/1997 1997-03-17
JP6265297 1997-03-17
JP62652/97 1997-03-17

Publications (2)

Publication Number Publication Date
CN1250543A CN1250543A (zh) 2000-04-12
CN1134800C true CN1134800C (zh) 2004-01-14

Family

ID=13206481

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB98803431XA Expired - Fee Related CN1134800C (zh) 1997-03-17 1998-03-12 电子元件

Country Status (6)

Country Link
US (1) US6195249B1 (zh)
EP (1) EP0971381B1 (zh)
KR (1) KR100344649B1 (zh)
CN (1) CN1134800C (zh)
DE (1) DE69830987T2 (zh)
WO (1) WO1998041999A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814408B2 (ja) * 1998-10-20 2011-11-16 パナソニック株式会社 フィルムコンデンサの製造方法及びその製造装置
JP3498211B2 (ja) * 1999-12-10 2004-02-16 株式会社村田製作所 積層型半導体セラミック電子部品
US7914755B2 (en) * 2001-04-12 2011-03-29 Eestor, Inc. Method of preparing ceramic powders using chelate precursors
US7595109B2 (en) * 2001-04-12 2009-09-29 Eestor, Inc. Electrical-energy-storage unit (EESU) utilizing ceramic and integrated-circuit technologies for replacement of electrochemical batteries
US7729811B1 (en) 2001-04-12 2010-06-01 Eestor, Inc. Systems and methods for utility grid power averaging, long term uninterruptible power supply, power line isolation from noise and transients and intelligent power transfer on demand
US6477034B1 (en) * 2001-10-03 2002-11-05 Intel Corporation Interposer substrate with low inductance capacitive paths
JP3788329B2 (ja) * 2001-11-29 2006-06-21 株式会社村田製作所 コンデンサアレイ
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
US7081650B2 (en) * 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
JP4516304B2 (ja) * 2003-11-20 2010-08-04 株式会社アルバック 巻取式真空蒸着方法及び巻取式真空蒸着装置
JP2005285801A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 積層型電子部品の製法
US7050291B2 (en) * 2004-03-31 2006-05-23 Intel Corporation Integrated ultracapacitor as energy source
US20110170232A1 (en) * 2004-08-13 2011-07-14 Eestor, Inc. Electrical energy storage unit and methods for forming same
US7466536B1 (en) * 2004-08-13 2008-12-16 Eestor, Inc. Utilization of poly(ethylene terephthalate) plastic and composition-modified barium titanate powders in a matrix that allows polarization and the use of integrated-circuit technologies for the production of lightweight ultrahigh electrical energy storage units (EESU)
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
TWI399765B (zh) * 2005-01-31 2013-06-21 Tdk Corp 積層電子零件
JP2006253371A (ja) * 2005-03-10 2006-09-21 Tdk Corp 多端子型積層コンデンサ及びその製造方法
US7648687B1 (en) 2006-06-15 2010-01-19 Eestor, Inc. Method of purifying barium nitrate aqueous solution
US8853116B2 (en) * 2006-08-02 2014-10-07 Eestor, Inc. Method of preparing ceramic powders
US7993611B2 (en) * 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
US8145362B2 (en) * 2006-08-04 2012-03-27 Eestor, Inc. Utility grid power averaging and conditioning
GB0714065D0 (en) * 2007-07-20 2007-08-29 X Fab Uk Ltd A capacitor, and a method of manufacturing a capacitor
US20100285316A1 (en) * 2009-02-27 2010-11-11 Eestor, Inc. Method of Preparing Ceramic Powders
CN102333724A (zh) * 2009-02-27 2012-01-25 埃斯托股份有限公司 用于氧化物粉末的湿化学共沉淀的反应管以及水热处理
KR20130139743A (ko) * 2010-01-20 2013-12-23 에스톨, 인코포레이티드 바륨 이온 소스의 정제
CN105489576A (zh) * 2010-11-18 2016-04-13 斯兰纳私人集团有限公司 具有电容性隔离的单片集成电路
KR101548771B1 (ko) * 2011-06-23 2015-09-01 삼성전기주식회사 칩 타입 적층 커패시터
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR20140125111A (ko) * 2013-04-18 2014-10-28 삼성전기주식회사 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
JP2019050279A (ja) * 2017-09-08 2019-03-28 Tdk株式会社 積層コンデンサ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3235772A1 (de) * 1981-09-30 1983-06-23 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Mehrschichtkondensator
US5032461A (en) 1983-12-19 1991-07-16 Spectrum Control, Inc. Method of making a multi-layered article
JPS61183913A (ja) * 1985-02-08 1986-08-16 株式会社村田製作所 積層コンデンサ
JPH0793236B2 (ja) * 1988-11-16 1995-10-09 松下電器産業株式会社 フイルムコンデンサおよびその製造方法

Also Published As

Publication number Publication date
EP0971381A4 (en) 2004-06-16
WO1998041999A1 (fr) 1998-09-24
KR20000076390A (ko) 2000-12-26
KR100344649B1 (ko) 2002-07-25
CN1250543A (zh) 2000-04-12
EP0971381B1 (en) 2005-07-27
EP0971381A1 (en) 2000-01-12
DE69830987T2 (de) 2006-04-13
DE69830987D1 (de) 2005-09-01
US6195249B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
CN1134800C (zh) 电子元件
US10910161B2 (en) Capacitor component
KR100975757B1 (ko) 적층형 전자부품 및 그 제조방법
CN1212630C (zh) 层叠陶瓷电容器
US11094460B2 (en) Capacitor component
US10726997B2 (en) Multilayer capacitor and method for manufacturing the same
CN113380544B (zh) 多层陶瓷电容器
CN107231747A (zh) 电容、埋电容电路板及其制造方法
KR100312834B1 (ko) 전자부품의제조방법및박막의제조장치
KR20090032766A (ko) 적층형 세라믹 캐패시터 제조방법
KR20190058239A (ko) 적층 세라믹 커패시터 및 그 제조방법
CN1211316C (zh) 陶瓷介质材料及其制备方法和用于生产陶瓷电容器的方法
JP2023007310A (ja) キャパシタ部品及びキャパシタ部品の製造方法
CN108695066B (zh) 多层陶瓷电容器及制造其的方法
JP4101241B2 (ja) スパッタリングにより形成された端面電極層を含むコンデンサおよびその製造方法
CN1572897A (zh) 薄膜的制造方法及制造装置、薄膜层叠体和电子元件
JP3992317B2 (ja) 電子部品の製造方法及び薄膜の製造装置
JPS6145851B2 (zh)
KR20010030501A (ko) 도전성 페이스트, 적층 세라믹 커패시터 및 이것의 제조방법
US20230154678A1 (en) Multilayer ceramic capacitor
JPS6163009A (ja) コンデンサ
JP2000260655A (ja) 積層セラミックコンデンサ及びその製造方法
JPH0729771A (ja) 積層セラミック電子部品の製造方法
CN1691225A (zh) 高频介质电容器及其制备方法
EP1788595B1 (en) Solid capacitor and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040114

Termination date: 20150312

EXPY Termination of patent right or utility model