CN1179265C - 带有针对动态随机存储器件的电源管理模式和计算机系统 - Google Patents

Abstract

一计算机系统在存储器子系统中采用DRAM设备(设备1-12)，这些DRAM设备被指派给相应于不同功耗的池，且最近访问的(MRA)被指派给活动池(20)并置于一堆垛结构的顶部。当活动池是满的且处理器访问另一个非当时指定给活动池(20)的设备时，在活动池中的一LRA设备从活动池移到备用池(21)。在下述两条件之一时，备用池(21)中的一LRA设备移入睡眠池(22)：超时出现，或备用池和活动池(20和21)是满的且处理器访问另一个非当且处理器访问另一个非当时指定给活动池或备用池(20和21)的设备时。

Description

带有针对动态随机存储器件的电源管理 模式的计算机系统

发明领域

本发明通常涉及计算机系统，更明确地说，是在这样系统中使用电源管理的方法和设备。

发明背景

对于更新更高品质的可提供大容量数据高速处理的计算机系统来说，无疑是需要更强大的工作电源。在膝上电脑、笔记本电脑及其它便携式电脑中，这种较大功率需求很容易使可用电源变得紧张。因此，计算机工业的从业者针对计算机系统的高效电源资源的管理研发了多种机制。

在使用中央处理器(CPU)的功率管理取得很多优点的时候，只有很少几个系统设计致力于在计算机的内存子系统水平上控制功率的问题。而且，新型的动态随机存储器(DRAM)比传统的DRAM装置(诸如FPM，EDO，SDRAM)具有明显高的功率要求。鉴于以上原因，在计算机芯片设计中必须包括一些用于新的DRAM的电源状态管理机制。

发明概要

本发明为在内存子系统水平上使用DRAM的计算机系统提供了一个新颖的电源管理模式。在本发明中，根据DRAM的使用频率，将其置于适当的电源消耗状态。这样，最近存取的内存装置将被设置在充分的活动状态，反之在某一时刻未被访问的存取装置，将保持在睡眠状态。具体讲，还包括一个中间备用状态。

根据本发明的一个特定的实现，计算机系统包括一个处理器，该处理器对存贮在DRAM装置中的可选择存取数据或其它信息进行操作。该计算机包括一个栈结构，并且将各个装置按照不同的电源消耗状态指定到特定的池中。最近存取(MRA)装置被指定到活动池中，并且MRA也被置于栈的顶端位置(TOS)。活动池有一个预置尺寸，并带有一个代表活动池中最早存取装置(LRA)的确定的栈位置。当活动池已经满了而且处理器存取另一个尚未被指派到活动池中的装置时，LRA装置从活动池中移出并置于备用池中。备用池中也有一个由指针标识的LRA。当超时状态发生时，由指针标识的LRA装置从备用池中移出并被置于睡眠池中。

在具体实例中，超时条件包括处理器的许多时钟周期。另外，当备用和活动池都已经满了时，并且处理器访问另一现在既未被指派到活动池又未指派到备用池的装置时，LRA可以从备用池移到睡眠池中。

图示摘要

上述发明通过图示方法而不是限制的方法来说明，图示如下：

图1表示用于本发明的具体实例的多种电源管理状态。

图2A-2H举例说明用于本发明的具体实例中栈结构和移位操作说明。

图3表示在本发明的一个具体例子中，一般的池结构的详细电路示意图。

图4表示依照本发明，实现LRA装置选择过程的电路图示。

具体描述

下述特殊细节的阐明是为了更彻底地理解本发明。然而，没有这些细节，本发明也可以实施。另一方面，众所周知的元件没有一一呈现或详细描述，是为了避免对本发明不必要的混淆。因此，这些规格说明和图示只是一个说明，而不是限制。

图1是一个状态电路图，它代表根据本发明构造的计算机内存子系统中适用于DRAM装置的不同的电源状态。依据DRAM何时被计算机系统的内存请求器(例如CPU)访问，DRAM被安排在这些不同状态或池中。(在文中，池pool和状态state可以互换)在图1中，有三个设备池：一个活动池20，一个备用池21，和一个睡眠池22。

当计算机系统第一次被开动或重新启动，没有一个DRAM装置在活动池中。相反地，所有DRAM装置在CPU(或多处理器系统中处理器)访问(读取)它们前都处于默认状态。(或为缺省状态)。默认状态可以是备用状态21也可以是睡眠状态22。在本实例中，默认状态是睡眠状态22。也就是说，所有DRAM装置在计算机系统的处理器访问它们前全处于睡眠状态。

当处理器读取一个装置时，它将从睡眠池22中被取出，放置于活动池20中。这一过程由图1中的线25表示。在当前的一个实现中，睡眠池表示电源关闭操作模式，在这一模式中，只有DRAM装置中内部铃声振动器继续运行。这个铃声振动器在核心内存单元自动恢复期间提供记时基数。

在备用池21中的DRAM装置处于中间功率缩减状态。在此备用状态，DRAM装置的某一管脚被关掉，但它仍对系统时钟信号电路提供电源，并且装置内部时钟发生器一直保持运行。DRAM装置的输入/输出(I/O)部分也消耗电源。活动池20代表DRAM装置的正常或满电源状态，在这其中所有电路功能完全运行。

如图1所示，当请求器访问一个DRAM装置时，它可以位于备用池21或睡眠池22中。如图1箭头23所示，当备用池21中的一个装置被访问时，那个装置将被转入活动池20中。与此相同的过程将被详细描述，一个装置在备用池21内保持一段特定的时间(即未被访问)，最终会返回睡眠池22。这个过程由箭头24表示。

根据本发明，被带出睡眠池22和放置进活动池20的DRAM装置，依据它们到达各池的次序压栈和移动。图2A是4个装置被访问的例子。4个DRAM装置按照装置1，装置2，装置3，装置4的次序来存取访问。

在一个实例中，活动池20和备用池21都有预置尺寸。在图2A的例子中，活动池的尺寸置为4。这个尺寸值可用多种方法编程进计算机系统中。例如，一个CPU的寄存器可用于设置活动池20的最大尺寸。或者，可在计算机的基本输入/输出系统(BIOS)中一个不变的内存位置写入一个值来设置活动池尺寸。同样地，另一个寄存器或内存位置可用于备用池21的尺寸设置。

在一种程序模式中，两个寄存器域被利用：一个表示活动池的尺寸，而另一个表示所有池容量。在这个模式中，备用池尺寸等于所有池容量减去活动池尺寸。在图2A-2H的例中，所有池容量是8而活动池尺寸是4。相减后，备用池尺寸也等于4个装置。应该注意到，在这里描述的实例中没有设置和追踪睡眠池22的尺寸。当然，既不在活动池20又不在备用池21中的装置则一定作为默认(缺省)位于睡眠池22中。

再看图2A例子，最近被读取(MRA)装置是装置4。计算机系统中最早(先，远)被存取(LRA)DRAM装置是装置1。如果处理器向装置4发出另一个存取信号，则图2A中显示的栈不变。但是，如果另一个存取信号发生在装置2，则装置2将被移到栈的顶端并且代表活动池的MRA。在这种情况下，装置4和装置3将在栈中下移一个位置，而装置1保持活动池的LRA装置。

应当明了，活动池20中LRA装置是由活动池尺寸简单地确定的。另一方面，MRA装置总是在栈的顶端位置。栈的底部总是LRA装置。并且，这也取决于活动池尺寸。在图2A例中，活动池大小是4，所以4号位总是LRA位置。这意味着，直到活动池满了，才有装置被指定为活动池的LRA装置。必须紧记，活动池尺寸是可编程的，这表明并不需要指针。例如，如果活动池尺寸设置为2，则栈结构的第二个槽或位置代表LRA装置。

技术从业者所尝识的是活动池和备用池的大小根据系统的条件来决定。例如，不同的系统可以根据需要配置大一些或小一些的活动池尺寸。各种电力或热力需求能确定活动池的大小或所有池的容量。例如，一些系统有较好的热量发散能力，因此允许更多的DRAM装置保持在活动状态。这样的系统比相对小的热发散能力的其它系统可拥有更大的活动池尺寸。所以各种不同池的尺寸根本上取决于不同系统配置的热力和电力的封套。

现有关注图2B，在图2A所示的栈结构下加入对DRAM装置5的访问(存取，读取)。根据操作栈和移位原则，装置5被置于栈顶部位置。因此，它是活动池中MRA装置。由于装置5被放入活动池20，每一个原有装置在线中都下移一个位置。但是，由于活动池已先满了，装置1从活动池20中移出并被置于备用池21中。这是因为装置1是活动池中优先于对装置5新的存取的LRA装置。换句话说，一旦活动池满了，LRA从活动池20中移出并放进备用池21中。DRAM装置的压栈和移位将根据它们到达备用池21的次序进行。除了在备用池21中有一个移到当前的LRA装置的指针外，备用池21同活动池20一样对同样的栈结构进行操作。

图2C所示的是在图2B所示的栈结构下再增加依次对装置6，装置7，装置8的存取。随着这三个附加的读取，装置8是活动池中现在的MRA，装置5是活动池中装置5。装置1、2、3、4已被移到备用池21中。注意图2C中例子，现行LRA指针指向装置1。因此图2C所示是活动池和备用池都被装满了的情况。在这种情况下，如果位于活动池中的DRAM装置例如装置6又被读取，则只要简单地移动活动池的次序即可。

图2D的例子说明了这种情况，装置6占据了MRA位置，装置8和装置7在活动池中下移一个位置。而装置5仍保持在活动池中LRA装置。在这种情况下，备用池次序不受影响。如果一个全新的DRAM装置，例如装置9被读取并被置于活动池中，则装置5将被备用池中。但因为此时备用池是满的，则意味着，在备用池的LRA装置将被移入睡眠池。正如上述例子所述，备用池的栈结被定序为：装置5、装置4、装置3及装置2。

至此提供的例子，指明了活动池和备用池是怎样得到填充(装载)的。如所述，一旦一个装置被读取，它将从睡眠池或备用池中移出并被置于活动池中。当活动池已满并且此读取的装置又不在活动池中，则LRA装置从活动池移进备用池中。

与栈结构相配合的普通的逻辑电路跟踪着活动池和备用池。任何最新被读取的DRAM装置与已经被置于活动池和备用池的装置相比，都有它自己的ID(标识符)。这样做的原因是因为最新读取的装置可能已经存在于活动池和备用池中。如果装置已在活动池中，则只要简单移动活动池中栈次序，而备用池中栈次序不谈。另一种情况是，如果最新读取的装置已在备用池中，它将从备用池中移到活动池中去。而活动池中的LRA装置被移进备用池中。

装置从备用池中移出并被放进睡眠池中两种方式之一。第一，如果活动池和备用池都满了，并且一个全新的装置(未被存放在活动池或备用池中)被读取，则位于备用池LRA位置的装置被驱逐至睡眠池中。

当超时发生时，DRAM装置也能从备用池中移出(驱逐出)并置于睡眠池中。如果所述，备用池LRA位置是根据池中发生事件的类型在栈结构中上下移动。基于放入备用池中的次序，用一个指针来标识备用栈中的当前LRA装置。一旦该指针标识一个装置是备用池中当前的LRA装置，记时器就开始记时。当备用池中静止了一段预先确定的时期后，在备用池中的LRA装置被移送到睡眠池中。当这种情况发生时，指针在栈结构中上移，并重新开始记数。

图2E说明了此操作，它表明在图2D的栈内容下又发生了一个超时事件。在这一方案中，装置1从备用池驱逐进睡眠池。同时，指针上移标识装置2为当前LRA装置。在这个实例中，当每次超时事件发生时，指针都不断地在栈中上移。该指针还是为了DRAM装置从备用池移进睡眠池时产生一个无效值的译码公式的一部分。当装置从活动池移进备用池，该指针才在栈中下移。每次该情况发生时，记时器都重新启动。一旦指达到LRA最大位置(此取决于备用池的大小)它将保持不动，直到超时事件发生。

可以理解的是，当一个备用池中的装置升级到活动池中时，指针保一个不同于最大LRA位置的特殊位置。这个事件重新启动计时器。在此具体例中，超时事件是根据计算机系统的中央处理器的多个时钟周期来认定的。当然，超时条件的时间长度、LRA的最大位置、活动池和备用池的尺寸(大小)等等，都会因系统的不同而不同。

图2F所示，当超时多次重复发生时，DRAM装置从备用池中逐出。图2F表示图2E中栈结构再发生两次超时事件，此时备用池中的装置没有活动发生。因此，图2F的例子说明指针如何在备用池的栈中向上移动，随着备用池中LRA装置标识上移一个位置，每次有一个装置成为无效的且被驱逐到睡眠池。

如上所述具体实施例中，计时器仅被用于DRAM装置从备用池移至睡眠池，而不影响活动池中装置。在其它实例中，记时器可能用于同时影响活动池和备用池中装置的状态。例如，一旦备用池空了，指针可继续上移至活动池的栈，基于发生超时情况，开始从活动池向备用池驱逐装置。一旦进入备用池，指针能进一步以上述方式用于将装置驱逐到睡眠池中。

另一可替换的实例是，记时器上升到活动池，最终根据无效和睡眠直接将装置从活动池压入睡眠池中。

从业者可根据启动成本和相关电路的复杂性选择以上不同情况。技术人员可进一步看到众所周知的寄存器改名技术被应用到本发明中。这个技术允许，标识活动池中装置的寄存器被从新命名为备用池寄存器，而超时技术被用于将装置从备用池移到睡眠池中。

另一种可能是把一个装置直接从活动地移至睡眠池  实质上是把备用池一起移走了。

图2G表示图2F所示情况下，随后有两个新装置9和装置10被以那个次序读取。处理器新的读取后，装置10是活动池中MRA装置，装置8是LRA装置。由于活动池已满，每次新的读取将引起DRAM装置从活动池移进备用池。因此，备用池有如图2G所示的次序，使装置7和装置5在备用池顶端两个位置。

如前所述，当一个新装置进入备用池，记时器从新启动。这意味着，备用池打针仍将标识装置4为LRA装置。直到下列三种情况之一发生以前，备用池中被标识为当前LRA装置的那个装置一直保持为LRA装置：(1)由于无效发生一次超时并且当前LRA装置被移进睡眠池；(2)当备用池已满而新被读取的装置既不在活动池又不在备用池中；(3)备用池中当前LRA装置被读取并上升到活动池中。

图2H最后一个实例显示的是本发明的操作原理。图2H是图2G基础上发生几个新事件后的状态。在图2H中，处理器读取两个新的DRAM装置：装置11和装置12，装置12成为活动池中MRA装置。因为活动池已满装置8和装置6将下移到备用池的栈中。因为增加的存取(读取、访问)超出全部池容量(活动池和备用池的)，装置4将从备用池移进睡眠池。

在装置4移进睡眠池后，备用池在超过两个超时事件时段内保持静止。这两个超时事件使用装置5和装置7无效，被驱逐回睡眠池。例子显示，指针在栈中上升，当前指向装置8作为备用池中LRA装置。

图3是说明本发明通用池结构30的详细电路图。池30包括多路转换器31，它是插槽1到插槽N的存贮装置标识符。每个插槽代表栈结构的一个位置。每一个多路转换器31耦合到一个数据锁存器33上，而锁存器33有一个反回来耦合到当前插槽上的多路转换器31的一个输入处。数据锁存器33的输出还耦合到位于下一插槽上的多路转换器31的一个输入端。有效装入信号被用于在一个接一个插槽的多路转换器31的两个输入端进行选择。一个普通的时钟信号用于每个数据锁存器33的数据锁存。每个耦合到多路转换器31的选择输入的有效装置信号可以由一个普通的状态机产生，该状态机跟踪活动池和备用池，并且对包括在那些池中的装置标识符与最新读取的装置进行比较。

图4是用于本发明的一个具体例子的备用池中LRA装置指针的一个实现的电路原理图。多路转换器35有一个耦合到状态机(没有画出)的选择输入信号36，该状态机用来跟踪活动池和备用池。多路转换器35的各个输入代表锁存在示于图3的池电路30中的各种栈位置和/或插槽中的数据信息。当前LRA装置代表多路转换器35基于选择输入信号36的输出。

Claims (24)

1.一个计算机系统包括：

一个中央处理器CPU；

一个内存子系统，这个子系统包括连到CPU的DRAM装置，该CPU选择性的读取存于DRAM装置中的信息；

逻辑电路，该电路根据CPU对每个装置暂时读取的情况将DRAM装置分派给活动池、备用池或睡眠池，所述活动池、备用池和睡眠池相应于DRAM装置的电流消耗状态；和

存储装置，用于储存一个活动池尺寸以确定活动池中装置的最大数量、以及储存一个备用池尺寸以确定备用池中装置的最大数量；

其中，所述逻辑电路包括一个与活动池和备用池相关的栈结构，在这栈结构中，最近访问的MRA装置被安置在活动池中且处于栈顶部TOS位置，当活动池已满且中央处理器CPU读取另一个既没有分派备用池也没有分派睡眠池的装置时，在活动池中的最早访问的LRA装置将驱逐到备用池中，且在这栈结构中，如果活动池和备用池都已满时，备用池中的一个装置被驱逐并被分派到睡眠池。

2.根据权利要求1的计算机系统还包括：

指向备用池中LRA装置的装置，当活动池和备用池已满且CPU读取位于睡眠池中的另一装置时，备用池中的该LRA装置将被驱逐到睡眠池中。

3.根据权利要求1的计算机系统，其中，逻辑电路还包括：

用于在一段选定的静止时段后把备用池中的LRA装置驱逐到睡眠池中的计时器装置。

4.根据权利要求3的计算机系统，其中，当备用池是空的，且经过一选定静止时间后，所述计时器装置将活动池的LRA装置驱逐到备用池或睡眠池。

5.根据权利要求1的计算机系统，其中，CPU对活动池中一个装置的读取不会影响备用池和/或睡眠池。

6.根据权利要求1的计算机系统，其中，由若干CPU的时钟周期组成选定的静止段。

7.根据权利要求1的计算机系统，其中，所述存储装置由一个或多个CPU的寄存器组成。

8.根据权利要求1的计算机系统，其中，所述存储装置由与一个基本的输入/输出系统BIOS或计算机系统相关的内存单元组成。

9.根据权利要求1的计算机系统，其中，所述存储装置是可编程的。

10.一个计算机系统包括：

一个总线；

一个与总线相连的处理器；

多个耦合到总线上的DRAM装置，所述处理器经过总线读取这些DRAM装置；

一个控制器，它根据所述DRAM装置的电源消耗状态安排每一个DRAM装置到多个池中的一个中去，所述多个池包括，容纳高电源消耗状态装置的活动池和容纳低电源消耗状态装置的睡眠池，所述控制器还有一个栈，最近被读取的MRA装置被安排到所述活动池的栈顶TOS位置，未被读取的装置被安排到睡眠池中。

11.根据权利要求10的计算机系统，其中，多个池还包括一个包含中间电源消耗状态的装置的备用池，当活动池是满的，并且处理器读取另一个未被安排到备用池或睡眠的装置时，活动池的LRA装置将被驱逐到备用池中。

12.根据权利要求11的计算机系统还包括：

一个第一存储单元，它用来存储活动池尺寸以确定活动池的装置的最大数量。

13.根据权利要求12的计算机系统还包括：

一个第二存储单元，它用来存储备用池尺寸以确定备用池装置的最大数量。

14.根据权利要求13的计算机系统还包括：

一个指针，它指向备用池的LRA装置。

15.根据权利要求14的计算机系统还包括：

一个计时器，它在一段选定的静止时段后，把备用池中的LRA装置驱逐到睡眠池中。

16.根据权利要求15的计算机系统，当备用池是空的并且被选定的静止时段已过去，计时器装置将把活动池中的LRA装置驱逐到备用池或睡眠池中。

17.根据权利要求14的计算机系统，其中，当活动池和备用池是满的且处理器读取位于睡眠池的另一装置时，备用池中的LRA装置被驱逐到睡眠池。

18.根据权利要求11的计算机系统，其中，所述处理器对活动池中一个装置的读取不影响备用池或睡眠池。

19.根据权利要求10的计算机系统，其中，根据所述计算机系统的置位条件，所有的DRAM装置被送到睡眠池。

20.一种电源管理方法，它用于包括一个读取存储在DRAM装置中信息的处理器的计算机系统，该方法包括以下步骤：

(a)  安排最近被读取的MRA装置至与一个栈相关的活动池中，该MRA装置将处于栈顶TOS位置，该活动池有一个预先设定的尺寸，并有一个代表活动池中最早被读取的LRA装置的栈单元；

(b)  当活动池已满并且处理器读取一个目前未分派活动池的另一装置时，将LRA装置从活动池驱逐到备用池；

(c)  标识备用池中的LRA装置；和

(d)  在超时条件下把LRA装置从备用池驱逐到睡眠池。

其中，所述活动池、备用池和睡眠池对应于相应的电源消耗状态，活动池对应于高电源消耗状态，睡眠池对应于低电源消耗状态。

21.根据权利要求20的方法，其中，所述备用池还与栈相关联。

22.根据权利要求20的方法，其中，所述超时条件包括处理器的若干时钟周期。

23.根据权利要求20的方法，其中，还包括一个初始化步骤：将预先指定的尺寸编程到寄存器中。

24.根据权利要求20的方法，其中备用池也有一个预先指定的尺寸，还进一步包括如下步骤：

当备用池和活动池已满，并且处理器读取另一个当前未被分派活动池或备用池的装置时，将LRA装置从备用池驱逐到睡眠池中。

Images