CN1188863C - 具有可选择的时钟端接的同步存储器模块与存储器系统 - Google Patents

具有可选择的时钟端接的同步存储器模块与存储器系统 Download PDF

Info

Publication number
CN1188863C
CN1188863C CNB011425717A CN01142571A CN1188863C CN 1188863 C CN1188863 C CN 1188863C CN B011425717 A CNB011425717 A CN B011425717A CN 01142571 A CN01142571 A CN 01142571A CN 1188863 C CN1188863 C CN 1188863C
Authority
CN
China
Prior art keywords
clock
memory
termination
memory member
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011425717A
Other languages
English (en)
Other versions
CN1357889A (zh
Inventor
马克·凯洛格
史蒂文·A·格伦顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1357889A publication Critical patent/CN1357889A/zh
Application granted granted Critical
Publication of CN1188863C publication Critical patent/CN1188863C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明包括在时钟/时钟缓冲器与存储器模块的元件间提供可选择的时钟端接的存储器系统和/或存储器模块。本发明提供正向与反向全兼容的一个存储器解决方法。本发明提供存储器模块本身，为在该组件上使用而设计的FET开关，以及包括启动/禁止引脚以使用这些模块的系统。该发明将允许对存储器模块进行开发以便能在现有(新兴)存储器子系统中运行，并且满足不要求改变现有(新兴)系统的未来存储器子系统对低能耗/低针数的需求，对于184针寄存式DIMM而言，节能将大于等于200mw/DIMM，而且与地址/控制线一样，允许系统串行连接DIMM时钟，借此，来扩大地址/控制窗口并增强系统的读回路定时功能。

Description

具有可选择的时钟端接的同 步存储器模块与存储器系统
技术领域
本发明涉及微电子技术，详细讲，涉及具有可选择的时钟端接的同步存储器模块以及存储器系统。
背景技术
通常，在存储器系统与微电子技术中存在着对性能、能量储备以及元件兼容性的要求。这些问题对于由于移动应用、大功率应用(例如PC，移动系统，打印机，RAID应用)等因而正以快速步伐出现的设计进步(在存储技术与计算技术中的)而言尤为重要。
近年来，对业经改进的存储器系统速度/性能的需求已经促进了同步SRAM与同步动态随机存取存储器(SDRAM)的发展。特别是在最近，已经提出并开发了所谓的双数据率(DDR)SDRAM存储器模块。该DDR-SDRAM按照给定的系统时钟速度有效地把数据吞吐量提高了一倍。凡此种种的进步可望由于采用更高时钟速度(例如166MHz或更高的时钟速度)的DDR-SDRAM而得以继续。在JEDEC标准出版物中可以找到有关SDRAM与DDR-SDRAM的讨论。涵盖该技术背景的另一本参考书籍是Betty Prince撰写的，由Wiley&Sons(1999)出版的《高性能存储器》(High performance Memories)。
同步存储器系统的一个主要特点是在与该存储器系统的分立存储器模块进行的直接通信中存在着一个时钟或时钟缓冲源。在美国专利5,896,346；6,043,694；以及6,081,862中对这种系统的一些方面给以公开，在这里引为参考。在美国1999年1月29日提出的09/240,647号美国专利申请中对其他方面给予公开，现在，在这里引为参考。
DDR存储器模块，例如184针的DIMM(双列直插式存储器模块)与200针的SO DIMM，现在包括一个被证明在小功率及低针数(控制器)应用中并非最佳的差分时钟端接设计。此外，经过改进的时钟驱动器的出现和寄存式DIMM(具有板上时钟再生功能)的广泛采用已经创造了新的系统时钟控制的可能，如果允许采用备用模块/系统时钟端接的解决方法，则该机会可改进整个系统的时间分配上的安排。可惜，对新出现的存储器模块与正在使用的设计之间反向兼容性的需求限制了厂商开发能够利用这些新的机会的新颖/独特模块的能力，除非保持反向兼容的一些装置得以保留。
发明内容
这样，对于保持同一存储器系统中存储器模块间兼容性的方法，更详细地讲，对于既含有SDRAM DIMM又含有DDR-SDRAM DIMM的存储器系统，存在着需求。对用于改进时钟信号管理灵活性的设计/方法也存在着需求。
本发明提供一种存储器部件，具有在连接器接口上的多个管脚，用于可移去地将所述存储器部件插入一个存储器系统中，所述系统在一个与所述连接器接口的至少一个所述管脚相连的时钟信号输入线上向所述存储器部件提供一个时钟信号，所述存储器部件具有一个电可选择的系统级时钟端接，适于可选择地端接所述时钟信号输入线。
根据本发明的上述存储器部件，其特征在于所述可选择的时钟端接位于一个时钟网的一个端部或其附近。
根据本发明的上述存储器部件，其特征在于所述时钟端接位于一个时钟网的一个分流点或其附近。
根据本发明的上述存储器部件，包括用于启动和/或禁止所述时钟端接的一个开关。
根据本发明的上述存储器部件，其特征在于所述开关电路是场效应晶体管开关。
根据本发明的上述存储器部件，其特征在于所述场效应晶体管开关与该存储器部件上的一个未用的引脚连接。
根据本发明的上述存储器部件，还包括一个上拉或下拉的器件用以建立选自时钟端接启动和时钟端接禁止的一个正常操作模式。
根据本发明的上述存储器部件，还包括与外部信号的一个连接，用于重设所述上拉或下拉器件。
根据本发明的上述存储器部件，其特征在于所述场效应晶体管开关通过所述未用的引脚经由与电源或接地连接而被启动或禁止。
根据本发明的上述存储器部件，当用于一个存储器系统时，还包括通过一个上拉或下拉器件与相反的电源干线连接的一个常规电源引脚。
根据本发明的上述存储器部件，其特征在于所述的部件即可运行于含有单点端接的时钟网的系统中又可运行于含有多点时钟网的系统中，其特征在于时钟端接方法选自由(i)单端端接，(ii)源串联端接，和(iii)源电容端接组成的组中。
本发明提供一种存储器控制器，包括用于确定在至少一个时钟信号线上使用的存储器时钟端接的类型的检测电路，借此对所述时钟信号线上的时钟驱动进行调整使之与所检测出的端接方法匹配。
本发明提供一种存储器系统，包括：(a)一个时钟驱动器，(b)一个存储器控制器，它包括用于确定所使用的存储器时钟端接类型的检测电路，借此对所述时钟驱动器进行调整使之与该端接方法匹配，(c)一个存储器部件，具有一个可选择的系统级时钟端接。
根据本发明的上述系统，还包括通过在有效运行周期内占用时钟端接和在停运周期内释放时钟端接的方式降低能源消耗的电路。
本发明提供一种存储器模块，具有在连接器接口上的多个管脚，用于可移去地将所述存储器模块插入一个存储器系统中，所述系统在一个与各个所述存储器模块的每个所述连接器接口的至少一个管脚相连的时钟信号输入线上向多个所述存储器模块提供一个时钟信号，所述存储器模块具有一个电可选择的系统级时钟端接，适于可选择地端接所述时钟信号输入线，以一种允许所述存储器模块与其他所述存储器模块共享一个公共时钟对或以对每个所述存储器模块唯一的时钟对运行的方式选择所述时钟端接。
根据本发明的上述存储器模块，其特征在于所述时钟端接方法可通过发至该存储器部件的一个控制信号来选择。
根据本发明的上述存储器模块，其特征在于所述时钟端接方法可通过使用存储器部件上的Vdd，VddQ或接地引脚来选择，借此，该端接方法可以通过把所述的引脚与一个识别的供给源相连接的方式或者通过把该引脚不与下一级部件相连接的方式来选择。
根据本发明的上述存储器模块，其特征在于默认的端接选择是跨接在一个差分对上的一个电阻。
根据本发明的上述存储器模块，其特征在于所述模块是一个双数据率存储器模块。
根据本发明的上述存储器模块，其特征在于所述模块选自由184针双数据率存储器模块与200针双数据率存储器模块组成的组。
根据本发明的上述存储器模块，其特征在于所述时钟端接方法可通过该存储器部件上的一个以前未用的引脚来选择。
根据本发明的上述存储器模块，其特征在于所述的时钟端接方法包括跨接在一个差分对上的一个电组的默认端接选择。
根据本发明的上述存储器模块，其特征在于所述时钟端接方法通过使用该存储器部件上的Vdd，VddQ或接地脚来选择，借此，该端接方法可以通过把所述的引脚与一个识别的供给源相连接的方式或者通过把该引脚不与下一级部件相连接的方式来选择。
根据本发明的上述存储器模块，其特征在于所述时钟端接方法包括所述模块的一个存储器部件上的一个开关，所述的开关启动或禁止所述的存储器部件上的时钟端接。
根据本发明的上述存储器模块，其特征在于所述的开关是一个场效应晶体管开关。
根据本发明的上述存储器模块，其特征在于一个场效应晶体管开关被用来启动或禁止每个时钟端接。
根据本发明的上述存储器模块，其特征在于场效应晶体管开关有一个其中的端接被启动的默认有效状态。
本发明提供一种存储器子系统，具有一个可在电子上选择的时钟端接，适于可选择地端接被输入到多个存储器部件的一个或更多时钟信号，每个所述存储器部件接收在多管脚连接器接口的至少一个管脚上输入的所述时钟信号，多管脚连接器接口用于可移去地将所述存储器部件插入到所述存储器子系统中，以一种允许所述存储器部件共享一个公共时钟信号或以对每个所述存储器部件唯一的时钟信号运行的方式选择所述时钟端接。
根据本发明的上述存储器子系统，其特征在于一个场效应晶体管开关被集成到所述子系统的一个时钟网中，以启动或禁止该存储器部件上的时钟端接。
根据本发明的上述存储器子系统，其特征在于所述场效应晶体管开关包括一个‘导通电阻’，当该器件被启动时该导通电阻被用来提供时钟端接。
根据本发明的上述存储器子系统，一个场效应晶体管开关被用于启动或禁止每个时钟端接。
根据本发明的上述存储器子系统，其特征在于所述场效应晶体管开关作为默认状态为有效，借此端接被启动。
本发明提供一种存储器子系统，包括具有通过被集成到一条时钟路径中的一个场效应晶体管开关使一个或多个时钟被禁止的能力。
本发明包括在时钟/时钟缓冲器与存储器模块间提供可选择的时钟端接的存储器系统和/或存储器模块。本发明提供了一项正向反向全部兼容的存储器解决方法。本发明提供了存储器模块本身，以及包括启动/禁止管脚以使用这些模块的系统。
一方面，本发明包括具有一个可选择的系统级时钟端接的一个存储器部件。该可选择的时钟端接可定位于时钟网中所要的任何点上(例如在一个时钟网的一个端部或其附近，在一个时钟网的一个分流点上，等)。该可选择性最好由用于启动和/或禁止时钟端接的一个或多个开关提供。这类开关最好是与该存储器部件上的一个管脚连接的一个FET开关。该存储器部件最好既允许运行于具有单点端接时钟网(single dropend-terminated clock net)的系统中又允许运行于具有多点时钟网(multi-drop clock net)的系统中，而其中的时钟端接方法最好从由(i)单端端接，(ii)源串联端接，和(iii)源电容端接组成的组中选出。
本发明还包括存储器系统，尤其是能使用具有可选择的时钟端接的存储器部件的同步存储器系统。
本发明还包括一个存储器控制器，该控制器有一个检测电路用以确定所使用的存储器时钟端接的类型，借此来调整时钟驱动使之适合于该端接方法。本发明还包括一个存储器系统，该系统包括与具有一个可选择的系统级时钟端接的一个存储器部件组合的该存储器控制器。
本发明还有包括多于一个时钟端接方法的存储器模块，从而，该时钟端接允许多个存储器部件共享一个公用的时钟对或者与每个存储器部件独有的时钟对一起运行。时钟端接方法最好通过该存储器部件的一个控制信号(例如，该存储器部件上的Vdd，VddQ或接地脚)来选择。该存储器模块以是一个DDR存储器模块为好，更好是一个168-200针的DIMM。
本发明还有包括多于一个时钟端接方法的存储器子系统，从而，该时钟端接允许多个存储器部件共享一个公用的时钟对或者与每个存储部件独有的时钟对一起运行。最好是，把一个FET开关整合到该子系统的一个时钟网中以启动或禁止该存储部件上的时钟端接。该存储器子系统最好有能力通过被集成到一条时钟路径中的一个FET开关使一个或多个时钟被禁止。
下面对本发明的各个方面作更为详细的描述。
附图说明
图1是使用寄存式DIMM的一个存储器系统布局示意图。
图2是使用无缓冲DIMM的一个存储器系统的布局示意图。
图3是可用于图1存储器系统使用的一个184针寄存式DDR DIMM时钟信号布线(网)布局示意图。
图4是用于图2的存储器系统使用的一个无缓冲的184针DDRDIMM时钟信号布线(网)的布局示意图。
图5是本发明的一个实施例的布局示意图，这里，图3的寄存式DIMM的布局已被修改，加上了具有驱动DIMM默认时钟端接状态的可选择时钟端接。
图6是本发明的一个实施例的布局示意图，这里，图3的寄存式DIMM的布局已被修改，加上了由存储器系统驱动的可选择时钟端接。
图7是本发明的一个实施例的布局示意图，这里，图4的无缓冲DIMM的布局已被修改，加上了由存储器系统驱动的可选择时钟端接。
图8是本发明的一个实施例的布局示意图，这里，图3的寄存式DIMM的布局已被修改，在时钟网的多个点上加上了可选择的时钟端接，以降低接头长度(Stub length)。
具体实施方式
本发明包括在时钟/时钟缓冲器与存储器模块之间允许提供可选择的时钟端接的存储器系统和/或存储器模块。本发明提供了存储器模块本身，提供了包括启动/禁止引脚以使用这些模块的存储器系统，提供了包括用于驱动对时钟端接状态的选择以及对因本发明提供的选择时钟端接的能力而形成的其他方面的选择的电路的存储器控制器。
参见附图，图1示出使用寄存式DIMM40的存储器系统10的布局示意图。DIMM40由时钟缓冲器30和存储器控制器20驱动。存储器20通过地址总线50，控制总线60，和数据总线70与DIMM40通信。应该理解，为便于图解，附图中各总线的实际连线已被粗略地简化(即，实际连线并未全部示出)。用于地址总线50和数据总线70的端接(VTT)95亦予示出。时钟输出线93和反馈线90通过含于控制器20中的驱动电路(未示出)与时钟缓冲器30连接，时钟驱动信号通过时钟线80抵达DIMM40。时钟信号是作为一个差动电压而提供的。这样，每个DIMM具有一个时钟210和一个时钟条(Clock-bar)220的连接。
图3给出了用于图1的DIMM40的时钟网的布局示意图。在该寄存式DIMM中，时钟信号210/220通过电阻207端接于驱动器(PLL)202的连接处。驱动器202有一个反馈回路247并驱动时钟信号257与259送至各SDRAM芯片205。驱动器202还驱动时钟信号至寄存器(未示出)。可以理解，与SDRAM芯片的数量与复杂程度相应，可以从PLL202引出许多条时钟信号线。芯片205处的虚线表示置于DIMM反面的附加芯片。
图2是使用无缓冲的DIMM140的一个存储器系统100的布局示意图。在存储器控制器120与DIMM140之间以简略形式示出了地址总线150，控制总线160和数据总线170。时钟驱动器130示于控制器120的内部。时钟驱动器130通过时钟差分线180与DIMM140通信，为便于图解，时钟310与时钟条(Clock-bar)320的连接只列举一个。
图4是用于可在图2的存储器系统100中使用的184针无缓冲DDRDIMM140的时钟信号布线(网)的布局示意图。时钟310与时钟条(Clock-bar)320的连线通过电阻325端接。尽管图4示出了用于驱动几个SDRAM芯片305的分流时钟网线，但是可以理解，对于较小的SDRAM芯片组或较大的SDRAM芯片组而言，该布置也可由每个SDRAM专用的时钟信号输入线构成。每个时钟/时钟条(Clock-bar)对仍可有一个端接电阻(或其他的端接元件)。
图5是本发明的一个实施例的布局示意图，这里，图3的寄存式DIMM的布局已被修改，加上了一个可选择的时钟端接，图中示为一个FET(场效应晶体管)开关245，它包括一个反向器、P-FET和N-FET。N-FET的栅极与一个默认驱动器246并行连接，驱动器246是通过一个电阻与DIMM电源VCC连接。该电阻的值可按该开关的技术要求来适当选择。该默认驱动器最好用于使该开关维持于“ON”(“通”)的位置，以便通过FET开关245实现时钟的端接。如果FET开关245的阻性负载本身不足以实现所要求的端接，则附加的阻性负载(未示出)可以以与FET开关245串联的方式加在差动时钟线对之间。
开关245的默认状态可由来自存储器系统10的输入信号290重设。最好是，输入端290与DIMM的一个未使用的脚连接，例如184针DIMM的9，101，102或173号脚。输入电路290也可以包括上拉或下拉晶体管配置，用于控制开关245的输入。图6示出了一个与图5相似的配置，只是没有DIMM上的默认驱动器。在这种情况下，开关状态可通过来自存储器系统的输入信号290a控制。在图6的情况下，极其首要地是避免会引起开关245浮置的输入端290a的未连接状态。
图7示出了用于本发明的一个无缓冲DIMM的实现情况。在这种情况下，FET开关345用作可选择的端接。对开关345的控制通过来自存储器系统的输入390进行。如图7中所示，使用了一个单一的端接的情况下，该端接最好置于DIMM上的时钟的输入端位置的附近。
图8示出了另一个变型，使用了与电阻248组合的多个端接245a与245b，来端接该时钟网中的不同位置。这种配置或者其他多定位端接配置更为可取，因为在这里接头长度是所关心的，应该注意，可选择的时钟端接可定位于时钟网中所需要的任何点上(例如，在一个时钟网的一个端部上或其附近，在一个时钟网的一个分流点上，等等)。如果需要，可以包括多开关，其他的开关设计，和/或不同端接模式的端接。存储器部件最好既能在具有单点端接的时钟网中运行又能在具有多点时钟网中运行。时钟端接方法可以从任何适合于该存储器部件设计方案的已知方法中选择。时钟端接方法最好从由(i)单端端接，(ii)源串联端接，和(iii)源电容性端接组成的组中选出。可在同一个DIMM(或其他的存储器模块)上选择多种端接模式的配置也是可能的。
本发明的另一个实施例可以包括去掉串联或并联的端接，并加上一个单端端接(在存储体中最后一个DIMM以外)。
由于端接的可选择性，存储器控制器最好包括检测电路以确定所用的存储器时钟端接的类型，借此调整时钟驱动使之与端接方法适应。该检测电路可与上面提到的美国09/240,647号专利申请中描述的相类似。该时钟端接允许多个存储器部件共享一个公用的时钟对或者与每个存储器部件独有的时钟对一起运行。该时钟端接方法最好通过存储器部件的一个控制信号(例如该存储器部件上的Vdd，VddQ或接地脚)来选择。例如，本发明可使含有一个控制电路的系统通过在有效运行期间占用时钟端接，而在停运期间释放时钟端接的方式来降低能耗。
应该理解，本发明并不局限于任何特定存储器系统或存储器模块的配置。本发明对本文叙述的DDR存储器模块特别有用，尤其是168-200针的DIMM，但是，本发明也可用于常规的SDRAM模块以及未来先进的存储器技术(例如，利用诸如DDR II技术进行存储的未来存储器)中。
为实现低功耗，低针数或高性能的系统，本发明的系统最好禁止默认的时钟端接(如上所述)，并采用几种可能的时钟控制方案中的任何一种方法(根据最终目的)。另一个端接/控制方法的例子包括芯片组上的转换控制驱动器，具有或者与每个时钟支路串联的阻性端接或者与每个时钟支路并联的R-C端接(电阻与电容串联)。
为了高性能(例如，具有时钟再驱动的DIMM)，该存储器系统最好还包括在源端的转换控制驱动器，具有上述同样的端接选择。此外时钟将连续地从控制器(或时钟缓冲器)传至每个DIMM(每个有一与DIMMPLL连接的很短的接头)。该方法将导致时钟具有与地址/控制总线(也在DIMM上被再驱动)大致相同的负载与延迟，而这将导致地址与时钟大致同时抵达DIMM。这将为DIMM提供最大可能的地址有效窗口，而不必延迟抵达DIMM的时钟。后一个方法目前经常使用，并有使送回控制器的延迟数据的缺陷-经常导致追加一个时钟等待时间(对性能的瞬时干扰)。最后，本方法还可以允许附加的DIMM共享同一个地址拷贝-降低存储器控制器的成本与针数。
本发明将允许对存储器模块进行开发，以便能在现有(新兴)的存储器子系统中运行，并且满足未来的存储器子系统的低能耗/低针数的需求-而不要求对现有/新兴系统的改变。对于184针寄存式DIMM而言，节能将大于等于200mW/DIMM，并且将允许系统与DIMM时钟串联，与地址/控制线相似-以此来扩大地址/控制窗口并增强系统读回路的定时功能。
如前所述，本发明并不局限于任何特定的存储器模块或者存储器系统或者最终应用。

Claims (32)

1.一种存储器部件，具有在连接器接口上的多个管脚，用于可移去地将所述存储器部件插入一个存储器系统中，所述系统在一个与所述连接器接口的至少一个所述管脚相连的时钟信号输入线上向所述存储器部件提供一个时钟信号，所述存储器部件具有一个电可选择的系统级时钟端接，适于可选择地端接所述时钟信号输入线。
2.根据权利要求1的存储器部件，其特征在于所述可选择的时钟端接位于一个时钟网的一个端部或其附近。
3.根据权利要求1的存储器部件，其特征在于所述时钟端接位于一个时钟网的一个分流点或其附近。
4.根据权利要求1的存储器部件，包括用于启动和/或禁止所述时钟端接的一个开关。
5.根据权利要求4的存储器部件，其特征在于所述开关电路是场效应晶体管开关。
6.根据权利要求5的存储器部件，其特征在于所述场效应晶体管开关与该存储器部件上的一个未用的引脚连接。
7.根据权利要求5的存储器部件，还包括一个上拉或下拉的器件用以建立选自时钟端接启动和时钟端接禁止的一个正常操作模式。
8.根据权利要求7的存储器部件，还包括与外部信号的一个连接，用于重设所述上拉或下拉器件。
9.根据权利要求6的存储器部件，其特征在于所述场效应晶体管开关通过所述未用的引脚经由与电源或接地连接而被启动或禁止。
10.根据权利要求9的存储器部件，当用于一个存储器系统时，还包括通过一个上拉或下拉器件与相反的电源干线连接的一个常规电源引脚。
11.根据权利要求1的存储器部件，其特征在于所述的部件即可运行于含有单点端接的时钟网的系统中又可运行于含有多点时钟网的系统中，其特征在于时钟端接方法选自由(i)单端端接，(ii)源串联端接，和(iii)源电容端接组成的组中。
12.一种存储器控制器，包括用于确定在至少一个时钟信号线上使用的存储器时钟端接的类型的检测电路，借此对所述时钟信号线上的时钟驱动进行调整使之与所检测出的端接方法匹配。
13.一种存储器系统，包括：
(a)一个时钟驱动器，
(b)一个存储器控制器，它包括用于确定所使用的存储器时钟端接类型的检测电路，借此对所述时钟驱动器进行调整使之与该端接方法匹配，
(c)一个存储器部件，具有一个电可选择的系统级时钟端接，适于可选择地端接时钟信号的输入线。
14.根据权利要求13的系统，还包括通过在有效运行周期内占用时钟端接和在停运周期内释放时钟端接的方式降低能源消耗的电路。
15.一种存储器模块，具有在连接器接口上的多个管脚，用于可移去地将所述存储器模块插入一个存储器系统中，所述系统在一个与各个所述存储器模块的每个所述连接器接口的至少一个管脚相连的时钟信号输入线上向多个所述存储器模块提供一个时钟信号，所述存储器模块具有一个电可选择的系统级时钟端接，适于可选择地端接所述时钟信号输入线，以一种允许所述存储器模块与其他所述存储器模块共享一个公共时钟对或以对每个所述存储器模块唯一的时钟对运行的方式选择所述时钟端接。
16.根据权利要求15的存储器模块，其特征在于所述时钟端接方法可通过发至该存储器部件的一个控制信号来选择。
17.根据权利要求15的存储器模块，其特征在于所述时钟端接方法可通过使用存储器部件上的Vdd，VddQ或接地引脚来选择，借此，该端接方法可以通过把所述的引脚与一个识别的供给源相连接的方式或者通过把该引脚不与下一级部件相连接的方式来选择。
18.根据权利要求17的存储器模块，其特征在于默认的端接选择是跨接在一个差分对上的一个电阻。
19.根据权利要求15的存储器模块，其特征在于所述模块是一个双数据率存储器模块。
20.根据权利要求19的存储器模块，其特征在于所述模块选自由184针双数据率存储器模块与200针双数据率存储器模块组成的组。
21.根据权利要求20的存储器模块，其特征在于所述时钟端接方法可通过该存储器部件上的一个以前未用的引脚来选择。
22.根据权利要求20的存储器模块，其特征在于所述的时钟端接方法包括跨接在一个差分对上的一个电阻的默认端接选择。
23.根据权利要求20的存储器模块，其特征在于所述时钟端接方法通过使用该存储器部件上的Vdd，VddQ或接地脚来选择，借此，该端接方法可以通过把所述的引脚与一个识别的供给源相连接的方式或者通过把该引脚不与下一级部件相连接的方式来选择。
24.根据权利要求15的存储器模块，其特征在于所述时钟端接方法包括所述模块的一个存储器部件上的一个开关，所述的开关启动或禁止所述的存储器部件上的时钟端接。
25.根据权利要求24的存储器模块，其特征在于所述的开关是一个场效应晶体管开关。
26.根据权利要求25的存储器模块，其特征在于一个场效应晶体管开关被用来启动或禁止每个时钟端接。
27.根据权利要求25的存储器模块，其特征在于场效应晶体管开关有一个其中的端接被启动的默认有效状态。
28.一种存储器子系统，具有一个电可选择的时钟端接，适于可选择地端接被输入到多个存储器部件的一个或更多时钟信号，每个所述存储器部件接收在多管脚连接器接口的至少一个管脚上输入的所述时钟信号，多管脚连接器接口用于可移去地将所述存储器部件插入到所述存储器子系统中，以一种允许所述存储器部件共享一个公共时钟信号或以对每个所述存储器部件唯一的时钟信号运行的方式选择所述时钟端接。
29.根据权利要求28的存储器子系统，其特征在于一个场效应晶体管开关被集成到所述子系统的一个时钟网中，以启动或禁止该存储器部件上的时钟端接。
30.根据权利要求29的存储器子系统，其特征在于所述场效应晶体管开关包括一个‘导通电阻’，当该器件被启动时该导通电阻被用来提供时钟端接。
31.根据权利要求30的存储器子系统，一个场效应晶体管开关被用于启动或禁止每个时钟端接。
32.根据权利要求30的存储器子系统，其特征在于所述场效应晶体管开关作为默认状态为有效，借此端接被启动。
CNB011425717A 2000-12-04 2001-12-03 具有可选择的时钟端接的同步存储器模块与存储器系统 Expired - Lifetime CN1188863C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/729,013 2000-12-04
US09/729,013 US6510100B2 (en) 2000-12-04 2000-12-04 Synchronous memory modules and memory systems with selectable clock termination

Publications (2)

Publication Number Publication Date
CN1357889A CN1357889A (zh) 2002-07-10
CN1188863C true CN1188863C (zh) 2005-02-09

Family

ID=24929215

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011425717A Expired - Lifetime CN1188863C (zh) 2000-12-04 2001-12-03 具有可选择的时钟端接的同步存储器模块与存储器系统

Country Status (5)

Country Link
US (1) US6510100B2 (zh)
JP (1) JP2002230963A (zh)
KR (1) KR100505496B1 (zh)
CN (1) CN1188863C (zh)
TW (1) TW569243B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100418079C (zh) * 2005-05-26 2008-09-10 旺宏电子股份有限公司 具有平行加速模式的串行外围接口存储元件

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3799251B2 (ja) 2001-08-24 2006-07-19 エルピーダメモリ株式会社 メモリデバイス及びメモリシステム
US6754129B2 (en) * 2002-01-24 2004-06-22 Micron Technology, Inc. Memory module with integrated bus termination
US6894691B2 (en) * 2002-05-01 2005-05-17 Dell Products L.P. Dynamic switching of parallel termination for power management with DDR memory
US7234099B2 (en) * 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
US6741111B1 (en) 2003-04-21 2004-05-25 Pericom Semiconductor Corp. Data register for buffering double-data-rate DRAMs with reduced data-input-path power consumption
KR100502664B1 (ko) * 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
JP2005190036A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd 記憶制御装置及び記憶制御装置の制御方法
US7254036B2 (en) * 2004-04-09 2007-08-07 Netlist, Inc. High density memory module using stacked printed circuit boards
US20060036826A1 (en) * 2004-07-30 2006-02-16 International Business Machines Corporation System, method and storage medium for providing a bus speed multiplier
US7224595B2 (en) * 2004-07-30 2007-05-29 International Business Machines Corporation 276-Pin buffered memory module with enhanced fault tolerance
US7389375B2 (en) * 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7299313B2 (en) * 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7277988B2 (en) * 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US20060095620A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation System, method and storage medium for merging bus data in a memory subsystem
US7441060B2 (en) * 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7395476B2 (en) * 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7356737B2 (en) * 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7512762B2 (en) * 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7331010B2 (en) * 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US20060164909A1 (en) * 2005-01-24 2006-07-27 International Business Machines Corporation System, method and storage medium for providing programmable delay chains for a memory system
US7442050B1 (en) 2005-08-29 2008-10-28 Netlist, Inc. Circuit card with flexible connection for memory module with heat spreader
US7478259B2 (en) * 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) * 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7619893B1 (en) 2006-02-17 2009-11-17 Netlist, Inc. Heat spreader for electronic modules
US7594055B2 (en) * 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
US7640386B2 (en) * 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7493439B2 (en) * 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) * 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7587559B2 (en) * 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US8098784B2 (en) * 2006-09-05 2012-01-17 International Business Machines Corporation Systems, methods and computer program products for high speed data transfer using a plurality of external clock signals
US7613265B2 (en) * 2006-09-05 2009-11-03 International Business Machines Corporation Systems, methods and computer program products for high speed data transfer using an external clock signal
US7493456B2 (en) * 2006-10-13 2009-02-17 International Business Machines Corporation Memory queue with supplemental locations for consecutive addresses
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7477522B2 (en) * 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus
US7474529B2 (en) * 2006-11-29 2009-01-06 International Business Machines Corporation Folded-sheet-metal heatsinks for closely packaged heat-producing devices
US7949931B2 (en) * 2007-01-02 2011-05-24 International Business Machines Corporation Systems and methods for error detection in a memory system
US7721140B2 (en) * 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7603526B2 (en) * 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US7644216B2 (en) * 2007-04-16 2010-01-05 International Business Machines Corporation System and method for providing an adapter for re-use of legacy DIMMS in a fully buffered memory environment
KR100910869B1 (ko) * 2007-06-08 2009-08-06 주식회사 하이닉스반도체 테스트시 필요한 채널의 갯수를 줄인 반도체 메모리장치
US7624244B2 (en) * 2007-06-22 2009-11-24 International Business Machines Corporation System for providing a slow command decode over an untrained high-speed interface
US7979616B2 (en) * 2007-06-22 2011-07-12 International Business Machines Corporation System and method for providing a configurable command sequence for a memory interface device
US20090119114A1 (en) * 2007-11-02 2009-05-07 David Alaniz Systems and Methods for Enabling Customer Service
US8467486B2 (en) * 2007-12-14 2013-06-18 Mosaid Technologies Incorporated Memory controller with flexible data alignment to clock
US8781053B2 (en) * 2007-12-14 2014-07-15 Conversant Intellectual Property Management Incorporated Clock reproducing and timing method in a system having a plurality of devices
EP2252938A2 (en) * 2008-02-05 2010-11-24 Rambus Inc. Multi-drop signaling system and method employing source-termination
US8018723B1 (en) 2008-04-30 2011-09-13 Netlist, Inc. Heat dissipation for electronic modules
US7715197B2 (en) * 2008-06-05 2010-05-11 International Business Machines Corporation Coined-sheet-metal heatsinks for closely packaged heat-producing devices such as dual in-line memory modules (DIMMs)
CN102255208A (zh) * 2010-05-21 2011-11-23 鸿富锦精密工业（深圳）有限公司 转接卡
US9524763B2 (en) 2014-06-12 2016-12-20 Qualcomm Incorporated Source-synchronous data transmission with non-uniform interface topology
US9812187B2 (en) 2016-02-22 2017-11-07 Mediatek Inc. Termination topology of memory system and associated memory module and control method
US20170243628A1 (en) * 2016-02-22 2017-08-24 Mediatek Inc. Termination topology of memory system and associated memory module and control method
US10395698B2 (en) 2017-11-29 2019-08-27 International Business Machines Corporation Address/command chip controlled data chip address sequencing for a distributed memory buffer system
US10489069B2 (en) 2017-11-29 2019-11-26 International Business Machines Corporation Address/command chip synchronized autonomous data chip address sequencer for a distributed buffer memory system
US10534555B2 (en) 2017-11-29 2020-01-14 International Business Machines Corporation Host synchronized autonomous data chip address sequencer for a distributed buffer memory system
US10747442B2 (en) 2017-11-29 2020-08-18 International Business Machines Corporation Host controlled data chip address sequencing for a distributed memory buffer system
US11588474B2 (en) 2021-06-15 2023-02-21 International Business Machines Corporation Low powered clock driving

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081374A (en) 1990-02-22 1992-01-14 National Semiconductor Corporation Output buffer circuit with signal feed forward for reducing switching induced noise
US5204554A (en) 1991-12-06 1993-04-20 National Semiconductor Corporation Partial isolation of power rails for output buffer circuits
US6090150A (en) 1991-12-28 2000-07-18 Nec Corporation Method of designing clock wiring and apparatus for implementing the same
EP0579862A1 (de) 1992-07-24 1994-01-26 Siemens Aktiengesellschaft Integrierte Halbleiterspeicheranordnung
US5687330A (en) * 1993-06-18 1997-11-11 Digital Equipment Corporation Semiconductor process, power supply and temperature compensated system bus integrated interface architecture with precision receiver
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US5826001A (en) 1995-10-13 1998-10-20 Digital Equipment Corporation Reconstructing data blocks in a raid array data storage system having storage device metadata and raid set metadata
JPH09306158A (ja) * 1996-05-13 1997-11-28 Nittetsu Semiconductor Kk 垂直増設型メモリーモジュール
US6047343A (en) 1996-06-05 2000-04-04 Compaq Computer Corporation Method and apparatus for detecting insertion and removal of a memory module using standard connectors
US5781028A (en) * 1996-06-21 1998-07-14 Microsoft Corporation System and method for a switched data bus termination
JPH1020974A (ja) * 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
KR100222041B1 (ko) * 1996-07-22 1999-10-01 윤종용 신호 처리 장치
US5870573A (en) 1996-10-18 1999-02-09 Hewlett-Packard Company Transistor switch used to isolate bus devices and/or translate bus voltage levels
US5973552A (en) 1996-11-04 1999-10-26 Mosaid Technologies Incorporated Power savings technique in solid state integrated circuits
JP3439096B2 (ja) * 1996-11-18 2003-08-25 株式会社日立製作所 終端抵抗制御型バスシステム
TW378330B (en) 1997-06-03 2000-01-01 Fujitsu Ltd Semiconductor memory device
US5896346A (en) 1997-08-21 1999-04-20 International Business Machines Corporation High speed and low cost SDRAM memory subsystem
US6055633A (en) 1997-10-28 2000-04-25 Honeywell Inc. Method of reprogramming memories in field devices over a multidrop network
JPH11144459A (ja) * 1997-11-11 1999-05-28 Hitachi Ltd 半導体集積回路装置
US5966054A (en) 1998-01-29 1999-10-12 Motorola, Inc. Method and apparatus for providing a clocking signal
US6043694A (en) 1998-06-24 2000-03-28 Siemens Aktiengesellschaft Lock arrangement for a calibrated DLL in DDR SDRAM applications
JP2000132975A (ja) * 1998-08-21 2000-05-12 Mitsubishi Electric Corp 半導体装置およびそれを備えるメモリモジュ―ル
US6081862A (en) 1998-08-26 2000-06-27 International Business Machines Corporation Switching system for optimization of signal reflection
US6347367B1 (en) * 1999-01-29 2002-02-12 International Business Machines Corp. Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures
US6115278A (en) 1999-02-09 2000-09-05 Silicon Graphics, Inc. Memory system with switching for data isolation
KR100355714B1 (ko) * 1999-06-21 2002-10-09 삼성전자 주식회사 모듈러 버스 구조를 갖는 디지털 정보 처리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100418079C (zh) * 2005-05-26 2008-09-10 旺宏电子股份有限公司 具有平行加速模式的串行外围接口存储元件

Also Published As

Publication number Publication date
KR20020043441A (ko) 2002-06-10
CN1357889A (zh) 2002-07-10
TW569243B (en) 2004-01-01
US6510100B2 (en) 2003-01-21
KR100505496B1 (ko) 2005-07-29
JP2002230963A (ja) 2002-08-16
US20020067654A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
CN1188863C (zh) 具有可选择的时钟端接的同步存储器模块与存储器系统
CN1519853A (zh) 用于降低单片直流电流的片上终接电路、方法及存储系统
US9348786B2 (en) Semiconductor memory device with plural memory die and controller die
TWI312519B (en) Chip and system for performing memory operations
CN1276434C (zh) 存储器设备与存储器系统
US7613883B2 (en) Memory device with mode-selectable prefetch and clock-to-core timing
US8843692B2 (en) System of interconnected nonvolatile memories having automatic status packet
US6742098B1 (en) Dual-port buffer-to-memory interface
JP5235036B2 (ja) 差動式オンライン終端
CN102077185B (zh) 扩展用于输入输出操作的存储器接口的输入输出模块、处理平台和方法
CN102187396B (zh) 可配置模块和存储器子系统
EP2345035A1 (en) A composite memory having a bridging device for connecting discrete memory devices to a system
CN1452242A (zh) 半导体集成电路中的芯片端接装置及其控制方法
US20070250652A1 (en) High speed dual-wire communications device requiring no passive pullup components
US20080005434A1 (en) Method and Apparatus for Communicating Data Over Multiple Pins of A Multi-Mode Bus
CN1997978B (zh) 存储器总线的信号驱动去加重
CN102339635B (zh) 一种插槽式固态硬盘以及数据传输方法
US20090103373A1 (en) High performance high capacity memory systems
CN1157735C (zh) 数据读出电路,读出放大器及其操作方法
US9298378B2 (en) Logic device
US20090103372A1 (en) High performance high capacity memory systems
CN1279451C (zh) 驱动能力设定方法、及驱动电路
CN112242156A (zh) 封装的集成电路存储器装置及其操作方法
CN1809824A (zh) 通过模块上寄存器的主动终止控制
CN101414290A (zh) 具混合式存储器插槽的主板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050209