CN1212654C - 薄膜晶体管的制造方法 - Google Patents
薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN1212654C CN1212654C CNB031378196A CN03137819A CN1212654C CN 1212654 C CN1212654 C CN 1212654C CN B031378196 A CNB031378196 A CN B031378196A CN 03137819 A CN03137819 A CN 03137819A CN 1212654 C CN1212654 C CN 1212654C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- forms
- film
- semiconductor
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 71
- 239000010408 film Substances 0.000 claims abstract description 246
- 239000004065 semiconductor Substances 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 80
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 57
- 238000004140 cleaning Methods 0.000 claims abstract description 43
- 239000007864 aqueous solution Substances 0.000 claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 18
- 230000005855 radiation Effects 0.000 claims description 15
- 239000000243 solution Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 9
- 230000000717 retained effect Effects 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 39
- 229920005591 polysilicon Polymers 0.000 abstract description 39
- 238000004519 manufacturing process Methods 0.000 abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 55
- 230000003647 oxidation Effects 0.000 description 47
- 238000007254 oxidation reaction Methods 0.000 description 47
- 238000005530 etching Methods 0.000 description 40
- 239000000377 silicon dioxide Substances 0.000 description 26
- 230000001681 protective effect Effects 0.000 description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- 238000009434 installation Methods 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000012528 membrane Substances 0.000 description 9
- 230000008676 import Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000012530 fluid Substances 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000000428 dust Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- -1 phosphonium ion Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
本发明涉及薄膜晶体管的制造方法。在透明绝缘基片(1)上形成由多晶硅构成的半导体膜(5)和第1栅极氧化膜(6)后，使半导体膜(5)和第1栅极氧化膜(6)成为岛状图案，形成岛状部分，第1栅极氧化膜(6)和半导体膜(5)侧端面不齐，第1栅极氧化膜(6)的端部从半导体膜(5)的侧端面的位置稍微突出形成屋檐状的伸出部分(8)。一面从形成这个半导体膜(5)和第1栅极氧化膜(6)的透明绝缘基片(1)上方例如在30[sec]的时间内滴下浓度为1[%]的氢氟酸水溶液，一面以200[rpm]的旋转速数旋转透明绝缘基片(1)，进行旋转清洗。因此，能够在清洗同时除去伸出部分(8)。通过确实地除去伸出部分提高成品率。
Description
技术领域
本发明涉及顶层栅极型的薄膜晶体管(以下称为TFT(Thin FilmTransistor))的制造方法，例如，涉及在液晶显示装置和有机EL(Electroluminescent(场致发光))显示装置中用作开关元件等，在绝缘性基片上用多晶硅形成的TFT的制造方法。
例如，液晶显示装置是通过在TFT基片和CF(Color Filter(滤色器))基片之间的间隙中封入液晶制成液晶显示面板后，使搭载驱动该液晶显示面板的驱动IC的TCP(Tape Carrier Package(带载流子组件))与液晶显示面板连接，进一步，使向TCP供给信号和电源的配线基片与TCP连接进行制造的。
背景技术
近年来，例如由于在有源矩阵方式的液晶显示装置中，要求薄型化、小型化，除了在TFT基片上形成作为开关元件的TFT外，也试图用TFT构成驱动电路。因此，为了提高工作速度，积极地开发在半导体膜上用高迁移率的多晶硅的多晶硅TFT作为驱动电路用的薄膜元件。
例如，在日本第3185759号专利公报和日本平成10年公布的10-116989号专利公报等中，揭示了通过基底绝缘膜，在由在透明绝缘基片上形成的多晶硅构成的半导体膜上形成由氧化硅构成的第1栅极绝缘膜，对半导体膜和第1栅极绝缘膜一起进行刻蚀成为岛状图案，在岛状化的第1栅极绝缘膜上形成由氧化硅构成的第2栅极绝缘膜，使由多晶硅构成的半导体膜没有机会与外部气体或大气和抗蚀剂等接触或者接触时间尽可能地短，保护它不受到污染物质的污染，得到清洁的界面(多晶硅与氧化硅的界面)的技术。
因此，要达到多晶硅TFT的高载流子迁移率化和载流子迁移率在同一基片内和基片之间没有零散的高度均匀化。
即，首先，如图1A所示，在玻璃制的透明绝缘基片101上形成由氧化硅(SiO2)构成的基底保护膜102，在该基底保护膜102上形成由非晶硅(a-Si)构成的半导体膜。其次，用准分子激光扫描地照射这个半导体膜，通过多晶化形成由多晶硅(p-Si)构成的半导体膜103，在由多晶硅构成的半导体膜103上，形成由氧化硅构成的第1栅极氧化膜104。
其次，用光刻技术，对由多晶硅构成的半导体膜103和第1栅极氧化膜104一起进行刻蚀成为岛状图案，如图1B所示，形成岛部分105。
当通过刻蚀形成这个岛部分105时，将多晶硅与氧化硅的选择比(多晶硅的刻蚀速度/氧化硅的刻蚀速度)设定在比较高的值。
这样地时定是因为当选择比比较小时，基底保护膜102的氧化硅被过度刻蚀，岛部分105的段差变大，如图2所示，形成侧蚀部分106，既切断在以后工序中形成的电极用配线，又在电极用配线与半导体膜103之间流过漏电流，使成品率恶化，进一步，在基底保护膜102的表面上形成凹凸部分107，使透明绝缘基片101的光透过率降低，当用于液晶显示装置时，导致品质低下。
此后，如图1C所示，在形成半导体膜103和第1栅极氧化膜104的透明绝缘基片101上形成由氧化硅构成的第2栅极氧化膜108。其次，从第2栅极氧化膜108上面用溅射法等形成由钽等构成的导电膜后，用光刻技术进行图案化，如图1D所示，形成第2栅极氧化膜108上的栅极109。
其次，将栅极109用作掩模，将磷离子等的杂质离子导入由多晶硅构成的半导体膜103，形成源极/漏极区域。其次，如图1D所示，形成由氧化硅构成的层间绝缘膜110。
其次，如图1E所示，形成接触孔后，形成与源极/漏极区域接触的源极/漏极111。
但是，在上述技术中，在形成岛部分105时的干刻蚀(dry-etching)中，由于使多晶硅与氧化硅的选择比比较大，如图1B所示，从半导体膜103的端面，形成第1栅极氧化膜的端部从外侧突出的伸出部分105a，当原封不动地形成第2栅极绝缘膜108时，如图1C所示，岛部分侧壁的覆盖范围是不够的。
这个现象，如图1D和图1E所示，当形成层间绝缘膜110、源极/漏极111时也会发生，因此，存在着产生电极用配线的断线和连接不良，作为晶体管是不利的，并使成品率恶化那样的问题。
因此，例如在日本2001年公布的2001-332741号专利公报中记载的那样，也提出了对半导体膜103和第1栅极绝缘膜104一起进行岛状化后，除去第1栅极绝缘膜104，此后，形成第2栅极绝缘膜108的技术，但是存在着不能够避免在直到形成第2栅极绝缘膜108的时间内污染半导体膜103表面那样的问题。
发明内容
本发明就是鉴于上述事情提出的，本发明的目的是提供能够形成清洁的多晶硅与氧化硅的界面，达到高载流子迁移率化和它的高度均匀化，并且除去在岛形成工序中形成的伸出部分，提高成品率的TFT的制造方法。
为了解决上述课题，如果根据第1方案，则本发明的特征是它涉及包含在基片上形成的半导体膜上形成第1绝缘膜的第1绝缘膜形成工序、使上述半导体膜和上述第1绝缘膜成为岛状图案形成岛的岛形成工序、在上述岛上形成第2绝缘膜的第2绝缘膜形成工序、和在上述的第2绝缘膜上形成栅极的栅极形成工序的薄膜晶体管制造方法，该方法的特征是包含在实施上述岛形成工序后，除去构成上述岛的上述第1绝缘膜的侧端部分在上述半导体膜的侧端部分上方屋檐状地形成的伸出部分的伸出部分除去工序，在上述伸出部分除去工序中，用浓度为0.01％以上10％以下的氢氟酸水溶液作为上述化学清洗液，在1秒以上60秒以下的时间中清洗形成了上述岛的上述基片，除去上述伸出部分，在实施了该伸出部分除去工序后，实施上述第2绝缘膜形成工序。
如果根据本发明的第2方案，则本发明的特征是在薄膜晶体管制造方法中，在上述伸出部分除去工序中，用化学清洗液除去上述伸出部分。
如果根据本发明的第3方案，则本发明的特征是在薄膜晶体管制造方法中，通过在上述伸出部分除去工序中，用浓度为0.01％以上10％以下的氢氟酸水溶液作为上述化学清洗液，在1秒以上60秒以下的时间中清洗形成了上述岛的上述基片，除去上述伸出部分。
如果根据本发明的第4方案，则薄膜晶体管制造方法的特征是在上述伸出部分除去工序中，在上述第1绝缘膜中，至少，保留在上述栅极形成工序中形成上述栅极的区域下方的对应区域。
如果根据本发明的第5方案，则本发明涉及包含在基片上形成的半导体膜上形成第1绝缘膜的第1绝缘膜形成工序、使上述半导体膜和上述第1绝缘膜成为岛状图案形成岛的岛形成工序、清洗形成上述岛的上述基片的清洗工序、在上述岛上形成第2绝缘膜的第2绝缘膜形成工序、和在上述的第2绝缘膜上形成栅极的栅极形成工序的薄膜晶体制造方法，在清洗工序中，在清洗处理同时，除去构成上述岛的上述第1绝缘膜的侧端部分在上述半导体膜的侧端部分上方屋檐状地形成的伸出部分，在上述清洗工序中，用浓度为0.01％以上10％以下的氢氟酸水溶液作为上述化学清洗液，在1秒以上60秒以下的时间中清洗形成了上述岛的上述基片，除去上述伸出部分。
如果根据本发明的第6方案，则薄膜晶体管制造方法的特征是在上述清洗工序中，用化学清洗液除去上述伸出部分。
如果根据本发明的第7方案，则薄膜晶体管制造方法的特征是通过在上述清洗工序中，用浓度为0.01％以上10％以下的氢氟酸水溶液作为上述化学清洗液，在1秒以上60秒以下的时间中清洗形成了上述岛的上述基片，除去上述伸出部分。
如果根据本发明的第8方案，则薄膜晶体管制造方法的特征是在上述清洗工序中，在上述第1绝缘膜中，至少，保留在成为上述栅极形成工序中形成上述栅极的区域下方的对应区域。
如果根据本发明的第9方案，则本发明的特征是在薄膜晶体管制造方法中，上述半导体膜是由多晶半导体构成的。
如果根据本发明的第10方案，则薄膜晶体管制造方法的特征是它包含由在上述基片上形成由非单晶半导体构成的半导体膜的非单晶半导体膜形成工序、和通过实施退火处理，使由上述非单晶半导体构成的半导体膜结晶化形成由上述多晶半导体构成的上述半导体膜的退火工序组成的半导体膜形成工序。
如果根据本发明的第11方案，则本发明的特征是在薄膜晶体管制造方法中，上述非单晶半导体是非晶质半导体。
如果根据本发明的第12方案，则本发明的特征是在薄膜晶体管制造方法中，在上述退火工序中，通过用激光照射由上述非单晶半导体构成的半导体膜，形成由上述多晶半导体构成的上述半导体膜。
如果根据本发明的第13方案，则本发明的特征是在薄膜晶体管制造方法中，在从上述退火工序开始时到上述第1绝缘膜形成工序结束时的时间内的处理是在与外部气体隔离的状态中进行。
附图说明
图1A～图1E是用于说明已有技术的说明图。
图2是用于说明已有技术的说明图。
图3A～图3G是用于说明作为本发明的第1实施例的TFT制造方法的工序图。
图4A～图4E是用于说明同一个TFT制造方法的工序图。
图5是表示用于制造同一个TFT，在透明绝缘基片上成膜和对其进行激光照射的TFT制造装置的概略构成的图。
图6是表示用于制造同一个TFT的旋转清洗装置的概略构成的图。
图7A～图7F是用于说明作为本发明的第2实施例的TFT制造方法的工序图。
具体实施方式
下面，我们说明本发明的优先实施形态。
实施形态
首先，我们述说作为本发明的一个实施形态的薄膜晶体管制造方法。
在这个实施形态的薄膜晶体管制造方法中，首先，在第2绝缘膜形成工序中，在基片上形成的半导体膜上形成第1绝缘膜，在岛形成工序中，使半导体膜和第1绝缘膜成为岛状图案形成岛后，实施伸出部分除去工序和清洗工序。在伸出部分除去工序和清洗工序中，除去构成岛的第1绝缘膜的侧端部分在上半导体膜的侧端部分上方屋檐状地形成的伸出部分。此后，在第2绝缘膜形成工序中，在岛上形成第2绝缘膜，在栅极形成工序中，在第2绝缘膜上形成栅极。
从而，因为能够确实地除去在岛形成工序中形成的伸出部分，所以能够提高成品率。
第1实施例
其次，我们参照附图，述说作为本发明的第1实施例的TFT制造方法。
图3A～图3G和图4A～图4E是用于说明作为本发明的第1实施例的TFT制造方法的工序图，图5是表示用于制造同一个TFT，在透明绝缘基片上成膜和对其进行激光照射的TFT制造装置的概略构成的图，又，图6是表示用于制造同一个TFT的旋转清洗装置的概略构成的图。
在本例的TFT制造方法中，首先，准备好，如图3A所示，通过超声波清洗等清洗干净的例如日本电气硝子股份有限公司制造的OA-10等的玻璃制的透明绝缘基片(基片)1。其次，将透明绝缘基片1导入用于制造TFT的TFT制造装置2内。
这个TFT制造装置2，如图5所示，在内部与用于对被处理体分别实施所定处理的多个小室连接，在设置了搬运装置2e的搬运部分2f的周围配置着在透明绝缘基片1上形成半导体膜的半导体成膜部分2a、形成氧化硅膜的绝缘体成膜部分2b、用激光照射被处理体的激光照射部分2c和用于从外部将透明绝缘基片1等的被处理体导入TFT制造装置本体，取出实施了所定处理的被处理体的导入部分2d。
搬运部分2f与半导体成膜部分2a、绝缘体成膜部分2b、激光照射部分2c和导入部分2d之间，分别用闸门2p、2q、2r、2s可以开闭地隔断，由搬运装置2e，在搬运部分2f与半导体成膜部分2a、绝缘体成膜部分2b、激光照射部分2c和导入部分2d之间，进行被处理体的搬运。又，在导入部分2d，设置到通过闸门2t可以开闭的被处理体的TFT制造装置本体的搬运出入口。
将透明绝缘基片1导入TFT制造装置2内后，如图3B所示，在绝缘体成膜部分2b、用等离子体增速化学气相成长法(以下，称为PECVD(Plasma Enhanced Chemical Vapor Deposition)法)，在透明绝缘基片1上形成例如由膜厚1000[](100[nm])的氧化硅(SiO2)构成的基底保护膜3。这个基底保护膜3是为了防止从透明绝缘基片1扩散析出重金属等的杂质而设置的。
在本例中，在压力(真空度)150[Pa]、基片温度350[℃]时，作为原料气体，以200[sccm](standard cubic centimeter per minute(标准立方厘米/分)，即，在换算到标准状态时200[cc/min](200[cm3/min])导入SiH4、以3000[sccm]导入N2O和以100[sccm]导入He，使RF(Radio Frequency(射频)电源的输出为1000[W]进行成膜。
其次，如图3C所示，将形成基底保护膜3的透明绝缘基片1移到半导体成膜部分2a，与基底保护膜3的成膜相连续地，在基底保护膜3上用PECVD法形成例如膜厚500[](50[nm])的非晶硅(a-Si)构成的半导体膜4。
在本例中，在压力50[Pa]、基片温度400[℃]时，作为原料气体，以140[sccm]导入SiH4、以80[sccm]导入Ar，使RF电源的输出为120[W]进行成膜。
其次，通过将形成基底保护膜3和半导体膜4的透明绝缘基片1在500[℃]中保持10[min]，实施脱氢化处理。
其次，如图3D所示，在激光照射部分2c，用准分子激光扫描地照射由非晶硅构成的半导体膜4，通过多晶化形成由多晶硅(p-Si)构成的半导体膜5。
在本例中，准分子激光的能量密度例如为400[mJ/cm2]，使扫描重叠率为激光束宽度的90[％]。
其次，如图3E所示，在绝缘体成膜部分2b中，在由多晶硅构成的半导体膜5上，用PECVD法，形成例如由膜厚200[](20[nm])的氧化硅构成的第1栅极氧化膜(第1绝缘膜)6。
在本例中，在压力110[Pa]、基片温度380[℃]时，作为原料气体，以180[sccm]导入TEOS、以3500[sccm]导入O2、以100[sccm]导入He，使RF电源的输出为1000[W]进行成膜。
其次，实施半导体膜5和第1栅极氧化膜6的岛形成工序。
即，从TFT制造装置2取出形成半导体膜5和第1栅极氧化膜6的透明绝缘基片1，在第1栅极氧化膜6的表面形成所定的掩模图案的抗蚀剂掩膜，用光刻技术，通过干刻蚀法对由多晶硅构成的半导体膜5和第1栅极氧化膜6一起进行刻蚀成为岛状图案，如图3F所示，形成岛部分7。
在本例中，当形成岛部分7时，在途中变更多晶硅与氧化硅的选择比(多晶硅的刻蚀速度/氧化硅的刻蚀速度)，将刻蚀条件分成2个阶段进行刻蚀。
即，当刻蚀第1栅极氧化膜6时，对于从由多晶硅构成的半导体膜5的表面到约400[](40[nm])的深度区域的刻蚀，例如将上述选择比取为1，对于从半导体膜5的表面到比约400[](40[nm])更深的区域的刻蚀，例如将上述选择比取为20。
当在这个岛形成工序中进行从开始刻蚀到停止刻蚀期间的大半部分的刻蚀，即，第1栅极氧化膜6的刻蚀与从由多晶硅构成的半导体膜5的表面到约400[](40[nm])的深度区域的刻蚀时的选择比是将一面能够迅速地刻蚀氧化硅和多晶硅，一面为了抑制已有技术中所述的伸出部分的形成作为刻蚀条件而设定的。
又，当进行在变更这个岛形成工序中的选择比后到停止刻蚀的制成保留部分的刻蚀，即，从半导体膜5的表面到比约400[](40[nm])更深的区域的刻蚀时的选择比是将为了只刻蚀多晶硅，抑制基底保护膜3的氧化硅的刻蚀，避免发生如已有技术中所述的例如侧蚀作为刻蚀条件而设定的。
因此，与已有技术比较能够抑制伸出部分的形成，但是可以看到微小的突出。即，如图3F所示，第1栅极氧化膜6的侧端面和半导体膜5的侧端面不齐，第1栅极氧化膜6的端部从半导体膜5的侧端面的位置突出约2[μm]形成屋檐状的伸出部分8。在此后立即实施的清洗与伸出部分除去工序中与清洗同时能够除去这个伸出部分8。
其次，用旋转清洗装置9实施清洗与伸出部分除去工序。旋转清洗装置9，如图6所示，具有真空吸附形成岛部分7的透明绝缘基片10的基片卡盘9a、用于围绕旋转轴旋转驱动基片卡盘9a的AC伺服马达9b和用于滴下清洗液的配合器部分9c。
通过这个旋转清洗装置9，用氢氟酸(HF)水溶液作为清洗液旋转清洗形成岛部分7的透明绝缘基片10，除去尘埃，同时除去伸出部分8。这里，将清洗条件，即，氢氟酸水溶液的浓度、滴下时间和透明绝缘基片的旋转数(旋转速度)设定在最佳条件上。
例如，一面从形成半导体膜5和第1栅极氧化膜6的透明绝缘基片1的上方在30[sec]的时间内滴下浓度为1[％]的氢氟酸水溶液，一面以200[rpm]的旋转数旋转透明绝缘基片1，进行旋转清洗。
如果，当在氢氟酸水溶液的浓度、滴下时间和透明绝缘基片的旋转数中，只变更滴下时间到40[sec]时，能够完全除去第1栅极氧化膜6。又，当只变更氢氟酸水溶液的浓度到3[％]时也能够完全除去第1栅极氧化膜6。
又，例如在氢氟酸水溶液的浓度和滴下时间相同的状态中，将透明绝缘基片1的旋转数降到比200[rpm]低时，作为清洗液的氢氟酸水溶液常常滞留在透明绝缘基片1上，虽然增加了第1栅极氧化膜6的刻蚀速率，但是使除尘效果降低了。
反之，当增大旋转速度时，虽然提高了除尘效果，但是使刻蚀速率降低，并且，排出到透明绝缘基片1外的清洗液返跳回到装置内壁9d，与尘埃一起再次回来附着在透明绝缘基片1上。进一步，因此，在透明绝缘基片1的周围边缘部分，使刻蚀速率提高，但是损害了基片内的刻蚀均匀性。
这样，通过选择最佳的清洗条件，如图3G所示，除去伸出部分8，第1栅极氧化膜6的端面从半导体膜5的侧端面向中心部后退约3[μm]。
又，根据成膜时的第1栅极氧化膜6的膜厚和上述清洗条件，第1栅极氧化膜6，至少，为了在以后实施的工序中形成的栅极12的直接下面的区域，即，作为半导体膜5的沟道起作用的区域的直接上面的区域中，保留所定厚度(在本例中约为30[](3[μm]))而进行刻蚀。
其次，如图4A所示，在形成半导体膜5和第1栅极氧化膜6的透明绝缘基片1上，用PECVD法，形成例如膜厚600[](60[μm]))的第2栅极氧化膜(第2绝缘膜)11。因此，由多晶硅构成的半导体膜5侧面部分也与表面部分相同被氧化硅膜所覆盖，能够确实地保持电绝缘性。
其次，从第2栅极氧化膜11的上方用溅射法等形成由钽等构成的导电膜后，用光刻技术形成图案，如图4B所示，在第2栅极氧化膜11上形成栅极12。
其次，将栅极12用作掩模，将磷离子等的杂质离子导入由多晶硅构成的半导体膜5，如图4C所示，形成源极/漏极区域13。
其次，如图4D所示，用PECVD法，形成由氧化硅构成的层间绝缘膜14。
其次，如图4E所示，形成接触孔后，形成与源极/漏极区域13连接的源极/漏极15。
这样一来，得到形成多个顶层栅极型的TFT16的透明绝缘基片1。这些TFT16例如可以用作透过型液晶显示装置的有源矩阵中的开关元件和驱动电路的一部分。当将TFT15用作开关元件时，它的栅极11与扫描线连接，一方的源极/漏极14与信号线连接。
又，在形成上述TFT16的透明绝缘基片1上，测定载流子的迁移率，能够得到平均值为320[cm2/Vs]那样良好的结果。又，当为了对迁移率在透明绝缘基片1内的零散小(均匀性)进行评介，计算标准偏差/平均值时，能够得到5[％]以下的结果。又，成品率达到99[％]以上。
这样，如果根据本例的构成，则因为在清洗与伸出部分除去工序中，用旋转清洗装置9，能够确实地除去在岛形成工序中形成的伸出部分8，所以能够提高成品率。
而且，因为对半导体膜4和也具有保护该半导体膜4的功能的第1栅极氧化膜6一起进行刻蚀形成岛部分，能够形成清洁的多晶硅和氧化硅的界面，所以能够达到高载流子迁移率化和迁移率的高度均匀化。
又，因为从在透明绝缘基片1上形成基底保护膜3的工序到在形成由多晶硅构成的半导体膜4的透明绝缘基片1上形成第1栅极氧化膜6的工序，是在TFT制造装置2内使透明绝缘基片1不与外部气体接触地实施的，所以特别能够清洁地保持多晶硅和氧化硅的界面。
又，因为在清洗与伸出部分除去工序中，能够与清洗同时除去伸出部分8，所以不需要在只为了除去伸出部分8的特别工序上花费多余的时间。
因此，能够缩短制造TFT所需的时间。
◇第2实施例
图7 A～图7F是用于说明作为本发明的第2实施例的TFT制造方法的工序图。
本例与上述第1实施例很大不同之处是与在TFT制造装置内不在外部气体中进行到透明绝缘基片上的成膜和激光照射相对，在各个装置内进行到透明绝缘基片上的成膜和激光照射这一点，和在清洗与伸出部分除去工序中代替旋转清洗而只在氢氟酸溶液中浸渍形成岛部分的透明绝缘基片这一点上。
因为除此之外的构成与上述第1实施例的构成大致相同，所以简略对它们的说明。
在本例中，分别通过用减压化学气相成长法(以下，称为LPCVD(LowPressure Chemical Vapor Deposition)法)的LPCVD装置，在透明绝缘基片上形成基底保护膜3和半导体膜，通过用PECVD法的PECVD装置，在形成岛部分的透明绝缘基片上形成第1栅极氧化膜。又，用专用的激光照射装置对用于形成由多晶硅构成的半导体膜的由非晶硅构成的半导体膜进行激光照射。
在本例的TFT制造方法中，首先，如图7A图所示，准备好通过超声波清洗等清洗干净的例如玻璃制的透明绝缘基片(例如，克宁古夏邦股份有限公制造的#1737等)21。
其次，在LPCVD装置中，用LPCVD法在透明绝缘基片21上形成由例如膜厚1500[](150[nm])的氧化硅构成的基底保护膜22。
其次，在基底保护膜22上，用LPCVD法形成由例如膜厚500[](50[nm])的非晶硅构成的半导体膜。
在本例中，当压力10[Pa]、基片温度450[℃]时，作为原料气体，以200[sccm]导入Si2H6导进行成膜。
其次，在激光照射装置中，用准分子激光扫描地照射由非晶硅构成的半导体膜，通过多晶化形成由多晶硅构成的半导体膜23。
在本例中，准分子激光的能量密度例如为410[mJ/cm2]，使扫描重叠率为激光束宽度的90[％]。
其次，从激光照射装置取出形成半导体膜23的透明绝缘基片21，进行RCA清洗处理和HF清洗处理。即，用NH4OH溶液、H2O2溶液和H2O的所定混合比的混合液，或者HCl溶液、H2O2溶液和H2O的所定混合比的混合液，作为清洗液，例如在75～85[℃]，10～20[min]内进行清洗，此后，用氢氟酸(HF)水溶液作为清洗液进行清洗。
其次，在上述清洗处理后10[min]以内，在PECVD装置中，在由多晶硅构成的半导体膜23上，用PECVD法，形成例如由膜厚100[](10[nm])的氧化硅构成的第1栅极氧化膜24。
其次，在第1栅极氧化膜24的表面上形成所定掩模图案的抗蚀剂掩模，用光刻技术，对由多晶硅构成的半导体膜23和第1栅极氧化膜24一起进行刻蚀成为岛状图案，如图7B所示，形成岛部分25。
在本例中，当形成岛部分25时，在途中变更多晶硅与氧化硅的选择比
(多晶硅的刻蚀速度/氧化硅的刻蚀速度)，将刻蚀条件分成2个阶段进行刻蚀。
即，当刻蚀第1栅极氧化膜24时，对于从由多晶硅构成的半导体膜23的表面到约400[](40[nm])的深度区域的刻蚀，例如将上述选择比取为1，对于从半导体膜23的表面到比约400[](40[nm])更深的区域的刻蚀，例如将上述选择比取为20。
在本例中，如图7B所示，第1栅极氧化膜24的侧端面和半导体膜23的侧端面不齐，第1栅极氧化膜24的端部从半导体膜23的侧端面突出约1[μm]形成伸出部分26。
其次，在形成岛部分25的透明绝缘基片21上，进行RCA清洗处理后，在浓度0.5[％]的氢氟酸溶液中浸渍10[sec]进行清洗，除去尘埃同时除去伸出部分26。
因此，如图7C所示，除去伸出部分26，第1栅极氧化膜24的侧端面从半导体膜23的侧端面向中心部后退约0.5[μm]。
又，第1栅极氧化膜24，至少，为了在以后实施的工序中形成的栅极28的直接下面的区域，即，作为半导体膜23的沟道起作用的区域的直接上面的区域中，保留所定厚度(在本例中约为50[](5[μm]))而进行刻蚀。
其次，如图7D所示，在形成半导体膜23和第1栅极氧化膜24的透明绝缘基片21上，用PECVD法，形成第2栅极氧化膜27。其次，从第2栅极氧化膜27上方用溅射法等形成由钽等构成的导电膜后，用光刻技术形成图案，如图7E所示，在第2栅极氧化膜27上形成栅极28。
其次，将栅极28用作掩模，将磷离子等的杂质离子导入由多晶硅构成的半导体膜23，如图7E所示，形成源极/漏极区域29。
其次，如图7F所示，用PECVD法，形成由氧化硅构成的层间绝缘膜31。
其次，形成接触孔后，形成与源极/漏极区域29连接的源极/漏极23。
对于形成上述TFT的透明绝缘基片21，测定载流子迁移率，能够得到平均值为290[cm2/Vs]那样良好的结果。又，当为了对载流子迁移率在透明绝缘基片21内的零散小(均匀性)进行评介，计算标准偏差/平均值时，能够得到5[％]以下的结果。又，成品率达到99[％]以上。
如果根据本例的构成，则能够得到与上述第1实施例大致相同的效果。
此外，因为代替可以在同一个装置中进行到透明绝缘基片的成膜和激光照射的TFT制造装置，用各个装置，进行成膜和激光照射，所以能够廉价地构成制造装置。
以上，我们参照附图详细述说了本发明的实施例，但是具体的构成不限于这些实施例，在不脱离本发明的要旨的范围内的设计变更等也包含在本发明中。
例如，在上述实施例中，我们述说了用本发明的TFT作为液晶显示装置的开关元件等的情形，但是不限于液晶显示装置，也可以应用于有机EL显示装置等。
又，在上述第1实施例中，作为优先实施例，我们述说了一面在30[sec]的时间内滴下浓度为1[％]的氢氟酸水溶液，一面以200[rpm]的旋转数旋转透明绝缘基片1，进行旋转清洗的情形，但是作为清洗条件，不限于此，例如，也可以在60[sec]的时间内滴下浓度为0.01[％]的氢氟酸水溶液，也可以在1[sec]的时间内滴下浓度为10[％]的氢氟酸水溶液，可以进行适当的变更。即便这样做，也能够除去伸出部分8，提高成品率。
又，旋转数也与氢氟酸水溶液的浓度和滴下时间一样，不限于200[rpm]，例如，也可以在百分之数10的范围内变更，也可以将浓度和滴下时间组合起来进行适当地变更。
又，与第1栅极氧化膜6的膜厚等相应地设定清洗条件。
又，我们述说了用氢氟酸水溶液作为清洗液的情形，但是，例如，也可以用NH4F作为缓冲液的缓冲氢氟酸水溶液。
又，即便关于刻蚀条件、成膜条件，也不限于上述情形，例如，当刻蚀第1栅极氧化膜6和从由多晶硅构成的半导体膜5的表面到约400[](40[nm])的深度区域的刻蚀时的选择比，不限于分别取为1，20，也可以进行适当地变更，与第1栅极氧化膜6和半导体膜5的膜厚等相应地进行设定。
又，在上述第2实施例中，作为优先实施例，我们述说了在浓度为0.5[％]的氢氟酸水溶液中浸渍10[sec]的情形，但是即便关于氢氟酸水溶液的浓度和浸渍时间，也可以进行适当地变更，与第1栅极氧化膜6的膜厚等相应地进行最佳设定。例如，也可以在浓度为0.01[％]的氢氟酸水溶液中浸渍60[sec]，也可以在浓度为10[％]的氢氟酸水溶液中浸渍1[sec]。
又，在上述实施例中，代替氧化硅，例如也可以通过堆积氮化硅形成第1和第2栅极绝缘膜。
又，代替钽，也可以用Al、铬、钼等金属构成栅极。
又，代替多晶硅，也可以用非晶硅形成半导体膜，这时也能够确实地除去伸出部分。
如以上说明的那样，如果根据本发明的构成，则因为能够确实地除去在岛形成工序中形成的伸出部分，所以能够提高成品率。
而且，因为能够形成清洁的多晶硅与氧化硅的界面，所以能够达到高载流子迁移率化和迁移率的高度均匀化。
又，至少，通过在从退火工序开始时到上述第1绝缘膜形成工序结束时的时间内，在与外部气体隔离的状态中进行处理，特别能够清洁地保持多晶半导体膜和氧化硅膜的界面。
又，用于通过在清洗工序中同时除去伸出部分，当然不需要在用于只除去伸出部分的特别工序中花费多余的时间。因此，能够缩短制造TFT所需的时间。
Claims (14)
1、薄膜晶体管制造方法，包含在基片上形成的半导体膜上形成第1绝缘膜的第1绝缘膜形成工序、使上述半导体膜和上述第1绝缘膜成为岛状图案形成岛的岛形成工序、在上述岛上形成第2绝缘膜的第2绝缘膜形成工序、和在上述的第2绝缘膜上形成栅极的栅极形成工序，其特征在于：
该方法包含在实施了上述岛形成工序后，除去构成上述岛的上述第1绝缘膜的侧端部分在上述半导体膜的侧端部分上方屋檐状地形成的伸出部分的伸出部分除去工序，在上述伸出部分除去工序中，用浓度为0.01％以上10％以下的氢氟酸水溶液作为上述化学清洗液，在1秒以上60秒以下的时间中清洗形成了上述岛的上述基片，除去上述伸出部分，在实施了该伸出部分除去工序后，实施上述第2绝缘膜形成工序。
2、权利要求1中所述的薄膜晶体管制造方法，其特征是：在上述伸出部分除去工序中，在上述第1绝缘膜中，至少，保留在上述栅极形成工序中形成上述栅极的区域下方的对应区域。
3、薄膜晶体管制造方法，包含在基片上形成的半导体膜上形成第1绝缘膜的第1绝缘膜形成工序、使上述半导体膜和上述第1绝缘膜成为岛状图案形成岛的岛形成工序、清洗形成上述岛的上述基片的清洗工序、在上述岛上形成第2绝缘膜的第2绝缘膜形成工序、和在上述的第2绝缘膜上形成栅极的栅极形成工序，其特征是：
在清洗工序中，在清洗处理同时，除去构成上述岛的上述第1绝缘膜的侧端部分在上述半导体膜的侧端部分上方屋檐状地形成的伸出部分，在上述清洗工序中，用浓度为0.01％以上10％以下的氢氟酸水溶液作为上述化学清洗液，在1秒以上60秒以下的时间中清洗形成了上述岛的上述基片，除去上述伸出部分。
4、权利要求3中所述的薄膜晶体管制造方法，其特征是：在上述清洗工序中，在上述第1绝缘膜中，至少，保留在成为上述栅极形成工序中形成上述栅极的区域下方的对应区域。
5、权利要求1中所述的薄膜晶体管制造方法，其特征是：上述半导体膜是由多晶半导体构成的。
6、权利要求5中所述的薄膜晶体管制造方法，其特征是：它包含由在上述基片上形成由非单晶半导体构成的半导体膜的非单晶半导体膜形成工序、和通过实施退火处理，使由上述非单晶半导体构成的半导体膜结晶化形成由多晶半导体构成的上述半导体膜的退火工序组成的半导体膜形成工序。
7、权利要求6中所述的薄膜晶体管制造方法，其特征是：上述非单晶半导体是非晶质半导体。
8、权利要求6中所述的薄膜晶体管制造方法，其特征是：在上述退火工序中，通过用激光照射由上述非单晶半导体构成的半导体膜，形成由多晶半导体构成的上述半导体膜。
9、权利要求6中所述的薄膜晶体管制造方法，其特征是：在从上述退火工序开始时到上述第1绝缘膜形成工序结束时的时间内的处理是在与外部气体隔离的状态中进行。
10、权利要求3中所述的薄膜晶体管制造方法，其特征是：上述半导体膜是由多晶半导体构成的。
11、权利要求10中所述的薄膜晶体管制造方法，其特征是：它包含由在上述基片上形成由非单晶半导体构成的半导体膜的非单晶半导体膜形成工序、和通过实施退火处理，使由上述非单晶半导体构成的半导体膜结晶化形成由多晶半导体构成的上述半导体膜的退火工序组成的半导体膜形成工序。
12、权利要求11中所述的薄膜晶体管制造方法，其特征是：上述非单晶半导体是非晶质半导体。
13、权利要求11中所述的薄膜晶体管制造方法，其特征是：在上述退火工序中，通过用激光照射由上述非单晶半导体构成的半导体膜，形成由多晶半导体构成的上述半导体膜。
14、权利要求11中所述的薄膜晶体管制造方法，其特征是：在从上述退火工序开始时到上述第1绝缘膜形成工序结束时的时间内的处理是在与外部气体隔离的状态中进行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP146918/2002 | 2002-05-21 | ||
| JP2002146918A JP4243455B2 (ja) | 2002-05-21 | 2002-05-21 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1461048A CN1461048A (zh) | 2003-12-10 |
| CN1212654C true CN1212654C (zh) | 2005-07-27 |
Family
ID=29705749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031378196A Expired - Fee Related CN1212654C (zh) | 2002-05-21 | 2003-05-21 | 薄膜晶体管的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7011996B2 (zh) |
| JP (1) | JP4243455B2 (zh) |
| KR (1) | KR100552219B1 (zh) |
| CN (1) | CN1212654C (zh) |
| TW (1) | TWI239104B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611886B1 (ko) * | 2004-06-25 | 2006-08-11 | 삼성에스디아이 주식회사 | 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치 |
| KR100635567B1 (ko) * | 2004-06-29 | 2006-10-17 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| US7135346B2 (en) * | 2004-07-29 | 2006-11-14 | International Business Machines Corporation | Structure for monitoring semiconductor polysilicon gate profile |
| US20060088962A1 (en) * | 2004-10-22 | 2006-04-27 | Herman Gregory S | Method of forming a solution processed transistor having a multilayer dielectric |
| US7374984B2 (en) * | 2004-10-29 | 2008-05-20 | Randy Hoffman | Method of forming a thin film component |
| JP4513564B2 (ja) * | 2004-12-28 | 2010-07-28 | 富士電機システムズ株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
| US7768080B2 (en) * | 2007-07-30 | 2010-08-03 | Hewlett-Packard Development Company, L.P. | Multilayer dielectric |
| JP5499525B2 (ja) * | 2009-06-15 | 2014-05-21 | 大日本印刷株式会社 | 半導体装置の製造方法及び表示装置 |
| KR101880721B1 (ko) * | 2011-06-21 | 2018-07-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치 |
| TWI419336B (zh) * | 2011-08-26 | 2013-12-11 | Au Optronics Corp | 半導體元件及其製作方法 |
| KR102492394B1 (ko) * | 2017-04-28 | 2023-01-27 | 도쿄엘렉트론가부시키가이샤 | 도포 처리 장치, 도포 처리 방법 및 광학막 형성 장치 |
| JP7398969B2 (ja) | 2019-03-01 | 2023-12-15 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置および記憶媒体 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2566583B1 (fr) * | 1984-06-22 | 1986-09-19 | Thomson Csf | Procede de fabrication d'au moins un transistor a effet de champ en couche mince, et transistor obtenu par ce procede |
| DE69115118T2 (de) * | 1990-05-17 | 1996-05-30 | Sharp Kk | Verfahren zum Herstellen eines Dünnfilm-Transistors. |
| US5039621A (en) * | 1990-06-08 | 1991-08-13 | Texas Instruments Incorporated | Semiconductor over insulator mesa and method of forming the same |
| JP3019885B2 (ja) * | 1991-11-25 | 2000-03-13 | カシオ計算機株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| JPH06132303A (ja) * | 1991-11-29 | 1994-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| JPH0964364A (ja) * | 1995-08-28 | 1997-03-07 | Sharp Corp | 半導体装置の製造方法 |
| US6444507B1 (en) * | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| US6673126B2 (en) * | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
| KR100430950B1 (ko) | 1998-09-01 | 2004-06-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 및 그 제조방법 |
| JP5020428B2 (ja) * | 1999-08-30 | 2012-09-05 | 三星電子株式会社 | トップゲート形ポリシリコン薄膜トランジスター製造方法 |
| US6737302B2 (en) * | 2001-10-31 | 2004-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for field-effect transistor |
-
2002
- 2002-05-21 JP JP2002146918A patent/JP4243455B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-20 KR KR1020030031832A patent/KR100552219B1/ko not_active IP Right Cessation
- 2003-05-21 CN CNB031378196A patent/CN1212654C/zh not_active Expired - Fee Related
- 2003-05-21 TW TW092113703A patent/TWI239104B/zh not_active IP Right Cessation
- 2003-05-22 US US10/444,288 patent/US7011996B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100552219B1 (ko) | 2006-02-14 |
| JP2003338506A (ja) | 2003-11-28 |
| US7011996B2 (en) | 2006-03-14 |
| TWI239104B (en) | 2005-09-01 |
| JP4243455B2 (ja) | 2009-03-25 |
| KR20030091690A (ko) | 2003-12-03 |
| US20040005743A1 (en) | 2004-01-08 |
| TW200408135A (en) | 2004-05-16 |
| CN1461048A (zh) | 2003-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1160759C (zh) | 半导体器件及其制造方法 | |
| CN100342551C (zh) | 半导体装置和制造半导体装置的方法 | |
| CN1041872C (zh) | 半导体器件及其制造方法 | |
| CN1212654C (zh) | 薄膜晶体管的制造方法 | |
| CN1244162C (zh) | 沟道蚀刻薄膜晶体管 | |
| CN1458694A (zh) | 氮化硅膜、半导体装置及其制造方法 | |
| CN1599523A (zh) | 显示器件及其制造方法 | |
| CN1638030A (zh) | 半导体器件的制造方法 | |
| CN1159072A (zh) | 薄膜晶体管的制造方法 | |
| JP4082459B2 (ja) | 表示装置の製造方法 | |
| CN1523413A (zh) | 显示装置 | |
| CN1913177A (zh) | 薄膜晶体管及其制造方法 | |
| CN1655056A (zh) | 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 | |
| CN1855492A (zh) | 半导体装置及其制造方法 | |
| CN1637548A (zh) | 透射反射型液晶显示器件及其制造方法 | |
| CN1151405C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
| CN1188243A (zh) | 有源矩阵显示器件及其制作方法 | |
| CN1673815A (zh) | 显示装置及其制造方法 | |
| CN1643699A (zh) | 薄膜晶体管、电路装置及液晶显示器 | |
| CN1828850A (zh) | 薄膜晶体管及其制造方法 | |
| JP4907063B2 (ja) | 半導体装置の作製方法 | |
| CN1770406A (zh) | 半导体装置的制造方法 | |
| CN1309090C (zh) | 具有自行对准轻掺杂漏极结构的薄膜晶体管及其制造方法 | |
| CN1916740A (zh) | 薄膜晶体管与画素结构的制造方法 | |
| CN1670915A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Owner name: NIPPON ELECTRIC CO., LTD. Free format text: FORMER OWNER: NEC LIQUID CRYSTAL TECHNOLOGY CO., LTD. Effective date: 20100420 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN COUNTY TO: TOKYO, JAPAN |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100420 Address after: Tokyo, Japan Patentee after: NEC Corp. Address before: Kanagawa, Japan Co-patentee before: NEC Corp. Patentee before: NEC LCD Technologies, Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: GETENA FUND CO., LTD. Free format text: FORMER OWNER: NEC CORP. Effective date: 20110804 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20110804 Address after: Delaware, USA Patentee after: Nippon Electric Co. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050727 Termination date: 20130521 |