CN1241285A - 制造多个电子器件的方法 - Google Patents

制造多个电子器件的方法 Download PDF

Info

Publication number
CN1241285A
CN1241285A CN98801419A CN98801419A CN1241285A CN 1241285 A CN1241285 A CN 1241285A CN 98801419 A CN98801419 A CN 98801419A CN 98801419 A CN98801419 A CN 98801419A CN 1241285 A CN1241285 A CN 1241285A
Authority
CN
China
Prior art keywords
elongated segment
layer
groove
substrate
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98801419A
Other languages
English (en)
Other versions
CN1179381C (zh
Inventor
A·J·M·内利森
E·C·E·范格伦斯文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1241285A publication Critical patent/CN1241285A/zh
Application granted granted Critical
Publication of CN1179381C publication Critical patent/CN1179381C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Abstract

一种制造具有薄膜的可表面安装的多个电子器件(23)的方法,包括下列连续步骤:a)提供一个基本上为平面的陶瓷衬底(1),该衬底具有相互平行的一个第一主表面(1a)和一个第二主表面(1b),该衬底(1)包括一组从第一主表面(1a)贯穿至第二主表面(1b)的相互平行的槽(3),这些槽(3)将衬底(1)细分成若干细长段(5),这些细长段(5)沿与槽(3)平行的方向延伸并位于其连续的槽对之间,每个细长段(5)均有两个沿相邻槽(3)之边缘延伸的相对的壁(7a,7b),每个细长段的第一主表面(1a)和第二主表面(1b)中的至少一个上面覆有一电极结构薄膜(9);b)借助于一种三维石印技术设置电触头(21),该电触头沿每个细长段(5)的两壁(7a,7b)延伸,进而与每条细长段(5)上的电极结构(9)实现电接触。c)沿一组大体上与各细长段(5)的壁(7a,7b)垂直的分割线(25)将这些细长段(5)分割成单个的块状元件(23)。本方法适用于制造多种类型的元件(23),如薄膜电阻器、熔断器、电容器和感应器,还可制造无源网络,如RC和LCR网络等。

Description

制造多个电子器件的方法
本发明涉及一种制造具有薄膜的可表面安装的多个电子器件的方法。这些电子器件包括：电阻器、电容器、感应器和熔断器，还包括无源网络，如RC和LCR网络等。
美国专利US 4,453,199中公开的一种专门用来制造多个具有薄膜的电容器的方法是此类制造方法中的一个例子。上述方法采用一个玻璃片作为衬底。使用掩模技术，并借助于溅射或蒸发等工艺，将非连续的薄膜状电极结构的正交阵列设置在玻璃片的主表面上。每个这种电极结构都包括一个底电极层和一个顶电极层，两者通过中间的绝缘层隔开，这两个电极层错开一定的偏移量从而使它们只有部分重叠在一起。覆上电极结构后，将玻璃片切成小条，每一条上都有一个电极结构的线性阵列。再按如下方法切割每一条，即：使底电极层都终止于该条的第一长边，而不终止于与其相对的第二长边；相反使顶电极层都终止于该条的第二长边，而不终止于与其相对的第一长边。然后使用如溅射涂膜等技术在每个条上沿其第一长边和第二长边方向设置电触头。一旦形成了上述触头之后，即可将该条切成单个的块状元件，每个这样的块状元件都包括一个电极结构和两个电触头。
上述方法有一个严重的缺点，即必须在设置电触头之前将玻璃片切成小条。这是不符合需要的，因为这意味着制造过程不能在玻璃片的层次上(为效率最高且最经济的批量生产情况)完成，而必须在相对逐个片的基础上利用原始衬底片的子片来完成(更加费时且因而成本高)。
本发明的一个目的是减轻这种缺点的影响。具体而言，本发明的一个目的是提供一种经济高效的制造多个电子器件的方法。更具体的讲，本发明的一个目的是提供一种元件制造方法，该方法可在玻璃片的层次上、即在衬底被切割之前完成整个元件的制造。
根据本发明，上述的和其它的目的是通过如下方法实现的，该方法如在本文开头段中所述，其特征在于它包括下列连续的步骤：
a)提供一个基本上呈平面的陶瓷衬底，该衬底具有互相平行的第一和
  第二主表面，该衬底包含一组互相平行的槽，该槽从第一主表面贯
  穿至第二主表面，该槽起到将衬底细分为若干个细长段的作用，这
  些细长段平行于上述槽并位于连续的槽对之间，每个细长段都有两
  个沿毗邻槽之边缘延伸的相对的壁，在每个细长段的第一和第二主
  表面至少其中之一上覆有一层电极结构的薄膜；
b)借助于石印技术设置电触头，该电触头沿每个细长段的两壁延伸，
  进而与每条细长段上的电极结构实现电接触；
c)沿一组大体上与每个细长段的纵向垂直的线将这些细长段分割成单
  个的块状元件。
本发明的方法使用了一些特殊技术来实现上述目的。具体而言，步骤(a)中的陶瓷衬底在设置电触头之前被细分为条状段(它们彼此仍互相连接)，而该衬底实际上只在设置了电触头之后才切割成松散的块状元件(它们彼此完全分开)。这种细分方法使得可以采用三维石印技术在所有条状段的裸露侧壁上(即在玻璃片层次上)一同设置电触头，无需首先将这些条状段切开使它们彼此不相连(如现有技术中的方法那样)。下面将对这种三维石印方法进行更详细的阐述。
贯穿本文的术语“陶瓷”意欲有一个广阔的范围，因此应解释为包括下列种类的(电绝缘性)材料：
-磨料，如氧化铝、碳化硅和金刚石；
-耐火材料，如硅石、石英、铝硅酸盐、镁砂和锆氧土；
-玻璃质材料，如玻璃、玻璃陶瓷和搪瓷；
-工程陶瓷，如金属陶瓷和陶瓷复合材料结合各种其它的氧化物、碳
 化物和氮化物。特别地，术语“玻璃”包括各种各样的具体类型的玻璃，如钠玻璃、硼硅玻璃、燧石玻璃、石英玻璃等。
本发明的方法中的步骤(a)可以通过不同的方式实现。一方面，可以在陶瓷片上覆上电极结构之前制成槽。另一方面可以在制成槽之前将电极结构覆在陶瓷片上。
本发明方法的一个特殊实施方案的特征在于：步骤(a)中的槽是通过对一块连续的陶瓷片(其上覆有或未覆电极结构)进行局部喷砂清理(powder-blasting)而形成的。这一过程可以通过一些方法实现，如制造一个包含与待形成的槽形状相符合的开口的掩模，然后通过这些开口对陶瓷片进行喷砂清理，直至形成穿透该陶瓷片的槽为止。这时使用的掩模可以是例如一种可取下的栅格，该栅格安放在陶瓷片上，或可以是一个石印掩模，该掩模是通过对一层可固化的抗蚀剂进行层压、曝光和显影而制成在陶瓷片表面上的。
前段所述及的实施方案的替代方案的特征在于步骤(a)中的槽通过如下方法形成：
-在一块连续的陶瓷片(其上覆有或未覆电极结构)的宽度方向上
 连接至少一个刚性的支撑条；
-在陶瓷片上切割出槽，使槽穿入但并不穿透支撑条。切割操作可以使用如钢丝锯或激光束等来完成。在这个实施方案中，陶瓷片通过刚性支撑条来保持整体性，该支撑条可以由如金属或陶瓷等材料制成。
本发明的方法适用于制造不同类型的元件。如：(i)在一个特殊的实施方案中，步骤(a)中的电极结构是由一层导电材料的薄膜构成，该薄膜在每个细长段的两壁间延伸；所得的元件就可以用作一个薄膜电阻器或熔断器；(ii)一个替代实施方案，其特征在于步骤(a)中的电极结构依次包括：
-一个导电材料的底层，该底层延伸至每个细长段的第一壁，而并
 未延伸至第二壁；
-一个绝缘材料层，它覆盖在底层上面；
-一个导电材料的表层，该表层延伸至每个细长段的第二壁，而并
 未延伸至第一壁。此时，所得的元件可以用作一个薄膜电容器。如果需要，可以制出这种设计的一个变型，其中几层绝缘材料以下述方式堆叠在一起：将各交替层延伸到每个细长段的交替的壁上；按这种方式可以制成一个多层电容器。(iii)另一个实施方案，其特征在于每个元件均为一个串连的电容器对，且步骤(a)中的电极结构包括：
-一个导电材料的底层；
-一个绝缘材料的中间层；
-一个导电材料的表层，上述各层中的每一个层均大致覆盖每个细长段的整个表面。(iv)另一个实施方案，其特征在于每个元件均为一个感应器，且步骤(a)中的电极结构包括：
-一个导电材料的底层，该层具有沿各细长段纵向设置的单元的线性
 阵列形式，每个单元均包含一个窄条，该窄条卷成螺旋线的形状，
 该窄条的第一端延伸至细长段的第一壁，其第二端位于螺旋线的中
 央；
-一个绝缘材料的中间层，该层设有一个通路连接部以连至底层中窄
 条的第二端；
-一个导电材料的表层，该层具有沿各细长段纵向设置并与底层的单
 元相配准的单元的线性阵列形式，其上的每个单元均包含一个窄
 条，该窄条从中间层的通路连接部延伸到细长段的第二壁。
前述的实施方案(ii)可以借助于如国际专利申请WO-A96/30916(PHN15.692)中描述的方法来实现。该方法的基础是，如果一束平行的材料沉积束以下述方式导向衬底，即束流与衬底法线形成了一个锐角并与衬底上的细长段的长边垂直，那样每个细长段体均会“顺着”沉积束流方向在细长段壁上投下一个“阴影”；没有材料会沉积到该阴影部分中；例如，如果束流被导向每个细长段的第一壁，那么每个细长段的第二壁上将不会有材料沉积。
步骤(b)中所指的(三维)石印技术通常涉及一个如下步骤中所述的过程：I.  向步骤(a)中所得的衬底上涂覆可固化的光致抗蚀剂；II. 有选择地对光致抗蚀剂的局部区域进行固化，这种固化是通过用光
化辐射从多于一个侧面对衬底进行照射而施行的，该照射穿过一个
掩模；III.使用合适的显影剂有选择地将抗蚀剂的某些部分溶解；IV. 在细长段上所有未涂覆抗蚀剂的部分均涂覆上一层相对较厚的金属
涂层(例如，采用一种化学镀或电镀的方法)；V.使用合适的涂层消除剂将抗蚀剂的剩余部分除去。对上述方法有如下几点说明：-在步骤II中提到的照射可通过多种方法实现。例如：
-在一个特殊的实施方案中，对细长段的壁和第一主表面的照射
是通过以与衬底的法线成一个锐角的方向对衬底进行照射而实现
的，而对第二主表面的照射是通过在远离反射源的衬底侧面上安放
一个反射表面(镜)，并使用该反射表面将辐射线导向该第二主表
面；
-或者，也可以直接从两侧对衬底进行照射；这样对第二主表面
的照射可以在不使用反射表面的情况下得以实现；-在步骤I中使用的可固化的光致抗蚀剂可以是一种负光致抗蚀剂或正光致抗蚀剂。如果是正光致抗蚀剂，则在步骤III中将抗蚀剂受到照射(暴光)的部分除去。反之，如果是负光致抗蚀剂，则在步骤III中将抗蚀剂未受照射(未暴光)的部分除去；-由于步骤(a)中所得的衬底具有相对复杂的形状，进行步骤I的一个特别有利的方法是采用电泳沉积。那样，在进行步骤I之前必须使衬底具备一个金属化的表面。根据需要，这一要求也可以通过采用溅射涂膜的方法向(裸露的陶瓷)衬底上涂覆一薄层金属来实现/补充。
考虑到电触头的定位和数目较多，在步骤(b)中可以形成多种多样的方案。例如：
A)在步骤(b)中制成的电触头定位成可以正好彼此相对地位于每
个细长段的相对的壁上，从而使电触头位于直的对中轴线上、大
体上沿与细长段的纵向垂直的方向延伸。如果步骤(c)中的分割
线定位成使得在任何相邻的分割线对之间只有一条对中轴线的位
置，则将使所得的元件具有两个端子，即在块状陶瓷基体的两个
相对侧面的每个面上各有一个端子；
B)如果情形(A)中的分割线定位成使得在任何相邻的分割线对之
间有n条对中轴线(n＞1)，则将使所得的元件具有2n个端子，
即在块状陶瓷基体的两个相对侧面的每个面上各有n个端子；
C)如果在每个细长段其中一个壁上的电触头的间隔与另一个壁上
的电触头的间隔不同，则可以制成具有奇数个端子的元件。例如，
如果在每对相邻的分割线之间、在细长段的第一壁上有两个电触
头，而在另一壁上只有一个电触头，则每个所得的元件将有三个
端子。因而方案(B)和(C)可以制出多端子元件，如无源阵列(RC、LCR、LC网络等)。
本发明方法中的分割步骤(C)可用多种不同的方式实现，这些方式在本领域中是公知的，包括锯切、切割、沿划线切断和激光切割等方式。
根据需要，在本发明方法的任何地方均可以进行任意个补充步骤。例如，主要可以设想：
-在步骤(a)和步骤(b)之间沉积一层电镀籽晶层或粘附增强层；
-在步骤(b)和步骤(c)之间进行去除抗蚀剂的工序或(部分)腐
 蚀操作；
-在步骤(c)所得的元件(的一部分)上沉积一层保护层。
本发明及其附带的优点将通过示例性实施方案并结合附图进行进一步的阐述，即：
图1是一个陶瓷片的透视图，该陶瓷片可用于本发明方法的一个特殊实施方案中；
图2示出图1中的主体在如步骤(a)中所述那样在其上制出槽后的情形；
图3a是图2中的主体在依步骤(a)覆上一侧电极结构后的一部分的剖视图，并示出如步骤(b)中述及的三维石印过程中的步骤II，其中使用的是正抗蚀剂；
图3b基本上与图3a相一致，只是其中使用的是负抗蚀剂；
图4是图3b中主体在根据步骤III除去了光致抗蚀剂中未照射部分后的局部透视图；
图5示出了图4中的主体在根据步骤IV在其上形成接触电极后并根据步骤V除去光致抗蚀剂之受照射部分后的情形；
图6是图5中主体的一个扩展的平面图，该图描绘出沿其切割衬底的多条分割线；
图7是对图6中主体实施步骤(c)所得的一个元件的透视图；
图8是一个连接有刚性支撑条的连续陶瓷片的透视图，该复合结构可用在本发明方法的另外一个实施方案中；
图9示出图8中主体的倒置的正视图，其上现已切出了槽以便如步骤
(a)所述将衬底片细分成纵向的细长段，从而形成对图2中的一种替代方案；
图10是一个覆有电极结构的连续陶瓷片的剖视图；
图11示出在图10中所示主体上使用本发明的方法后所得的电子器件；
图12基本与图5相一致，只是它描绘出电触头的另外一种排列方式。
在各个图中相应的构件用相同的标号标出。
实施方案1
图1-7示出了本发明方法的一个特殊的实施方案。
图1示出一个平陶瓷片1，它具有第一主表面1a和第二主表面1b。该片1是由例如钠玻璃等材料制成，厚度大约为0.5mm；其侧面尺寸大约为350×300mm2。
在图2中片1已经受了有选择的喷砂清理处理。这样制出了一组互相平行的槽3，该槽从第一主表面1a贯穿至第二主表面1b。这些槽3将衬底1细分成平行于槽3并位于连续的槽对之间的细长段5。每个细长段5均有两个相对的壁7a和7b，壁7a和7b沿相邻槽3的边缘延伸。片1通过一组连接桥4来保持其整体性，这些连接桥在其长度方向上以规则的间隔与细长段5相连。在这一特殊方案中，细长段5宽为1.5mm，其在两个连续的连接桥4之间的长度约为25mm。上述喷砂清理过程例如可按如下步骤进行：
-提供一个玻璃片1，例如SCHOTT AF45；
-在片1的表面1a上层叠一层ORDYL BF405(TOKYO OHKA)抗蚀剂；
-依照所需的槽3、连接桥4和细长段5的图案对该抗蚀剂层进行照
 射；
-用例如碳酸钠等对受到照射的薄层进行显影处理，然后进行后烘
 干；
-进行喷砂清理；
-用如乙醇胺等去除抗蚀剂的剩余部分。
图3a和3b示出图2中主体的剖视图。这时每个细长段5上已经设有一层电极结构9(步骤(a))。在这一特殊方案中，结构9依次包括：
-一个导电材料(如1μm的铝)制成的底层9a；
-一个绝缘材料(如0.5μm的Ta2O5或Si3N4)制成的中间层9b；
-一个导电材料(如1μm的铝)制成的表层9c；这几层9a、9b、9c中的每一层均基本上覆盖各细长段5的整个表面。层9a、9c可用溅射沉积的方法进行施加，而层9b可采用化学气相沉积(CVD)等方法进行施加。正如所述，层9c可由一层包含0.1μm厚Ti层和1μm厚Cu层的溅射双层9d来覆盖；该双层9d用以促进电触头的电流增长，即它充当电镀基体(见图5)。
电极结构9已覆盖上了一层光致抗蚀剂11(步骤(b)，步骤I)。可通过将整个衬底1浸入抗蚀剂浴中或在衬底1上喷涂抗蚀剂层11等方法实现这一目的；或者，可用层9d充当电镀基体以电泳沉积一层合适的抗蚀剂。
图3a中的抗蚀剂层11包括一种正光致抗蚀剂。使用从朝向第一主表面1a的未示出光源(未画出)发出的光化照射光束15(如紫外线)照射整个结构1、5、9、11(步骤II)。这些光源定向成使得光束15与表面1a的法线成一个锐角；在这种情形下，光束15也射向侧壁7a和7b。安装了一个反射表面(镜)17以使光束射向主表面1b。入射到该镜17上的光束15被反射成光束15’，该光束15’照射到表面1b上。这样即可获得一种三维的照射效果。照射穿过一个掩模，该掩模包括透明部分13和不透明部分13’，它们互相配合地放置以形成所需的图案。因此，并不是层11的所有部分都受到照射。正如所述，在衬底1的两侧均使用了掩模；但理论上讲，这是不必要的，在上掩模上的合适位置设置不透明部分13’可以省去一个独立的下掩模。
另一方面，图3b中的抗蚀剂层11包括一种负光致抗蚀剂(如，SHIPLEYED 2100，在100V和30℃时进行30秒钟的电泳涂覆，然后进行后烘干，得到一个厚度约为10μm的层11)。同理，使用从未示出的光源发出的有角度的光化辐射光束15(如紫外线)照射整个结构1、5、9、11。但此时光源的定位使得无需使用反射镜17即可使第一主表面1a和第二主表面1b均受到照射。照射穿过一个掩模，该掩模包括透明部分13和不透明部分13’，它们互相配合地放置以形成所需的图案(该图案与图3a中的图案正好相反)。
本实施方案的其余部分将在图3b(负光致抗蚀剂)中方案的基础上进行描述。
图4示出图3b中主体的一部分。在该状态下，图3b中抗蚀剂层11未受到照射的区域已经被溶解掉了(步骤III)，只剩下受到照射的部分；可以用如SHIPLEY 2005等显影剂进行上述溶解。结果在电极结构9的顶上形成了空白区19。使用一种电镀的方法(在籽晶层9d的顶上)可在这些空白区19中形成电触头。
在图5中，前述的电触头21已经形成(步骤IV)。正如所述，这些触头包括一个10μm厚的铜层21a和一个10μm厚的Pb40Sn60层21b。此外，图4所示的受照射的抗蚀剂部分11已使用如丙酮或SHIPLEY 2010等涂层消除剂去除(步骤V)。另外，层9c和9d的暴露区域(即未由触头21覆盖的区域)也已使用下述腐蚀剂去除：
-去除层9d中的Cu：(NH4)2S2O8；
-去除层9d中的Ti：H2O2；
-去除层9a、9b、9c：H3PO4/HAc/HNO3；
图6示出图5中主体的扩展平面图。它示出若干单个块状元件23的一个阵列，这些块状元件可以通过沿分割线25切割衬底1而互相分开。这种切割可以通过锯切、切割或沿线25照射激光束等方法实现。由此得到的每个块状元件23均为一个串联的电容器对，其中：
-壁7a上的层9c为第一(自由)电极(设有触头21)；
-壁7b上的层9c为第二(自由)电极(设有触头21)；
-层9a为公共电极；
-层9b为介电层。
-图7为带有SMD兼容电触头21的最终元件23的透视图。实施方案2
在一个与实施方案1不同的实施方案中，图3中的电极结构9只包含导电层9a，则最终元件23就用作薄膜电阻器或熔断器。该元件23的阻抗有下列因素决定：
-层9a的厚度；
-层9a中材料的电阻率；
-层9a的宽度(在平行于细长段5长度的方向上)；
-层9a(在细长段5相对壁上的触头21之末端边缘之间)的长度。实施方案3
图8和图9示出本发明方法的一个实施方案，并且示出分别对应于图1和图2的替换方案。
图8示出一块连续的平陶瓷片1(其上可能已经覆有或未覆有电极结构)，该片上安装有一个刚性支撑条2。支撑条2沿Y向延伸过片1的宽度。根据需要，也可使更多的这种支撑条在沿X轴向的更多位置上延伸过片1。支撑条2可由铝或玻璃等材料制成。在这个特殊的实施方案中，其端面尺寸为5×5mm2。支撑条2通过一种合适的粘结剂连接到片1的主表面1b上。
图9示出图8中主体的一个倒置的正视图，这时X轴指向图面平面而Y轴则指向右面。按照本发明方法的步骤(a)，在X方向制出若干个槽3，从而将片1细分成一组相互平行的纵向段5。这些槽3是用圆盘锯、钢丝锯或激光束等加工而成的。
槽3延伸穿透片1，但它们只是部分地穿过支撑条2。因此，支撑条2的部分4仍然保持为一个整体，并充当细长段5之间的连接桥，以保证各细长段仍然以平面布置状态相互连接。实施方案4
图10和图11涉及本发明方法的一个特殊的实施方案。
图10中平陶瓷片的一个主表面1a上设有电极结构9。这种结构9包括一个导电底层9a、一个中间介电层9b和一个导电表层9c。层9a和9c由Ni或Al等材料制成，而层9b则由Si3N4、SiO2或Al2O3等材料制成。
层9a和9c采用溅射沉积或蒸发等技术形成。这些层不连续，而是包括一些互相隔离的岛状物，这些岛状物沿垂直于图平面的方向延伸。这些岛状物可用如下方法形成，例如：
-提供连续的各层，然后对其进行有选择的腐蚀，只留下上述岛状物；
-直接通过一个掩模沉积出这些岛状物。覆盖层9b是连续的，并用CVD(化学气相沉积)或氧化MBE技术形成。
还有一个带图案的保护层9e，该层实际上是一个双层结构，包括0.5μm的SiN和10μm的聚酰亚胺；该层9e包括覆盖在岛状物9a上面的一些岛状物。
图10的结构可通过在指定的位置制出槽3的方法改造成步骤(a)中所述的结构，这些槽3向图平面内的方向延伸。这样可以形成一组细长段5，该细长段也向图平面内的方向延伸。然后按照本发明方法的步骤(b)可在这些细长段5的侧壁上设置电触头。
图11示出对图10中结构进行步骤(b)和步骤(c)后所得的结果。图中的元件23是一个串联的电容器对。电触头21是利用实施方案1中所述的工艺制出的。实施方案5
图12基本上与图5相一致，只是电触头21的排列方式不同。在图12中，沿细长段5的壁7a方向上的各电触头21的间距与壁7b上的各电触头21’的间距不同。特别地，采用图中的分割线25可以得到每块分别具有三个端子21、21和21’的块状元件23。

Claims (9)

1.一种制造具有薄膜的可表面安装的多个电子器件的方法，其特征在于该方法包括如下连续步骤：a)提供一个基本上为平面的陶瓷衬底，该衬底具有互相平行的第一和第二主表面，该衬底包含一组互相平行的槽，该槽从第一主表面贯穿至第二主表面，该槽起到将衬底细分为若干个细长段的作用，这些细长段平行于上述槽并位于各连续的槽对之间，每个细长段都有两个沿毗邻槽之边缘延伸的相对的壁，在每个细长段的第一和第二主表面至少其中之一上覆有一层电极结构的薄膜；b)借助于石印技术设置电触头，该电触头沿每个细长段的两壁延伸，进而与每条细长段上的电极结构实现电接触；c)沿一组大体上与每个细长段的纵向垂直的分割线将这些细长段分割成单个的块状元件。
2.权利要求1中的方法，其特征在于步骤(a)中的槽是通过对一块连续的陶瓷片进行局部喷砂清理而形成的。
3.权利要求1中的方法，其特征在于步骤(a)中的槽通过下述步骤形成：
-在一块连续的陶瓷片的宽度方向上连接至少一根刚性支撑条；
-在该陶瓷片上切割出槽，这些槽穿入支撑条但并不将其穿透。
4.权利要求1-3中任一项的方法，其特征在于该元件为电阻器，且步骤(a)中的电极结构只包括一导电材料薄膜，该薄膜在每个细长段的两壁之间延伸。
5.权利要求1-3中任一项的方法，其特征在于该元件为电容器，且步骤(a)中的电极结构依次包括：
-一个导电材料的底层，该底层延伸至每个细长段的第一壁，而并未
 延伸至第二壁；
-一个绝缘材料层，它覆盖在底层上面；
-一个导电材料的表层，该表层延伸至每个细长段的第二壁，而并未
 延伸至第一壁。
6.权利要求1-3中任一项的方法，其特征在于每个元件均为一个串联的电容器对，且步骤(a)中的电极结构包括：
-一个导电材料的底层；
-一个绝缘材料的中间层；
-一个导电材料的表层，上述各层中的每一个层均大致覆盖每个细长段的整个表面。
7.权利要求1-3中任一项的方法，其特征在于每个元件均为一个感应器，且步骤(a)中的电极结构包括：
-一个导电材料的底层，该层具有沿各细长段纵向设置的单元的线性
阵列形式，每个单元均包含一个窄条，该窄条卷成螺旋线的形状，
该窄条的第一端延伸至细长段的第一壁，其第二端位于螺旋线的中
央；
-一个绝缘材料的中间层，该层设有一个通路连接部以连至底层中窄
条的第二端；
-一个导电材料的表层，该层具有沿各细长段的纵向设置并与底层的
单元相配准的单元的线性阵列形式，其上的每个单元均包含一个窄
条，该窄条从中间层的通路连接部延伸到细长段的第二壁。
8.权利要求1-7中任一项的方法，其特征在于步骤(b)是通过包括下述步骤的一种方法实现的：
I.  向步骤(a)中所得的衬底上涂覆可固化的光致抗蚀剂；
II. 有选择地对光致抗蚀剂的局部区域进行固化，这种固化是通
    过用光化辐射从多于一个侧面对衬底进行照射而施行的，该
    照射穿过一个掩模；
III.使用合适的显影剂有选择地将抗蚀剂的某些部分溶解；
IV. 在细长段上所有未涂覆抗蚀剂的部分上均涂覆一层相对较厚
    的金属涂层；
V.  使用合适的涂层消除剂将抗蚀剂的剩余部分除去。
9.前述权利要求中的任一项的方法，其特征在于从步骤(c)所得到的元件具有两个以上的如步骤(b)中所设置的电触头。
CNB98801419XA 1997-08-05 1998-06-11 制造多个电子器件的方法 Expired - Fee Related CN1179381C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97202432.7 1997-08-05
EP97202432 1997-08-05
PCT/IB1998/000916 WO1999008297A2 (en) 1997-08-05 1998-06-11 Method of manufacturing a plurality of electronic components

Publications (2)

Publication Number Publication Date
CN1241285A true CN1241285A (zh) 2000-01-12
CN1179381C CN1179381C (zh) 2004-12-08

Family

ID=8228622

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB98801419XA Expired - Fee Related CN1179381C (zh) 1997-08-05 1998-06-11 制造多个电子器件的方法

Country Status (8)

Country Link
US (1) US6240621B1 (zh)
EP (1) EP0941545B1 (zh)
JP (1) JP2001502123A (zh)
KR (1) KR100561792B1 (zh)
CN (1) CN1179381C (zh)
DE (1) DE69833193T2 (zh)
TW (1) TW412763B (zh)
WO (1) WO1999008297A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308221C (zh) * 2002-06-21 2007-04-04 东京毅力科创株式会社 Mems阵列、其制造方法以及mems器件制造方法
CN1327298C (zh) * 2002-09-27 2007-07-18 皇家飞利浦电子股份有限公司 用于对衬底侧面进行布线的光刻方法
CN102122553A (zh) * 2010-12-17 2011-07-13 深圳顺络电子股份有限公司 卧式结构的低阻值片式负温度系数热敏电阻及其制造方法
CN101692442B (zh) * 2008-04-02 2014-09-03 日立金属株式会社 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法
CN109963409A (zh) * 2019-04-10 2019-07-02 京东方科技集团股份有限公司 基板侧面导线的制造方法和基板结构

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018448A (en) * 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6870456B2 (en) * 1999-11-23 2005-03-22 Intel Corporation Integrated transformer
US6452247B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit
US6856228B2 (en) * 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
US6815220B2 (en) * 1999-11-23 2004-11-09 Intel Corporation Magnetic layer processing
US6891461B2 (en) * 1999-11-23 2005-05-10 Intel Corporation Integrated transformer
KR100678496B1 (ko) * 2002-09-10 2007-02-06 티디케이가부시기가이샤 적층 콘덴서
US7852185B2 (en) * 2003-05-05 2010-12-14 Intel Corporation On-die micro-transformer structures with magnetic materials
JP2007515794A (ja) 2003-12-22 2007-06-14 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で遮蔽されたエネルギー調節器
KR20070107746A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부 중첩된 조절기
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
US8134548B2 (en) * 2005-06-30 2012-03-13 Micron Technology, Inc. DC-DC converter switching transistor current measurement technique
EP1991996A1 (en) 2006-03-07 2008-11-19 X2Y Attenuators, L.L.C. Energy conditioner structures
JP4872134B2 (ja) * 2008-03-31 2012-02-08 Ｔｄｋ株式会社 端子電極形成方法
DE102011005658A1 (de) * 2011-03-16 2012-09-20 Sirona Dental Systems Gmbh Träger, vorzugsweise für ein elektronisches Bauteil, eine Baugruppe solcher Träger und ein Verfahren zur Herstellung einer Baugruppe solcher Träger
DE102012109704A1 (de) * 2012-10-11 2014-04-17 Epcos Ag Keramisches Bauelement mit Schutzschicht und Verfahren zu dessen Herstellung
JP6136507B2 (ja) * 2013-04-16 2017-05-31 Tdk株式会社 積層コンデンサアレイ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770434A (en) * 1971-10-15 1973-11-06 Rca Corp Method for making an image screen structure for an apertured-mask cathode-ray tube using a mask having temporary apertures
US3809973A (en) * 1973-07-06 1974-05-07 Sprague Electric Co Multilayer ceramic capacitor and method of terminating
US4356529A (en) * 1981-01-21 1982-10-26 Sprague Electric Company Terminated monolithic ceramic chip capacitor
US4486738A (en) * 1982-02-16 1984-12-04 General Electric Ceramics, Inc. High reliability electrical components
US4453199A (en) * 1983-06-17 1984-06-05 Avx Corporation Low cost thin film capacitor
US4788523A (en) * 1987-12-10 1988-11-29 United States Of America Viad chip resistor
US5278012A (en) * 1989-03-29 1994-01-11 Hitachi, Ltd. Method for producing thin film multilayer substrate, and method and apparatus for detecting circuit conductor pattern of the substrate
DE4091418T1 (de) * 1989-08-24 1997-07-31 Murata Manufacturing Co Mehrschichtkondensator und Verfahren zu seiner Herstellung
US5281769A (en) * 1990-11-05 1994-01-25 Nippon Telegraph And Telephone Corporation Dewall plating technique
US5625220A (en) * 1991-02-19 1997-04-29 Texas Instruments Incorporated Sublithographic antifuse
JP3018645B2 (ja) * 1991-10-03 2000-03-13 株式会社村田製作所 チップ部品の製造方法
US5166656A (en) * 1992-02-28 1992-11-24 Avx Corporation Thin film surface mount fuses
US5517385A (en) * 1992-11-19 1996-05-14 International Business Machines Corporation Decoupling capacitor structure
JP2550852B2 (ja) * 1993-04-12 1996-11-06 日本電気株式会社 薄膜キャパシタの製造方法
US5323520A (en) * 1993-04-29 1994-06-28 Fujitsu Limited Process for fabricating a substrate with thin film capacitor
US5414589A (en) * 1993-06-07 1995-05-09 Rohm Co., Ltd. Capacitor having a changeable dielectric capacity and manufacturing method thereof
JP2870371B2 (ja) * 1993-08-05 1999-03-17 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
JP3027081B2 (ja) * 1993-12-09 2000-03-27 アルプス電気株式会社 薄膜素子
JPH07161223A (ja) * 1993-12-10 1995-06-23 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミックコンデンサ
DE69507926T2 (de) * 1994-04-28 1999-09-16 Koninkl Philips Electronics Nv Verfahren zur erzeugung eines kupferbildes auf einer aus elektrisch nichtleitendem material bestehenden platte mittels eines photolithographischen verfahrens
US5600533A (en) * 1994-06-23 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor having an anti-reducing agent
WO1996030916A2 (en) 1995-03-27 1996-10-03 Philips Electronics N.V. Method of manufacturing an electronic multilayer component
US5712759A (en) * 1995-12-22 1998-01-27 International Business Machines Corporation Sidewall capacitor with L-shaped dielectric
US5699607A (en) * 1996-01-22 1997-12-23 Littelfuse, Inc. Process for manufacturing an electrical device comprising a PTC element
KR100326979B1 (ko) * 1996-12-18 2002-05-10 포만 제프리 엘 캐패시터형성방법및그캐패시터구조체
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308221C (zh) * 2002-06-21 2007-04-04 东京毅力科创株式会社 Mems阵列、其制造方法以及mems器件制造方法
CN1327298C (zh) * 2002-09-27 2007-07-18 皇家飞利浦电子股份有限公司 用于对衬底侧面进行布线的光刻方法
CN101692442B (zh) * 2008-04-02 2014-09-03 日立金属株式会社 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法
CN102122553A (zh) * 2010-12-17 2011-07-13 深圳顺络电子股份有限公司 卧式结构的低阻值片式负温度系数热敏电阻及其制造方法
CN102122553B (zh) * 2010-12-17 2013-03-20 深圳顺络电子股份有限公司 卧式结构的低阻值片式负温度系数热敏电阻及其制造方法
CN109963409A (zh) * 2019-04-10 2019-07-02 京东方科技集团股份有限公司 基板侧面导线的制造方法和基板结构

Also Published As

Publication number Publication date
KR20000068710A (ko) 2000-11-25
DE69833193D1 (de) 2006-04-06
JP2001502123A (ja) 2001-02-13
EP0941545B1 (en) 2006-01-11
US6240621B1 (en) 2001-06-05
WO1999008297A3 (en) 1999-04-15
KR100561792B1 (ko) 2006-03-21
WO1999008297A2 (en) 1999-02-18
DE69833193T2 (de) 2006-09-21
EP0941545A2 (en) 1999-09-15
TW412763B (en) 2000-11-21
CN1179381C (zh) 2004-12-08

Similar Documents

Publication Publication Date Title
CN1179381C (zh) 制造多个电子器件的方法
CN1203926C (zh) 改进的小型表面安装电容器及其制造方法
CN1185914C (zh) 线路板
CN1647258A (zh) 在衬底上形成图案层的方法
JP2002515178A (ja) 電子多層素子の製造方法
CN1494144A (zh) 半导体装置
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
TWI447748B (zh) 晶片型阻抗器之製造方法
CN102414787A (zh) 激光反射掩模以及其制造方法
CN1392905A (zh) 金属掩膜的制造方法及金属掩模
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN1507635A (zh) 多线片状电阻的制造方法
PT1015130E (pt) Metodo de electro-deposicao para fabrico de uma lampada de limpeza
CN1201348C (zh) 电子部件及电子部件的制造方法
CN1925087A (zh) 厚膜片式保险丝及其制造方法
KR20020007220A (ko) 도체 패턴과 이를 갖는 전자부품
CN1194394C (zh) 半导体器件及其制作方法
CN1191624A (zh) 表面安装熔片装置的改善方法和设备
CN1191623A (zh) 保护电子部件免受静电损伤的表面安装装置所用方法和设备
CN1601743A (zh) 半导体装置及半导体装置的制造方法
JP4745027B2 (ja) チップ抵抗器の製造方法
CN108022906A (zh) 光学器件衬底、光学器件衬底制造方法及光学器件
TWI807546B (zh) 配線基板及其修整方法、以及多層配線板
KR20000048771A (ko) 전기적으로 절연된 지지물 상에 적어도 2개의 배선레벨을 형성하는 방법
JP2017076722A (ja) チップ抵抗器およびチップ抵抗器の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee