CN1278402C - 电子器件的封装方法及电子器件封装体 - Google Patents

电子器件的封装方法及电子器件封装体 Download PDF

Info

Publication number
CN1278402C
CN1278402C CNB018112951A CN01811295A CN1278402C CN 1278402 C CN1278402 C CN 1278402C CN B018112951 A CNB018112951 A CN B018112951A CN 01811295 A CN01811295 A CN 01811295A CN 1278402 C CN1278402 C CN 1278402C
Authority
CN
China
Prior art keywords
mentioned
electronic device
grafting material
salient point
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018112951A
Other languages
English (en)
Other versions
CN1436368A (zh
Inventor
西川英信
西田一人
清水一路
大野修治
大谷博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000181618A external-priority patent/JP4287987B2/ja
Priority claimed from JP2000326879A external-priority patent/JP4041649B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1436368A publication Critical patent/CN1436368A/zh
Application granted granted Critical
Publication of CN1278402C publication Critical patent/CN1278402C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

本发明的电子器件的封装方法及电子器件封装体，是通过包含树脂的接合材料(5)使电子器件(1-1)和电路形成体(6-1)接合，在电子器件接合区域(6a-1)的凸点(2)和电路形成体的电极(7)电气的接触的状态下，由电子器件接合区域的接合材料流动限制部材(303)，一边限制接合材料向电子器件接合区域的外围部侧的流动一边热压接使接合材料固化。

Description

电子器件的封装方法及电子器件封装体
技术领域
本发明涉及由至少包含树脂的接合材料将半导体元件等的电子器件接合固定在基片等的电路形成体上的电子器件的封装方法及用这种方法制造的电子器件封装体。
背景技术
以往电子器件的封装都是使在方形的IC芯片的接合面的电极上形成的凸点与电路基片的电极接触的同时，在IC芯片和电路基片之间配置接合材料，由接合材料将IC芯片接合保持在电路基片上。
但是，在上述的结构中，当排列在方形的IC芯片的接合面上的凸点间的排列的间隙大，或者在方形的边部分上排列凸点的情况下，在没有凸点排列的角部的间隙中，通过接合材料使IC芯片接合到电路基片上的时候，由于夹在IC芯片和电路基片之间的接合材料通过IC芯片的凸点间的上述间隙逃逸到IC芯片的周围部分，造成在IC芯片的中央部分接合材料的密度容易变的稀薄，接合力及密封力下降。
因此，本发明的目的是：提供一种解决上述问题，使对电路形成体接合时在电子器件的接合面内接合材料的分布均一化，能够提高接合及密封可靠性的电子器件的封装方法及电子器件封装体。
专利文献1：特开平9-120975号公报；
专利文献2：特开平9-153519号公报。
发明内容
为了达到上述目的，本发明的结构如下。
本发明之一，提供一种电子器件的封装方法，将至少包含树脂的接合材料供给电路形成体或者电子器件；通过上述接合材料按照让上述电子器件的接合面的多个电极上的多个凸点和上述电路形成体的电极电气接触的方式进行上述电子器件和上述电路形成体的定位；在加热及加压下热压接上述电子器件，在上述电子器件的上述电极上的上述凸点和上述电路形成体的上述电极电气接触的状态下，使上述电子器件的上述接合面和上述电路形成体之间的上述接合材料固化，进行主压接；在上述主压接中，由在上述电子器件的上述接合面中邻接凸点之间的间隔比其它邻接凸点之间的间隔大的宽幅间隔部分上所具备的仿真凸点的接合材料流动限制部材限制上述宽幅间隔部分中上述接合材料向上述电子器件的上述接合面的外围部侧的流动。
本发明之二，在本发明之一所述的电子器件的封装方法中，上述接合材料流动限制部材是在上述电子器件的四角形的接合面内的对向的2边上分别列状地形成上述多个凸点的情况下，在没有凸点的其它的对向的2边上分别列状地具备的作为上述接合材料流动限制部材的多个仿真凸点，在上述主压接中，由上述仿真凸点限制上述接合材料向在上述其它的对向的2边中的上述电子器件的上述接合面的外围部侧的流动。
本发明之三，在本发明之一所述的电子器件的封装方法中，上述接合材料流动限制部材是在上述电子器件的四角形的接合面内对向的2对的边的各自上形成上述多个的凸点的情况下，在没有凸点的角部上具备的作为上述接合材料流动限制部材的仿真凸点，在上述主压接中，由上述仿真凸点限制上述接合材料向在上述角部的上述电子器件的上述接合面的外围部侧的流动。
本发明之四，在本发明之一所述的电子器件的封装方法中，上述接合材料流动限制部材是在上述电子器件的四角形的接合面内在中央上形成一列的上述多个的凸点的情况下，在没有凸点的角部上具备的作为上述接合材料流动限制部材的仿真凸点，在上述主压接中，由上述仿真凸点限制上述接合材料向在上述角部的上述电子器件的上述接合面的外围部侧的流动。
本发明之五，在本发明之一～四中任一项所述的电子器件的封装方法中，在将上述接合材料供给上述电路形成体前，在上述电子器件的上述接合面上形成上述多个的凸点，在上述凸点形成中，作为上述接合材料流动限制部材，在上述电子器件的上述接合面的邻接凸点间的间隔比其它的邻接凸点间的间隔大的宽幅间隔部分上具备仿真凸点那样地形成。
本发明之六，在本发明之一～四中任一项所述的电子器件的封装方法中，上述电子器件的上述凸点间或者上述凸点和上述仿真凸点之间的间距中的最大间距Pmax和最小间距Pmin的关系，当α是1～6的任意值时，成为Pmax≤(Pmin×2α)那样地具备仿真凸点。
本发明之七，在本发明之一～四中任一项所述的电子器件的封装方法中，在上述电子器件的接合面的各边的边部近旁的多个凸点的列的内侧的方形区域上具备钝化膜的情况下，上述接合材料流动限制部材是在上述电子器件的上述接合面的没有上述钝化膜的部分上具备的接合材料流动限制膜，在主压接中，由上述接合材料流动限制膜限制在上述电子器件的上述接合面的没有上述钝化膜的部分的上述接合材料的流动速度的上升。
本发明之八，在本发明之一～四中任一项所述的电子器件的封装方法中，当上述电子器件的接合面的各边的边部近旁的上述多个的凸点的列的内侧的四角形区域上具备钝化膜的情况下，上述接合材料流动限制部材是在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分的四角形框区域上具备的辅助钝化膜，在上述主压接中，由上述辅助钝化膜限制在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分的四角形框区域的上述接合材料流动速度的上升。
本发明之九，在本发明之一～四中任一项所述的电子器件的封装方法中，当上述电子器件的接合面的各边的边部近旁的上述多个的凸点的列的内侧的四角形区域上具备钝化膜的情况下，上述接合材料流动限制部材是仅仅在上述电子器件的上述接合面的边部近旁的上述凸点的列的外侧的外围部分的各角部上具备的大致四角形的辅助钝化膜，在上述主压接中，由上述辅助钝化膜限制在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分的各角部的上述接合材料的流动速度的上升。
本发明之十，在本发明之一～四中任一项所述的电子器件的封装方法中，当在上述电子器件的接合面的各边的边部近旁的上述多个的凸点的列的内侧的四角形区域上具备钝化膜的情况下，上述接合材料流动限制部材是在从上述钝化膜的区域的角部到外侧的外围部分的角部的区域上具备大致四角形的辅助钝化膜，在上述主压接中，由上述辅助钝化膜，限制在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分和从上述钝化膜的区域的角部到外侧的外围部分的角部的区域上的上述接合材料的流动速度的上升。
本发明之十一，在本发明之一～四中任一项所述的电子器件的封装方法中，当在上述电子器件的接合面的各边的边部近旁的上述多个的凸点列的内侧的四角形区域上具备钝化膜的情况下，上述接合材料流动限制部材是在上述电子器件的上述接合面的上述凸点以外的整个区域上具备辅助钝化膜，在上述主压接中，由上述辅助钝化膜限制在上述电子器件的上述接合面的上述凸点以外的整个区域的上述接合材料的流动速度的上升。
本发明之十二，在本发明之八所述的电子器件的封装方法中，在将上述接合材料供给上述电路形成体之前，在上述电子器件的上述接合面上形成上述钝化膜，在上述钝化膜形成中，作为上述接合材料流动限制部材，在上述电子器件的上述接合面的没有形成上述钝化膜的区域上形成辅助钝化膜。
本发明之十三，提供一种电子器件封装体，在将电子器件的接合面的多个电极的多个凸点与电路形成体的电极电气接触的状态下，通过至少包含树脂的接合材料将上述电子器件接合到上述电路形成体上而构成，在上述电子器件的上述接合面中邻接凸点之间的间隔比其它邻接凸点之间的间隔大的宽幅间隔部分上具备限制上述接合材料向上述电子器件的上述接合面的外围部侧流动的接合材料流动限制部材。
本发明之十四，在本发明之十三所述的电子器件封装体中，在上述电子器件的四角形的接合面内的对向的2边上分别列状地形成上述多个的凸点的情况下，上述接合材料流动限制部材是在没有凸点的其它的对向的2边上分别列状地具备的作为上述接合材料流动限制部材的多个仿真凸点。
本发明之十五，在本发明之十三所述的电子器件封装体中，在上述电子器件的四角形的接合面内的对向的2对的边的各自上形成上述多个凸点的情况下，上述接合材料流动限制部材是在没有凸点的角部上具备的作为上述接合材料流动限制部材的仿真凸点。
本发明之十六，在本发明之十三所述的电子器件封装体中，当在上述电子器件的四角形的接合面内的中央上形成一列的上述多个的凸点的情况下，上述接合材料流动限制部材是在没有凸点的角部上具备的作为上述接合材料流动限制部材的仿真凸点。
本发明之十七，在本发明之十三～十六中任一项所述的电子器件封装体中，上述接合材料流动限制部材是仿真凸点，当上述电子器件的上述凸点间或者上述凸点和上述仿真凸点间的间距内的最大间距Pmax与最小间距Pmin的关系，当α是1～6的任意值时，使成为Pmax≤(Pmin×2α)那样地具备仿真凸点。
本发明之十八，在本发明之十三～十六中任一项所述的电子器件封装体中，在上述电子器件的接合面的各边的边部近旁的上述多个凸点的列的内侧的四角形区域上具备钝化膜的同时，在上述电子器件的上述接合面的没有上述钝化膜的部分上，作为上述接合材料流动限制部材，具备限制上述接合材料在上述电子器件的上述接合面的没有上述钝化膜的部分上的流动速度的上升的接合材料流动限制膜。
本发明之十九，在本发明之十八所述的电子器件封装体中，作为上述接合材料流动限制部材的上述接合材料流动限制膜是在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分的四角形框区域上具备的辅助钝化膜。
本发明之二十，在本发明之十八所述的电子器件封装体中，作为上述接合材料流动限制部材的上述接合材料流动限制膜是仅仅在上述电子器件的上述接合面的边部近旁的上述凸点的列的外侧的外围部分的各角部上具备的大致四角形的辅助钝化膜。
本发明之二十一，在本发明之十八所述的电子器件封装体中，作为上述接合材料流动限制部材的上述接合材料流动限制膜是在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分和从上述钝化膜的区域的角部到外侧的外围部分的角部的区域上具备的大致四角形的辅助钝化膜。
本发明之二十二，在本发明之十八所述的电子器件封装体中，作为上述接合材料流动限制部材的上述接合材料流动限制膜是在上述电子器件的上述接合面的上述凸点以外的区域整体上具备的辅助钝化膜。
本发明之二十三，提供一种电子器件，在接合面的多个电极上具备多个凸点的同时；在上述接合面的邻接凸点间的间隔比其它的邻接凸点间的间隔大的宽幅间隔部分上，具备限制上述接合材料向上述电子器件的上述接合面的外围部侧的流动的作为接合材料流动限制部材的仿真凸点；在使上述接合面的上述多个电极的上述多个的凸点与电路形成体的电极电气的接触的状态下，通过至少包含树脂的接合材料与上述电路形成体接合，构成电子器件封装体。
本发明之二十四，在本发明之二十三所述的电子器件中，在上述电子器件的接合面的各边的边部近旁的上述多个凸点的列的内侧的四角形区域上具备钝化膜的同时，作为上述接合材料流动限制部材，在上述电子器件的上述接合面的没有上述钝化膜的部分上具备限制上述接合材料在上述电子器件的上述接合面的没有上述钝化膜的部分上的流动速度上升的接合材料流动限制膜。
本发明之二十五、提供一种电子器件的封装方法，将至少包含树脂的接合材料供给电路形成体或者电子器件；通过上述接合材料，按照使上述电子器件的接合面的多个电极上的多个凸点和上述电路形成体的电子器件接合区域的电极电气接触的方式，进行上述电子器件和上述电路形成体的定位；在加热及加压下热压接上述电子器件，在上述电子器件的上述电极上的上述凸点和上述电路形成体的上述电极电气接触的状态下，使上述电子器件的上述接合面和上述电路形成体之间的上述接合材料固化，进行主压接；在上述主压接中，由在上述电路形成体的上述电子器件接合区域中邻接电极间的间隔比其它的邻接电极间的间隔大的宽幅间隔部分上所具备的并且由没有必要电气接合的凸部所构成的接合材料流动限制部材在上述宽幅间隔部分中限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动，并且在上述接合中让上述电子器件侧的不需要电气接触的仿真凸点与上述凸部接触。
本发明之二十六，在本发明之二十五所述的电子器件的封装方法中，上述电路形成体的上述电子器件接合区域是四角形，在它的四角形的上述电子器件接合区域内的对向的2对的边的各自上形成上述多个的凸点的情况下，上述接合材料流动限制部材是在与没有凸点的角部对应的上述电路形成体的上述电子器件接合区域的角部上具备而且对电气的接合不必要的凸部，在主压接中，由上述凸部限制上述接合材料向在上述角部的上述电路形成体的上述电子器件接合区域的外围部侧的流动。
本发明之二十七，在本发明之二十五或二十六所述的电子器件的封装方法中，在上述主压接中，作为上述接合材料流动限制部材，由配置在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的外围部上的有机膜，限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动。
本发明之二十八，在本发明之二十五或二十六所述的电子器件的封装方法中，在上述接合前，进一步具备将作为上述接合材料流动限制部材的有机膜配置在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的外围部上。
本发明之二十九，在本发明之二十五或二十六所述的电子器件的封装方法中，在上述主压接中，在上述电路形成体的上述电子器件接合区域是四角形而且上述四角形的上述电子器件接合区域内的中央上配置一列的上述多个电极的情况下，作为上述接合材料流动限制部材，由配置在从上述电路形成体的上述电子器件接合区域的外侧到上述中央的一列的上述多个电极近旁上的焊料保护膜限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动。
本发明之三十，在本发明之二十五或二十六所述的电子器件的封装方法中，上述电路形成体的上述电子器件接合区域是四角形，在它的四角形的上述电子器件接合区域内的中央上配置一列的上述多个电极的情况下，进一步具备将作为上述接合材料流动限制部材的焊料保护膜配置在从上述电路形成体的上述电子器件接合区域的外侧到上述中央的一列的上述多个电极的近旁。
本发明之三十一，在本发明之二十五或二十六所述的电子器件的封装方法中，在上述主压接中，在上述电路形成体的上述电子器件接合区域是四角形而且上述四角形的接合区域内的对向的2边上分别列状地形成上述多个凸点的情况下，作为上述接合材料流动限制部材，由配置在除了与上述电子器件的上述电极接合必要的上述电极的接合部、在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的全面上的有机膜，限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动。
本发明之三十二，在本发明之二十五或二十六所述的电子器件的封装方法中，在上述主压接中，作为上述接合材料流动限制部材由配置在上述电路形成体的上述电子器件接合区域的外侧的外围部上的焊缝形成用凸部限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动，形成覆盖上述电子器件的侧面的焊缝。
本发明之三十三，在本发明之三十二所述的电子器件的封装方法中，上述焊缝形成用凸部由1层以上的膜构成。
本发明之三十四，在本发明之三十二所述的电子器件的封装方法中，上述焊缝形成用凸部由1层以上的基片焊料保护膜的膜构成。
本发明之三十五，在本发明之三十二所述的电子器件的封装方法中，上述焊缝形成用凸部由与上述电路形成体的上述电极同样的结构而且比上述电极厚的仿真电极构成。
本发明之三十六，在本发明之二十五或二十六所述的电子器件的封装方法中，在上述主压接中，作为上述接合材料流动限制部材，由配置在上述电路形成体的上述电子器件接合区域内表示上述接合材料不均一流动的区域上、与上述电极大致相同厚度的凸部限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动。
本发明之三十七，在本发明之二十五或二十六所述的电子器件的封装方法中，在上述电路形成体的上述电子器件接合区域内表示上述接合材料不均一的流动的区域，具备与上述电极大致相同厚度的凸部。
本发明之三十八，在本发明之三十六所述的电子器件的封装方法中，上述凸部是与上述电路形成体的上述电子器件接合区域的电气的布线无关的网状的仿真电极。
本发明之三十九，在本发明之三十六所述的电子器件的封装方法中，上述凸部是与上述电路形成体的上述电子器件接合区域的电气布线无关而且具有贯通上述接合材料的贯通孔的仿真电极。
本发明之四十，提供一种电子器件封装体，在将电子器件的接合面的多个电极的多个凸点电气接触到电路形成体的电子器件接合区域的电极上的状态下，由通过至少包含树脂的接合材料使上述电子器件接合到上述电路形成体上而构成，在上述电路形成体的上述电子器件接合区域中邻接电极间的间隔比其它的邻接电极间的间隔大的宽幅间隔部分上具备不需要电气接合并且限制上述接合材料向上述电路形成体的上述电子器件接合区域的上述宽幅间隔部分的外围部侧流动而由凸部构成的接合材料流动限制部材，并且让上述电子器件侧的不需要电气连接的仿真凸点与上述凸部接触。
本发明之四十一，提供一种电子器件封装体，在将电子器件的接合面的多个电极的多个凸点电气接触到电路形成体的电子器件接合区域的电极上的状态下，由通过至少包含树脂的接合材料使上述电子器件接合到上述电路形成体上而构成，在上述电路形成体的上述电子器件接合区域是四角形，在四角形的上述电子器件接合区域内的对向2对边的每一边上形成上述多个凸点的情况下，在与没有凸点的角部对应的上述电路形成体的上述电子器件接合区域的角部上具备没有必要电气接合并且限制上述接合材料向在上述角部的上述电路形成体的上述电子器件接合区域的外围部侧流动而由凸部构成的接合材料流动限制部材，并且让上述电子器件侧的不需要电气连接的仿真凸点与上述凸部接触。
本发明之四十二，在本发明之四十或四十一所述的电子器件封装体中，作为上述接合材料流动限制部材，在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的外围部上，具备限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧流动的有机膜。
本发明之四十三，在本发明之四十或四十一所述的电子器件封装体中，上述电路形成体的上述电子器件接合区域是四角形，而且，在上述四角形的上述电子器件接合区域内的中央上配置一列的上述多个电极的情况下，作为上述接合材料流动限制部材，在从上述电路形成体的上述电子器件接合区域的外侧到上述中央的一列的上述多个电极的近旁的部分，具备限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动的焊料保护膜。
本发明之四十四，在本发明之四十或四十一所述的电子器件封装体中，上述电路形成体的上述电子器件接合区域是四角形，而且上述四角形的接合区域内的对向的2边上分别列状地形成上述多个凸点的情况下，作为上述接合材料流动限制部材，除了与上述电子器件的上述电极接合必要的上述电极的接合部、在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的全面，具备限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧流动的有机膜。
本发明之四十五，在本发明之四十或四十一所述的电子器件封装体中，作为上述接合材料流动限制部材，在上述电路形成体的上述电子器件接合区域的外侧的外围部上，具备限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧流动、形成覆盖上述电子器件的侧面的焊缝的焊缝形成用凸部。
本发明之四十六，在本发明之四十五所述的电子器件封装体中，上述焊缝形成用凸部由1层以上的膜构成。
本发明之四十七，在本发明之四十五所述的电子器件封装体中，上述焊缝形成用凸部由1层以上的基片焊料保护膜的膜构成。
本发明之四十八，在本发明之四十五所述的电子器件封装体中，上述焊缝形成用凸部由与上述电路形成体的上述电极同样结构而且比上述电极厚的仿真电极构成。
本发明之四十九，在本发明之四十或四十一所述的电子器件封装体中，作为上述接合材料流动限制部材，在上述电路形成体的上述电子器件接合区域内的表示上述接合材料不均一流动的区域上，具备与上述电极大致相同厚度而且限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧流动的凸部。
本发明之五十，在本发明之四十九所述的电子器件封装体中，上述凸部是与上述电路形成体的上述电子器件接合区域的电气布线无关的网状的仿真电极。
本发明之五十一，在本发明之四十九所述的电子器件封装体中，上述凸部是与上述电路形成体的上述电子器件接合区域的电气布线无关而且具有贯通上述接合材料的贯通孔的仿真电极。
附图说明
本发明的这些及其它的目的和特征由附图的与令人满意的实施方式相关联的以下的记述就可以理解，在该附图中：
图1A、图1B、图1C分别是为了说明与本发明的第1实施方式相关联的电子器件的封装方法的工序的说明图。
图2是接续图1C、为了说明与本发明的第1实施方式相关联的电子器件的封装方法的工序的说明图，是示出用上述电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图3A、图3B分别是为了说明与本发明的第1实施方式的现有例相关的电子器件的封装方法的工序的说明图。
图4A、图4B分别是接续图3B、为了说明与现有例相关的电子器件的封装方法的工序的说明图，是示出用上述电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图5A、图5B、图5C分别是为了说明与本发明的第2实施方式相关的电子器件的封装方法的工序的说明图，图5D是示出用上述电子器件的封装方法封装时电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图6A、图6B、图6C分别是为了说明与本发明的第2实施方式的现有例相关的电子器件的封装方法的工序的说明图，图6D是示出用上述电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图7A、图7B、图7C分别是为了说明与本发明的第3实施方式相关的电子器件的封装方法的工序的说明图。
图8是接续图7C、为了说明与本发明的第3实施方式相关的电子器件的封装方法的说明图，是示出用上述电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图9A、图9B、图9C分别是为了说明与本发明的第3实施方式的现有例相关的电子器件的封装方法的说明图，图9D是示出用上述电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图10A、图10B、图10C分别是为了说明与本发明的第4实施方式相关的电子器件的封装方法的工序的说明图，图10D是示出用上述电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图11A、图11B、图11C分别是为了说明与本发明的第4实施方式的现有例相关的电子器件的封装方法的说明图，图11D是示出用上述电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图12A、图12B、图12C分别是为了说明与本发明的第5实施方式相关的电子器件的封装方法的工序的说明图，图12D是为了说明在图12C的状态中、从与图12C呈90度不同的方向观看的工序的说明图。
图13是接续图12D，示出用与本发明的第5实施方式相关的上述电子器件的封装方法封装时电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图14A、图14B、图14C分别是为了说明与本发明的第5实施方式的现有例相关的电子器件的封装方法的工序的说明图。
图15A接续图14C，是为了说明与本发明的第5实施方式的现有例相关的电子器件的封装方法的工序说明图，图15B是示出用上述电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的透视的俯视图。
图16A、图16B分别是为了说明与本发明的实施方式6相关的电子器件的封装方法的工序的说明图。
图17是接续图16B、是示出用与本发明的实施方式6相关的上述电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的侧视图。
图18A、图18B分别是为了说明与本发明的第6～第9实施方式的现有例相关的电子器件的封装方法的工序的说明图。
图19是接续图18B，示出用为了说明本发明的第6～第9实施方式的现有例的电子器件的封装方法封装时的电子器件和电路基片间的接合材料的流动状态的侧视图。
图20A、图20B分别是为了说明与本发明的第7实施方式相关的电子器件的封装方法的工序的说明图。
图21接续图20B，是示出用与本发明的第7实施方式相关的电子器件的封装方法封装时、电子器件和电路基片之间的接合材料的流动状态的侧视图。
图22A、图22B分别是说明与本发明的第8实施方式相关的电子器件的封装方法的工序的说明图。
图23接续图22B，是示出用与本发明的第8实施方式相关的电子器件的封装方法封装时、电子器件和电路基片之间的接合材料的流动状态的侧视图。
图24A、图24B分别是为了说明与本发明的第9实施方式相关的电子器件的封装方法的说明图。
图25接续图24B，是示出用与本发明的第9实施方式相关的电子器件的封装方法封装时、电子器件和电路基片之间的接合材料的流动状态的侧视图。
图26是说明在上述实施方式中仿真凸点的配置位置的说明图。
图27A、图27B、图27C、图27D、图27E分别是作为在上述实施方式中IC芯片的封装方法的一个例子、示出非柱式凸点(NSD)形式的封装方法的工序说明的情况的说明图。
图28F、图28G分别接续图27E、是示出在上述实施方式中IC芯片的封装方法的说明图。
图29H、图29I、图29J分别接续图28G，是示出在上述实施方式中IC芯片的封装方法的说明图。
图30A、图30B、图30C、图30D、图30E、图30F、图30G分别是在上述实施方式中的封装方法中，示出用引线焊接的IC芯片的凸点形成工序的说明图。
图31A、图31B、图31C分别是与上述实施方式相关的封装方法中、示出电路基片和IC芯片的接合工序的说明图。
图32A、图32B、图32C分别是说明与本发明的第2实施方式的变形例相关的电子器件的封装方法的工序的说明图。
图33接续图1C，是说明与本发明的第2实施方式的变形例相关的电子器件的封装方法的工序的说明图，是示出用上述电子器件的封装方法封装时电子器件和电路基片之间的接合材料的流动状态的透视的俯视图。
图34A、图34B分别是与本发明的第10实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图。
图35A、图35B分别是在与第10实施方式相关的IC芯片封装方法的压接工序的IC芯片和电路基片和接合材料的一部分的剖面侧视图及示出透视IC芯片在电路基片上的接合材料的移动的俯视图。
图36是在与第10实施方式相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图37A、图37B分别是与为了说明第10实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述电路基片的侧视图及俯视图。
图38A、图38B分别是接续图37B，在与现有例相关的IC芯片的封装方法的接合工序的IC芯片和电路基片和接合材料的一部分剖面侧视图及示出透视IC芯片在电路基片上的接合材料的移动的俯视图。
图39接续图38B，是在与现有例相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图40A、图40B分别是与本发明第11实施方式相关的IC芯片的封装方法的接合工序前的IC芯片的侧视图及俯视图。
图41A、图41B分别是在与第11实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图，及示出在压接工序的接合材料的流动状态、透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
图42是在与第11实施方式相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图43A及图43B是与为了说明第11实施方式的现有例相关的电子器件的封装方法的接合工序前的IC芯片的侧视图及背面图。
图44A接续图43B，是与现有例相关的电子器件的封装方法的接合工序前的电路基片的侧视图，图44B示出在图43A、图43B的现有例的压接工序的接合材料的流动状态、是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
图45接续图44B，是将在与现有例相关的电子器件的封装方法的上述压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图46A及图46B是是与本发明的第12实施方式相关的IC芯片的封装方法的接合工序前的上述电路基片的侧视图及俯视图，图46C是在上述压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图。
图47是在与上述第12实施方式相关的上述IC芯片的封装方法的上述接合工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图48A及图48B分别是与为了说明上述第12实施方式的现有例相关的电子器件的封装方法的接合工序前的上述电路基片的侧视图及俯视图，图48C是在上述现有例的压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图。
图49是在图48的上述现有例的压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图50A及图50B分别是与本发明的第13实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图。
图51示出在与上述第13实施方式相关的IC芯片的封装方法的压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
图52是在与上述第13实施方式相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图。
图53A及图53B是与为了说明上述第13实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图。
图54示出在图53的现有例压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
图55示出在图53的现有例的压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图。
图56A及图56B分别是与本发明的第14实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图。
图57示出在与上述第14实施方式IC芯片的封装方法的压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
图58A及图58B分别是与为了说明第14实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图。
图59示出在图58A、图58B的现有例的压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
图60A、图60B分别是与本发明的第15实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图，图60C是在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧面及部分放大的一部分剖面侧视图。
图61是在与第15实施方式相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图62A、图62B分别是与为了说明第15实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述电路基片的侧视图及俯视图，图62C是在上述现有例的压接工序的IC芯片和电路基片和接合材料的一部分剖面侧面。
图63是在图62A、图62B、图62C的现有例的压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图64A、图64B分别是与本发明的第16实施方式IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图，图64C是在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图。
图65示出在压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
图66A、图66B是与为了说明第16实施方式的现有例相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图，图66C是在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧面。
图67示出在图66A、图66B、图66C的现有例的压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
图68A、图68B分别是与本发明的第17实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图。
图69A及图69B分别是在与第17实施方式相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的一部分剖面侧面及一部分放大剖面侧视图。
图70示出在压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
图71是在与为了说明第16实施方式的比较例相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的一部分剖面侧面。
图72是在与为了说明第16实施方式的比较例相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的一部分剖面侧面。
图73A、图73B分别是与本发明的第18实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图。
图74A、图74B分别是在与第18实施方式相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的一部分剖面侧面及部分放大剖面侧视图。
图75是与本发明的第19实施方式相关的IC芯片的封装方法的接合工序前的电路基片的俯视图。
图76是在与第19实施方式相关的IC芯片的封装方法的压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图77是与为了说明第19实施方式的现有例相关的IC芯片的封装方法的接合工序前的电路基片的俯视图。
图78是在图77的现有例的压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
图79是为了说明在上述实施方式中的仿真凸点的配置位置的说明图。
图80A、图80B、图80C、图80D、图80E、图80F、图80G分别是在上述实施方式的封装方法中、示出使用引线焊接的IC芯片的凸点形成工序的说明图。
图81A、图81B、图81C、图81D、图81E分别是示出在上述实施方式中、作为IC芯片的封装方法的一个例子的非标准的凸点(NSD)形式的封装方法工序说明情况下的说明图。
图82F、图82G分别接续图60C、示出在上述实施方式中IC芯片的封装方法的说明图。
图83H、图83I、图83J分别接续图61、示出在上述实施方式中IC芯片的封装方法的说明图。
图84A、图84B、图84C分别是在与上述实施方式相关的封装方法中、示出电路基片和IC芯片的接合工序的说明图。
图85A、图85B分别是与本发明的第11实施方式的变形例相关的IC芯片的封装方法的接合工序前的IC芯片的侧视图及俯视图。
具体实施方式
在继续本发明的记述前，在附图中对相同的部件注以相同的参照符号。
以下，根据附图详细说明与本发明相关的实施方式。此外，为了简化，在各俯视图中各凸点及仿真凸点用方形表示，但是，实际的形状不是仅限于方形。
(第1实施方式)
作为与本发明的第1实施方式相关的电子器件的封装方法及由该封装方法制造的电子器件封装体的一个例子，根据图1A、图1B、图1C～图2说明IC芯片的封装方法及用该方法制造的IC芯片封装体。图1A及图1B是与第1实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图1C是在接合工序的IC芯片和电路基片和接合材料的侧视图，图2示出在压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。还有，图3A及图3B是与为了说明第1实施方式的现有例相关的电子器件的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图4A是在接合工序的IC芯片和电路基片和接合材料的侧视图，图4B示出在压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
上述IC芯片的封装方法如图1A、图1B、图1C及图2所示，在作为电子器件的一个例子的正方形或者长方形的IC芯片1(在图1A、图1B、图1C中是正方形的IC芯片1)的接合面中，除了它的四隅的角部、在4边的各边部的端缘近旁部分上、与边大致平行而且大致等间隔的具有一列的凸点2、…、2，在IC芯片1的接合面的上述边部近旁中的没有凸点2的位置(在图1B中，IC芯片1的4边中的上下2边的边部近旁中的没有凸点2的位置)上，形成作为接合材料流动限制部材的一个例子的仿真凸点3，由仿真凸点3进行接合材料5的流动限制。
以往，如图3A、图3B及图4A、图4B所示，在正方形的IC芯片101的对向的2边(在图3B中是上下2边)的边部近旁的各自中，在电极104、…、104上凸点102、…、102大致等间隔的排列中，凸点102空缺的位置103，换句话说，假定存在邻接的凸点102与102的间隔比其它的间隔大的分离地宽幅间隔部分103。在这样的凸点102、…、102配置在IC芯片101上的状态下，将接合材料105供给到电路基片106上后，如图4A、图4B所示，在接合面的电极104上形成了凸点102的IC芯片101的上述接合面和上述电路基片106之间，通过上述接合材料105，使上述IC芯片101的上述电极104上的上述凸点102和上述电路基片106的电极107电气接触那样地接合，将上述电路基片106载置在基台110上，使加热的按压部材108当接在IC芯片101上、加压，在加热及加压的状态下、压接上述IC芯片101、使上述IC芯片101的上述接合面和上述电路基片106之间的上述接合材料105固化。这种情况下，由于与大致等间隔排列的凸点102、…、102间的间隙相比、接合材料105从空缺凸点102的宽幅间隔部分103大量流向上述IC芯片101的上述接合面的外围部分，在IC芯片101的中央部分与其它部分相比接合材料105的密度稀薄，接合力及密封力下降。
为了防止这样的接合力及密封力的下降，在第1实施方式中，在上述接合材料供给工序前，如图1A、图1B所示，分别在IC芯片的4边中的对向的2边(在图1B中是上下2边)边部近旁中，在凸点2、…、2大致等间隔排列中，凸点2空缺的宽幅间隔部分(参照图3A、图3B及图4A、图4B的103)，换句话说，在邻接的凸点2、2之间的间隔比其它的间隔大的分离的位置上与其它的凸点2同样地形成仿真凸点3，使得凸点2大致等间隔的排列。其结果是，IC芯片1的上述对向的2边(在图1B中是上下的2边)成为分别与在IC芯片1的对向的另外的2边(在图1B中是左右2边)的边部近旁的各自中，不空缺凸点2的大致等间隔地排列凸点2、…、2的状态同样的状态。
此外，各凸点2及各仿真凸点3的形成方法有后面将要叙述的图30A～图30G所示的凸点形成法。
这样，在形成凸点2、…、2的状态下，在接合材料供给工序中，在IC芯片1的接合面或者作为电路形成体的一个例子的电路基片6的IC芯片接合区域6a的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料5。作为接合材料5的供给方法，当接合材料5是液体的情况下用涂敷的方法进行，当接合材料5是板状等的固体的情况下用载置或者粘贴的方法进行。
作为接合材料的一个例子，在液体状的情况下有各向异性导电膏或者密封树脂膏，在固体状的情况下有板状的各向异性导电膜或者密封树脂膜。
此外，在该说明书中，所谓的电路形成体是：树脂基片、酚醛纸基板、陶瓷基片、薄膜基片、玻璃·环氧树脂(玻璃环氧)基片、薄膜基片等的电路基片，单层基片或者多层基片等的电路基片、部件、机壳或者框等，是能够形成电路的对象物的意思。
其次，在接合工序中，将接合材料5夹持在中间、使IC芯片1的接合面重叠在电路基片6的IC芯片接合区域6a上，在上述各电极4上形成了凸点2的IC芯片1的上述接合面和上述电路基片6的IC芯片接合区域6a之间、通过上述接合材料5进行定位使上述IC芯片1的上述各电极4上的上述凸点2和上述电路基片6的各电极7电气的接触后，进行接合。该接合工序可以在电路基片6载置到基台10上的状态下进行，也可以在别的位置通过接合材料5将IC芯片1重叠在电路基片6上、进行接合工序后，在主压接工序中、将通过接合材料5重叠了IC芯片1的电路基片6载置在基台10上制作。
再次，在主压接工序中，使按压部材8当接在IC芯片1上，在通过接合材料5从按压部材8向着载置了重叠了IC芯片1的电路基片6的基台10作用按压力的同时，将安装在按压部材8内的加热器的热从按压部材8传递到IC芯片1上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片1的接合面按压到电路基片6的IC芯片接合区域6a上，使IC芯片1的接合面的各电极4上的凸点2比在接合工序时更加进一步接触电路基片6的IC芯片接合区域6a内的各电极7。这时，将上述IC芯片1的上述接合面和上述电路基片6的IC芯片接合区域6a之间的上述接合材料5从上述IC芯片1的上述接合面的中央部挤出向外围部分。这里，如上所述，作为在凸点2空缺的宽幅间隔部分上配置仿真凸点3的结果，在IC芯片1的上述接合面的各边的边部近旁，任何一个边的边部近旁都同样地大致等间隔的配置凸点2、…、2及仿真凸点3，在图2中如箭头所示，在各边的边部近旁，同样地限制了接合材料5从中央部向外围部的流动，防止了接合材料5的不均一流动，至少在IC芯片1的接合面全体上，接合材料5保持大致均一的分布，由上述热使之热固化，能够制造IC芯片封装体。即，在上述主压接工序中，由于上述IC芯片1具备的仿真凸点3，能够限制从上述IC芯片1的上述接合面的中央向外围部的压接时的上述接合材料5的不均一的挤出。
作为上述接合材料流动限制部材的例子各仿真凸点3的高度最好是IC芯片1和电路基片6的接合后的IC芯片1和电路基片6之间的间隔的10％～30％，作为一个例子最好是20％。作为具体的数值例，接合后的IC芯片1和电路基片6之间的间隔的高度尺寸30μm～40μm时，仿真凸点3的高度是7μm程度。
各仿真凸点3最好具有耐热性。作为耐热性的一个例子，例如，在不需要反流工序的情况下是在200℃20秒，在通过反流工序的情况下是意味着能耐250℃下10秒左右的耐热性。
还有，作为接合材料5，不是仅限于由绝缘性的热固化性树脂构成，也可以由在绝缘性树脂中包含含有导电性离子的导电性材料构成，含无机的填料也可以。在这样的接合材料5中，即使在含导电性材料或者无机填料的情况下，由仿真凸点3，在压接时树脂的流动在IC芯片1的接合面内被均一化，能够均一的配置导电性材料或者无机填料。与此相反，在没有仿真凸点3的情况下，在添加无机填料的树脂中，压接时的树脂的流动成为不均一时，无机填料变的粗密，有时发生因部分的树脂物性的不同引起品质容易退化的情况，在添加了导电性材料的树脂中，当压接时树脂的流动不均一时，导电性材料成为粗密的，有时产生局部的短路。
此外，在上述说明中，在接合工序中记述了应使IC芯片1的各凸点2和电路基片6的各电极7接触，但是，不是仅限于此，也可以在接合工序中IC芯片1的各凸点2和电路基片6的各电极7不接触，直到主压接工序中才将IC芯片1的各凸点2和电路基片6的各电极7接触。
根据上述第1实施方式，在正方形或者长方形的IC芯片1的接合面中，除了它的四隅的角部在4边的各边的边部近旁具有大致等间隔的一列的凸点2、…、2，由在IC芯片1的接合面的上述边的边部近旁的没有凸点2的位置上形成的仿真凸点3，能够使凸点2、…、2的配列状态在IC芯片1的各边的边部近旁都大致相同，当接合材料5在上述压接工序的上述IC芯片1的上述接合面和上述电路基片6的IC芯片接合区域6a之间的从上述接合材料5的中央部向外围部的流动时，仿真凸点3发挥作为接合材料流动限制部材的功能，能够使在IC芯片1的各边的边部近旁的上述接合材料5从中央部向外围部的流动大致均一化，而且，能够使在IC芯片1的接合面内的接合材料5的分布均一化，能够提高粘附力，提高接合及密封的可靠性。
作为上述接合材料流动限制部材的一个例子的仿真凸点，在IC芯片1的接合面的配置位置不是仅限定在上述对向的一对的边部近旁，在任何一个的边部近旁的凸点2、…、2的列中，2也可以将仿真凸点3配置在邻接的凸点2、2之间的间隔比其它的间隔大的分离的位置上，使仿真凸点3与其它的凸点2同样的形成大致等间隔的排列凸点2。
此外，本发明不是仅限于上述实施方式，如下所述，能够以其它的各种形态实施。
(实施方式2)
作为用与本发明的第2实施方式相关的电子器件的封装方法及用这种方法制造的电子器件封装体的一个例子，根据图5A、图5B、图5C、图5D说明IC芯片的封装方法及用这种方法制造的IC芯片封装体。图5A及图5B是与第2实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图5C是在接合工序的IC芯片和电路基片和接合材料的侧视图，图5D示出在压接工序的接合材料的流动状态、是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。还有，图6A及图6B是与为了说明第2实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图6C是在接合工序的IC芯片和电路基片和接合材料的侧视图，图6D示出在压接工序的接合材料的流动状态、是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
在上述第1实施方式中，在正方形或者长方形的IC芯片1的4边的各边的边部近旁上具有一列的凸点2、…、2，但不仅限于此。例如，在第2实施方式中，如图5A～图5D所示，作为电子器件的一个例子在长方形的IC芯片11的接合面上，仅仅在4边内的对向2边(在图5B中是左右的2边)的边部近旁分别与边大致平行而且大致等间隔的具有一列凸点12、…、12，在IC芯片11的接合面的剩余的2边(在图5B中是上下2边)的边部近旁，即，仅仅在没有凸点12的部分上，作为接合材料流动限制部材的一个例子，分别形成与边大致平行而且大致等间隔的一列的仿真凸点13、…、13，由仿真凸点13进行接合材料15的流动限制。
以往，如图6A～图6D所示，一方面在长方形的IC芯片111的对向的2边(在图6B中是左右的2边)的边部近旁各自中电极114、…、114上大致等间隔的排列着凸点112、…、112，而假定在IC芯片111的接合面的剩余的2边(在图6B中是上下的2边)的边部近旁113、113上完全没有凸点112。在这样地凸点112、…、112配置在IC芯片111上的状态下，在将接合材料115供给电路基片116之后，在接合面的电极114上形成了凸点112的IC芯片111的上述接合面和上述电路基片116之间通过上述接合材料115，使上述IC芯片111的上述电极114上的上述凸点112和上述电路基片116的电极117电气的接触那样地接合，将上述电路基片116载置在基台120上，由使加热的按压部材118当接在IC芯片111上、加压，在加热及加压状态下压接上述IC芯片111，使上述IC芯片111的上述接合面和上述电路基片116之间的上述接合材料115固化。这种情况下，与配置大致等间隔地排列的凸点112、…、112的边部近旁相比，由于接合材料115从空缺凸点112的位置113的边部近旁大量流向上述IC芯片111的上述接合面的外围部，在IC芯片111的中央部分接合材料115的密度变稀疏，接合力及密封力降低。
为了防止这样的接合力及密封力的降低，在第2实施方式中，在上述接合材料供给工序之前，如图5A、图5B所示，分别在长方形的IC芯片11的没有凸点12、对向的2边(在图5A、图5B中是上下的长边的2边)的边部近旁各自在边部近旁113、113上大致等间隔地形成一列与排列其它的凸点12、…、12的短边的边部近旁同样地仿真凸点13、…、13。其结果是，在长方形的IC芯片11的上述对向的2边(在图5B是左右的短边的2边)的边部近旁和长方形的IC芯片11的对向的别的2边(在图5B中是上下的长边的2边)的边部近旁各自不是说完全没有凸点12，而是成为在所有的边部近旁大致均一地分别排列着一列凸点12、…、12或者仿真凸点13、…、13的状态。
此外，形成各凸点12及各仿真凸点13的方法与第1实施方式同样。
在这样的凸点12、…、12或者仿真凸点13、…、13的列形成在长方形的IC芯片11的各边部近旁的状态下，在接合材料供给工序中，作为IC芯片11的接合面或者电路形成体的一个例子的电路基片16的IC芯片接合区域16a的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料15。接合材料15的供给方法与第1实施方式同样。
其次，在接合工序中，接合材料15夹持在中间、将IC芯片11的接合面重叠在电路基片16的IC芯片接合区域16a上，在上述各电极14上形成凸点12的IC芯片11的上述接合面和上述电路基片16的IC芯片接合区域16a之间、通过上述接合材料15、使上述IC芯片11的上述各电极14上的上述凸点12和上述电路基片16的各电极17电气的接触那样地定位后接合。该接合工序可以在电路基片16载置在基台20上的状态下进行，也可以在别的位置通过接合材料15进行将IC芯片11重叠在电路基片16上的接合工序后，在主压接工序中，通过接合材料15、将重叠了IC芯片11的电路基片16载置到基台20上。
再次、在主压接工序中，使压接部材18当接在IC芯片11上，通过接合材料15、在从按压部材18向着载置了重叠有IC芯片11的电路基片16的基台20作用按压力的同时，将在按压部材18内部装有的加热器的热从按压部材18传递到IC芯片11上。其结果是，在继续施加规定的温度和规定的压力的作用下、由于将IC芯片11的接合面按压到电路基片16的IC芯片接合区域16a上，IC芯片11的各电极14上的凸点12与电路基片16的IC芯片接合区域16a内的各电极17接触。这时，将上述IC芯片11的上述接合面和上述电路基片16的IC芯片接合区域16a之间的上述接合材料15从上述IC芯片11的上述接合面的中央部挤出向外围部。这里，如上述已经作的那样，作为在凸点12空缺的位置上配置仿真凸点13的结果，在IC芯片11的上述接合面的各边的边部近旁中，在任何一边的边部近旁都同样地大致等间隔地配置凸点12、…、12及仿真凸点13，如图5D上用箭头所示那样，在各边的边部近旁同样地限制从接合材料的中央部向外围部的流动，防止不均匀的接合材料15的流动，至少在IC芯片11的接合面全体中接合材料15保持大致均一的分布，由上述热使之固化，能够制造IC芯片封装体。即，在上述主压接工序中，由于在上述IC芯片11上具备的仿真凸点13、…、13，能够限制当从上述IC芯片11的上述接合面的中央部向外围部压接时的上述接合材料15的不均一地挤出。
作为上述接合材料流动限制部材的例子的各仿真凸点13的高度、各仿真凸点13的耐热性、以及关于接合材料15的例子都与第1实施方式同样。
此外，在上述说明中，都记述了在接合工序中使IC芯片11的各凸点12和电路基片16的各电极17接触，但不是仅限于此，在接合工序中，IC芯片11的各凸点12和电路基片16的各电极17也可以不接触，直到主压接工序才使IC芯片11的各凸点12和电路基片16的各电极17接触。
根据上述第2实施方式，在长方形IC芯片11的接合面中，除它的四隅的角部、在4边的各边的边部近旁具有大致等间隔地一列凸点12、…、12，由于在IC芯片11的接合面的上述边的边部近旁没有凸点12的位置上形成仿真凸点13、…、13，能够使凸点12、…、12的排列状态在IC芯片11的各边的边部近旁大致同一，在上述压接工序中，当接合材料15从上述IC芯片11的上述接合面和上述电路基片16的IC芯片接合区域16a之间的上述接合材料15的中央部向外围部流动时，仿真凸点13能够起到接合材料流动限制部材的功能，能够使在IC芯片11的各边的边部近旁的上述接合材料15的中央部向外围部的流动大致均一化，而且，能够使在IC芯片11的接合面内的接合材料15的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
此外，上述仿真凸点13、…、13的配置间隔假如与凸点12、…、12的配置间隔大致同一，在4个边部近旁成为同样地形成凸点12、…、12的状态，能够更进一步地实现从上述接合材料15的中央部向外围部的流动的大致均一化，而且，能够使在IC芯片11的接合面内的接合材料15的分布更进一步的均一化。但是，不是仅限于此，为了提高比完全不存在上述仿真凸点13、…、13情况下的均一性，仿真凸点13、…、13的配置间隔也可以比凸点12、…、12的配置间隔大。
(第3实施方式)
根据图7A、图7B、图7C及图8说明作为与本发明的第3实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图7A及图7B是与第3实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图7C是在接合工序的IC芯片和电路基片和接合材料的侧视图，图8示出在压接工序的接合材料的流动状态、是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。还有，图9A及图9B是与为了说明第3实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图9C是在接合工序的IC芯片和电路基片和接合材料的侧视图，图9D示出在压接工序的接合材料的流动状态、是透视IC芯片示出电路基片上的接合材料的移动的俯视图。
在上述第1实施方式及第2实施方式中，在正方形或者长方形的IC芯片1、11的4边的各边的边部近旁上具有一列的凸点2、…、2；12、…、12，在它的各边的边部近旁上在空缺一列的凸点的位置上配置仿真凸点3、13，但是，不是仅限于此。例如，在第3实施方式中，如图7A、图7B所示，在长方形的IC芯片21的接合面中，除它的四隅的角部附近在4边的各边的边部近旁上具有一列的凸点22、…、22，在IC芯片21的接合面的四隅的各角部附近，即，在原来没有凸点的部分上，作为接合材料流动限制部材的一个例子形成仿真凸点23，由仿真凸点23进行接合材料25的流动限制。
以往，如图9A～图9D所示，一方面在长方形的IC芯片121的接合面的各边的边部近旁的各自上、在电极124、…、124上大致等间隔的排列着一列凸点122、…、122，假定在IC芯片121的接合面的四隅的各角部附近完全没有凸点122。在这样地凸点122、…、122配置在IC芯片121上的状态下，将接合材料125供给电路基片126之后，在接合面的电极124上形成了凸点122的IC芯片121的上述接合面和上述电路基片126之间，通过上述接合材料125，使上述IC芯片121的上述电极124上的上述凸点122和上述电路基片126的电极127电气的接触那样地接合，将上述电路基片126载置在基台130上，使加热了的按压部材128当接在IC芯片121上、加压，在加热及加压状态下、压接上述IC芯片121，使上述IC芯片121的上述接合面和上述电路基片126之间的上述接合材料125固化。这种情况下，由于接合材料125在空缺凸点122的位置，即，从各角部附近123比大致等间隔排列的凸点122、…、122配置的边部近旁更大量的流出到上述IC芯片121的上述接合面的外围部，在IC芯片121的中央部分接合材料125的密度变稀疏，接合力及密封力降低。
为了防止这样的接合力及密封力的下降，在第3实施方式中，在上述接合材料供给工序之前，如图7A、图7B所示，在正方形IC芯片21的没有凸点22的各角部附近123中，配置一个或多个仿真凸点23。这里，所谓在角部附近123上配置一个或多个仿真凸点23，是指如图26所示那样、上述IC芯片21的上述接合面的边部近旁的一列的凸点22、…、22的配置列的延长线L1及L2以大致90度在IC芯片21的上述接合面的角部交叉时，在交叉区域的外侧区域R1内配置23A、23B，或者通过接近各列的最角部的凸点22与上述延长线L1、L2分别正交的基准线L3、L4包围的区域R2内配置23A、23B、23C那样的意思。其结果是，在正方形的IC芯片21的各角部附近也有凸点存在，成为在所有的边部近旁及角部附近分别大致均一地排列着凸点22、…、22或者仿真凸点23、…、23的状态。
此外，各凸点22及仿真凸点23的形成方法与第1实施方式同样。
在这样地在正方形的IC芯片21的各边部近旁形成凸点22、…、22或者仿真凸点23、…、23的列的状态下，在接合材料供给工序中，在IC芯片21的接合面或者作为电路形成体的一个例子的电路基片26的IC芯片接合区域26a的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料25。接合材料25的供给方法与第1实施方式同样。
其次，在接合工序中，接合材料25夹持在中间、将IC芯片21的接合面重叠在电路基片26的IC芯片接合区域26a上，在上述各电极24上形成了凸点22的IC芯片21的上述接合面和上述电路基片26的IC芯片接合区域26a之间、通过上述接合材料25，使上述IC芯片21的上述各电极24上的上述凸点22和上述电路基片26的各电极27电气的接触那样地定位后接合。该接合工序可以在电路基片26载置在基台30上的状态下进行，也可以在别的位置通过接合材料25将IC芯片21重叠在电路基片26上进行接合工序后，在主压接工序中，通过接合材料25将重叠了IC芯片21的电路基片26载置在基台30上。
接着，在主压接工序中，使按压部材28当接在IC芯片21上，在通过接合材料25从按压部材28向载置重叠了IC芯片21的电路基片26的基台30作用按压力的同时，将安装在按压部材28内的加热器的热从按压部材28传递到IC芯片21上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片21的接合面按压到电路基片26的IC芯片接合区域26a上，使IC芯片21的接合面的各电极24上的凸点22接触到电路基片26的IC芯片接合区域26a内的各电极27上。这时，将上述IC芯片21的上述接合面和上述电路基片26的IC芯片接合区域26a之间的上述接合材料25从上述IC芯片21的上述接合面的中央部挤出向外围部。这里，如上所述，作为在凸点22空缺的位置，即，在角部附近配置仿真凸点23的结果，即使在IC芯片21的上述接合面的各角部附近，与任何一边的边部近旁同样大致等间隔地配置凸点22、…、22及仿真凸点23，如图8箭头所示，即使在各边的边部近旁及各角部附近同样地限制接合材料25从中央部向外围部的流动，防止不均一的接合材料25的流动，至少在IC芯片21的接合面全体上接合材料25保持大致均一地分布，能够由上述热使之固化制造IC芯片封装体。即，在上述主压接工序中，由在上述IC芯片21上具备的仿真凸点23、…、23，能够限制从上述IC芯片21的上述接合面的中央部向外围部按压时的上述接合材料25的不均一挤出。
作为上述接合材料流动限制部材的例子的各仿真凸点23的高度、各仿真凸点23的耐热性、以及关于接合材料25的例子都与第1实施方式同样。
此外，在上述说明中，都记述了在接合工序中使IC芯片21的各凸点22和电路基片26的各电极27接触，但不是仅限于此，在接合工序中，IC芯片21的各凸点22和电路基片26的各电极27也可以不接触，直到主压接工序才使IC芯片21的各凸点22和电路基片26的各电极27接触。
根据上述第3实施方式，在正方形IC芯片21的接合面中，除它的四隅的角部、在4边的各边的边部近旁具有大致等间隔地一列凸点22、…、22，由于在IC芯片21的接合面的上述边的边部近旁没有凸点22的位置上形成仿真凸点23、…、23，能够使凸点22、…、22的排列状态在IC芯片21的各边的边部近旁及各角部附近大致相同，在上述压接工序中，接合材料25从上述IC芯片21的上述接合面和上述电路基片26的IC芯片接合区域26a之间的上述接合材料25的中央部向外围部的时，仿真凸点23能够起到作为接合材料流动限制部材的功能，能够使在IC芯片21的各边的边部近旁及在各角部附近的从上述接合材料25的中央部向外围部的流动大致均一化，而且，能够使在IC芯片21的接合面内的接合材料25的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
此外，如果使配置在上述角部的仿真凸点23和与仿真凸点23邻接的凸点22、22之间的配置间隔与凸点22、…、22的配置间隔大致相同，从4个边部近旁到角部成为同样地形成凸点22、…、22的状态，能够更进一步地实现从上述接合材料25的中央部向外围部的流动的大致均一化，而且，能够使在IC芯片21的接合面内的接合材料25的分布更进一步的均一化。但是，不是仅限于此，为了提高比完全不存在上述仿真凸点23、…、23情况下的均一性，仿真凸点23和与它的仿真凸点23邻接的凸点22，22之间的配置间隔也可以比凸点22、…、22的配置间隔大。
(第4实施方式)
根据图10A～图10D说明作为与本发明的第4实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图10A及图10B是与第4实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图10C是在接合工序的IC芯片和电路基片和接合材料的侧视图，图10D示出在压接工序的接合材料的流动状态、是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。还有，图11A及图11B是与为了说明第4实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图11C是在接合工序的IC芯片和电路基片和接合材料的侧视图，图11D示出在压接工序的接合材料的流动状态、是透视IC芯片示出电路基片上的接合材料的移动的俯视图。
在上述第3实施方式中，在正方形的IC芯片13的4边的各角部上具有凸点13，但是，不是仅限于此。例如，在第4实施方式中，如图10A、图10B所示，在长方形的IC芯片31的接合面上，除它的四隅的角部附近在4边的各边的边部近旁上具有一列的凸点32、…、32，在IC芯片31的接合面的四隅的各角部附近，即，在原来没有凸点的部分上，作为接合材料流动限制部材的一个例子形成仿真凸点33，由仿真凸点33进行接合材料35的流动限制。
以往，如图11A～图11D所示，一方面在长方形的IC芯片131的各边的边部近旁的各自上、在电极134、…、134上大致等间隔的排列着一列凸点132、…、132，假定在IC芯片131的接合面的四隅的各角部附近完全没有凸点132。在这样地凸点132、…、132配置在IC芯片131上的状态下，将接合材料135供给电路基片136之后，在接合面的电极134上形成了凸点132的IC芯片131的上述接合面和上述电路基片136之间通过上述接合材料135，使上述IC芯片131的上述电极134上的上述凸点132和上述电路基片136的电极137电气的接触那样地接合，将上述电路基片136载置在基台140上，使加热了的按压部材138当接在IC芯片131上、加压，在加热及加压状态下、压接上述IC芯片131，使上述IC芯片131的上述接合面和上述电路基片136之间的上述接合材料135固化。这种情况下，由于在空缺凸点132的位置，即，接合材料135从各角部附近133比大致等间隔排列的凸点132、…、132配置的边部近旁更大量的流出到上述IC芯片131的上述接合面的外围部，在IC芯片131的中央部分接合材料135的密度变稀疏，接合力及密封力降低。
为了防止这样的接合力及密封力的下降，在第4实施方式中，在上述接合材料供给工序之前，如图10A、图10B所示，在长方形IC芯片31的没有凸点32的各角部附近133中，配置一个或多个仿真凸点33。其结果是，在长方形的IC芯片31的各角部附近也有凸点存在，成为在所有的边部近旁及角部附近分别大致均一地排列着凸点32、…、32或者仿真凸点33、…、33的状态。
此外，各凸点32及仿真凸点33的形成方法与第1实施方式同样。
在这样地在长方形的IC芯片31的各边部近旁形成凸点32、…、32或者仿真凸点33、…、33的列的状态下，在接合材料供给工序中，在IC芯片31的接合面或者作为电路形成体的一个例子的电路基片36的IC芯片接合区域36a的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料35。接合材料35的供给方法与第1实施方式同样。
其次，在接合工序中，接合材料35夹持在中间、将IC芯片31的接合面重叠在电路基片36的IC芯片接合区域36a上，在上述各电极34上形成了凸点32的IC芯片31的上述接合面和上述电路基片36的IC芯片接合区域36a之间上、通过上述接合材料35，使上述IC芯片31的上述各电极34上的上述凸点32和上述电路基片36的各电极37电气的接触那样地定位后接合。该接合工序可以在电路基片36载置在基台40上的状态下进行，也可以在别的位置通过接合材料35将IC芯片31重叠在电路基片36上进行接合工序后，在主压接工序中，通过接合材料35将重叠了IC芯片31的电路基片36载置在基台40上。
再次，在主压接工序，使按压部材38当接在IC芯片31上，在通过接合材料35从按压部材38向载置重叠了IC芯片31的电路基片36的基台40作用按压力的同时，将安装在按压部材38内的加热器的热从按压部材38传递到IC芯片31上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片31的接合面按压到电路基片36的IC芯片接合区域36a上，使IC芯片31的接合面的各电极34上的凸点32接触到电路基片36的IC芯片接合区域36a内的各电极37上。这时，将上述IC芯片31的上述接合面和上述电路基片36的IC芯片接合区域36a之间的上述接合材料35从上述IC芯片31的上述接合面的中央部挤出向外围部。这里，如上所述，作为在凸点32空缺的位置，即，在角部附近配置仿真凸点33的结果，即使在IC芯片31的上述接合面的各角部附近，与任何一边的边部近旁同样大致等间隔地配置凸点32、…、32及仿真凸点33，如图10D箭头所示，即使在各边的边部近旁及各角部附近同样地限制接合材料35从中央部向外围部的流动，防止不均一的接合材料35的流动，至少在IC芯片31的接合面全体上接合材料35保持大致均一地分布，能够由上述热使之固化制造IC芯片封装体。即，在上述主压接工序中，由在上述IC芯片31上具备的仿真凸点33、…、33，能够限制从上述IC芯片31的上述接合面的中央部向外围部按压时的上述接合材料35的不均一挤出。
作为上述接合材料流动限制部材的例子的各仿真凸点33的高度、各仿真凸点33的耐热性、以及关于接合材料35的例子都与第1实施方式同样。
此外，在上述说明中，都记述了在接合工序中使IC芯片31的各凸点32和电路基片36的各电极37接触，但不是仅限于此，在接合工序中，IC芯片31的各凸点32和电路基片36的各电极37也可以不接触，直到主压接工序才使IC芯片31的各凸点32和电路基片36的各电极37接触。
根据上述第4实施方式，在长方形IC芯片31的接合面中，除它的四隅的角部、在4边的各边的边部近旁具有大致等间隔地一列凸点32、…、32，由于在IC芯片31的接合面的上述边的边部近旁没有凸点32的位置上形成仿真凸点33、…、33，能够使凸点32、…、32的排列状态在IC芯片31的各边的边部近旁及各角部附近大致相同，在上述压接工序中，从上述IC芯片31的上述接合面和上述电路基片36的IC芯片接合区域36a之间的上述接合材料35的中央部向外围部的接合材料35的流动时，仿真凸点33能够起到作为接合材料流动限制部材的功能，能够使在IC芯片31的各边的边部近旁及在各角部附近的从上述接合材料35的中央部向外围部的流动大致均一化，而且，能够使在IC芯片31的接合面内的接合材料35的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
此外，如果使配置在上述角部的仿真凸点33和与仿真凸点33邻接的凸点32、32之间的配置间隔与凸点32、…、32的配置间隔大致相同，从4个边部近旁到角部成为同样地形成凸点32、…、32的状态，能够更进一步地实现从上述接合材料35的中央部向外围部的流动的大致均一化，而且，能够使在IC芯片31的接合面内的接合材料35的分布更进一步的均一化。但是，不是仅限于此，为了提高比完全不存在上述仿真凸点33、…、33情况下的均一性，仿真凸点33和与它的仿真凸点33邻接的凸点32，32之间的配置间隔也可以比凸点32、…、32的配置间隔大。
(第5实施方式)
根据图12A～图12D及图13说明作为与本发明的第5实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图12A及图12B是与第5实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图12C及图12D是在接合工序的IC芯片和电路基片和接合材料的侧视图及主视图，图13示出在压接工序的接合材料的流动状态、是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。还有，图14A及图14B是与为了说明第5实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图14C及图15A是在接合工序的IC芯片和电路基片和接合材料的侧视图及主视图，图15B示出在压接工序的接合材料的流动状态、是透视IC芯片示出电路基片上的接合材料的移动的俯视图。
在上述第1实施方式中，在正方形或者长方形的IC芯片1的4边的各边的边部近旁上具有一列的凸点2、…、2，但是，不是仅限于此。例如，在第5实施方式中，如图12A～图12D所示，在作为电子器件的一个例子的长方形的IC芯片41的接合面上，具有凸点42、…、42，在IC芯片41的接合面的各角部附近，即，仅仅在没有凸点42的部分上，作为接合材料流动限制部材的一个例子形成仿真凸点43，由仿真凸点43进行接合材料45的流动限制。
以往，如图14A、图14B、图14C及图15A、图15B所示，一方面在长方形的IC芯片141的接合面上、在宽度方向的中央部上有沿长度方向延伸的一列而且大致等间隔的凸点142、…、142，假定在IC芯片141的接合面的各角部附近143上完全没有凸点142。在这样地凸点142、…、142配置在IC芯片141上的状态下，将接合材料145供给电路基片146之后，在接合面的电极144上形成了凸点142的IC芯片141的上述接合面和上述电路基片146之间通过上述接合材料145，使上述IC芯片141的上述电极144上的上述凸点142和上述电路基片146的电极147电气的接触那样地接合，将上述电路基片146载置在基台150上，使加热了的按压部材148当接在IC芯片141上、加压，在加热及加压状态下、压接上述IC芯片141，使上述IC芯片141的上述接合面和上述电路基片146之间的上述接合材料145固化。这种情况下，以在宽度方向的中央部上沿长度方向延伸的一列而且以大致等间隔排列的凸点142、…、142为中心，在凸点142、…、142的列的两侧中，如图15A、图15B所示，由于长方形的IC芯片141对电路基片146宽度方向，即，在宽度方向上，用1点支撑着，要在IC芯片141和电路基片146之间使接合力平衡均等是困难的，IC芯片141对于电路基片146倾斜，在凸点142、…、142的列的两侧，IC芯片141和电路基片146之间的间隔容易成为不均一的。其结果是，如在图15B中用箭头所示，由于在凸点142、…、142的列的任何一方的一侧上，接合材料145大量流出向上述IC芯片141的上述接合面的外围部，在上述一方的一侧接合材料145的密度变稀疏，接合力及密封力降低。
为了防止这样的接合力及密封力的下降，在第5实施方式中，在上述接合材料供给工序之前，如图12A、图12B所示，在长方形IC芯片41的接合面的各角部附近，即，在没有凸点42的部分上至少形成一个仿真凸点43。其结果是，长方形的IC芯片41对电路基片46宽度方向即宽度方向成为以3点支撑，在凸点42、…、42的列的两侧，如图12D所示，在IC芯片41和电路基片46之间接合力的平衡能够大致均等，防止IC芯片41对电路基片46的倾斜，在凸点42、…、42的列的两侧，IC芯片41和电路基片46之间的间隔能够大致均一。
此外，各凸点42及仿真凸点43的形成方法与第1实施方式同样。
在这样地在长方形的IC芯片41上形成凸点42、…、42或者仿真凸点43、…、43的状态下，在接合材料供给工序中，在IC芯片41的接合面或者作为电路形成体的一个例子的电路基片46的IC芯片接合区域46a的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料45。接合材料45的供给方法与第1实施方式同样。
其次，在接合工序中，接合材料45夹持在中间、将IC芯片41的接合面重叠在电路基片46的IC芯片接合区域46a上，在上述各电极44上形成了凸点42的IC芯片41的上述接合面和上述电路基片46的IC芯片接合区域46a之间上、通过上述接合材料45，使上述IC芯片41的上述各电极44上的上述凸点42和上述电路基片46的各电极47电气的接触那样地定位后接合。该接合工序可以在电路基片46载置在基台50上的状态下进行，也可以在别的位置通过接合材料45将IC芯片41重叠在电路基片46上进行接合工序后，在主压接工序中，通过接合材料45将重叠了IC芯片41的电路基片46载置在基台50上。
再次，在主压接工序，使按压部材48当接在IC芯片41上，在通过接合材料45从按压部材48向载置重叠了IC芯片41的电路基片46的基台50作用按压力的同时，将安装在按压部材48内的加热器的热从按压部材48传递到IC芯片41上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片41的接合面按压到电路基片46的IC芯片接合区域46a上，使IC芯片41的接合面的各电极44上的凸点42接触到电路基片46的IC芯片接合区域46a内的各电极47上。这时，长方形的IC芯片41对电路基片46宽度方向即宽度方向成为用3点支撑，在凸点41、…、42的列的两侧，如图12D所示，IC芯片41和电路基片46之间接合力的平衡能够大致均等，在凸点142、…、142的列的两侧，IC芯片141和电路基片146之间的间隔能够大致均一，如图13中箭头所示，在各边的边部近旁同样地限制从接合材料的中央部向外围部的流动，防止不均一地接合材料45的流动，至少在IC芯片41的接合面全体中接合材料45保持大致均一的分布，由上述热使之固化能够制造IC芯片封装体。即，在上述主压接工序中，由于在上述IC芯片41上具备的仿真凸点43、…、43，能够限制从上述IC芯片41的上述接合面的中央部向外围部的压接时的上述接合材料45的不均一的挤出。
作为上述接合材料流动限制部材的例子的各仿真凸点43的高度、各仿真凸点43的耐热性、以及关于接合材料45的例子都与第1实施方式同样。
此外，在上述说明中，都记述了在接合工序中使IC芯片41的各凸点42和电路基片46的各电极47接触，但不是仅限于此，在接合工序中，IC芯片41的各凸点42和电路基片46的各电极47也可以不接触，直到主压接工序才使IC芯片41的各凸点42和电路基片46的各电极47接触。
根据上述第5实施方式，在长方形IC芯片41的接合面中，长方形的IC芯片41成为对电路基片46的宽度方向(即横向)用3点支撑，在凸点42、…、42的列的两侧中，在IC芯片41和电路基片46之间的接合力的平衡能够大致均等，防止IC芯片41对电路基片46的倾斜，在凸点42、…、42的列的两侧IC芯片41和电路基片46之间的间隔能够大致均一，在上述压接工序中，从上述IC芯片41的上述接合面和上述电路基片46的IC芯片接合区域46a之间的上述接合材料45的中央部向外围部的接合材料45的流动时，仿真凸点43能够起到作为接合材料流动限制部材的功能，能够使从上述接合材料45的中央部向外围部的流动大致均一化，而且，能够使在IC芯片41的接合面内的接合材料45的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
(第6实施方式)
根据图16A、图16B及图17说明作为与本发明的第6实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图16A及图16B是与第6实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图17是在上述接合工序的IC芯片和电路基片和接合材料的侧视图，还有，图18A及图18B是与为了说明第6实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图19是上述现有例的在接合工序的IC芯片和电路基片和接合材料的侧视图。
在上述各实施方式中，作为接合材料流动限制部材的一个例子，将仿真凸点配置在没有配置凸点的位置上，但是，不是仅限于此。例如，在IC芯片51的接合面的各边的边部近旁的凸点52、…、52的列的内侧的方形区域上，具备保护IC芯片的有源面(布线面)的钝化膜59的情况下，在IC芯片51的接合面的各边的边部近旁的凸点52、…、52的列的外侧的外围部分的方形框区域上具备辅助钝化膜53(图中，梨皮纹样花纹区)作为接合材料流动限制部材的一个例子的接合材料流动限制膜，也可以由辅助钝化膜53进行接合材料55的流动限制。
以往，如图18A、图18B所示，假定在正方形的IC芯片151的接合面的各边的边部近旁上、具有一列而且大致等间隔地凸点152、…、152，而且、在用四边的凸点152、…、152包围的正方形的区域上配置钝化膜159(图中、梨皮纹样花纹区)。这样，在钝化膜159配置在IC芯片151上的状态下，在将接合材料155供给电路基片156之后，在接合面的电极154上形成了凸点152的IC芯片151的上述接合面和上述电路基片156之间通过上述接合材料155，使上述IC芯片151的上述电极154上的上述凸点152和上述电路基片156的电极157电气的接触那样地接合，将上述电路基片156载置在基台160上，使加热了的按压部材158当接在IC芯片151上、加压，在加热及加压状态下、压接上述IC芯片151，使上述IC芯片151的上述接合面和上述电路基片156之间的上述接合材料155固化。这种情况下，与配置钝化膜159的IC芯片151的上述接合面内用四边的凸点152、…、152包围的正方形区域相比，由于在4边的凸点152、…、152间的位置及四边的凸点152、…、152的外侧的位置，即在接合面的外围部分没有钝化膜159，在该部分，接合材料155的流动的流动速度变快，接合材料155的密度降低，在接合面的外围部分粘附力即接合力及密封力降低，发生剥离。这样，当在IC芯片151的接合面的外围部分在与接合材料155之间发生剥离时，在那剥离部分上水分进入，由于吸湿，IC芯片151等就产生腐蚀等现象。
为了防止这样的接合力及密封力的下降，在第6实施方式中，在上述接合材料供给工序之前，如图16A、图16B所示，在正方形IC芯片51的接合面的各边的边部近旁，不仅仅是在用一列而且大致等间隔地配置的凸点52、…、52包围的正方形的区域上配置钝化膜59(图中，梨皮纹样花纹区)，而且，在四边的凸点52、…、52的外侧的位置即在接合面的外围部分配置辅助钝化膜53(图中、梨皮纹样花纹区)。其结果是，在配置钝化膜59的IC芯片51的上述接合面内用4边的凸点52、…、52包围的正方形区域和在配置辅助钝化膜53的在4边的凸点52、…、52的外侧的位置即接合面的外围部分接合材料55的流动的流动速度大致相同，能够防止接合材料55的密度降低，能够防止在接合面的外围部分的粘附力即接合力及密封力的降低。
此外，各凸点52的形成方法与第1实施方式同样。还有，作为配置钝化膜59及辅助钝化膜53的方法，有涂敷钝化膜形成用树脂的方法。钝化膜形成用树脂的涂敷虽然在各凸点52形成前或者形成后都可以，由于各凸点52形成前涂敷钝化膜形成用树脂时，不损伤凸点52，是理想的。辅助钝化膜53的材料及形成方法与钝化膜59同样。作为钝化膜59及辅助钝化膜53的各自的一个例子，是有机材料聚酰亚胺、无机材料Si3N4，在基片由树脂构成基片侧是有机的情况下，钝化膜59及辅助钝化膜53最好也使用有机材料，使它保持粘接性。聚酰亚胺是液体状用旋转涂敷、光刻法形成。
这样，在钝化膜59及辅助钝化膜53以及凸点52、…、52形成在IC芯片51上的状态下，在接合材料供给工序中，在IC芯片51的接合面或者作为电路形成体的一个例子的电路基片56的IC芯片接合区域的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料55。接合材料55的供给方法与第1实施方式同样。
其次，在接合工序中，接合材料55夹持在中间、将IC芯片51的接合面重叠在电路基片56的IC芯片接合区域上，在上述各电极54上形成了凸点52的IC芯片51的上述接合面和上述电路基片56的IC芯片接合区域之间上、通过上述接合材料55，使上述IC芯片51的上述各电极54上的上述凸点52和上述电路基片56的各电极57电气的接触那样地定位后接合。该接合工序可以在电路基片56载置在基台60上的状态下进行，也可以在别的位置通过接合材料55将IC芯片51重叠在电路基片56上进行接合工序后，在主压接工序中，通过接合材料55将重叠了IC芯片51的电路基片56载置在基台60上。
再次，在主压接工序，使按压部材58当接在IC芯片51上，在通过接合材料55从按压部材58向载置重叠了IC芯片51的电路基片56的基台60作用按压力的同时，将安装在按压部材58内的加热器的热从按压部材58传递到IC芯片51上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片51的接合面按压到电路基片56的IC芯片接合区域上，使IC芯片51的接合面的各电极54上的凸点52接触到电路基片56的IC芯片接合区域内的各电极57上。这时，在配置了钝化膜59的IC芯片51的上述接合面内，在由4边的凸点52、…、52包围的正方形的区域中，接合材料55的流动的流动速度和配置了辅助钝化膜53的4边的凸点52、…、52的外侧的位置即在接合面的外围部分的接合材料55的流动的流动速度大致相同，能够防止在接合面的外围部分的接合材料55的密度的降低，能够防止在接合面的外围部分的粘附力即接合力及密封力的降低，至少在IC芯片51的接合面的大致全体中，接合材料55保持大致均一的分布，由上述热使之固化能够制造IC芯片封装体。即，在上述主压接工序中，由在上述IC芯片51的接合面的外围部分具备的辅助钝化膜53，使在原来配置钝化膜59的上述接合面内用4边的凸点52、…、52包围的正方形的区域和4边的凸点52、…、52的外侧位置即接合面的外围部分的接合材料55的流动速度没有差别，能够防止在上述IC芯片51的上述接合面的外围部分接合材料55的流动的流动速度变快。
此外，在上述说明中，都记述了在接合工序中使IC芯片51的各凸点52和电路基片56的各电极57接触，但不是仅限于此，在接合工序中，IC芯片51的各凸点52和电路基片56的各电极57也可以不接触，直到主压接工序才使IC芯片51的各凸点52和电路基片56的各电极57接触。
此外，作为一个例子，在凸点52的高度50～75μm的情况下，钝化膜59及辅助钝化膜53的厚度最好是30～40μm。
根据上述第6实施方式，不仅在用IC芯片51的接合面的各边的边部近旁1列而且大致等间隔地配置的凸点52、…、52包围的正方形的区域上配置钝化膜59(图中，梨皮纹样花纹区)，由于在4边的凸点52、…、52的外侧位置即在接合面的外围部分上配置辅助钝化膜53(图中、梨皮纹样花纹区)，上述正方形的区域和上述外围部分中，接合材料55的流动的流动速度大致相同，能够防止接合材料55的密度的降低，防止在接合面的外围部分的粘接力即接合力及密封力的降低，能够防止剥离的发生，能够防止因水分的侵入、吸湿引起的IC芯片51等的腐蚀。由此，能够使在IC芯片51的接合面内的接合材料55的分布的均一化，提高粘接力，提高接合力及密封的可靠性。
(第7实施方式)
根据图20A、图20B及图21说明作为与本发明的第7实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图20A及图20B是与第7实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图21是在上述接合工序的IC芯片和电路基片和接合材料的侧视图。还有，图18A及图18B是与为了说明第7实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图19是在上述现有例的接合工序的IC芯片和电路基片和接合材料的侧视图。
在上述第6实施方式中，作为接合材料流动限制部材的一个例子的接合材料流动限制膜，在IC芯片51的接合面的各边的边部近旁的凸点52、…、52的列的外侧的外围部分的方形框区域上具备钝化膜53(图中，梨皮纹样花纹区)，但是不是仅限于此。例如，在第7实施方式中，作为接合材料流动限制部材的一个例子，仅仅在IC芯片61的接合面的各边的边部近旁的凸点62、…、62的列的外侧的外围部分的各角部上具备大致方形的辅助钝化膜63(图中、梨皮纹样花纹区)，由辅助钝化膜63、…、63也可以进行接合材料65的流动限制。
以往，如图18A、图18B所示，假定在正方形的IC芯片151的接合面的各边的边部近旁上、具有一列而且大致等间隔的凸点152、…、152，而且在用4边的凸点152、…、152包围的正方形区域上配置钝化膜159(图中、梨皮纹样花纹区)。在这样地钝化膜159配置在IC芯片151上的状态下，将接合材料155供给电路基片156之后，在接合面的电极154上形成了凸点152的IC芯片151的上述接合面和上述电路基片156之间通过上述接合材料155，使上述IC芯片151的上述电极154上的上述凸点152和上述电路基片156的电极157电气的接触那样地接合，将上述电路基片156载置在基台170上，使加热了的按压部材158当接在IC芯片151上、加压，在加热及加压状态下、压接上述IC芯片151，使上述IC芯片151的上述接合面和上述电路基片156之间的上述接合材料155固化。这种情况下，与配置了钝化膜159的IC芯片151的上述接合面内的4边的用凸点152、…、152包围的正方形区域相比，由于在4边的凸点152、…、152的外侧的位置即接合面的外围部分没有钝化膜159，在当该部分接合材料155的流动的流动速度变快，由于接合材料155的密度降低，在接合面的外围部分的粘附力即接合力及密封力降低，发生剥离。这样，当在IC芯片151的接合面的外围部分发生与接合材料155间的剥离时，水分进入该剥离部分，因吸湿产生IC芯片151等的腐蚀。
为了防止这样的接合力及密封力的下降，在第7实施方式中，在上述接合材料供给工序之前，如图20A、图20B所示，不仅在用正方形的IC芯片61的接合面的各边的边部近旁、用一列而且大致等间隔地配置的凸点62、…、62包围的正方形的区域上配置钝化膜69(图中、梨皮纹样花纹区)，在从正方形的区域到4边的凸点62、…、62的外侧的位置即在接合面的外围部分的角部的区域上，配置从钝化膜69连续的辅助钝化膜63、…、63(图中、梨皮纹样花纹区)。配置在接合面的外围部分的角部的原因是由于在该接合面的角部附近的凸点62、…、62的配置间隔比其它的部分大，接合材料65的流出容易，在接合面的外围部分的角部流动速度比其它的部分大，在该接合面的外围部分的角部上配置钝化膜63、…、63，进行接合材料65的流动限制。其结果是，在配置了钝化膜69的IC芯片61的上述接合面内、用4边的凸点62、…、62包围的正方形区域，和在配置了辅助钝化膜63、…、63的4边的凸点62、…、62的外侧的位置即在接合面的外围部分的角部接合材料65的流动的流动速度大致相同，能够防止接合材料的密度降低，能够防止在接合面的外围部分的角部的粘附力即接合力及密封力的降低。
此外，各凸点62的形成方法与第1实施方式同样。还有，作为配置钝化膜69及辅助钝化膜63、…、63的方法，有涂敷钝化膜形成用树脂的方法。钝化膜形成用树脂的涂敷虽然在各凸点62形成前或者形成后都可以，由于各凸点62形成前涂敷钝化膜形成用树脂时，不损伤凸点62，是理想的。辅助钝化膜63、…、63的材料及形成方法与钝化膜69同样。作为钝化膜69及辅助钝化膜63的各自的一个例子，是有机材料聚酰亚胺、无机材料Si3N4，在基片由树脂构成基片侧是有机的情况下，钝化膜69及辅助钝化膜63最好也使用有机材料，使它保持粘接性。聚酰亚胺是液体状用旋转涂敷、光刻法形成。
这样，在钝化膜69及辅助钝化膜63、…、63以及凸点62、…、62形成在IC芯片61上的状态下，在接合材料供给工序中，在IC芯片61的接合面或者作为电路形成体的一个例子的电路基片66的IC芯片接合区域的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料65。接合材料65的供给方法与第1实施方式同样。
其次，在接合工序中，接合材料65夹持在中间、将IC芯片61的接合面重叠在电路基片66的IC芯片接合区域上，在上述各电极64上形成了凸点62的IC芯片61的上述接合面和上述电路基片66的IC芯片接合区域之间上、通过上述接合材料65，使上述IC芯片61的上述各电极64上的上述凸点62和上述电路基片66的各电极67电气的接触那样地定位后接合。该接合工序可以在电路基片66载置在基台70上的状态下进行，也可以在别的位置通过接合材料65将IC芯片61重叠在电路基片66上进行接合工序后，在主压接工序中，通过接合材料65将重叠了IC芯片61的电路基片66载置在基台70上。
再次，在主压接工序，使按压部材68当接在IC芯片61上，在通过接合材料65从按压部材68向载置重叠了IC芯片61的电路基片66的基台70作用按压力的同时，将安装在按压部材68内的加热器的热从按压部材68传递到IC芯片61上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片61的接合面按压到电路基片66的IC芯片接合区域上，使IC芯片61的接合面的各电极64上的凸点62接触到电路基片66的IC芯片接合区域内的各电极67上。这时，在配置了钝化膜69的IC芯片61的上述接合面内，由4边的凸点62、…、62包围的正方形的区域中，接合材料65的流动的流动速度和配置了从钝化膜69连续的辅助钝化膜63、…、63的上述正方形的区域的角部到4边的凸点62、…、62的外侧的位置即在接合面的外围部分的角部上，接合材料65的流动的流动速度大致相同，能够防止在接合面的外围部分的角部接合材料65的密度的降低，能够防止在接合面的外围部分的角部粘附力即接合力及密封力的降低，至少在IC芯片61的接合面的大致全体中，接合材料65保持大致均一地分布，由上述热使之固化能够制造IC芯片封装体。即，在上述主压接工序中，由在上述IC芯片61的接合面的外围部分的角部具备的辅助钝化膜63、…、63，使在原来配置钝化膜69的上述接合面内用4边的凸点62、…、62包围的正方形的区域和在4边的凸点62、…、62的外侧位置即接合面的外围部分的角部的接合材料65的流动速度没有差别，能够防止在上述IC芯片61的上述接合面的外围部分的角部接合材料65的流动的流动速度变快。
此外，在上述说明中，都记述了在接合工序中使IC芯片61的各凸点62和电路基片66的各电极67接触，但不是仅限于此，在接合工序中，IC芯片61的各凸点62和电路基片66的各电极67也可以不接触，直到主压接工序才使IC芯片61的各凸点62和电路基片66的各电极67接触。
此外，作为一个例子，在凸点62的高度50～75μm的情况下，钝化膜69及辅助钝化膜63的厚度最好是30～40μm。
根据上述第7实施方式，不仅在用IC芯片61的接合面的各边的边部近旁1列而且大致等间隔地配置的凸点62、…、62包围的正方形的区域上配置钝化膜69(图中，梨皮纹样花纹区)，由于在4边的凸点62、…、62的外侧位置即在接合面的外围部分的角部上配置大致方形的辅助钝化膜63、…、63(图中、梨皮纹样花纹区)，在上述正方形的区域和上述外围部分的角部中，接合材料65的流动的流动速度大致相同，能够防止接合材料65的密度的降低，防止在接合面的外围部分的角部的粘接力即接合力及密封力的降低，能够防止剥离的发生，能够防止因水分的侵入、吸湿引起的IC芯片等的腐蚀。由此，能够使在IC芯片61的接合面内的接合材料65的分布的均一化，提高粘附力，提高接合力及密封的可靠性。
(第8实施方式)
根据图22A、图22B及图23说明作为与本发明的第8实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图22A及图22B是与第8实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图23是在上述接合工序的IC芯片和电路基片和接合材料的侧视图，还有，图18A及图18B是与为了说明第8实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图19是在上述现有例的接合工序的IC芯片和电路基片和接合材料的侧视图。
在上述第6实施方式中，作为接合材料流动限制部材的一个例子的接合材料流动限制膜，在IC芯片51的接合面的各边的边部近旁的凸点52、…、52的列的外侧的外围部分的方形框区域上具备辅助钝化膜53(图中，梨皮纹样花纹区)，但是不是仅限于此。例如，在第8实施方式中，是第6实施方式和第7实施方式的组合，作为接合材料流动限制部材的一个例子，在IC芯片81的接合面的各边的边部近旁的凸点82、…、82的列的外侧的外围部分和从上述钝化膜59的正方形的区域的角部到外侧的外围部分的角部的区域即到接合面的外围部分及它的角部附近的区域上，具备辅助钝化膜83(图中、梨皮纹样花纹区)，由辅助钝化膜83也可以进行接合材料85的流动限制。
以往，如图18A、图18B所示，假定在正方形的IC芯片151的接合面的各边的边部近旁上、具有一列而且大致等间隔的凸点152、…、152，而且在用4边的凸点152、…、152包围的正方形区域上配置钝化膜159(图中、梨皮纹样花纹区)。在这样地钝化膜159配置在IC芯片151上的状态下，将接合材料155供给电路基片156之后，在接合面的电极154上形成了凸点152的IC芯片151的上述接合面和上述电路基片156之间通过上述接合材料155，使上述IC芯片151的上述电极154上的上述凸点152和上述电路基片156的电极157电气的接触那样地接合，将上述电路基片156载置在基台180上，使加热了的按压部材158当接在IC芯片151上、加压，在加热及加压状态下、压接上述IC芯片151，使上述IC芯片151的上述接合面和上述电路基片156之间的上述接合材料155固化。这种情况下，与配置了钝化膜159的IC芯片151的上述接合面内的4边的用凸点152、…、152包围的正方形区域相比，由于在4边的凸点152、…、152的外侧的位置即接合面的外围部分没有钝化膜159，在当该部分接合材料155的流动的流动速度变快，由于接合材料155的密度降低，在接合面的外围部分的粘附力即接合力及密封力降低，发生剥离。这样，当在IC芯片151的接合面的外围部分与接合材料155间发生剥离时，水分进入该剥离部分，因吸湿产生IC芯片151等的腐蚀。
为了防止这样的接合力及密封力的下降，在第8实施方式中，在上述接合材料供给工序之前，如图22A、图22B所示，不仅在用正方形的IC芯片81的接合面的各边的边部近旁一列而且大致等间隔地配置的凸点82、…、82包围的正方形的区域上配置钝化膜89(图中、梨皮纹样花纹区)，在4边的凸点82、…、82的外侧的位置即在接合面的外围部分及其角部上，配置辅助钝化膜83(图中、梨皮纹样花纹区)。在接合面的外围部分及其角部配置的原因是为了同时获得第6实施方式及第7实施方式两方的作用效果。其结果是，在配置了钝化膜89的IC芯片81的上述接合面内，用4边的凸点82、…、82包围的正方形区域和在配置了辅助钝化膜83的4边的凸点82、…、82的外侧的位置即在接合面的外围部分及其角部接合材料85的流动的流动速度大致相同，能够防止接合材料85的密度降低，能够防止在接合面的外围部分及其角部的粘附力即接合力及密封力的降低。
此外，各凸点82的形成方法与第1实施方式同样。还有，作为配置钝化膜89及辅助钝化膜83的方法，有涂敷钝化膜形成用树脂的方法。钝化膜形成用树脂的涂敷虽然在各凸点82形成前或者形成后都可以，由于各凸点82形成前涂敷钝化膜形成用树脂时，不损伤凸点82，是理想的。辅助钝化膜83、…、83的材料及形成方法与钝化膜89同样。作为钝化膜89及辅助钝化膜83的各自的一个例子，有机材料是聚酰亚胺、无机材料是Si3N4，在基片由树脂构成基片侧是有机的情况下，钝化膜89及辅助钝化膜83最好也使用有机材料，使它保持粘接性。聚酰亚胺是液体状用旋转涂敷、光刻法形成。
这样，在钝化膜89及辅助钝化膜83以及凸点82、…、82形成在IC芯片81上的状态下，在接合材料供给工序中，在IC芯片81的接合面或者作为电路形成体的一个例子的电路基片86的IC芯片接合区域的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料85。接合材料85的供给方法与第1实施方式同样。
其次，在接合工序中，接合材料85夹持在中间、将IC芯片81的接合面重叠在电路基片86的IC芯片接合区域上，在上述各电极84上形成了凸点82的IC芯片81的上述接合面和上述电路基片86的IC芯片接合区域之间上、通过上述接合材料85，使上述IC芯片81的上述各电极84上的上述凸点82和上述电路基片86的各电极87电气的接触那样地定位后接合。该接合工序可以在电路基片86载置在基台90上的状态下进行，也可以在别的位置通过接合材料85将IC芯片81重叠在电路基片86上进行接合工序后，在主压接工序中，通过接合材料85将重叠了IC芯片81的电路基片86载置在基台90上。
再次，在主压接工序，使按压部材88当接在IC芯片81上，在通过接合材料85从按压部材88向载置重叠了IC芯片81的电路基片86的基台90作用按压力的同时，将安装在按压部材88内的加热器的热从按压部材88传递到IC芯片81上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片81的接合面按压到电路基片86的IC芯片接合区域上，使IC芯片81的接合面的各电极84上的凸点82接触到电路基片86的IC芯片接合区域内的各电极87上。这时，在配置了钝化膜89的IC芯片81的上述接合面内、由4边的凸点82、…、82包围的正方形的区域中、接合材料85的流动的流动速度和配置了辅助钝化膜83的4边的凸点82、…、82的外侧的位置即在接合面的外围部分及其角部上，接合材料85的流动的流动速度大致相同，能够防止在接合面的外围部分及其角部的接合材料85的密度的降低，能够防止在接合面的外围部分及其角部粘附力即接合力及密封力的降低，至少在IC芯片81的接合面的大致全体中，接合材料85保持大致均一地分布，由上述热使之固化能够制造IC芯片封装体。即，在上述主压接工序中，由在上述IC芯片81的接合面的外围部分及其角部具备的辅助钝化膜83，使在原来配置钝化膜89的上述接合面内用4边的凸点82、…、82包围的正方形的区域和在4边的凸点82、…、82的外侧位置即接合面的外围部分及其角部的接合材料85的流动速度没有差别，能够防止在上述IC芯片81的上述接合面的外围部分及其角部接合材料85的流动的流动速度变快。
此外，在上述说明中，都记述了在接合工序中使IC芯片81的各凸点82和电路基片86的各电极87接触，但不是仅限于此，在接合工序中，IC芯片81的各凸点82和电路基片86的各电极87也可以不接触，直到主压接工序才使IC芯片81的各凸点82和电路基片86的各电极87接触。
此外，作为一个例子，在凸点82的高度50～75μm的情况下，钝化膜89及辅助钝化膜83的厚度最好是30～40μm。
根据上述第8实施方式，不仅在用IC芯片81的接合面的各边的边部近旁1列而且大致等间隔地配置的凸点82、…、82包围的正方形的区域上配置钝化膜89(图中，梨皮纹样花纹区)，由于在4边的凸点82、…、82的外侧位置即在接合面的外围部分及其角部上配置大致方形的辅助钝化膜83(图中、梨皮纹样花纹区)，在上述正方形的区域和上述外围部分及其角部中，接合材料85的流动的流动速度大致相同，能够防止接合材料85的密度的降低，防止在接合面的外围部分及其角部的粘接力即接合力及密封力的降低，能够防止剥离的发生，能够防止因水分的侵入、吸湿引起的IC芯片等的腐蚀。由此，能够使在IC芯片81的接合面内的接合材料85的分布的均一化，提高粘附力，提高接合力及密封的可靠性。
(第9实施方式)
根据图24A、图24B及图25说明作为与本发明的第9实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图24A及图24B是与第9实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图25是在上述接合工序的IC芯片和电路基片和接合材料的侧视图，还有，图18A及图18B是与为了说明第9实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图19是在上述现有例的接合工序的IC芯片和电路基片和接合材料的侧视图。
在上述第6实施方式中，作为接合材料流动限制部材的一个例子的接合材料流动限制膜，在IC芯片51的接合面的各边的边部近旁的凸点52、…、52的列的外侧的外围部分的方形框区域上具备辅助钝化膜53(图中，梨皮纹样花纹区)，但是不是仅限于此。例如，在第9实施方式中，是在第6实施方式和第7实施方式组合的第8实施方式上进一步加上，作为接合材料流动限制部材的一个例子，在IC芯片91的接合面的各边的边部近旁的凸点92、…、92间的间隙部分上也具备辅助钝化膜93(图中、梨皮纹样花纹区)，由辅助钝化膜93也可以进行接合材料95的流动限制。即，换句话说，在IC芯片91的接合面的凸点92、…、92以外的区域全体上，具备作为接合材料流动限制部材的一个例子的辅助钝化膜93(图中、梨皮纹样花纹区)，由辅助钝化膜93也可以进行接合材料95的流动限制。
以往，如图18A、图18B所示，在正方形的IC芯片151的接合面的各边的边部近旁上、具有一列而且大致等间隔的凸点152、…、152，而且假定在用4边的凸点152、…、152包围的正方形区域上配置钝化膜159(图中、梨皮纹样花纹区)。在这样地钝化膜159配置在IC芯片151上的状态下，将接合材料155供给电路基片156之后，在接合面的电极154上形成了凸点152的IC芯片151的上述接合面和上述电路基片156之间通过上述接合材料155，使上述IC芯片151的上述电极154上的上述凸点152和上述电路基片156的电极157电气的接触那样地接合，将上述电路基片156载置在基台180上，使加热了的按压部材158当接在IC芯片151上、加压，在加热及加压状态下、压接上述IC芯片151，使上述IC芯片151的上述接合面和上述电路基片156之间的上述接合材料155固化。这种情况下，与配置了钝化膜159的IC芯片151的上述接合面内的4边的用凸点152、…、152包围的正方形区域相比，由于在4边的凸点152、…、152的外侧的位置即接合面的外围部分没有钝化膜159，在当该部分接合材料155的流动的流动速度变快，由于接合材料155的密度降低，在接合面的外围部分的粘附力即接合力及密封力降低，发生剥离。这样，当在IC芯片151的接合面的外围部分发生与接合材料155间的剥离时，水分进入该剥离部分，因吸湿产生IC芯片151等的腐蚀。
为了防止这样的接合力及密封力的下降，在第9实施方式中，在上述接合材料供给工序之前，如图24A、图24B所示，不仅在用正方形的IC芯片91的接合面的各边的边部近旁，一列而且大致等间隔地配置的凸点92、…、92包围的正方形的区域上，配置钝化膜99(图中、梨皮纹样花纹区)，在4边的凸点92、…、92的外侧的位置即在接合面的外围部分及其角部及邻接的凸点92、与92之间的部分上，配置辅助钝化膜93(图中、梨皮纹样花纹区)。配置在接合面的外围部分及其角部加上邻接的凸点92、92之间的部分的原因是为了在同时获得第6实施方式及第7实施方式两方的作用效果的基础上，使邻接的凸点92与92之间的部分和相反的以外的部分上接合材料95的流动速度相同。其结果是，在配置了钝化膜99的IC芯片91的上述接合面内和在凸点92、…、92配置部分以外的区域上接合材料95的流动的流动速度大致相同，能够防止接合材料95的密度降低，能够防止在接合面的外围部分及其角部及邻接的凸点92、92之间的部分的粘附力即接合力及密封力的降低。
此外，各凸点92的形成方法与第1实施方式同样。还有，作为配置钝化膜99及辅助钝化膜93的方法，有涂敷钝化膜形成用树脂的方法。钝化膜形成用树脂的涂敷虽然在各凸点92形成前或者形成后都可以，由于各凸点92形成前涂敷钝化膜形成用树脂时，不损伤凸点92，是理想的。辅助钝化膜93的材料及形成方法与钝化膜99同样。作为一个例子，例如用旋转涂敷法在IC芯片91的接合面的整个面上涂敷聚酰亚胺或者聚苯并恶唑(PBO)等的有机膜厚度3～7μm程度。然后，点状去除形成凸点92必须的电极94、使电极94露出。
这样，在钝化膜99及辅助钝化膜93以及凸点92、…、92形成在IC芯片91上的状态下，在接合材料供给工序中，在IC芯片91的接合面或者作为电路形成体的一个例子的电路基片96的IC芯片接合区域的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料95。接合材料95的供给方法与第1实施方式同样。
其次，在接合工序中，接合材料95夹持在中间、将IC芯片91的接合面重叠在电路基片96的IC芯片接合区域上，在上述各电极94上形成了凸点92的IC芯片91的上述接合面和上述电路基片96的IC芯片接合区域之间上、通过上述接合材料95，使上述IC芯片91的上述各电极94上的上述凸点92和上述电路基片96的各电极97电气的接触那样地定位后接合。该接合工序可以在电路基片96载置在基台100上的状态下进行，也可以在别的位置通过接合材料95将IC芯片91重叠在电路基片96上进行接合工序后，在主压接工序中，通过接合材料95将重叠了IC芯片91的电路基片96载置在基台100上。
再次，在主压接工序，使按压部材98当接在IC芯片91上，在通过接合材料95从按压部材98向载置重叠了IC芯片91的电路基片96的基台100作用按压力的同时，将安装在按压部材98内的加热器的热从按压部材98传递到IC芯片91上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片91的接合面按压到电路基片96的IC芯片接合区域上，使IC芯片91的接合面的各电极94上的凸点92接触到电路基片96的IC芯片接合区域内的各电极97上。这时，在配置了钝化膜99的IC芯片91的上述接合面内，由4边的凸点92、…、92包围的正方形的区域中接合材料95的流动的流动速度和配置了辅助钝化膜93的4边的凸点92、…、92的外侧的位置即在接合面的外围部分及其角部及邻接的凸点92与92之间的部分上，接合材料95的流动的流动速度大致相同，能够防止在接合面的外围部分及其角部及邻接的凸点92与92之间部分的接合材料95的密度的降低，能够防止在接合面的外围部分及其角部及邻接的凸点92与92之间的部分的粘附力即接合力及密封力的降低，至少在IC芯片91的接合面的大致全体中，接合材料95保持大致均一地分布，由上述热使之固化能够制造IC芯片封装体。即，在上述主压接工序中，由在上述IC芯片91的接合面的外围部分及其角部具备的辅助钝化膜93，使在原来配置钝化膜99的上述接合面内用4边的凸点92、…、92包围的正方形的区域和在4边的凸点92、…、92的外侧位置即接合面的外围部分及其角部及邻接的凸点92与92之间的部分的接合材料95的流动速度没有差别，能够防止在上述IC芯片91的上述接合面的外围部分及其角部及邻接的凸点92与92之间的部分接合材料95的流动的流动速度变快。
此外，在上述说明中，都记述了在接合工序中使IC芯片91的各凸点92和电路基片96的各电极97接触，但不是仅限于此，在接合工序中，IC芯片91的各凸点92和电路基片96的各电极97也可以不接触，直到主压接工序才使IC芯片91的各凸点92和电路基片96的各电极97接触。
此外，作为一个例子，在凸点92的高度50～75μm的情况下，钝化膜99及辅助钝化膜93的厚度最好是30～40μm。
根据上述第9实施方式，不仅在用IC芯片91的接合面的各边的边部近旁1列而且大致等间隔地配置凸点92、…、92包围的正方形的区域上配置钝化膜99(图中，梨皮纹样花纹区)，由于在4边的凸点92、…、92的外侧位置即在接合面的外围部分及其角部及邻接的凸点92与92之间的部分上配置辅助钝化膜93(图中、梨皮纹样花纹区)，在上述正方形的区域和上述外围部分及其角部中及邻接的凸点92与92之间的部分上，接合材料95的流动的流动速度大致相同，能够防止接合材料95的密度的降低，防止在接合面的外围部分及其角部及邻接的凸点92、92之间的部分上的粘附力即接合力及密封力的降低，能够防止剥离的发生，能够防止因水分的侵入、吸湿引起的IC芯片等的腐蚀。由此，能够使在IC芯片91的接合面内的接合材料95的分布的均一化，提高粘附力，提高接合力及密封的可靠性。
在上述第1～第9实施方式中，即使在接合材料包含导电性材料或者无机聚酯树脂的情况下，由仿真凸点，能够使压接时树脂的流动在IC芯片的接合面内均一化，能够均一地配置导电性材料或者无机聚酯树脂，能够使品质及可靠性稳定化。与此相反，在没有仿真凸点的情况下，在添加无机聚酯树脂的树脂中，压接时的树脂的流动是不均一时无机聚酯树脂成为粗密的，部分的由于树脂物性的不同有时容易退化，在添加了导电性材料的树脂中，压接时的树脂的流动成为不均一时，导电性材料成为粗密的，有时产生局部的短路。
还有，在上述的第1～第9实施方式中，虽然上述各凸点2、12、22、32、42、52、62、82、92都是预先进行调整使高度一致后再使它与电路基片的各电极接触，但是，也能够采用不预先进行调整，使各凸点与电路基片的各电极接触，在各电极进行调整的所谓非柱式凸点(NSD)形式的封装方法。以下，就该非柱式凸点(NSD)形式的封装方法进行说明。
使用图27A～图31C说明IC芯片(以下，代表性的用401表示)向在上述各实施方式中的电路基片(以下，代表性的用406表示)的封装方法。
在图27A的IC芯片401中，在IC芯片401的AL焊接电极(以下，代表性的用404表示)上用引线焊接机、如同图30A～图30F的动作形成凸点(凸状电极)(以下，代表性的用402表示)。即，在图30A中，从支持器193突出的金属线195的下端上形成球196，在图30B将保持金属线195的支持器193下降、使球193与IC芯片401的电极404接合大致形成凸点402，在图30C继续将金属线195送向下方、开始上升支持器193，使支持器193移动向如在图30D所示那样的大致方形的环路199上、如图30E所示那样在凸点402的上部上形成弯曲部198，抻长掐断形成如图30F所示的凸点402。或者，也可以在图30B用支持器193将金属线195夹住，使支持器193上升、由向上方提升将金的金属线195掐断，形成图30G所示的凸点402的形状。图27B示出了这样在IC芯片401的各电极404上形成的凸点402的状态。
其次，如图27D所示、在图27C所示的电路基片406的电极407上，配置尺寸比IC芯片401的尺寸大若干切断的作为接合材料的一个例子的热固化性树脂板(以下、代表性的用405表示)，例如，用加热到80～120℃粘贴用具，在49～98N(5～10kgf/cm2)程度的压力下将作为上述接合材料的一个具体例子的热固化性树脂板405粘贴到基片406的电极407上。然后，将配置在热固化性树脂板405的用具408A一侧的能够拆卸的隔板405a剥掉，完成基片406的准备工序。该隔板405a是为了防止热固化性树脂板405粘贴在用具408A上而设置的。这里，热固化性树脂板405最好是加入二氧化硅等的无机填料的树脂(例如：环氧树脂、酚醛树脂、聚酰亚胺等)，完全没有加入无机填料的树脂(例如：环氧树脂、酚醛树脂、聚酰亚胺等)，同时，最好具有能够耐在后工序的回流工序中的高温程度的耐热性(例如，具有耐240℃10秒钟程度的耐热性)。
再次，如图27E及图28F所示，由加热了的接合用具408，将在上述工序中在电极404上形成了凸点402的IC芯片401定位在在上述工序中准备的基片406的与IC芯片401的电极404对应的电极407上后、按压。这时，如从图31A到图31B所示，凸点402的头部402A在基片406的电极407上一边变形一边压进去，这时通过IC芯片401向凸点402侧施加的荷重因凸点402的直径而不同，成为折弯重叠的凸点402的头部402a必须施加如图31C所示的变形程度的荷重。该荷重最低也需要196mN(20gf)。荷重的上限是不损伤IC芯片401、凸点402、电路基片406的程度。有的情况下，它的最大荷重超过980mN(100gf)。此外，405m及405s是热固化性树脂板405用接合用具408的热熔融了的熔融中的热固化性树脂及熔融后的热固化的树脂。
此外，由用陶瓷加热器或者脉冲加热器等内部安装的加热器加热的接合用具408，也可以将在上述前工序中在电极404上形成了凸点402的IC芯片401定位在上述前工序中准备的基片406的与IC芯片401的电极404对应的电极407上的定位工序和定位后的按压接合工序合并成用一个定位兼按压接合装置进行。但是，用各自的装置，例如，在许多的基片连续的生产的情况下，由于同时进行定位作业和按压接合作业能够提高生产效率，也可以用定位装置进行定位工序，用接合装置进行按压接合工序。
这时，作为一个例子，电路基片406使用玻璃布叠层环氧树脂基片(玻璃环氧基片)或玻璃布叠层聚酰亚胺树脂基片等。这些基片406由于热经历、截断、加工等产生翘曲、起伏，不一定是完全的平面，在适当的、电路基片406的翘曲矫正的状态，例如，在IC芯片401和电路基片406之间的热固化性树脂板405上施加数秒～20秒程度、140～230℃的热，使该热固化性树脂板405固化。这时，最初构成热固化性树脂板405的热固化性树脂流动直到IC芯片401的边缘密封为止。还有，由于是树脂，当加热的时候，当初自然的软化产生这样的流动到边缘的流动性。由于热固化性树脂的体积比IC芯片401和电路基片之间的空间的体积大，从该空间挤出那样地流出，得到密封效果。这时，由上述各实施方式的接合材料流动限制部材进行适宜的流动限制。
其后，由于加热的用具408上升、加热源消失，IC芯片401和热固化性树脂板405的温度急剧地降低，热固化性树脂板405的流动性丧失，如图28G及图31C所示IC芯片401被固化了的热固化性树脂405s固定在电路基片406上。还有，若由工件台410预先将电路基片406侧加热时，接合用具408的温度能够设定的更低。
还有，代替粘贴热固化性树脂板405，如图29H所示，也可以将热固化性粘接剂405b由调配器等涂敷、或者印刷、或者复印到电路基片406上。在使用热固化性粘接剂405b的情况下，基本上是与使用上述热固化性树脂板405的工序同一的工序进行。当使用热固化性树脂板405的情况下，由于是固体处理容易，同时，由于没有液体成分具有能够形成高分子，容易形成玻璃转移点高的树脂的优点。与此相反，当使用热固化性粘接剂405b的情况下，能够在基片406的任意的位置以任意的大小涂敷、印刷或者复印。
还有，代替热固化性树脂也可以使用各向异性导电膜(ACF)，进一步，作为包含在各向异性导电膜内的导电离子，由于使用实施了电镀的镍粉，能够降低在电极407和凸点402之间的接触电阻值，是很合适的。
此外，从图27A到图27G就在电路基片406侧上形成热固化性树脂板405作了说明，在图29H就在电路基片406侧上形成热固化性粘接剂405b作了说明，但不是仅限于此，如图29I或者图29J所示，也可以形成在IC芯片401一侧。这种情况下，特别是在热固化性树脂板405的情况下，与在热固化性树脂板405的电路基片侧拆卸可能地配置隔板405a的同时，也可以将IC芯片401按压在橡胶等的弹性体117上，沿着凸点402的形状将热固化性树脂板405粘贴到IC芯片401上。
在这样的非柱式凸点(NSD)形式的封装方法中，由于各凸点的先端部分在电路基片的各电极上毁坏，IC芯片对电路基片的按进量(按压量)变大，于是，使接合材料流动到IC芯片的结合面的外围部分一侧的力量变大，由上述仿真凸点的接合材料流动限制功能能够更有效地起到作用，在NSB(非柱式凸点)中限制效果更大。
作为一个例子。在非柱式凸点(NSD)形式的封装方法中，例如，由在直径75μm的凸点中对电路基片的电极按压毁坏得到电气的接合时，是将凸点毁坏到高度只有35μm那样短。这时，由于将IC芯片向着电路基片按压时在两者之间的接合材料被大量压出，由上述接合材料流动限制部材限制了上述接合材料的流出，能够防止在IC芯片中央部分接合材料的密度降低的效果。由此，在这样的非柱式凸点形式的封装方法中，能够期待它对接合材料流出的抑制力。
此外，在上述第1～第5实施方式中，虽然为了使接合材料的流动限制大致均一地进行凸点和仿真凸点的形状最好是大致均一的，但是不是仅限于此，在容许的范围内采用不同的形状或高度都可以。还有，凸点和仿真凸点的材质也可以不同。
还有，在第1～第5实施方式中，是以凸点和凸点的间隔或者凸点和仿真凸点的间隔、仿真凸点和仿真凸点的间隔大致相同的情况为中心进行说明的，但是，不是仅限于此，在容许范围内也可以采用不均一的间隔。
在上述的实施方式中，作为接合材料流动限制部材以在IC芯片的电极上形成仿真凸点为例进行了说明，本发明不是仅限于此，如图32A、图32B、图32C、图33所示，也可以由树脂膏的印刷或者调和器等直接的在上述IC芯片上形成与仿真凸点大致同等高度的仿真凸点状的突起部23A。
还有，虽然是在上述电子器件的接合面的电极上形成凸点的，但是，代替凸点，也可以形成突出在上述电子器件的接合面的电极上的凸状电极。
此外，在上述第6～第9实施方式中，为了使接合材料的流动的流动速度大致均一钝化膜和辅助钝化膜的厚度最好是大致相同的，但是不是仅限于此，在容许范围内也可以采用不同的厚度。还有，钝化膜和辅助钝化膜的材质也可以不同，同时，各膜也不是仅限于一层，也可以是多层。
还有，在上述第6～第9实施方式中，作为上述接合材料流动限制部材代替辅助钝化膜，也可以形成具有其它功能的一层或者多层膜。
还有，上述接合材料流动限制部材，例如，由于配置仿真凸点或者辅助钝化膜，在IC芯片和基片接合时，从IC芯片和基片之间挤出大量地涌上到各侧面的接合材料、由于受上述接合材料流动限制部材的流动限制或者受流动速度的上升限制，从IC芯片和基片之间挤出的接合材料在配置了上述接合材料流动限制部材的部分和配置了凸点或者仿真凸点的部分同样的受到流动限制或者流动速度的上升限制，作为对IC芯片的侧面涌上的部分的焊缝能够作大，能够涌上到覆盖从基片起到IC芯片的侧面的厚度的一半。即，以往，虽然在凸点或者配置钝化膜的部分受流动限制或者流动速度的上升限制，由于在没有配置凸点或者钝化膜的部分不受那样的限制，焊缝就没有那样大，例如，IC芯片的厚度为0.4mm时仅仅形成0.1mm的焊缝。但是，在上述各实施方式中，如上所述，由于受上述限制，例如，当IC芯片的厚度为0.4mm时能够形成0.2～0.3mm高的焊缝，焊缝能够作大。其结果是，在焊缝小的情况下，在IC芯片和接合材料或者基片和接合材料的界面上容易形成水分侵入路径。还有，该路径也短，耐湿的可靠性差，而且，热循环时对基片的翘曲的耐性也弱。但是，焊缝大的结果，使IC芯片和接合材料或者基片和接合材料的界面难于形成水分的侵入路径，还有，他的路径也能够变长了，具有优秀的耐湿可靠性，而且，例如在-65℃～150℃的热循环时对因热引起的基片的翘曲的耐性也强。
其次，在上述第1～第9实施方式中，主要是针对电子器件侧的改良，记述了在电路形成体的改良。
即，以往，在使形成在方形的IC芯片的接合面的电极上的凸点与电路基片的电极接触的同时，在IC芯片和电路基片之间配置接合材料，由接合材料将IC芯片接合保持在电路基片上。
但是，在上述结构中，在接合方形IC芯片的电路基片的IC芯片接合区域上接合材料不均一地流出部分，例如，电极间的排列的大的间隙、或者在方形的边部分上排列电极的情况下，在没有排列电极的角部的间隙等中，当通过接合材料将IC芯片与电路基片接合时，由于夹持在IC芯片和电路基片之间的接合材料通过电路基片的电极间的上述间隙、不均一地流出到电路基片的IC芯片接合区域的外围部分上，在IC芯片接合区域的中央部分接合材料的密度容易变疏，接合力及密封力降低。
因此，本发明的第10实施方式以后的目的在于解决上述问题，试图使电子器件和电路形成体接合时、使在电路形成体的电子器件接合区域的接合材料的分布均一化，提供能够提高接合及密封可靠性的电子器件的封装方法及电子器件封装体。
以下，根据附图详细说明与本发明相关的第10实施方式以后的各实施方式。此外，在各俯视图中，为了简化，各凸点及仿真凸点用方形表示，实际的形状不限于此。
此外，在该说明书中所谓的电路形成体是指树脂基片、酚醛纸基片、陶瓷基片、薄膜基片、玻璃·环氧(玻璃环氧)基片、薄膜基片等的电路基片、单层或者多层基片等的电路基片、部件、机壳或者框架等形成电路的对象物的意思。
(第10实施方式)
根据图34A～图39说明作为与本发明的第10实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图34A及图34B是与第10实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图，图35A、图35B是在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图及透视IC芯片示出在电路基片上的接合材料的移动的俯视图，图36是在压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。还有，图37A、图37B是与为了说明第10实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述电路基片的侧视图及俯视图，图38A、图38B是图35A、图35B的现有例的在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图及透视IC芯片示出在电路基片上的接合材料的移动的俯视图，图39是在图35A、图35B的现有例的压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
在第10实施方式中，如图34A、图34B所示，接合在作为电路形成体的一个例子的电路基片6-1的正方形的IC芯片接合区域6a-1上的、作为电子器件的一个例子的正方形的IC芯片1-1上，在除它的四隅的角部附近4边的各边的边部近旁上具有一列的凸点22、…、22的情况下，电路基片6-1的IC芯片接合区域6a-1的四隅的各角部附近，即，与IC芯片1-1的原来没有凸点的部分对应的部分上，形成作为接合材料流动限制部材的一个例子的作为凸部的仿真电极303，由仿真电极303进行接合材料5的流动限制。
此外，在本说明书中，所谓IC芯片接合区域是必须接合IC芯片的电路基片上的区域，是与IC芯片同一形状或者比IC芯片大若干的区域的意思。
以往，如图37A、图37B所示，在电路基片706的正方形的IC芯片接合区域706a的分别各边的边部近旁，一方面在电极707、…、707上大致等间隔地排列一列的电极707、…、707，另一方面，假定在电路基片706的IC芯片接合区域706a的四隅的各角部附近完全没有电极707。在这样地电极707、…、707配置在IC芯片701上的状态下，将接合材料705供给电路基片706之后，通过在电路基片706的接合区域706a的电极707上形成了凸点702的IC芯片的上述接合面和上述电路基片706之间上的上述接合材料705，使上述IC芯片701的上述电极704上的上述凸点702和上电路基片706的电极707电气接触那样地接合，将上述电路基片706载置在基台710上，使加热了的按压部材708当接在IC芯片701上，由加压，在加热加压状态下，按压上述IC芯片701使上述IC芯片701的上述接合面和上述电路基片706的上述接合区域706a之间的上述接合材料705固化。这种情况下，当由加热器一边加热一边进行主压接时，就IC芯片701和基片706之间的接合材料705来说，将在基片706的IC芯片接合区域706a的中央部内，形成在IC芯片701的接合面上的SiN的钝化膜509和基片706的IC芯片接合区域706a之间的接合材料705的流动速度设为SP1。另一方面，在基片706的IC芯片接合区域706a的外围部，当将基片706的IC芯片接合区域706a的电极表面的Au电镀和IC芯片701之间的接合材料705的流动速度设为SP2时，IC芯片接合区域706a的外围部的流动速度SP2比上述IC芯片接合区域706a的中央部内的流动速度SP1大，而且，基片706的IC芯片接合区域706a的外围部、特别是、与大致等间隔地排列的电极707、…、707配置的边部近旁相比，空缺电极707的位置，即，从各角部703附近，接合材料705以更大的流动速度沿基片流出向IC芯片接合区域706a的外侧，接合材料705的密度降低，密封IC芯片701的侧面的树脂量就不足，密封IC芯片701的侧面的焊缝就变小，在IC芯片接合区域的外围部的IC芯片701和接合材料705之间发生剥离，或者在基片706的电极707和接合材料705之间发生剥离。
为了防止这样的剥离的发生，在第10实施方式中，在上述接合材料供给工序前，如图34A、图34B所示，在正方形的IC芯片1-1的没有电极7的各角部附近，配置一个或者多个仿真电极303。这里，所谓的在角部附近配置一个或者多个仿真电极303，是指如图79所示，当上述IC芯片1-1的上述接合面的边部近旁的一列的电极7、…、7的配置列的延长线L1及L2以大致90度在IC芯片1-1的上述接合面的角部交叉时，在交叉区域的外侧区域R1内配置303A、303B，或者在通过各列的最接近角部的电极7与上述延长线L1、L2分别正交的基准线L3、L4包围起来的区域R2内，配置303A、303B、303C那样的意思。其结果是，即使在电路基片6-1的正方形IC芯片接合区域6a-1的各角部附近，也存在电极303，在所有的边部近旁及角部附近成为大致均一地分别排列电极7、…、7或者仿真电极303、…、303的状态。
此外，虽然各仿真电极303最好与各电极7同样的形成，但是，也可以用其它的方法形成。
这样，在电极7、…、7或者仿真电极303、…、303的列形成在电路基片6-1的正方形的IC芯片接合区域6a-1的各边部近旁的状态下，在接合材料的供给工序中，在IC芯片1-1的接合区域或者电路基片6-1的IC芯片接合区域6a-1的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料5。作为接合材料5的供给方法，当接合材料5是液体的情况下用涂敷法进行，当接合材料5是板状等的固体的情况下，用载置或者粘贴法进行。
作为接合材料的一个例子，在液体状的情况下有各向异性导电膏或者密封树脂膏，在固体状的情况下有各向异性导电膜或者密封树脂膜。
其次，在接合工序中，接合材料5夹持在中间、将IC芯片1-1的接合面重叠在电路基片6-1的IC芯片接合区域6a-1上，在上述各电极4上形成了凸点2的IC芯片1-1的上述接合面和上述电路基片6-1的IC芯片接合区域6a-1之间上、通过上述接合材料5，使上述IC芯片1-1的上述各电极4上的上述凸点2和上述电路基片6-1的各电极7电气的接触那样地定位后接合。该接合工序可以在电路基片6-1载置在基台10上的状态下进行，也可以在别的位置通过接合材料5将IC芯片1-1重叠在电路基片6-1上进行接合工序后，在主压接工序中，通过接合材料5将重叠了IC芯片1-1的电路基片6-1载置在基台10上。
再次，在主压接工序，使按压部材8当接在IC芯片1-1上，在通过接合材料5从按压部材8向载置重叠了IC芯片1-1的电路基片6-1的基台10作用按压力的同时，将安装在按压部材8内的加热器的热从按压部材8传递到IC芯片1-1上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片1-1的接合面按压到电路基片6-1的IC芯片接合区域6a-1上，使IC芯片1-1的接合面的各电极4上的凸点2接触到电路基片6-1的IC芯片接合区域6a-1内的各电极7上。这时，将上述IC芯片1-1的上述接合面和上述电路基片6-1的IC芯片接合区域6a-1之间的上述接合材料5从上述IC芯片1-1的上述接合面的中央部挤出向外围部。这里，如上所述，作为在电极7空缺的位置，即，在角部附近配置仿真电极303的结果，即使在IC芯片1-1的上述接合面的各角部附近，与任何一边的边部近旁同样大致等间隔地配置电极7、…、7及仿真电极303，如图38B中箭头所示，即使在各边的边部近旁及各角部附近同样地限制接合材料5从中央部向外围部的流动，使在基片6-1的IC芯片接合区域6a-1的中央部的流动速度SP1和在基片6-1的IC芯片接合区域6a-1的外围部的流动速度SP2大致相同，在增加IC芯片接合区域6a-1的中央部和外围部的粘附性的同时，由于增加了基片6-1的电极7或者仿真电极313和接合材料5之间的粘附性，能够防止上述剥离，在电路基片6-1的至少IC芯片接合区域6a-1全体上保持接合材料5的大致均一的分布，由上述热使之固化，能够制造IC芯片封装体。即，在上述主压接工序中，由在上述IC芯片1-1上具备的仿真电极303、…、303，能够限制当从电路基片6-1的上述IC芯片接合区域6a-1的中央部向外围部、特别是向角部压接时，上述接合材料5的不均一地挤出。
作为上述接合材料流动限制部材的例子的各仿真电极303的高度最好与电极7的高度大致相同。此外，通常，基片的电极的高度，在多层基片、例如、在松下电子器件公司制造的名为ALIVH的玻璃环氧基片中，作为一个例子是12～25μm(包含Au/Ni电镀)，在陶瓷基片中作为一个例子是2～15μm(包含Au/Ni电镀)。还有，各仿真电极303最好具有耐热性。这里，当不要回流工序的情况下是200℃20秒，通过回流工序的情况下是具有250℃10秒程度的耐热性的意思。
还有，作为接合材料5，不是仅限于由绝缘性的热固化性树脂构成，也可以是在绝缘性树脂中包含导电性离子的导电性材料，也可以包含无机填料。这样，在接合材料5中，即使在包含导电性材料或者无机填料的情况下，由于上述接合材料流动限制部材，当压接时，树脂的流动在IC芯片1-1的接合面内是均一的，能够均一地配置导电性材料或者无机填料。与此相反，在没有上述接合材料流动限制部材的情况下，在添加无机填料的树脂中，当压接时的树脂的流动不均一时，无机填料就成为粗密的，由于部分的树脂物性的不同，有时容易品质退化，在添加导电性材料的情况下，当压接时树脂的流动不均一时，导电性材料成为粗密的，有时产生局部的短路。
此外，在上述说明中，都记述了在接合工序中使IC芯片1-1的各凸点2和电路基片6-1的各电极7接触，但不是仅限于此，在接合工序中，IC芯片1-1的各凸点2和电路基片6-1的各电极7也可以不接触，直到主压接工序才使IC芯片1-1的各凸点2和电路基片6-1的各电极7接触。
根据上述第10实施方式，在电路基片6-1的正方形IC芯片接合区域6a-1中，除它的四隅的角部、在4边的各边的边部近旁具有大致等间隔地一列电极7、…、7，由于在电路基片6-1的IC芯片接合区域6a-1的上述边的边部近旁没有电极7的角部上形成仿真电极303、…、303，能够使电极7、…、7的排列状态在IC芯片1-1的各边的边部近旁及各角部附近大致相同，在上述压接工序的上述IC芯片1-1的上述接合区域和上述电路基片6-1的IC芯片接合区域6a-1之间的上述接合材料5从中央部向外围部的角部的接合材料5的流动时，仿真电极303起到接合材料流动限制部材的功能，在基片6-1的IC芯片接合区域6a-1的中央部的流动速度SP1和在基片6-1的IC芯片接合区域6a-1的外围部的流动速度SP2大致相同，能够使在IC芯片接合区域6a-1的各边的边部近旁及各角部附近的上述接合材料5从中央部向外围部的角部的流动大致均一化，而且，能够使IC芯片1-1的接合面换句话说在上述电路基片6-1的IC芯片接合区域6a-1内的接合材料5的分布的均一化。这样，作为IC芯片1-1的接合面内及电路基片6-1的IC芯片接合区域6a-1内的接合材料5的分布的均一化的结果，能够防止接合材料5的密度的降低，在增加IC芯片接合区域6a-1的中央部和外围部、特别是在角部的IC芯片1-1和接合材料5的粘附性的同时，由于增加了基片6-1的电极7或者仿真电极303和接合材料5之间的粘附性，能够防止上述剥离，能够提高接合及密封的可靠性。
此外，如果使上述角部上配置的仿真电极303和与邻接仿真电极303的电极7、7的配置间隔和电极7、…、7的配置间隔大致相同，成为从4个边部近旁到角部同样地形成电极7、…、7的状态，能够使从上述接合材料5的中央部向外围部的流动更进一步大致均一化，而且，能够使在电路基片6-1的IC芯片接合区域6a-1内的接合材料5的分布更进一步的均一化。但是，不是仅限于此，为了提高比完全不存在上述仿真电极303、…、303的情况下更高的均一性，仿真电极303和与邻接仿真电极303的电极7、7之间的配置间隔也可以比电极7、…、7的配置间隔大。
(第11实施方式)
根据图40A～图45说明作为与本发明的第11实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图40A及图40B是与第11实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图41A是在接合工序前的电路基片的侧视图，图41B示出在压接工序的接合材料的流动状态、是透视IC芯片示出电路基片上的接合材料的移动的俯视图。还有，图42是在上述压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。还有，图43A及图43B是与为了说明第11实施方式的现有例相关的电子器件的封装方法的接合工序前的IC芯片的侧视图及背面图，图44A是图43A、图43B的现有例的接合工序前的电路基片的侧视图，图44B示出图43的现有例的在压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。还有，图45是在图43A、图43B的现有例的上述压接工序的IC芯片和电路基片和接合材料的部分放大的一部分剖面侧视图。
上述IC芯片的封装方法，如图40A、图40B所示，在四角形即正方形或者长方形的IC芯片1-2(在图40A、图40B中是正方形的IC芯片1-2)的接合面中，除它的四隅的角部在4边的各边部的端缘近旁部分上与各边大致平行而且大致等间隔地具有一列的凸点2、…、2，在IC芯片1-2的接合面的上述边部近旁中的没有凸点2的位置(在图40B中是IC芯片1-2的4边中的上下的2边及左右2边的边部近旁中的没有凸点2的位置)上形成作为接合材料流动限制部材的一个例子的仿真凸点3，由仿真凸点3进行接合材料5的流动限制。另一方面。在基片一侧，如图41A、图41B所示，在与上述四角形即正方形或者长方形的IC芯片1-2(在图40A、图40B中是正方形的IC芯片1-2)的接合面对应的电路基片6-2的四角形即正方形或者长方形的IC芯片接合区域6a-2(在图40A、图40B是正方形的IC芯片接合区域6a-2)中，除它的四隅的角部在4边的各边部的端缘近旁部分与各边大致平行地而且大致等间隔地具有一列电极7、…、7，在IC芯片接合区域6a-2的上述边部近旁中的没有电极7的位置(在图41B中是IC芯片接合区域6a-2的4边中的上下2边的边部近旁中的没有电极7的位置(形成仿真凸点3的位置)及左右的2边的边部近旁中的没有电极7的位置(形成仿真凸点3的位置))上形成作为接合材料流动限制部材的一个例子的凸部的仿真电极313，由仿真电极313进行接合材料5的流动限制。
以往，如图43A、图43B及图44A、图44B所示，在正方形的IC芯片701的对向的2边(在图43B中是上下的2边及左右的2边)的边部近旁分别在电极704、…、704上大致等间隔地排列的凸点702、…、702中空缺凸点702的位置703，换句话说，在存在邻接的凸点702、702的间隔比其它的间隔大的宽幅间隔部分703的同时，如图44A所示，在基片706一侧上在与上述宽幅间隔部分703对应的位置上也没有电极707，假定存在邻接的电极707、707之间的间隔比其它的间隔大的离开的宽幅间隔部分。以这样地凸点702、…、702配置在IC芯片701上的同时、电极707、…、707配置在基片706上的状态，将接合材料705供给电路基片706之后，如图44B及图45所示，在接合面的电极704上，形成凸点702的IC芯片701的上述接合面和上述电路基片706的IC芯片接合区域706a之间通过上述接合材料705，使上述IC芯片701的上述电极704上的上述凸点702和上述电路基片706的电极707电气的接触那样地接合，将上述电路基片706载置到基台710上，将加热了的按压部材708当接在IC芯片701上、加压，在加热及加压状态下压接上述IC芯片701，使上述IC芯片701的上述接合面和上述电路基片706的IC芯片接合区域706a之间的上述接合材料705固化。这种情况下，与大致等间隔地排列的凸点702、…、702间的间隙相比、与凸点702空缺的宽幅间隔部分及大致等间隔地排列的电极707、…、707间的间隙相比、从电极707空缺的宽幅间隔部分接合材料705大量的流出到上述IC芯片701的上述接合面及电路基片706的IC芯片接合区域706a的外侧的外围部上，接合材料705的密度降低。其结果是，如图45所示，密封IC芯片701的侧面的树脂量不足，密封IC芯片701的侧面的焊缝变小或者完全没有，在IC芯片接合区域706a的外围部的IC芯片701和接合材料705之间发生剥离，或者在基片706的电极707和接合材料705之间发生剥离。
为了防止这样的剥离的发生，在第11实施方式中，在上述接合材料供给工序前，如图40A、图40B所示，在IC芯片1-2的4边中的对向的2边(在图40B中是上下的2边及左右的2边)的边部近旁分别在凸点2、…、2大致等间隔地排列中凸点2空缺的宽幅间隔部分(参照图43B及图44B的上下的2边及左右的2边的703)，换句话说，在邻接的凸点2、2之间的间隔比其它的间隔大的离开的位置上形成仿真凸点3，使仿真凸点3与其它的凸点2同样地形成大致等间隔地排列凸点2。其结果是，IC芯片1-2的上述对向的各2边(在图40B中是上下的2边)在各2边的边部近旁，各自凸点2空缺的情况消失、成为与凸点2、…、2大致等间隔地排列状态同样的状态。
另一方面，即使在基片一侧，在上述接合材料供给工序前，如图41A、图41B所示，在电路基片6-2的IC芯片接合区域6a-2的4边中的互相对向的2边(在图41B中是上下的2边及左右的2边)的边部近旁的各自中，在电极7、…、7大致等间隔地排列中电极7空缺的宽幅间隔部分(参照图43B及图44B的上下的2边及左右的2边的703)，换句话说，在邻接的电极7、7之间的间隔比其它的间隔大的分离的位置上形成仿真电极313，仿真电极313与其它的电极7例如同样地形成大致等间隔地排列电极7。其结果是，电路基片6-2的IC芯片接合区域6a-2的上述对向的各2边(在图41B中是上下的2边及左右的2边)在各边的边部近旁的各自中，电极7的空缺消失，成为与电极7、…、7大致等间隔地排列同样的状态。
此外，各凸点2及各仿真凸点3的形成方法有图80A～图80G所示的方法。就形成图40A、图40B的IC芯片1-2的各凸点2及各仿真凸点3的一个例子进行说明。在与IC芯片1-2相当的IC芯片401中在IC芯片401的A1焊接电极404(相当于电极4)上由引线焊接机、如图80A～图80F的动作形成凸点(突起电极)402(相当于各凸点2及各仿真凸点3)。即，在图80A在从支持器193突出来的引线195的下端上形成球196，在图80B使保持引线195的支持器193下降，使球196(注：原文此处为193，估计有错)与IC芯片401的电极404接合形成大致凸点402的形状，在图80C将引线195继续送向下方、支持器193开始上升，如图80D所示那样使支持器193移动到大致方形的环路199上、如图80E所示那样在凸点402的上部上形成弯曲部198，由抻长掐断形成图80F所示的凸点402。或者，也可以在图80B用支持器193将引线195夹住、使支持器193上升由向上方提升，将金引线195抻长掐断，形成图80G那样的凸点402的形状。这样，IC芯片401的各电极404上形成了凸点402的状态示于图80B。
这样，在凸点2、…、2及电极7、…、7形成的状态下，在接合材料供给工序中，在IC芯片1-2的接合面或者电路基片6-2的IC芯片接合区域6a-2的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料5。作为接合材料5的供给方法，当接合材料是液体的情况下用涂敷法进行，当接合材料是板状等的固体的情况下，用载置或者粘贴法进行。
作为接合材料的一个例子，在液体状的情况下有各向异性导电膏或者密封树脂膏，在固体状的情况下有各向异性导电膜或者密封树脂膜。
其次，在接合工序中，接合材料5夹持在中间、将IC芯片1-2的接合面重叠在电路基片6-2的IC芯片接合区域6a-2上，在上述各电极4上形成了凸点2的IC芯片1-2的上述接合面和上述电路基片6-2的IC芯片接合区域6a-2之间上、通过上述接合材料5，使上述IC芯片1-2的上述各电极4上的上述凸点2和上述电路基片6-2的各电极7电气的接触那样地定位后接合。该接合工序可以在电路基片6-2载置在基台10上的状态下进行，也可以在别的位置通过接合材料5将IC芯片1-2重叠在电路基片6-2上进行接合工序后，在主压接工序中，通过接合材料5将重叠了IC芯片1-2的电路基片6-2载置在基台10上。
再次，在主压接工序，使按压部材8当接在IC芯片1-2上，在通过接合材料5从按压部材8向载置重叠了IC芯片1-2的电路基片6-2的基台10作用按压力的同时，将安装在按压部材8内的加热器的热从按压部材8传递到IC芯片1-2上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片1-2的接合面按压到电路基片6-2的IC芯片接合区域6a-2上，使IC芯片1-2的接合面的各电极4上的凸点2接触到电路基片6-1的IC芯片接合区域6a-2内的各电极7上。这时，将上述IC芯片1-2的上述接合面和上述电路基片6-2的IC芯片接合区域6a-2之间的上述接合材料5从上述IC芯片1-2的上述接合面的中央部挤出向外围部。这里，如上所述，作为在凸点2空缺的宽幅间隔部分上配置仿真凸点3及在电极7空缺的宽幅间隔部分上配置仿真电极313的结果，即使在IC芯片1-2的上述接合面，换句话说，在基片6-2的IC芯片接合区域6a-2的各边的边部近旁，在任何一边的边部近旁都同样地大致等间隔地配置凸点2、…、2及仿真凸点3及电极7、…、7及仿真凸点313，如图41B中箭头所示，在各边的边部近旁同样地限制接合材料5从中央部向外围部的流动，防止不均一的接合材料5的流动。至少在IC芯片的接合面及电路基片6-2的IC芯片接合区域6a-2全体上保持接合材料5的大致均一地分布，由上述热使之固化，能够制造IC芯片封装体。即，在上述主压接工序中，由在上述IC芯片1-2上具备的仿真凸点3及在电路基片6-2上具备的仿真电极313能够限制当从上述IC芯片的上述接合面，换句话说，从电路基片6-2的IC芯片接合区域6a-2的中央部向外围部压接时，上述接合材料5的不均一地挤出。
作为上述接合材料流动限制部材的例子的各仿真凸点3的高度最好是IC芯片1-2和电路基片6-2的接合后IC芯片1-2和电路基片6-2之间的间隔的10％～30％，作为一个例子最好是20％。作为具体的数值例，当接合后的IC芯片1-2和电路基片6-2之间的间隔的高度尺寸是30μm～40μm时，仿真凸点3的高度是7μm程度。
作为各仿真凸点3最好具有耐热性。作为耐热性的的一个例子，例如，在不要回流工序的情况下是200℃20秒，在通过回流工序的情况下是250℃10秒程度的耐热性质的意思。
还有，电路基片6-2的仿真电极313的高度最好与电极7的高度大致相同。
还有，作为接合材料5，不是仅限于由绝缘性的热固化性树脂构成，也可以是在绝缘性树脂中包含导电性离子的导电性材料，也可以包含无机填料。这样，在接合材料5中，即使在包含导电性材料或者无机填料的情况下，由于仿真凸点3及仿真电极313，当压接时，树脂的流动在IC芯片1-2的接合面内是均一的，能够均一地配置导电性材料或者无机填料。与此相反，在没有仿真凸点3及仿真电极313的情况下，在添加无机填料的树脂中，当压接时的树脂的流动不均一时，无机填料就成为粗密的，由于部分的树脂物性的不同，有时容易品质退化，在添加导电性材料的树脂中，压接时的树脂的流动不均一时，导电性材料成为粗密的，有时产生局部的短路。
此外，在上述说明中，都记述了在接合工序中使IC芯片1-2的各凸点2和电路基片6-2的各电极7接触，但不是仅限于此，在接合工序中，IC芯片1-2的各凸点2和电路基片6-2的各电极7也可以不接触，直到主压接工序才使IC芯片1-2的各凸点2和电路基片6-2的各电极7接触。
还有，在上述第11实施方式中，空缺电极7的宽幅间隔部分，换句话说，在邻接电极7、7之间的间隔比其它的邻接电极7、7之间的间隔大的宽幅间隔部分上，形成仿真电极313的情况下，在邻接电极7、7之间的间隔不一定是大致均一的情况下，只要在邻接电极7、7之间的间隔超过容许值的部分上形成仿真电极313既可。具体的如图79所示，电路基片6-2的电极7、7之间或者电极7和仿真电极313之间的间距中的最大间距Pmax和最小间距Pmin的关系成为：Pmax≤(Pmin×2α)〔这里，α是1～6的任意值〕那样地配置仿真电极313，能够得到与上述同样地效果。
根据上述第11实施方式，在四角形的即正方形或者长方形的IC芯片1-2的接合面中，除它的四隅的角部、在4边的各边的边部近旁具有大致等间隔地一列凸点2、…、2，在IC芯片1-2的接合面的上述边的边部近旁的没有凸点2的位置形成仿真凸点3的同时，由于在电路基片6-2的IC芯片接合区域6a-2的上述边的边部近旁的没有电极7的位置上形成仿真电极313，在能够使凸点2、…、2的排列状态在IC芯片1-2的各边的边部近旁大致相同的同时，也能够使电极7、…、7的排列状态在电路基片6-2的IC芯片接合区域6a-2的各边的边部近旁大致相同，在上述压接工序的上述IC芯片1-2的上述接合面和上述电路基片6-2的IC芯片接合区域6a-2之间的上述接合材料5从中央部向外围部的接合材料5的流动时，仿真凸点3及仿真电极313起到接合材料流动限制部材的功能，能够使IC芯片1-2的各边的边部近旁及电路基片6-2的IC芯片接合区域6a-2的各边的边部近旁的上述接合材料5的从中央部向外围部的流动大致均一化，而且，能够使在IC芯片1-2的接合面内及电路基片6-2的IC芯片接合区域6a-2内的接合材料5的分布均一化，提高粘附力，能够提高接合及密封的可靠性。还有，如图42所示，作为在IC芯片1-2的接合面内及电路基片6-2的IC芯片接合区域6a-2内的接合材料5的分布均一化的结果，能够防止接合材料5的密度的降低，能够充分供给密封IC芯片的侧面的树脂量、使密封IC芯片1-2的侧面的焊缝5A作大，能够有效地防止在IC芯片接合区域6a-2的外围部的IC芯片1-2和接合材料5之间的剥离或基片6-2的电极7和接合材料5之间的剥离。这样，当充分供给密封IC芯片的侧面的树脂量时，能够使密封IC芯片1-2的侧面的焊缝5A增大的理由是，由于IC芯片和基片的间隔由凸点材质、形状决定，当接合树脂量充分供给量增多时，压接时在IC芯片的外部挤出的树脂量增加，能够将焊缝作大。
作为上述接合材料流动限制部材的一个例子的仿真凸点，在IC芯片1-2的接合面的配置位置不是限定于上述对向的一对的边部近旁，在任何一个的边部近旁的凸点2、…、2的列中，在邻接的凸点2、2之间的间隔比其它的间隔大的离开的位置上形成与其它的凸点2同样形成的仿真凸点3、大致等间隔地排列凸点2那样做既可。
还有，作为上述接合材料流动限制部材的一个例子的仿真电极313，在电路基片6-2的IC芯片接合区域6a-2的配置位置不是限定于上述对向的一对的边部近旁，在任何一个的边部近旁的电极7、…、7的列中，在邻接的电极7、7之间的间隔比其它的间隔大的离开的位置上形成与其它的电极7同样形成的仿真电极313、大致等间隔地排列凸点2那样做既可。
(第12实施方式)
根据图46A～图49说明作为与本发明的第12实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图46A及图46B是与第12实施方式相关的IC芯片的封装方法的接合工序前的上述电路基片的侧视图及俯视图，图46C及图47是在上述压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图及部分放大的一部分剖面侧视图。还有，图48A及图48B是与为了说明第12实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述电路基片的侧视图及俯视图，图48C及图49是上述现有例的接合工序的IC芯片和电路基片和接合材料的一部分剖面侧视图及部分放大的一部分剖面侧视图。
在上述第10及第11实施方式中，作为接合材料流动限制部材的一个例子，在没有配置电极7的位置上配置仿真电极303，但是不是仅限于此。例如，在IC芯片1-3的接合面上，在具备保护它的接合面的有源面(布线面)的钝化膜309的同时，如图46B所示，在电路基片6-3的IC芯片接合区域6a-3的外侧的外围的方形区域上具备有机膜319。这时，有机膜319，例如是焊料保护膜，不仅形成在电路基片6-3的IC芯片接合区域6a-3的外侧的外围，在从它的外围IC芯片接合区域6a-3的各边的内侧而且各边的边部近旁的四角形框区域(图中、梨皮纹样花纹区)320中，形成在除上述电极7、…、7内与凸点2、…、2的接合部部分及电极以外的电路基片6-3的表面上。由此，从该IC芯片接合区域6a-3的外侧的外围在IC芯片接合区域6a-3的各边的内侧、而且各边的边部近旁的方形框区域320的有机膜319起到接合材料流动限制部材的一个例子的接合材料流动限制膜的功能，也可以由有机膜319进行接合材料5的流动限制。这里，虽然用无机膜代替有机膜319也能够得到同样的效果，但是在无机膜的情况下、由于与树脂的粘附较弱，在热循环等环境试验下，在密封树脂和无机膜之间产生剥离，有降低作为密封树脂功能的危险。与此相反，若是有机膜319，由于有机膜与密封树脂的粘附比无机膜强，能够提高可靠性及品质。
上述有机膜319，例如，作为防止与其它的布线或者凸点的电气的接触、保持绝缘性的耐热性涂料的功能、由聚酰亚胺或者聚苯并恶唑(PBO)等的焊料保护膜构成，那样的有机膜319例如厚度仅3～7μm程度用旋转涂敷，如图46B所示，在电路基片6-3的IC芯片接合区域6a-3的外侧的外围及在IC芯片接合区域6a-3的各边的内侧而且各边的边部近旁的四角形框区域(图中，梨皮纹样花纹区)320上全面的涂敷。然后，带状的去除与电极7、…、7内凸点2、…、2接合必要的接合部，使当该接合部露出。除去的区域可以是带状独立的，也可以是连结而成的框状。其结果是，能够在IC芯片接合区域6a-3的外侧的外围及上述方形框区域(图中、梨皮纹样花纹区)320，对上述电极7、…、7内除去与凸点2、…、2的接合部的部分及电极以外的电路基片6-3的表面形成有机膜319。如图47所示，有机膜319具有缩小IC芯片外围部的IC芯片和基片之间的距离、提高IC芯片外围部的树脂量的功能。由该有机膜319，在能够分别防止在密封树脂和IC芯片的界面的剥离以及在密封树脂和基片的界面的剥离的同时，能够提高密封树脂的密度、防止产生真空，能够极大地防止高湿环境下的水分的进入，提高高温高湿环境下的可靠性及品质。
以往，如图48A、图48B、图48C所示，在具有正方形的IC芯片701的接合面的凸点702、…、702、而且用4边的凸点702、…、702包围起来的正方形的区域上配置钝化膜509(图中、梨皮纹样花纹区)的同时，假定在与IC芯片701接合的电路基片706的IC芯片接合区域706a的外侧的外围上、以规定的间隔、方形框状地配置有机膜519。在这样地有机膜519配置在电路基片706的IC芯片接合区域706a的外围的状态下，将接合材料5供给电路基片706后，在接合面的电极704上形成了凸点702的IC芯片701的上述接合面和上述电路基片706之间、通过上述接合材料705，使上述IC芯片701的上述电极704上的上述凸点702和上述电路基片706的电极707电气的接触那样地接合，将上述电路基片706载置到基台710上，使加热了的按压部材708当接在IC芯片701上、加压，在加热及加压状态下，压接上述IC芯片701、将上述IC芯片701的上述接合面和上述电路基片706之间的上述接合材料705固化。这种情况下，与在配置钝化膜509的IC芯片701的上述接合面内用4边的凸点702、…、702包围的正方形的区域相比，在4边的凸点702、…、702间的位置及4边的凸点702、…、702的外侧的位置即在IC芯片接合区域706a内的外围部分，由于在IC芯片侧没有钝化膜509的同时在基片侧也没有有机膜519，IC芯片701和基片706的间隙比其它的部分大，在当该部分接合材料705的流动的流动速度变慢，由于接合材料705的密度降低，在IC芯片接合区域706a内的外围部分粘附力即接合力及密封力降低，发生剥离。换句话说，当IC芯片701和基片706的间隙比其它的部分大时，局部的IC芯片和基片间的体积也变大，由此，填埋那里的树脂量也变多。因此，挤出向IC外围部的树脂量在这部分减少，其结果是，焊缝变小。这样，在IC芯片701的接合面的外围部分在接合材料705之间发生剥离时，水分就进入那剥离部分，由于吸湿就产生IC芯片701的腐蚀等。
为了防止这样的接合力及密封力的降低，在第12实施方式中，在上述接合材料供给工序前，如图46A、图46B所示，在电路基片6-3的正方形的IC芯片接合区域6a-3的各边的内侧、而且在各边的边部近旁的四角形区域(图中、梨皮纹样花纹区)中，在除上述电极7、…、7内与凸点2、…、2的接合部的部分及电极以外的电路基片的表面上，配置有机膜319(图中、梨皮纹样花纹区)作为接合材料流动限制部材的一个例子的接合材料流动限制膜。其结果是，在配置钝化膜309的IC芯片1-3的上述接合面内用4边的凸点2、…、2包围的正方形区域和在IC芯片侧虽然没有钝化膜309、但代替它在基片侧配置钝化膜319的4边的凸点2、…、2的外侧的位置即在IC芯片接合区域6a-3的刚刚内侧的外围部分接合材料5的流动的流动速度大致相同，能够防止接合材料5的密度的降低，能够防止在IC芯片接合区域6a-3的刚刚内侧即在IC芯片接合区域6a-3的各边的内侧、而且在各边的边部近旁的粘附力即接合力及密封力的降低。其结果是，能够充分供给密封IC芯片侧面的树脂量，能够将密封IC芯片1-3的侧面的焊缝5A作大，能够有效地防止在IC芯片接合区域6a-3的外围部的IC芯片1-3和接合材料5之间的剥离或基片6-3的电极7和接合材料5之间的剥离。
在这样地形成有机膜319的状态下，在接合材料供给工序中，在IC芯片1-3的接合面或者电路基片6-3的IC芯片接合区域6a-3的至少任何一方上，供给至少包含绝缘性的热固化性树脂接合材料5。接合材料5的供给方法与第10实施方式同样。
其次，在接合工序中，接合材料5夹持在中间、将IC芯片1-3的接合面重叠在电路基片6-3的IC芯片接合区域6a-3上，在上述各电极4上形成了凸点2的IC芯片1-3的上述接合面和上述电路基片6-3的IC芯片接合区域6a-3之间上、通过上述接合材料5，使上述IC芯片1-3的上述各电极4上的上述凸点2和上述电路基片6-3的各电极7电气的接触那样地定位后接合。该接合工序可以在电路基片6-3载置在基台10上的状态下进行，也可以在别的位置通过接合材料5将IC芯片1-3重叠在电路基片6-3上进行接合工序后，在主压接工序中，通过接合材料5将重叠了IC芯片1-3的电路基片6-3载置在基台10上。
再次，在主压接工序，使按压部材8当接在IC芯片1-3上，在通过接合材料5从按压部材8向载置重叠了IC芯片1-3的电路基片6-3的基台10作用按压力的同时，将安装在按压部材8内的加热器的热从按压部材8传递到IC芯片1-3上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片1-3的接合面按压到电路基片6-3的IC芯片接合区域6a-3上，使IC芯片1-3的接合面的各电极4上的凸点2接触到电路基片6-3的IC芯片接合区域6a-3内的各电极7上。这时，由于在IC芯片1-3对电路基片6-3的宽度方向即宽度方向上配置有机膜319，能够增加对从上述IC芯片接合区域6a-3的中央部向外围部的上述接合材料5的流动的流动阻抗，在凸点2、…、2的列的两侧、与没有有机膜319的情况比较，如图47所示，能够降低在IC芯片1-3和电路基片6-3之间的流动速度，在电路基片6-3的IC芯片接合区域6a-3内的各边的边部近旁同样地能够限制从接合材料5的中央部向外围部的流动，防止不均一的接合材料5的流动，至少在IC芯片接合区域6a-3全体上保持接合材料5大致均一的分布，由上述热使之固化，能够制造IC芯片封装体。即，在上述主压接工序中，由上述有机膜319能够限制从上述IC芯片接合区域6a-3的中央部向外围部按压时的上述接合材料5的不均一的压出。
此外，在上述说明中，都记述了在接合工序中使IC芯片1-3的各凸点2和电路基片6-3的各电极7接触，但不是仅限于此，在接合工序中，IC芯片1-3的各凸点2和电路基片6-3的各电极7也可以不接触，直到主压接工序才使IC芯片1-3的各凸点2和电路基片6-3的各电极7接触。
根据上述第12实施方式，由于在电路基片6-3的IC芯片接合区域6a-3的外侧的外围的方形区域上配置有机膜319，有机膜319作为接合材料流动限制部材的一个例子的接合材料流动限制膜，限制接合材料5的流动。其结果是，与没有有机膜319的情况比较，如图47所示，在上述压接工序中的上述IC芯片1-3的上述接合面和上述电路基片6-3的IC芯片接合区域6a-3之间的上述接合材料5从中央部向外围部的接合材料5的流动时，有机膜319发挥作为接合材料流动限制部材的功能能够降低在IC芯片1-3和电路基片6-3内的接合材料5的流动速度，能够使从上述接合材料5的中央部向外围部的流动的大致均一化，提高粘附力，能够提高接合及密封的可靠性。
(第13实施方式)
根据图50A～图55说明作为与本发明的第13实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图50A及图50B是与第13实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图51示出在压接工序的接合材料的流动状态、是透视IC芯片示出电路基片上的接合材料的移动的俯视图。图52是在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图。还有，图53A及图53B是与为了说明第13实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图54示出在压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。图55是在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图。
在上述第12实施方式中，有机膜319是配置在四角形即正方形或者长方形的IC芯片接合区域6a-4的各边的内侧而且各边的边部近旁的四角形框区域320上，但是不是仅限于此，例如，IC芯片1-4在4边的各边的边部近旁上具有一列的凸点2、…、2，在本第13实施方式中，如图50A、图50B所示，作为电子器件的一个例子在长方形的IC芯片1-4的接合面中，在宽度方向的中央部上具有沿长度方向一列延伸地而且大致等间隔地配置的凸点2、…、2，如图51所示，直到一列的凸点2、…、2的两侧附近，配置了作为接合材料流动限制部材的一个例子的有机膜329，由有机膜329进行接合材料5的流动限制。
上述有机膜329，例如，由作为防止与其它的布线或者凸点电气的接触、保持绝缘性、保护导体的耐热性涂敷的功能的聚酰亚胺或者聚苯并恶唑(PBO)等的焊料保护膜构成，它的有机膜329例如仅有3～7μm的厚度用旋转涂敷，如图51所示，从电路基片6-4的IC芯片接合区域6a-4的外侧，仅IC芯片接合区域6a-4的宽度方向的中央部上沿长度方向一列延伸而且大致等间隔地配置的形成电极7、…、7的长度方向的中央部分残留下来，直到它的两侧全面的涂敷形成。
以往，如图53A、图53B及图54所示，假定在长方形的IC芯片701的接合面，在宽度方向的中央部上具有沿长度方向一列延伸而且大致等间隔地配置的凸点702、…、702。在这样凸点702、…、702配置在IC芯片701上的状态下，将接合材料705供给电路基片706后，在IC芯片701的接合面的电极704上形成凸点702的IC芯片701的接合面和上述电路基片706之间、通过上述接合材料705，使上述IC芯片701的上述电极704上的上述凸点702和上述电路基片706的电极707电气的接触那样地接合，将上述电路基片706载置到基台710上，使加热了的按压部材708当接在IC芯片701上，加压，在加热及加压状态下，压接上述IC芯片701，使上述IC芯片701的上述接合面和上述电路基片706之间的上述接合材料705固化。这种情况下，以在宽度方向的中央部上沿长度方向一列延伸而且大致等间隔地配置的凸点702、…、702为中心，在凸点702、…、702的列的两侧，如图55所示，长方形的IC芯片701在对电路基片706的宽度方向即宽度方向、以大的流动速度移动，由于接合材料705的密度降低，在IC芯片接合区域706a内的宽度方向的中央部以外的外围部分的粘附力即接合力及密封力降低，发生剥离。
为了防止这样的接合力及密封力的降低，在第13实施方式中，在上述接合材料供给工序前，如图51所示，在长方形的IC芯片1-4的接合面中，与在宽度方向的中央部上沿长度方向一列延伸而且大致等间隔地配置的凸点2、…、2对向、在电路基片6-4的IC芯片接合区域6a-4的宽度方向的中央部上沿长度方向一列延伸而且大致等间隔地配置电极7、…、7附近为止，配置作为接合材料流动限制部材的一个例子的有机膜329。其结果是，IC芯片1-4的接合面换句话说电路基片6-4的IC芯片接合区域6a-4的外侧外围及IC芯片接合区域6a-4的宽度方向的中央部的两侧附近为止，由有机膜329覆盖，在有机膜329配置的区域上，IC芯片1-4的接合面和电路基片6-4的IC芯片接合区域6a-4之间的间隙变窄，能够对接合材料5的流动带来阻抗，与没有有机膜329的情况相比，能够使在IC芯片1-4的接合面内及在电路基片6-4的IC芯片接合区域6a-4内的接合材料5的分布均一化。其结果是，能够防止接合材料5的密度降低，能够充分供给密封IC芯片的侧面的树脂量，能够将密封IC芯片1-4的侧面的焊缝5A作大，能够有效地防止在IC芯片接合区域6a-4的外围部的IC芯片1-4和接合材料5之间的剥离或在基片6-4的电极7和接合材料5之间的剥离。
此外，有机膜329的形成方法与第12实施方式的有机膜319的形成方法同样。
在这样有机膜329形成的状态下，在接合材料供给工序中，IC芯片1-4的接合面或者电路基片6-4的IC芯片接合区域6a-4的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料5。接合材料5的供给方法与第10实施方式同样。
其次，在接合工序中，接合材料5夹持在中间、将IC芯片1-4的接合面重叠在电路基片6-4的IC芯片接合区域6a-4上，在上述各电极4上形成了凸点2的IC芯片1-4的上述接合面和上述电路基片6-4的IC芯片接合区域6a-4之间上、通过上述接合材料5，使上述IC芯片1-4的上述各电极4上的上述凸点2和上述电路基片6-4的各电极7电气的接触那样地定位后接合。该接合工序可以在电路基片6-4载置在基台10上的状态下进行，也可以在别的位置通过接合材料5将IC芯片1-4重叠在电路基片6-4上进行接合工序后，在主压接工序中，通过接合材料5将重叠了IC芯片1-4的电路基片6-4载置在基台10上。
再次，在主压接工序，使按压部材8当接在IC芯片1-4上，在通过接合材料5从按压部材8向载置重叠了IC芯片1-4的电路基片6-4的基台10作用按压力的同时，将安装在按压部材8内的加热器的热从按压部材8传递到IC芯片1-4上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片1-4的接合面按压到电路基片6-4的IC芯片接合区域6a-4上，使IC芯片1-4的接合面的各电极4上的凸点2接触到电路基片6-4的IC芯片接合区域6a-4内的各电极7上。这时，长方形的IC芯片1-4对电路基片6-4的宽度方向即宽度方向的两侧上配置有机膜329，能够增加流动阻抗，在凸点2、…、2的列的两侧，与没有有机膜329的情况相比，如图52所示，能够降低在IC芯片1-4和电路基片6-4间的流动速度，在电路基片6-4的IC芯片接合区域6a-4内的各边的边部近旁、能够同样地限制从接合材料5的中央部向外围部的流动，防止不均一地接合材料5的流动，至少在IC芯片接合区域6a-4全体上保持接合材料5的大致均一的分布，由上述热使之固化，能够制造IC芯片封装体。即，在上述主压接工序中，由上述有机膜329，能够限制当从上述IC芯片1-4的上述接合区域6a-4的中央部向外围部压接时的上述接合材料5的不均一地挤出。
此外，在上述说明中，都记述了在接合工序中使IC芯片1-4的各凸点2和电路基片6-4的各电极7接触，但不是仅限于此，在接合工序中，IC芯片1-4的各凸点2和电路基片6-4的各电极7也可以不接触，直到主压接工序才使IC芯片1-4的各凸点2和电路基片6-4的各电极7接触。
根据上述第13实施方式，在长方形IC芯片接合区域6a-4中，长方形的IC芯片14对电路基片6-4宽度方向即在宽度方向上以一点支撑着，而且由于在它的两侧配置有机膜329，在凸点2、…、2的列的两侧，与没有有机膜329的情况相比，如图52所示，能够降低IC芯片1-4和电路基片6-4之间的流动速度，在上述压接工序的上述IC芯片1-4的上述接合面和上述电路基片6-4的IC芯片接合区域6a-4之间的上述接合材料5从中央部向外围部的接合材料5的流动时，有机膜329发挥作为接合材料流动限制部材的功能，能够使从上述接合材料5的中央部向外围部的流动大致均一化，而且，能够使在IC芯片1-4的接合面内的接合材料5的分布均一化，能够提高粘接力，提高接合及密封的可靠性。
(第14实施方式)
根据图56A～图59说明作为与本发明的第14实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图56A及图56B是与第14实施方式相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图57示出在压接工序的接合材料的流动状态、是透视IC芯片示出电路基片上的接合材料的移动的俯视图。还有，图58A及图58B是与为了说明第14实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述IC芯片的侧视图及背面图，图59示出在压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料的移动的俯视图。
在上述第13实施方式中，四角形的IC芯片1-5的中央部上具有一列的凸点2、…、2，本发明不是仅限于此。例如，在第14实施方式中，如图56A、图56B所示，在作为电子器件的一个例子的长方形的IC芯片1-5的接合面上，仅仅在4边中的对向的2边(在图56B中是左右的2边)的边部近旁具有分别与边大致平行的而且大致等间隔地一列凸点2、…、2，在IC芯片1-5的接合面的剩余的2边(图56B中是上下的2边)的边部近旁上没有凸点2，作为电路形成体的一个例子的电路基片6-5的IC芯片接合区域6a-5的外侧及内侧整个区域上，除与各电极7的各凸点2的接合部，大致整个面的配置作为接合材料流动限制部材的一个例子的有机膜339，由有机膜339进行接合材料5的流动限制。
上述有机膜339，例如，由作为防止与其它的布线或者凸点电气的接触、保持绝缘性、保护导体的耐热性涂敷的功能，由聚酰亚胺或者聚苯并恶唑(PBO)等的焊料保护膜构成，它的有机膜339例如仅有3～7μm的厚度用旋转涂敷，在电路基片6-5的IC芯片接合区域6a-5及其外侧全面的涂敷。然后，如图57所示带状地除去包含对电极7、…、7中的凸点2、…、2的接合必要的接合部的区域340、使当该接合部露出。除去的区域340可以独立的形成带状，也可以连结起来形成框状。其结果是，在电路基片6-5的IC芯片接合区域6a-5外侧及内侧全区域上，除各电极7的与凸点2的接合部外，大致全面的形成有机膜339。
以往，如图58A、图58B所示，一方面在长方形的IC芯片701的对向的2边(在图58B是左右的2边)的边部近旁的各自上，在电极704、…、704上大致等间隔地排列凸点702、…、702，在IC芯片701的接合面的剩余的2边(在图58B中是上下的2边)的边部近旁上完全没有凸点702，同时假定在电路基片706的IC芯片接合区域706a的外侧的外围配置有机膜539。在这样凸点702、…、702配置在IC芯片701上的状态下，将接合材料705供给电路基片706后，在IC芯片701的接合面的电极704上形成凸点702的IC芯片701的所述接合面和上述电路基片706的IC芯片接合区域706a之间、通过上述接合材料705，使上述IC芯片701的上述电极704上的上述凸点702和上述电路基片706的电极707电气的接触那样地接合，将上述电路基片706载置到基台710上，使加热了的按压部材708当接在IC芯片701上，加压，在加热及加压状态下，压接上述IC芯片701，使上述IC芯片701的上述接合面和上述电路基片706的IC芯片接合区域706a之间的上述接合材料705固化。这种情况下，从没有有机膜539的电路基片706的IC芯片接合区域706a内向配置有机膜539的电路基片706的IC芯片接合区域706a外流出接合材料5时，与IC芯片701的接合面的大致等间隔地排列的配置凸点702、…、702的边部近旁相比，在空缺凸点702的位置的边部近旁接合材料705大量流出。其结果是，在IC芯片701的中央部分接合材料705的密度变疏，接合力及密封力降低。
为了防止这样的接合力及密封力的降低，在第14实施方式中，在上述接合材料供给工序前，如图56A、图56B所示，在电路基片6-5的IC芯片接合区域6a-5的外侧及内侧整个区域上，除电极7与凸点2的接合部，大致全面的配置作为接合材料流动限制部材的一个例子的有机膜339，由有机膜339进行接合材料5的流动限制。其结果是，由于在具有长方形的IC芯片1-5的凸点2、…、2的上述对向的2边(在图56B中是左右的短边的2边)的边部近旁，和无凸点的2对向的另外2边(在图56B中是上下的长边的2边)的边部近旁，各自同样地配置有机膜339，流动阻抗也成为同样地，与没有有机膜339的情况相比，流动阻抗升高，能够同样地进行接合材料5的流动限制。
在这样的电路基片6-5的IC芯片接合区域6a-5的外侧及内侧整个区域上，除电极7的与凸点2的接合部，大致全面的配置有机膜339的状态下，在接合材料供给工序中，在IC芯片1-5的接合面或者作为电路形成体的一个例子的电路基片6-5的IC芯片接合区域6a-5的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料5。接合材料5的供给方法与第10实施方式同样。
其次，在接合工序中，接合材料5夹持在中间、将IC芯片1-5的接合面重叠在电路基片6-5的IC芯片接合区域6a-5上，在上述各电极4上形成了凸点2的IC芯片1-5的上述接合面和上述电路基片6-5的IC芯片接合区域6a-5之间上、通过上述接合材料5，使上述IC芯片1-5的上述各电极4上的上述凸点2和上述电路基片6-5的各电极7电气的接触那样地定位后接合。该接合工序可以在电路基片6-5载置在基台(例如，参照图52的基台10)上的状态下进行，也可以在别的位置通过接合材料5将IC芯片1-5重叠在电路基片6-5上进行接合工序后，在主压接工序中，通过接合材料5将重叠了IC芯片1-5的电路基片6-5载置在基台上。
再次，在主压接工序，使按压部材(例如、参照图52的按压部材8)当接在IC芯片1-5上，在通过接合材料5从按压部材向载置重叠了IC芯片1-5的电路基片6-5的基台作用按压力的同时，将安装在按压部材内的加热器的热从按压部材传递到IC芯片1-5上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片1-5的接合面按压到电路基片6-5的IC芯片接合区域6a-5上，使IC芯片1-5的接合面的各电极4上的凸点2接触到电路基片6-5的IC芯片接合区域6a-5内的各电极7上。这时，将在上述IC芯片1-5的上述接合面和上述电路基片6-5的IC芯片接合区域6a-5之间的上述接合材料5从上述IC芯片1-5的上述接合面的中央部向外围部挤出。这里，如上所述，作为在凸点2空缺的位置和配置凸点2的位置上都配置有机膜339的结果，IC芯片1-5的上述接合面的各边的边部近旁，在任何-边的边部近旁流动速度大致一定，同样地限制从接合材料5的中央部向外围部的流动，防止不均一地接合材料5的流动，至少在IC芯片1-5的接合面全体上保持接合材料5大致均一的分布，由上述热使之固化，能够制造IC芯片封装体。即，在主压接工序中，由上述IC芯片1-5具备的有机膜339，能够限制当从上述IC芯片1-5的上述接合面的中央部向外围部压接时的上述接合材料5的不均一地挤出。
作为上述接合材料流动限制部材的一个例子的各有机膜339的高度、各有机膜339的耐热性，以及接合材料5的例子与第13实施方式同样。
此外，在上述说明中，都记述了在接合工序中使IC芯片1-5的各凸点2和电路基片6-5的各电极7接触，但不是仅限于此，在接合工序中，IC芯片1-5的各凸点2和电路基片6-5的各电极7也可以不接触，直到主压接工序才使IC芯片1-5的各凸点2和电路基片6-5的各电极7接触。
根据上述第14实施方式，由于在电路基片6-5的IC芯片接合区域6a-5的外侧及内侧全体上，除电极7的与凸点2的接合部，大致全面的配置作为接合材料流动限制部材的一个例子的有机膜339，在上述压接工序的上述IC芯片1-5的上述接合面和上述电路基片6-5的IC芯片接合区域6a-5之间的上述接合材料5从中央部向外围部的接合材料5的流动时，有机膜339发挥作为接合材料流动限制部材的功能，能够使在IC芯片1-5的各边的边部近旁的从上述接合材料5的中央部向外围部的流动大致均一化，而且，能够使在IC芯片1-5的接合面内的接合材料5的分布均一化，能够提高粘接力，提高接合及密封的可靠性。
(第15实施方式)
根据图60A～图63说明作为与本发明的第15实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图60A、图60B是与第15实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图，图60C及图61是在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视及部分放大的一部分剖面侧视图。还有，图62A、图62B是与为了说明第15实施方式的现有例相关的IC芯片的封装方法的接合工序前的上述电路基片的侧视图及俯视图，图62C及图63是上述现有例的在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视及部分放大的一部分剖面侧视图。
作为上述接合材料流动限制部材的一个例子的有机膜339的配置位置不是仅限于电路基片6-6的IC芯片接合区域6a-6内，如该第15实施方式所示，也可以配置在电路基片6-6的IC芯片接合区域6a-6的外侧。即，在上述第15实施方式中，如图60A、图60B、图60C及图61所示，在作为电路形成体的一个例子的电路基片6-6的IC芯片接合区域6a-6的外侧的接合材料挤出区域上，设置作为从包围IC芯片接合区域6a-6那样的四角形框构成的电路基片表面大大突出的焊缝形成用凸部的堤坝部345，作为上述接合材料流动限制部材的一个例子，插进到作为电子器件的一个例子的正方形的IC芯片1-6的接合面和电路基片6-6的IC芯片接合区域6a-6之间的接合材料5，在压接工序中向电路基片6-6的IC芯片接合区域6a-6的外侧流出时，由上述堤坝部345将接合材料5几乎阻拦住使之上升，覆盖IC芯片1-6的侧面的焊缝5A变大，由作为密封树脂功能的接合材料5提高IC芯片1-6的密封效果，能够提高可靠性。
上述堤坝部345，例如，能够由焊料保护膜等的有机膜、或者与上述电路基片6-6的上述电极7同样地构成而且比上述电极7厚的仿真电极构成。
当由上述有机膜构成上述堤坝部345的情况下，例如能够由2层的有机膜构成、即由下侧的有机膜349和上侧的有机膜348构成。下侧的有机膜349，例如，作为防止与其它的布线或者凸点等的电气的接触、保持绝缘性保护导体的耐热性涂料的功能，由聚酰亚胺或者聚苯并恶唑(PBO)等的焊料保护膜构成，这样的有机膜349的厚度例如仅在3～7μm程度用旋转涂敷，如图60B所示，四角形框状地涂敷在电路基片6-6的IC芯片接合区域6a-6的外侧上。然后，在有机膜349的上面，仅在紧靠IC芯片接合区域6a-6的外侧的近旁，形成配置小宽度的上侧的有机膜348。该上侧的有机膜348由树脂膏的网印法(通常的焊料保护膜印刷和凸部印刷的组合)或者薄膜粘帖或叠层形成。这里，上述堤坝部345的各层的具体例子，当以原样的使用保护膜材料为中心考虑时，最好是环氧树脂或者氨甲酸酯树脂。当用薄膜粘贴法形成的情况下，能够使用PET(聚对苯二甲酸乙二酯)、聚乙烯或者聚丙烯树脂等的热可塑性树脂，或者环氧(未固化)薄膜。当考虑基片侧的粘附性时，最好用环氧系树脂。
以往，如图62A、图62B、图62C所示，假定在与正方形的IC芯片701对应的电路基片706的IC芯片接合区域706a的外侧的外围上四角形框状地配置有机膜549。在这样地配置有机膜549的状态下、将接合材料705供给到电路基片706上后，在IC芯片701的上述接合面和上述电路基片706的IC芯片接合区域706a之间、通过上述接合材料705，使上述IC芯片701的上述电极704上的上述凸点702和上述电路基片706的电极707电气的接触那样地接合，将上述电路基片706载置到基台710上，使加热了的按压部材708当接在IC芯片701上，加压，在加热及加压状态下，压接上述IC芯片701，使上述IC芯片701的上述接合面和上述电路基片706的IC芯片接合区域706a之间的上述接合材料705固化。这种情况下，从没有有机膜539的电路基片706的IC芯片接合区域706a内向配置有机膜549的电路基片706的IC芯片接合区域706a外流出接合材料705时，直到接合材料705接触离开IC芯片接合区域706a的外侧配置的有机膜549为止，从上述IC芯片701的上述接合面和上述电路基片706的IC芯片接合区域706a之间流出，当接合材料705接触有机膜549时，接合材料705就上升部分覆盖IC芯片701的侧面。但是，由于仅仅覆盖IC芯片701的侧面的一部分，由接合材料705的密封是不充分的。
为了防止这样不充分的密封，在第15实施方式中，在上述接合材料供给工序前，如图60A、图60B、图60C所示，在电路基片6-6的IC芯片接合区域6a-6的外侧的接合材料挤出的区域，换句话说，从IC芯片接合区域6a-6空出规定间隔包围IC芯片接合区域6a-6那样的四角形框状的区域上，配置由焊料保护膜等有机膜构成的、比电路基片表面大大突出来的堤坝部345，作为接合材料流动限制部材的一个例子，由堤坝部345进行接合材料5的流动限制。其结果是，由于配置了堤坝部345，与没有堤坝部345或者低的以往的情况相比，由于上述堤坝部345接合材料5上升，几乎能够阻拦接合材料5欲沿电路基片表面流出的情况。能够将焊缝5A作大，使得能够覆盖IC芯片1-6的侧面。
在这样地配置堤坝部345的状态中，在接合材料供给工序中，在IC芯片1-6的接合面或者作为电路形成体的一个例子的电路基片6-6的IC芯片接合区域6a-6的至少任何一方上，供给至少包含绝缘性的热固化性树脂的接合材料5。接合材料5的供给方法与第10实施方式同样。
其次，在接合工序中，接合材料5夹持在中间、将IC芯片1-6的接合面重叠在电路基片6-6的IC芯片接合区域6a-6上，在上述各电极4上形成了凸点2的IC芯片1-6的上述接合面和上述电路基片6-6的IC芯片接合区域6a-6之间上、通过上述接合材料5，使上述IC芯片1-6的上述各电极4上的上述凸点2和上述电路基片6-6的各电极7电气的接触那样地定位后接合。该接合工序可以在电路基片6-6载置在基台10上的状态下进行，也可以在别的位置通过接合材料5将IC芯片1-6重叠在电路基片6-6上进行接合工序后，在主压接工序中，通过接合材料5将重叠了IC芯片1-6的电路基片6-6载置在基台10上。
再次，在主压接工序，使按压部材8当接在IC芯片1-6上，在通过接合材料5从按压部材8向载置重叠了IC芯片1-6的电路基片6-6的基台作用按压力的同时，将安装在按压部材8内的加热器的热从按压部材8传递到IC芯片1-6上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片1-6的接合面按压到电路基片6-6的IC芯片接合区域6a-6上，使IC芯片1-6的接合面的各电极4上的凸点2接触到电路基片6-6的IC芯片接合区域6a-6内的各电极7上。这时，将在上述IC芯片1-6的上述接合面和上述电路基片6-6的IC芯片接合区域6a-6之间的上述接合材料5从上述IC芯片1-6的上述接合面和上述电路基片6-6的IC芯片接合区域6a-6之间向外侧挤出。这里，如上所述，由于在从IC芯片接合区域6a-6空开规定的间隔包围IC芯片接合区域6a-6那样的方形框状区域上配置堤坝部345，作为上述挤出沿电路基片表面流出的接合材料5被阻拦的结果，在IC芯片1-6的侧面，接合材料5由堤坝部345而上升IC芯片1-6的侧面的至少电路基片侧的一半程度被覆盖后，由上述热使之固化，能够制造IC芯片封装体。即，在上述主压接工序中，由于在上述IC芯片1-6上具备的堤坝部345，在IC芯片1-6的侧面上能够形成大的焊缝5A，能够提高IC芯片1-6的侧面的密封力。
作为上述接合材料流动限制部材的一个例子的堤坝部345的高度，为了使上述效果能够确实奏效，最好具有以往的有机膜339的膜厚的至少2倍以上的厚度。构成堤坝部345的各有机膜348、349的耐热性及接合材料5的例子与第14实施方式同样。
此外，在上述说明中，都记述了在接合工序中使IC芯片1-6的各凸点2和电路基片6-6的各电极7接触，但不是仅限于此，在接合工序中，IC芯片1-6的各凸点2和电路基片6-6的各电极7也可以不接触，直到主压接工序才使IC芯片1-6的各凸点2和电路基片6-6的各电极7接触。
此外，在图60C及图61中，在IC芯片1-6的接合面上配置了钝化膜309，但是不是仅限于此，也可以没有钝化膜309。
根据上述第15实施方式，由于作为接合材料流动限制部材的一个例子，在从电路基片6-6的IC芯片接合区域6a-6空开规定的间隔、包围IC芯片接合区域6a-6那样的方形框状的区域上，配置了堤坝部345，在上述压接工序的上述IC芯片1-6的上述接合面和上述电路基片6-6的IC芯片接合区域6a-6之间的上述接合材料5的IC芯片接合区域6a-6的外侧的接合材料5的流动时，由于堤坝部345，上述挤出沿电路基片表面流出的接合材料被阻拦而上升，在IC芯片1-6的侧面上能够形成大的焊缝5A，能够提高IC芯片1-6的侧面的密封力，提高粘附力，能够提高接合及密封的可靠性。
(第16实施方式)
根据图64A～图67说明作为与本发明的第16实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图64A及图64B是与第16实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图。图64C是在压接工序的IC芯片和电路基片和接合材料的一部分的剖面侧视图，图65示出在压接工序的接合材料的流动状态、是透视IC芯片示出在电路基片上的接合材料的移动的俯视图，图66A、图66B是与为了说明第16实施方式的现有例相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图，图66C是图66A、图66B、图66C，的现有例的在压接工序的IC芯片和电路基片和接合材料的一部分剖面侧视图，图67示出图66A、图66B、图66C的现有例的在压接工序的接合材料的流动状态，是透视IC芯片示出在电路基片上的接合材料移动的俯视图。
在第16实施方式中，如图64B所示，在与作为电子器件的一个例子的正方形的IC芯片1-7的接合面对应的、作为电路形成体的一个例子的电路基片6-7的IC芯片接合基片6-7，在布线密度在规定值以下的区域而且从中心偏离的区域(换句话说，是示出接合材料不均一流动的区域)上，具备与电路基片6-7的电极的厚度大致相同厚度的、作为接合材料流动限制部材的凸部355。该突起355由焊料保护膜或者铜箔构成。作为凸部的形成方法，在铜箔的情况下，与布线同时形成(例如，粘贴在树脂上的铜箔的刻蚀，或者用向树脂板上的电镀形成)。在使用焊料保护膜的情况下，最好在向基片上形成焊料保护膜的同时进行。
由于这样地配置了凸部355，能够使在电路基片6-7的IC芯片接合基片6-7内电极图形的布线密度的均一化，使密封树脂接合材料5的流动均一化，能够使从IC芯片1-7和电路基片6-7之间向外侧挤出的接合材料5的挤出量均一化，接合稳定化。
与此相反，以往，如图66A、图66B、图66C及图67所示，在电路基片706的IC芯片接合区域706a内存在布线密度是规定值以下的区域706d，在图形布线密度不均一的情况下，存在以下的问题。当将接合材料705供给电路基片706后，在接合面的电极704上形成了凸点702的IC芯片701的上述接合面和上述电路基片706的IC芯片接合区域706a之间上、通过接合材料705，使上述IC芯片701的上述电极704上的上述凸点702和上述电路基片706的电极707电气的接触那样地接合，将上述电路基片706载置到基台上，将加热了的按压部材当接在IC芯片701上、加压，在加热及加压状态下压接上述IC芯片701、使在上述IC芯片701的上述接合面和上述电路基片706的IC芯片接合区域706a之间的上述接合材料705固化。这样的情况下，当接合材料705从电路基片706的IC芯片接合区域706a内向外流出时，接合材料705的流动成为不均一的，从IC芯片701和电路基片706之间向外侧挤出的接合材料705的挤出量成为不均一的，不能实现接合的稳定化。
为了防止这样的接合力及密封力的降低，在第16实施方式中，在上述接合材料供给工序前，如图64A、图64B所示，在电路基片6-7的IC芯片接合基片6-7内的电极布线密度在规定值以下而且从中心偏离的区域上，具备厚度与电路基片6-7的电极7的厚度大致相同、作为接合材料流动限制部材的凸部355。
在这样地配置凸部355的状态下，在接合材料供给工序中，在IC芯片1-7的接合面或者电路基片6-7的IC芯片接合基片6-7的至少任何一方上，供给至少包含绝缘性的热固化树脂的接合材料5。接合材料5的供给方法与第10实施方式同样。
其次，在接合工序中，接合材料夹持中间、将IC芯片1-7的接合面重叠在电路基片6-7的IC芯片接合基片6-7上，在上述各电极4上形成了凸点2的IC芯片1-7的上述接合面和上述电路基片6-7的IC芯片接合基片之间、通过上述接合材料5，使上述IC芯片1-7的上述各电极4上的上述凸点2和上述电路基片6-7的各电极7电气的接触那样地定位后接合。该接合工序可以在电路基片6-7载置到基台10的状态下进行，也可以在别的位置通过接合材料5进行将IC芯片1-7重叠到电路基片6-7上进行接合工序后，在主压接工序中，通过接合材料5将重叠了IC芯片1-7的电路基片6-7载置到基台10上。
再次，在主压接工序中，使按压部材8当接在IC芯片1-7上，在通过接合材料5从按压部材8向载置重叠了IC芯片1-7的电路基片6-7的基台10作用按压力的同时，将安装在按压部材8内的加热器的热从按压部材8传递到IC芯片1-7上。其结果是，继续施加规定的温度作用规定的加压力，由将IC芯片1-7的接合面按压到电路基片6-7的IC芯片接合基片6-7上，使IC芯片1-7的接合面的各电极4上的凸点2接触到电路基片6-7的IC芯片接合基片6-7内的各电极7上。这时，将在上述IC芯片1-7的上述接合面和上述电路基片6-7的IC芯片接合基片6-7之间的上述接合材料5从上述IC芯片接合基片6-7的中央部向外围部流动时，与没有凸部355的情况相比时，如图65所示当有凸部355的情况下，IC芯片接合基片6-7内的电极布线密度被大致均一化，当接合材料5从IC芯片接合基片6-7的中心部向外围部流动时，防止接合材料5的不均一地流动，在IC芯片接合基片6-7的全体上保持接合材料5的大致均一地分布、由上述热使之固化，能够制造IC芯片封装体。即，在上述主压接工序中，由上述凸部355，能够限制从IC芯片接合基片6-7的中央部向外围部压接时的上述接合材料5的不均一的挤出。此外，接合材料5的例子与第14实施方式同样。
此外，在上述说明中，都记述了在接合工序中使IC芯片1-7的各凸点2和电路基片6-7的各电极7接触，但不是仅限于此，在接合工序中，IC芯片1-7的各凸点2和电路基片6-7的各电极7也可以不接触，直到主压接工序才使IC芯片1-7的各凸点2和电路基片6-7的各电极7接触。
此外，在图64C中，在IC芯片1-7的接合面上配置了钝化膜309，但是不是仅限于此，没有钝化膜309也可以。还有，在IC芯片接合基片6-7的外侧上以规定的间隔四角形框状地配置了与以往的有机膜549同样的有机膜356，也可以没有这样的有机膜356。
根据上述第16实施方式，在电路基片6-7的IC芯片接合基片6-7内的电极布线密度规定值以下的区域而且从中心偏离的区域上，由于具备与电路基片6-7的电极7的厚度大致相同的厚度的、作为接合材料流动限制部材的凸部355，能够使在电路基片6-7的IC芯片接合基片6-7内图形布线密度均一化，使密封树脂的接合材料5的流动均一化，使从IC芯片1-7和电路基片6-7之间向外侧挤出的接合材料5的挤出量均一化，能够使接合稳定化。
(第17实施方式)
根据图68A～图72说明作为与本发明的第17实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图68A及图68B是与第17实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图。图69A、图69B是在压接工序的IC芯片和电路基片和接合材料的一部分的剖面侧视及一部分放大的剖面侧视图，图70示出在压接工序的接合材料的流动状态、是透视IC芯片示出在电路基片上的接合材料的移动的俯视图，图71及图72是与为了说明第17实施方式的现有例相关的IC芯片的封装方法的在接合工序的IC芯片和电路基片和接合材料的一部分放大的剖面侧面。
在第17实施方式中，在第16实施方式的由焊料保护膜或者铜箔构成的凸部355中，提高了接合材料5和基片6-8的粘附性。即，例如，当用与电极7同一的结构构成第16实施方式那样的凸部355时，如图71～图72所示，由接合材料5接合IC芯片1和基片6时，在接合材料5和基片6之间的凸部355，从接合材料一侧起顺序配置Au层355a、Ni层355b、Cu层355c，Cu层355c与基片6接触，接合材料5与Au层355a的粘附性弱，在两者之间有可能产生如395所示那样的剥落部分。
因此，在第17实施方式中，代替凸部355，用网状的电极369作为接合材料流动限制部材的一个例子。即，在作为电路形成体的一个例子的电路基片6-8的IC芯片接合区域6a-8中，在布线密度时规定值以下的区域而且是从中心偏离的区域上，具备作为电路基片6-8的接合材料流动限制部材的一个例子的网状电极369。该网状电极369，例如将金制的电极网状化，由于对密封树脂的接合材料5的固定效应，能够使与接合材料5的粘接容易。
这样，根据第17实施方式，由于配置网状的电极369，能够使在电路基片6-8的IC芯片接合区域6a-8内的电极图形的布线密度均一化，使接合材料5的流动均一化，使从作为电子器件的一个例子的正方形的IC芯片1-8的接合面和电路基片6-8的IC芯片接合区域6a-8之间向外侧挤出的接合材料5的挤出量均一化，能够使连接稳定化。进一步，在这样的效果再加上、在构成网状的电极369的网的贯通孔部分369h、…、369h露出基片6-8，配置在网状的电极369上的接合材料5贯通上述贯通孔部分369h、…、369h与基片6-8直接接触。其结果是，用网状电极369的贯通孔部分369h、…、369h使接合材料5与基片6-8直接粘附接合，能够提高接合材料5和基片6-8的粘附性。
(第18实施方式)
根据图73A～图74B说明作为与本发明的第18实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图73A、图73B是与第18实施方式相关的IC芯片的封装方法的接合工序前的电路基片的侧视图及俯视图。图74A、图74B是在压接工序的IC芯片和电路基片和接合材料的一部分的剖面侧视及一部分放大的剖面侧视图。
在第18实施方式中，在第16实施方式的由焊料保护膜或者铜箔构成的凸部355中，是为了提高接合材料5和凸部355的粘附性。即，在形成第16实施方式那样的凸部355后，在电路基片6-9的IC芯片接合区域6a-9的外侧及内侧整个区域上，包含凸部355、而且、除去包含与各电极7的各凸点2的接合所必要的区域340，大致全面的配置作为接合材料流动限制部材一个例子的有机膜339，由有机膜339进行接合材料5的流动限制。由此，在第18实施方式中，凸部355和有机膜339两者起到作为接合材料流动限制部材的一个例子的功能。
上述有机膜339是与第14实施方式中使用的有机膜339同样的有机膜，例如，由作为具有防止与其它的布线或者凸点等电气的接触、保持绝缘性、保护导体的耐热性涂敷的功能、由聚酰亚胺或者聚苯并恶唑(PBO)构成。那样的有机膜339例如厚度仅有3～7μm程度用旋转涂敷，在电路基片6-9的IC芯片接合区域6a-9及它的外侧上全面地涂敷。然后，如图73A、图73B所示，带状地除去包含与电极7、…、7内与凸点2、…、2的接合所必要的区域340，使当该接合部露出。除去的区域340可以是带状地独立的，也可以是连接起来成框状形成。其结果是，有机膜339形成在电路基片6-9的IC芯片接合区域6a-9外侧及内侧整个区域、除去与各电极7的各凸点2的接合部的大致整个面上。
根据上述第18实施方式，如上所述，由于在包含凸部355的、电路基片6-9的IC芯片接合区域6a-9的外侧及内侧整个区域上，除去与各电极7的各凸点的接合部的大致整个面上配置有机膜339，在上述压接工序的从上述IC芯片1-9的上述接合面和上述电路基片6-9的IC芯片接合区域6a-9之间的上述接合材料5从中央部向外围部的接合材料5的流动时，有机膜339起到作为接合材料流动限制部材的功能，能够使在IC芯片1-9的各边的边部近旁上述接合材料5从中央部向外围部的流动大致均一化，而且，能够使在IC芯片1-9的接合面内的接合材料5的分布均一化，能够提高接合及密封的可靠性。
(第19实施方式)
根据图75～图78说明作为与本发明的第19实施方式相关的电子器件的封装方法及由这种方法制造的电子器件封装体的一个例子的、IC芯片的封装方法及由这种方法制造的IC芯片封装体。图75是与第19实施方式相关的IC芯片的封装方法的接合工序前的电路基片的俯视图。图76是在压接工序的IC芯片和电路基片和接合材料的一部分的放大的一部分剖面侧视图，图77是与为了说明第19实施方式的现有例相关的IC芯片的封装方法的接合工序前的电路基片的俯视图，图78是在现有例的压接工序的IC芯片和电路基片和接合材料的部分的放大的一部分剖面侧视图。
在第10实施方式中，在正方形的IC芯片1-10的没有电极7的各角部附近，配置了一个或多个仿真电极303，作为第19实施方式，由配置有机膜360代替仿真电极303作为接合材料流动限制部材的一个例子，也能够收到与第10实施方式同样的作用效果。
即，如图75所示，使用作为接合材料5的一个例子的板材，与作为电子器件的一个例子的正方形的IC芯片1-10的接合面对应的、完全覆盖作为电路形成体的一个例子的电路基片6-10的正方形的没有配置电极7的各角部附近那样地，配置有机膜360作为接合材料流动限制部材的一个例子，由有机膜360进行接合材料5的流动限制。
有机膜360可以仅仅配置在各角部附近，也可以将配置在各角部附近的有机膜相互连接起来配置成方形框状。
以往，如图77、图78所示，在基片706的IC芯片接合区域706a的电极707空缺的位置、即从各角部附近接合材料705以更大的速度沿基片向IC芯片接合区域706a的外侧流出、接合材料705的密度降低，密封IC芯片701的侧面的树脂量不足，IC芯片701的焊缝变小，在IC芯片接合区域的外围部IC芯片701和接合材料705之间发生剥离，或者在基片706的电极707和接合材料705之间发生剥离。
与此相反，在第19实施方式中，全部覆盖没有配置IC芯片接合区域6a-10的电极7的各角部附近那样地配置作为接合材料流动限制部材的有机膜360，以解决上述问题。
根据第19实施方式，在电路基片6-10的正方形IC芯片接合区域6a-10中，在除了它的四隅的角部的4边的各边的边部近旁上、具有大致等间隔地一列的电极7、…、7，由配置在电路基片6-10的IC芯片接合区域6a-10的上述边的边部近旁的没有电极7的角部上的有机膜360，在上述压接工序中的上述IC芯片1-10的上述接合区域和上述电路基片6-10的IC芯片接合区域6a-10之间的上述接合材料5从中央部向外围部的角部的接合材料5的流动时，即使在没有电极7的角部有机膜360起到作为接合材料流动限制部材的功能，使在基片6-10的IC芯片接合区域6a-10的中央部的流动速度SPI和在基片6-10的IC芯片接合区域6a-10的外围部的流动速度SP2大致相同，能够使在IC芯片接合区域6a-10的各边的边部近旁及各角部附近的从上述接合材料5的中央部向外围部的角部的流动大致均一化，而且，能够使在IC芯片1-10内、换句话说、在上述电路基片6-10的IC芯片接合区域6a-10内接合材料5的分布均一化的同时，在各角部由于因有机膜360阻拦接合材料5沿电路基片表面的流动而上升，能够形成覆盖IC芯片1-10的侧面的焊缝5A。这样，作为能够使在IC芯片1-10的接合面内及电路基片6-10的IC芯片接合区域6-10内的接合材料5的分布的均一化的结果，能够防止接合材料5的密度的降低，在能够增加在IC芯片接合区域6a-10的中央部和外围部，特别是在角部的IC芯片1-10和接合材料5的粘附性的同时，由于增加基片6-10的电极7或者有机膜360和接合材料5之间的粘附性，能够防止上述剥离，能够提高接合及密封的可靠性。
此外，在上述第10～第19实施方式中，虽然上述各凸点2预先经过调整在高度一致后才与电路基片的各电极7接触的，但是也能够采用不经过预先调整，使各凸点2与电路基片的各电极7接触在各电极进行调整的所谓非柱式凸点(NSD)形式的封装方法。以下，说明该非柱式凸点(NSD)形式的封装方法。
用图81A～图84C说明向上述各实施方式中的电路基片(以下代表性的用406表示)安装IC芯片(以下代表性的用401表示)的封装方法。
在图81A的IC芯片401中IC芯片401的A1焊接电极(以下代表性的用404表示)上由引线焊接装置如图80A～图80F的动作形成凸点(突起电极)(以下代表性的用402表示)。即，在图80A在从支持器193突出的引线195的下端上形成球196，在图80B保持引线195使支持器193下降，将球193接合在IC芯片401的电极404上形成大致凸点402的形状，在图80C将引线195继续送向下方开始上升支持器193，将支持器193移动到图80D所示那样的大致方形的环路199上，如图80E所示那样地在凸点402的上部形成弯曲部198，由抻长掐断形成图80F所示的凸点402。或者，也可以在图80B用支持器193将引线195夹住、使支持器193上升提升到上方，将金引线195抻长掐断，形成如图80G那样的凸点402的形状。这样，在图81B上示出了在IC芯片401的各电极404上形成的凸点402的状态。
其次，在图81C所示的电路基片406的电极407上，如图81D所示那样地，配置尺寸比IC芯片401的大小大若干的截断的作为接合材料的一个例子的热固化性树脂板(以下代表性的用405表示)，例如用加热到80～120℃的粘贴用具408A，在例如49～98N(5～10kgf/cm2)程度的压力下将作为上述接合材料的具体例的热固化性树脂405粘贴在基片406的电极407上。然后，将配置在热固化性树脂板405的用具408A一侧的拆卸可能的隔板405a揭下，基片406的准备工序完结。该隔板405a是为了防止热固化性树脂板405粘贴在用具408A上而设置的。这里热固化性树脂板405最好使用加入二氧化硅等的无机填料的树脂(例如，环氧树脂、聚酰亚胺等)、完全没有加入无机填料的树脂(例如，环氧树脂、酚醛树脂、聚酰亚胺等)，与此同时，最好具有在后续的回流工序中的耐高温程度的耐热性(例如，在240℃下能够耐10秒钟程度的耐热性)。
再次，如图81E即与82F所示，由加热了的接合用具408，将在上述前工序中在电极404上形成了凸点402的IC芯片401，在上述前工序中准备好的基片406的与IC芯片401的电极404对应的电极407上进行定位后按压。这时，凸点402的头部402a，如从图84A到图84B所示那样，在基片406的电极407上一边变形一边按压下去，这时通过IC芯片401施加在凸点402侧的荷重虽然因凸点402的直径不同而不同，成为折弯重合那样的凸点402的头部402a必须施加能够产生如图84C所示那样变形的程度的荷重。该荷重最低也需要196mN(20gf)。荷重的上限是以不损伤IC芯片401、凸点402、电路基片406的程度。也有最大荷重超过980mN(100gf)的情况。此外405m及405s是热固化性树脂板405因接合用具408的热熔融的熔融中的热固化性树脂及熔融后的热固化了的树脂。
此外，也可以用陶瓷加热器或者脉冲加热器等内部安装的加热器加热了的接合用具408，将在上述前工序中在电极404上形成了凸点402的IC芯片401，与在上述前工序中准备好了的基片406的与IC芯片401的电极404对应的电极407上进行定位的定位工序，以及定位后的按压接合工序二者合二为一用一个定位兼按压接合装置进行。但是，分别的装置，例如、在连续生产多数基片的情况下，为了比定位作业和按压接合作业同时进行更提高生产效率，也可以定位工序用定位装置进行，按压接合工序用接合装置进行。
这时，作为一个例子，电路基片406使用玻璃布叠层环氧树脂基片(玻璃环氧基片)或玻璃布叠层聚酰亚胺树脂基片等。这些基片406由于热履历、截断、加工产生翘曲和起伏不一定是完全的平面，适当地、在电路基片406的翘曲被矫正的状态下，例如，在IC芯片401和电路基片406之间的热固化性树脂板405上施加数秒～20秒程度140～230℃的热使该热固化性树脂板405固化。这时，最初构成热固化性树脂板405的热固化性树脂流动密封到IC芯片401的边缘。还有，由于是树脂，在加热时，当初自然的软化产生流动到边缘那样的流动性。由于热固化性树脂的体积比IC芯片401和电路基片之间的空间的体积大，从该空间挤出那样地流出，收到密封效果。这时，由上述各实施方式的接合材料流动限制部材进行适宜的流动限制。
然后，由于上升加热了的用具408，加热源消失，IC芯片401和热固化性树脂板405的温度急剧地降低，热固化性树脂板405失去流动性，如图82G及图84C所示，IC芯片401由固化了的热固化性树脂405s固定在电路基片406上。还有，由工件台410将电路基片406加热下去时，能够将接合用具408的温度设定的更低。
还有，代替粘贴热固化性树脂板405，如图83H所示，也可以由调配器等将热固化性粘接剂405b涂敷或者印刷或者复印在电路基片406上。使用热固化性粘接剂405b的情况下，基本上说使用与上述热固化性树脂板405的工序同一的工序进行。使用热固化性树脂板的情况下，由于是固体在处理简单的同时，由于没有液体成分能够用高分子形成，具有容易形成玻璃转移点高的热固化性树脂板的优点。与此相反，在使用热固化性粘接剂405b的情况下，能够在基片406的任意的位置上涂敷、印刷或者复印任意的大小。
还有，代替热固化性树脂也可以使用各向异性导电膜(ACF)，进一步，作为包含在各向异性导电膜中的导电离子使用在镍粉上实施电镀的离子，它对降低电极407和凸点402之间的接触电阻值是适宜的。
此外，从图81A到图81G就将热固化性树脂板405形成在电路基片406一侧的情况作了说明，在图83H中就将热固化性粘接剂405b形成在电路基片406一侧的情况作了说明，但不是仅限于此。如图83I或者图83J所示，也可以形成在IC芯片401一侧。这种情况下，特别是在使用热固化性树脂板的情况下，也可以在热固化性树脂板405的电路基片侧上拆卸可能地配置隔板405a的同时，将IC芯片401按压到橡胶等的弹性体117上，沿着凸点402的形状热固化性树脂板405粘贴到IC芯片401上。
在这样的非柱式凸点(NSD)形式的封装方法中，由于各凸点的先端部分在电路基片的各电极上毁坏、对电路基片的IC芯片的按入量(按压量)变大。于是，使接合材料在IC芯片的接合面的外围部侧流动的力变大，上述仿真凸点或者凸部或者有机膜等的上述接合材料流动限制部材的接合材料的流动限制功能更有效地起作用，在NSB(非柱式凸点)限制效果更大。
作为一个例子，在非柱式凸点(NSD)形式的封装方法中，例如，在直径75μm的凸点中，对电路基片的电极由于按压毁坏得到电气的接合时，在高度上缩短到仅有35μm，可以了解凸点毁坏的样子。这时，由于将IC芯片按压向电路基片上时，接合材料从两者之间大量的挤出，由上述接合材料流动限制部材限制上述接合材料的流出，能够更有效地防止在IC芯片中央部分的接合材料的密度的降低。由此，在这样的非柱式凸点形式的封装方法中，能够更大地期待对接合材料流出的抑制力。
此外，在上述第11实施方式中，为了大致均一地进行接合材料的流动限制，凸点2和仿真凸点3的形状是大致均一的，但不是仅限于此，在容许的范围内也可以是不同的形状和高度。还有，凸点和仿真凸点的材质也可以不同。
还有，在上述第11实施方式中，是就凸点2和凸点2的间隔、或者凸点2和仿真凸点3的间隔、仿真凸点3和仿真凸点3的间隔大致均一的情况为中心说明的，但不是仅限于此，在容许范围内也可以是不均一的间隔。这种情况下，在容许范围以外的部分上配置仿真凸点3。
此外，在上述第10及第11实施方式中，为了大致均一地进行接合材料的流动限制，电极72和仿真电极303或者313的形状最好是大致相同的，但不是仅限于此，在容许范围内也可以是不同的形状和高度。还有，电极7和仿真电极303或者313的材质也可以不同。
还有，在上述第10及第11实施方式中，是以电极7和电极7的间隔、或者电极7和仿真电极303或者313的间隔、仿真电极303或者313和仿真电极303或者313的间隔是大致均一的情况为中心说明的，但不仅限于此，在容许范围内也可以是不均一的间隔。这种情况下，在容许范围以外的部分配置仿真电极303或者313。
在上述第11实施方式中，作为接合材料流动限制部材，以在IC芯片的电极4上形成仿真凸点3的例子作了说明，本发明不是仅限于此，如图85A、图85B所示，也可以由树脂膏的印刷或者调合器等，直接的在上述IC芯片上形成与仿真凸点大致同等高度的仿真凸点状的突部23A。
还有，虽然是在上述电子器件的接合面的电极4上形成凸点2那样作的，代替凸点2，也可以在上述电子器件的接合面的电极4上形成突出的凸状电极。
还有，在上述各实施方式中，从IC芯片和电路基片之间挤出的接合材料5由上述接合材料流动限制部材接受流动限制，将作为对IC芯片的侧面上升部分的焊缝5A作大的情况下，能够将IC芯片的侧面在它的厚度中覆盖到从电路基片侧一半程度的上升。即，以往，由于在配置凸点或者钝化膜的部分接受流动限制、没有配置凸点或者钝化膜的部分不接受那样的限制，不能将焊缝作大，例如，IC芯片的厚度是0.4mm时仅能形成0.1mm的焊缝。但是，在上述各实施方式中，如上所述，由于上述接合材料5接受流动限制，当IC芯片的厚度是0.4mm时，能够形成0.2～0.3mm高度的焊缝，能够将焊缝5A作大。其结果是，当焊缝小的情况下，在IC芯片和接合材料或者基片和接合材料的界面上容易形成水分的侵入路径，还有，该路径是短的路径，对耐湿可靠性是恶劣的，而且，在热循环时，对基片的翘曲也是弱的。但是，将焊缝5A作大的结果是，难于在IC芯片和接合材料5或者电路基片和接合材料5的界面上形成水分的侵入路，还有，它的路径也能够作长，耐湿可靠性也变优秀，而且，例如直到-65℃～150℃的热循环时，对因热引起的基片的翘曲也变强。
此外，在上述实施方式内，即使在没有配置仿真凸点的实施方式中，如果进行仿真凸点的配置，在IC芯片全面上能够使接合树脂的流动均一化。
此外，将上述各种各样的实施方式内的任意的实施方式适当的组合，能够获得各自具有的效果。
本发明，在由按压力将IC芯片等电子器件按压到电路基片等电路形成体上、通过接合材料使两者接合中，从邻接的凸点间的间隙流出的接合材料的量超过容许量的部分上，由于配置上述接合材料流动限制部材，当将上述电子器件接合在上述电路形成体上时，两者间的上述接合材料的流动被上述接合材料流动限制部材限制，由使从上述接合材料流动限制部材和邻接的凸点间的间隙流出的接合材料的量成为容许量以下，作为全体，能够使电子器件的邻接的凸点间的间隙流出的接合材料的量大致均一化。由此，能够使从上述电子器件的接合面的中央部向外围部的上述接合材料的流动大致均一化，而且，能够使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
根据本发明的一种形态，在正方形或者长方形的IC芯片等的电子器件的接合面中，除了它的四隅的角部在4边的各边的边部近旁上有一列的凸点，在电子器件的接合面的上述边的边部近旁没有凸点的位置上配置接合材料流动限制部材例如仿真凸点的情况下，能够使凸点的排列状态在电子器件的各边的边部近旁都大致相同，在上述压接中的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，上述仿真凸点起到作为接合材料流动限制部材的功能，使上述接合材料从中央部向外围部的流动大致均一化，而且，能够使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在长方形的IC芯片等的电子器件的接合面中，除了它的四隅的角部在四边的边部近旁具有一列的凸点，在电子器件的接合面的上述边的边部近旁没有凸点的位置，形成接合材料流动限制部材的例如一列的仿真凸点的情况下，能够使凸点的排列状态在电子器件的各边的边部近旁都大致相同，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，上述仿真凸点起到接合材料流动限制部材的功能，能够使从上述接合材料的中央部向外围部的流动大致均一化，而且，使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在正方形的电子器件的接合面中，除了它的四隅的角部在四边的各边的边部近旁具有一列的凸点，在电子器件的接合面的上述边的边部近旁没有凸点的位置，形成接合材料流动限制部材的例如一列的仿真凸点的情况下，能够使凸点的排列状态在电子器件的各边的边部近旁及各角部附近都大致相同，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，仿真凸点起到接合材料流动限制部材的功能，能够使从上述接合材料的中央部向外围部的流动大致均一化，而且，使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在长方形的电子器件的接合面中，除了它的四隅的角部在四边的各边的边部近旁具有一列的凸点，在电子器件的接合面的上述边的边部近旁没有凸点的位置，形成接合材料流动限制部材的例如一列的仿真凸点的情况下，能够使凸点的排列状态在电子器件的各边的边部近旁及各角部附近都大致相同，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，仿真凸点起到接合材料流动限制部材的功能，能够使从上述接合材料的中央部向外围部的流动大致均一化，而且，使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，上述电子器件的上述四角形的接合面内的中央上形成一列的上述多个凸点的情况下，在没有凸点的角部上配置作为上述接合材料流动限制部材的仿真凸点的情况下，电子器件成为对电路形成体的宽度方向即宽度方向上用3点支撑的，在凸点列的两侧，能够使在电子器件和电路形成体之间的接合力的平衡大致均等，防止电子器件对电路形成体的倾斜、在凸点列的两侧能够使电子器件和电路形成体之间的间隔大致均一，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，仿真凸点起到接合材料流动限制部材的功能，能够使从上述接合材料的从中央部向外围部的流动大致均一化，而且，使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在电子器件的接合面的各边的边部近旁，不仅仅是在用一列而且大致等间隔地配置的凸点包围的正方形的区域内配置钝化膜，在4边的凸点的外侧的位置即在接合面的外围部分，在配置接合材料流动限制部材例如辅助钝化膜的情况下，在上述正方形的区域和上述外围部分接合材料的流动的流动速度成为大致相同，能够防止接合材料的密度降低，防止在接合面的外围部分的粘附力即接合力及密封力的降低，能够防止发生剥离，能够防止作为水分侵入的结果因吸湿产生的IC芯片的腐蚀。由此，能够使在电子器件的接合面内的接合材料的分布的均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，在空缺凸点的宽幅间隔部分，换句话说，在邻接的凸点间的间隔比其它的邻接的凸点间的间隔大的宽幅间隔部分上形成仿真凸点的情况下，邻接凸点间的间隔不一定大致均一的情况下，可以仅仅在邻接凸点间的间隔超过容许值的部分形成仿真凸点。具体的，如图26所示，使电子器件的凸点间或者凸点和仿真凸点间的间距内的最大间距Pmax和最小间距Pmin的关系，成为Pmax≤(Pmin×2α)〔这里，α是1～6的任意值〕那样地配置仿真凸点，能够得到与上述同样的效果。
还有，根据本发明的其它的形态，在电子器件的接合面的各边的边部近旁上，不仅仅是在用一列而且大致等间隔地配置的凸点包围的正方形的区域上配置钝化膜，在4边的凸点的外侧的位置即在接合面的外围部分的角部，配置接合材料流动限制部材例如大致方形的辅助钝化膜的情况下，在上述正方形的区域和上述外围部分的角部接合材料的流动的流动速度大致相同，能够防止接合材料的密度的降低，防止在接合面的外围部分的角部的粘附力即接合力及密封力的降低，能够防止发生剥离，能够防止作为水分侵入的结果因吸湿产生的IC芯片的腐蚀等。由此，能够使在电子器件的接合面内的接合材料的分布的均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在电子器件的接合面的各边的边部近旁上，不仅仅是在用一列而且大致等间隔地配置的凸点包围的正方形的区域上配置钝化膜，在4边的凸点的外侧的位置即在接合面的外围部分及它的角部，配置接合材料流动限制部材例如大致方形的辅助钝化膜的情况下，在上述正方形的区域和上述外围部分及它的角部接合材料的流动的流动速度大致相同，能够防止接合材料的密度的降低，防止在接合面的外围部分及它的角部的粘附力即接合力及密封力的降低，能够防止发生剥离，能够防止作为水分侵入的结果因吸湿产生的IC芯片的腐蚀等。由此，能够使在电子器件的接合面内的接合材料的分布的均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在电子器件的接合面的各边的边部近旁上，不仅仅是在用一列而且大致等间隔地配置的凸点包围的正方形的区域上配置钝化膜，在4边的凸点的外侧的位置即在接合面的外围部分及它的角部及邻接的凸点之间的部分，配置接合材料流动限制部材例如辅助钝化膜的情况下，在上述正方形的区域和上述外围部分及它的角部及邻接的凸点之间的部分接合材料的流动的流动速度大致相同，能够防止接合材料的密度的降低，防止在接合面的外围部分及它的角部及邻接的凸点之间部分的粘附力即接合力及密封力的降低，能够防止发生剥离，能够防止作为水分侵入的结果因吸湿产生的IC芯片的腐蚀等。由此，能够使在电子器件的接合面内的接合材料的分布的均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，由与上述各形态相关的方法制造的电子器件封装体或者在具备在上述各形态记述的那样的接合材料流动限制部材的电子器件封装体中，在由接合材料流动限制部材使在接合面内的接合材料的分布均一化的状态下，由于由当该接合材料使电子器件和电路形成体粘附接合而且密封，能够制作接合及密封的可靠性高的电子器件，成为高品质的产品。
根据本发明，在用按压力将方形即正方形或者长方形的IC芯片等的电子器件按压到电路基片等的电路形成体上、通过接合材料将两者接合的产品中，由于在接合材料不均一的流出的部分上配置上述接合材料流动限制部材，由上述接合材料流动限制部材限制在将上述电子器件接合到上述电路形成体上时在两者之间的上述接合材料的流动，能够使从上述电子器件接合区域的中央部向外围部的上述接合材料的流动的大致均一化，而且，能够使在电子器件接合区域内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
更具体的说，根据本发明，上述电路形成体的上述电子器件接合区域是方形，在它的方形的上述电子器件接合区域内对向的2对边各自形成上述多个凸点的情况下，在与没有凸点的角部对应的上述电路形成体的上述电子器件接合区域的角部上具备而且形成电气的接合不必要的凸部的情况下，在凸部是仿真电极时，一方面能够使电极的排列状态在各边的边部近旁及各角部附近大致相同，当凸部是有机膜的时候，能够在电子器件的各边的边部近旁及各角部附近配置代替电极的有机膜的凸部。其结果是，在压接的上述电子器件的上接合区域和上述电路形成体的电子器件接合区域之间的从上述接合材料的中央部向外围部的角部的接合材料的流动时，上述凸部起到作为接合材料流动限制部材的功能，在电路形成体的电子器件接合区域的中央部的流动速度和在电路形成体的电子器件接合区域的外围部的流动速度大致相同，能够使在电子器件接合区域的各边的边部近旁及各角部附近的上述接合材料的中央部向外围部的角部的流动大致均一化，而且，能够使电子器件的接合面换句话说在上述电路形成体的电子器件接合区域内的接合材料的分布均一化。这样，作为使在电子器件的接合面内及电路形成体的电子器件接合区域内的接合材料的分布的均一化的结果、能够防止接合材料的密度的降低，在增加电子器件接合区域的中央部和外围部、特别是角部的电子器件和接合材料的粘附性的同时，能够增加电路形成体的电极或者上述凸部和接合材料之间的粘附性，由此，能够防止上述剥离，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在方形即在正方形或者长方形的电子器件的接合面中，除了它的四隅的角部在四边的边部近旁具有大致等间隔的一列的凸点，在电子器件的接合面的上述边的边部近旁没有凸点的位置形成仿真凸点的同时，在电路形成体的电子器件接合区域的上述边的边部近旁的没有电极的位置形成仿真电极的情况下，在使凸点的排列状态在电子器件的各边的边部近旁都能够大致相同的同时，电极的排列状态也能够使在电路形成体的电子器件接合区域的各边的边部近旁大致相同，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，上述仿真凸点及仿真电极起到接合材料流动限制部材的功能，能够使电子器件的各边的边部近旁及电路形成体的电子器件接合区域的各边的边部近旁的从上述接合材料的中央部向外围部的流动大致均一化，而且，使在电子器件的接合面内及电路形成体的电子器件接合区域的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。还有，作为能够使在电子器件的接合面内及电路形成体的电子器件接合区域内的接合材料的分布的均一化的结果能够防止接合材料的密度的降低，供给用于电子器件的侧面密封的足够量的接合材料、能够将密封电子器件的侧面的焊缝作大，能够有效地防止在电子器件接合区域的外围部的电子器件和接合材料之间的剥离和电路形成体的电极和接合材料之间的剥离。
还有，根据本发明的其它的形态，在电路形成体的电子器件接合区域的外侧及上述电子器件接合区域的外围部上配置有机膜的情况下，有机膜能够作为接合材料流动限制部材的一个例子的接合材料流动限制膜进行接合材料的流动限制。其结果是，与没有有机膜的情况相比，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，有机膜起到作为接合材料流动限制部材的功能、能够使电子器件和电路形成体之间的流动速度降低，能够使从上述接合材料的中央部向外围部的流动大致均一化，而且，能够使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，上述电路形成体的上述电子器件接合区域是方形而且在上述方形的电子器件接合区域内的中央配置一列的上述多个电极、电子器件对电路形成体宽度方向即在宽度方向用一点支撑，而且，在它的两侧配置有机膜的情况下，在凸点列的两侧，与没有有机膜的情况相比较，能够使在电子器件和电路形成体之间的流动速度降低，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，有机膜起到作为接合材料流动限制部材的功能、能够使从上述接合材料的中央部向外围部的流动大致均一化，而且，能够使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在电路形成体的电子器件接合区域的外侧及内侧整个区域上，除与电极的凸点的接合部，大致全面的配置作为接合材料流动限制部材的一个例子的有机膜的情况下，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，有机膜起到作为接合材料流动限制部材的功能、能够使在电子器件的各边的边部近旁的从上述接合材料的中央部向外围部的流动大致均一化，而且，能够使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在从电路形成体的电子器件接合区域空缺规定间隔包围电子器件接合区域那样的方形框的区域上配置作为接合材料流动限制部材的一个例子的焊缝形成用凸部的情况下，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，由于焊缝形成用凸部，上述按压沿电路基片表面流出的接合材料被阻拦上升，能够在电子器件的侧面形成大的焊缝，能够提高电子器件的侧面的密封力，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在电路形成体的电子器件接合区域内表示接合材料不均一的流动的区域，例如，电子器件接合区域内的电极布线密度是规定值以下的区域而且从中心偏离的区域上，具备与电路形成体的电极的厚度大致相同厚度的作为接合材料流动限制部材的凸部的情况下，能够使在电路形成体的电子器件接合区域内图形布线密度均一化，使接合材料的流动均一化，使从电子器件和电路形成体之间向外侧挤出的接合材料的挤出量均一化，能够使接合稳定化。还有，在焊缝形成用凸部由1层以上的膜构成的情况用焊料保护膜形成的情况下，与形成焊缝的树脂的粘附性高、能够更提高密封力。
还有，根据本发明的其它的形态，作为上述凸部在配置网状电极或者具有贯通孔的电极的情况下，能够使在电地理路形成体的电子器件接合区域内的电极图形的布线密度均一化，能够使接合材料的流动均一化，使从作为电子器件的一个例子的正方形的电子器件的接合面和电路形成体的电子器件接合区域之间向外侧挤出的接合材料的挤出量均一化，能够使连接稳定化。进一步，在这样的效果上再加上，构成上述网的贯通孔部分或者在上述贯通孔电路形成体露出，配置在上述电极上的接合材料贯通上述贯通孔部分或者上述贯通孔直接接触到电路形成体上。其结果是，上述电极的贯通孔部分或者在上述贯通孔接合材料成为与电路形成体直接粘附接合，能够提高接合材料和电路形成体的粘附性。
还有，根据本发明的其它的形态，在包含上述凸部的电路形成体的电子器件接合区域外侧及内侧整个区域上，除各电极的各凸部的接合部大致全面的配置有机膜的情况下，在上述压接的上述电子器件的上述接合面和上述电路形成体的电子器件接合区域之间的上述接合材料从中央部向外围部的接合材料的流动时，有机膜起到作为接合材料流动限制部材的功能、能够使在电子器件的各边的边部近旁从上述接合材料的中央部向外围部的流动大致均一化，而且，能够使在电子器件的接合面内的接合材料的分布均一化，提高粘附力，能够提高接合及密封的可靠性。
还有，根据本发明的其它的形态，在电路形成体的正方形电子器件接合区域中，除它的四隅的角部在4边的各边的边部近旁具有大致等间隔地一列的电极，在电路形成体的电子器件接合区域的上述边的边部近旁的没有电极的角部上配置有机膜的情况下，在上述压接的上述电子器件的上述接合区域和上述电路形成体的电子器件接合区域之间的从上述接合材料的中央部向外围部的角部的接合材料的流动时，即使在没有电极的角部有机膜也起到作为接合材料流动限制部材的功能，使在电路形成体的电子器件接合区域的中央部的流动速度与电路形成体的电子器件接合区域的外围部的流动速度大致相同，能够使在电子器件接合区域的各边的边部近旁及在各角部附近的从上述接合材料的中央部向外围部的角部的流动大致均一化，而且，在电子器件的接合面换句话说在上述电路形成体的电子器件接合区域内的接合材料的分布均一化的同时，在各角部，由于有机膜阻拦接合材料沿电路基片表面的流动而上升，能够形成覆盖电子器件的侧面的焊缝。这样，作为能够使在电子器件的接合面内及电路形成体的电子器件接合区域内的分布均一化的结果、能够防止接合材料的密度的降低，在增加在电子器件接合区域的中央部和外围部、特别是在角部的电子器件和接合材料的粘附性的同时，由于增加电路形成体的电极或者有机膜和接合材料之间的粘附性，能够防止上述剥离，能够提高接合及密封的可靠性。
还有，由与上述各形态相关的方法制造的电子器件封装体，或者，具备在上述各形态记述的接合材料流动限制部材的电子器件封装体中，在由接合材料流动限制部材限制接合材料的不均一的流动使在电子器件接合区域内的接合材料的分布均一化的状态下，由于由当该接合材料使电子器件和电路形成体粘接接合而且密封，能够提高接合及密封的可靠性，成为高品质的产品。
此外，由于将上述各种各样的实施方式内的任意的实施方式适当的组合，能够得到各自具有的效果。
本发明，虽然参照附图充分地记述了有关最好的实施方式，对于对该技术熟练的人们很明白可进行种种的变形和修正。那样的变形和修正，在不超出添附的要求权利保护的本发明的要求权利保护的范围内，应该理解为它包含在其中。

Claims (51)

1、一种电子器件的封装方法，其特征在于：
将至少包含树脂的接合材料供给电路形成体或者电子器件；
通过上述接合材料按照使上述电子器件的接合面的多个电极上的多个凸点和上述电路形成体的电极电气接触的方式进行上述电子器件和上述电路形成体的定位；
在加热及加压下热压接上述电子器件，在上述电子器件的上述电极上的上述凸点和上述电路形成体的上述电极电气接触的状态下，使上述电子器件的上述接合面和上述电路形成体之间的上述接合材料固化，进行主压接；
在上述主压接中，由在上述电子器件的上述接合面中邻接凸点之间的间隔比其它邻接凸点之间的间隔大的宽幅间隔部分上所具备的仿真凸点的接合材料流动限制部材限制上述宽幅间隔部分中上述接合材料向上述电子器件的上述接合面的外围部侧的流动。
2、根据权利要求1所述的电子器件的封装方法，其特征在于：
上述接合材料流动限制部材是在上述电子器件的四角形的接合面内的对向的2边上分别列状地形成上述多个凸点的情况下，在没有凸点的其它的对向的2边上分别列状地具备的作为上述接合材料流动限制部材的多个仿真凸点，在上述主压接中，由上述仿真凸点限制上述接合材料向在上述其它的对向的2边中的上述电子器件的上述接合面的外围部侧的流动。
3、根据权利要求1所述的电子器件的封装方法，其特征在于：
上述接合材料流动限制部材是在上述电子器件的四角形的接合面内对向的2对的边的各自上形成上述多个的凸点的情况下，在没有凸点的角部上具备的作为上述接合材料流动限制部材的仿真凸点，在上述主压接中，由上述仿真凸点限制上述接合材料向在上述角部的上述电子器件的上述接合面的外围部侧的流动。
4、根据权利要求1所述的电子器件的封装方法，其特征在于：
上述接合材料流动限制部材是在上述电子器件的四角形的接合面内在中央上形成一列的上述多个的凸点的情况下，在没有凸点的角部上具备的作为上述接合材料流动限制部材的仿真凸点，在上述主压接中，由上述仿真凸点限制上述接合材料向在上述角部的上述电子器件的上述接合面的外围部侧的流动。
5、根据权利要求1～4中任一权利要求所述的电子器件的封装方法，其特征在于：
在将上述接合材料供给上述电路形成体前，在上述电子器件的上述接合面上形成上述多个的凸点，
在上述凸点形成中，作为上述接合材料流动限制部材，在上述电子器件的上述接合面的邻接凸点间的间隔比其它的邻接凸点间的间隔大的宽幅间隔部分上具备仿真凸点那样地形成。
6、根据权利要求1～4中任一权利要求所述的电子器件的封装方法，其特征在于：
上述电子器件的上述凸点间或者上述凸点和上述仿真凸点之间的间距中的最大间距Pmax和最小间距Pmin的关系，当α是1～6的任意值时，成为Pmax≤(Pmin×2α)那样地具备仿真凸点。
7、根据权利要求1～4中任一权利要求所述的电子器件的封装方法，其特征在于：
在上述电子器件的接合面的各边的边部近旁的多个凸点的列的内侧的方形区域上具备钝化膜的情况下，上述接合材料流动限制部材是在上述电子器件的上述接合面的没有上述钝化膜的部分上具备的接合材料流动限制膜，在主压接中，由上述接合材料流动限制膜限制在上述电子器件的上述接合面的没有上述钝化膜的部分的上述接合材料的流动速度的上升。
8、根据权利要求1～4中任一权利要求所述的电子器件的封装方法，其特征在于：
当上述电子器件的接合面的各边的边部近旁的上述多个的凸点的列的内侧的四角形区域上具备钝化膜的情况下，上述接合材料流动限制部材是在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分的四角形框区域上具备的辅助钝化膜，在上述主压接中，由上述辅助钝化膜限制在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分的四角形框区域的上述接合材料流动速度的上升。
9、根据权利要求1～4中任一权利要求所述的电子器件的封装方法，其特征在于：
当上述电子器件的接合面的各边的边部近旁的上述多个的凸点的列的内侧的四角形区域上具备钝化膜的情况下，上述接合材料流动限制部材是仅仅在上述电子器件的上述接合面的边部近旁的上述凸点的列的外侧的外围部分的各角部上具备的大致四角形的辅助钝化膜，在上述主压接中，由上述辅助钝化膜限制在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分的各角部的上述接合材料的流动速度的上升。
10、根据权利要求1～4中任一权利要求所述的电子器件的封装方法，其特征在于：
当在上述电子器件的接合面的各边的边部近旁的上述多个的凸点的列的内侧的四角形区域上具备钝化膜的情况下，上述接合材料流动限制部材是在从上述钝化膜的区域的角部到外侧的外围部分的角部的区域上具备大致四角形的辅助钝化膜，在上述主压接中，由上述辅助钝化膜，限制在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分和从上述钝化膜的区域的角部到外侧的外围部分的角部的区域上的上述接合材料的流动速度的上升。
11、根据权利要求1～4中任一权利要求所述的电子器件的封装方法，其特征在于：
当在上述电子器件的接合面的各边的边部近旁的上述多个的凸点列的内侧的四角形区域上具备钝化膜的情况下，上述接合材料流动限制部材是在上述电子器件的上述接合面的上述凸点以外的整个区域上具备辅助钝化膜，在上述主压接中，由上述辅助钝化膜限制在上述电子器件的上述接合面的上述凸点以外的整个区域的上述接合材料的流动速度的上升。
12、根据权利要求8所述的电子器件的封装方法，其特征在于：
在将上述接合材料供给上述电路形成体之前，在上述电子器件的上述接合面上形成上述钝化膜，
在上述钝化膜形成中，作为上述接合材料流动限制部材，在上述电子器件的上述接合面的没有形成上述钝化膜的区域上形成辅助钝化膜。
13、一种电子器件封装体，在将电子器件的接合面的多个电极的多个凸点与电路形成体的电极电气接触的状态下，通过至少包含树脂的接合材料将上述电子器件接合到上述电路形成体上而构成，其特征在于：
在上述电子器件的上述接合面中邻接凸点之间的间隔比其它邻接凸点之间的间隔大的宽幅间隔部分上具备限制上述接合材料向上述电子器件的上述接合面的外围部侧流动的接合材料流动限制部材。
14、根据权利要求13所述的电子器件封装体，其特征在于：
在上述电子器件的四角形的接合面内的对向的2边上分别列状地形成上述多个的凸点的情况下，上述接合材料流动限制部材是在没有凸点的其它的对向的2边上分别列状地具备的作为上述接合材料流动限制部材的多个仿真凸点。
15、根据权利要求13所述的电子器件封装体，其特征在于：
在上述电子器件的四角形的接合面内的对向的2对的边的各自上形成上述多个凸点的情况下，上述接合材料流动限制部材是在没有凸点的角部上具备的作为上述接合材料流动限制部材的仿真凸点。
16、根据权利要求13所述的电子器件封装体，其特征在于：
当在上述电子器件的四角形的接合面内的中央上形成一列的上述多个的凸点的情况下，上述接合材料流动限制部材是在没有凸点的角部上具备的作为上述接合材料流动限制部材的仿真凸点。
17、根据权利要求13～16中的任一权利要求所述的电子器件封装体，其特征在于：
上述接合材料流动限制部材是仿真凸点，当上述电子器件的上述凸点间或者上述凸点和上述仿真凸点间的间距内的最大间距Pmax与最小间距Pmin的关系，当α是1～6的任意值时，使成为Pmax≤(Pmin×2α)那样地具备仿真凸点。
18、根据权利要求13～16中的任一权利要求所述的电子器件封装体，其特征在于：
在上述电子器件的接合面的各边的边部近旁的上述多个凸点的列的内侧的四角形区域上具备钝化膜的同时，在上述电子器件的上述接合面的没有上述钝化膜的部分上，作为上述接合材料流动限制部材，具备限制上述接合材料在上述电子器件的上述接合面的没有上述钝化膜的部分上的流动速度的上升的接合材料流动限制膜。
19、根据权利要求18所述的电子器件封装体，其特征在于：
作为上述接合材料流动限制部材的上述接合材料流动限制膜是在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分的四角形框区域上具备的辅助钝化膜。
20、根据权利要求18所述的电子器件封装体，其特征在于：
作为上述接合材料流动限制部材的上述接合材料流动限制膜是仅仅在上述电子器件的上述接合面的边部近旁的上述凸点的列的外侧的外围部分的各角部上具备的大致四角形的辅助钝化膜。
21、根据权利要求18所述的电子器件封装体，其特征在于：
作为上述接合材料流动限制部材的上述接合材料流动限制膜是在上述电子器件的上述接合面的各边的边部近旁的上述凸点的列的外侧的外围部分和从上述钝化膜的区域的角部到外侧的外围部分的角部的区域上具备的大致四角形的辅助钝化膜。
22、根据权利要求18所述的电子器件封装体，其特征在于：
作为上述接合材料流动限制部材的上述接合材料流动限制膜是在上述电子器件的上述接合面的上述凸点以外的区域整体上具备的辅助钝化膜。
23、一种电子器件，其特征在于：
在接合面的多个电极上具备多个凸点的同时；
在上述接合面的邻接凸点间的间隔比其它的邻接凸点间的间隔大的宽幅间隔部分上，具备限制上述接合材料向上述电子器件的上述接合面的外围部侧的流动的作为接合材料流动限制部材的仿真凸点；
在使上述接合面的上述多个电极的上述多个的凸点与电路形成体的电极电气的接触的状态下，通过至少包含树脂的接合材料与上述电路形成体接合，构成电子器件封装体。
24、根据权利要求23所述的电子器件，其特征在于：
在上述电子器件的接合面的各边的边部近旁的上述多个凸点的列的内侧的四角形区域上具备钝化膜的同时，作为上述接合材料流动限制部材，在上述电子器件的上述接合面的没有上述钝化膜的部分上具备限制上述接合材料在上述电子器件的上述接合面的没有上述钝化膜的部分上的流动速度上升的接合材料流动限制膜。
25、一种电子器件的封装方法，其特征在于：
将至少包含树脂的接合材料供给电路形成体或者电子器件；
通过上述接合材料，按照使上述电子器件的接合面的多个电极上的多个凸点和上述电路形成体的电子器件接合区域的电极电气接触的方式，进行上述电子器件和上述电路形成体的定位；
在加热及加压下热压接上述电子器件，在上述电子器件的上述电极上的上述凸点和上述电路形成体的上述电极电气接触的状态下，使上述电子器件的上述接合面和上述电路形成体之间的上述接合材料固化，进行主压接；
在上述主压接中，由在上述电路形成体的上述电子器件接合区域中邻接电极间的间隔比其它的邻接电极间的间隔大的宽幅间隔部分上所具备的并且由没有必要电气接合的凸部所构成的接合材料流动限制部材在上述宽幅间隔部分中限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动，并且在上述接合中让上述电子器件侧的不需要电气接触的仿真凸点与上述凸部接触。
26、根据权利要求25所述的电子器件的封装方法，其特征在于：
上述电路形成体的上述电子器件接合区域是四角形，在它的四角形的上述电子器件接合区域内的对向的2对的边的各自上形成上述多个的凸点的情况下，上述接合材料流动限制部材是在与没有凸点的角部对应的上述电路形成体的上述电子器件接合区域的角部上具备而且对电气的接合不必要的凸部，在主压接中，由上述凸部限制上述接合材料向在上述角部的上述电路形成体的上述电子器件接合区域的外围部侧的流动。
27、根据权利要求25或26所述的电子器件的封装方法，其特征在于：
在上述主压接中，作为上述接合材料流动限制部材，由配置在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的外围部上的有机膜，限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动。
28、根据权利要求25或26所述的电子器件的封装方法，其特征在于：
在上述接合前，进一步具备将作为上述接合材料流动限制部材的有机膜配置在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的外围部上。
29、根据权利要求25或26所述的电子器件的封装方法，其特征在于：
在上述主压接中，在上述电路形成体的上述电子器件接合区域是四角形而且上述四角形的上述电子器件接合区域内的中央上配置一列的上述多个电极的情况下，作为上述接合材料流动限制部材，由配置在从上述电路形成体的上述电子器件接合区域的外侧到上述中央的一列的上述多个电极近旁上的焊料保护膜限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动。
30、根据权利要求25或26所述的电子器件的封装方法，其特征在于：
上述电路形成体的上述电子器件接合区域是四角形，在它的四角形的上述电子器件接合区域内的中央上配置一列的上述多个电极的情况下，进一步具备将作为上述接合材料流动限制部材的焊料保护膜配置在从上述电路形成体的上述电子器件接合区域的外侧到上述中央的一列的上述多个电极的近旁。
31、根据权利要求25或26所述的电子器件的封装方法，其特征在于：
在上述主压接中，在上述电路形成体的上述电子器件接合区域是四角形而且上述四角形的接合区域内的对向的2边上分别列状地形成上述多个凸点的情况下，作为上述接合材料流动限制部材，由配置在除了与上述电子器件的上述电极接合必要的上述电极的接合部、在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的全面上的有机膜，限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动。
32、根据权利要求25或26所述的电子器件的封装方法，其特征在于：
在上述主压接中，作为上述接合材料流动限制部材由配置在上述电路形成体的上述电子器件接合区域的外侧的外围部上的焊缝形成用凸部限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动，形成覆盖上述电子器件的侧面的焊缝。
33、根据权利要求32所述的电子器件的封装方法，其特征在于：
上述焊缝形成用凸部由1层以上的膜构成。
34、根据权利要求32所述的电子器件的封装方法，其特征在于：
上述焊缝形成用凸部由1层以上的基片焊料保护膜的膜构成。
35、根据权利要求32所述的电子器件的封装方法，其特征在于：
上述焊缝形成用凸部由与上述电路形成体的上述电极同样的结构而且比上述电极厚的仿真电极构成。
36、根据权利要求25或26所述的电子器件的封装方法，其特征在于：
在上述主压接中，作为上述接合材料流动限制部材，由配置在上述电路形成体的上述电子器件接合区域内表示上述接合材料不均一流动的区域上、与上述电极大致相同厚度的凸部限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动。
37、根据权利要求25或26所述的电子器件的封装方法，其特征在于：
在上述电路形成体的上述电子器件接合区域内表示上述接合材料不均一的流动的区域，具备与上述电极大致相同厚度的凸部。
38、根据权利要求36所述的电子器件的封装方法，其特征在于：
上述凸部是与上述电路形成体的上述电子器件接合区域的电气的布线无关的网状的仿真电极。
39、根据权利要求36所述的电子器件的封装方法，其特征在于：
上述凸部是与上述电路形成体的上述电子器件接合区域的电气布线无关而且具有贯通上述接合材料的贯通孔的仿真电极。
40、一种电子器件封装体，在将电子器件的接合面的多个电极的多个凸点电气接触到电路形成体的电子器件接合区域的电极上的状态下，由通过至少包含树脂的接合材料使上述电子器件接合到上述电路形成体上而构成，其特征在于：
在上述电路形成体的上述电子器件接合区域中邻接电极间的间隔比其它的邻接电极间的间隔大的宽幅间隔部分上具备不需要电气接合并且限制上述接合材料向上述电路形成体的上述电子器件接合区域的上述宽幅间隔部分的外围部侧流动而由凸部构成的接合材料流动限制部材，并且让上述电子器件侧的不需要电气连接的仿真凸点与上述凸部接触。
41、一种电子器件封装体，在将电子器件的接合面的多个电极的多个凸点电气接触到电路形成体的电子器件接合区域的电极上的状态下，由通过至少包含树脂的接合材料使上述电子器件接合到上述电路形成体上而构成，其特征在于：
在上述电路形成体的上述电子器件接合区域是四角形，在四角形的上述电子器件接合区域内的对向2对边的每一边上形成上述多个凸点的情况下，在与没有凸点的角部对应的上述电路形成体的上述电子器件接合区域的角部上具备没有必要电气接合并且限制上述接合材料向在上述角部的上述电路形成体的上述电子器件接合区域的外围部侧流动而由凸部构成的接合材料流动限制部材，并且让上述电子器件侧的不需要电气连接的仿真凸点与上述凸部接触。
42、根据权利要求40或41所述的电子器件封装体，其特征在于：
作为上述接合材料流动限制部材，在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的外围部上，具备限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧流动的有机膜。
43、根据权利要求40或41所述的电子器件封装体，其特征在于：
上述电路形成体的上述电子器件接合区域是四角形，而且，在上述四角形的上述电子器件接合区域内的中央上配置一列的上述多个电极的情况下，作为上述接合材料流动限制部材，在从上述电路形成体的上述电子器件接合区域的外侧到上述中央的一列的上述多个电极的近旁的部分，具备限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧的流动的焊料保护膜。
44、根据权利要求40或41所述的电子器件封装体，其特征在于：
上述电路形成体的上述电子器件接合区域是四角形，而且上述四角形的接合区域内的对向的2边上分别列状地形成上述多个凸点的情况下，作为上述接合材料流动限制部材，除了与上述电子器件的上述电极接合必要的上述电极的接合部、在上述电路形成体的上述电子器件接合区域的外侧及上述电子器件接合区域的全面，具备限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧流动的有机膜。
45、根据权利要求40或41所述的电子器件封装体，其特征在于：
作为上述接合材料流动限制部材，在上述电路形成体的上述电子器件接合区域的外侧的外围部上，具备限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧流动、形成覆盖上述电子器件的侧面的焊缝的焊缝形成用凸部。
46、根据权利要求45所述的电子器件封装体，其特征在于：
上述焊缝形成用凸部由1层以上的膜构成。
47、根据权利要求45所述的电子器件封装体，其特征在于：
上述焊缝形成用凸部由1层以上的基片焊料保护膜的膜构成。
48、根据权利要求45所述的电子器件封装体，其特征在于：
上述焊缝形成用凸部由与上述电路形成体的上述电极同样结构而且比上述电极厚的仿真电极构成。
49、根据权利要求40或41所述的电子器件封装体，其特征在于：
作为上述接合材料流动限制部材，在上述电路形成体的上述电子器件接合区域内的表示上述接合材料不均一流动的区域上，具备与上述电极大致相同厚度而且限制上述接合材料向上述电路形成体的上述电子器件接合区域的外围部侧流动的凸部。
50、根据权利要求49所述的电子器件封装体，其特征在于：
上述凸部是与上述电路形成体的上述电子器件接合区域的电气布线无关的网状的仿真电极。
51、根据权利要求49所述的电子器件封装体，其特征在于：
上述凸部是与上述电路形成体的上述电子器件接合区域的电气布线无关而且具有贯通上述接合材料的贯通孔的仿真电极。
CNB018112951A 2000-06-16 2001-06-14 电子器件的封装方法及电子器件封装体 Expired - Fee Related CN1278402C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP181618/2000 2000-06-16
JP181618/00 2000-06-16
JP2000181618A JP4287987B2 (ja) 2000-06-16 2000-06-16 電子部品の実装方法及び電子部品実装体
JP326879/00 2000-10-26
JP326879/2000 2000-10-26
JP2000326879A JP4041649B2 (ja) 2000-10-26 2000-10-26 電子部品の実装方法及び電子部品実装体

Publications (2)

Publication Number Publication Date
CN1436368A CN1436368A (zh) 2003-08-13
CN1278402C true CN1278402C (zh) 2006-10-04

Family

ID=26594115

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018112951A Expired - Fee Related CN1278402C (zh) 2000-06-16 2001-06-14 电子器件的封装方法及电子器件封装体

Country Status (5)

Country Link
US (1) US7355126B2 (zh)
KR (1) KR100468929B1 (zh)
CN (1) CN1278402C (zh)
TW (1) TWI226085B (zh)
WO (1) WO2001097277A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960830B2 (en) * 2002-10-31 2005-11-01 Rohm Co., Ltd. Semiconductor integrated circuit device with dummy bumps
JP2007514555A (ja) * 2003-12-19 2007-06-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｍｅｍｓの部品を自己位置合わせさせるための方法およびシステム
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
US8035225B2 (en) * 2004-12-28 2011-10-11 Panasonic Corporation Semiconductor chip assembly and fabrication method therefor
JP2006196728A (ja) * 2005-01-14 2006-07-27 Seiko Epson Corp 電子部品、電気光学装置、及び電子機器
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
US7564536B2 (en) * 2005-11-08 2009-07-21 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
TWI287661B (en) * 2005-12-23 2007-10-01 Au Optronics Corp Flexible printed circuit board and display device utilizing the same
US8174110B2 (en) * 2007-09-04 2012-05-08 Epson Imaging Devices Corporation Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP5162226B2 (ja) * 2007-12-12 2013-03-13 新光電気工業株式会社 配線基板及び半導体装置
JP5538682B2 (ja) * 2008-03-06 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
CN101999167B (zh) 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US8421979B2 (en) * 2008-07-28 2013-04-16 Sharp Kabushiki Kaisha Display panel and display device including the same
JP4941509B2 (ja) * 2008-10-20 2012-05-30 株式会社デンソー 電子制御装置
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) * 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
KR101149036B1 (ko) * 2010-04-29 2012-05-24 엘지이노텍 주식회사 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
CN103180943B (zh) * 2010-11-04 2016-04-13 阿尔卑斯电气株式会社 电子部件模块
CN103329645B (zh) * 2011-12-08 2016-04-06 松下知识产权经营株式会社 电子零件安装线及电子零件安装方法
US20140055969A1 (en) * 2012-08-21 2014-02-27 Apple Inc. Board assemblies with minimized warpage and systems and methods for making the same
US9497861B2 (en) 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
KR101496780B1 (ko) * 2013-05-23 2015-02-27 우영관 인쇄회로기판에 부재플레이트를 부착하는 방법
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US10074624B2 (en) 2015-08-07 2018-09-11 Analog Devices, Inc. Bond pads with differently sized openings
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
CN105807514B (zh) * 2016-04-29 2019-02-15 武汉天马微电子有限公司 一种显示装置
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR20180014903A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
KR102293940B1 (ko) * 2019-10-21 2021-08-26 (주)파트론 마이크로폰 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239826A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体装置
JPH0394437A (ja) 1989-09-06 1991-04-19 Sanyo Electric Co Ltd チップオングラス基板
JP3207222B2 (ja) * 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JP2940252B2 (ja) * 1991-09-09 1999-08-25 富士通株式会社 半導体素子の実装構造および実装方法
JP3052300B2 (ja) 1992-06-23 2000-06-12 ソニーケミカル株式会社 配線基板及び加圧ツール
JP2964781B2 (ja) 1992-07-03 1999-10-18 セイコーエプソン株式会社 半導体装置
JPH06349890A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 半導体装置
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP3724606B2 (ja) 1995-05-22 2005-12-07 日立化成工業株式会社 半導体チップの接続構造及びこれに用いる配線基板
CN1123067C (zh) * 1995-05-22 2003-10-01 日立化成工业株式会社 具有与布线基板电连接的半导体芯片的半导体器件
JPH09120975A (ja) * 1995-10-24 1997-05-06 Seiko Epson Corp 半導体チップの実装構造
JPH09153519A (ja) * 1995-11-30 1997-06-10 Citizen Watch Co Ltd 半導体の実装構造
JPH09213745A (ja) * 1996-01-30 1997-08-15 Victor Co Of Japan Ltd 部品の表面実装方法
JPH09260435A (ja) * 1996-03-26 1997-10-03 Toshiba Microelectron Corp 半導体装置
JPH10144725A (ja) * 1996-11-13 1998-05-29 Hitachi Ltd 集積回路の実装方法
JP3390664B2 (ja) 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
JP3367886B2 (ja) 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP4311774B2 (ja) * 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
JP4417596B2 (ja) * 2001-09-19 2010-02-17 富士通株式会社 電子部品の実装方法
JP2004134648A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器

Also Published As

Publication number Publication date
WO2001097277A1 (fr) 2001-12-20
KR100468929B1 (ko) 2005-01-29
TWI226085B (en) 2005-01-01
US7355126B2 (en) 2008-04-08
CN1436368A (zh) 2003-08-13
US20030092326A1 (en) 2003-05-15
WO2001097277A9 (fr) 2002-10-17
KR20030007943A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
CN1278402C (zh) 电子器件的封装方法及电子器件封装体
CN1201383C (zh) 电子部件的安装方法、安装装置及电子部件装置
CN1301045C (zh) 多层接线板组件制造方法及多层接线板组件
CN1750244A (zh) 线路板、其制造方法以及半导体器件
CN1218392C (zh) 半导体器件
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1259200C (zh) 卡型记录媒体及其制造方法
CN1215537C (zh) 具有树脂封壳的元件
CN1146029C (zh) 电子元件及包含该电子元件的移动体通信装置
CN1377217A (zh) 多层线路板组件,多层线路板组件单元及其制造方法
CN1145206C (zh) 膜载带、半导体组装体、半导体装置及其制造方法、安装基板
CN1193253C (zh) 平台与光模块及其制造方法和光传输装置
CN1292635A (zh) 布线电路衬底及其制造方法
CN1295346A (zh) 半导体器件
CN1110846C (zh) 半导体装置的制造方法
CN1674282A (zh) 半导体装置制造方法、半导体装置和半导体芯片
CN1440232A (zh) 布线膜间连接件及其制造方法以及多层布线基板制造方法
CN1826844A (zh) 焊球搭载方法及焊球搭载装置
CN1237785A (zh) 半导体器件和半导体器件的制作方法
CN1568546A (zh) 半导体器件及其制造方法
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1735660A (zh) 固化性树脂组合物、粘接性环氧树脂膏、粘接性环氧树脂薄片、导电连接膏、导电连接薄片和电子器件接合体
CN1581501A (zh) 固态成像器件及其制造方法
CN1967853A (zh) 半导体器件及其制造方法
CN1527370A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20140614

EXPY Termination of patent right or utility model