CN1413358A - 制备iii族氮化物半导体的方法及iii族氮化物半导体器件 - Google Patents

制备iii族氮化物半导体的方法及iii族氮化物半导体器件 Download PDF

Info

Publication number
CN1413358A
CN1413358A CN00817714A CN00817714A CN1413358A CN 1413358 A CN1413358 A CN 1413358A CN 00817714 A CN00817714 A CN 00817714A CN 00817714 A CN00817714 A CN 00817714A CN 1413358 A CN1413358 A CN 1413358A
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
iii
layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00817714A
Other languages
English (en)
Other versions
CN1189920C (zh
Inventor
小池正好
小岛彰
平松敏夫
手钱雄太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN1413358A publication Critical patent/CN1413358A/zh
Application granted granted Critical
Publication of CN1189920C publication Critical patent/CN1189920C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Abstract

利用掩模4，蚀刻第一III族氮化物半导体层31，由此形成点状、条状或栅格状等岛状结构，以便提供沟槽/柱子。这样，无须除去形成于柱子上层顶面的掩模4，第二III族氮化物层32即可以沟槽的侧壁/多个侧壁为晶核纵向和横向地外延生长，进而掩埋沟槽，并且使该层沿纵向生长。第二III族氮化物层32不在掩模4上外延生长。这种情况下，可以防止第一III族氮化物半导体层31中所包含的贯穿位错在经横向外延生长而形成的第二III族氮化物半导体32的上部扩展，并且可以在沟槽的掩埋部分形成几乎没有贯穿位错的区域。

Description

制备III族氮化物半导体的方法 及III族氮化物半导体器件
本专利申请基于2000年12月21日提交的PCT申请PCT/JP00/09121，该PCT申请基于1999年12月24日提交的日本专利申请H11-367613，并引入本文作为参考。
发明背景
发明领域
本发明涉及一种制备III族氮化物半导体的方法。更具体地，本发明涉及采用外延横向附生(ELO，epitaxial lateral overgrowth)制备III族氮化物半导体的方法。III族氮化物半导体一般用AlxGayIn1-x-yN(其中0≤x≤1，0≤y≤1，且0≤x+y≤1)来表示，其实例包括二元半导体，如AlN，GaN和InN；三元半导体，如AlxGa1-xN，AlxIn1-xN和GaxIn1-xN(其中0＜x＜1)；及四元半导体，如AlxGayIn1-x-yN(其中0＜x＜1，0＜y＜1，且0＜x+y＜1)。在本说明书中，除非另有说明，否则“III族氮化物半导体”包括用杂质掺杂的p-型或n-型导电性的III族氮化物半导体。
现有技术描述
III族氮化物半导体是直接跃迁的半导体，当用于发光器件等设备时具有宽范围的从紫外到红光的发射光谱，并且已经用于发光器件，如发光二极管(LEDs)和激光二极管(LDs)。另外，由于其能带隙宽，较之于使用其它类型半导体的器件，预期使用前述半导体的器件在高温时具有可靠的操作特性，因此，正在积极地研究有关其在晶体管如FETs方面的应用。此外，由于III族氮化物半导体不含作为主要元素的砷(As)，所以从环境方面来看，更渴望将III族氮化物半导体应用于各种半导体器件。一般地，这些III族氮化物半导体形成于蓝宝石基材上。
发明概述
但是，当III族氮化物半导体在蓝宝石基材上生成时，由于蓝宝石与半导体之间的晶格常数的差异，产生了失配(misfit)诱导的位错，导致低劣的器件特性。失配诱导的位错是贯穿位错，其沿纵向(即垂直于基材表面的方向)穿透半导体层，且III族氮化物半导体伴有数量约109cm-2的位错扩展于其中的问题。前述的位错扩展通过由不同组分的III族氮化物半导体形成的层，直到该位错到达最上层。当将这种半导体引入到例如发光器件中时，该器件在LD阈值电流、LED或LD寿命等方面的器件特性不令人满意。另一方面，当III族氮化物半导体引入到任何其它类型的半导体器件中时，由于电子因III族氮化物半导体中的缺陷而散射，所以该半导体器件具有较低的迁移性。即使使用另一类型的基材，这些问题也不能得以解决。
下面将参照图11的草图描述前述的位错。图11示出了基材91，形成于基材上的缓冲层92，及进一步形成于缓冲层上的III族氮化物半导体层93。通常，基材91是由蓝宝石或类似的物质形成的，缓冲层92是由氮化铝(AlN)或类似的物质形成的。提供由氮化铝(AlN)形成的缓冲层92，以便缓和蓝宝石基材91与III族氮化物半导体层93之间的失配。但是，位错的产生没有降低至零。贯穿位错(threading dislocation)901从位错的开始点900向上(沿垂直于基材表面的方向)扩展，穿透缓冲层92和III族氮化物半导体层93。当通过堆叠感兴趣的不同类型的III族氮化物半导体于III族氮化物半导体层93上来制备半导体器件时，贯穿位错进一步向上扩展，从III族氮化物半导体层93表面上的位错到达点902穿过该半导体器件。这样，根据常规技术不能防止III族氮化物半导体层形成期间位错扩展的问题。
本发明是以试图解决上述问题的方式完成的，且本发明的目的是制备III族氮化物半导体，同时抑制贯穿位错的产生。
为了实现上述目的，本发明的第一方面提供一种通过外延生长(epitaxialgrowth)制备III族氮化物半导体的方法，该方法包括使用掩模，蚀刻包括至少一层III族氮化物半导体的底层，该底层的最上层是由第一III族氮化物半导体形成的，进而形成点状、条状或栅格状等岛状结构，以及纵向和横向地外延生长第二III族氮化物半导体，但不在掩模上外延生长，该掩模保留在所述沟槽底层中最上层的顶面上，并以沟槽的侧壁为外延生长的晶核，通过蚀刻所述第一III族氮化物半导体，形成柱子和沟槽，进而形成点状、条状或栅格状等岛状结构。在本说明书中，使用术语“底层”(underlyinglayer)，以便总体上包括III族氮化物半导体单层和多组分层，其包含至少一层III族氮化物半导体层。“未外延生长在掩模上的”第二III族氮化物半导体层是指该第二III族氮化物半导体层难于在掩模上生长。实际上，通过横向外延生长(ELO)覆盖掩模就足够了。措辞“岛状的结构”在概念上是指通过蚀刻形成的柱子的上部图案，而不必指彼此分离的区域。因此，柱子的上部可以在很宽的区域中连续地连接在一起，而这种结构可以通过将一体的晶片形成条状或栅格状的结构而得到。沟槽的侧壁/多个侧壁不仅是指垂直于基材面和III族氮化物半导体表面的平面，而且还指倾斜的平面。沟槽可以具有其底部不是平面的V-形横断面。除非另有规定，否则这些定义等同地应用于下面所附的权利要求书中。
本发明的第二方面提供一种制备III族氮化物半导体的方法，其中底层形成于基材上，且蚀刻一直进行到暴露基材为止。
本发明的第三方面提供一种制备III族氮化物半导体的方法，该III族氮化物半导体在本发明的第一方面已经提及，其中沟槽的深度和宽度如此确定，使得覆盖沟槽的自侧壁/多个侧壁的横向生长，比掩埋沟槽的自沟槽底部的纵向生长进行得更快。如本文中所使用的，在具有V-形横断面且其底部没有平面的沟槽中，沟槽的底部是指通过外延生长形成的底部。
本发明的第四方面提供一种制备III族氮化物半导体的方法，其中基本上全部的沟槽侧壁均为{11-20}平面。
本发明的第五方面提供一种制备III族氮化物半导体的方法，其中第一III族氮化物半导体和第二III族氮化物半导体具有相同的组分。如本文中所使用的，术语“相同的组分”的意义并不排除掺杂水平的差异(小于1mol％的差异)。
本发明的第六方面提供一种制备III族氮化物半导体的方法，其中底层包括多个单元的形成于基材上的缓冲层和外延生长于其上的III族氮化物半导体层。
本发明的第七方面提供一种制备III族氮化物半导体的方法，其中形成缓冲层的组分和温度不同于邻近缓冲层形成III族氮化物半导体层的组分和温度。
本发明的第八方面提供一种制备III族氮化物半导体的方法，其中第一III族氮化物半导体层中的部分组分被替代或用原子半径大于该第一III族氮化物半导体层的主要元素的元素掺杂。这里，主要元素是氮(N)和III族元素。原子半径较大的元素为例如磷(P)，砷(As)和铋(Bi)，而III族元素为铝(Al)，镓(Ga)，铟(In)和铊(Tl)，按原子半径由小到大排列。
本发明的第九方面提供一种制备本发明第一至第八方面中任一方面提及的III族氮化物半导体的方法，该方法进一步包括形成第二掩模，以便在外延生长第二III族氮化物半导体层之前覆盖沟槽的底面。
本发明的第十方面提供一种III族氮化物半导体器件，包括单个或多个起半导体器件功能的III族氮化物半导体层，其在部分的III族氮化物半导体层上横向外延生长，并且是通过制备本发明第一至第九方面中任一方面提及的III族氮化物半导体的方法制备的。
本发明的第十一方面提供一种制备第一至第九方面中任一方面所提及的III族氮化物半导体的方法，该方法进一步包括基本上除去整个部分，只留下通过横向外延生长在其上形成的上层部分，从而得到III族氮化物半导体层。
下面将参照图1，描述制备本发明的III族氮化物半导体的方法的简要实例。尽管图1图示了伴有基材1和缓冲层2的层，以便容易描述和理解相关的从属权利要求，但是基材1和缓冲层2不是本发明的基本要素，因为本发明的目的是制备III族氮化物半导体层，包括其中从具有纵向位错的III族氮化物半导体中减小纵向贯穿位错的区域。下面将参照实施方案描述本发明的操作和实施的要点，其中具有纵向(垂直于基材表面的方向)贯穿位错的III族氮化物半导体层31通过缓冲层2提供于基材1上。
如图1A所示，通过掩模4蚀刻构成底层的第一III族氮化物半导体层31，形成点状、条状或栅格状等岛状结构，从而得到沟槽/柱子。这样，不在掩模4上外延生长的第二III族氮化物半导体层32，可以在不除去形成于柱子顶面的掩模4的情况下纵向和横向地外延生长，以沟槽的侧壁/多个侧壁为外延生长的晶核，由此掩埋了沟槽并使该层向上生长。这种情况下，可以防止包含在III族氮化物半导体层31中的贯穿位错在通过横向外延生长形成的第二III族氮化物半导体层32的上部扩展，并以如此掩埋的沟槽提供其中贯穿位错减小了的区域(第一方面)。第二III族氮化物半导体层32，其纵向和横向地外延生长，如图1B所示，包括以沟槽侧壁为外延生长晶核而生长的部分，及以沟槽底层(底部)为外延生长晶核而生长的部分。纵向的外延生长速度基本上与横向的相同。因此，本发明的外延生长应如此进行，以便存在以沟槽侧壁为外延生长晶核的部分。由于外延生长，在III族氮化物半导体层31和第二III族氮化物半导体层32之间几乎不存在不连续的界面，这导致可以获得稳定的结构。进行第二III族氮化物半导体层32的纵向和横向外延生长，直到掩模4因此而被覆盖为止(图1D和1E)。由于形成于掩模4上第二III族氮化物半导体层32不自掩模4的上表面外延生长，所以不可能产生新的位错。
在底层的蚀刻中，当暴露基材或进一步蚀刻部分基材时，确保实现横向的外延生长。这是因为第二III族氮化物半导体层难于在作为晶核的基材表面生长。结果，可以理想地除去保留在底层中的贯穿位错，并确保提高横向外延生长的第二III族氮化物半导体层的结晶度(第二方面)。
当掩埋沟槽的第二III族氮化物半导体32自沟槽侧壁横向外延生长并与起始于相对的沟槽侧壁的横向外延生长层接合的速度，较自沟槽底层(底部)至沟槽上层的纵向外延生长速度快时，可以显著地抑制第一III族氮化物半导体层31中的贯穿位错扩展到如此掩埋的III族氮化物半导体层32中，从而提供具有极高质量的结晶区(第三方面)。这种情况下，如图1C所示，自作为晶核的沟槽底部生长的部分不暴露于表面，并以空腔保留。在该空腔上面，自作为晶核的沟槽的两个侧壁生长的III族氮化物半导体层32的生长前端接合。在空腔处，来自第一III族氮化物半导体的贯穿位错的扩展可以得到抑制。此外，器件的结构可以稳定化。
前述横向外延生长可以容易实现，当由III族氮化物半导体层31构成的侧壁为{11-20}平面时(第四方面)。在横向外延生长过程中，至少生长前端的顶部可以保持{11-20}平面。当第一III族氮化物半导体和第二III族氮化物半导体具有相同组分时，可以容易实现迅速的横向外延生长(第五方面)。
通过上述方法，可以阻止自III族氮化物半导体层31扩展的贯穿位错，从而提供稳定的结构，而III族氮化物半导体层32由于不连续的界面，故可以在不增加电阻的情况下形成。尽管图1图示了垂直于基材平面的沟槽侧壁，但是本发明并不限于此，而且该侧壁可以是倾斜的平面。沟槽可以具有V-形的横断面，没有沟槽底部的平面。这些特征同样适用于下面的描述。
底层包括任意单元的形成于基材上的缓冲层及形成于缓冲层上的III族氮化物半导体层，每个缓冲层的作用是降低贯穿位错(第六方面)。这里，形成缓冲层的组分和温度不同于邻近该缓冲层形成III族氮化物半导体层的组分和温度(第七方面)。这示于图6A中。
由于III族氮化物半导体具有因氮原子缺陷引起的结晶膨胀张力，原子半径大于主元素的掺杂元素产生压缩应变，从而提高了结晶度(第八方面)。例如，通过掺杂原子半径大于铝(Al)和镓(Ga)的铟(In)或者原子半径大于氮(N)的砷(As)至III族氮化物半导体中，该III族氮化物半导体表示成AlxGa1-xN(0≤x≤1)，且不含铟(In)和砷(As)，由氮原子缺陷引起的结晶膨胀张力可以通过压缩应变(compression strain)得到补偿，从而提高III族氮化物半导体层31的结晶度。这种情况下，由于受体杂质容易占据III族原子的位置，随着晶体的生长，可以得到p-型晶体。结合本发明的特征，通过如此改进的结晶度，贯穿位错可以进一步减小至约1/100～1/1000。如果底层包括两层或多层重复的缓冲层及III族氮化物半导体层，则进一步优选该III族氮化物半导体层用原子半径比主元素大的元素掺杂。
当第二掩模覆盖了沟槽底面时，可以完全阻止自基材表面的纵向生长(第九方面)。这示于图6C和6D中。
通过在部分III族氮化物半导体层上形成半导体器件，如发光器件或FET(该III族氮化物半导体层是通过上述步骤经由横向外延生长而形成的)，可以获得提高了的寿命和迁移性以及提高了的LD阈值(第十方面)。
通过使形成于部分III族氮化物半导体层上的上层与其它层分离，该III族氮化物半导体层是通过上述步骤经由横向外延生长而形成的，可以制备高结晶度的III族氮化物半导体，其中晶体缺陷如位错显著地得到抑制(第十一方面)。在这点上，为了制备方便，措辞“除去基本上整个部分”并不排除这样的情况，其中存在一定程度的包含贯穿位错的部分。
附图简述
图1是一组断面图，示出了本发明第一实施方案的制备III族氮化物半导体的步骤；
图2是一组断面图，示出了本发明第二实施方案的制备III族氮化物半导体发光器件的步骤；
图3是一组断面图，示出了本发明第三实施方案的制备III族氮化物半导体发光器件的步骤；
图4是一组断面图，示出了本发明第四实施方案的制备III族氮化物半导体发光器件的步骤；
图5是一断面图，示出了根据本发明第五实施方案的III族氮化物半导体发光器件的结构；
图6是一组断面图，示出了本发明第六至第九实施方案的制备III族氮化物半导体的步骤；
图7是一断面图，示出了根据本发明第六至第九实施方案的III族氮化物半导体发光器件的结构；
图8是一断面图，示出了本发明第十实施方案的制备III族氮化物半导体的步骤；
图9是一断面图，示出了根据本发明第十实施方案的III族氮化物半导体发光器件的结构；
图10是一断面图，示出了蚀刻第一III族氮化物半导体的另一实例；及
图11是一断面图，示出了在所制备的III族氮化物半导体中扩展的贯穿位错。
实施本发明的最佳方式
图1概略地示出了实施本发明的制备III族氮化物半导体的方法的方式。形成基材1，缓冲层2，第一III族氮化物半导体层31及掩模4，然后蚀刻其上未形成掩模4的部分，以形成沟槽(图1A)。蚀刻的结果形成了柱子和沟槽；未蚀刻的表面形成柱子的顶部；并且形成了沟槽的侧壁和底部(底面)。例如，侧壁为{11-20}平面。下一步，在横向外延生长的条件下，外延生长第二III族氮化物半导体32，同时以沟槽的侧壁为外延生长的晶核。这里使用第二III族氮化物半导体层未外延生长于其上的掩模4。金属有机生长法使横向外延生长容易，同时生长前端保持为{11-20}平面。自沟槽侧壁横向生长的第二III族氮化物半导体32的各部分，没有来自第一III族氮化物半导体层的贯穿位错的扩展(图1B)。蚀刻的形式及横向外延生长的条件如此确定，使得自相反沟槽侧壁延伸出来的横向生长的前端，在已蚀刻的部分被来自沟槽底部的纵向生长掩埋之前，在沟槽底部的上方接合，由此抑制在沟槽底部上方形成的第二III族氮化物半导体32区域中的贯穿位错(图1C)。然后进行纵向和横向的外延生长，由此得到同样覆盖掩模4的第二III族氮化物半导体层32。
上述的实施本发明的方式，允许下面将要描述的选择和修改。
当要形成包括基材和III族氮化物半导体的叠层制品时，该基材可以是蓝宝石、硅(Si)、碳化硅(SiC)、尖晶石(MgAl2O4)、ZnO、MgO等无机结晶基材，而且可以使用III～V族的化合物半导体，如磷化镓或砷化镓半导体，或者III族氮化物半导体，如氮化镓(GaN)半导体。
优选的形成III族氮化物半导体层的方法是金属有机化合物蒸气沉积法(MOCVD)或金属有机蒸气外延生长法(MOVPE)。但是，也可以使用分子束外延生长法(MBE)、卤化物气相外延生长法(卤化物VPE)、液相外延生长法(LPE)等。此外，各层可通过不同的生长法形成。
当要在例如蓝宝石基材上形成III族氮化物半导体层，以便提高该层的结晶度时，优选形成缓冲层，以便改正与蓝宝石基材的晶格失配(mismatch)。当要使用另一种材料的基材时，同样优选采用缓冲层。缓冲层优选为低温下形成的III族氮化物半导体AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)，更优选为AlxGa1-xN(0≤x≤1)。该缓冲层可以是单层的或包含不同组分层的多组分层。缓冲层可以在380～420℃的低温或1000～1180℃的温度下通过MOCVD形成。作为选择，AlN缓冲层可以通过反应性溅射法利用直流磁控溅射装置及作为材料的高纯铝和氮气来形成。类似地可以形成AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)所示的缓冲层。此外，还可以采用蒸气沉积、离子镀、激光剥蚀或ECR。当要通过物理气相沉积形成缓冲层时，优选物理气相沉积在200～600℃，更优选300～500℃，最优选400～500℃的温度下进行。当采用物理气相沉积如溅射时，优选缓冲层的厚度为100～3000埃，更优选100～400埃，最优选100～300埃。多组分层可以包括例如交替的AlxGa1-xN(0≤x≤1)层和GaN层。作为选择，多组分层可以包括交替出现的相同组分的层，其在不高于600℃的温度和不低于1000℃的温度下形成。当然，这些排列可以相互组合。此外，多组分层可以包括三种或多种不同类型的III族氮化物半导体AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。一般地，缓冲层是无定形的而中间层是单晶。可以形成重复单元的缓冲层及中间层，而且对重复的数目没有特别的限制。重复数目越大，结晶度提高得越高。
即使缓冲层的组分和形成于缓冲层上的III族氮化物半导体的组分是这样的，即部分III族元素被硼(B)或铊(Tl)替代，或者部分氮原子(N)被磷(P)、砷(As)、锑(Sb)或铋(Bi)替代，本发明基本上仍是可以应用的。此外，缓冲层和III族氮化物半导体可用这些元素中的任何一种掺杂至在其组分中不出现的程度。例如，由AlxGa1-xN(0≤x≤1)表示的不合铟(In)和砷(As)的III族氮化物半导体可以用原子半径大于铝(Al)和镓(Ga)的铟(In)来掺杂，或者用原子半径大于氮(N)的(As)来掺杂，从而借助于压缩应变补偿因氮原子的减少而引起的结晶膨胀张力，进而提高结晶度。这种情况下，由于受体杂质容易占据III族原子的位置，所以随着晶体的生长可以得到p-型晶体。结合本发明的特征，通过如此改进的结晶度，贯穿位错可以进一步减小至约1/100～1/1000。如果底层包括两层或多层重复的缓冲层及III族氮化物半导体层，则进一步优选该III族氮化物半导体层用原子半径比主组分元素大的元素掺杂。如果发光器件中的发射层或活性层为目标产物，则优选使用二元或三元的III族氮化物半导体。
当要形成n-型的III族氮化物半导体层时，可以加入IV族或VI族元素如Si、Ge、Se、Te或C作为n-型杂质。II族或IV族元素如Zn、Mg、Be、Ca、Sr或Ba可以作为p-型杂质加入。同一层可以掺杂多种n-型或p-型杂质，或者n-型和p-型两种杂质都掺杂。
优选横向外延生长的前端垂直于基材。但是，当端面相对于基材保持倾斜时也可以进行横向外延生长。这种情况下，沟槽可以具有V-型横断面，其底部没有平面。
优选横向外延生长如此进行，致使横向外延生长前端的上部垂直于基材表面。更优选生长前端为III族氮化物半导体的{11-20}平面。
要蚀刻的沟槽的深度和宽度可以这样确定，以使横向外延生长充满沟槽。当暴露基材表面时，则利用自基材表面的纵向生长至少在生长初期是很慢的现象。
当作为构成底层之一层的缓冲层是由AlN、AlxGa1-xN或AlxGayIn1-x-yN(x≠0)形成的且作为最上层的第一III族氮化物半导体为GaN半导体时，由AlN、AlxGa1-xN或AlxGayIn1-x-yN(x≠0)形成的不同层可以有利地用作等离子体蚀刻期间的终止层，所述等离子体蚀刻包括例如Cl2或BCl3等形式的氯。这些层也可以在各自的蚀刻条件下蚀刻。
如果可以预知要形成于基材上的III族氮化物半导体层的晶体取向，则优选条纹垂直于该III族氮化物半导体层的a-平面({11-20}平面)或m-平面({1-100}平面)的形状的掩模或蚀刻。前述条纹或掩模图案可以是岛状的或栅格状的，也可以呈其它形状。横向外延生长的前端可以垂直于或倾斜于基材表面。为了使III族氮化物半导体层的a-平面即{11-20}平面成为横向外延生长的前端，条纹的横向必须例如垂直于III族氮化物半导体层的m-平面即{1-100}平面。举例来说，当基材表面为蓝宝石的a-平面或c-平面时，蓝宝石的m-平面通常与形成于基材上的III族氮化物半导体层的a-平面匹配。这样，蚀刻就可以根据这些平面的排列来进行。对于点状、栅格状或岛状的蚀刻，限定轮廓(侧壁)的平面优选为{11-20}平面。
蚀刻的掩模可以包括多晶半导体，如多晶硅或多晶氮化物半导体；氧化物或氮化物，如氧化硅(SiOx)，氮化硅(SiNx)，氧化钛(TiOx)或氧化锆(ZrOx)；或高熔点的金属，如钛(Ti)或钨(W)；或者呈其多层薄膜的形式。蚀刻的掩模可以通过气相生长法，如气相沉积、溅射或CVD或其它方法形成。
优选使用反应性离子束蚀刻法(RIE)进行蚀刻，但也可以采用任何其它蚀刻方法。当要形成侧壁倾斜于基材表面的沟槽时，采用各向异性蚀刻法。借助于各向异性蚀刻，可以形成具有V-型横断面的且其底部没有平面的沟槽。
在上述的III族氮化物半导体上可以形成半导体器件如FET或发光器件，所述III族氮化物半导体具有贯穿位错受到抑制的区域，在整个区域或大部分区域中贯穿位错受到抑制。对于发光器件，发光层呈现为多量子阱(MQW)结构，单量子阱(SQW)结构，同型结构(homo-structure)，单异型结构(single-hetero-structure)或双异型结构(double-hetero-structure)，或者可以通过例如pin结或pn结形成。
通过去除基材1、缓冲层2及贯穿位错未受到抑制的III族氮化物半导体部分，可以使上述具有贯穿位错受到抑制区域的III族氮化物半导体形成III族氮化物半导体基材。如此形成的基材III族氮化物半导体器件形成于其上，也可以用作形成较大III族氮化物半导体晶体的基材。这种去除可以通过机械化学抛光或其它任何适宜的方法来进行。
下面将参照具体的实施例对本发明进行描述。一边描述这些实施例一边阐述制备发光器件的方法。但是，本发明并不受限于下面将要描述的实施例。本发明公开了制备适于制造任何其它设备的III族氮化物半导体的方法。
本发明的III族氮化物半导体是通过金属有机气相外延生长法(下文中称为“MOVPE”)制备的。常用的气体包括氨气(NH3)，载气(H2或N2)，三甲基镓(Ga(CH3)3，下文中称为“TMG”)，三甲基铝(Al(CH3)3，下文中称为“TMA”)，三甲基铟(In(CH3)3，下文中称为“TMI”)，及环戊二烯基镁(Mg(C5H5)2，下文中称为“Cp2Mg”)。
[第一实施方案]
制备单晶蓝宝石基材1，使其通过有机清洁法和热处理而净化的a-平面作为主表面。将温度降低至400℃，提供H2(10L/分钟)、NH3(5L/分钟)及TMA(20μmol/分钟)约3分钟，由此在蓝宝石基材1上形成厚度为40nm的AlN缓冲层2。下一步，在将蓝宝石基材1的温度保持为1000℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)，由此形成厚度约3μm的GaN层31。
通过溅射钨(W)形成掩模4。通过反应性离子束蚀刻法(RIE)，以1μm的间隔，选择性地干法蚀刻宽度为1μm且深度为0.5μm的条纹状沟槽。结果，交替形成宽度1μm、高度2μm且为掩模4所覆盖的GaN层31的柱子，及宽度为1μm的底层(底部)(图1A)。此时，使得GaN层31的{11-20}平面作为深度2μm的沟槽的侧壁。
下一步，在将蓝宝石基材1的温度保持为1150℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(5μmol/分钟)，由此通过所进行的横向外延生长形成GaN层32，同时用深度为2μm的沟槽的侧壁，即GaN层31的{11-20}平面作为晶核。此时，外延生长自沟槽的底面开始(图1B)。进行横向外延生长，同时主要以{11-20}平面为生长前端，由此填充沟槽并建立平的顶面(图1C)。随后，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)以生长GaN层32，致使GaN层31和GaN层32的总厚度变成4μm。与柱子的GaN层部分相比，在沟槽底部之上形成的延伸2μm深通过GaN层31的GaN层32部分显示出显著的贯穿位错抑制。
[第二实施方案]
图2是本发明第二实施方案的激光二极管(LD)100的断面图。在以类似于第一实施方案的方法形成的晶片上，以下列方式形成激光二极管(LD)。值得注意的是，在GaN层32的形成中引入了硅烷(SiH4)，以便形成硅(Si)掺杂的n-型GaN层，作为GaN层33。为了简化图示，图中仅示出了包括掩模4的GaN层103，以含盖性地代表GaN层31和GaN层32。
在包括蓝宝石基材101的晶片上，形成AlN缓冲层102，由GaN层和n-型GaN层组成的两层的GaN层103，硅(Si)掺杂的Al0.08Ga0.92N n-包覆层104，硅(Si)掺杂的GaNn-引导层105，MQW结构的发光层106，镁(Mg)掺杂的GaNp-引导层107，镁(Mg)掺杂的Al0.08Ga0.92Np-包覆层108，及镁(Mg)掺杂的GaNp-接触层109。下一步，在p-接触层109上形成金(Au)电极110A。局部地进行蚀刻，直到由GaN层和n-型GaN层组成的两层的GaN层103暴露出来(图2)。在暴露的GaN层103上，形成铝(Al)电极110B。如此形成的激光二极管(LD)具有提高了的寿命和发光效率。
[第三实施方案]
图3是本发明第三实施方案的发光二极管(LED)200的断面图。在以类似于第一实施方案的方法形成的晶片上，以下列方式形成发光二极管(LED)。值得注意的是，在GaN层32的形成中引入了硅烷(SiH4)，以便形成硅(Si)掺杂的n-型GaN层，作为GaN层32。为了简化图示，图中仅示出了包括掩模4的GaN层203，以含盖性地代表GaN层31和GaN层32。
在包括蓝宝石基材201的晶片上，形成AlN缓冲层202，由GaN层和n-型GaN层组成的两层的GaN层203，硅(Si)掺杂的Al0.08Ga0.92N n-包覆层204，发光层205，镁(Mg)掺杂的Al0.08Ga0.92N p-包覆层206，及镁(Mg)掺杂的GaN p-接触层207。下一步，在p-接触层207上形成金(Au)电极208A。局部地进行蚀刻，直到由GaN层和n-型GaN层组成的两层的GaN层203暴露出来。在暴露的GaN层203上，形成铝(Al)电极208B(图3)。如此形成的发光二极管(LED)200具有提高了的寿命和发光效率。
[第四实施方案]
图4是本发明第四实施方案的激光二极管(LD)300的断面图。本实施方案使用n-型硅(Si)基材。在n-型硅(Si)基材301上，于1150℃下，通过提供H2(10L/分钟)、NH3(10L/分钟)，TMG(100μmol/分钟)，TMA(10μmol/分钟)，及用H2稀释至0.86ppm的硅烷(SiH4)(0.2μmol/分钟)，形成厚度为3μm的硅(Si)掺杂的Al0.15Ga0.85N层3021。通过溅射钨(W)形成掩模4。下一步，通过反应性离子束蚀刻法(RIE)，以1μm的间隔，选择性地干法蚀刻宽度为1μm且深度为2μm的条纹状沟槽。结果，交替形成宽度1μm、高度2μm且为掩模4所覆盖的n-Al0.15Ga0.85N层3021的柱子，及宽度为1μm的沟槽。此时，使得n-Al0.15Ga0.85N层3021的{11-20}平面作为深度为2μm的沟槽的侧壁。
下一步，在将n-型硅(Si)基材301的温度保持为1150℃的同时，引入H2(20L/分钟)，NH3(10L/分钟)，TMG(5μmol/分钟)，TMA(0.5μmol/分钟)，及用H2稀释的硅烷(SiH4)(0.01μmol/分钟)，由此通过所进行的横向外延生长形成n-Al0.15Ga0.85N层3022，同时用深度为2μm的沟槽的侧壁，即n-Al0.15Ga0.85N层3021的{11-20}平面作为晶核。此时，外延生长自柱子顶面和沟槽的底面开始。进行横向外延生长，同时主要以{11-20}平面为生长前端，由此填充沟槽并建立平的顶面。随后，引入H2(10L/分钟)、NH3(10L/分钟)，TMG(100μmol/分钟)，TMA(10μmol/分钟)，及用H2稀释的硅烷(SiH4)(0.2μmol/分钟)，以生长n-Al0.15Ga0.85N层3022，致使n-Al0.15Ga0.85N层3021和n-Al0.15Ga0.85N层3022的总厚度变成3μm。在下文中，将n-Al0.15Ga0.85N层3021，n-Al0.15Ga0.85N层3022及掩模4包括在一起，用n-Al0.15Ga0.85N层302表示，总厚度4μm。
在形成于n-型硅基材301上的n-Al0.15Ga0.85N层302上，形成硅(Si)掺杂的GaN n-引导层303，MQW结构的发光层304，镁(Mg)掺杂的GaNp-引导层305，镁(Mg)掺杂的Al0.08Ga0.92Np-包覆层306，及镁(Mg)掺杂的GaN p-接触层307。下一步，在p-接触层307上形成金(Au)电极308A，而铝(Al)电极308B形成于硅基材301的背面(图4)。如此形成的激光二极管(LD)具有提高了的寿命和发光效率。
[第五实施方案]
图5是本发明第五实施方案的发光二极管(LED)400的断面图。本实施方案使用n-型硅(Si)基材。如使用包括n-型硅基材301及其上面的n-Al0.15Ga0.85N层302的晶片的第五实施方案一样，本实施方案制备的晶片包括n-型硅基材401及形成于其上的n-Al0.15G0.85N层402。在该晶片上形成发光层403和镁(Mg)掺杂的Al0.15Ga0.85N p-包覆层404。下一步，在p-包覆层404上形成金(Au)电极405A，而铝(Al)电极405B则形成于硅基材401的背面。如此形成的发光二极管(LED)具有提高了的寿命和发光效率。
[第六实施方案]
本实施方案使用包括多个层的底层，如图6所示。制备单晶蓝宝石基材1，使其通过有机清洁法和热处理而净化的a-平面作为主表面。将温度降低至400℃，提供H2(10L/分钟)、NH3(5L/分钟)及TMA(20μmol/分钟)约3分钟，由此在蓝宝石基材1上形成厚度约40nm的第一AlN层(第一缓冲层)21。下一步，在将蓝宝石基材1的温度保持为1000℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)，由此形成厚度约0.3μm的GaN层(中间层)22。下一步，将温度降低至400℃，并提供H2(10L/分钟)、NH3(5L/分钟)及TMA(20μmol/分钟)约3分钟，以形成厚度约40nm的第二AlN层(第二缓冲层)23。下一步，在将蓝宝石基材1的温度保持为1000℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)，由此形成厚度约2μm的GaN层31。这样就形成了底层20，其包括厚度约40nm的第一AlN层(第一缓冲层)21，厚度约0.3μm的GaN层(中间层)22，厚度约40nm的第二AlN层(第二缓冲层)23，及厚度约2μm的GaN层31。
一般地，缓冲层为无定形的而中间层为单晶。可以重复形成缓冲层和中间层，对重复的次数没有特别的限制。重复的次数越大，结晶度提高得越大。
下一步，通过形成包含钨(W)的层，并利用条纹图案的湿法蚀刻对其饰以图案，即可形成掩模4。下一步，利用钨(W)掩模4，通过反应性离子束蚀刻法(RIE)暴露基材1，以1μm的间隔，选择性地干法蚀刻宽度均为1μm的GaN31的底层的条纹状沟槽。结果，交替形成宽度1μm、高度2.3μm的底层20的柱子，及宽度为1μm的沟槽(图6A)。此时，使得GaN层31的{11-20}平面作为深度2μm的沟槽的侧壁。
下一步，在将蓝宝石基材1的温度保持为1150℃的同时，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(5μmol/分钟)，由此通过所进行的横向外延生长形成GaN层32，同时用深度为2μm的沟槽的侧壁，即GaN层31的{11-20}平面作为晶核。此时，外延生长局部地自基材1的顶面和底层20的侧面开始。进行横向外延生长，同时主要以{11-20}平面为生长前端，由此填充沟槽并建立平的顶面。随后，引入H2(20L/分钟)、NH3(10L/分钟)及TMG(300μmol/分钟)以生长GaN层32，致使GaN层31和GaN层32的总厚度变成3μm。与柱子的GaN层部分相比，在沟槽底部之上形成的延伸2μm深通过GaN层31的GaN层32部分显示出显著的贯穿位错抑制。
在以上述方式形成的晶片上，按下述方式形成图7所示的激光二极管(LD)500。值得注意的是，在GaN层32的形成中引入了硅烷(SiH4)，以便形成硅(Si)掺杂的n-型GaN层，作为GaN层32。为了简化图示，图中仅示出了GaN层503，以含盖性地代表形成于掩模4上侧的n-型GaN层32。底层502含盖性地代表蚀刻成条纹图案的底层20，掩模4，及填充沟槽的n-型GaN层32。
在包括蓝宝石基材501的晶片上，形成蚀刻成条纹状的底层502，及GaN层503，硅(Si)掺杂的Al0.08Ga0.92N n-包覆层504，硅(Si)掺杂的GaN n-引导层505，MQW结构的发光层506，镁(Mg)掺杂的GaN p-引导层507，镁(Mg)掺杂的Al0.08Ga0.92N p-包覆层508，及镁(Mg)掺杂的GaN p-接触层509。下一步，在p-接触层509上形成金(Au)电极510A。局部地进行蚀刻，直到由GaN层和n-型GaN层组成的两层的GaN层503暴露出来。在暴露的GaN层503上，形成铝(Al)电极510B。如此形成的激光二极管(LD)具有提高了的寿命和发光效率。
[第七实施方案]
图6B说明本实施方案。如第六实施方案中那样，在单晶蓝宝石基材1上形成厚度约40nm的第一AlN层(第一缓冲层)21，厚度约0.3μm的GaN层(中间层)22，厚度约40nm的第二AlN层(第二缓冲层)23，及厚度约2μm的GaN层31。随后，形成钨(W)掩模4，并进行蚀刻，以便留下部分第二AlN层(第二缓冲层)23。然后，如第六实施方案中那样，通过横向外延生长法生长GaN32，由此得到晶片。利用该晶片形成激光二极管(LD)，其类似于第六实施方案中的激光二极管(LD)500，如图7所示。本发明的LD的特征基本上与第六实施方案的LD相同。
[第八实施方案]
图6C说明本实施方案。如第六实施方案中那样，在单晶蓝宝石基材1上形成厚度约40nm的第一AlN层(第一缓冲层)21，厚度约0.3μm的GaN层(中间层)22，厚度约40nm的第二AlN层(第二缓冲层)23，及厚度约2μm的GaN层31。随后进行蚀刻，以便暴露基材1。下一步，在基材的暴露表面形成钨(W)掩模5。然后，如第六实施方案中那样，通过横向外延生长法生长GaN 32，由此得到晶片。利用该晶片形成激光二极管(LD)，其类似于第六实施方案中的激光二极管(LD)500，如图7所示。本发明的LD的特征基本上与第六实施方案的LD相同。
[第九实施方案]
图6D说明本实施方案。如第六实施方案中那样，在单晶蓝宝石基材1上形成厚度约40nm的第一AlN层(第一缓冲层)21，厚度约0.3μm的GaN层(中间层)22，厚度约40nm的第二AlN层(第二缓冲层)23，及厚度约2μm的GaN层31。随后形成钨(W)掩模4并进行蚀刻，以便留下第二AlN层(第二缓冲层)23。下一步，在第二AlN层(第二缓冲层)23的暴露表面上形成钨(W)掩模5。然后，如第六实施方案中那样，通过横向外延生长法生长GaN32，由此得到晶片。利用该晶片形成激光二极管(LD)，其类似于第六实施方案中的激光二极管(LD)500，如图7所示。本发明的LD的特征基本上与第六实施方案的LD相同。
[第十实施方案]
如图8A所示，在该实施方案中，使用铟(In)掺杂的氮化镓(GaN：In)层作为第一实施方案晶片中的第一III族氮化物半导体(图1)。铟的掺杂浓度约为1×1016/cm3。然后通过横向外延生长法生长硅(Si)掺杂的GaN，通过实施类似于第一实施方案的处理，得到晶片。进而形成图9所示的激光二极管(LD)600。本发明的LD的特征基本上与第六实施方案的LD相同。
作为选择，在所有实施方案中，铟(In)可以掺杂在底层中，以便提高底层的结晶度。底层结晶度的提高，使得通过横向生长法生长于其上的层的结晶度得以提高。
[蚀刻的修饰]
图10示出了其中岛状的柱子是通过三组{11-20}平面形成的实例。为了容易理解，图10A的示意图包括通过三组{11-20}平面形成的周围区域。实际上，每个晶片可以形成数千万个岛状的点。在图10A中，沟槽B的底部面积是岛状点的顶面面积的3倍。在图10B中，沟槽B的底部面积是岛状点的顶面面积的8倍。
显然，通过上述教导，可以对本发明作出多种修饰和变更。因此，应当理解，在所述权利要求书的范围内，本发明是可以实施的，并不限于本文中的具体描述。

Claims (11)

1.一种通过外延生长制备III族氮化物半导体的方法，包括使用掩模；
蚀刻包含至少一层III族氮化物半导体的底层，所述底层的最上层是由第一III族氮化物半导体形成的，由此形成点状、条状或栅格状等岛状结构；及
沿纵向和横向外延生长第二III族氮化物半导体，但不在掩模上外延生长，该掩模保留在所述沟槽底层中最上层的顶面上，并以沟槽的侧壁为外延生长的晶核，通过蚀刻所述第一III族氮化物半导体，形成柱子和所述的沟槽，进而形成点状、条状或栅格状等岛状结构。
2.权利要求1的制备III族氮化物半导体的方法，其中所述的底层形成于所述的基材上，所述的蚀刻一直进行到所述的基材暴露出来。
3.权利要求1和2中任一项的制备III族氮化物半导体的方法，其中所述沟槽的深度和宽度这样确定，使覆盖所述沟槽的自侧壁/多个侧壁的横向生长较掩埋所述沟槽的自沟槽底部的纵向生长进行得更快。
4.权利要求1至3中任一项的制备III族氮化物半导体的方法，其中该沟槽的基本上全部的侧壁均为{11-20}平面。
5.权利要求1至4中任一项的制备III族氮化物半导体的方法，其中所述第一III族氮化物半导体和所述第二III族氮化物半导体具有相同的组分。
6.权利要求2至5中任一项的制备III族氮化物半导体的方法，其中所述底层包括多个单元的形成于所述基材上的缓冲层和外延生长于该缓冲层上的所述的III族氮化物半导体层。
7.权利要求6的制备III族氮化物半导体的方法，其中形成该缓冲层的组分和温度不同于邻近该缓冲层形成的III族氮化物半导体层的组分和温度。
8.权利要求1的制备III族氮化物半导体的方法，其中所述第一III族氮化物半导体层的部分组分被替代或用原子半径大于该III族氮化物半导体层的主要元素的元素掺杂。
9.权利要求1至8中任一项的制备III族氮化物半导体的方法，进一步包括形成第二掩模，以便在所述第二III族氮化物层外延生长之前覆盖所述沟槽的底面。
10.一种III族氮化物半导体器件，包括：
单个或多个起半导体器件功能的III族氮化物半导体层，其通过横向外延生长形成于部分的III族氮化物半导体层上，并且是通过权利要求1至9中任一项的制备III族氮化物半导体的方法而制备的。
11.权利要求1至9中任一项的制备III族氮化物半导体的方法，进一步包括基本上除去整个部分，只留下通过横向外延生长在其上形成的上层从而得到III族氮化物半导体层。
CNB008177147A 1999-12-24 2000-12-21 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件 Expired - Fee Related CN1189920C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36761399A JP2001185493A (ja) 1999-12-24 1999-12-24 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP367613/1999 1999-12-24

Publications (2)

Publication Number Publication Date
CN1413358A true CN1413358A (zh) 2003-04-23
CN1189920C CN1189920C (zh) 2005-02-16

Family

ID=18489757

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008177147A Expired - Fee Related CN1189920C (zh) 1999-12-24 2000-12-21 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件

Country Status (8)

Country Link
US (1) US6830948B2 (zh)
EP (1) EP1263031A1 (zh)
JP (1) JP2001185493A (zh)
KR (1) KR100500863B1 (zh)
CN (1) CN1189920C (zh)
AU (1) AU776768B2 (zh)
CA (1) CA2398525A1 (zh)
WO (1) WO2001048799A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530726C (zh) * 2007-11-30 2009-08-19 华南师范大学 Ⅲ-ⅴ族金属氧化物半导体发光场效应晶体管及其制备方法
CN102484047A (zh) * 2009-08-21 2012-05-30 加利福尼亚大学董事会 在异质界面处具有错配位错的部分或完全驰豫合金上的基于半极性氮化物的装置
CN103548154A (zh) * 2011-03-03 2014-01-29 塞伦光子学有限公司 半导体器件及制造方法
CN101853808B (zh) * 2008-08-11 2014-01-29 台湾积体电路制造股份有限公司 形成电路结构的方法
CN103972345A (zh) * 2013-01-25 2014-08-06 新世纪光电股份有限公司 氮化物半导体结构及半导体发光元件
CN107170666A (zh) * 2017-05-25 2017-09-15 东南大学 一种非极性ⅲ族氮化物外延薄膜
US9780255B2 (en) 2012-11-19 2017-10-03 Genesis Photonics Inc. Nitride semiconductor structure and semiconductor light emitting device including the same
US10147845B2 (en) 2012-11-19 2018-12-04 Genesis Photonics Inc. Semiconductor structure
US10153394B2 (en) 2012-11-19 2018-12-11 Genesis Photonics Inc. Semiconductor structure
CN109360875A (zh) * 2018-12-04 2019-02-19 西安赛富乐斯半导体科技有限公司 半导体构件及其制造方法
CN113380603A (zh) * 2021-05-18 2021-09-10 厦门大学 高硼组分二维iii族多元氮化物混合晶体及其制备方法
CN113964252A (zh) * 2020-07-21 2022-01-21 苏州晶湛半导体有限公司 半导体结构及其制备方法
WO2022017108A1 (zh) * 2020-07-20 2022-01-27 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
DE10320160A1 (de) * 2003-02-14 2004-08-26 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper
TWI255052B (en) * 2003-02-14 2006-05-11 Osram Opto Semiconductors Gmbh Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
US20050006635A1 (en) * 2003-03-26 2005-01-13 Kyocera Corporation Semiconductor apparatus, method for growing nitride semiconductor and method for producing semiconductor apparatus
KR100525545B1 (ko) * 2003-06-25 2005-10-31 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7579263B2 (en) * 2003-09-09 2009-08-25 Stc.Unm Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
KR100580751B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP5128075B2 (ja) * 2006-01-30 2013-01-23 浜松ホトニクス株式会社 化合物半導体基板、その製造方法及び半導体デバイス
KR20070079528A (ko) * 2006-02-02 2007-08-07 서울옵토디바이스주식회사 질화물 반도체 발광 다이오드 및 이의 제조 방법
JP2010512301A (ja) * 2006-12-12 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 様々な基板上の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮのＭ面および半極性面の結晶成長
JP2008177525A (ja) * 2006-12-20 2008-07-31 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
TW200828624A (en) * 2006-12-27 2008-07-01 Epistar Corp Light-emitting diode and method for manufacturing the same
WO2008115135A1 (en) * 2007-03-16 2008-09-25 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing thereof
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009277882A (ja) * 2008-05-14 2009-11-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
GB0911134D0 (en) * 2009-06-26 2009-08-12 Univ Surrey Optoelectronic devices
WO2011022730A1 (en) 2009-08-21 2011-02-24 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
US8946788B2 (en) 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
TWI617045B (zh) * 2012-07-06 2018-03-01 晶元光電股份有限公司 具有奈米柱之發光元件及其製造方法
US9064699B2 (en) * 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
US9640422B2 (en) * 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
WO2015163908A1 (en) 2014-04-25 2015-10-29 The Texas State University-San Marcos Material selective regrowth structure and method

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143944B2 (zh) 1972-03-15 1976-11-25
JPS51137393A (en) 1975-05-22 1976-11-27 Mitsubishi Electric Corp Manufacturing method for semiconductor light emitting device
JPS5534646A (en) 1978-08-30 1980-03-11 Sumitomo Metal Ind Ltd Heating method for furnace body in blowing-in of shaft furnace
JPS57115849A (en) 1981-01-12 1982-07-19 Fujitsu Ltd Manufacture of substrate for semiconductor device
JPS5833882A (ja) 1981-08-21 1983-02-28 Mitsubishi Electric Corp 発光ダイオ−ドの製造方法
JPH01316459A (ja) 1988-06-15 1989-12-21 Murata Mfg Co Ltd インラインスパッタリング装置およびその方法
JP2768988B2 (ja) * 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
JPH06105797B2 (ja) 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
JP2623464B2 (ja) 1990-04-27 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH0484418A (ja) 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH04303920A (ja) 1991-03-29 1992-10-27 Nec Corp Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JPH05110206A (ja) 1991-10-16 1993-04-30 Kubota Corp 半導体発光素子の製造方法及びその製造装置
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH05283744A (ja) 1991-12-20 1993-10-29 Toshiba Corp 半導体素子
JP2751963B2 (ja) 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JPH07249830A (ja) * 1994-03-10 1995-09-26 Hitachi Ltd 半導体発光素子の製造方法
JPH07273367A (ja) 1994-04-01 1995-10-20 Mitsubishi Cable Ind Ltd 半導体基板の製造方法および発光素子の製造方法
JP3974667B2 (ja) 1994-08-22 2007-09-12 ローム株式会社 半導体発光素子の製法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP3326545B2 (ja) 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JPH08222812A (ja) 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08274411A (ja) 1995-03-31 1996-10-18 Hitachi Ltd 半導体レーザ素子
DE69633203T2 (de) 1995-09-18 2005-09-01 Hitachi, Ltd. Halbleiterlaservorrichtungen
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
US5798536A (en) * 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
FR2747064B1 (fr) 1996-04-03 1998-05-15 Air Liquide Procede et dispositif de reduction des emissions d'ozone produites lors d'une operation de soudage a l'arc sous gaz de protection
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
US6146457A (en) * 1997-07-03 2000-11-14 Cbl Technologies, Inc. Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
JP3189877B2 (ja) 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JPH1143398A (ja) 1997-07-22 1999-02-16 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11145519A (ja) 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
JP3491538B2 (ja) * 1997-10-09 2004-01-26 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11135832A (ja) 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3456413B2 (ja) 1997-11-26 2003-10-14 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP3620269B2 (ja) 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
JP3839580B2 (ja) 1998-03-09 2006-11-01 株式会社リコー 半導体基板の製造方法
JPH11274082A (ja) 1998-03-24 1999-10-08 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3436128B2 (ja) 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11330546A (ja) 1998-05-12 1999-11-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
JP4390090B2 (ja) * 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
JP3460581B2 (ja) 1998-05-28 2003-10-27 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
KR100580307B1 (ko) 1998-07-14 2006-05-16 후지쯔 가부시끼가이샤 반도체 레이저 및 반도체 장치
US6319742B1 (en) * 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3316479B2 (ja) 1998-07-29 2002-08-19 三洋電機株式会社 半導体素子、半導体発光素子および半導体素子の製造方法
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
JP2000044121A (ja) 1998-08-03 2000-02-15 Murata Mach Ltd 紡績機のスライバ案内クリール
JP3201475B2 (ja) 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000150959A (ja) 1998-11-18 2000-05-30 Hitachi Ltd 窒化ガリウム系化合物半導体発光素子
JP2000174393A (ja) 1998-12-04 2000-06-23 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法、およびｉｉｉ族窒化物半導体装置
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3659050B2 (ja) 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
DE60030279T2 (de) 1999-03-17 2007-08-30 Mitsubishi Cable Industries, Ltd. Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
JP4288743B2 (ja) 1999-03-24 2009-07-01 日亜化学工業株式会社 窒化物半導体の成長方法
JP4231189B2 (ja) 1999-04-14 2009-02-25 パナソニック株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP2001044121A (ja) 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
JP3786544B2 (ja) 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP3791246B2 (ja) 1999-06-15 2006-06-28 日亜化学工業株式会社 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP2000357820A (ja) * 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
JP4274504B2 (ja) 1999-09-20 2009-06-10 キヤノン株式会社 半導体薄膜構造体
JP2001111174A (ja) 1999-10-06 2001-04-20 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP2001122693A (ja) 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6355497B1 (en) * 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530726C (zh) * 2007-11-30 2009-08-19 华南师范大学 Ⅲ-ⅴ族金属氧化物半导体发光场效应晶体管及其制备方法
CN101853808B (zh) * 2008-08-11 2014-01-29 台湾积体电路制造股份有限公司 形成电路结构的方法
CN102484047A (zh) * 2009-08-21 2012-05-30 加利福尼亚大学董事会 在异质界面处具有错配位错的部分或完全驰豫合金上的基于半极性氮化物的装置
US9159553B2 (en) 2009-08-21 2015-10-13 The Regents Of The University Of California Semipolar or nonpolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
CN103548154A (zh) * 2011-03-03 2014-01-29 塞伦光子学有限公司 半导体器件及制造方法
US10153394B2 (en) 2012-11-19 2018-12-11 Genesis Photonics Inc. Semiconductor structure
US10147845B2 (en) 2012-11-19 2018-12-04 Genesis Photonics Inc. Semiconductor structure
US9780255B2 (en) 2012-11-19 2017-10-03 Genesis Photonics Inc. Nitride semiconductor structure and semiconductor light emitting device including the same
CN103972345B (zh) * 2013-01-25 2018-05-15 新世纪光电股份有限公司 氮化物半导体结构及半导体发光元件
CN103972345A (zh) * 2013-01-25 2014-08-06 新世纪光电股份有限公司 氮化物半导体结构及半导体发光元件
CN107170666A (zh) * 2017-05-25 2017-09-15 东南大学 一种非极性ⅲ族氮化物外延薄膜
CN109360875A (zh) * 2018-12-04 2019-02-19 西安赛富乐斯半导体科技有限公司 半导体构件及其制造方法
WO2022017108A1 (zh) * 2020-07-20 2022-01-27 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN113964252A (zh) * 2020-07-21 2022-01-21 苏州晶湛半导体有限公司 半导体结构及其制备方法
WO2022016648A1 (zh) * 2020-07-21 2022-01-27 苏州晶湛半导体有限公司 半导体结构及其制备方法
CN113380603A (zh) * 2021-05-18 2021-09-10 厦门大学 高硼组分二维iii族多元氮化物混合晶体及其制备方法

Also Published As

Publication number Publication date
CA2398525A1 (en) 2001-07-05
AU776768B2 (en) 2004-09-23
CN1189920C (zh) 2005-02-16
JP2001185493A (ja) 2001-07-06
US6830948B2 (en) 2004-12-14
AU2400601A (en) 2001-07-09
KR20020073484A (ko) 2002-09-26
US20030092230A1 (en) 2003-05-15
KR100500863B1 (ko) 2005-07-14
WO2001048799A1 (fr) 2001-07-05
EP1263031A1 (en) 2002-12-04

Similar Documents

Publication Publication Date Title
CN1189920C (zh) 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件
CN1298023C (zh) 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件
CN1274008C (zh) Ⅲ族氮化物系化合物半导体器件及其制造方法
US6635904B2 (en) Indium gallium nitride smoothing structures for III-nitride devices
US6489636B1 (en) Indium gallium nitride smoothing structures for III-nitride devices
CN1185719C (zh) 碳化硅衬底上具有导电缓冲中间层结构的ⅲ族氮化物光子器件
CN1208849C (zh) 制造半导体发光装置的方法及其制造的半导体发光装置
US11888083B2 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
EP1052684A1 (en) A method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
CN1698212A (zh) 使用氮化物半导体的发光器件和其制造方法
CN1633700A (zh) Ⅲ族氮化物系化合物半导体的制造方法及ⅲ族氮化物系化合物半导体元件
JP2005228936A (ja) 発光ダイオードおよびその製造方法
CN1586015A (zh) 紫外光发射元件
CN1487606A (zh) 氮化物系半导体发光元件
TW200929602A (en) Light-emitting device of III-nitride based semiconductor and manufacturing method thereof
JP2007314360A (ja) テンプレート基板
JP2007317752A (ja) テンプレート基板
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4583523B2 (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP2022547670A (ja) 歪み緩和構造を組み込んだｌｅｄ前駆体
JP7338045B2 (ja) 発光ダイオードおよび発光ダイオードの形成方法
CN1943048A (zh) 磷化硼基半导体发光器件
CN1797712A (zh) 固态半导体装置用的外延基板、固态半导体装置及其制法
JP2003068662A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
Florescu et al. IMPROVED SURFACE MORPHOLOGY AND OPTICAL PROPERTIES OF InGaN/GaN MULTIPLE QUANTUM WELLS GROWN BY MOCVD USING DIFFERENT GROWTH PARAMETERS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050216

Termination date: 20181221