CN1435896A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN1435896A
CN1435896A CN03102090A CN03102090A CN1435896A CN 1435896 A CN1435896 A CN 1435896A CN 03102090 A CN03102090 A CN 03102090A CN 03102090 A CN03102090 A CN 03102090A CN 1435896 A CN1435896 A CN 1435896A
Authority
CN
China
Prior art keywords
mentioned
layer
semiconductor substrate
semiconductor device
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03102090A
Other languages
English (en)
Other versions
CN1237620C (zh
Inventor
宫野清孝
大内和也
水岛一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1435896A publication Critical patent/CN1435896A/zh
Application granted granted Critical
Publication of CN1237620C publication Critical patent/CN1237620C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Abstract

本发明提供能在低温在扩散层上形成可充分地使用于升高的源漏技术的单晶层的半导体装置的制造方法。提供具备膜厚、膜质均匀的硅化物层的、将扩散层与电极的接触电阻维持得较低的、可进一步实现微细化的半导体装置。本发明的半导体装置的制造方法具备下述步骤：在半导体衬底10的表面12上形成栅绝缘膜20、在栅绝缘膜上形成栅电极60的步骤；在栅电极的两侧形成扩散层70、72的步骤；在扩散层上形成非晶质层100的步骤；通过半导体衬底的表面与非晶质层的边界向半导体衬底离子注入惰性物质的步骤；在低温对半导体衬底进行热处理、使非晶质层的一部分成为硅单晶层120的步骤；以及通过在单晶上溅射金属由单晶和金属来形成硅化物层130的步骤。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
具有MOS(金属氧化物半导体)晶体管的集成电路正在实现微细化，其工作正在实现高速化。为了防止伴随MOS晶体管的微细化而产生的穿通等的短沟道效应，将源和漏的扩散层形成得较浅。
另外，为了使MOS晶体管的工作实现高速化，频繁地使用通过在这些扩散层上以自对准的方式形成硅化物层以使扩散层与金属的接触电阻下降的自对准多晶硅化物(SALICIDE(自对准硅化物))技术。在自对准多晶硅化物技术中，使已被淀积的金属与作为衬底材料的硅反应来形成硅化物。因此，在被形成得较浅的源和漏的扩散层上直接淀积金属的情况下，有时以穿过这些扩散层之下的方式形成了硅化物。由此，在源和漏的扩散层与衬底之间产生漏泄。
因此，开发了升高(Elevated)的源漏技术。升高的源漏技术是在源和漏的扩散层上有选择地形成了的硅单晶层上淀积金属以形成硅化物层的技术。由于该硅单晶层的硅与金属反应而形成硅化物，故硅化物不会过度地侵蚀源或漏的扩散层，硅化物不会向源或漏的扩散层下穿透。
在升高的源漏技术中，在半导体衬底的表面中的源和漏的扩散层上有选择地使硅外延生长。为了在该外延生长中得到充分膜厚的硅单晶层，必须用气相外延生长(VPE)法在800℃或以上的高温进行热处理。
但是，这样的高温的热处理使源和漏的扩散层内的杂质产生了热扩散。如果在外延生长的工序中让这些扩散层过度地扩散，则已被微细化的MOS晶体管有时产生短沟道效应。于是，在形成了源和漏后，不优选对半导体衬底进行高温的热处理。
另一方面，还有在半导体衬底上淀积了非晶硅后，在约600℃下进行热处理而使硅实现单晶化的固相外延生长(SPE)法。利用该固相外延生长法也能在源和漏的扩散层上形成硅单晶层。这样，如果在约600℃这样的比较低的温度下进行热处理，则源和漏的扩散层的热扩散不成为问题。
但是，在固相外延生长法中，在半导体衬底的表面上残留硅氧化物时，产生在硅氧化物上被淀积的非晶硅不实现单晶化的情况。因此，在源和漏的扩散层上的非晶硅只是部分地实现单晶化，不能以可使用于升高的源漏技术的程度充分地实现单晶化。在这样的情况下，在有选择地对在半导体衬底的表面上被淀积的非晶硅进行刻蚀的工序中，处于源和漏的扩散层上的未被单晶化的硅也同时被刻蚀。因而，存在不能充分地得到升高的源漏技术的效果的问题。
特别是，由于包含硼等作为杂质的p型的半导体衬底容易被氧化，故在包含硼等的p型半导体衬底的表面上淀积的非晶硅难以充分地实现单晶化。
以下，在附图中说明现有的问题。
图20至图24是按工序的顺序示出现有的半导体装置的制造方法的半导体衬底的扩大剖面图。
参照图20，在半导体衬底10上形成有元件隔离部30。在半导体衬底10的表面上形成有栅绝缘膜40，在栅绝缘膜40上形成有栅电极60。在栅电极60的侧壁上形成有侧壁保护层85。此外，在半导体衬底10中作为源和漏层形成有扩散层70、72。
使扩散层70、72中的半导体衬底10的表面露出，以便使硅单晶层在该表面上进行外延生长。但是，由于半导体衬底10的表面与空气接触而被氧化。因此，在半导体衬底10的表面上形成了硅氧化物90。
参照图21，在半导体衬底10的表面上和栅电极60上淀积有非晶硅层100。
参照图22，对非晶硅层100进行热处理。但是，在半导体衬底10的表面与非晶硅层100之间存在硅氧化物90。由于硅氧化物90的缘故，非晶硅层100只能部分地与半导体衬底10的表面接触。非晶硅层100沿半导体衬底10表面的结晶进行外延生长。于是，即使对非晶硅层100进行热处理，没有与半导体衬底10的表面接触的非晶硅层100的部分也不能进行外延生长。因此，在半导体衬底10的表面中不能均匀地形成非晶硅层100由于热处理而变质了的硅单晶层120的膜厚及膜质。
参照图23，如果利用硅单晶层与非晶硅或多晶硅的选择比进行刻蚀，则非晶硅层100或由非晶硅层100产生的多晶硅被刻蚀，硅单晶层120会残留。
参照图24，其后，金属在半导体衬底10上淀积，并与硅发生反应，形成硅化物层130。在硅单晶层120的膜厚薄的部分中，被淀积的金属不仅与硅单晶层120的硅反应，而且与扩散层70、72的硅反应。于是，为了形成硅化物层130，扩散层70、72被过度地侵蚀。进一步，也有硅化物层130穿透扩散层70、72的情况。因而，不能充分地得到升高的源漏技术的效果。
发明内容
因此，本发明的目的在于，提供在比较低的温度下，可以在源和漏的扩散层上形成可充分地使用于升高的源漏技术中的硅单晶层的半导体装置的制造方法。
另外，本发明的目的在于，提供具备膜厚和膜质均匀的由升高的源漏技术得到的硅化物层，将源和漏的扩散层与源和漏极的接触电阻维持得较低，且与以往相比可实现微细化的半导体装置。
按照本发明的实施方案的半导体装置是具备半导体衬底；在该半导体衬底的表面上形成的栅绝缘膜；在该栅绝缘膜上形成的栅电极；在上述半导体衬底中形成的成为源层和漏层的扩散层；以及在上述扩散层的上方形成的硅化物层的半导体装置，其特征在于：在与该半导体装置的表面垂直的剖面中，氧的浓度为最大的氧浓度峰值处于上述半导体衬底的表面之下。
优选是，惰性物质的浓度为最大的惰性物质浓度峰值离上述半导体衬底的表面的深度与上述氧浓度峰值离上述半导体衬底的表面的深度大致相等。
进一步，优选是，上述氧浓度峰值离上述半导体衬底的表面的深度或上述惰性物质浓度峰值离上述半导体衬底的表面的深度中的某一方或双方比上述扩散层离上述半导体衬底的表面的深度浅。
优选是，上述半导体衬底的每单位表面积的上述半导体衬底内包含的惰性物质浓度是大于等于上述半导体衬底的每单位表面积的上述半导体衬底内包含的氧浓度。
优选是，本实施方案的半导体装置中，上述惰性物质是锗或其同族元素、砷或其同族元素、硼或其同族元素、或者氩或其同族元素。
本实施方案的半导体装置还可进一步具备覆盖上述栅电极侧面的侧面保护层或覆盖上述栅电极上表面的上表面保护层中的某一方或双方。
优选是，本实施方案的半导体装置中，进一步具备在上述扩散层上形成的外延单晶层，在该外延单晶层上形成有上述硅化物层。
本发明的实施方案的半导体装置的制造方法，具备下述步骤：在半导体衬底的表面上形成栅绝缘膜的步骤；在该栅绝缘膜上形成栅电极的步骤；在位于该栅电极两侧的上述半导体衬底中以自对准的方式形成扩散层的步骤；在上述扩散层中的上述半导体衬底的表面上形成非晶质层的非晶质层形成步骤；通过上述半导体衬底的表面与上述非晶质层的边界向上述半导体衬底离子注入惰性物质的注入步骤；通过用比较低的温度对上述半导体衬底进行热处理使上述非晶质层的一部分成为单晶层的热处理步骤；以及通过在上述单晶上溅射金属而由该单晶和该金属来形成硅化物层的步骤。
优选是，在上述热处理步骤中，只使上述非晶质层中的处于上述扩散层上的非晶质层成为单晶层，使除此以外的非晶质层维持非晶质层的原有状态或成为多晶层，在上述热处理步骤后，进一步具备有选择地除去上述非晶质层或上述多晶层的刻蚀步骤。
优选是，上述惰性物质是锗或其同族元素、砷或其同族元素、硼或其同族元素、或者氩或其同族元素。
优选是，在上述热处理步骤中，在600℃或以下的温度对上述半导体衬底进行热处理。
在上述非晶质层形成步骤以前，可进一步具备形成覆盖上述栅电极侧壁和该栅电极上表面的保护层的保护层形成步骤，此时，在上述刻蚀步骤中，在700℃或以上的温度对上述非晶质层或上述多晶层进行刻蚀。
本发明的半导体装置的制造方法，可在比较低的温度在源和漏的扩散层上形成可充分地使用于升高的源漏技术的硅单晶层。
另外，本发明的半导体装置具有利用升高的源漏技术得到的膜厚和膜质均匀的硅化物层，在将源和漏的扩散层与源和漏电极的接触电阻维持得较低的状态下，与以往相比，可实现进一步的微细化。
附图说明
图1是示出了按照本发明的第1实施方案的半导体装置的制造方法的半导体衬底的扩大剖面图。
图2是示出了接着图1的半导体装置的制造方法的半导体衬底的扩大剖面图。
图3是示出了接着图2的半导体装置的制造方法的半导体衬底的扩大剖面图。
图4是示出了接着图3的半导体装置的制造方法的半导体衬底的扩大剖面图。
图5是示出了接着图4的半导体装置的制造方法的半导体衬底的扩大剖面图。
图6是示出了接着图5的半导体装置的制造方法的半导体衬底的扩大剖面图。
图7是示出了接着图6的半导体装置的制造方法的半导体衬底的扩大剖面图。
图8是示出了接着图7的半导体装置的制造方法的半导体衬底的扩大剖面图。
图9是示出了接着图8的半导体装置的制造方法的半导体衬底的扩大剖面图。
图10是示出了接着图9的半导体装置的制造方法的半导体衬底的扩大剖面图。
图11是利用第1实施方案的半导体装置的制造方法制造的半导体装置200的剖面图。
图12是示出了按照本发明的第2实施方案的半导体装置的制造方法的半导体衬底的扩大剖面图。
图13是示出了按照本发明的第2实施方案的半导体装置的制造方法的半导体衬底的扩大剖面图。
图14是示出了接着图13的半导体装置的制造方法的半导体衬底的扩大剖面图。
图15是示出了接着图14的半导体装置的制造方法的半导体衬底的扩大剖面图。
图16是示出了接着图15的半导体装置的制造方法的半导体衬底的扩大剖面图。
图17是示出了接着图16的半导体装置的制造方法的半导体衬底的扩大剖面图。
图18是示出了接着图17的半导体装置的制造方法的半导体衬底的扩大剖面图。
图19是示出了接着图18的半导体装置的制造方法的半导体衬底的扩大剖面图。
图20是按工序的顺序示出了现有的半导体装置的制造方法的半导体衬底的扩大剖面图。
图21是按工序的顺序示出了现有的半导体装置的制造方法的半导体衬底的扩大剖面图。
图22是按工序的顺序示出了现有的半导体装置的制造方法的半导体衬底的扩大剖面图。
图23是按工序的顺序示出了现有的半导体装置的制造方法的半导体衬底的扩大剖面图。
图24是按工序的顺序示出了现有的半导体装置的制造方法的半导体衬底的扩大剖面图。符号说明
10：半导体衬底；12：表面；20：n型阱区；30：元件隔离部；40：栅绝缘膜；60：栅电极；70、72：扩散层；80：侧壁衬垫层；85：侧壁保护层；90：硅氧化物；100：非晶硅层；110：离子注入；120：硅单晶层；130：硅化物层；200：半导体装置。
具体实施方案
以下，参照附图，说明本发明的实施方案。另外，本实施方案不限定本发明。另外，附图中不按照比例尺来表示构成要素。
图1至图10是按工序的顺序示出了按照本发明的第1实施方案的半导体装置的制造方法的半导体衬底的扩大剖面图。在本实施方案中，形成有p型的MOS晶体管。
参照图1，在半导体衬底10中注入砷或磷等杂质，通过进行热处理，形成n型阱区20。在本实施方案中，n型阱区20离半导体衬底10的表面12的深度约为1微米。
其次，在规定的区域中埋入氧化物，形成元件隔离部30。在本实施方案中，通过STI(浅槽隔离)法来形成元件隔离部30。元件隔离部30离半导体衬底10的表面12的深度约为400纳米。
参照图2，其次，在半导体衬底10的表面12上形成衬底保护氧化膜48。衬底保护氧化膜48是为了保护衬底，使之免受之后的沟道离子注入58的冲击而设置的。在本实施方案中，衬底保护氧化膜48的厚度约为10纳米。进一步，进行调节MOS晶体管的阈值电压的沟道离子注入58。
参照图3，其次，除去衬底保护氧化膜48，之后，在半导体衬底10的表面12上形成栅绝缘膜40。栅绝缘膜40的厚度约为几个纳米。栅绝缘膜可以说硅氧化膜，但也可使用在硅氧化膜中包含有百分之几的氮的氧氮化物膜、TaO2、ZrOx、HfOx(x是正整数)等的高介电常数的电介质。
其次，例如使用CVD(化学汽相淀积)法等，在栅绝缘膜40上淀积多晶硅。之后，使用光刻技术，通过对被淀积的多晶硅进行构图，形成栅电极60。在本实施方案中，栅电极60的厚度约为150纳米。
参照图4，其次，为了形成扩散层70而进行离子注入75。通过栅绝缘膜40向半导体衬底10的表面12注入离子，在栅电极60的两侧以自对准的方式形成扩散层70。
扩散层70是作为源层或漏层使用的扩散层，也可作成LDD(轻掺杂漏)结构。按照本实施方案，扩散层70作为将源层或漏层作成二重结构的LDD结构用的延伸层来使用。通过将源层或漏层作成LDD结构，可抑制热电子的产生，防止短沟道效应。
在本实施方案中，在延伸层离子注入75中使用的杂质，例如是硼等。硼的注入量例如约为5×1014cm-2，注入能量例如约为10keV。因此，扩散层70具有p型的导电性。扩散层70离表面12的深度约为40纳米。
其次，淀积硅氧化膜，覆盖表面12和栅电极60，进一步，在其上淀积硅氮化膜。这些硅氧化膜和硅氮化膜都是例如利用LP-CVD法等被淀积的。硅氧化膜作为衬垫层，具有作为刻蚀硅氮化膜时阻止刻蚀的作用。
参照图5，刻蚀硅氮化膜和硅氧化膜，在栅电极60的侧壁上分别残留侧壁衬垫层80和侧壁保护层85。侧壁衬垫层80和侧壁保护层85的厚度例如分别约为5和50纳米。
侧壁衬垫层80和侧壁保护层85保护栅电极60的侧壁，而且也起到形成源和漏的扩散层72用的离子注入中的隔离层的作用。即，利用侧壁保护层85以自对准的方式形成源和漏的扩散层72。由此，扩散层70和扩散层72形成LDD结构。在本实施方案中，扩散层72的深度约为50纳米。
在除去了这些硅氧化膜和硅氮化膜后，在半导体衬底10的表面12上的扩散层70或扩散层72被露出。通过使半导体衬底10的表面12的结晶面露出，可在表面12上对硅单晶层进行外延生长。
另一方面，由于半导体衬底10的表面12的结晶面被暴露于空气中，故表面12的硅被氧化，生成了硅氧化物90。
参照图6，其次，在被露出的表面12上和栅电极60上淀积非晶硅层100。非晶硅层100是，例如利用LP-CVD法等并使用硅烷(SiH4)等在约600℃的气氛中形成的。在本实施方案中，非晶硅层100的厚度约为50纳米。
参照图7，其次，通过半导体衬底10与非晶硅层100之间的边界向半导体衬底10离子注入惰性物质。在该离子注入110中使用的惰性物质例如是锗、砷、硼或氩、或它们的同族元素。按照本实施方案，在离子注入110中使用的惰性物质是锗。离子注入110中的惰性物质的注入量例如，约为1×1015cm-2，注入能量例如约为7keV。
由离子注入110加速的锗离子，通过非晶硅层100，与硅氧化物90碰撞。因此，锗离子使硅氧化物90中包含的氧从半导体衬底10与非晶硅层100之间的边界反弹至半导体衬底10的表面12的下方。即，以离子方式被注入的锗将处于半导体衬底10与非晶硅层100的边界的界面氧撞到表面12的下方。
这里，锗的注入量由硅氧化物90的量或界面氧的量来决定。硅氧化物90的量或界面氧的量依赖于半导体衬底10的表面12暴露于空气中时的诸条件、例如表面12暴露于空气中的时间、气温、空气中的氧浓度等的条件。通常，在制造半导体装置的工序中，将这些条件维持为恒定。于是，以可以适合于半导体装置的制造工序内的诸条件的方式来设定锗的注入量。
在本实施方案中，处于半导体衬底10与非晶硅层100之间的边界的界面氧的量约为1×1015cm-2。因此，锗的注入量也与界面氧的量相同，约为1×1015cm-2。另外，为了可靠地将更多的界面氧撞到表面12的下方，锗的注入量优选与处于半导体衬底10与非晶硅层100之间的边界的界面氧的量相等、或比其多。
相反，为了防止对半导体衬底10造成过度的损伤，也可使锗的注入量比界面氧的量少。
关于锗的注入能量，需要锗能通过非晶硅层100的程度的能量。另一方面，由于锗和氧被注入到或被撞到比扩散层72的深度深的位置上的缘故，有在扩散层72与阱区20之间的接合部处产生漏泄的情况。因此，锗的注入能量最好是锗不通过扩散层72的程度的能量。
按照本实施方案，优选将锗或氧分别注入到或撞到比扩散层72的深度浅的位置上。但是，在没有作为源和漏层的扩散层72、只有作为延伸层的扩散层70的情况下，优选将锗或氧分别注入到或撞到比扩散层70的深度浅的位置上。此时，由于扩散层70比扩散层72浅，故将锗的注入能量设定得比本实施方案的注入能量低。
参照图8，对非晶硅层100进行热处理。利用该热处理，使扩散层70、72上的非晶硅层100进行外延生长，成为硅单晶层120。即，为了得到硅单晶层120而采用SPE法。在本实施方案中，热处理是在LP-CVD法用的装置内在氢气氛气中并在约600℃下进行的。
在热处理时已经将界面氧撞到半导体衬底10的表面下，故在半导体衬底10与非晶硅层100之间不存在硅氧化物90。因此，非晶硅层100的整体与处于源和漏的扩散层70、72的表面12的硅结晶接触。于是，非晶硅层100在扩散层70、72上能以充分的厚度且以均匀的质量进行外延生长而成为硅单晶层120。
另一方面，元件隔离部30、栅电极60和侧壁保护层85的表面分别利用硅氧化、多晶硅和硅氮化膜形成。于是，元件隔离部30、栅电极60和侧壁保护层85上的非晶硅层100不进行外延生长，或是维持非晶硅层的原有状态，或是成为多晶硅层。
参照图9，对硅单晶层120有选择地刻蚀非晶硅层和多晶硅层100’。在本实施方案中，该刻蚀是在与淀积了非晶硅层100的反应室为同一的室内使用由氢稀释为约10％的氯气并利用LP-CVD法来进行的。非晶硅相对于硅单晶的刻蚀的选择比为10或以上。
按照本实施方案，在同一反应室内进行硅单晶层120的外延生长和非晶硅层和多晶硅层100’的选择刻蚀。因此，可缩短半导体装置的制造工序、提高生产效率、降低制造成本。另外，可提高硅单晶层120的膜质。
另外，即使是使用不同的反应室的情况，通过使用所谓的工具组来进行一系列的外延生长及选择刻蚀等的处理，也可得到同样的效果。
在有选择地刻蚀非晶硅层和多晶硅层100’时，利用侧壁衬垫层80和侧壁保护层85来保护栅电极60的侧壁。另外，多晶硅层100’与栅电极60的上表面直接相接。但是，由于利用多晶硅形成了栅电极60，故可不完全除去多晶硅层100’而使其遗留下来也没什么问题。另一方面，由于栅电极60相对于非晶硅层和多晶硅层100’来说足够厚，故栅电极60的上表面即使有一些过度刻蚀也没有关系。
参照图10，其次，在硅单晶层120上淀积金属。金属例如是钴、镍、钛等。被淀积的金属与硅单晶层120的硅发生反应，形成为使接触电阻下降而使用的硅化物层130。
由于金属与硅单晶层120的硅发生反应，不侵蚀处于半导体衬底10的表面12下面的扩散层70、72内的硅。即使在侵蚀扩散层70、72内的硅的情况下，也只是侵蚀扩散层70、72的表面12上的微小量的硅。因此，硅化物层130不会穿透扩散层70、72之下。因此，源和漏的扩散层70、72与衬底10或阱区20的阱之间不产生漏泄。即，按照本实施方案，利用硅单晶层120可充分地得到升高的源漏技术的效果。
接着，经过形成接点的工序及形成布线的工序(未图示)等，完成本实施方案的半导体装置。
如上所述，在本实施方案的半导体装置的制造工序中，在形成了扩散层70、72后不对半导体衬底10在600℃或以上的温度下进行热处理，因此，扩散层70、72不会扩散的很大。因此，可形成离半导体衬底10的表面12的深度比较浅的扩散层70、72，即使在非常微细化的半导体装置中，也可防止穿通等的短沟道效应。
以下，说明利用第1实施方案的半导体装置的制造方法制造的半导体装置200的结构。
图11(A)是利用第1实施方案的半导体装置的制造方法制造的半导体装置200的剖面图。本实施方案的半导体装置200具备半导体衬底10、在半导体衬底10的表面上形成的栅绝缘膜40和在栅绝缘膜40上形成的栅电极60。在栅电极60一侧的半导体衬底10上利用栅电极60的侧壁以自对准的方式形成有连接到源电极上的源侧延伸层70a。另外，同样，在栅电极60另一侧的半导体衬底10上利用栅电极60的侧壁以自对准的方式形成有连接到漏电极上的漏侧延伸层70b。
在栅电极60的侧壁上，为了保护栅电极60而经衬垫层80设置有侧壁保护层85。在栅电极60一侧的半导体衬底10上将侧壁保护层85作为隔离层以自对准的方式形成有源层72a。同样，在栅电极60另一侧的半导体衬底10上将侧壁保护层85作为隔离层以自对准的方式形成有漏层72b。
在本实施方案中，一同形成了源侧延伸层70a和漏侧延伸层70b(以下，将其称为扩散层70)以及源层72a和漏层72b(以下，将其称为扩散层72)这两者。但是，即使是只形成了扩散层70或扩散层72的某一方的情况，也不会丧失本发明的效果。
半导体装置200还具备在扩散层70或扩散层72的上方形成的硅化物层130。为了降低扩散层70、72与源或漏电极的接触电阻，硅化物层130最好直接连接到扩散层70、72上。
但是，为了完全地防止在形成硅化物层130时扩散层70、72内的硅被侵蚀，也可在硅化物层130与扩散层70、72之间残存硅单晶层(未图示)。此时，利用杂质对介于硅化物层130与扩散层70、72之间的硅单晶层进行掺杂。
图11(B)示出了氧和锗的浓度相对于离半导体装置200的表面12的深度的曲线图。将表面12的深度定为0，将氧的浓度为最大的氧浓度峰值和锗的浓度为最大的锗浓度峰值的深度定为d1，将扩散层72的深度定为d2。
根据图11(B)的曲线图，氧浓度峰值和锗浓度峰值处于表面12之下。另外，分别将锗和界面氧注入和撞到离表面12大致相同的深度d1处。因此，氧浓度峰值离半导体装置的表面12的深度与锗浓度峰值离半导体装置的表面12的深度大致相等。
另外，使得锗和氧不穿透扩散层72而到达n阱20那样来调节锗的注入能量。因此，按照本实施方案，氧浓度峰值和锗浓度峰值的离表面12的深度d1都比扩散层72的深度d2浅。
如上所述，由界面氧的量来决定锗的注入量。例如，在以大于等于界面氧的量注入了锗的情况下，在半导体衬底10的每单位面积的半导体衬底10内包含的锗浓度大于等于在半导体衬底10的每单位面积的半导体衬底10内包含的氧浓度。即，锗浓度峰值的值与氧浓度峰值的值相等，或比其大。
按照本实施方案，锗的注入量大致与界面氧的量相等。因此，在图11(B)中，锗浓度峰值的值与氧浓度峰值的值大致相等。因此，在不对表面12造成过度损伤的情况下，锗可将大致全部的界面氧撞出。
使氧浓度峰值处于半导体衬底10的表面12的下方，意味着在表面12上不存在硅氧化物。因此，在扩散层70、72上能以充分的厚度且均匀的质量形成硅单晶层。利用具有充分的厚度且质量均匀的硅单晶层，可形成具有充分的厚度且质量均匀的硅化物层130而不过度侵蚀扩散层70、72的硅。
在进一步实现了半导体装置200微细化的情况下，必须具有杂质浓度更高的、更浅的扩散层70、72。按照本实施方案，可形成将接触电阻维持得较低的硅化物层130而不侵蚀浅的扩散层70、72。
于是，本实施方案的半导体装置可解决短沟道效应及接触电阻的上升等的伴随微细化的课题。
图12至图19是按工序的顺序示出了按照本发明的第2实施方案的半导体装置的制造方法的半导体衬底的扩大剖面图。对于与第1实施方案中的半导体装置的构成要素相同的构成要素附以同一参照序号。
按照第2实施方案，在栅电极60的上表面上形成有上表面保护层88这一点上不同(参照图13至图19)。
参照图12，与第1实施方案相同，在半导体衬底10上形成有n型阱区20、元件隔离部30和栅绝缘膜40。在栅绝缘膜40上形成有多晶硅层65。
参照图13，其次，形成硅氮化膜88。硅氮化膜88是在淀积了硅氮化物后通过使用光刻技术进行构图而形成的。在本实施方案中，硅氮化膜88的厚度约为50纳米。
参照图14，其次，以硅氮化膜88为掩摸来刻蚀多晶硅层65，形成栅电极60。
参照图15，其次，与第1实施方案相同，形成衬垫层80、侧壁保护层85和扩散层70、72。进一步，在半导体衬底10的表面12和栅电极60上形成非晶硅层100。在表面12与非晶硅层100之间生成了硅氧化物90。
参照图16，其次，通过半导体衬底10与非晶硅层100之间的边界向半导体衬底10离子注入惰性物质。由此，将界面氧撞到半导体衬底10的表面12的下方。
参照图17，其次，在约600℃的温度下对半导体衬底10进行热处理。由于界面氧已被撞到半导体衬底10的表面之下，故非晶硅层100成为在扩散层70、72上具有充分的厚度且质量均匀的硅单晶层120。
另一方面，元件隔离部30、侧壁保护层85和上表面保护层88上的非晶硅层100不进行外延生长，或是保持非晶硅层的原有状态，或是成为多晶硅层。
参照图18，其次，对硅单晶层120有选择地刻蚀非晶硅层或多晶硅层100’。
按照本实施方案，由于存在上表面保护层88，故栅电极60不被刻蚀。即，上表面保护层88起到阻止刻蚀的作用。因此，可充分地刻蚀多晶硅层100’而不刻蚀栅电极60。因此，在本实施方案中，即使在栅电极60比较薄的情况下，栅电极60也不会被过度刻蚀。
另外，在本实施方案中，可在700℃或以上的高温下进行非晶硅层或多晶硅层100’的刻蚀。由此，可加快刻蚀速度，非晶硅层或多晶硅层100’的刻蚀工序与第1实施方案中的非晶硅层或多晶硅层100’的刻蚀工序相比，可缩短时间。因而，可提高半导体装置的生产效率，降低制造成本。
参照图19，其次，与第1实施方案相同，在硅单晶层120上淀积金属，形成硅化物层130。
进一步，经过形成接点的工序及形成布线的工序(未图示)等，完成本实施方案的半导体装置。
本实施方案也具有与第1实施方案同样的效果。由于在本实施方案中对栅电极60的侧面和上表面进行了保护，故没有必要考虑栅电极60的过度刻蚀。另外，还具有与第1实施方案相比可缩短刻蚀非晶硅层或多晶硅层100’的时间的效果。
在以上的实施方案中，即使采用n型的半导体来代替p型的半导体而且采用p型的半导体来代替n型的半导体，也不丧失本发明的效果。

Claims (12)

1.一种半导体装置，该半导体装置具备：半导体衬底；在该半导体衬底的表面上形成的栅绝缘膜；在该栅绝缘膜上形成的栅电极；在上述半导体衬底上形成的成为源层和漏层的扩散层；以及在上述扩散层的上方形成的硅化物层，其特征在于：
在与该半导体装置的表面垂直的剖面中，氧的浓度为最大的氧浓度峰值处于上述半导体衬底的表面之下。
2.如权利要求1中所述的半导体装置，其特征在于：
惰性物质的浓度为最大的惰性物质浓度峰值离上述半导体衬底的表面的深度与上述氧浓度峰值离上述半导体衬底的表面的深度大致相等。
3.如权利要求2中所述的半导体装置，其特征在于：
上述氧浓度峰值离上述半导体衬底的表面的深度或上述惰性物质浓度峰值离上述半导体衬底的表面的深度中的某一方或双方比上述扩散层离上述半导体衬底的表面的深度浅。
4.如权利要求2中所述的半导体装置，其特征在于：
上述半导体衬底的每单位表面积的上述半导体衬底内包含的惰性物质浓度是大于等于上述半导体衬底的每单位表面积的上述半导体衬底内包含的氧浓度。
5.如权利要求2中所述的半导体装置，其特征在于：
上述惰性物质是锗或其同族元素、砷或其同族元素、硼或其同族元素、或者氩或其同族元素。
6.如权利要求1至5的任一项中所述的半导体装置，其特征在于：
还具备覆盖上述栅电极侧面的侧面保护层或覆盖上述栅电极上表面的上表面保护层中的某一方或双方。
7.如权利要求1至5的任一项中所述的半导体装置，其特征在于：
还具备在上述扩散层上形成的外延单晶层，在该外延单晶层上形成有上述硅化物层。
8.一种半导体装置的制造方法，其特征在于，具备下述步骤：
在半导体衬底的表面上形成栅绝缘膜的步骤；
在该栅绝缘膜上形成栅电极的步骤；
在位于该栅电极两侧的上述半导体衬底中以自对准的方式形成扩散层的步骤；
在上述扩散层中的上述半导体衬底的表面上形成非晶质层的非晶质层形成步骤；
通过上述半导体衬底的表面与上述非晶质层的边界向上述半导体衬底离子注入惰性物质的注入步骤；
通过在比较低的温度对上述半导体衬底进行热处理使上述非晶质层的一部分成为单晶层的热处理步骤；以及
通过在上述单晶上溅射金属，由该单晶和该金属来形成硅化物层的步骤。
9.如权利要求8中所述的半导体装置的制造方法，其特征在于：
在上述热处理步骤中，只使上述非晶质层中的处于上述扩散层上的非晶质层成为单晶层，使除此以外的非晶质层保持非晶质层的原有状态或成为多晶层，
在上述热处理步骤后，还具备有选择地除去上述非晶质层或上述多晶层的刻蚀步骤。
10.如权利要求8或权利要求9中所述的半导体装置的制造方法，其特征在于：
上述惰性物质是锗或其同族元素、砷或其同族元素、硼或其同族元素、或者氩或其同族元素。
11.如权利要求8或权利要求9中所述的半导体装置的制造方法，其特征在于：
在上述热处理步骤中，在600℃或以下的温度对上述半导体衬底进行热处理。
12.如权利要求9中所述的半导体装置的制造方法，其特征在于：
在上述非晶质层形成步骤以前，还具备形成覆盖上述栅电极侧壁和该栅电极上表面的保护层的保护层形成步骤，
在上述刻蚀步骤中，在700℃或以上的温度对上述非晶质层或上述多晶层进行刻蚀。
CNB031020909A 2002-01-31 2003-01-29 半导体装置和半导体装置的制造方法 Expired - Fee Related CN1237620C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002023548A JP3657915B2 (ja) 2002-01-31 2002-01-31 半導体装置および半導体装置の製造方法
JP023548/2002 2002-01-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101012197A Division CN1327498C (zh) 2002-01-31 2003-01-29 半导体装置和半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN1435896A true CN1435896A (zh) 2003-08-13
CN1237620C CN1237620C (zh) 2006-01-18

Family

ID=27606400

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004101012197A Expired - Fee Related CN1327498C (zh) 2002-01-31 2003-01-29 半导体装置和半导体装置的制造方法
CNB031020909A Expired - Fee Related CN1237620C (zh) 2002-01-31 2003-01-29 半导体装置和半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004101012197A Expired - Fee Related CN1327498C (zh) 2002-01-31 2003-01-29 半导体装置和半导体装置的制造方法

Country Status (4)

Country Link
US (2) US6891232B2 (zh)
JP (1) JP3657915B2 (zh)
CN (2) CN1327498C (zh)
TW (1) TWI284373B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548390B (zh) * 2006-12-05 2011-05-18 国际商业机器公司 完全和均匀地硅化的栅极结构的形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540341B1 (ko) * 2003-12-31 2006-01-11 동부아남반도체 주식회사 반도체 소자 제조방법
US7102201B2 (en) * 2004-07-15 2006-09-05 International Business Machines Corporation Strained semiconductor device structures
JP2006295025A (ja) * 2005-04-14 2006-10-26 Sharp Corp 半導体装置およびその製造方法
JP2007299991A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
US7874011B2 (en) * 2006-12-01 2011-01-18 International Business Machines Corporation Authenticating user identity when resetting passwords
KR100844933B1 (ko) * 2007-06-26 2008-07-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
US20090004851A1 (en) * 2007-06-29 2009-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Salicidation process using electroless plating to deposit metal and introduce dopant impurities
US7772074B2 (en) * 2007-10-18 2010-08-10 Applied Materials, Inc. Method of forming conformal silicon layer for recessed source-drain
KR20090065570A (ko) * 2007-12-18 2009-06-23 삼성전자주식회사 반도체 소자의 및 이의 제조방법
US20100044804A1 (en) * 2008-08-25 2010-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Novel high-k metal gate structure and method of making
WO2021209284A1 (en) 2020-04-15 2021-10-21 Basf Se A laminate comprising aqueous polyurethane dispersion and 2-component polyurethane and the use thereof
KR20220121390A (ko) * 2021-02-25 2022-09-01 주식회사 디비하이텍 알에프 스위치 소자 및 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470794A (en) * 1994-02-23 1995-11-28 Advanced Micro Devices Method for forming a silicide using ion beam mixing
JPH098297A (ja) * 1995-06-26 1997-01-10 Mitsubishi Electric Corp 半導体装置、その製造方法及び電界効果トランジスタ
EP0793271A3 (en) * 1996-02-22 1998-12-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a metal silicide film and method of fabricating the same
US5824586A (en) * 1996-10-23 1998-10-20 Advanced Micro Devices, Inc. Method of manufacturing a raised source/drain MOSFET
CN1125482C (zh) * 1997-10-15 2003-10-22 世界先进积体电路股份有限公司 具有p+多晶硅栅极的金属氧化物半导体晶体管的制作方法
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
US6232641B1 (en) * 1998-05-29 2001-05-15 Kabushiki Kaisha Toshiba Semiconductor apparatus having elevated source and drain structure and manufacturing method therefor
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6395624B1 (en) * 1999-02-22 2002-05-28 International Business Machines Corporation Method for forming implants in semiconductor fabrication
US6207995B1 (en) * 1999-02-23 2001-03-27 Advanced Micro Devices, Inc. High K integration of gate dielectric with integrated spacer formation for high speed CMOS
US6174791B1 (en) * 1999-03-25 2001-01-16 United Microelectronics Corp. Method for a pre-amorphization
JP4010724B2 (ja) * 1999-12-28 2007-11-21 株式会社東芝 半導体装置の製造方法
US6333217B1 (en) * 1999-05-14 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method of forming MOSFET with channel, extension and pocket implants
JP3886085B2 (ja) * 1999-05-14 2007-02-28 株式会社東芝 半導体エピタキシャル基板の製造方法
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6475868B1 (en) * 1999-08-18 2002-11-05 Advanced Micro Devices, Inc. Oxygen implantation for reduction of junction capacitance in MOS transistors
JP2002124665A (ja) * 2000-10-12 2002-04-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20020192914A1 (en) * 2001-06-15 2002-12-19 Kizilyalli Isik C. CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548390B (zh) * 2006-12-05 2011-05-18 国际商业机器公司 完全和均匀地硅化的栅极结构的形成方法

Also Published As

Publication number Publication date
US6891232B2 (en) 2005-05-10
JP2003224261A (ja) 2003-08-08
TWI284373B (en) 2007-07-21
JP3657915B2 (ja) 2005-06-08
CN1638065A (zh) 2005-07-13
US20050035413A1 (en) 2005-02-17
US20030141549A1 (en) 2003-07-31
TW200405471A (en) 2004-04-01
CN1237620C (zh) 2006-01-18
CN1327498C (zh) 2007-07-18

Similar Documents

Publication Publication Date Title
CN1320659C (zh) 具有多方位的绝缘层上覆硅芯片及其制作方法
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN100345280C (zh) 具有晶格不相称区的变形沟道晶体管结构及其制造方法
CN1215569C (zh) 半导体器件及其制造方法
CN1224109C (zh) 双极晶体管及其制造方法
CN1738056A (zh) 晶体管及其制造方法
CN1196188C (zh) 半导体器件的制造方法
CN1240131C (zh) 半导体装置及其制造方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN1485891A (zh) 半导体存储器件及其制造方法
CN1734786A (zh) 晶体管及其形成方法
CN1505155A (zh) 半导体器件及其制造方法
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1449585A (zh) 半导体器件及其制造方法
CN101075562A (zh) 制造晶体管结构的方法
CN1487599A (zh) 具有多个叠置沟道的场效应晶体管
CN1976033A (zh) 半导体器件及其制造方法
CN1716553A (zh) 半导体元件及其制造方法
CN1700430A (zh) 半导体装置的制造方法
CN1133211C (zh) 制造半导体器件的方法
CN1286157C (zh) 半导体装置及其制造方法
CN1193818A (zh) 半导体器件
CN1540742A (zh) 半导体装置及其制造方法
CN1717793A (zh) 用于生产双极晶体管的方法
CN1945853A (zh) 包括具有非对称结构的场效应晶体管的半导体器件和制造该器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060118

Termination date: 20100129