CN1509474A - 磁阻存储器 - Google Patents
磁阻存储器 Download PDFInfo
- Publication number
- CN1509474A CN1509474A CNA018182747A CN01818274A CN1509474A CN 1509474 A CN1509474 A CN 1509474A CN A018182747 A CNA018182747 A CN A018182747A CN 01818274 A CN01818274 A CN 01818274A CN 1509474 A CN1509474 A CN 1509474A
- Authority
- CN
- China
- Prior art keywords
- lead
- wire
- mram
- magnetic
- crossing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Abstract
一个由多个磁存储单元构成的单元阵列的引线形状(所述单元阵列由纵引线和横引线的矩阵构成)通过偏离引线的正方形横截面而得以优化,以使位于单元阵列平面内的写电流磁场分量Bx随着与交叉点的距离的增大而非常迅速地减小。
Description
技术领域
本发明涉及一种具有多个磁存储单元的磁阻存储器。磁存储单元分别位于由纵引线和横引线矩阵构成的单元阵列的各交叉点上并连接至上述引线;该些引线用于传导读电流和写电流,其中,如果进行写操作,由相应引线内的写电流产生的磁场加在一个随机交叉点上,由此使该交叉点上的存储单元磁化反转。
这种非易失性磁随机存取存储器在,例如,DE9807361A1中进行了揭示。
背景技术
目前,人们正在开发多种用于读操作和写操作的数字存储器。由于该类存储器的存储芯片具有基于磁的高组装密度(MRAM),因此,至少在某些情况下,该类存储器早在几年以前就能够取代常规的硅芯片(DRAM)。MRAM概念提供了将一个相应的信息位(即逻辑零(“0”)或一(“1”)状态)存储在一个存储单元中的方法;该存储单元原则上包含两个磁化层,这两个磁化层相互之间可以采用平行或反平行的方式进行磁化。该包含多个存储单元的单元阵列由一纵引线和横引线矩阵构成。这些引线包含导电材料,实际的存储单元位于引线的交叉点上。为了使单个存储单元的磁化发生变化,必须产生一个磁场,该磁场的强度可有选择性地超出一个特定的阈值,即尽可能地仅在直接靠近一个可自由定址的交叉点处超过该特定阈值。所需的磁场根据常规的选择模式并仅通过两个磁场的向量加法来实现,其中上述两个磁场与一个特定的交叉点相关并由纵引线和横引线产生。
尽管MRAM中写操作的基本原理早已为人们所了解,但最近人们已把开发的重点放在了逐级读操作上。当今的单个存储单元通常至少包含两个磁层,这两个磁层通过一个中间层分隔开来。单个存储单元另外通过一个引线矩阵相连接。这些引线不仅如上所述用于产生读操作用磁场,而且还传导用于读出单个存储单元中存储的二进制信息的读电流。一个存储单元的磁存储状态不再通过外部磁性传感器确定,而是通过测量存储单元本身的及穿过存储单元的某一特性(即电阻)的大小来确定。
目前,人们正在研究多种不同的磁阻效应,其中这些不同的磁阻效应均基于不同的物理作用原理。实际上,在将磁化方向从平行变为反平行及从反平行变为平行这一点上,所涉及的问题是通过,例如,巨型磁阻效应(GMR)或隧道磁阻效应(TMR,其它缩写形式也常见)在一个百分之几的区域内实现较大的电阻变化。
与常规的半导体存储器相比,上述MRAM的主要优点在于可持续地存储信息;因此,采用了该存储单元的装置在关闭并又重新启动后,所存储的信息立即可以使用。此外,MRAM还可消除硅片中消耗能量的刷新周期。在笔记本电脑中,所述“刷新”使笔记本电脑必须使用大而重的充电电池。
上述MRAM存在的问题是,如果来自存储器外部或相邻单元的漏磁场的强度足够大,可造成存储内容出错。由于磁场很难局部化,所以存在磁状态被改变及由此造成相邻单元的存储内容被改变的危险,尤其是在组装密度高并因此致使引线或存储单元紧靠在一起的情况下。
因此,本发明引言中所引用的DE19807361A1提出使用一个屏蔽层,该屏蔽层由一种具有高磁导率的材料制成,可保护被覆存储单元免受外部漏磁场的影响。此外,该屏蔽层还可将相应存储单元上的写电流产生的磁场集中到该存储单元上,这样,仅需较低强度的电流即可产生一个足以进行写操作的总磁场。
发明内容
本发明的一个目的是配置一种在本发明引言中提及的磁阻存储器(MRAM),其配置方法是在不对制造工序进行复杂干涉的情况下,对相应存储单元的磁场进行可控的、尤其是更大程度的局部化,以便更有选择性地对该存储单元进行寻址。此外,本发明能够以尽可能相对较低的电流强度产生磁场。
若采用本发明引言中提及类型的磁阻存储器(MRAM),本发明的该目的可借助于以下事实实现,即引线的形状可通过偏离其正方形横截面而得以优化,以使位于单元阵列平面中的磁场分量Bx随着与交叉点的距离的增大而非常迅速地减小。
鉴于此前人们把采用横截面接近正方形的引线来构造MRAM作为根据,本发明现在所依据的概念是,从一开始就通过优化引线的形状来产生比以前更大程度上局部化的磁场,并同时产生各种相对于所要求的阈值强度对所需电流强度及磁场的选择性进行优化的可能性。
根据本发明,新的存储器结构可通过,例如,薄膜技术和光刻术集成到常规的晶圆上;该晶圆本身为一个已知的且位于,例如,控制读和写操作用MRAM芯片上的CMOS(互补金属半导体)电路。相应地,存储单元的引线可通过由铜(Cu)制成的特殊互连实现,例如可将互连布置于倒数第二个与最后一个布线平面之间。就与该互连系统中其它引线的兼容性及诸如易制造性或高载流量等性质而言,实际上,(近似)正方形的互连横截面是合适的,但本发明的引线却偏离了上述正方形横截面,而采用了很大程度上扁平的矩形横截面。
本发明MRAM的一个尤其较佳的改进型式在于使用了具有一极端扁平的横截面的引线,其结果是提高了选择性同时降低了切换电流。切换电流的降低可缩小驱动电路,并由此缩小芯片面积,减少电迁移及降低电力损耗。
附图说明
下文中将参照附图并采用具体实施例对本发明进行了更详细的说明,其中:
图1所示为一以本发明MRAM矩阵的一部分为依据的简化斜视平面图,
图2所示为以一个坐标系表示的磁场分量计算原理,
图3所示为以现有技术的MRAM为依据的磁场强度分布图,该磁场强度为距引线中心距离X的一个函数,并且该分布图为一个理想化分布图,
图4所示为以现有技术的MRAM亦及本发明MRAM的两个具体实施例为体据的磁场强度分布图,该磁场强度为距引线中心距离X的一个函数,
图5所示与图4所示分布图形式相同,为以本发明的MRAM的两个其它具体实施例为依据的磁场强度分布图。
具体实施方式
图1所示为由3×3个存储单元1和2组成的一种布置方式,所述存储单元通过三条横引线3(也称作字线)及相关的纵引线4(为简化起见,仅示出两条引线)(也称作位线)进行连接。单个存储单元1和2可分别由,例如,一个上部软磁层5、一个下部硬磁层6及一个位于中间的隧道氧化物7(例如Al2O3)构成。最前列的两个下部存储单元内的箭头用其平行或反平行磁经表示上述两个存储单元的逻辑状态“1”和“0”。
本发明引线形状的优化是以根据横截面形状对相关磁场进行计算为依据的。首先,计算一电流流通导体(理想的导体为细且无限长)的磁场,这相对而言较易确定。对于距引线中心点的距离R处的磁场强度B而言,下列公式适用:B=CI/R,其中I为电流,C为一个常数。磁场向量的方向可利用所谓的“右手”定则确定。
根据图2中所示的坐标系,选定方向z,使电流垂直于纸平面朝向观察者方向流动。可以将X轴想像为位于引线的顶端。对于一个MRAM存储单元的磁化状态,此时在薄磁层上,几乎唯有单元阵列或晶圆平面中的磁场分量(在此情况下即X方向)是重要的(基于消磁因数)。然后,可确立磁场分量Bx的公式(参阅图2),并随后还可对一个扩展(非理想化的)导体进行计算。(图3的底部显示了将一个具有正方形横截面(约0.25μm×0.25μm)的真实导体分割成5×5个“理想”导体,在此情况,必须对所有的单个磁场分量Bx进行求平均值计算。)
以一个尺寸为0.25μm×0.25μm的已知正方形引线为例,图3显示了磁场分量Bx(假定:I=2.5mA;y=10nm)分布的相关真实曲线8。从图中可看出,在相关引线的外侧(例如在X=+/-0.25μm处),即在相对于相邻引线的中间区域内,仍存在一个约40e的漏磁场9。根据真实曲线8的分布,尽管距离X仍进一步增加,但该漏磁场却相对较慢地朝零回落。在任何情况下均重要的是,引线正上方的磁场分量Bx要达到一个高于切换值的值。该值可根据,例如,隧道元件的磁滞曲线确定。此外,引线侧面的磁场分量Bx,即紧靠交叉点周围的磁场分量Bx值,应尽可能地小,且明显低于切换阈值。这样即可产生图3中所描述的磁场分量Bx的理想曲线10,该曲线在两侧垂直下落。
现在,上述计算表明,该磁场分量Bx中可能最陡的下落不能由横截面为正方形的导体最佳地实现,但可通过如图4中所示的厚度较为扁平的引线横截面较佳地实现。图4尤其显示了一个与极端扁平的引线12相对应的曲线11;导体横截面已明显变小(矩形横截面的宽度至少比其高度大三倍)。然而,与正方形横截面13相比,在X方向上产生更大的磁场分量(参阅相关的曲线14),因此,如图4中所示,可使用更低的切换电流。所产生的曲线11和中间曲线(与所示的中间横截面相对应)的斜坡具有比在所知正方形横截面的情况下(曲线14)更陡的形状,因此具有更佳的选择性,同时实现了更低的切换电流。
所有关于磁场分量Bx的研究最初适用于一个单个的引线3或4,但如果也适用于具有两个以上写入线的配置,上述研究可不费力地拓展至两个磁场的向量加法。
图5给出了扁平并额外斜削的引线横截面或梯形引线横截面的曲线计算结果。梯形横截面15的计算结果(曲线16)表明,伴随切换电流降低而发生的仅是选择性的略微减损。倾斜横截面17(曲线18)的计算结果是,选择性略微改善而切换电流变大。图5中显示的曲线19对应于该图中的横截面20或图4中的中间横截面。曲线19与图4中的中间曲线之间存在的幅值差别是由图5中2.5mA的高电流强度所致,选择该电流强度是为了据此对改动程度更大的横截面15及横截面17进行比较。
Claims (5)
1.一种磁阻存储器(MRAM),
其具有多个磁存储单元(1,2),所述磁存储单元分别位于由一个纵引线和横引线(3,4)矩阵构成的单元阵列的各交叉点上并连接到所述引线(3,4)上,该些引线设置用于传导读电流和写电流,
其中,如果进行写操作,由相应引线(3,4)中的写电流产生的磁场加在一个随机定叉点上,并由此在该交叉点上实现所述存储单元(1,2)的磁化反转,
该存储器的特征在于
所述引线(3,4)的形状通过偏离其正方形横截面(13)而得以优化,以使位于单元阵列平面内的磁场分量Bx随着距交叉点的距离的增大而非常迅速地减小。
2.如权利要求1所述的磁阻存储器(MRAM),
其特征在于,所述引线(3,4)具有一形状为扁平矩形的横截面(12)。
3.如权利要求2所述的磁阻存储器(MRAM),
其特征在于,所述矩形的宽度至少比其高度大三倍。
4.如权利要求2或3所述的磁阻存储器(MRAM),
其特征在于,所述引线(3,4)具有一形状为侧面倾削矩形的横截面(15,17)。
5.如上述权利要求中任一权利要求所述的磁阻存储器(MRAM),其特征在于,MRAM位于一半导体基材上,该半导体基材上集成有产生读电流和写电流电路,并且其特征还在于,所述引线(3,4)被集成到该电路的互连系统中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10055936.0 | 2000-11-10 | ||
DE10055936A DE10055936C2 (de) | 2000-11-10 | 2000-11-10 | Magnetoresistiver Speicher (MRAM) und dessen Verwendung |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1509474A true CN1509474A (zh) | 2004-06-30 |
Family
ID=7662943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA018182747A Pending CN1509474A (zh) | 2000-11-10 | 2001-10-31 | 磁阻存储器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6744662B2 (zh) |
EP (1) | EP1332499B1 (zh) |
JP (1) | JP2004532508A (zh) |
KR (1) | KR20030059236A (zh) |
CN (1) | CN1509474A (zh) |
DE (2) | DE10055936C2 (zh) |
WO (1) | WO2002039454A2 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3647736B2 (ja) * | 2000-09-29 | 2005-05-18 | 株式会社東芝 | 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置 |
US8708828B2 (en) | 2001-09-28 | 2014-04-29 | Igt | Pluggable modular gaming modifiers and configuration templates for gaming environments |
US7931533B2 (en) | 2001-09-28 | 2011-04-26 | Igt | Game development architecture that decouples the game logic from the graphics logics |
US6902481B2 (en) | 2001-09-28 | 2005-06-07 | Igt | Decoupling of the graphical presentation of a game from the presentation logic |
ITTO20030729A1 (it) * | 2003-09-23 | 2005-03-24 | Fiat Ricerche | Dispositivo di rilevazione di campi magnetici e relativo procedimento di rilevazione |
US7067330B2 (en) * | 2004-07-16 | 2006-06-27 | Headway Technologies, Inc. | Magnetic random access memory array with thin conduction electrical read and write lines |
KR100975803B1 (ko) * | 2004-07-16 | 2010-08-16 | 헤드웨이 테크놀로지스 인코포레이티드 | Mtj mram 셀, mtj mram 셀들의 어레이, 및 mtj mram 셀을 형성하는 방법 |
US7736234B2 (en) * | 2005-03-09 | 2010-06-15 | Igt | MRAM as critical event storage for powered down gaming machines |
US20060205513A1 (en) * | 2005-03-09 | 2006-09-14 | Igt | MRAM as nonvolatile safe storage for power hit and ESD tolerance in gaming machines |
US7722468B2 (en) * | 2005-03-09 | 2010-05-25 | Igt | Magnetoresistive memory units as read only memory devices in gaming machines |
US7447061B1 (en) | 2007-03-02 | 2008-11-04 | The United States Of America As Represented By The Secretary Of The Navy | Magnetoresistive memory array circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5902690A (en) * | 1997-02-25 | 1999-05-11 | Motorola, Inc. | Stray magnetic shielding for a non-volatile MRAM |
DE19744095A1 (de) * | 1997-10-06 | 1999-04-15 | Siemens Ag | Speicherzellenanordnung |
US5852574A (en) * | 1997-12-24 | 1998-12-22 | Motorola, Inc. | High density magnetoresistive random access memory device and operating method thereof |
DE10032278C1 (de) * | 2000-07-03 | 2001-11-29 | Infineon Technologies Ag | Verfahren zur Verhinderung von Elektromigration in einem MRAM |
DE10043947A1 (de) * | 2000-09-06 | 2002-04-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
-
2000
- 2000-11-10 DE DE10055936A patent/DE10055936C2/de not_active Expired - Fee Related
-
2001
- 2001-10-31 WO PCT/EP2001/012622 patent/WO2002039454A2/de active IP Right Grant
- 2001-10-31 CN CNA018182747A patent/CN1509474A/zh active Pending
- 2001-10-31 DE DE50110560T patent/DE50110560D1/de not_active Expired - Fee Related
- 2001-10-31 KR KR10-2003-7006323A patent/KR20030059236A/ko not_active Application Discontinuation
- 2001-10-31 JP JP2002541685A patent/JP2004532508A/ja active Pending
- 2001-10-31 EP EP01993930A patent/EP1332499B1/de not_active Expired - Lifetime
-
2003
- 2003-05-12 US US10/436,428 patent/US6744662B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1332499A2 (de) | 2003-08-06 |
DE50110560D1 (de) | 2006-09-07 |
KR20030059236A (ko) | 2003-07-07 |
US20030206461A1 (en) | 2003-11-06 |
DE10055936C2 (de) | 2003-08-28 |
JP2004532508A (ja) | 2004-10-21 |
WO2002039454A3 (de) | 2002-12-19 |
EP1332499B1 (de) | 2006-07-26 |
US6744662B2 (en) | 2004-06-01 |
DE10055936A1 (de) | 2002-05-23 |
WO2002039454A2 (de) | 2002-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100893852B1 (ko) | 자기 메모리 셀 | |
US5930164A (en) | Magnetic memory unit having four states and operating method thereof | |
US6236590B1 (en) | Optimal write conductors layout for improved performance in MRAM | |
US6728132B2 (en) | Synthetic-ferrimagnet sense-layer for high density MRAM applications | |
US20050167657A1 (en) | Multi-bit magnetic memory cells | |
CN100466094C (zh) | 电阻交叉点阵列中多比特存储单元存储器 | |
US20050152180A1 (en) | Separate write and read access architecture for a magnetic tunnel junction | |
TW200401290A (en) | A magnetic memory device and method | |
US7075819B2 (en) | Closed flux magnetic memory | |
CN1509474A (zh) | 磁阻存储器 | |
KR20030084730A (ko) | 도전체 구조체 | |
US20090190390A1 (en) | Integrated Circuits, Cell, Cell Arrangement, Method of Reading a Cell, Memory Module | |
US6836429B2 (en) | MRAM having two write conductors | |
KR100570197B1 (ko) | 집적 자기 저항성 반도체 메모리 장치의 자기 저항성 메모리 셀의 기록 방법 | |
CN1717743B (zh) | 用于在磁致电阻存储器件的写操作期间改善磁场产生的方法和设备 | |
JP2004079632A (ja) | 半導体集積回路装置 | |
US7251156B2 (en) | Magnetic memory architecture with shared current line | |
JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
KR100862322B1 (ko) | 자기 메모리 장치 및 그 기록 제어 방법 | |
US7123507B2 (en) | Using permanent magnets in MRAM to assist write operation | |
JP2023094193A (ja) | 磁気メモリ素子の層構造、磁気メモリ素子、磁気メモリ装置、および磁気メモリ素子へデータを記憶する方法 | |
CN115985362A (zh) | 差分存储单元、多阻态存储单元及磁性存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |