CN1541183A - 纳米级电子设备及制造方法 - Google Patents

纳米级电子设备及制造方法 Download PDF

Info

Publication number
CN1541183A
CN1541183A CNA028157370A CN02815737A CN1541183A CN 1541183 A CN1541183 A CN 1541183A CN A028157370 A CNA028157370 A CN A028157370A CN 02815737 A CN02815737 A CN 02815737A CN 1541183 A CN1541183 A CN 1541183A
Authority
CN
China
Prior art keywords
contact
nano particle
nano
equipment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028157370A
Other languages
English (en)
Inventor
���ɡ�������
西蒙·安东尼·布朗
÷
朱尔恩·施梅尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nano Cluster Devices Ltd
Original Assignee
Nano Cluster Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nano Cluster Devices Ltd filed Critical Nano Cluster Devices Ltd
Publication of CN1541183A publication Critical patent/CN1541183A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/05Quantum devices, e.g. quantum interference devices, metal single electron transistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7613Single electron transistors; Coulomb blockade devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/701Integrated with dissimilar structures on a common substrate
    • Y10S977/72On an electrically conducting, semi-conducting, or semi-insulating substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/773Nanoparticle, i.e. structure having three dimensions of 100 nm or less

Abstract

本发明涉及一种在基底表面的两个触点间形成导电纳米线的方法,其中在触点间区域内的基底上沉积有多个纳米颗粒,基本上在两个触点间延伸的一条纳米线或者通过监测触点间的电传导并在电传导起始时终止沉积而形成的,和/或改变基底或利用先已存在的并可使纳米颗粒形成纳米线的表面特征而形成。也要求保护得到的导电纳米线及含有这种纳米线的设备。

Description

纳米级电子设备及制造方法
发明领域
本发明涉及一种电子设备中所用的导电纳米级线状结构的制备方法及由此方法形成的设备,尤其但不是全部地本发明涉及一种通过组装导电纳米颗粒制备此类结构的方法。
发明背景
纳米技术被认为是21世纪的关键技术。这种技术集中于制备一米的几十亿分之一尺度的电子、光学及光电设备。将来此类设备将成为新的计算和通信技术的基础,并应用于大批的生活消费品中。
制造纳米级设备有许多优点。从最简单情况来讲,此类装置比当前所用的商用设备(如用在集成电路中的晶体管)更小,因而具有提高存储密度、降低能量损耗和提高速度的可能性。此外,此类较小设备与那些大尺寸制造的设备相比具有基本上不同的性质,因而这一点可提供全新设备应用的可能性。
本领域的困难之一是研发利用量子物理学定律的纳米结构设备。尺寸为~100nm并基于量子原理起作用的电学设备(如单电子晶体管和量子线)通常仅在低温(<-100℃)得到证实。既然量子效应的全部范围和新型设备的功能在室温也适用,那么当前困难是将这些相同的设备构思转化成仅有几纳米尺寸的结构。当然如下所述已制造出一些可证实相对较高温度下的量子效应的原型纳米级设备。然而如下所述在发现此类设备的商业应用前仍有许多困难需要克服。
一般而言,制备纳米级设备有两种截然不同的方法:
-“自上而下”,及
-“自下而上”。
在“自上而下”方法中,通过光刻和蚀刻相结合而产生设备。例如可使用在光刻过程中所用光的波长测定分辨率范围:光刻是具有较高产量的高度发展的可靠技术,但是当前的技术状态(使用UV辐射)制得~10nm尺寸的设备需要的花费较大。其它光刻技术(例如电子束光刻技术)(基本上)可提供较高的分辨率但是产量更低。
“自下而上”技术提出从纳米级构造块组装设备,从而可立即得到纳米级分辨率,但是这种技术常遇到一系列其它问题,包括组装构造块所需要的难度、费用及较长时间。关键的问题在于自上而下和自下而上方法是否能够结合起来以制造具有这两种方法最佳特性的设备,同时避免每一种方法所固有的问题。
现有技术的发展试图利用这些方法组合的实例是高度成功地从碳纳米管制造晶体管[1]。触点是使用光刻制造的,纳米级构造块(纳米厚度的碳纳米管形式)被用于在触点间提供导电通路。与集成电路中使用的Si-MOSFETs相比,这些晶体管表现出量子传输效应并具有晶体管特性[2,3],因此基本上适于商用。然而,分离和控制单纳米管而形成可重现的设备的难度妨碍了广泛的商业应用。因此,开发在导电触点间形成纳米线结构的新技术是重要的技术难题。
一种简单形成纳米线的方法是拉长较大的线直到其直径仅为几个原子而接近于断裂点(例如参见参考文献[4]和其中的参考文献;使用扫描隧道显微镜可得到相似的效果)。此时断裂接触面表现出量子化的电传导。尽管这种技术很有趣,但由于这种技术通常难于控制,所以这种技术不能很好地适用于设备制造,同时由于多端设备不容易得到,因而在任何情况下仅能制造单线。
另一种方法是使用光刻和电化学技术的组合而得到较窄的线和/或具有纳米级间距的触点[5]。从Cu的电化学沉积可观察到量子化的电传导,并从这些纳米线研发出化学传感器[6]。这些设备是有应用前景的,同时也证实在商用中可充分控制或可重现它们的制造,或者证实可使用这种方法制造多端或其它电子设备。
提案[7]利用原子簇形成具有几个纳米尺度的结构,这种结构是通过简单的蒸发技术形成的纳米级颗粒(例如参见[8,9]),这种提案已经引起了国际上几个研究组的想象[10]。这表明原子簇可穿过基底扩散[11],然后在某些特性表面上排列,从而产生簇链结构[12,13,14],尽管在这些情况下链通常是不完整的(有间隙)并且这些链相距很远以至于不能与非导电基底上的电触点连接。由于线的宽度可由簇的尺寸控制,所以这种方法是有应用前景的,但是在适用的基底上布置簇而形成实际设备的问题仍需解决。
在参考文献[8,15,16]中报道了利用原子簇所形成的设备:利用了离子束沉积法[15]在用电子束光刻法形成的触点间形成了簇网络。在此过程中,簇是通过沉积原子蒸气形成的而不是将预制的纳米颗粒沉积在基底上而形成的。此设备在T=77K时表现出库仑阻塞效应[8],但是在室温下没有看到明显的量子效应。在此过程中,仅利用了AuPd和Au簇,重要的是在这些设备中是通过隧道效应而经过簇网络导电。没有公开可控制地形成导电通路的方法,仅公开了两端设备,因此没有形成与上述纳米管晶体管相似的设备。
已经制造了含有单个(或有限数量的)纳米颗粒的多种设备(例如参见[17,18,19])。这些设备潜在地非常有效,但是同样地极易于遇到与组装构造块所需要的费用和较长时间相关的困难。设备对设备的重现性及布置纳米颗粒的难度也是另外的问题。此外,因为隧道电流呈指数级地取决于势垒厚度,所以优选实施方案的设备需要通过隧道势垒将纳米颗粒与触点绝缘,而隧道势垒的性质对于设备的性能而言是至关重要的。在某些情况下,扫描隧道显微镜的使用引起较慢和不可升级的制造过程。本领域中近来的发展产生了第一个单电子晶体管,其是用单个原子制造的用作产生隧道效应的岛[19]。尽管这是明显的成功,而且制造的自组装元件是有吸引力的,但是此类设备距商业生产仍很遥远,所用的方法也不适于大规模生产。
对于纳米级设备的制造而言湿化学方法(例如参见[17])也是适用的,并可为克服布置纳米颗粒的难题提供有希望的方法。尽管这些技术在将来仍然是重要的,但是这种局限性包括使用这些技术形成的纳米颗粒种类的受限范围、编码吸引纳米颗粒的特定点的难度、及关于它们用于测量的合适性而且至今未解决的问题。
最后我们提到已对金属纳米颗粒薄膜的渗流进行了几个实验(例如参见[20,21,22,23,24,25])。通常纳米颗粒沉积在电触点间,并且在渗流阈值时可观察到明显的开始电传导。实验文献没有报道纳米颗粒薄膜的渗流,其中此薄膜全部是纳米级尺度的(即其中触点间距较小),并且就我们所知在文献中没有在纳米级设备中使用渗流薄膜的提议。即使在结构中的某处存在较窄的通道,其中单个颗粒或几个相邻颗粒产生较窄的线状结构,但宏观触点间距的使用可确保即使在渗透阈值时薄膜的性质也强烈地受宏观簇组装薄膜相对均匀性质的影响。此前没有在纳米级电子设备中在渗流阈值时形成纳米级簇链的提议。
发明目的
本发明的目的是提供一种制备纳米级线状结构的方法和/或由此制得的设备,其克服了一个或多个上述的缺点,或者至少为公众提供一种有用的选择。此外,线状结构的形成过程特别是它们形成中的电学监测可用作检测带有预定覆盖度簇膜形成的方法。
发明概述
根据本发明的第一方面,提供一种在基底上的多个触点间至少形成一条导电纳米颗粒链的方法,该方法包括或包含如下步骤:
a.在基底上形成触点,
b.制备多个纳米颗粒,
c.至少在该触点间区域内的基底上沉积多个纳米颗粒,
d.在该触点间形成导电纳米颗粒链。
优选地,两个触点相距小于10微米,更优选地,触点相距小于1000nm。
优选地,该纳米颗粒由两个或多个原子组成,其可以是相同或不同的元素。
优选地,该纳米颗粒的尺寸可以是均匀或非均匀的,并且纳米颗粒的平均直径为0.5nm~1,000nm。
优选地,该纳米颗粒的制备和沉积步骤是通过惰性气体凝聚实现的,并且该纳米颗粒是由相同或不同元素的多个原子组成的原子簇。
优选地,该基底是绝缘或半导体材料,更优选地,该基底选自硅、氮化硅、氧化硅、氧化铝、氧化铟锡、锗、砷化镓或任何其它的III-V半导体、石英或玻璃。
优选地,该纳米颗粒选自铋、锑、铝、硅、锗、银、金、铜、铁、镍或钴簇。
优选地,该触点是由光刻形成的。
优选地,至少一条导电链由如下任一步骤形成:
i.监测该触点间的电传导,并在或接近开始电传导时终止沉积,和/或
ii.改变该基底表面,或利用先已存在的表面特征,从而当纳米颗粒被沉积在改变的区域或具有表面特征的区域时使纳米颗粒形成纳米线。
在一个优选实施方案中,形成导电纳米颗粒链的步骤是步骤i.,彼此相关和与纳米颗粒尺寸相关的触点几何形状已被最优化,从而增大了在通常在相同颗粒的宏观薄膜或其部分薄膜中不认为有电传导的表面覆盖时形成纳米颗粒链的可能性。
优选地,最优化是通过渗流理论计算的,其中渗流理论定义了渗流阈值,在渗流阈值时这种排列或系统是导电的,并且其中最优化提高了比渗流阈值更小的表面覆盖度时的电传导。
优选地,平均纳米颗粒直径为0.5nm~1000nm,触点相距为4-6x平均纳米颗粒直径,每个触点的宽度基本上超过10x触点间距。
优选地,触点的总体几何形状是交叉形状。
优选地,条件是阻碍纳米颗粒在基底表面扩散的那类条件,包括温度、表面光滑度、和/或本身条件。
优选地,纳米线结构被密封在绝缘或电介质材料中,从而防止纳米线被氧化,并可制造与该纳米线绝缘的因而可作为门极的第三触点。
优选地,纳米线结构制造在多层基底上,基底中的一层是导电的从而可作为门极。
在可选择的优选实施方案中,通过步骤ii.形成导电纳米颗粒链,平均纳米颗粒直径为0.5nm~1000nm。
优选地,改变包括基本上在两个触点间延伸并形成在基底表面中的台阶、凹陷或隆起部。
优选地,改变包括形成基本上在触点间延伸并基本上具有v型横截面的槽。
优选地,条件是促进纳米颗粒在基底表面扩散的那类条件,包括温度、表面光滑度、和/或表面类型、和/或本身的条件。
优选地,改变是通过光刻和蚀刻实现的。
根据本发明的第二方面,提供一条基本上按照上面方法制备的在基底上的多个触点间的导电纳米颗粒链。
根据本发明的第三方面,提供一种在基底表面的两个触点间形成导电纳米线的方法,该方法包括或包含如下步骤:
a.在基底上形成触点,
b.制备多个纳米颗粒,
c.至少在该触点间区域内的基底上沉积多个纳米颗粒,
d.通过监测两个触点间的电传导并在电传导起始时终止沉积,来监测导电纳米线的形成,
其中触点相距小于10微米。
优选地,触点相距小于100nm。
优选地,该纳米颗粒的平均直径为0.5nm~1,000nm,并且该纳米颗粒的尺寸可以是均匀或非均匀的。
优选地,该纳米颗粒的制备和沉积步骤是通过惰性气体凝聚实现的,并且该纳米颗粒是由相同或不同元素的两个或多个原子组成的原子簇。
在一个优选实施方案中,触点的几何形状是由渗流理论计算而最优化的,从而在触点间区域内的基底上形成纳米颗粒表面覆盖度小于渗流阈值覆盖度70%的导电纳米线。
优选地,表面覆盖度小于30%,更优选地,表面覆盖度基本上在20%的范围。
优选地,最优的几何形状需要:
-在触点间的矩形区域(或几何上的等价区域,如交叉触点);
-触点相距为小于60x平均纳米颗粒直径,及
-每个触点的宽度超过10x触点间距。
优选地,:
-触点相距为4-6x平均纳米颗粒直径;及
-每个触点的长度基本上超过10x触点间距。
优选地,平均纳米颗粒直径基本上为0.5nm~1,000nm。
优选地,触点的总体几何形状是交叉形状。
优选地,条件是阻碍纳米颗粒在基底表面扩散的那类条件,包括温度、表面光滑度、和/或表面类型、和/或本身条件。
在可选择的优选实施方案中,在触点间区域内的基底的表面形状能够促进触点间纳米颗粒导电通路的形成。
优选地,该方法在步骤a)或b)之前或之后但至少要在步骤c)之前包括如下补充步骤:
i)为形成导电通路,改变表面以对沉积的纳米颗粒的布置提供有帮助的表面形状。
优选地,改变包括基本上在两个触点间延伸并形成在基底表面中的台阶、凹陷或隆起部。
优选地,改变包括形成基本上在触点间延伸并基本上具有v型横截面的槽。
优选地,改变是通过光刻和蚀刻实现的。
优选地,条件是促进纳米颗粒在基底表面扩散的那类条件,包括温度、表面光滑度、和/或表面类型、和/或本身条件。
优选地,该基底是绝缘或半导体材料,更优选地,该基底选自硅、氮化硅、氧化硅、氧化铝、氧化铟锡、锗、砷化镓或任何其它的III-V半导体、石英、玻璃。
优选地,该纳米颗粒选自铋、锑、铝、硅、锗、银、金、铜、铁、镍或钴簇。
根据本发明的第四方面,提供基本上按照上面方法制备的在基底表面的两个触点间的导电纳米线。
根据本发明的第五方面,提供一种在基底表面的两个触点间形成导电纳米线的方法,该方法包括或包含如下步骤:
a.在基底上形成触点,
b.制备多个纳米颗粒,
c.至少在该触点间区域内的基底上沉积多个纳米颗粒,
d.通过如下任一步骤得到基本上在两个触点间延伸的一条纳米线:
i.监测该触点间的电传导,并在电传导起始时终止沉积,和/或
ii.改变该基底,或利用先已存在的并可使纳米颗粒形成纳米线的表面特征。
优选地,触点相距小于10微米,更优选地,触点相距小于100nm。
优选地,该纳米颗粒的平均直径为0.5nm~1,000nm,并且该纳米颗粒的尺寸可以是均匀或非均匀的。
优选地,该纳米颗粒的制备和沉积步骤是通过惰性气体凝聚实现的,并且该纳米颗粒是由相同或不同元素的两个或多个原子组成的原子簇。
优选地,触点是通过光刻形成的。
优选地,该基底是绝缘或半导体材料。
优选地,该基底选自硅、氮化硅、氧化硅、氧化铝、氧化铟锡、锗、砷化镓或任何其它的III-V半导体、石英或玻璃。
优选地,该纳米颗粒选自铋、锑、铝、硅、锗、银、金、铜、铁、镍或钴簇。
根据本发明的第六方面,提供基本上按照上面方法制备的在基底表面的两个触点间的导电纳米线。
根据本发明的第七方面,提供一种在形成于基底上的两个触点间包括或需要导电通路的纳米级设备的制造方法,该方法包括或包含如下步骤:
A.按如上所述的任一方法在基底表面的两个触点间制备导电纳米线。
B.将该触点和纳米线与该纳米级设备组合。
优选地,该设备包括两个或多个触点并包括一条或多条导电纳米线。
优选地,在颗粒沉积过程中或沉积之后,通过施加电压或电流而经由链进行电传导。
优选地,组合步骤导致产生下面的任一个或多个实施方案:
1.在其间有导电纳米线的两个基本触点,在基底上的至少一个第三触点,该第三触点不与基本触点电学连接从而可在放大或其它转换设备、晶体管或等价物中作为门极或其它元件;和/或
2.在其间有导电纳米线的两个基本触点,绝缘材料的上层或下层,在该上层或下层远离该基本触点端的至少一个第三触点,从而该第三触点可在转换设备、晶体管或等价物中作为门极或其它元件;和/或
3.该触点和/或纳米线受氧化物或其它非金属或半导体薄膜的保护从而保护和/或增强它的性质;和/或
4.在带有触点和纳米线的基底表面之上的覆盖层(可是掺杂或未掺杂的),其可以是也可以不是3中的薄膜;
5.在基底表面上的纳米颗粒被退火;
6.通过应用在基底上的抗蚀剂、或其它有机化合物、或氧化物、或其它绝缘层来控制纳米颗粒的布置,然后使用光刻和/或蚀刻处理以形成其内纳米颗粒参与触点间电传导的一个或多个区域及其内纳米颗粒与导电网络绝缘的另一个或多个区域。
优选地,该设备是晶体管或其它转换设备、薄膜沉积控制设备、磁场传感器、化学传感器、发光或检测设备、或温度传感器。
优选地,该设备是监测纳米颗粒薄膜沉积的沉积传感器,其至少包括一对几何形状被最优化的触点,从而在相同颗粒的宏观薄膜中通常不能预期到电传导的表面覆盖度时该设备开始发生电传导,其中可以选择触点间距从而在或接近电传导起始时改变表面覆盖度,其中作为预先确定触点间距的结果,当在薄膜中达到预定的纳米颗粒覆盖度时,在纳米颗粒薄膜中的开始电传导被用于感测。
优选地,该设备是沉积传感器,而纳米颗粒被涂布在配体或绝缘层中,从而开始的隧道电传导可用于监测薄膜厚度。
根据本发明的第八方面,提供基本上按照上面方法制备的在形成于基底上的两个触点间包括或需要导电通路的纳米级设备。
根据本发明的第九方面,提供一种在形成在基底上的两个触点间包括或需要导电通路的纳米级设备,其包括或包含:
i)至少在该基底上的两个触点,
ii)在该触点间形成纳米颗粒导电链或通路的多个纳米颗粒。
优选地,两个触点相距小于10微米。
优选地,触点相距小于1000nm。
优选地,在颗粒沉积过程中或沉积之后,通过施加电压或电流而经由链开始电传导。
优选地,纳米颗粒是由相同或不同元素的两个或多个原子组成。
优选地,该纳米颗粒的尺寸可以是均匀或非均匀的,并且纳米颗粒的平均直径为0.5nm~1,000nm。
优选地,该基底是绝缘或半导体材料。
优选地,该基底选自硅、氮化硅、氧化硅、氧化铝、氧化铟锡、锗、砷化镓或任何其它的III-V半导体、石英或玻璃。
优选地,该纳米颗粒选自铋、锑、铝、硅、锗、银、金、铜、铁、镍或钴簇。
优选地,至少一条导电链由如下任一步骤形成:
i.监测该触点间的电传导,并在开始电传导时终止沉积,和/或
ii.改变该基底表面,或利用先已存在的表面特征,从而当纳米颗粒被沉积在改变的区域或具有表面特征的区域时使纳米颗粒形成纳米线。
在一个优选实施方案中,至少一条导电链是由步骤i.形成的,平均纳米颗粒直径为0.5nm~1000nm,触点相距为4-6x平均纳米颗粒直径,每个触点的长度基本上超过10x触点间距。
优选地,触点的总体几何形状是交叉形状。
在可选择的优选实施方案中,形成导电纳米颗粒链的步骤是步骤ii.,其中平均纳米颗粒直径为0.5nm~1000nm。
根据本发明的第十方面,提供结合任一个或多个附图和或实施例并基本上按照本文所述的在基底上的多个触点间的一条导电纳米颗粒链。
根据本发明的第十一方面,提供结合任一个或多个附图和或实施例并基本上按照本文所述的在基底表面上的两个触点间的导电纳米线。
根据本发明的第十二方面,提供结合任一个或多个附图和或实施例并基本上按照本文所述的在基底上的多个触点间制备一条导电纳米颗粒链的方法。
根据本发明的第十三方面,提供结合任一个或多个附图和或实施例并基本上按照本文所述的在基底表面上的两个触点间制备导电纳米线的方法。
定义
本文所用的“纳米级”具有下面的意义-在0.5~1000纳米内的一个或多个尺寸。
本文所用的“纳米颗粒”具有下面的意义-尺寸为0.5~1000纳米的颗粒,其包括由惰性气体凝聚或其它方式形成的原子簇。
本文所用的“纳米线”具有下面的意义-通过组装纳米颗粒形成的通路,通过欧姆电传导(例如与隧道电传导相比)其基本上或整体上是导电的。图1表明了这样的通路。其不限于一种线形式,而可以是直接或间接的线,其也可以带有侧链或与其相关的其它结构。纳米颗粒可以是部分或全部接合的或者相反,只要它们可以导电。纳米线的定义甚至可以包括颗粒薄膜,此薄膜是部分均匀的,但是具有有限量的关键性通路;其不包括纳米颗粒的均匀薄膜或由纳米颗粒沉积生成的均匀薄膜。
本文所用的“触点”具有下面的意义-基底上的区域,通常但不限于包括蒸发的金属层,其作用是在纳米线或簇沉积薄膜和外电路或其它的电子设备之间提供电连接。单个触点宽度为w;就两个触点而言它们间距为L(参见图1)。
本文所用的“原子簇”或“簇”具有下面的意义-由任何气体凝聚或众多其它技术[26]中的一种形成的原子的纳米级凝聚体,其直径为0.5~1000nm,并且通常包括2~107个原子。
本文所用的“基底”具有下面的意义-包含一层或多层并用作制备该设备制造的结构基础的绝缘或半导体材料。通过电触点沉积、掺杂或者用于形成表面形状的光刻过程可以改变该基底。
本文所用的“电传导”具有下面的意义-包括欧姆电传导但不包括隧道电传导的电传导。这种电传导高度地与温度相关,并可看作是与金属电传导一样的半导体纳米线。
本文所用的“链”具有下面的意义-由作为连接的网络一部分的单个单元组成的通路或其它结构。同纳米线一样,其不限于一种线形式,而可以是直接或间接的线,其也可以带有侧链或与其相关的其它结构。纳米颗粒可以是部分或全部接合的或者相反,只要它们可以导电。链的定义甚至可以包括颗粒薄膜,此薄膜是部分均匀的,但是具有有限量的关键性通路;其不包括纳米颗粒的均匀薄膜或由纳米颗粒沉积生成的均匀薄膜。
本文所用的“交叉触点”具有下面的定义-排列的一对触点,例如如图4所示,从每个触点来的一个或多个数字可在从另一个触点来的数字间交叉存取。
本文所用的“渗流理论”具有下面的定义-是对随机占据点的连接结构形成的理解,其中具有正规的晶格点(点渗流)或相反(连接渗流)。“渗流理论”包括关于这种理论的所有变体,其可计算重要的参数,如点网络的电导率、渗流可能性及相关长度。其也包括这种理论集中于连接点的键(键渗流)的变体。
本文所用的“渗流阈值”具有下面的定义-在渗流理论中有用点的最少占据,此渗流阈值时存在的点的连接结构可扩展到系统的一个空间方向和/或允许穿过该系统导电。
附图简要说明
下面结合附图进一步说明本发明。
图1:示意性地表明了在一对间距为L宽度为w的触点间沉积的簇。
图2:表明对四个不同的系统尺寸L而言归一化的电导率作为覆盖度p的函数。
图3:表明对于有效的渗流阈值ponset(L)而言作为最小可观察到的电导率σmin的函数的尺度指数z。
图4:表明了放大50倍的双层触点排列(左),其代表由光刻技术形成的粘合衬垫,也表明了放大1000倍的双层触点排列(右),其代表由EBL形成的交叉触点。
图5:表明归一化的临界薄膜厚度dC(L)/dC(  )作为系统尺寸L(触点间距)的函数。
图6:表明对于沉积在一组触点间距为1600nm的触点上的铋簇(~0.2/s)而言,电流作为时间的函数,表明了电传导开始。
图7:表明了双层触点排列和测量电路(上面的),用于在相同的实验过程中观察渗流阈值(下面的)。
图8:表明对于不同的正方形系统尺寸(L),在不同覆盖度(p)时观察到的渗流阈值可能性。
图9:表明了对于提高簇覆盖度的原子力显微照片。
图10:示意性地表明簇沉积过程。
图11:示意性地表明对渗流簇薄膜的电学测量,
图12:示意性地表明对具有正方形(L×L)触点几何形状的薄膜的电学测量。
图13:示意性地表明对具有矩形(L×w)触点几何形状即触点宽度(w)和触点间距(L)不相同的薄膜的电学测量。
图14:表明了三端设备。
图15:表明四端设备,其中触点间的间距相似。
图16:表明与图15中相似的设备,但在触点1和3之间有V型槽。
图17:表明具有相同标定的覆盖度的连接结构(a)和未连接结构(b)。
图18:近似覆盖度为0.20、0.40、0.60及0.80的渗流L×L薄膜(L~20)。
图19:表明了低分辨率样品的场发射SEM照片,此样品带有6对覆盖在含有20nmBi簇薄膜中的交叉触点。
图20:表明与模拟(连续模型)结果相比渗流簇薄膜的场发射SEM照片。
图21:表示对于各种L×w的矩形系统渗流可能性作为覆盖度函数的图。
图22:表示对于各种L×w的矩形系统电导率作为覆盖度函数的图,上面:线性垂直刻度,下面:对数垂直刻度。表明了这些实际L×w样品的S(p)数据,ponset(L)数据描绘在图23中,其中将它们与常规渗流阈值所定义的ponset(L)数据(从图21得到)进行了对比。
图23:表示对于各种L×w的矩形系统Ponset(L)-pC值对系统尺寸L的对数-对数的图。
图24:表明两个温度下的铋簇薄膜电流-电压特性,表现出可重现的线性低压行为。
图25:表明室温下的铋簇薄膜电流-电压特性,表现出线性低压行为和高压下的电阻台阶。
图26:表明示意性的基于簇链的光电二极管。
图27:表明了一种示意性的一部分已被绝缘层涂布的设备。
图28:用KOH蚀刻在硅中的V型槽的原子力显微照片。
图29:示意性地表明用V型槽的AFM照片产生的簇组装纳米线。
图30:表明了FET结构的侧视图,其是首先在簇组装纳米线上方沉积绝缘层然后光刻门极触点而形成的。
图31:表明用KOH蚀刻在硅中的“倒置金字塔”底部两个不同分辨率的原子力显微镜图片。
图32:电阻对电压数据,表明在施加电压/电流下簇薄膜的变化。
发明详细说明
本发明公开了我们通过组装导电纳米颗粒制造纳米级线状结构的方法。我们技术的优点(与许多可竞争的技术相比)包括:
-通过使用简单易懂的技术,即簇沉积和相对低分辨率的光刻,就可形成导电纳米线。
-生成的纳米线自动与电触点相连。
-电流可从纳米线形成那刻开始沿其流动。
-因为通过使用下述的两种技术之一从而线是“自组装”的,所以形成纳米线不需要控制簇。
-通过选择簇的大小可控制纳米线的宽度。
A.本发明的方法
本发明依赖于多个步骤和/或技术:
1.在基底上形成触点和/或其它光刻所形成的图案
2.形成纳米级颗粒(原子簇)
3.在基底上沉积原子簇
4.监测纳米线通路的形成
1.触点的形成
在半导体和集成电路工业中电子束光刻和照相光刻被证实是较好的技术,并且通常是形成触点的优选方式。这些技术通常用于形成从晶体管到固体激光器的多种电子设备。在我们的技术中标准的光刻过程仅用于制备用于我们设备的触点,并且该设备的活性元件是由沉积的原子簇形成的纳米线。本领域所属技术人员可以理解,除了电子束光刻和照相光刻外,可以形成纳米级触点的本领域其它技术也包括在本发明中,例如纳米压印光刻技术。
光刻技术和各种蚀刻技术一起可用于制备表面结构。特别地,已确立了形成V-槽和相关结构如倒置金字塔的过程,例如用KOH蚀刻硅。本发明的范围包括用于得到有助于纳米线形成的表面图案的其它光刻步骤。
2.原子簇的形成
这是个简单的过程,其中金属蒸气蒸发进流动的惰性气体流,从而引起金属蒸气浓缩成较小颗粒。颗粒通过管口由惰性气体流传输,从而形成分子束。从分子束来的颗粒可沉积在适用的基底上。这种过程被称为惰性气体凝聚(IGA),但是使用任何其它类型的簇源同样可形成簇(例如参见评述[26]中所述的簇源)。
3.簇沉积
在参考文献27中描述了簇沉积系统的基本设计,其内容据此引为参考。其包括簇源和一系列不同的抽吸室,抽吸室用于在簇最终沉积在基底上之前将簇进行电离、尺寸选择、加速和聚焦。事实上,尽管需要这种蒸发系统但不是必要的,我们的第一个设备是在相对较差的真空而没有进行电离、尺寸选择、加速和聚焦的情况下形成的。
4.监测纳米线的形成
本发明方法包括监测一对电触点间的电传导,并且经在触点间形成导电连接后终止原子簇沉积。如果多于一条纳米线是有用的,那么可选择或进一步的实施方案包括监测多于一条纳米线结构的形成。
我们通过检测两个触点间电传导的开始监测形成过程。如下面所讨论的,这需要将我们的沉积系统与沉积室用电连接件(electricalfeedthroughs)接通,以允许在沉积过程中在装置上进行电学测量。
本发明的某些方面(下面结合“TeCAN”形成讨论)中这种电传导监测是不需要的,可利用其它的变量如沉积时间来估计或监测形成过程。
B.技术结果
本发明方法和制造的设备被应用在两个优选的技术中:
a).渗流簇组装的纳米设备(下文称为PeCANs)及相关方法
这些设备是那些其内在纳米级尺寸间距的电触点对之间形成有渗流薄膜的设备。
我们已经发现在触点间的簇沉积(参见图10、图11、图12、图13、图19和图20)可形成与渗流理论中所述的结构相似的结构。图10示意性地表明簇沉积过程。图11示意性地表明对渗流簇薄膜的电学测量,而图12示意性地表明对具有正方形(L×L)触点几何形状即触点宽度和触点间距相同的薄膜的电学测量。图13示意性地表明对具有矩形(L×w)触点几何形状即触点宽度(w)和触点间距(L)不相同的薄膜的电学测量,在这种情况下,如果w>>L,测量被平均分成如图12所示的w/L那样的正方形,因此对最早的电传导开始是敏感的,从而对总体效果中“最窄的”簇网络是敏感的。
渗流是简单模型的特定名称,其内晶格上随机分数为p(0≤p≤1)的点被占据。簇沉积的薄膜可通过二维晶格模拟(参见图11)。渗流理论[28]说明了通过连接的点而形成的结构的数目、尺寸和形状:在无限的正方形系统中,通过连接相邻的被占据晶格点而产生的结构较小,当p<pc时是分离的,当p>pc时形成无限网络,其中pc=0.5927461是渗流阈值。当为临界覆盖度pc时,发生几何二级相转变,并且伴随能量定律和相应的临界指数以说明诸如相关长度、得到无限结构的可能性及电导率等数量特性。
对于有限尺寸系统而言,随着表面覆盖度p增大(参见图18-近似覆盖度为0.20、0.40、0.60及0.80的渗流L×L薄膜(L~20)),在触点间存在导电通路的可能性增大。这一点如图8所示,其中对于不同的正方形系统尺寸(L),描绘了在不同覆盖度(p)时观察到的渗流阈值可能性。在任何给定的覆盖度时,可能的簇结构的总体中的一些可以形成导电通路,一些不形成导电通路。例如图17表明可能的具有相同标定的覆盖度的连接结构(a)和未连接结构(b)。在渗流阈值时,在触点间的簇网络的一些位置存在纳米级线状结构(参见图1和图11),并可观察到明显的电传导开始。这一点表明在图6中,其中对于沉积在一组触点间距为1600nm的触点上的铋簇(~0.2/s)而言,电流被描绘成为时间的函数,表明了电传导开始。
具体参照图1,示意性地表明了在一对间距为L宽度为w的触点间沉积的簇。簇可形成各种单独的结构,在此实施例中,突出表明跨越触点间空间的单网结构以允许电传导。在固定的表面覆盖度p时,随着L增大,簇形成跨越网络的可能性下降。因此,随着L增大,开始的电导率移至较高的覆盖度。簇直径5倍的触点间距可提供最有效得到线状结构的途径。
我们的设备利用了这种存在的线状结构:通过使用其本身是纳米级的触点间距,整个设备的性质明显受结构最窄部分的影响,而触点和其余的簇网络(其可包括基本上是连续的簇薄膜)起较不明显的作用。
在这些设备中,量子尺寸效应、库仑阻塞效应和纳米结构特有的其它物理现象可决定网络的特性;反过来这些效应可决定整个设备的特性。相似地,无序结构的特性,如较差的定位,可决定设备的电导率和/或电导率对电场或磁场的响应。
在沉积过程中通过监测设备或相邻设备的电导率,可能观察到开始电传导并当纳米颗粒网络接近于渗流阈值时(或者就在隧道效应中电传导开始前,或者就在触点确实被簇连接电传导开始后)终止沉积。尽管形成复杂的网络,同时网络的精确特性是随机决定的,但是纳米颗粒可在触点间形成一条或多条连接和/或未连接的通路,从而构成电设备。
本发明的特征是在接近渗流阈值时触点间存在一条线状通路或较少量通路。因此不需要单独地分离或控制颗粒,或使用复杂的制造技术以形成较窄的线。通过所沉积颗粒的大小可控制线的宽度。
通过我们对渗流理论的研究及其对此问题的应用,我们确定触点间的空间是特别优选的(矩形)几何形状时可在渗流阈值时形成纳米线状结构。因为在具有较小触点间距的矩形系统中渗流阈值改变到更低的覆盖度,并且在较大系统中通常观察到约60%的表面覆盖度,所以可形成纳米线结构。因此,当簇网络在触点间形成第一连接线时,总表面覆盖度是~20%这意味着在触点间仅允许有相对直接的通路。
我们已经确定了渗流阈值的变化:对于较大系统覆盖度约为0.6,对于较小触点间距的系统覆盖度约为0.2。通过在颗粒沉积过程中监测电触点间的电导率,很容易观察到在触点间的第一连接线。对于任何给定的触点间距而言希望在不同的覆盖度时发生渗流阈值。因此当在触点间形成连接时,可从渗流阈值相对系统尺寸的曲线图中确定所沉积颗粒的覆盖度。这一点可使得在亚单层阶段监测薄膜的厚度成为可能。这种监测可以局部地并实时进行。利用现有技术对亚单层颗粒沉积进行局部实时的监测是困难的或者是不可能的。
PeCAN技术的一个优点是其允许以最简单可能的方式利用最小光刻过程形成纳米线。其也允许形成于其内在触点间实现多于一个连接的设备及于其内更复杂的渗流网络是其活动核心的设备。PeCAN技术也可被用于形成沉积控制系统(如下所讨论的)。
尽管所形成的纳米线直径是纳米级的,但是由于触点的几何形状必须接近于矩形的触点空间,所以对于PeCAN设备而言触点衬垫的大小相对较大。为最优化纳米线的形成,约5个簇的间距是触点间距所需要的,并且所需要的触点长度较大(约30000个簇)。即使当折叠成最紧缩的几何形状,触点也可填进40微米乘40微米的区域(相应于50nm的簇和200nm的触点间距),所以整个设备的尺寸明显大于设备的活性元件,即纳米线。因此,对于形成需要极小的最终整个设备大小的设备而言,如集成电路上的晶体管,PeCAN设备不是理想的。
然而,形成PeCAN设备的简单性对于形成需要较小的活性元件即纳米线而整个设备的尺寸不是关键性设备而言例如磁场传感器或化学传感器是有吸引力的。
b) 模板簇组装的纳米设备(下文称为TeCANs)及相关方法
除了在适宜的基底上沉积簇和制造电触点外,其中该基底被蚀刻(或其它的形成图案方式)以增强纳米颗粒链的形成,本方法依赖于和PeCAN设备相同的技术。
已经确定当较小颗粒形成足够光滑的表面时,它们可以扩散。颗粒将扩散到撞击缺陷或其它的颗粒为止:对于到达表面的足够小的颗粒流而言,颗粒在缺陷处凝聚而不会彼此发生明显的凝聚。TeCAN是基于可设计适合的缺陷以实现将簇凝聚成纳米线的构思。
更复杂的TeCAN技术需要光刻处理的附加过程以在电触点间产生表面形状。TeCAN设备可用于先前所讨论的PeCAN设备的所有应用中,但是这种技术允许形成总体尺寸更小的设备。因此,TeCAN设备更适合于需要高密度设备的应用中,例如晶体管。
在优选实施方案中,本发明包括使用标准的光刻技术以在一对电触点间形成一个或多个V型槽(参见图28、图29和图31)。V型槽的平直侧面允许簇扩散到V型槽的顶点,并且在那里定位。因此它们将逐渐凝聚而沿着V型槽的顶点底部形成纳米线。这种技术的优点之一是V型槽在槽的端部形成直角棱面的固有趋向允许从四个触点形成纳米线。在多种应用中这可能是重要的。
如上所讨论的,我们通过测量开始电传导可以监测在V型槽中纳米线的形成(参见图31)。可选择地,线可被形成,并且就在其形成后测量其电传导。
应该注意,尽管所讨论的V型槽形状是本发明优选的形式,但是其它形式的表面形状也包括在本发明的范围中。
扩散/温度因素
PeCAN技术的一个要求是当簇形成于电触点间的绝缘表面上时它们不会明显移动。这对于相对较大的簇(直径大于约10纳米)而言几乎总是成立的,即使是在室温。对于较小簇而言,或是在较少的情况下即使较大簇穿过相关的绝缘表面扩散,但样品在沉积也能冷却以消除表面扩散前。相比较而言,TeCAN技术依赖表面扩散形成纳米线,所以可移动的较小簇是优选的。表面的温度控制也能用于改变簇的扩散能力,例如允许簇在表面扩散,否则在表面上簇是稳定的(适用的温度范围受簇的熔点的限制)。由于对簇的扩散进行了相对较少的研究,所以可应用TeCAN技术的各种簇/基底的组合仍是不清楚的。然而,众所周知诸如砷化镓和硅的半导体系统可适用于形成V型槽,并且可预期晶格常数不同于基底的簇材料可使得簇扩散,特别是对于较小簇尺寸而言。相比较而言,PeCAN技术可用于几乎任何的簇/基底组合。
C.本发明的应用
由本发明方法形成的纳米线的重要特征在于通常它们对于许多不同的外部因素(如光、温度、化学品、磁场或电场)是敏感的,反过来可产生许多应用。本发明设备可应用于许多应用的任何一种应用中。该设备的应用包括但不限于:
-晶体管或其它转换设备
下面说明的许多设备允许使用与场效应晶体管相似的方式进行转换。图14、图15和图30表明了这类设备。图14示意性地表明了一种三端设备,门极和其它触点间的距离G可以变化以测量触点的功能。图15示意性地表明四端设备,其中触点具有相似的间距,一旦形成一条连接线就可测定触点的功能。
许多研究小组已用电子束光刻技术并在电触点间布置单通路碳纳米管(简单称为纳米线)而制造晶体管(例如参见[1]),并且此晶体管表现出与大多数集成电路中所用的硅MOSFET设备相近的跨导值。PeCAN和TeCAN技术都可用于在触点对之间形成等价的导电纳米线。这种线也可看作是对碳纳米管晶体管中碳纳米管的直接取代。使用PeCAN或TeCAN技术形成这些设备的优点是这些技术不需要使用较慢和繁重的布置纳米线的控制技术。使用PeCAN和TeCAN技术纳米线可自动地连接到电触点,并且在使用TeCAN技术的情况下,纳米线的位置是可预先确定的。
在所有情况下,提供第三(门极)触点以控制通过纳米线的电流是至关重要的。在用TeCAN和PeCAN技术实现转换的情况下,上部门极(参见图30)和下部门极技术的使用也应考虑。然而,优选实施方案使用带有同纳米线在同一平面内或接近在同一平面内的第三触点的TeCAN设备(参见图14和图15)。在这种情况下,TeCAN基晶体管与上面讨论的碳纳米管晶体管[1]非常相似。
优选实施方案的设备是其中半导体纳米颗粒如锗簇被引至蚀刻在基底中的V型槽(或多个V型槽)顶点的设备,该基底可以是不同的半导体,如硅或砷化镓,或者可能是相同的半导体但是带有薄氧化物层以使纳米线和该基底绝缘。更优选实施方案的设备包括金属簇线,如铋或镍纳米线。
-沉积控制系统
如上所述,在矩形渗流系统中渗流阈值(开始电传导)随系统尺寸的变化可以提供感测带有预定平均表面覆盖度的簇薄膜形成的方法。
有许多方法(工业和科学研究中)将纳米级(或较大)颗粒沉积在基底上。至于用于测量沉积薄膜厚度的最通用方法是石英晶体沉积速率监测仪。这种传感器依赖于石英固有的振荡频率随沉积材料厚度的变化。尽管这种技术已被确立并且是高度可靠的,但是它遇到了许多问题。首先是难于监测非常小的薄膜厚度。其次,除非颗粒束有较大的直径,不然只能经常交替以对沉积到样品上的颗粒束或者沉积过程进行监测,即必须移动沉积监测仪或者样品以允许接近另一个。当从分子束沉积颗粒时这种情况几乎总是成立的。第三,在这些传感器中通常使用的石英晶体通常是8-10mm的宽度,因此仅可能对穿过传感器区域的沉积厚度进行平均测量。
PeCAN技术允许在较高定位水平实时监测亚单层阶段所沉积的样品薄膜厚度,而不需要移动样品或监测仪。
PeCAN沉积控制的构思在于:在许多应用中它是在样品上构造交叉电触点的简易过程,而在触点上可以沉积簇(或者更大的颗粒)。例如,通过制造用于单电子晶体管中的触点结构和彼此足够接近的交叉触点对可将纳米颗粒沉积成单电子晶体管,而对其监测是可能的。适当选择间距和交叉触点间空隙的长度可将起始电传导移至特定的薄膜厚度并可确定测量的精度(参见图21、图22、图23)。通过简单的电流感测装置可监测开始的电传导,然后并闭闸门,这样就可在预定的平均覆盖度时终止纳米颗粒的沉积。
沉积监测仪只能使用一次,但设备的制造很便宜,因而一次性使用也不成为问题。显然地,如果不可能将传感器安置在沉积颗粒的基底上,那么可使用在其本身基底上制造的单独(stand-alone)传感器。
需注意除了纯粹的导电纳米颗粒沉积之外,可在多种情况下应用沉积监测系统。例如众所周知在溶液中配体涂布的纳米颗粒可以聚集(即沉淀或沉积)到置于溶液中的基底上。即使纳米颗粒间的电传导依赖于隧道效应(由于存在配体),但是在多数情况下将有大到足以观察到的电流流动。这种信号将用于控制没有形成导电连接线的颗粒的沉积。
最后我们注意到沉积控制构思可延伸到图21、图22和图23所示的表面覆盖度之外,(即p=0.2-0.6),只要颗粒的流动随时间变化而足够稳定。例如如果所需要的表面覆盖层是Y单层,但是用于观察电传导开始的是在X单层的交叉指部装置,那么所需要的时间是Y/X乘以观察电传导开始的时间。因此,我们的沉积系统可以用于广泛的需要精确控制纳米颗粒薄膜沉积的工业应用中,即使薄膜具有较大的厚度。
-磁场传感器.
许多工业应用中需要磁场传感器,但是在这里我们集中于它们作为存储在高密度硬盘驱动器上的磁信息或者其它的磁存储信息的传感器的特定应用,只要适合的较小磁场传感器必须用作记录头。其原理在于记录头中的活性元件越小其越敏感,并且在硬驱动器上的信息位数越小,数据存储密度越高。
磁致电阻通常表示为零磁场下的电阻百分比,并且MR是用于代表记录头效力的指标。适合的纳米线已被证实对于磁场有高度敏感性即可得到较大的磁致电阻(MR)。例如,近来已报道称镍纳米在室温下具有超过3000%的MR。[29]这远远超过当前商业生产中GMR效应记录头设备的MR。
基于PeCAN或TeCAN技术的记录头的活性部分应是簇组装的纳米线,例如由在适合的触点间簇沉积形成的镍或铋纳米线(图14、图15、图26和图30表明了相似的设备)。需注意记录头的分辨率是由纳米线的尺寸控制而不是由整个设备的尺寸控制(即触点大小不必然是重要的),所以用PeCAN技术得到较高敏感性的记录头也是可能的。PeCAN或TeCAN设备中记录头所需要的较高磁致电阻的控制机理是自旋相关的电子穿过线内尖锐畴壁的输送[29],或者是众多其它效应(或这些效应的组合)中的任何一种,如弱或强定位性、电子聚焦、制造簇的材料的基本性质(例如据报道铋纳米线有较大的MR值)。
此外,我们注意到对于形成适合的敏感记录头而言明确界限的纳米线不是重要的。由于从磁存储信息中磁场使电子发生磁聚焦的可能性或者其它的磁致抵抗效应,所以也可以使用更复杂簇网络的设备。在将电子聚焦于除了源极和汲极之外的电触点和/或聚焦于簇网络终端的情况下,可对与在某些弹道半导体设备中得到的磁致电阻相似的磁致电阻(在源极和汲极间测得的)产生极强的调节作用。
-化学传感器.
在参考文献[6]中讨论的设备证实较窄的线可用于化学传感器中,并且由于在本发明设备的最窄部分中形成的较窄线的响应得到相似的化学灵敏度是可能的。已经证实非常窄的线即具有纳米直径的线,不管其是否表现出量子电导,其电导均可由附着在线表面上的分子强烈地调节。这一点可由波函数溢出或对线表面化学修饰来实现。线电导的强烈调节可导致较高的化学灵敏度。
在PeCAN和TeCAN设备中形成的纳米线及较大的并在网络的某点处带有关键电流通路的簇网络对于化学传感应用都是有用的。这些应用可用于工业处理控制中、环境感测中、产品测试中或其它多种商用环境中的任一种中。
优选实施方案的设备是与图26所示相似的设备,其使用对特定化学物质敏感的簇材料。专有性是有用的,即理想的是使用仅能感测相关的化学物质而不感测其它化学物质的材料,但是这种材料是稀少的。
优选实施方案的化学感测设备是PeCAN或TeCAN纳米线的阵列,并且每个纳米线是由不同材料形成的。在这种情况下,每个设备作为单独的传感器,并且可由适合的计算机控制软件记录传感器的阵列以测定被感测的气体或液体材料的化学成分。尽管许多其它的材料也同样适用,但优选实施方案的设备使用形成在金属电触点间的导电聚合物纳米颗粒。
更优选实施方案的设备是处于绝缘材料中由PeCAN或TeCAN技术形成的纳米线,其本身是化学敏感的。然后,引起绝缘覆盖层变化的化学物质将使纳米线的电导率发生变化。更优选的实施方案的设备是使用包围纳米线的绝缘或惰性覆盖层,并且在纳米线上方带有化学敏感层,例如适合的导电聚合物层(即与图30相似,但是带有用化学敏感的聚合物层代替的门极)。然后通过加入适合的化学物质影响导电聚合物,在导电聚合物层中电学性质的变化与门极的作用相似,从而可引起经过纳米线的电传导变化。当前生产中相似的设备被称为CHEMFETs。
-发光或检测设备
如上所讨论的设备(特别是与图26中示意性表明的设备相似的设备)可以利用纳米颗粒的光学性质得到如下设备:该设备可响应或发射包括紫外光、可见光或红外光的任何特定波长或波长范围的光,从而形成光电探测器或发光二极管、激光或其它的电致发光设备。
基于硅技术的CCD已被证实是电子图像中的市场领导者。PeCAN或TeCAN形成的阵列同样可用作用于图像目的光电探测器中。这种阵列可应用于数码相机和多种其它技术中。
优选实施方案的PeCAN或TeCAN光电探测器是半导体纳米线,例如用硅纳米颗粒形成的其电导强烈受光影响的线。在这种情况下,在每一端带有欧姆触点的半导体纳米线是适合的,但也许可能与对应的一对掺杂触点相连的线是更有效的。图26表明优选实施方案的示意性形式-基于簇链的光电二极管。触点的选择(欧姆或者肖特基)显著影响设备对光的响应。通过选择簇和/或簇组装线的直径,可以变换设备响应的光的波长,这一点特别适于其内量子局限效应可强烈改变有效能带隙的半导体纳米颗粒的情况。可以制造相似的设备用以发光。构成p-n结的半导体量子线(例如触点1和触点2制成p型和n型)可发光,并且如果构成适合的结构也可得到激光。
由于晶体管类设备(参见上面的)特别适于与外部或其它的单片电子电路连接,所以它们最适于作为光传感器。
通过选择簇和/或簇组装线的直径,可以变换设备响应的光的波长,这一点特别适于其内量子局限效应可强烈改变有效能带隙的半导体纳米颗粒的情况。
可以制造与上面所讨论的相似的设备用以发光。构成p-n结的半导体量子线(例如触点1和触点2制成p型和n型)可发光,并且如果构成适合的结构也可得到激光。
-温度传感器
此设备特殊的性质包括电导率随温度快速和较高的重现性变化,从而可用作温度传感器。在这种情况下适用的设备示意图如图14、图15、图26和图30所示。
上述列出的可能应用可以按多种不同的方式实施,这些方式具体的实施例包括下面的(其也包括在本发明范围内):
i)如图1和图13所示,如在定义部分所定义的那样,触点被排列成触点间距L比触点宽度w小的设备,理想的是w>>L。簇或纳米颗粒沉积在按这种方式排列的触点上得到了多个平均为L×L的正方形(简化的图示),在每个正方形中纳米颗粒结构随机分布。在一个正方形中,在不能预先测定的覆盖度时发生电传导开始,即电传导开始可被随机测定(图8和图17)。所述触点排列本身被平均分成许多这种正方形,因而确保开始的电传导发生在相对较低的覆盖度是可能的。这些可得到包括与图1所示相似的簇链结构,或与图11所示相似的带有最窄的点包括单个簇或簇链的簇网络。此设备和下面所述的每个设备可以按AC或DC或脉冲模式工作。
ii)较大的设备,由两个或多个如1中所述的设备组成,用于更好地控制沉积过程,或者用于构成具更佳性能或不同性能的设备,或者是一个或多个此设备用于控制在一个或多个其它设备中的薄膜厚度。图7是这样的实施例,其中表明了双层触点排列和测量电路(上面的)。这一点可用于在相同的实验过程中观察渗流阈值(下面的)。电阻R(~10兆欧姆)限制了通过较小间距触点的电流,所以允许观察第二次开始。
iii)通过监测例如触点间距为L1的设备中的电传导开始(通过皮可安培计或其它的电流测量装置)并用闸门控制沉积,可以控制不同触点间距L2的第二个设备中的表面覆盖度。较高的精确度及局部实时监测在沉积速率监测仪中不是经常使用的,所以这些设备对单层或亚单层水平中的薄膜厚度可提供特殊的敏感监测。在L2>L1的情况下,这种技术将在第二个设备中产生可控制的表面覆盖度(薄膜厚度),即使这个设备仍是不导电的(即在渗流阈值以下簇没有在触点间形成连接线)。通过仔细选择L1,在第二对触点间形成连接通路或未连接通路是可能的。需注意由于渗流阈值加宽和有限的尺寸效应,当触点间距较小时,即当触点大小与沉积的颗粒大小或通过在表面上凝聚或扩散所形成的颗粒大小的比降到约100以下时,在L×w系统中的渗流阈值和导电性的开始将移至较小的覆盖度。这表明在图5中,其中归一化的临界薄膜厚度dC(L)/dC(  )被表示成系统尺寸L(触点间距)的函数。方程式γtC(L)/tC(3200nm)-1∝L-z是对实验数据的拟合;γ=tC(3200nm)/tC(∞)和z是拟合参数;绘图数据是tC(L)/tC(∞)≡dC(L)/dC(∞)。
iv)如1中所述的设备,其中两个或多个相等或不等间距的触点被排列在任何图案中,并且触点可以是任何形状的,包括交叉、正规或非正规排列。如图4所示,关于这一点,由于交叉排列的触点可提供紧凑的几何结构并综合1和2中所述的设备,所以其已被广泛地用在我们的工作中。图4表明了放大50倍的双层触点排列(左),其代表由光刻技术形成的粘合衬垫,也表明了放大1000倍的双层触点排列(右),其代表由EBL形成的交叉触点。触点间距是800nm(上层)和3200nm(下层)。然而应该理解,也可以使用触点间是正方形或矩形空间及任何其它形状的空间。
v)图14表明了带有簇网络的基本的3端设备,其允许电流通过2个触点(标为源极和汲极)。通过增大距离G(即比源漏间距大),增大薄膜不与第三触点连接的机会是可能的,从而可控制电流流动。通过改变触点间距和几何形状可测定任一对触点间连接的可能性。这种设备与场效应晶体管相似(FET):施加到门板的电压从连接通路吸引(排斥)电子,从而增大(减小)簇链的电导率,并启动(关闭)设备。
vi)图15表明4端设备,其中四个触点间的间距相似。预先不能知道哪个触点将被形成的第一簇链连接。然而,一旦形成链,在此情况下是触点1和3,并在原位监测中观察开始的电传导,那么通过电学询问触点可以测定作为源极和汲极(在这种情况下是1和3)及作为门极(在这种情况下是2和4)的触点。得到的结构实质上是FET。
vii)在图15中,如果触点2和4是由没有对网络形成欧姆(即导电接触)的材料组成的,那么这些触点将预定为门极,并且触点1和3作为源极和汲极。在此实施例中,触点2和4可用公知可对簇网络形成肖特基接触的材料构成,或由已被已氧化以形成隧道势垒的如铝或硅材料构成。在此实施例中,可在沉积前测定接触衬垫的功能。
viii)如图27所示,在基底上制备氧化物或其它绝缘层,然后利用光刻技术形成一个区域,基本上仅有到达此区域上的簇才能参与簇网络的形成。图27表明了一种示意性的设备(与图9所示的相同,但是和所有设备的原理相同),其一部分已被绝缘层涂布(较轻的中心区域),因此到达此区域的簇不与电触点相连。仅有到达窗口(没用氧化物涂布)的簇可连接上方和下方触点。按这种方式可将设备彼此绝缘,并可预先确定触点的功能。在这个说明中,绝缘涂层覆盖了门极触点,并将其与簇薄膜绝缘。通过用本身可氧化的材料(如铝)制造触点,也可实现触点的绝缘。这种技术可用于预先确定一个或多个触点是门极触点或欧姆触点的功能。
ix)任何如上所述的设备,如图30所示,其可全部地或部分地被氧化物或其它绝缘层覆盖,并形成上部门极以控制通过簇组装结构的电子的流动,由此得到场效应晶体管或其它放大或转换设备。
x)任何如上所述的设备,其制造于绝缘层的上方,其本身是在作为门极的导电层的上方,其可控制通过簇组装结构的电子的流动,由此得到场效应晶体管或其它放大或转换设备。
xi)任何如上所述的设备,其中实现了基于自旋传输的转换或放大,由此制得自旋阀晶体管。
xii)该设备可用铋簇来制造,或者同样地可使用众多纳米颗粒制备技术中的任一种形成的任何种类的纳米颗粒来制造,或者用任何元素或合金制造。由于铋簇在体材料中较低的载体浓度和较长的平均电子自由程,所以其是特别令人感兴趣的。其它可用于有用设备中的明显候选材料包括硅、金、银及铂纳米颗粒。该设备也可用合金纳米颗粒形成,如GaAs和CdSe。纳米颗粒可由任何化学元素或这些元素的任何合金形成,不管它们在室温大量(宏观)形式时是超导体性的、半导体性的、半金属性的或者是金属性的。纳米颗粒可由导电聚合物或者导电的无机或有机化学物质制得。相似地,触点之一或者两个触点和/或纳米颗粒可以是铁磁性的、铁磁性的或者是抗铁磁性的。可以使用相继沉积或共同沉积的两种或更多种的纳米颗粒,例如半导体和金属颗粒共同沉积或者铁磁性和非磁性颗粒共同沉积。带有磁性元件的设备可以产生“自旋电子(spintronic)”行为,即自旋传输行为。穿过线内尖锐畴壁[29]或线和触点间的自旋相关的电子输送可产生较大的磁致电阻,而可用在磁场传感器的商业应用中,如硬驱中的记录头。
xiii)任何如上所述的设备,其中簇薄膜包括碎片状、雪花状或其它不均匀的结构,它们都包括规则或不规则的颗粒阵列。此类结构可以通过表面凝聚或颗粒穿过基底表面的扩散而在触点间组装(例如参见讨论颗粒表面扩散的参考文献[11,12,13,14])。同本文公开的所有其它设备一样,为控制颗粒扩散、颗粒熔合或任何其它的原因,在沉积过程中可以控制基底温度。一般而言,光滑的表面和较高的基底温度可以促进颗粒扩散,而粗糙表面和较低的基底温度将抑制扩散。纳米颗粒的熔合及扩散是与材料相关的。
xiv)任何如上所述的设备,其中在沉积过程中在触点间施加电压,从而流动的电流可改变颗粒的连接性、设备的导电性或者薄膜的形态。这种施加的电压可以允许在通常没有连接线存在的情况下在表面覆盖层的触点间形成导电通路(参见图32,其表明在施加偏压下明显的电传导开始),或者相反引起先前存在的导电通路中断。图24和图25表明欧姆低电压行为和在较高偏压时一系列更适度的台阶。可使用与设备串联或并联的电阻、二极管或其它电路元件来调节电流流动,从而控制薄膜性质的变化。
xv)任何如上所述的设备,其中薄膜处于氧化物或其它非金属或半电体薄膜中以保护它和/或增强它的性质(例如参见图30),例如改变设备的介电常数。为增强、控制或测定设备的导电性,覆盖层可以用离子植入或沉积掺杂剂的其它方式进行掺杂。
xvi)任何如上所述的设备,其中为了实现将沉积的颗粒接合或任何其它的原因薄膜已被退火。
xvii)任何如上所述的设备,其中纳米颗粒的组装受抗蚀剂或其它有机化合物的影响,不管它在沉积或凝聚过程之前或之后是否被曝光或显影。
xviii)任何如上所述的设备,其中纳米颗粒的组装受不论是均匀、聚焦、未聚焦或干涉图案形式的光源或激光束发光的控制或其它影响。
xix)任何如上所述的设备,其中颗粒从液体中沉积,包括颗粒被有机材料或配体涂布的情况。
xx)TeCAN设备,其中通过表面形状技术测定特定一对触点间的连接性,例如通过在触点间使用V型槽(参见图28)来引导簇沿着V型槽形成线状结构(参见图29),并在垂直或其它方向中断连接。图16表明了其中在触点1和3之间延伸的V型槽(很大程度地被积聚在谷底的簇遮住)引起触点1和3作为形成的簇线的欧姆触点,并引起触点2和4和线绝缘从而它们作为门极(V型槽的峰用虚线表示,V型槽的谷用实线表示)。
xxi)xx)中所述设备的更优选实施方案,其仅包括一个V型槽并产生一条纳米线(图29)。纳米簇可穿过基底扩散,然后在确定的表面形状上排列[11,12],从而产生相似的纳米线。纳米表面形状技术(例如蚀刻在Si晶片表面中的V型槽[30],金字塔形凹陷或其它表面性状)可迫使簇组装成纳米线。可移动的簇在V型槽表面的扩散可在顶点形成链或线。这种构思在于昂贵和较慢的纳米光刻过程(“自上而下”技术)将仅被用于制备设备中相对较大和简单的电触点及也许形成V型槽。然而,纳米颗粒的自组装(“自下而上”技术)用于形成纳米级特征。设备的核心是纳米科技中“自上而下”及“自下而上”技术的组合。
xxii)xx)和xxi)中所述设备的更优选实施方案,其包括带有触点排列的那类设备,这种触点排列可对形成在V型槽或倒置金字塔底部的纳米线进行欧姆接触。可以想象出多种这样的结构,包括在V型槽每一端的单金属触点(如图29那样)、与V型槽垂直的交叉触点、及在倒置金字塔每个角落的金属触点(参见图31)。
xxiii)具有几个触点或端口的设备,其依靠弹道或非弹道电子传输穿过纳米颗粒,其依靠磁场效应将电子引导进在零磁场中不是最初输出端口的输出端口,或依靠任何磁聚焦效应。
xxiv)任何如上所述的设备,其通过沉积被选择尺寸的簇而形成,或者可选择地其通过沉积不被选择尺寸的颗粒而形成。
xxv)任何如上所述的设备,其通过沉积原子蒸气或较小的簇而形成,从而产生比沉积的颗粒更大的纳米颗粒、簇、丝或其它结构。
D.实验
下面公开了我们结合具体实施例建立的实验。
a)光刻
根据计算机模拟,尺寸相关效应在L=5到L=80区域较强,其中L是置于触点间的簇的数目。可使用的铋簇的平均尺寸为约60nm,因此触点间距可达到300nm。标准的光和电子束光刻技术已被用于在非导电并且非常平坦的SiN表面上制造NiCr和Au触点。带有200nm厚SiN绝缘层的商用硅晶片可用作基底。首先,使用标准光刻技术制造较大面积的NiCr和Au触点衬垫,然后使用电子束光刻技术制造间距为300-3200nm的NiCr触点。
图4中表明了触点排列的光显微镜图像。触点被排列成交叉指状的图案,因为这种几何形状允许在给定区域内有较大的长宽比。
b)簇形成
在沉积系统中可以使用电离的簇和/或质量选择系统,如使用参考文献[31]设计的质量过滤器和用标准电子束技术进行簇电离。我们的沉积系统的特征(通常在大多数真空沉积系统中没有使用,如参考文献27中的设计)是使用穿进沉积室的电连接件,以允许在沉积过程中对设备进行电学测量。这种连接件是由大多数经营真空设备的公司可供应的标准商品。
我们的优选设备是参考文献[32]中所述的实验设备的变更形式。铋簇是在惰性气体浓缩源中生成的。在源气室中,金属被加热并在850摄氏度的温度下蒸发。室温的氩气与金属蒸气及簇核混合并开始生长。簇/气混合物经过两个不同的抽吸阶段(从在源气室中的~1托下降到在主室中的~10-6托),这样大部分气体可被抽吸出。混合束通过直径约为1mm、孔径角约为0.5度的管口进入主室。在样品中簇束的直径约为4mm。为了测定簇束的强度,需使用石英晶体沉积速率监测仪。在沉积过程中样品放在可活动的杆上,并放在石英沉积速率监测仪的前面。
需注意源气参数的具体范围不是重要的:簇可在大范围的压力(0.01托~100托)和蒸发温度下制备,并在1~10-12托内的任意压力下沉积。任何惰性气体或惰性气体的混合物可用于引起凝聚,任何可被蒸发的材料都可用来形成簇。通过气压、气体类型、金属蒸发温度和用来连接不同压力下降室的管口尺寸的相互影响可决定簇的大小
(c)沉积过程中的测量
测量电路的核心是分辨率为10-15A的Keithley 6514静电计。因此,电流分辨率的限制因素是系统中的噪声。与电流无关的输出电压为1.21V的电压源可供应所需要的稳定电势。
在沉积过程中测量设备中的电流流动对于几种设备设计的实现是重要的。
(d)渗流理论:跨越触点的簇网络存在可能性的计算及渗流网络的电 导率
簇沉积薄膜的简单模型是二维的正方形晶格,其中随机分数为p(0≤p≤1)的晶格点被占据。连接结构的数目、尺寸和形状由渗流理论[33]说明:在无限系统中,通过连接相邻被占据的晶格点产生的结构较小,且当p<pc时是分离的,当p>pc时形成无限网络,其中pc=0.5927461是渗流阈值。当为临界覆盖度pc时,发生几何二级相转变,并且伴随能量定律和相应的临界指数以说明诸如相关长度、得到无限结构的可能性及电导率等数量特性。根据普遍性的假设[34],临界指数仅取决于单个模型的几个基本性质(尺寸、相互作用的种类),因此从非常简单的模型得到的临界指数数值可以应用到更复杂的或实验性的系统中。[35]即使在实验中簇没有形成正方形的格子并且尺寸不均匀,但是普遍性假设(当然实质上仍模拟文献)表明我们的简单模拟(均匀簇、正方形格子)对于许多临界数量仍得到相同的值,包括对于相关长度v的阈值指数,从而可测定ponset(L)的变化。[然而,发现某些其它的参数,如对于电传导t的阈值指数,依据模型[σ(p)∝(p-pc)t]变化。]
使用计算机模拟已经计算了跨越触点的簇网络存在的可能性ψ(p)及簇沉积薄膜的电导率。通过长时间模拟覆盖度为p的薄膜,然后计算跨越触点的模拟结构可计算可能性ψ(p)。通过将电阻分配至每个被占据的晶格点,然后计算整个电阻网络的电阻值可计算电导率。
图1示意性地表明了矩形样品,其触点间距L和触点宽度w>>L(L和w按晶格间距测量)。触点靠近矩形的长边侧,所以例如当L=5时在触点间仅有5个晶格。考虑到过程中矩形的随机特性,所以研究了矩形阵列而不是正方形阵列。对于较小系统而言,统计波动逐渐明显,因此对于任何数量的预期值仅能通过平均许多无关的样品来得到。尽管在模拟中平均许多样品是可能的,但是由于时间限制和从长远看来得到相同的实验条件是困难的原因,这在实验中是不合实际的。然而,我们的矩形结构,本身就平均成w/L的方形,从而允许在单次沉积中收集到较小统计误差的数据。
图21表示对于各种L×w的矩形系统渗流可能性作为覆盖度函数的图。这是对于各种L×w的矩形系统计算机模拟ψ(p)的结果,该系统的尺寸和我们实验中所用的样品相似(参见表1)。有限尺寸效应i是非常明显的,即对于较小的触点间距L而言,可在较低的覆盖度发现跨越触点的簇网络。
表1实验中所用的和模拟中所用的样品的尺寸
这些数字是基于包括交叉指部并且平均簇大小为60nm的最大尺寸为33微米的正方形区域。
           实际样品尺寸触点间距(nm)  L(点)       w(点)           模拟中所用的尺寸触点间距(nm)   L(点)    w(点)
300           5           29150400           6.666667    21587.5800           13.33333    10243.751600          26.66667    4571.8753200          53.33333    1735.938 300            5        29150420            7        20500780            13       105001620           27       45003180           53       1750
图2表明计算机模拟的电导率ó(每单位平方归一化)作为覆盖度p和触点间距L(w极大)函数的结果,表明了四个不同的系统尺寸L。水平线表明特别选择的最小可观察到的电导率σmin,对于正文中所述的每个系统尺寸箭头指向相应的ponset值。
在电导率中有限尺寸效应是非常明显的,即对于较小的触点间距L而言,可在更低的覆盖度下测量导电性。有限大小尺度理论[31]表明所有的有限尺寸偏离可通过下面的尺度函数来计算:
ó(p,L)=L-t/ifó((p-pC)L1/i),(1)
对于我们的数据而言这确实是成立的(fó是适合的尺度函数,t是电导率的临界指数,i是相关长度的临界指数)。
在实验中可能用几种方式确定有效的渗流阈值ponset(L)。一种标准的方法是将ponset(L)定义为渗流可能性ψ(p)到达确定水平(例如0.5)时的覆盖度。如果我们模拟尺寸与实验中所用的实际样品相似的L×w系统,那么我们可以得到ψ(p)数据[图21]和ponset(L)数据[图23表明ψ(p)=0.5时的数据]。图23表明如下的关系:
ponset(L)-pC∝L-z     (2)
其是从简单的L×L正方形系统中预测出的,在我们样品的矩形几何形状中保持指数z=1/i。
另一种方法是将ponset(L)定义为电导率到达通过安培计测得的最小电导率ómin时的覆盖度。为直接与实验对比,我们优选在模拟中使用相同的定义。如图2所示的具有较大w的系统,有效的渗流阈值取决于ómin及系统尺寸L。使用方程式(1),可以表明在较小ómin限制中方程式(2)形式的尺度关系保持z=1/i(其中对于二维晶格而言i=4/3)。通过计算作为ómin函数的z模拟结果可被用来验证方程式(2)。与常规L×w系统的渗流阈值相比[36],其中z=1/v,图3表明对于有效的渗流阈值ponset(L)而言作为最小可观察到的电导率ómin的函数的尺度指数z。实线是对数据的三次多项式拟合,这种拟合的纵轴截距为z=0.746±0.006并与预期的临界指数1/i=0.75一致。这个图表明仅当ómin0时我们对渗流阈值的定义z1/i,即一般而言z1/i,并且需小心处理以确保可选择足够小的ómin
我们也对尺寸与实验中所用的实际样品相似的L×w系统进行了计算(参见表1)。图22用线性刻度和对数刻度表明了这些实际L×w样品的S(p)数据,ponset)(L)数据描绘在图23中,其中将它们与常规渗流阈值所定义的ponset(L)数据(从图21得到)进行了对比。在图23中ponset(L)按两种方式定义。菱形代表渗流可能性为0.5时的覆盖度值。正方形代表电导率为值σmin=1×10-3时的覆盖度。pC是在无限系统中到达渗流阈值时的覆盖度,即0.5927461。用完全不同的方法得到的ponset(L)数据给出了相同的指数值v=0.75。需注意,由于差ponset(L)-pC非常小,所以较大L时的数据相对不稳定,因此需要将模拟数据平均分成许多组以得到较小统计不确定性的数据。
模拟的重要结果是对于适合宽的触点(w)和较窄的触点间距(L)而言渗流阈值改变到低至20%的覆盖度,这一点也被下面将讨论的实验数据所支持。在电传导开始(即接近有效的渗流阈值),覆盖度很低,以至于导电通路必须由与图1和图11中示意性所示相似的窄簇组成,即在邻近最窄部分的簇网络中形成带有有限数量分支的线状结构。
e)TeCAN-V型槽的形成
下面涉及本发明TeCAN变形中V型槽的形成。
样品处理中开始是将氮化物涂布的(层厚通常是100nm)的硅晶片切成8×8mm的基底。为精确地定位<111>面的方向,首先将氮化物层用光致抗蚀剂掩膜干蚀刻以形成分开为2°的径向狭槽。用按重量计为40%的KOH溶液将这些狭槽在下层硅中转变成V型槽。完成后,通过进一步的光刻和干蚀刻阶段,进行设备的V型槽阵列对测验狭槽(选择最接近蚀刻剖面的狭槽)的角对准。使用同样的KOH溶液形成V型槽阵列。
按这种方式形成的V型槽和相关结构的实例及用原子力显微镜得到的照片表示在图28、图29和图31中。图28是用KOH蚀刻在硅中的V型槽的原子力显微照片。V型槽约5微米宽,并是用光刻技术形成的。这种技术的优点之一是利用电子束光刻技术允许使得尺寸容易下降。
使用的具体簇/基底对决定了是否V型槽的表面需要用绝缘层涂布以使簇组装的线和基底之间绝缘。对于某些簇/基底组合将形成肖特基接触,从而使线和基底的绝缘受到限制。在某些情况下,在基底上的天然氧化物层就可提供足够的绝缘。如果需要,V型槽的钝化可按两种方式实现。目前优选的方法是在形成V型槽阵列后立即热氧化整个基底。可选择的钝化方法取决于喷射涂布的氮化硅。
使用光刻或组合的电子束/光学光刻过程可形成触点。使用光致抗蚀剂图案进行起始蒸发和剥落而留下设备的指部(>1μm宽)和延伸穿过3×3mm设备面积的触点。设备的指部位于单个或多个V型槽的上方,用游标尺对准标记可实现亚微米级的公差。当需要亚微米级指部/间隙宽度并且这些特征与第一次光刻产生的垫片对齐时,需使用电子束图案。最终的蒸发和剥落允许较大尺度设备的触点位于8×8mm芯片的边缘。图29表明优选实施方案的示例性图示,其示意性地表明用V型槽的AFM照片产生的簇组装纳米线。触点的上部和下部与V型槽的顶点对齐,从而与簇组装的纳米线形成电接触,并引起簇沿着V型槽的平面扩散。左和右触点与V型槽的边缘对齐,从而不与簇组装的纳米线电接触,并使得这些触点作为门极。如图30所示,通过在线上方的绝缘上方制造上部门极也可形成晶体管结构,其中表明了FET结构的侧视图,其是首先在簇组装纳米线上方沉积绝缘层然后光刻门极触点而形成的。纳米线可由PeCAN或TeCAN技术形成。
在优选的实施方案中,在簇沉积之前,为使设备相互绝缘基底需钝化。这一点可使用组成图案的喷射涂布的二氧化硅层实现。可使用光刻然后是干蚀刻技术而直接在接触指部/V型槽区域上方的二氧化硅中开个窗口。如果使用热氧化来钝化硅V型槽,那么这种最终的干蚀刻需定时进行以避免基础氧化层耗尽。
按照PeCAN设备过程,现在样品被置于带有所有必须的设备触点的样品固定器中。在优选实施方案中,在簇沉积之后,同时在较高真空下,设备可用电子束蒸发的绝缘膜(例如SiOx)密封。这种层可用于防止簇的氧化,或在利用其它的光刻和金属蒸发过程制造上部门极之前作为绝缘层。图30是表明此设备的示意性图(未表明V型槽)。
最后,我们注意到TeCAN设备可利用多种表面形状形式,并且不限于V型槽。图31表明“倒置金字塔”底部两个不同分辨率的原子力显微镜图片。当用KOH蚀刻硅并用圆形或正方形的掩膜或窗口(而不是如上所述的狭槽)时可形成倒置金字塔。得到尺寸非常小并且壁极为平坦的倒置金字塔是可能的(在图31的下面图片中隆起是由于AFM图片的性质,而不是代表表面的平坦度)。在优选实施方案中,使用电子束光刻技术在倒置金字塔四个角的每个中形成电触点,从而允许对沿面的边缘形成的簇组装线进行4端测量。这种4端测量对于例如磁场或化学传感应用中的精确电导率测量是有用的。这些结构中也可以形成上部和/或下部门极。
实施例
下面的实施例进一步地阐明了本发明。
1.光刻过程
已使用了光学和电子束光刻的组合技术。首先,这种技术用约40微米的中等间距形成宏观的粘合衬垫。随后,EBL形成了两个触点的精细结构。所制造触头的光显微镜图片参见图4。
(a)基底的裂开和清洁
用于触点的基底是从标准的0.55mm厚的晶片上切下的平坦正方形硅片,其上带有200nm厚的氮化硅层,其可提供不导电的非常平坦的表面。
在将晶片切成所需要大小的片后,再清洁基底。通过首先将它们用丙酮,然后用甲醇,最后再用IPA强超声波浴浸渍可以实现清洁。在IPA之后,在进一步处理之前基底用N2吹干并在95摄氏度下烘15分钟。
(b)光刻
光刻技术已证实是非常好的形成尺寸小于1微米之下的图案的过程。UV-敏感性材料(光致抗蚀剂)的薄膜被旋转涂布在基底上、通过适合的掩膜用UV光曝光再显影。此过程在另外的清洁表面上留下形成的光致抗蚀剂材料图案。光刻中使用的抗蚀剂是来源于Shipley S1800光致抗蚀剂系列的标准常用的光致抗蚀剂S1813。其以4000rpm的转速在60秒内旋转涂布在基底上,并在95摄氏度下烘25分钟。随后基底用UV光(波长430nm)曝光12秒,在MF320显影剂中显影约35秒,再在蒸馏水中浸渍。
制备触点的第一步是形成相对较大的触点衬垫,线可容易地与其粘合。对于至少为100μm的触点衬垫而言其两个平行侧边相距为40±1μm。衬垫彼此靠近的区域基本上可以和基底一样长。然而,由于有时簇束不均匀,因此在经较少曝光、更精细的间隙被连接前电传导可在40μm的间隙内发生,因而临界区域应尽可能小。为最容易地实现此目的,适合形成的光刻掩膜将是最佳的解决方案。然而当前可用的最佳掩膜仅能形成40μm宽的长线。为了得到所需要的衬垫,首先通过通常的光刻技术在基底上形成光致抗蚀剂线,然后使用精细的漆刷用抗蚀剂覆盖基底表面所必须的其它部分。
按这种方法制备基底后,粘合衬垫可被蒸发于其上。使用金形成衬垫的原因是双重的。首先和主要的是,对于随后在电子束光刻中基底的对准可提供较佳的对照,其次将线粘合到相对薄的金层是可能的。由于金本身与SiN粘合的不太好,所以首先必须沉积10-12nm厚的NiCr层。所需要的金层厚度约为50nm。
蒸发后,剩余抗蚀剂的剥落(用超声浴溶解在丙酮中)可除掉除了触点衬垫外的所有沉积的金属。
(c)电子束光刻
EBL过程的原理与光刻非常相似。电子敏感性聚合物是高分子量的聚合物(HMW PMMA)。在曝光时聚合物链断裂成电子并形成低分子量的聚合物(LMW PMMA),其能被溶解而不会破坏残余的HMW PMMA结构。因此,在考虑了诸如可限制分辨率的下层表面进料及电子反向散射后,形成尺寸与电子束可被聚焦的最小尺寸一样小的图案是可能的。为更有效地应用此原理,需使用两层抗蚀剂程序。其包括首先在基底上旋转涂布4%LMW PMMA溶液,然后是一层2.5%HMW PMMA。(在这两种情况下,PMMA溶液均以3000rpm的转速在60秒内旋转涂布,并在185摄氏度下烘30分钟。从而两层均为约200nm厚)。
在准备抗蚀剂后,基底用电子束曝光。为实现此目的使用了经改变的Philips扫描电子显微镜(SEM)。图案可以是相邻或重叠的矩形形式的4096×4096象素排列。通过选择适合的SEM放大倍数,不同大小的基底区域可被曝光。通过将电子束聚焦到斑点上(直径160)、在适合的象素上扫描、在每个象素上停留特定的时间而将图案曝光。从到达基底的束流、曝光量和放大倍数可自动计算停留时间。
如本申请中其它部分所详细讨论的,通过将导电颗粒随机放置在两个触点间而在它们之间建立电连接是一种统计过程。为得到有意义和可重现的数据,将多个此类连接进行平均是必要的。达到此目的的一种方式是设计触点间隙是其宽度(触点间距)比其长度更小的矩形形式的触点。交叉指部使得在给定区域具有更高的长宽比。这类图案应于不同的触点间距参见图4。
使用原子力显微镜(AFM)并用控制和分析软件Nanoscope III版本4.42r4可测量得到的触点间距从而测定实际的触点间距。
由于金衬垫通过两层PMMA的较好对比,所以将电子束的记录区域和基底适合的区域对准是简单的。在对齐过程中从曝光的基底中产生一个可能的问题。电子撞击基底表面产生SEM中的可视性信息。由于在没有“看”到临界区域的情况下不可能精确对准电子束,所以在实际图案记录开始前这个区域被曝光。但是如果这种曝光限制于较短时间和较低的放大倍数,那么这种额外的电子曝光不会影响图案的质量。
HMW PMMA曝光后,其被显影。显影剂实际上是溶剂:比例为1∶3的MIBK(4-甲基-2-戊酮)∶IPA。它的反应性较高地取决于温度,所以在将基底在纯IPA中浸渍后,对于23摄氏度而言,30s的显影时间是适合的。此过程通过溶解略微大面积的下层LMW PMMA而除掉了两个PMMA层中的曝光区域并雕刻出被记录进HMW PMMA层的图案。这使得后者的剥落更容易成功,特别是对于精细图案而言。然而,显影过程不能完全清除SiN表面的抗蚀剂,因此蒸发的金属薄膜不能很好地粘附。为解决此问题,在用500瓦能量的RF场蒸发15秒之前可用氧气等离子体清洁基底。这样可除掉约5nm的有机层,这足以清洁自由的SiN表面而不会破坏HMW PMMA薄膜。在此过程中除了非常小的中心曝光区域外,剩余的PMMA层将完全覆盖基底。然而,在基底的处理中这些层对于刮擦或其它的机械压力是非常敏感的并且在PMMA层中的一些小孔或裂纹也能显影。为避免在基底的各种区域上较小的金属沉积物,整个基底可用光致抗蚀剂覆盖(当然中心区域除外)。
精细触点NiCr(80%Ni和20%Cr)被选定最后蒸发,是因为其易于使用,更重要的是对SiN粘附更好,并在非常低的厚度时也可形成非常坚固的薄膜。由于通过在丙酮中溶解PMMA并使用超声浴而使最终的剥落工作非常容易,所以使用可能的其它方法利用棉花可除掉指部间的所有小块金属。然而特别是对较小的触点间距而言,有时不可能除掉指部间的所有金属。在这种情况下,基底不得不被废弃。
2.簇沉积实验的结果
第一步铋簇被沉积在平坦的SiN表面上,并使用原子力显微镜研究生成的薄膜。图9中表明了对于提高簇覆盖度的原子力显微照片。表明了四个提高表面覆盖度的沉积过程。从这些研究的结果证实铋簇的行为与模拟中所用的模型非常相似:它们粘附在触点表面上而不象观察到的不同小尺寸和/或不同材料的簇那样扩散和接合[37]。
此外我们用场发射扫描电子显微镜研究了沉积在样品上带有光刻技术形成的触点的簇薄膜。图19表明了低分辨率样品的场发射SEM照片,此样品带有6对覆盖在含有20nm Bi簇薄膜中的交叉触点。需注意从分子束生成的斑点形状和在样品上方的圆形开孔。也需注意穿过薄膜的颗粒的密度梯度。(在这种情况下由于比通常簇平均值更小的L相对较大,所以渗流阈值没有较大的改变。)
图20表明与模拟(连续模型)结果相比渗流簇薄膜的场发射SEM照片。这种模拟表明了总覆盖度值(ptot)。因为总覆盖度与第一层中的覆盖度相关,所以通过ptot=-ln(p)可计算第一层中的等价覆盖度。这些照片是不同薄膜厚度的样品的多个区域(注意图19中簇薄膜明显不是均匀厚度的)。簇薄膜的形态和连接度明显与通过可随机将颗粒置于表面上[连续渗流]的简单计算机程序产生的照片相似。在这个模型中,形成在表面上的新颗粒实际形成在先前形成的颗粒的上方,这种可能性是简单的表面覆盖度p。简单的运用表明包括较高层颗粒的总覆盖度是ptot=-ln(1-p),其中p仅是第一层中的覆盖度,就象在较简单的单层模型中一样。在连续渗流模型中,如果簇限定于单层,对于无限系统在p~0.68时发生渗流阈值,其相应于Ptot~1.14,即总覆盖度比完全覆盖表面所需要的大14%。然而需注意在低覆盖度P~Ptot时,对于足够小L和足够大w的L×w系统而言ponset(L)不受影响。
FE-SEM照片也表明较小的簇不明显地扩散和接合。存在有限的接合-簇非常轻微地与它们的近邻结合-但是一般而言颗粒仍是可分辨的。
在第一原位电流的测量实验中,铋簇沉积在单个触点排列上。一般的程序包括产生和稳定簇束到给定的平均簇速率(使用沉积速率监测仪)并将触点向此束暴露。在暴露过程中,观察电流并测量暴露时间。不利地是,尽管在簇沉积之前和之后可测定平均簇束强度,但不可将沉积速率监测仪和触点同时暴露。
一般地,当表面覆盖层(厚薄膜)足以连接触点时(参见图6),电流突跃几个数量级。不利地是,簇束的某些性质对于我们的实验不是理想的。更严重地是,簇束强度根据束中的位置而变化,即在束中心的强度最高,并向外递减。由于这一问题,不可能直接测定触点处的簇速率,而必须与不同次数比较。为克服这个问题,开发了用于实验的新装置。中心概念是使用两个带有不同间距而可同时暴露的触点对。如图4所示,两个触点对是电绝缘的但是彼此很接近(在直径为100μm的圆形内)。因此,簇束强度从一个触点到另一个触点的偏差可以忽略。理想地,皮可安培计现在可用于测量分别通过两个触点的电流,然而仅有一个敏感的仪器可以使用。因此如图7(上部)所示,两个触点并联连接。10GΩ的电阻与较小间距的触点(其表现出较早的开始电传导)串联,并测量通过两个触点的总电流。当较小间距的触点被簇连接时,通过这个通路的电流受电阻的限制。仅有在薄膜厚到足以连接第二组触点时,总电流才进一步增加。那样总电流对时间曲线将表现出明显的稳定水平,在它的限制下对于不同的触点有不同的电传导开始时间。
图7(下部)表明了典型的实验曲线,其证实了预测的行为。对一组样品进行了实验,其中每个样品的一组触点其间距为3200nm。测定临界薄膜厚度×(L),并对于3200nm的间距归一化临界薄膜厚度:
x(L)=tC(L)/tC(3200nm)
tc(L)代表间距为L的触点的开始时间。此方程表明平均沉积速率的比被假定为1。如果簇束强度是精确的常数或者如果其在比沉积时间更小的时间尺度内在常数平均值周围波动,那么这种假定就是正确的。但是在我们的系统中,平均束强度在沉积时间数量级的时间尺度内波动。
临界薄膜厚度dC(L)被描绘在图5中,对于无穷大的触点间距而言归一化的临界薄膜厚度dC(∞)是拟合参数。这些数据是对模拟所提出的有限尺寸效应的实验性验证:临界薄膜厚度随着触点间距而减小。在2D正方形晶格中,单层约60%的覆盖度导致无限的渗流簇。在铋薄膜中,具有约两个单层而建立了无限连接(dC(∞)~130nm)。这种现象是几种效应组合的结果,其中占优势的效应是:
1)任何簇形成在另一个簇上面的有限可能性导致先前所讨论的关系Ptot=-ln(1-p)。
2)铋簇的一些部分(ζ)不与其相邻部形成导电连接的可能性,或者是由于小间隙或在颗粒间仅有较窄颈的存在,或是因为它们被真空系统中的水或残余的氧气氧化。
如果ζ~0.2,那么这两种效应的组合导致Ptot~2.0。
在某些沉积的结果中电导率对时间表现出明显的台阶状行为(图6)。这清楚地表明因在网络点处簇沉积生成的台阶显著地影响全部网络的电导率(被所施加的电压1.2V分开的电流)。极端的例子是电传导的开始是从形成的可在两个触点间完成连接的单簇或小量的簇而开始。图6中超过电导率阈值的电流中的台阶是由于到达连接触点的网络部分中的其它簇的电流通路变化造成的。
最后我们也使用标准AC-lockin和I(V)技术研究了多个由不同平均直径的铋颗粒制备的不同触点间距和覆盖度的样品的电导率。图24和图25中给出了观察到的行为的实例。图24表明两个温度下的铋簇薄膜电流-电压特性,表现出可重现的线性低压行为。此图表明在低压下I(V)曲线通常是线性的,表明欧姆电传导。相比较而言,图25表明室温下的铋簇薄膜电流-电压特性,表现出线性低压行为和高压下的电阻台阶。这表明在高压下电传导中可观察到新的台阶状特征。其中一些对几个电压循环具有可重现性,而另一些没有。可观察到电传导增加和减小,但是增加是更常见的。可以看到通过施加电流/电压可以在簇间引起连接和断裂。在极端的实施例中,通过施加电流/电压设备的电导率明显减小,从而导致非欧姆行为。在其它情况下,如果起始覆盖度不足以允许欧姆电传导,施加的电流/电压通过欧姆或接近于欧姆的电传导而产生电流运输态。对于已被空气氧化成基本上是绝缘态的样品时就是这种情况,即在此类设备中有时可重新生成欧姆或接近于欧姆电传导的电流运输态。
上面说明了本发明。对于本领域所属技术人员显而易见的变更和修饰也属于其范围之内。
1  S.Tans et al Nature 393,49(1998).
2  See P.Collins et al,Science 292,706(2001)and refs therein.
3  A.Rochefort et al.Appl.Phys.Lett.78,2521(2001)
4  V.Rodrigues et al,Phys.Rev.Lett.85 4124(2000).
5  A Morpurgo et al,Appl.Phys.Lett.74,2084(1999)
6  C.Li et al,Appl.Phys.Lett.76,1333(2000)
7  R.Palmer,“Welcome to Clusterworld”,New Scientist,22 February1997.
8  W.Chen et al,Appl.Phys.Lett.66,3383(1995)
9  See,for example,I.M.Goldby et al,Rev.Sci.Inst.68,3327(1997),and refs therein.
10 See for example,;D.Klein et al,Appl.Phys.Lett.68,2574(1996);T.Tada et al,Micro.Eng.35,293(1997);T.Tada et al,Appl.Phys.Lett.70,2538(1997);K.Seeger and R.Palmer,Appl.Phys.Lett.73,2030(1998).
11 I.M.Goldby et al,Appl.Phys.Lett.69,2819(1996).
12 G.M.Francis et al,J.Appl.Phys.73,2942(1996).
13 J.Liu et al,Appl.Phys.Lett.74,1627(1999).
14 S.J.Carroll et al,Appl.Phys.Lett.72,305(1998).
15 W.Chen and H.Ahmed,J.Vac.Sci.Technol.B11,2519(1993).
16 M.Hori et al,Appl.Phys.Lett.73,3223(1998).
17 D.Klein et al Appl.Phys.Lett.68,2574(1996).
18  L.Gurevich et al,Appl.Phys.Lett.76,384(2000).
19  J.Park et.al.Nature 417,722(2002);W.Liang et.al.Nature 417,725(2002).
20  S.Yamamuro et al.,J.Phys.Soc.Jpn,68,28(1999).
21  R.Laibowitz et al.,Phys Rev.B.25,2965(1982)
22  R.Voss et al.,Phys Rev.Lett.49,1441(1982).
23  A.Kapitulnik and G.Deutshcer,Phys Rev.Lett.49,1444(1982).
24  P.Jensen et al.,Phys Rev.B 47,5008(1993).
25  P.Melinon et al,Phys Rev.B 44,12562(1991).
26  W.de Heer,Rev.Mod.Phys.65,611(1993)
27  I.M.Goldby et al,Rev.Sci.Inst.68,3327(1997).
28  Stauffer,D.Introduction to Percolation Theory.Taylor and Francis(1995)
29  H.Chopra and S.Hua,Phys.Rev.B 66,020403(2002).
30  Similar etching techniques are used for a different type of devicestructure in H.Ishikuro and T.Hiramoto,Jap.J.Appl.Phys.38,396(1999).
31  B.von Issendorf and R.Palmer,Rev.Sci.Inst.70,4497(1999)
32  B.D.Hall,PhD thesis,Ecole Polytechnique Federale de Laussanne,Switzerland(1991).
33  Stauffer,D.Introduction to Percolation Theory.Taylor and Francis(1995)
34  Stanley,H.E.Scaling,universality and renormalisation:Threepillars of modem critical phenomena.Rev.Mod Phys.71,S358(1999).
35  See,for example,Back C.H.et al.,Experimental confirmation ofuniversality for a phase transition in two dimensions,Nature 378,597(1995).
36  Monetti R.A.and Albano E.V.,Critical behaviour of the sitepercolation model on the square lattice in an L×M geometry.Z.Phys.B.82,129(1991).
37  G.Fuchs et al J.Phys.D,26,1114(1993)

Claims (84)

1.一种在基底上的多个触点间至少形成一条导电纳米颗粒链的方法,所述方法包括或包含如下步骤:
a.在基底上形成触点,
b.制备多个纳米颗粒,
c.至少在所述触点间区域内的基底上沉积多个纳米颗粒,
d.在所述触点间形成导电纳米颗粒链。
2.如权利要求1所述的方法,其中两个触点相距小于10微米。
3.如权利要求2所述的方法,其中所述触点相距小于1000nm。
4.如权利要求3所述的方法,其中所述触点相距小于100nm。
5.如权利要求2至4任一项所述的方法,其中所述纳米颗粒由两个或多个原子组成,其可以是相同或不同的元素。
6.如权利要求5所述的方法,其中所述纳米颗粒的尺寸可以是均匀或非均匀的,并且所述纳米颗粒的平均直径为0.5nm~1,000nm。
7.如权利要求6所述的方法,其中所述纳米颗粒的制备和沉积步骤是通过惰性气体凝聚实现的,并且所述纳米颗粒是由相同或不同元素的多个原子组成的原子簇。
8.如权利要求7所述的方法,其中所述基底是绝缘或半导体材料。
9.如权利要求8所述的方法,其中所述基底选自硅、氮化硅、氧化硅、氧化铝、氧化铟锡、锗、砷化镓或任何其它的III-V半导体、石英或玻璃。
10.如权利要求9所述的方法,其中所述纳米颗粒选自铋、锑、铝、硅、锗、银、金、铜、铁、镍或钴簇。
11.如权利要求10所述的方法,其中所述触点是由光刻形成的。
12.如权利要求1至11任一项所述的方法,其中至少一条导电链由如下任一步骤形成:
i.监测所述触点间的电传导,并在或接近开始电传导时终止沉积,和/或
ii.改变所述基底表面,或利用先已存在的表面特征,从而当纳米颗粒被沉积在改变的区域或具有表面特征的区域时使纳米颗粒形成纳米线。
13.如权利要求12所述的方法,其中所述形成导电纳米颗粒链的步骤是步骤i.,彼此相关和与纳米颗粒尺寸相关的触点几何形状已被最优化,从而增大了在通常在相同颗粒的宏观薄膜或其部分薄膜中不认为有电传导的表面覆盖时形成纳米颗粒链的可能性。
14.如权利要求13所述的方法,其中所述最优化是通过渗流理论计算的,其中渗流理论定义了渗流阈值,在渗流阈值时这种排列或系统是导电的,并且其中最优化提高了比渗流阈值更小的表面覆盖度时的电传导。
15.如权利要求14所述的方法,其中平均纳米颗粒直径为0.5nm~1000nm,触点相距为4-6x平均纳米颗粒直径,每个触点的宽度基本上超过10x触点间距。
16.如权利要求15所述的方法,其中触点的总体几何形状是交叉形状。
17.如权利要求16所述的方法,其中条件是阻碍纳米颗粒在基底表面扩散的那类条件,包括温度、表面光滑度、和/或本身条件。
18.如权利要求17所述的方法,其中通过步骤ii.形成导电纳米颗粒链,及其中平均纳米颗粒直径为0.5nm~1000nm。
19.如权利要求18所述的方法,其中改变包括基本上在两个触点间延伸并形成在基底表面中的台阶、凹陷或隆起部。
20.如权利要求19所述的方法,其中改变包括形成基本上在触点间延伸并基本上具有v型横截面的槽。
21.如权利要求20所述的方法,其中条件是促进纳米颗粒在基底表面扩散的那类条件,包括温度、表面光滑度、和/或表面类型、和/或本身的条件。
22.如权利要求21所述的方法,其中改变是通过光刻和蚀刻实现的。
23.一条基本上按照权利要求1至22中任一项所述方法制备的在基底上的多个触点间的导电纳米颗粒链。
24.一种在基底表面的两个触点间形成导电纳米线的方法,所述方法包括或包含如下步骤:
a.在基底上形成触点,
b.制备多个纳米颗粒,
c.至少在所述触点间区域内的基底上沉积多个纳米颗粒,
d.通过监测两个触点间的电传导并在电传导起始时终止沉积,来监测导电纳米线的形成,
其中触点相距小于10微米。
25.如权利要求24所述的方法,其中所述触点相距小于1000nm。
26.如权利要求25所述的方法,其中所述触点相距小于100nm。
27.如权利要求24至26任一项所述的方法,其中所述纳米颗粒的平均直径为0.5nm~1,000nm,并且所述纳米颗粒的尺寸可以是均匀或非均匀的。
28.如权利要求27所述的方法,其中所述纳米颗粒的制备和沉积步骤是通过惰性气体凝聚实现的,并且所述纳米颗粒是由相同或不同元素的两个或多个原子组成的原子簇。
29.如权利要求28所述的方法,其中所述触点的几何形状是由渗流理论计算而最优化的,从而在触点间区域内的基底上形成纳米颗粒表面覆盖度小于渗流阈值覆盖度的导电纳米线。
30.如权利要求29所述的方法,其中所述表面覆盖度小于70%。
31.如权利要求30所述的方法,其中所述表面覆盖度小于30%。
32.如权利要求31所述的方法,其中所述表面覆盖度基本上在20%的范围。
33.如权利要求30至32任一项所述的方法,其中所述最优的几何形状需要:
- 在触点间的矩形区域(或几何上的等价区域,如交叉触点);
- 触点相距为小于60x平均纳米颗粒直径,及
- 每个触点的宽度超过10x触点间距。
34.如权利要求33所述的方法,其中:
- 触点相距为4-6x平均纳米颗粒直径;及
- 每个触点的长度基本上超过10x触点间距。
35.如权利要求34所述的方法,其中平均纳米颗粒直径基本上为0.5nm~1,000nm。
36.如权利要求35所述的方法,其中触点的总体几何形状是交叉形状。
37.如权利要求36所述的方法,其中条件是阻碍纳米颗粒在基底表面扩散的那类条件,包括温度、表面光滑度、和/或表面类型、和/或本身条件。
38.如权利要求28所述的方法,其中在触点间区域内的基底的表面形状能够促进触点间纳米颗粒导电通路的形成。
39.如权利要求38所述的方法,其中所述方法在步骤a)或b)之前或之后但至少要在步骤c)之前包括如下补充步骤:
i)为形成导电通路,改变表面以对沉积的纳米颗粒的布置提供有帮助的表面形状。
40.如权利要求39所述的方法,其中改变包括基本上在两个触点间延伸并形成在基底表面中的台阶、凹陷或隆起部。
41.如权利要求40所述的方法,其中改变包括形成基本上在触点间延伸并基本上具有v型横截面的槽。
42.如权利要求41所述的方法,其中改变是通过光刻和蚀刻实现的。
43.如权利要求42所述的方法,其中条件是促进纳米颗粒在基底表面扩散的那类条件,包括温度、表面光滑度、和/或表面类型、和/或本身条件。
44.如权利要求37或43所述的方法,其中所述基底是绝缘或半导体材料。
45.如权利要求44所述的方法,其中所述基底选自硅、氮化硅、氧化硅、氧化铝、氧化铟锡、锗、砷化镓或任何其它的III-V半导体、石英、玻璃。
46.如权利要求45所述的方法,其中纳米颗粒选自铋、锑、铝、硅、锗、银、金、铜、铁、镍或钴簇。
47.一种基本上按照权利要求24至46中任一项所述方法制备的在基底表面的两个触点间的导电纳米线。
48.一种在基底表面的两个触点间形成导电纳米线的方法,所述方法包括或包含如下步骤:
a.在基底上形成触点,
b.制备多个纳米颗粒,
c.至少在所述触点间区域内的基底上沉积多个纳米颗粒,
d.通过如下任一步骤得到基本上在两个触点间延伸的一条纳米线:
i.监测所述触点间的电传导,并在电传导起始时终止沉积,和/或
ii.改变所述基底,或利用先已存在的并可使纳米颗粒形成纳米线的表面特征。
49.如权利要求48所述的方法,其中所述触点相距小于10微米。
50.如权利要求49所述的方法,其中所述触点相距小于1000nm。
51.如权利要求50所述的方法,其中所述触点相距小于100nm。
52.如权利要求49至51任一项所述的方法,其中所述纳米颗粒的平均直径为0.5nm~1,000nm,并且所述纳米颗粒的尺寸可以是均匀或非均匀的。
53.如权利要求52所述的方法,其中所述纳米颗粒的制备和沉积步骤是通过惰性气体凝聚实现的,并且所述纳米颗粒是由相同或不同元素的两个或多个原子组成的原子簇。
54.如权利要求53所述的方法,其中所述触点是通过光刻形成的。
55.如权利要求54所述的方法,其中所述基底是绝缘或半导体材料。
56.如权利要求55所述的方法,其中所述基底选自硅、氮化硅、氧化硅、氧化铝、氧化铟锡、锗、砷化镓或任何其它的III-V半导体、石英或玻璃。
57.如权利要求56所述的方法,其中所述纳米颗粒选自铋、锑、铝、硅、锗、银、金、铜、铁、镍或钴簇。
58.一种基本上按照权利要求48至57中任一项所述方法制备的在基底表面的两个触点间的导电纳米线。
59.一种在形成于基底上的两个触点间包括或需要导电通路的纳米级设备的制造方法,所述方法包括或包含如下步骤:
A.按照权利要求1至22、24至46或48至58中任一项所述方法在基底表面的两个触点间制备导电纳米线,
B.将所述触点和纳米线与所述纳米级设备组合。
60.如权利要求59所述的方法,其中所述设备包括两个或多个触点并包括一条或多条导电纳米线。
61.如权利要求60所述的方法,其中所述组合步骤导致产生下面的任一个或多个实施方案:
1.在其间有导电纳米线的两个基本触点,在基底上的至少一个第三触点,所述第三触点不与基本触点电学连接从而可在放大或其它转换设备、晶体管或等价物中作为门极或其它元件;和/或
2.在其间有导电纳米线的两个基本触点,绝缘材料的上层或下层,在所述上层或下层远离所述基本触点端的至少一个第三触点,从而所述第三触点可在转换设备、晶体管或等价物中作为门极或其它元件;和/或
3.所述触点和/或纳米线受氧化物或其它非金属或半导体薄膜的保护从而保护和/或增强它的性质;和/或
4.在带有触点和纳米线的基底表面之上的覆盖层(可是掺杂或未掺杂的),其可以是也可以不是3中的薄膜;
5.在基底表面上的纳米颗粒被退火;
6.通过应用在基底上的抗蚀剂、或其它有机化合物、或氧化物、或其它绝缘层来控制纳米颗粒的布置,然后使用光刻和/或蚀刻处理以形成其内纳米颗粒参与触点间电传导的一个或多个区域及其内纳米颗粒与导电网络绝缘的另一个或多个区域。
62.如权利要求61所述的方法,其中所述设备是晶体管或其它转换设备、薄膜沉积控制设备、磁场传感器、化学传感器、发光或检测设备、或温度传感器。
63.如权利要求61所述的方法,其中所述设备是监测纳米颗粒薄膜沉积的沉积传感器,其至少包括一对几何形状被最优化的触点,从而在相同颗粒的宏观薄膜中通常不能预期到电传导的表面覆盖度时所述设备开始发生电传导,其中可以选择触点间距从而在或接近电传导起始时改变表面覆盖度,其中作为预先确定触点间距的结果,当在薄膜中达到预定的纳米颗粒覆盖度时,在纳米颗粒薄膜中的开始电传导被用于感测。
64.如权利要求63所述的方法,其中所述设备是沉积传感器,而纳米颗粒被涂布在配体或绝缘层中,从而开始的隧道电传导可用于监测薄膜厚度。
65.如权利要求51至64中任一项所述的设备,其中在颗粒沉积过程中或沉积之后,通过施加电压或电流而经由链进行电传导。
66.一种基本上按照权利要求59至65中任一项所述方法制备的在形成于基底上的两个触点间包括或需要导电通路的纳米级设备。
67.一种在形成在基底上的两个触点间包括或需要导电通路的纳米级设备,其包括或包含:
i)至少在所述基底上的两个触点,
ii)在所述触点间形成纳米颗粒导电链或通路的多个纳米颗粒。
68.如权利要求67所述的设备,其中所述两个触点相距小于10微米。
69.如权利要求68所述的设备,其中所述触点相距小于1000nm。
70.如权利要求69所述的设备,其中所述触点相距小于100nm。
71.如权利要求68至70中任一项所述的设备,其中所述纳米颗粒是由相同或不同元素的两个或多个原子组成。
72.如权利要求71所述的设备,其中所述纳米颗粒的尺寸可以是均匀或非均匀的,并且所述纳米颗粒的平均直径为0.5nm~1,000nm。
73.如权利要求72所述的设备,其中所述基底是绝缘或半导体材料。
74.如权利要求73所述的设备,其中所述基底选自硅、氮化硅、氧化硅、氧化铝、氧化铟锡、锗、砷化镓或任何其它的III-V半导体、石英或玻璃。
75.如权利要求74所述的设备,其中所述纳米颗粒选自铋、锑、铝、硅、锗、银、金、铜、铁、镍或钴簇。
76.如权利要求67至75中任一项所述的设备,其中至少一条导电链由如下任一步骤形成:
i.监测所述触点间的电传导,并在开始电传导时终止沉积,和/或
ii.改变所述基底表面,或利用先已存在的表面特征,从而当纳米颗粒被沉积在改变的区域或具有表面特征的区域时使纳米颗粒形成纳米线。
77.如权利要求76所述的设备,其中至少一条导电链是由步骤i.形成的,及其中平均纳米颗粒直径为0.5nm~1000nm,触点相距为4-6x平均纳米颗粒直径,每个触点的长度基本上超过10x触点间距。
78.如权利要求77所述的设备,其中所述触点的总体几何形状是交叉形状。
79.如权利要求78所述的设备,其中所述形成导电纳米颗粒链的步骤是步骤ii.,及其中平均纳米颗粒直径为0.5nm~1000nm。
80.如权利要求79所述的设备,其中在颗粒沉积过程中或沉积之后,通过施加电压或电流而经由链进行电传导。
81.结合任一个或多个附图和或实施例并基本上按照本文所述的在基底上的多个触点间的一条导电纳米颗粒链。
82.结合任一个或多个附图和或实施例并基本上按照本文所述的在基底表面上的两个触点间的导电纳米线。
83.结合任一个或多个附图和或实施例并基本上按照本文所述的在基底上的多个触点间制备一条导电纳米颗粒链的方法。
84.结合任一个或多个附图和或实施例并基本上按照本文所述的在基底表面上的两个触点间制备导电纳米线的方法。
CNA028157370A 2001-08-20 2002-08-20 纳米级电子设备及制造方法 Pending CN1541183A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NZ513637A NZ513637A (en) 2001-08-20 2001-08-20 Nanoscale electronic devices & fabrication methods
NZ513637 2001-08-20

Publications (1)

Publication Number Publication Date
CN1541183A true CN1541183A (zh) 2004-10-27

Family

ID=19928590

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028157370A Pending CN1541183A (zh) 2001-08-20 2002-08-20 纳米级电子设备及制造方法

Country Status (8)

Country Link
US (1) US7494907B2 (zh)
EP (1) EP1425242A1 (zh)
JP (1) JP2005500678A (zh)
KR (1) KR20040044454A (zh)
CN (1) CN1541183A (zh)
CA (1) CA2458233A1 (zh)
NZ (1) NZ513637A (zh)
WO (1) WO2003016209A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1840465B (zh) * 2005-03-30 2010-09-29 清华大学 一维纳米材料器件制造方法
US8758588B2 (en) 2005-03-10 2014-06-24 Tsinghua University Method for manufacturing a one-dimensional nano-structure-based device
US8795496B2 (en) 2005-03-31 2014-08-05 Tsinghua University Method for manufacturing a one-dimensional nano-structure-based device
CN107814355A (zh) * 2017-11-02 2018-03-20 苏州康力丰纳米科技有限公司 一种原子级器件大规模加工集成方法

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
WO2004032193A2 (en) 2002-09-30 2004-04-15 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7051945B2 (en) 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7619562B2 (en) * 2002-09-30 2009-11-17 Nanosys, Inc. Phased array systems
EP1563480A4 (en) * 2002-09-30 2010-03-03 Nanosys Inc INTEGRATED ADS WITH NANOWIRE TRANSISTORS
US6936496B2 (en) * 2002-12-20 2005-08-30 Hewlett-Packard Development Company, L.P. Nanowire filament
KR100594578B1 (ko) * 2002-12-23 2006-07-03 삼성전자주식회사 접합된 나노입자를 이용한 수광소자
CN1768001A (zh) * 2003-02-07 2006-05-03 纳米簇设备公司 模板化的团簇组成的丝
SE0300991L (sv) * 2003-04-02 2004-10-03 Abb Research Ltd Anordning
EP1678075A4 (en) * 2003-09-24 2008-09-24 Nano Cluster Devices Ltd ENGRAVING MASKS BASED ON NANOAGREGATES ASSEMBLED IN TEMPLATE ETCH MASKS BASED ON TEMPLATE-ASSEMBLED NANOCLUSTERS
US7067341B2 (en) 2003-10-28 2006-06-27 Stmicroelectronics S.R.L. Single electron transistor manufacturing method by electro-migration of metallic nanoclusters
US7794784B2 (en) 2003-11-07 2010-09-14 Bae Systems Plc Forming nanostructures
US20110039690A1 (en) 2004-02-02 2011-02-17 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
US8025960B2 (en) * 2004-02-02 2011-09-27 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
US7553371B2 (en) * 2004-02-02 2009-06-30 Nanosys, Inc. Porous substrates, articles, systems and compositions comprising nanofibers and methods of their use and production
KR20070011550A (ko) * 2004-04-30 2007-01-24 나노시스, 인크. 나노와이어 성장 및 획득 시스템 및 방법
US7785922B2 (en) 2004-04-30 2010-08-31 Nanosys, Inc. Methods for oriented growth of nanowires on patterned substrates
US20050279274A1 (en) * 2004-04-30 2005-12-22 Chunming Niu Systems and methods for nanowire growth and manufacturing
US8828792B2 (en) * 2004-05-25 2014-09-09 The Trustees Of The University Of Pennsylvania Nanostructure assemblies, methods and devices thereof
JP2008506254A (ja) * 2004-07-07 2008-02-28 ナノシス・インコーポレイテッド ナノワイヤーの集積及び組み込みのためのシステムおよび方法
WO2006124055A2 (en) * 2004-10-12 2006-11-23 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
US7473943B2 (en) * 2004-10-15 2009-01-06 Nanosys, Inc. Gate configuration for nanowire electronic devices
KR100584719B1 (ko) * 2004-11-18 2006-05-30 한국전자통신연구원 쓰리-게이트 전계효과 분자트랜지스터 및 그 제조방법
CA2585009C (en) 2004-11-24 2014-09-30 Nanosys, Inc. Contact doping and annealing systems and processes for nanowire thin films
US7171841B2 (en) * 2004-12-01 2007-02-06 Uchicago Argonne, Llc Ultrafast and ultrasensitive hydrogen sensors based on self-assembly monolayer promoted 2-dimensional palladium nanoclusters
US7560366B1 (en) 2004-12-02 2009-07-14 Nanosys, Inc. Nanowire horizontal growth and substrate removal
US8039368B2 (en) * 2005-03-21 2011-10-18 The Trustees Of The University Of Pennsylvania Nanogaps: methods and devices containing same
US7958120B2 (en) * 2005-05-10 2011-06-07 Netseer, Inc. Method and apparatus for distributed community finding
US9110985B2 (en) * 2005-05-10 2015-08-18 Neetseer, Inc. Generating a conceptual association graph from large-scale loosely-grouped content
KR20060133670A (ko) * 2005-06-21 2006-12-27 삼성전자주식회사 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판
KR101147087B1 (ko) * 2005-06-28 2012-05-17 엘지디스플레이 주식회사 평판표시소자의 제조방법
WO2007008088A1 (en) * 2005-07-08 2007-01-18 Nano Cluster Devices Ltd Nanoscale and microscale lithography methods and resultant devices
ES2277531B2 (es) * 2005-08-03 2008-07-16 Universidad De Santiago De Compostela Procedimiento para la obtencion de clusteres cuanticos atomicos.
DE102005038121B3 (de) * 2005-08-11 2007-04-12 Siemens Ag Verfahren zur Integration funktioneller Nanostrukturen in mikro- und nanoelektrische Schaltkreise
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
EP1938381A2 (en) * 2005-09-23 2008-07-02 Nanosys, Inc. Methods for nanostructure doping
CA2624778A1 (en) * 2005-12-29 2007-11-22 Nanosys, Inc. Methods for oriented growth of nanowires on patterned substrates
US7741197B1 (en) 2005-12-29 2010-06-22 Nanosys, Inc. Systems and methods for harvesting and reducing contamination in nanowires
US10100266B2 (en) 2006-01-12 2018-10-16 The Board Of Trustees Of The University Of Arkansas Dielectric nanolubricant compositions
JP5603013B2 (ja) 2006-01-12 2014-10-08 ザ ボード オブ トラスティーズ オブ ザ ユニバーシティ オブ アーカンソー ナノ粒子組成物およびその製法並びに使用法
WO2007084616A2 (en) 2006-01-18 2007-07-26 Ilial, Inc. System and method for context-based knowledge search, tagging, collaboration, management and advertisement
US8825657B2 (en) 2006-01-19 2014-09-02 Netseer, Inc. Systems and methods for creating, navigating, and searching informational web neighborhoods
WO2007100923A2 (en) * 2006-02-28 2007-09-07 Ilial, Inc. Methods and apparatus for visualizing, managing, monetizing and personalizing knowledge search results on a user interface
WO2007111518A1 (en) * 2006-03-27 2007-10-04 Nano Cluster Devices Limited Filling of nanoscale and microscale structures
US7741647B2 (en) * 2006-05-22 2010-06-22 Hewlett-Packard Development Company Utilizing nanowire for different applications
TWI426531B (zh) 2006-10-12 2014-02-11 Cambrios Technologies Corp 以奈米線為主之透明導體及其應用
US9817902B2 (en) * 2006-10-27 2017-11-14 Netseer Acquisition, Inc. Methods and apparatus for matching relevant content to user intention
US7776760B2 (en) 2006-11-07 2010-08-17 Nanosys, Inc. Systems and methods for nanowire growth
US7786024B2 (en) 2006-11-29 2010-08-31 Nanosys, Inc. Selective processing of semiconductor nanowires by polarized visible radiation
US7711213B2 (en) * 2007-01-29 2010-05-04 Hewlett-Packard Development Company, L.P. Nanowire-based modulators
GB0708381D0 (en) * 2007-04-30 2007-06-06 Nokia Corp Method for forming a semiconductor structure
KR100949375B1 (ko) * 2007-10-31 2010-03-25 포항공과대학교 산학협력단 미세 와이어 제조 방법, 그리고 미세 와이어를 포함하는 센서 제조 방법
JP5937300B2 (ja) 2007-12-20 2016-06-22 シーマ ナノ テック イスラエル リミティド フィラー材料を有する透明導電性コーティング
JP2011513890A (ja) * 2007-12-20 2011-04-28 シーマ ナノ テック イスラエル リミティド 微細構造化材料及びその製造方法
JP4445556B2 (ja) 2008-02-18 2010-04-07 国立大学法人広島大学 発光素子およびその製造方法
WO2009118784A1 (ja) * 2008-03-26 2009-10-01 国立大学法人広島大学 発光素子およびその製造方法
DE112008003839T5 (de) * 2008-05-05 2011-03-10 Hewlett-Packard Development Company, L.P., Houston Photodiode auf Nanodrahtbasis
US10387892B2 (en) * 2008-05-06 2019-08-20 Netseer, Inc. Discovering relevant concept and context for content node
US20090300009A1 (en) * 2008-05-30 2009-12-03 Netseer, Inc. Behavioral Targeting For Tracking, Aggregating, And Predicting Online Behavior
US8417695B2 (en) * 2008-10-30 2013-04-09 Netseer, Inc. Identifying related concepts of URLs and domain names
US7969774B2 (en) * 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
EP2433475B1 (en) 2009-05-19 2021-04-21 OneD Material, Inc. Nanostructured materials for battery applications
US8029869B2 (en) * 2009-07-10 2011-10-04 Korea University Research And Business Foundation Structure fabrication using nanoparticles
TWI420540B (zh) 2009-09-14 2013-12-21 Ind Tech Res Inst 藉由光能或熱能成形之導電材料、導電材料之製備方法以及導電組合物
KR101161060B1 (ko) * 2009-11-30 2012-06-29 서강대학교산학협력단 나노입자를 기둥형태로 조직화시키기 위한 배열장치 및 그 배열방법
CN105347297B (zh) * 2009-12-22 2018-01-09 昆南诺股份有限公司 用于制备纳米线结构的方法
KR20110105261A (ko) * 2010-03-18 2011-09-26 삼성전자주식회사 적어도 하나의 양자점을 임베디드한 전자 소자 및 열상 센서
EP2577686A4 (en) * 2010-05-28 2017-12-06 Institute Of Geological And Nuclear Sciences Limited Magnetic nanoclusters
US20120106111A1 (en) * 2010-10-31 2012-05-03 Joseph Mazzochette Anisotropic electrically and thermally conductive adhesive with magnetic nano-particles
US9079017B2 (en) 2011-02-15 2015-07-14 University Of Oregon Fractal interconnects for neuro-electronic interfaces and implants using same
US8555210B2 (en) * 2011-04-29 2013-10-08 Micron Technology, Inc. Systems and methods for stochastic models of mask process variability
CN102903849B (zh) * 2011-07-29 2015-07-01 清华大学 肖特基二极管及其制备方法
US9005877B2 (en) 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
US8486870B1 (en) 2012-07-02 2013-07-16 Ajay P. Malshe Textured surfaces to enhance nano-lubrication
US8476206B1 (en) 2012-07-02 2013-07-02 Ajay P. Malshe Nanoparticle macro-compositions
US10311085B2 (en) 2012-08-31 2019-06-04 Netseer, Inc. Concept-level user intent profile extraction and applications
US9786850B2 (en) 2012-09-07 2017-10-10 President And Fellows Of Harvard College Methods and systems for scaffolds comprising nanoelectronic components
US9457128B2 (en) 2012-09-07 2016-10-04 President And Fellows Of Harvard College Scaffolds comprising nanoelectronic components for cells, tissues, and other applications
US9285349B2 (en) 2012-11-07 2016-03-15 Empire Technology Development Llc Analyte detectors and methods for their preparation and use
US20140273534A1 (en) 2013-03-14 2014-09-18 Tokyo Electron Limited Integration of absorption based heating bake methods into a photolithography track system
US8975009B2 (en) 2013-03-14 2015-03-10 Tokyo Electron Limited Track processing to remove organic films in directed self-assembly chemo-epitaxy applications
US8980538B2 (en) 2013-03-14 2015-03-17 Tokyo Electron Limited Chemi-epitaxy in directed self-assembly applications using photo-decomposable agents
US9147574B2 (en) * 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
US9209014B2 (en) 2013-03-15 2015-12-08 Tokyo Electron Limited Multi-step bake apparatus and method for directed self-assembly lithography control
WO2014165634A2 (en) * 2013-04-05 2014-10-09 President And Fellows Of Harvard College Three-dimensional networks comprising nanoelectronics
US9365749B2 (en) 2013-05-31 2016-06-14 Sunray Scientific, Llc Anisotropic conductive adhesive with reduced migration
US9777197B2 (en) 2013-10-23 2017-10-03 Sunray Scientific, Llc UV-curable anisotropic conductive adhesive
WO2015034690A1 (en) 2013-09-04 2015-03-12 Tokyo Electron Limited Uv-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9349604B2 (en) 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
KR102162426B1 (ko) * 2013-12-11 2020-10-07 삼성디스플레이 주식회사 터치 패널 및 이의 제조 방법
JP2018530145A (ja) * 2015-07-01 2018-10-11 ザ ユニバーシティー オブ カンタベリー ニューロモルフィックネットワーク
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
US11856877B2 (en) 2019-12-23 2023-12-26 The University Of Canterbury Electrical contacts for nanoparticle networks

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPO912797A0 (en) * 1997-09-11 1997-10-02 Australian National University, The Ultrafast laser deposition method
US6294401B1 (en) * 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
US6815218B1 (en) * 1999-06-09 2004-11-09 Massachusetts Institute Of Technology Methods for manufacturing bioelectronic devices
US6723606B2 (en) * 2000-06-29 2004-04-20 California Institute Of Technology Aerosol process for fabricating discontinuous floating gate microelectronic devices
US20030048619A1 (en) * 2001-06-15 2003-03-13 Kaler Eric W. Dielectrophoretic assembling of electrically functional microwires
US6656339B2 (en) * 2001-08-29 2003-12-02 Motorola, Inc. Method of forming a nano-supported catalyst on a substrate for nanotube growth
TWI229763B (en) * 2001-10-29 2005-03-21 Sipix Imaging Inc An improved electrophoretic display with holding electrodes
TW531890B (en) * 2002-02-27 2003-05-11 Ind Tech Res Inst Single electron device fabricated from nanoparticle derivatives
US6946410B2 (en) * 2002-04-05 2005-09-20 E. I. Du Pont De Nemours And Company Method for providing nano-structures of uniform length
JP4224639B2 (ja) * 2004-01-23 2009-02-18 下山 勲 高密度集積発光デバイスの作製方法及び高密度集積発光デバイス並びに高密度集積発光デバイスの作製装置
KR100582552B1 (ko) * 2004-09-23 2006-05-23 한국전자통신연구원 무바인더 및 고점도 나노 입자 산화물 페이스트를 이용한염료감응 태양전지의 나노 입자 산화물 전극 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8758588B2 (en) 2005-03-10 2014-06-24 Tsinghua University Method for manufacturing a one-dimensional nano-structure-based device
CN1840465B (zh) * 2005-03-30 2010-09-29 清华大学 一维纳米材料器件制造方法
US8795495B2 (en) 2005-03-30 2014-08-05 Tsinghua University Method for manufacturing a one-dimensional nano-structure-based device
US8795496B2 (en) 2005-03-31 2014-08-05 Tsinghua University Method for manufacturing a one-dimensional nano-structure-based device
CN107814355A (zh) * 2017-11-02 2018-03-20 苏州康力丰纳米科技有限公司 一种原子级器件大规模加工集成方法

Also Published As

Publication number Publication date
US7494907B2 (en) 2009-02-24
US20050064618A1 (en) 2005-03-24
CA2458233A1 (en) 2003-02-27
KR20040044454A (ko) 2004-05-28
NZ513637A (en) 2004-02-27
WO2003016209A1 (en) 2003-02-27
EP1425242A1 (en) 2004-06-09
JP2005500678A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
CN1541183A (zh) 纳米级电子设备及制造方法
CN1768001A (zh) 模板化的团簇组成的丝
CN1550030A (zh) 搀杂的细长半导体,这类半导体的生长,包含这类半导体的器件以及这类器件的制造
CN1745468A (zh) 大面积纳米启动宏电子衬底及其用途
CN1264222C (zh) 存储器及其制造方法、使用方法和半导体器件及制造方法
CN1503270A (zh) 磁单元和磁存储器
CN1480981A (zh) 电子元件及其制造方法
CN1310212C (zh) 磁性器件和磁性存储器
CN1602551A (zh) 半导体装置及其制造方法
CN1260565C (zh) 生物传感器
CN1199274C (zh) 半导体存储装置
Lin et al. The impact of nanocontact on nanowire based nanoelectronics
Im et al. Hydrogen sensors
CN1497602A (zh) 磁随机存取存储器
CN1199278C (zh) 使用磁性材料的元件及其编址方法
CN1052817C (zh) 具有窄带隙-源区结构的绝缘栅器件及其制造方法
Wook Shin et al. Short-wavelength infrared photodetector on Si employing strain-induced growth of very tall InAs nanowire arrays
CN1598609A (zh) 磁传感器及其制造方法
CN1957116A (zh) 纳米晶体金刚石薄膜、其制造方法及使用纳米晶体金刚石薄膜的装置
CN1383166A (zh) 微粒排列体、其制造方法和使用该排列体的器件
CN1697195A (zh) 存储器件和存储装置
CN1841768A (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
CN1311518C (zh) 电子装置用衬底,电子装置用衬底的制造方法,及电子装置
CN1860609A (zh) 双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法
CN1826286A (zh) 固定金属粒子的方法和采用这种固定方法制造含有金属粒子的衬底的方法、制造含有碳纳米管的衬底的方法及制造含有半导体 -晶体棒的衬底的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication