CN1578988A - 存储参考值的可写式跟踪存储单元的错误管理 - Google Patents

存储参考值的可写式跟踪存储单元的错误管理 Download PDF

Info

Publication number
CN1578988A
CN1578988A CNA028216938A CN02821693A CN1578988A CN 1578988 A CN1578988 A CN 1578988A CN A028216938 A CNA028216938 A CN A028216938A CN 02821693 A CN02821693 A CN 02821693A CN 1578988 A CN1578988 A CN 1578988A
Authority
CN
China
Prior art keywords
datum
level
data
quality
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028216938A
Other languages
English (en)
Other versions
CN1578988B (zh
Inventor
杰弗里·S.·冈沃尔
沙扎德·B.·哈利德
丹尼尔·C.·古特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1578988A publication Critical patent/CN1578988A/zh
Application granted granted Critical
Publication of CN1578988B publication Critical patent/CN1578988B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Abstract

本发明揭示了一具有存储电平(例如，参考电平)错误管理之存储系统(例如，存储卡)，其中该等存储电平用来识别提供数据存储的数据存储单元的逻辑电平。该等存储电平可以存储于该存储系统的预定存储单元(例如，可写式跟踪存储单元)之中。该存储系统通常为一提供二进制或者多状态数据存储的非易失性存储产品或者装置。

Description

存储参考值的可写式跟踪存储单元的错误管理
技术领域
本发明关于一用于非易失性数据存储的存储系统。更为具体地说，本发明关于一使用参考电平用于读取以一多状态格式存储的数据的存储系统。
背景技术
存储卡通常用来存储在各种产品(例如，电子产品)中所使用的数字数据。存储卡的例子有闪存卡，其采用闪存类型或者EEPROM类型的存储单元来存储数据。闪存卡具有一相对较小的波形因数并且已经用来存储各种产品的数字数据，比如照相机、手提电脑、机顶盒、手持式或其他小型音频播放器/录音机(例如，MP3装置)以及医疗监视器等。SanDisk Corporation ofSunnyvale，CA是闪存卡的一个主要供应商。
这些存储卡被日益要求存储越来越多的数据。因此，这些存储卡中的单个存储单元已经被开发支持多种电平以有效地存储多位数据。传统的存储单元只能存储两种状态，而多电平或者高密度的存储单元可存储多于两种的状态(例如，四种状态)。例如，当今一些多电平存储卡中的单个存储单元可存储四种电平并因此有效地使得一单一存储单元之作用相当于两位数据。虽然这些多电平允许一存储阵列无需相应增加大小或者成本即可存储大体上更多的数据，但是从该存储阵列之外读取所存数据却更困难。
非易失性存储很普遍并相当有用，因为他们甚至可以在断电之后仍然保留数据。然而，非易失性存储的电荷保持力不太好。因此，在对一存储单元进行编程之后，该存储单元的电压漂移向上或者向下，这要取决于不同的影响例如所施加的偏压、该存储装置中所产生的电磁场以及该存储装置的电介质中所捕获的电荷。
当非易失性存储支持每个存储单元的多状态时，即可认为是一多状态存储，那么就需要参考电平以帮助识别从该等存储单元中读取数据时的状态。按照惯例，在该存储装置中使用参考单元以存储全局参考电压，该等参考电压可由厂家对其进行编程或者在用户使用单元时或之前写入。然而，由于门限电压/电流在写入跟踪存储单元中的分配，所以很难以一种精确的方式取回这些参考电压。该等分配由如下所引起的：初始写入门限/电流之变化、电压干扰、导致可变的环境敏感度的物理变化以及来自于内在电场或磁场的电荷损失等。在任何情况下，结果将导致读取操作过程中发生错误的可能性增加。
因此，我们需要改进方法来可靠地存储及获取参考电平以使得在该存储装置的寿命期内能够可靠地取回多状态存储单元的状态(逻辑电平)。
发明内容
一般而言，本发明关于一具有存储电平(例如，参考电平)错误管理之存储系统(例如，存储卡)，其中该等存储电平用来识别提供数据存储的数据存储单元的逻辑电平。该等存储电平可以存储于该存储系统的预定存储单元(例如，可写式跟踪存储单元)之中。该存储系统通常为一提供二进制或者多状态数据存储的非易失性存储产品或者装置。
本发明可以多种方式实现。例如，本发明可作为一系统、装置或者方法来实现。如下讨论了本发明的几个具体实施例。
作为一种用来决定一存储产品的存储单元状态识别电平的方法，本发明之一具体实施例包括至少如下行为：从复数个预定存储单元中读取存储电平；决定该等存储电平中之任何一个是否异常；校正至少一个被该决定确定为异常的存储电平；以及基于该等存储电平决定一或多个识别电平。
作为一种用来管理与一存储装置中数据存储单元所使用的跟踪存储单元相关的错误的方法，本发明之一具体实施例包括至少如下行为：从复数个跟踪存储单元中读取参考电平；对每个参考电平的质量进行评估；决定该等参考电平中之任何一个的质量是否不可接受；校正至少一个被该决定确定为不可接受的参考电平；以及基于该等参考电平决定与该等跟踪存储单元相关的数据存储单元的识别电平。
作为一种用来从一具有数据存储单元以及相关的跟踪存储单元的存储装置中读取数据的方法，本发明之一具体实施例包括至少如下行为：大体上并行地从某些数据存储单元中读取数据电平以及从与该等某些数据存储单元相关的跟踪存储单元中读取参考电平；从该等参考电平中计算一个被处理过的参考电平；基于被处理过的该参考电平决定状态识别电平；基于该等状态识别电平从该等某些数据存储单元中识别该等数据电平状态以为一请求者获取读取数据；大体上并行地评估及识别该等参考电平的质量；决定该等参考电平的质量是否可以接受；当该决定确定了该等参考电平的质量为可以接受时便将该读取数据导引给该请求者；以及当该决定确定了该等参考电平的质量为不可接受时便校正至少一个参考电平。
作为一种用来从一具有数据存储单元以及相关的跟踪存储单元的存储装置中读取数据的方法，本发明之另一具体实施例包括至少如下行为：大体上并行地从某些数据存储单元中读取数据电平以及从与该等某些数据存储单元相关的跟踪存储单元中读取参考电平；从该等参考电平中计算一个被处理过的参考电平；基于被处理过的该参考电平决定状态识别电平；基于该等状态识别电平从该等某些数据存储单元中识别该等数据电平状态以为一请求者获取读取数据；评估该等参考电平的质量；决定该等参考电平的质量是否可以接受；当该决定确定了该等参考电平的质量为可以接受时便将该读取数据发送给该请求者；当该决定确定了该等参考电平的质量为不可接受时便停止发送；以及当该决定确定了该等参考电平的质量为不可接受时便校正至少一个参考电平。
作为一种用来从一具有数据存储单元以及相关的跟踪存储单元的存储装置中读取数据的方法，本发明之另一具体实施例包括至少如下行为：大体上并行地从某些数据存储单元中读取数据电平以及从与该等某些数据存储单元相关的跟踪存储单元中读取参考电平；从该等参考电平中计算一个被处理过的参考电平；基于被处理过的该参考电平决定状态识别电平；基于该等状态识别电平从某些数据存储单元中识别该等数据电平状态以为一请求者获取读取数据；评估该等参考电平的质量；决定该等参考电平的质量是否可以接受；当所述决定确定了该等参考电平的质量为可以接受时便将该读取数据发送给该请求者；当所述决定确定了该等参考电平的质量为不可接受时便取消该请求者已经接收的该读取数据；以及当所述决定确定了该等参考电平的质量为不可接受时便校正至少一个参考电平。
作为一种用来从一具有数据存储单元以及相关的跟踪存储单元的存储装置中读取数据的方法，本发明之另一具体实施例包括至少如下行为：初始化一计数；从某些数据存储单元中读取数据电平以及从与该等某些数据存储单元相关的跟踪存储单元中读取参考电平；从该等参考电平中计算一个被处理过的参考电平；基于被处理过的该参考电平决定状态识别电平；基于该等状态识别电平从某些数据存储单元中识别该等数据电平状态以为一请求者获取读取数据；评估该等参考电平的质量；决定该等参考电平的质量是否可以接受；将该计数与一计数极限进行比较；当确定了该等参考电平的质量为不可接受并且该计数没有超过该计数极限时便校正至少一个参考电平；更新该计数；当确定了该等参考电平的质量为不可接受并且该计数没有超过该计数极限时便通过一次或多次比较行为来重复至少该计算；以及当确定了该等参考电平的质量为可以接受时或者该计数超过了该计数极限时便将该读取数据导引给该请求者。
作为一存储系统，本发明之一具体实施例包括至少如下部分：以一种非易失性方式提供多状态数据存储的复数个数据存储单元，以一种非易失性方式提供参考电平存储的复数个跟踪存储单元，一可评估该等参考电平质量的参考电平错误管理器，以及一控制关于该等数据存储单元及该等跟踪存储单元的读取、写入及擦除操作的存储控制器。该存储控制器采用状态识别电平来决定正被读取的该等数据存储单元的状态。该存储系统也可能包括状态识别电平电路以用来基于复数个该等参考电平决定由该存储控制器所使用的该等状态识别电平。
从如下详细描述连同通过实例方式阐述本发明原理的附图中可看出本发明的其他方面及优点将会很明显。
附图说明
通过如下连同附图之本发明详细描述可以更加容易地理解本发明，其中相同的参考数字表示相同的结构元素，并且其中：
图1A为一根据本发明之一具体实施例的存储系统的功能方块图；
图1B为一根据本发明之一具体实施例的识别电平处理的流程图；
图2A为一根据本发明之一具体实施例的读取请求处理的流程图；
图2B为一根据本发明之另一具体实施例的读取请求处理的流程图；
图2C为一根据本发明之另一具体实施例的读取请求处理270的流程图；以及
图3为一根据本发明之另一具体实施例的读取请求处理的流程图。
具体实施方式
本发明关于一具有存储电平(例如，参考电平)错误管理之存储系统(例如，存储卡)，其中该等存储电平用来识别提供数据存储的数据存储单元的逻辑电平。该等存储电平可以存储于该存储系统的预定存储单元(例如，可写式跟踪存储单元)之中。该存储系统通常为一提供二进制多状态数据存储的非易失性存储产品或者装置。
例如，该存储系统可与一存储卡(例如一插入式卡)、一存储棒或者其他一些半导体存储产品相关联。例如存储卡可包括PC卡(以前为PCMCIA装置)、闪存卡、闪存盘、多媒体卡以及ATA卡等等。
参考图1A到图3，如下讨论了本发明之有关这方面的具体实施例。然而，当本发明扩展这些有限的具体实施例时，熟悉此项技术者将容易理解本份说明书中关于这些附图所给定的详细描述只是为了示例之目的。
图1A为一根据本发明之一具体实施例的存储系统10的功能方块图。该存储系统10提供采用多状态存储的高密度的数据存储。该存储系统10包括一存储控制器12，其可控制该存储系统10的操作(例如，读取，擦除，编程)以及通过一数据总线13与一主机的通信。该存储系统10还包括多状态数据存储单元14(例如，存储单元)，其可以一种非易失性方式存储该存储系统10的数据。该等多状态数据存储单元14提供数据的高密度存储，因为每个数据存储单元(数据存储元件)都能够存储多于两种的状态。换句话说，每个数据存储单元(例如，存储单元)能够存储多于一位的数据。该等多状态数据存储单元14通常安排于块中，该等块代表一个具体实施例中最小的写入单元。
该存储系统10也包括以一种非易失性方式存储参考电平的跟踪存储单元16，一参考电平错误管理器18以及一状态识别电平电路20。该等跟踪存储单元16与该等多状态数据存储单元14相关联。更具体而言，复数个该等跟踪存储单元16被提供给该等多状态数据存储单元14中每个存储块并与之相关联。每次当与该块相关联的该等多状态数据存储单元14被写入时，则与一块正被写入的数据相关联的该等跟踪存储单元16使用参考电平被重新编程。一般而言，同时以固定、全局的参考电平对该等跟踪存储单元16进行编程以使得使用该等参考电平对该等多状态数据存储单元14进行重新编程。该等跟踪存储单元16中的该等存储参考电平被用来设置门限电平(例如，电压门限)，该等门限电平由该等数据存储单元14与该等跟踪存储单元16用于状态(逻辑电平)识别。每次当读取该等数据存储单元14时，便读取存储到该等跟踪存储单元16中的该等参考电平，并且这些参考电平(例如，门限电压)被用来决定该等数据存储单元14的该等存储逻辑电平。
应当了解到，非易失性存储单元具有电荷保持特性，此特性之变化可作为一所执行的程序/擦除循环数的函数。当每次对相关联的该等数据存储单元14进行编程时，便通过对该等跟踪存储单元16进行重新编程，由于该等跟踪存储单元16经历了相同的过程，因此其与该等数据存储单元14具有相同的电荷保持特性。换句话说，通过对该等跟踪存储单元16进行与对相应的该等数据存储单元14进行相同次数地擦除以及重新编程，考虑到取决于电荷保持力的循环，便允许保持用于识别存储在该等数据存储单元14中的逻辑电平的有效门限余量。由于降低了电荷损失，因此也就降低了该等数据存储单元14的有效门限余量。因此，可以在该存储装置寿命期内可靠地执行该等数据存储单元14的该等存储逻辑电平之决定。
根据本发明之一具体实施例，当每次写入相关的该等数据存储单元14时，便将复数个该等跟踪存储单元16写入到预定状态。当要读取相关的该等数据存储单元14时，便从与之相关的复数个该等跟踪存储单元16中读取该等参考电平并被该状态识别电平电路20使用以决定识别点(状态识别电平)。一旦决定了该等识别点，该存储控制器12(或者该等数据存储单元本身)便可以决定该等数据存储单元14内的该等存储逻辑电平。由于该等识别点正被决定或者存储在该等数据存储单元14内的逻辑电平正采用该等识别点来决定，因此可通过参考电平错误管理器18来检查该等参考电平(电压或者电流)的质量。可以校正(例如，丢弃或者替换)来自该等跟踪存储单元14的被决定具有一带有不可接受质量的参考电平的任何参考电平。此后，通过状态识别电平电路20利用来自该等跟踪存储单元14的带有可接受质量的该等参考电平来决定新的识别点。然后使用该等新的识别点以从该等数据存储单元16中取出该等存储逻辑电平。
虽然该参考电平错误管理器18与该状态识别电平电路20在图中显示为分立组件，但是这些组件电路可以组合到一起或者可以组合到该存储控制器12中。一般而言，该存储系统10提供高密度、非易失性数据存储并可以多种方式进行配置。例如，该存储系统10可以如下形式存在：一存储卡(例如一插入式卡)、一存储棒或者其他一些半导体存储产品。
图1B为一根据本发明之一具体实施例的识别电平处理100的流程图。例如，该识别电平处理100可通过一提供多状态存储(例如，存储系统10)的存储系统来执行。有了多状态存储，就可获得数据的更高密度存储能力，因为每个数据存储单元(数据存储元件)能够存储多于两种的状态。换句话说，每个数据存储单元(例如，存储单元)能够存储多于一位的数据。因此，该等数据存储单元也可被称之为多状态数据存储单元。
该识别电平处理100初始从跟踪存储单元中读取102参考电平。该存储系统所提供的该等跟踪存储单元用来提供参考电平用于决定识别电平，其用来在该多状态存储所支持的不同状态之间进行识别。在从该等跟踪存储单元中读取102该等参考电平之后，接着就对该等参考电平的质量进行评估(104)。在本说明书中，该等参考电平的质量是用来测量该等参考电平如何可靠，因为这些参考电平可能因多种影响而导致降级或恶化。
下一步，做出一个决定106以确定该等参考电平之该质量是否可以接受。当该决定106确定了该等参考电平的质量为不可以接受时，那么该识别电平处理100就对该等具有不可接受质量的参考电平执行校正110。在一具体实施例中，该校正110可执行改变或消除一或多个该等具有不可接受质量的参考电平。
另一方面，当该决定106确定了该等参考电平的质量为可以接受时(或者接着对具有不可接受质量的参考电平进行校正110)，那么该存储系统就可以在其操作中使用该等参考电平。也就是，在该决定106确定了该等参考电平的质量为可以接受之后(或者在当该等参考电平质量为不可接受时而进行校正110之后)，便决定108状态识别电平。此处，从该等跟踪存储单元所获得的该等参考电平被用来决定该等状态识别电平。然后该存储系统使用这些状态识别电平来识别不同的状态，这些状态可存储到该等多状态数据存储单元中。该存储系统中的每个数据存储单元(例如，存储单元)可存储对应多于两种状态中的一个状态的电荷量。例如，该等多状态数据存储单元可能支持在一个单一数据存储单元中存储16种状态或者电平，其相当于4位数据。因此，该等状态识别电平可提供电流或电压电平以允许该存储系统或其他电路决定特定状态(其中存有一给定数据存储单元)。在执行操作108之后，便完成并结束该识别电平处理100。
图2A为一根据本发明之一具体实施例的读取请求处理200的流程图。例如，当一请求者(例如，主机)已经请求从该存储系统内的存储位置中读取数据时，该读取请求处理200可通过一具有多状态数据存储单元的存储系统来执行。
该读取请求处理200初始从跟踪存储单元中读取202参考电平以及从数据存储单元中读取数据电平。此处，该等参考电平从与该等数据存储单元相关的该等跟踪存储单元中读取，其中该等数据存储单元中含有正被读取的该等数据电平。此外，大体上在读取该等参考电平的同时读取该等数据电平。该等参考电平可以属于一或多个电平。在一具体实施例中，复数个跟踪存储单元存储相同的参考电平用于提高可靠性。例如，在一实现中，两个或更多个(例如，16个)跟踪存储单元被用来存储相同的参考电平。当与之相关的数据存储单元被写入、擦除或者读取并因此“跟踪”  该等相关的数据存储单元的使用时，则该等跟踪存储单元就被写入、擦除以及读取。结果，该等跟踪存储单元与该等数据存储单元经历了相同的过程并因此具有相同的电荷保持特性。此外，该等跟踪存储单元经历相同的操作条件例如可影响状态感知的电压以及温度。因此，对存储在该等数据存储单元中的该等数据电平的识别就更可靠。
下一步，计算204一平均参考电平。此处，对被读取202的该等参考电平进行平均计算以产生该平均参考电平。在计算204出该平均参考电平之后，基于该平均参考电平决定206状态识别电平。如上所述，该存储系统利用该等状态识别电平以在该等多状态数据存储单元所支持的不同状态之间进行识别。
一旦已经决定206了该等状态识别电平，就可以使用来自该等数据存储单元的该等数据电平以及来自该等跟踪存储单元的该等状态识别电平来识别208该等数据存储单元中的状态以获取读取数据。此处，通过采用该等状态识别电平可以检查该等先前读取的数据电平(操作202)以决定该等数据存储单元的状态。实际上，该等状态之识别208允许该存储系统获取该读取数据，其由该读取请求处理200所读取。大体上与该识别208并行，该读取请求处理200也对该等参考电平的质量进行评估210。在一具体实施例中，该等参考电平的质量之评估通常在每个参考电平上单独执行。然而，在其他具体实施例中，该等参考电平的质量之评估相反可能在作为一组的两个或者更多个参考电平上执行。
在执行该等操作208及210之后，可做出一决定212以确定该等参考电平的质量是否可以接受。当该决定212确定了该质量为不可以接受时，接着该读取请求处理200执行对具有较差质量的该等参考电平进行校正214。此处，该校正214可以对一个或多个具有较差质量的该等参考电平进行消除、替换或者以其他一些方式改变。在执行操作214之后，该读取请求处理200返回以重复操作204以及后续操作，使得基于校正214之后的该等参考电平以重新决定并利用该等状态识别电平。或者，当该决定212确定了该质量为可以接受时，接着可将该读取数据发送216给该读取操作的请求者。一般而言，该请求者为一使用该存储系统的主机装置。在执行该操作216之后，便完成并结束该读取请求处理200。
通过大体上并行地执行该评估210及该识别208，无论何时当该初始读取跟踪单元质量被认为可以接受时就可以执行该等参考电平质量之评估218而不用损失性能。由于有了最优设计及制造的存储系统，在大多数情况下该等参考电平将具有一如初始所读取的可以接受的质量。因此该等参考电平质量之评估210对该存储系统之性能(也就是读取性能)将不会产生重要影响。在一特殊实例中，当一或多个参考电平具有一不可接受的质量时，将产生一性能影响，因为该等参考电平必须被校正214并且操作204-208必须再次执行。然而，由于其比较特殊，因此该性能影响可以被最小化。
图2B为一根据本发明之另一具体实施例的读取请求处理250的流程图。该读取请求处理250一般类似于如图2A所示之该读取请求处理200中关于不同操作即操作202-210方面。然而，该读取请求处理250属于另外一个具体实施例，其中在该评估210完成之前就完成该识别208。因此，在此具体实施例中，当该评估210仍在进行时就可以开始将该读取数据被发送到该请求者。此处，如果需要的话，也可在执行该评估210之同时将该读取数据发送一部分给该请求者。更具体言之，在对该等数据存储单元之状态进行识别208之后，做出一决定252以确定该等参考电平之质量是否可以接受。当该决定252确定了该等参考电平之质量为不可以接受时，那么就将已经发送给该请求者的任何读取数据取消254掉。此处，由于当完成该识别208时该评估210可能还没有完成，因此可以开始将该读取数据传送给该请求者。如果已经确信用来决定该等识别208状态的该等参考电平质量为不可接受时，那么就将在这点上已经发送出去的读取数据取消254掉。下一步，该读取请求处理250对具有较差质量之该等参考电平进行校正256。此外，该校正256可以属于对一或多个具有较差质量的参考电平进行调整或者去除。在执行操作256之后，该读取请求处理250返回以重复该决定204以及后续操作，使得该等参考电平(被校正过)可以被用来重新决定该等状态识别电平以及来自该等多状态存储单元中的读取数据。
在另一方面，当该决定252确定了该等参考电平质量为可以接受时(最初假定是可以接受)，可以开始将该读取数据发送258给该请求者。在这点上，在操作208处已经建立了该等多状态数据存储单元的状态并且因此可以将该读取数据发送出去。一般而言，执行该决定252与发送该数据这两者并不同时。在执行操作258之后，作出一决定260以确定该读取数据是否发送完成。当该决定260确定了该读取数据还没有完全发送给该请求者时，那么该读取请求处理250返回以重复该决定252以及后续操作，使得该读取数据之发送258能够继续直到或者在操作254中被取消(由于该等参考电平之质量不可接受)或者在该决定260中完成。一旦已经完成(没有被取消掉)了该读取数据的发送，当已经完全执行了该读取请求时那么就完成了该读取请求处理250并结束整个流程。
图2C为一根据本发明之另一具体实施例的读取请求处理270的流程图。该读取请求处理270一般类似于如图2A所示之读取请求处理200中关于不同操作即操作202-216之方面。然而，该读取请求处理270进一步包括一循环控制特征。该循环控制特征控制操作204-214所能够重复执行的次数。换句话说，考虑到性能，应当要求限制在企图获取足够质量上所花费的时间。根据该读取请求处理270，在开始该处理时就将一计数初始化272为一预定值(例如，“0”)。然后，在执行操作208及210之后作出一决定274以确定一计数(也就是，循环计数)是否大于一循环限制(例如，“1”)。当该计数不大于该循环限制时则执行操作212。当该决定212确定了该质量为不可接受时，则执行操作214。在执行操作214之后，在返回去循环操作204之前增加276该计数。因此，即使该质量还没有被认为是可以接受，该循环限制可以使得该读取请求处理270将该读取数据发送216给该请求者(或者，否则退出该读取请求处理270)。该循环控制特征也可使用在如图2B所示的读取请求处理250中。
再进一步，尽管如图2A、图2B及图2C所示的读取请求处理200、250及270在操作204中指出了一平均参考电平之计算，但是此计算并不局限于平均计算。更广泛地，对该等参考电平进行数学处理(例如，统计处理)可以采用任何一种方式，例如通过计算其最小值、最大值、均方根(RMS)、峰值、平均值、中位数、模数以及/或者线性回归。不考虑对该等参考电平所执行的数学处理，此后基于所处理的参考电平来决定该等状态识别电平。如上所述，该存储系统利用该等状态识别电平来识别由该等多状态数据存储单元所支持的不同状态。
如图2A、图2B及图2C分别所示的读取请求处理200、250及270通常采用从复数个参考电平(其中实际上存储相同电平)中所获得的单一参考电平。然而，应当理解该读取请求处理可以采用两个或者更多个参考电平来决定复数个由该多状态存储所采用的该等状态识别电平。在这方面，对于每个所建立的参考电平而言采用了存储有相同参考电平的复数个跟踪存储单元。例如，如果使用了多于两个的平均参考电平，当从该等跟踪存储单元中读取该等参考电平时，第一复数个该等跟踪存储单元将对应于第一参考电平以及第二复数个跟踪存储单元将属于第二参考电平等等。然后在决定该等状态识别电平时便可使用该等一或多个参考电平。或者，在统计上可以将设置为跨越参考电平范围的整个组的跟踪存储单元处理为例如一使用线性回归方法的整体。
根据本发明的另一个方面，一种存储系统在读取数据时也能使用纠错码(ECC)。众所周知ECC经常用于提高读取数据的可靠性。使用ECC来最小化质量评定的频率和/或所需执行的参考电平的纠正。因为质量评定和/或纠正处理需要计算资源和时间，所以最小化它们的利用能够减轻由所述处理导致的性能劣化。
图3是根据本发明的另一个实施例的读请求处理过程300的一个流程图。当一请求者(如主机)请求从该存储系统内的存储地址读取数据时，该读请求处理过程300例如由一具有多状态数据存储单元的存储系统来执行。
起始，与从数据存储单元读取数据电平一样，该读取请求处理过程300从跟踪存储单元读取302参考电平。此处，从中读取参考电平的跟踪存储单元与保持正被读取的数据电平的数据存储单元相关。此外，读取参考电平的时间基本上与读取数据电平的时间相同。该参考电平可以属于一个或多个电平。在一个实施例中，多个跟踪存储单元存储相同的参考电平以提高可靠性。当写入、擦除或读取与之相关的数据存储单元时，也写入、擦除或读取该跟踪存储单元，由此来“跟踪”与之相关的数据存储单元的使用。其结果是，跟踪存储单元进行了相同的经历，因此具有与相关的数据存储单元相同的电荷滞留特性。此外，该跟踪存储单元经历了相同的能影响状态读取的操作条件，比如电压和温度。所以，在存储于数据存储单元中的数据电平的识别的可靠性得以得高。
接着，计算一处理过的参考电平304。此处，处理所读取302的参考电平以产生一处理过的参考电平。在产生该处理过的参考电平的过程中的对该参考电平的计算304可由多种方法中的任何一种完成，比如可通过计算最小值、最大值、均方根(RMS)、峰值、平均值、中间值、模量和/或线性回归。在计算处理过的参考电平304之后，基于该处理过的参考电平确定状态识别电平306。如上所指出的，存储系统利用该状态识别电平来区分由该多状态数据存储单元支持的不同状态。
一旦确定了该状态识别电平306，使用该状态识别电平和纠错码，可以从该数据电平确定读取数据308。此处，通过使用该状态识别电平，检验先前读取的数据电平(操作302)以确定用于该数据存储单元的状态。另外，该存储系统还提供ECC，以用于更加可靠的确定308该读取数据。接着，使用ECC，判定是否在确定读取数据的过程中标识了一数据错误310。典型的，当ECC不能够可靠的建立读取数据时，则ECC显示出存在一数据错误。当判定没有数据错误时310，便将该读取数据发送至该请求者。另一方面，当判定存在一数据错误310时，能够执行质量评定和/或对参考电平的纠正，以达到克服该数据错误的效果。更特别的，当判定存在一数据错误310时，评定该参考电平的质量314。在一个实施例中，典型的，分别各自评定每一个参考电平的参考电平质量。然而，在另一实施例中，评定作为一个组的两个或更多的参考电平，来取代对每一个参考电平的评定。然后判定是否该参考电平的质量是可以接受的316，当判定该参考电平是不可接受的时候，该读请求处理过程300便用低的质量操作来纠正该参考电平318。此处，可操作该纠正过程替换或去除一个或更多的低质量的参考电平。紧接着操作318，该读请求处理过程返回以重复操作304及其随后的操作，以重新确定该状态识别电平并基于纠正操作318后的参考电平重新确定读取数据。另一可选的，判定该质量可接受时，该读取数据是错误的并由此将一数据读取错误发送至该请求者。典型的，该请求者是一个利用该存储系统的主机设备。紧接着操作312或320，完成该读请求操作过程300并结束。显示于图2C中的循环控制部分也可用于该读请求处理过程300。
应当注意，在此实施例中，只有当ECC在读取数据时给出一失败信号时，才执行该读请求操作过程300的操作314-318。所以，在一设计优良的系统中，只在极小出现的环境下才执行操作314-318。于是只在极少出现的环境下，才由于操作314-418的质量评定和/或纠正处理的执行而使得该读处理操作放慢或劣化。
尽管，上面提供的关于本发明的许多讨论是针对多状态设备的，应当理解，本发明也适于二进制存储设备。但是，多状态设备确实比二进制存储设备提供了更多的存储密度。
本发明可进一步应用于包括如上所述的一存储系统的电子系统。存储系统(如存储卡)通常用于存储各种电子产品使用的数字数据。通常，该存储系统可从电子系统中移除以便携的存储数字数据。根据本发明的存储系统具有相对小的形状因子，可用于电子产品如照相机、掌上电脑或笔记本电脑、网卡、网络器件、机顶盒、掌上的或其它小的音频播放器/记录器(如MP3设备)以及医用监测器。
本发明具有多个优点。不同的实施例或实施方式可能产生一个或更多的下面的优点。本发明的一个优点是提供了用于参考电平的错误管理。本发明的另一个优点是可以在没有显著性能恶化的情况下执行用于参考电平的错误管理。本发明的还有一个优点是能够得到可靠的、高性能的存储系统。
从上述描述中可了解本发明的许多特征和优点，由此，希望通过所附的权利要求覆盖本发明的所有这些特征和优点。而且，由于对本领域技术人员来说，能够容易的作各种改进和变化，应当认为本发明并不局限于已说明和描述的特定的结构和操作。因此，本发明的范围包括合适的改进体及等同体。

Claims (40)

1.一种用于确定识别电平的方法，该电平用于识别一存储产品的存储单元的状态，所述方法包括：
从多个预定存储单元中读取存储电平；
确定任一存储电平是否异常；
对所述确定过程确定为异常的至少一个存储电平纠正；及基于所述纠正之后的存储电平，确定一个或更多的识别电平。
2.如权利要求1所述的方法，其中所述的纠正操作包括丢弃所述确定过程确定为异常的至少一个存储电平。
3.如权利要求1所述的方法，其中所述的确定任一存储电平是否异常的操作包括：
从多个存储电平中的至少一个确定一处理过的存储电平；及
将每一个存储电平比较于该处理过的存储电平。
4.如权利要求3所述的方法，其中所述的纠正操作包括丢弃存储电平中的那些偏离该处理过的存储电平超过一预定值的存储电平。
5.如权利要求1所述的方法，其中所述的确定任一存储电平是否异常的操作包括：
从存储电平中得到一平均存储电平；及
将每一个存储电平比较于该平均存储电平。
6.如权利要求1所述的方法，其中该存储电平是参考电平。
7.如权利要求1-6中任一个所述的方法，其中该预定存储单元是跟踪存储单元。
8.如权利要求1-7中任一个所述的方法，其中所述方法进一步包括：此后根据该识别电平确定存储于存储产品的存储单元中的数据的某些状态。
9.如权利要求1-8中任一个所述的方法，其中该存储产品是一个能提供非易失性数据存储的存储卡。
10.在一存储设备中的一种管理错误的方法，该错误相关于与数据存储单元一起使用的跟踪存储单元，所述方法包括：
从多个跟踪存储单元中读取参考电平；
评定每个参考电平的质量；
确定任一个参考电平的质量是否可以接受；
纠正所述确定操作确定的不可接受的至少一个参考电平；
在所述纠正操作之后，基于该参考电平确定用于与该跟踪存储单元相关的数据存储单元的识别电平。
11.如权利要求10所述的方法，其中所述方法进一步包括：
接边的使用该识别电平来确定存储于数据存储单元中的数据的状态。
12.如权利要求10或11所述的方法，其中所述的确定任一个参考电平的质量是否不可以接受的操作包括：
至少从多个参考电平确定一处理过的参考电平；及
将每一参考电平比较于该处理过的参考电平。
13.如权利要求10或12所述的方法，其中所述的纠正所述确定操作确定的不可接受的至少一个参考电平的操作包括：
丢弃存储电平中的那些偏离该处理过的存储电平超过一预定值的存储电平。
14.如权利要求10-13所述的方法，其中该存储产品是一个能提供非易失性、多状态数据存储的存储卡。
15.一种从一存储设备中读取数据的方法，该存储设备具有数据存储单元和相关的跟踪存储单元，所述的方法包括：
(a)接连的从某数据存储单元和与该数据存储单元相关的跟踪存储单元分别并行的读取数据电平和参考电平；
(b)从该参考电平记计算一处理过的参考电平；
(c)基于该处理过的参考电平确定状态识别电平；
(d)基于该状态识别电平从某数据存储单元中识别数据电平的状态以为一请求者得到读取数据；
(e)评定该参考电平的质量；及
(f)确定该参考电平的质量是否可以接受。
16.如权利要求15所述的方法，其中所述的方法进一步包括：
(g)当所述确定操作(f)确定该参考电平的质量可接受时，将该读取数据导向该请求者；及
(h)当所述确定操作(f)确定该参考电平的质量不可接受时，纠正至少一个该参考电平。
17.如权利要求16所述的方法，其中所述的方法进一步包括：
(i)紧接着所述的纠正操作(h)，当所述确定操作(f)确定该参考电平的质量不可接受时，至少重复所述计算操作(b)至所述识别操作(d)一次或更多次。
18.如权利要求15所述的方法，其中所述的方法进一步包括：
(g)当所述确定操作(f)确定该参考电平的质量可接受时，将该读取数据发送给该请求者；
(h)当所述确定操作(f)确定该参考电平的质量不可接受时，暂停所述发送操作(g)；及
(i)当所述确定操作(f)确定该参考电平的质量不可接受时，纠正至少一个该参考电平。
19.如权利要求18所述的方法，其中所述的方法进一步包括：
(j)紧接着所述的纠正操作(i)，当所述确定操作(f)确定该参考电平的质量不可接受时，重复所述计算操作(b)至所述识别操作(i)一次或更多次。
20.如权利要求18或19所述的方法，其中所述的暂停操作(h)包括取消先于该暂停操作(h)的且该请求者接收的任何读取数据。
21.如权利要求18至20任一个所述的方法，其中所述的暂停操作(h)包括取消先于该暂停操作(h)的且该请求者接收的任何读取数据。
22.如权利要求15所述的方法，其中所述的方法进一步包括：
(g)当所述确定操作(f)确定该参考电平的质量可接受时，将该读取数据发送给该请求者；
(h)当所述确定操作(f)确定该参考电平的质量不可接受时，取消该请求者已接收的读取数据；及
(i)当所述确定操作(f)确定该参考电平的质量不可接受时，纠正至少一个该参考电平。
23.如权利要求15-22中的任一个所述的方法，其中所述的确定该参考电平的质量是否可以接受的确定操作(f)包括：
将每一个该参考电平比较于该处理过的参考电平。
24.如权利要求15-23中的任一个所述的方法，其中由所述读取操作
(a)读取的参考电平属于第一和第二参考电平中的任一个；
 其中所述的计算操作(b)从针对该第一参考电平的参考电平计算一第一处理过的参考电平，并从针对该第二参考电平的参考电平计算一第二处理过的参考电平；及
其中所述的确定操作(c)基于该第一和第二处理过的参考电平确定状态识别电平。
25.如权利要求24所述的方法，其中所述的确定该参考电平的质量是否可以接受的确定操作(f)包括：
将针对第一参考电平的每一个参考电平比较于该第一处理过的参考电平；及
将针对第二参考电平的每一个参考电平比较于该第二处理过的参考电平。
26.如权利要求15-25中的任一个所述的方法，其中该存储产品是一个能提供非易失性、多状态数据存储的存储卡。
27.如权利要求15-26中的任一个所述的方法，其中所述的计算操作(b)通过对该参考电平取平均值来计算该处理过的参考电平。
28.如权利要求15-26中的任一个所述的方法，其中所述的计算操作(b)在计算该处理过的参考信号的过程中，相对于参考信号执行计算最小值、最大值、均方根(RMS)、峰值、平均值、中间值、模量和/或线性回归中的至少一种。
29.一种从一存储设备中读取数据的方法，该存储设备具有数据存储单元和相关的跟踪存储单元，所述的方法包括：
(a)接连的从某数据存储单元和与该数据存储单元相关的跟踪存储单元分别并行的读取数据电平和参考电平；
(b)从该参考电平记计算一处理过的参考电平；
(c)基于该处理过的参考电平确定状态识别电平；
(d)使用该状态识别电平和纠错码处理来确定读取数据；
(e)确定是否由该纠错码处理指示一数据错误；及
(f)评定参考电平的质量并且当所述确定操作(e)检测到数据错误时，纠正至少一个低质量的参考电平。
30.如权利要求29所述的方法，其中所述的方法包括：
(g)在所述的纠正至少一个参考电平之后，重复所述的计算操作(b)、所述的确定操作(c)和所述的确定操作(d)。
31.一种从一存储设备中读取数据的方法，该存储设备具有数据存储单元和相关的跟踪存储单元，所述的方法包括：
(a)初始化一个值；
(b)从某数据存储单元读取数据电平并从与该数据存储单元相关的跟踪存储单元读取参考电平；
(c)从该参考电平记计算一处理过的参考电平；
(d)基于该处理过的参考电平确定状态识别电平；
(e)基于该状态识别电平从某数据存储单元中识别数据电平的状态以为一请求者得到读取数据；
(f)评定该参考电平的质量；
(g)确定该参考电平的质量是否可以接受；
(h)比较该值与一极限值；
(i)当所述的确定操作(g)确定该参考电平的质量不可接受且所述的比较操作(h)确定该值超过该极限值时，对该参考电平的至少一个进行纠错；
(j)更新该值；
(k)当所述的确定操作(g)确定该参考电平的质量不可接受且所述的比较操作(h)确定该值超过该极限值时，至少重复所述计算操作(b)至所述比较操作(h)一次或更多次；
(l)当所述的确定操作(g)确定该参考电平的质量不可接受时，或者当所述的比较操作(h)确定该值确实超过该极限值时，将该读取数据导向该请求者。
32.一种存储系统，包括：
多个数据存储单元，每个数据存储单元提供以非易失性方式的多状态数据存储；
多个跟踪存储单元，该跟踪存储单元提供以非易失性方式的用于参考电平的存储；
一可操作的连接的参考电平错误管理器，用以从所述跟踪存储单元接收参考电平，所述的参考电平错误管理器评定该参考电平的质量；以及一可操作的连接至所述的数据存储单元和所述的跟踪存储单元的存储控制器，所述的存储控制器的操作用以控制对于所述的数据存储单元和所述的跟踪存储单元的读取、写入和擦除操作，所述的存储控制器使用状态识别电平来确定正被读取的数据存储元件的状态。
33.如权利要求32所述的存储系统，其中所述的存储系统进一步包括：可操作的连接至所述的跟踪存储单元、所述的参考电平错误管理器和所述的存储控制器的状态识别电平电路；所述的状态识别电平电路的操作用以确定基于多个参考电平的、由所述存储控制器使用的该状态识别电平。
34.如权利要求32或33所述的存储系统，其中所述的参考电平错误管理器纠正具有不可接受的质量的参考电平。
35.如权利要求32-34中任一个所述的存储系统，其中所述的存储系统是一存储卡。
36.如权利要求35所述的存储系统，其中至少一个所述参考电平错误管理器和状态识别电平电路提供于所述存储控制器中。
37.如权利要求32-36中任一个所述的存储系统，其中所述的参考电平管理器纠正具有不可接受的质量的参考电平。
38.如权利要求32-37中任一个所述的存储系统，其中所述的存储控制器使得数据写入所述存储单元的一个区块，且
无论什么时候写入所述数据存储单元的区块，一组所述的跟踪存储单元都与写入预定参考电平的所述的数据存储单元的区块相关联。
39.如权利要求38所述的存储系统，其中无论何时读取所述的数据存储单元的区块，都读取所述的跟踪存储单元组。
40.如权利要求32-39中任一个所述的存储系统，其中所述的存储系统进一步包括：
一错误纠正单元，其帮助确定正被读取的该数据存储元件的状态。
CN028216938A 2001-11-02 2002-10-30 存储参考值的可写式跟踪存储单元的错误管理 Expired - Fee Related CN1578988B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/053,339 2001-11-02
US10/053,339 US6678192B2 (en) 2001-11-02 2001-11-02 Error management for writable tracking storage units
PCT/US2002/034942 WO2003041083A1 (en) 2001-11-02 2002-10-30 Error management for writable tracking storage units storing reference values

Publications (2)

Publication Number Publication Date
CN1578988A true CN1578988A (zh) 2005-02-09
CN1578988B CN1578988B (zh) 2010-04-28

Family

ID=21983519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN028216938A Expired - Fee Related CN1578988B (zh) 2001-11-02 2002-10-30 存储参考值的可写式跟踪存储单元的错误管理

Country Status (9)

Country Link
US (1) US6678192B2 (zh)
EP (1) EP1440447B1 (zh)
JP (1) JP4398249B2 (zh)
KR (1) KR101009545B1 (zh)
CN (1) CN1578988B (zh)
AT (1) ATE383648T1 (zh)
DE (1) DE60224552T2 (zh)
TW (1) TWI285807B (zh)
WO (1) WO2003041083A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102033785A (zh) * 2009-10-01 2011-04-27 三星电子株式会社 检测不稳定存储单元的分布的存储系统和方法
CN101517656B (zh) * 2006-09-27 2012-05-02 桑迪士克股份有限公司 具有单元群体分布辅助的读取容限的存储器
CN102449701A (zh) * 2009-04-08 2012-05-09 桑迪士克3D有限责任公司 具有垂直位线的可重编程非易失性存储器元件的三维阵列
US8780605B2 (en) 2009-04-08 2014-07-15 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US8824191B2 (en) 2010-06-08 2014-09-02 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
US9245629B2 (en) 2010-06-08 2016-01-26 Sandisk 3D Llc Method for non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US6963505B2 (en) * 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US7237074B2 (en) * 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
KR100707200B1 (ko) * 2005-07-22 2007-04-13 삼성전자주식회사 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법
US7536627B2 (en) * 2005-12-27 2009-05-19 Sandisk Corporation Storing downloadable firmware on bulk media
US7546515B2 (en) * 2005-12-27 2009-06-09 Sandisk Corporation Method of storing downloadable firmware on bulk media
US8725929B1 (en) 2006-11-06 2014-05-13 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
WO2007132456A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
WO2007132452A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
WO2007132453A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
WO2007132457A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
US7852690B2 (en) * 2006-05-15 2010-12-14 Apple Inc. Multi-chip package for a flash memory
US7568135B2 (en) * 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
US7511646B2 (en) * 2006-05-15 2009-03-31 Apple Inc. Use of 8-bit or higher A/D for NAND cell value
US7613043B2 (en) * 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US7551486B2 (en) 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7911834B2 (en) * 2006-05-15 2011-03-22 Apple Inc. Analog interface for a flash memory die
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
US7701797B2 (en) * 2006-05-15 2010-04-20 Apple Inc. Two levels of voltage regulation supplied for logic and data programming voltage of a memory device
US7639531B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Dynamic cell bit resolution
US8000134B2 (en) * 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
JP5174028B2 (ja) * 2006-09-27 2013-04-03 サンディスク テクノロジィース インコーポレイテッド セル集団分布による読み出しマージンを有するメモリ
US7716538B2 (en) 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
KR100826500B1 (ko) * 2006-10-23 2008-05-02 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 데이터 복구 방법
US7821826B2 (en) 2006-10-30 2010-10-26 Anobit Technologies, Ltd. Memory cell readout using successive approximation
WO2008053472A2 (en) * 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7941590B2 (en) * 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
US7865797B2 (en) * 2006-11-16 2011-01-04 Freescale Semiconductor, Inc. Memory device with adjustable read reference based on ECC and method thereof
US7564716B2 (en) * 2006-11-16 2009-07-21 Freescale Semiconductor, Inc. Memory device with retained indicator of read reference level
US7545681B2 (en) * 2006-11-27 2009-06-09 Sandisk Corporation Segmented bitscan for verification of programming
US7440319B2 (en) * 2006-11-27 2008-10-21 Sandisk Corporation Apparatus with segmented bitscan for verification of programming
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) * 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7593263B2 (en) * 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US7900102B2 (en) * 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7751240B2 (en) * 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) * 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
WO2008111058A2 (en) * 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US7808834B1 (en) 2007-04-13 2010-10-05 Marvell International Ltd. Incremental memory refresh
US8001320B2 (en) * 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) * 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
KR100882841B1 (ko) * 2007-06-19 2009-02-10 삼성전자주식회사 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8189381B1 (en) 2007-08-28 2012-05-29 Marvell International Ltd. System and method for reading flash memory cells
US8085605B2 (en) 2007-08-29 2011-12-27 Marvell World Trade Ltd. Sequence detection for flash memory with inter-cell interference
US8174905B2 (en) * 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8068360B2 (en) * 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
WO2009050703A2 (en) * 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
WO2009063450A2 (en) * 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) * 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) * 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) * 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) * 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) * 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
KR101423052B1 (ko) 2008-06-12 2014-07-25 삼성전자주식회사 메모리 장치 및 읽기 레벨 제어 방법
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) * 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) * 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) * 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8199576B2 (en) * 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
JP2012523648A (ja) 2009-04-08 2012-10-04 サンディスク スリーディー，エルエルシー 垂直ビット線および二重グローバルビット線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
TWI412036B (zh) * 2009-07-22 2013-10-11 Silicon Motion Inc 資料讀取的方法及資料儲存裝置
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8625322B2 (en) 2010-12-14 2014-01-07 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with low current structures and methods thereof
US9227456B2 (en) 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
CN104040633B (zh) 2010-12-14 2017-06-13 桑迪士克科技有限责任公司 用于具有垂直位线的三维非易失性存储器的架构
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US9269425B2 (en) 2011-12-30 2016-02-23 Sandisk 3D Llc Low forming voltage non-volatile storage device
US9171584B2 (en) 2012-05-15 2015-10-27 Sandisk 3D Llc Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
US9281029B2 (en) 2012-06-15 2016-03-08 Sandisk 3D Llc Non-volatile memory having 3D array architecture with bit line voltage control and methods thereof
US8923050B2 (en) 2012-06-15 2014-12-30 Sandisk 3D Llc 3D memory with vertical bit lines and staircase word lines and vertical switches and methods thereof
CN103578532B (zh) * 2012-08-01 2016-08-10 旺宏电子股份有限公司 存储装置的操作方法与存储器阵列及其操作方法
US9202694B2 (en) 2013-03-04 2015-12-01 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9064547B2 (en) 2013-03-05 2015-06-23 Sandisk 3D Llc 3D non-volatile memory having low-current cells and methods
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9105468B2 (en) 2013-09-06 2015-08-11 Sandisk 3D Llc Vertical bit line wide band gap TFT decoder
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9123392B1 (en) 2014-03-28 2015-09-01 Sandisk 3D Llc Non-volatile 3D memory with cell-selectable word line decoding
US9627009B2 (en) 2014-07-25 2017-04-18 Sandisk Technologies Llc Interleaved grouped word lines for three dimensional non-volatile storage
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
DE69034227T2 (de) 1989-04-13 2007-05-03 Sandisk Corp., Sunnyvale EEprom-System mit Blocklöschung
US5272669A (en) 1991-02-20 1993-12-21 Sundisk Corporation Method and structure for programming floating gate memory cells
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JP2856621B2 (ja) 1993-02-24 1999-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置
US5828601A (en) 1993-12-01 1998-10-27 Advanced Micro Devices, Inc. Programmed reference
US5712179A (en) 1995-10-31 1998-01-27 Sandisk Corporation Method of making triple polysilicon flash EEPROM arrays having a separate erase gate for each row of floating gates
US5717632A (en) 1996-11-27 1998-02-10 Advanced Micro Devices, Inc. Apparatus and method for multiple-level storage in non-volatile memories
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6103573A (en) 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US6538922B1 (en) 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101517656B (zh) * 2006-09-27 2012-05-02 桑迪士克股份有限公司 具有单元群体分布辅助的读取容限的存储器
CN102449701A (zh) * 2009-04-08 2012-05-09 桑迪士克3D有限责任公司 具有垂直位线的可重编程非易失性存储器元件的三维阵列
US8780605B2 (en) 2009-04-08 2014-07-15 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
CN102449701B (zh) * 2009-04-08 2015-03-25 桑迪士克3D有限责任公司 具有垂直位线的可重编程非易失性存储器元件的三维阵列
US9190134B2 (en) 2009-04-08 2015-11-17 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US9466790B2 (en) 2009-04-08 2016-10-11 Sandisk Technologies Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US9721653B2 (en) 2009-04-08 2017-08-01 Sandisk Technologies Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
CN102033785A (zh) * 2009-10-01 2011-04-27 三星电子株式会社 检测不稳定存储单元的分布的存储系统和方法
CN102033785B (zh) * 2009-10-01 2016-05-25 三星电子株式会社 检测不稳定存储单元的分布的存储系统和方法
US8824191B2 (en) 2010-06-08 2014-09-02 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
US9245629B2 (en) 2010-06-08 2016-01-26 Sandisk 3D Llc Method for non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines

Also Published As

Publication number Publication date
ATE383648T1 (de) 2008-01-15
JP4398249B2 (ja) 2010-01-13
DE60224552D1 (de) 2008-02-21
KR101009545B1 (ko) 2011-01-18
US20030086293A1 (en) 2003-05-08
WO2003041083A1 (en) 2003-05-15
CN1578988B (zh) 2010-04-28
US6678192B2 (en) 2004-01-13
KR20040074979A (ko) 2004-08-26
EP1440447B1 (en) 2008-01-09
EP1440447A1 (en) 2004-07-28
JP2005509226A (ja) 2005-04-07
TW200300227A (en) 2003-05-16
DE60224552T2 (de) 2009-01-08
TWI285807B (en) 2007-08-21

Similar Documents

Publication Publication Date Title
CN1578988A (zh) 存储参考值的可写式跟踪存储单元的错误管理
TWI447733B (zh) 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
US8650352B2 (en) Systems and methods for determining logical values of coupled flash memory cells
KR101849440B1 (ko) 동적 판독에 사용하기 위한 스크럽 기술
US9244763B1 (en) System and method for updating a reading threshold voltage based on symbol transition information
US8467249B2 (en) Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8799563B2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8531900B2 (en) Techniques for increasing a lifetime of blocks of memory
US8412879B2 (en) Hybrid implementation for error correction codes within a non-volatile memory system
CN106257594B (zh) 读取干扰收回策略
US20100131809A1 (en) Apparatus and methods for generating row-specific reading thresholds in flash memory
US20190129776A1 (en) Memory management method and storage controller
US11398291B2 (en) Method and apparatus for determining when actual wear of a flash memory device differs from reliability states for the flash memory device
US11461177B2 (en) Data storage device and method of operating the same
CN113076218B (zh) Nvm芯片读数据错误快速处理方法及其控制器
CN117751345A (zh) 存储器单元的选择性上电清除
Hong et al. Improving SSD performance using adaptive restricted-copyback operations
CN115933998B (zh) 获取最优判决电平的方法、装置、存储设备及存储介质
CN112927743A (zh) 存储单元的擦除验证方法、装置、计算机设备及存储介质
TWI694449B (zh) 記憶體系統以及記憶體操作方法
Moon et al. Salvaging runtime bad blocks by skipping bad pages for improving SSD performance
US20220283727A1 (en) Solid state storage device with look-up tables providing improved reference voltages
CN112506809A (zh) 存储器系统以及存储器操作方法
CN114974387A (zh) 基于固态硬盘主控芯片的闪存测试方法、装置及固态硬盘
심영섭 Exploiting Process Similarity of 3D Flash Memory for High Performance SSDs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120322

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120322

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: california

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: SANDISK TECHNOLOGIES, INC.

CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American Texas

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20201030

CF01 Termination of patent right due to non-payment of annual fee