CN1674437A - 比较器电路 - Google Patents

比较器电路 Download PDF

Info

Publication number
CN1674437A
CN1674437A CNA2005100560856A CN200510056085A CN1674437A CN 1674437 A CN1674437 A CN 1674437A CN A2005100560856 A CNA2005100560856 A CN A2005100560856A CN 200510056085 A CN200510056085 A CN 200510056085A CN 1674437 A CN1674437 A CN 1674437A
Authority
CN
China
Prior art keywords
comparator
pair
differential
output
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100560856A
Other languages
English (en)
Other versions
CN100527619C (zh
Inventor
菅野崇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1674437A publication Critical patent/CN1674437A/zh
Application granted granted Critical
Publication of CN100527619C publication Critical patent/CN100527619C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Abstract

本发明可以提供一种可以在输入电压范围为Vss～Vdd的宽范围内正常动作的比较器电路。该比较器电路包括：从输入端子(P1、P2)接收一对差动输入信号的第一比较器(20)；输入该第一比较器(20)的一对差动输出的第二比较器(21)；从所述第一比较器(20)的一对差动输出端子向接地电压(Vss)流过微小电流的电流源(25)和从输入端子(P1、P2)接收一对差动输入信号的第三比较器(22)，合成第二比较器(21)的差动输出和第三比较器(22)的差动输出，以成为输出信号。由下一级的反相器(30)接收该输出信号。第一比较器(20)是P型比较器，第二和第三比较器(21、22)是N型比较器。

Description

比较器电路
技术领域
本发明涉及比较一对差动输入信号的比较器电路。
背景技术
近年来，在传送高频信号时，为了抑制噪声的影响等，广泛进行以差动信号的形式来进行传送的方式。在LSI侧接收这种差动信号的情况下，为形成接口，通常使用比较器。例如，在将USB电缆连接到微型计算机的情况下，在微计算机上设置具备比较器的接口(专利文献1)。
图4是表示现有的比较器的电路图。如图4(a)所示，该比较器由一对N沟道型的差动MOS晶体管MN1、MN2、连接了电流镜的一对P沟道型MOS晶体管MP1、MP2和恒定电流源1构成。差动MOS晶体管MN1的栅极相当于正输入端子2、差动MOS晶体管MN2的栅极相当于负输入端子3、MP2和MN2的连接节点相当于正输出端子4、MP1和MN1的连接节点相当于负输出端子5。若用电路标记来表示该电路，则如图4(b)那样。下面，为了方便，将该比较器称作“N型比较器”。
在该电路中，由于使用一对N沟道型的差动MOS晶体管MN1、MN2来作为差动晶体管，所以在差动输入电压Vin在Vss附近，即VinVtn+α时，一对N沟道型的差动MOS晶体管MN1、MN2的源漏极间为高阻抗，因此动作速度变慢了，或没有动作了。在这里，Vtn是一对N沟道型差动MOS晶体管MN1、MN2的阈值电压，α是由背栅(back gate)偏压效应引起的Vtn的变动量。因此，该比较器的输入电压范围限于Vtn+α～Vdd的范围。
图5是表示现有的其他比较器的电路图。如图5(a)所示，该比较器由一对P沟道型差动MOS晶体管MP11、MP12、连接了电流镜的一对N沟道型MOS晶体管MN11、MN12和恒定电流源10构成。差动MOS晶体管MP11的栅极相当于正输入端子12、差动MOS晶体管MP12的栅极相当于负输入端子13、MP12和MN12的连接节点相当于正输出端子14、MP11和MN11的连接节点相当于负输入端子15。若用电路标记来表示该电路，则如图5(b)那样。下面，为了方便，将该比较器称作“P型比较器”。
在该电路中，由于使用一对P沟道型的差动MOS晶体管MP1、MP2作为差动晶体管，所以在差动输入电压Vin在Vdd附近，即VinVdd-Vtp-β时，一对P沟道型的差动MOS晶体管MP1、MP2的源漏极间为高阻抗，所以动作速度变慢了，或没有动作了。在这里，Vtp是一对P沟道型差动MOS晶体管MP1、MP2的阈值电压，β是由背栅偏压效应引起的Vtp的变动量。因此，该比较器的输入电压范围限于Vss～Vdd-Vtp-β的范围。
【专利文献1】
特开2002-149626号公报
在上述比较器中，为了保证正常的比较器动作，输入电压范围被限于Vtn+α～Vdd、或Vss～Vdd-Vtp-β的范围。因此，不能对应于要求输入电压范围为Vss～Vdd的大范围的标准。
发明内容
因此，本发明的比较器电路，其特征在于，包括：第一比较器，其接收一对差动输入信号，具有一对第一导电型差动晶体管；第二比较器，其输入所述第一比较器的一对差动输出，具有一对第二导电型差动晶体管；电流源，其连接到所述第一比较器的一对差动输出端子上；第三比较器，其接收所述一对差动输入信号，具有一对第二导电型差动晶体管；得到合成了所述第二比较器的差动输出和所述第三比较器的差动输出的输出信号。
根据本发明，可以提供一种在输入电压范围为Vss～Vdd的大范围内正常动作的比较器电路。并且，与轨对轨(rail-to-rail)的运算放大器相比，元件数减小，同时可以进行高速动作。
附图说明
图1是本发明的第一实施形式的比较器电路的电路图；
图2是本发明的第二实施形式的比较器电路的电路图；
图3是与本发明的第一和第二实施方式的比较器电路对比的电路的电路图；
图4是现有例的比较器的电路图；
图5是现有例的其他比较器的电路图。
图中：20-第一比较器，21-第二比较器，23-第三比较器，25-电流源。
具体实施方式
接着，参照附图说明本发明的第一实施方式的比较器电路。图1是该比较器电路的电路图。
该比较器电路包括从输入端子P1、P2接收一对差动输入信号的第一比较器20、输入了该第一比较器20的一对差动输出的第二比较器21、从所述第一比较器20的一对差动输出端子向接地电压Vss流过微小电流的电流源25和从输入端子P1、P2接收一对差动输入信号的第三比较器22，合成第二比较器21的差动输出和第三比较器22的差动输出，而成为输出信号。通过下一级的反相器(inverter)30接收该输出信号。
在这里，第一比较器20是与图5的P型比较器相同的电路，第二和第三比较器21、22是与图4的N型比较器相同的电路。另外，电流源25由N沟道型MOS晶体管MN20、MN21构成。将N沟道型MOS晶体管MN20的漏极连接到与第一比较器20的负输出端子15连接的配线A1上，向源极施加接地电压Vss，向栅极施加栅极电压V1。另外，将N沟道型MOS晶体管MN21的漏极连接到与第一比较器20的正输出端子14连接的配线B1上，向源极施加接地电压Vss，向栅极施加栅极电压V1。将栅极电压V1设定在这些阈值电压附近，以使在N沟道型MOS晶体管MN20、MN21中流过微小电流。
接着，说明上述比较器电路的动作。在来自输入端子P1、P2的一对差动输入信号Vin在电源电压Vdd附近(VinVdd-Vtp-β)的情况下，第一比较器20的差动输出成为高阻抗，通过向接地电压Vss流过电流源25的微小电流，从而差动输出成为接地电压Vss。即，将第一比较器20的差动输出偏置为接地电压Vss。
这样，由于第二比较器21的一对差动输入信号为接地电压Vss，所以作为N型比较器的第二比较器21的差动输出成为高阻抗。在该电路中，虽然从第二比较器21的正输出端子取出输出C1，并施加给反相器30，但是该输出C1成为高阻抗。另一方面，由于第三比较器22是N型比较器，所以即使来自输入端子P1、P2的一对差动输入信号Vin在电源电压Vdd附近，也可以进行正常动作。因此，在来自输入端子P1、P2的一对差动输入信号Vin在电源电压Vdd附近(VinVdd-Vtp-β)时，可以从第三比较器22得到输出信号。
另一方面，在来自输入端子P1、P2的一对差动输入信号Vin在接地电压Vss附近(VinVtn+α)的情况下，第三比较器22的差动输出为高阻抗。并且，在该情况下，第一比较器20正常动作，从其差动输出中得到低(接地电压Vss)或高(电源电压Vdd)之一的输出信号。对第一比较器20的动作实质上越没有影响，电流源25的电流越微小。
因此，第二比较器21也接收第一比较器20的差动输出而正常动作。即，可以从第二比较器21得到最终的输出信号。另外，在来自输入端子P1、P2的一对差动输入信号Vin为上述之外的范围的情况下(为电源电压Vdd和接地电压Vss中间的情况下)，从第二和第三比较器21、22同时输出输出信号，并将这些信号输入到反相器30中。但是，由于第二和第三比较器21、22都是N型比较器，所以这些输出信号值彼此类似，由于可以符合电源电压依赖性等特性，所以在反相器30中接收其输出信号时，不会发生误动作的问题。
接着，参照附图说明本发明的第二实施方式的比较器电路。图2是该比较器电路的电路图。该比较器电路使第一实施方式的电路极性反转，包括从输入端子P1、P2接收一对差动输入信号的第一比较器40、输入了该第一比较器40的一对差动输出的第二比较器41、从电源电压Vdd向第一比较器40的一对差动输出端子流过微小电流的电流源45和从输入端子P1、P2接收一对差动输入信号的第三比较器42，合成第二比较器41的差动输出和第三比较器42的差动输出，而成为输出信号。通过下一级的反相器30接收其输出信号。
在这里，第一比较器40是与图4的N型比较器相同的电路，第二和第三比较器41、42是与图5的P型比较器相同的电路。另外，电流源45由P沟道型MOS晶体管MP20、MP21构成。将P沟道型MOS晶体管MP20的漏极连接到与第一比较器20的负输出端子5连接的配线A2上，向源极施加电源电压Vdd，向栅极施加栅极电压V2。另外，将P沟道型MOS晶体管MP21的漏极连接到与第一比较器40的正输出端子4连接的配线B2上，向源极施加电源电压Vdd，向栅极施加栅极电压V2。将栅极电压V2设定在这些阈值电压附近，以使在P沟道型MOS晶体管MP20、MP21流过微小电流。
接着，说明上述比较器电路的动作。在来自输入端子P1、P2的一对差动输入信号Vin在接地电压Vss附近(VinVtn+α)的情况下，第一比较器40的差动输出成为高阻抗，通过流过电流源45的微小电流，差动输出成为接地电压Vdd。即，第一比较器40的差动输出偏置为电源电压Vdd。
这样，由于第二比较器41的一对差动输入信号为电源电压Vdd，所以作为P型比较器的第二比较器41的差动输出成为高阻抗。在该电路中，虽然从第二比较器41的正输出端子取出输出C2，并施加给反相器30，但是该输出C2成为高阻抗。另一方面，由于第三比较器42是P型比较器，所以即使来自输入端子P1、P2的一对差动输入信号Vin在接地电压Vss附近，也可以进行正常动作。因此，在来自输入端子P1、P2的一对差动输入信号Vin在接地电压Vss附近(VinVtn+α)的情况下，可以从第三比较器42得到输出信号。
另一方面，在来自输入端子P1、P2的一对差动输入信号Vin在电源电压Vdd附近(VinVdd-Vtp-β)的情况下，第三比较器42的差动输出为高阻抗。并且，在该情况下，第一比较器40正常动作，从其差动输出中得到低(接地电压Vss)或高(电源电压Vdd)之一的输出信号。对第一比较器20的动作实质上越没有影响，电流源25的电流越微小。
因此，第二比较器41也接收第一比较器40的差动输出而正常动作。即，可以从第二比较器41得到最终的输出信号。另外，在来自输入端子P1、P2的一对差动输入信号Vin为上述之外的范围的情况下(电源电压Vdd和接地电压Vss中间的情况下)，从第二和第三比较器41、42同时输出输出信号，并将这些信号输入到反相器30中。但是，由于第二和第三比较器41、42都是P型比较器，所以这些输出信号值彼此类似，由于可以符合电源电压依赖性的特性，所以在反相器30中接收该输出信号时，不会发生误动作的问题。
如上所述，第一和第二实施方式的比较器电路在输入电压范围为Vss～Vdd的大范围内正常动作。而且，由于基本上可以使用三个比较器和电流源构成，所以与轨对轨(rail-to-rail)的运算放大器相比，元件数减小，同时可以进行高速动作。
接着，参照图3说明与上述第一和第二实施方式的比较器电路对比的比较器电路。该比较器电路单纯并联连接P型比较器50和N型比较器51。在该电路中，由反相器30来接收P型比较器50和N型比较器51的输出信号。但是，由于P型比较器50和N型比较器51的输出信号电源电压依赖性不同，所以根据各个输出信号正常进行低和高的电平判断用的反相器30的阈值的设定很困难。与此相对，根据第一和第二实施方式的电路，由于P型比较器50和N型比较器51的输出信号不混合存在，所以可以容易地进行反相器30的阈值的设定。

Claims (7)

1.一种比较器电路，其特征在于，包括：
第一比较器，其接收一对差动输入信号，具有一对第一导电型差动晶体管；
第二比较器，其输入所述第一比较器的一对差动输出，具有一对第二导电型差动晶体管；
电流源，其连接到所述第一比较器的一对差动输出端子上；
第三比较器，其接收所述一对差动输入信号，具有一对第二导电型差动晶体管；
得到合成了所述第二比较器的差动输出和所述第三比较器的差动输出的输出信号。
2.根据权利要求1所述的比较器电路，其特征在于，所述第一比较器的一对第一导电型差动晶体管由P沟道型MOS晶体管构成，所述第二和第三比较器的一对第二导电型差动晶体管由N沟道型MOS晶体管构成。
3.根据权利要求2所述的比较器电路，其特征在于，所述电流源从所述第一比较器的一对差动输出端子向接地电压流过微小电流。
4.根据权利要求3所述的比较器电路，其特征在于，所述电流源由一对N沟道型MOS晶体管构成。
5.根据权利要求1所述的比较器电路，其特征在于，所述第一比较器的一对第一导电型差动晶体管由N沟道型MOS晶体管构成，所述第二和第三比较器的一对第二导电型差动晶体管由P沟道型MOS晶体管构成。
6.根据权利要求5所述的比较器电路，其特征在于，所述电流源从电源电压向所述第一比较器的一对差动输出端子流过微小电流。
7.根据权利要求6所述的比较器电路，其特征在于，所述电流源由一对P沟道型MOS晶体管构成。
CNB2005100560856A 2004-03-23 2005-03-23 比较器电路 Expired - Fee Related CN100527619C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004084919 2004-03-23
JP2004084919A JP2005277554A (ja) 2004-03-23 2004-03-23 コンパレータ回路

Publications (2)

Publication Number Publication Date
CN1674437A true CN1674437A (zh) 2005-09-28
CN100527619C CN100527619C (zh) 2009-08-12

Family

ID=35046756

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100560856A Expired - Fee Related CN100527619C (zh) 2004-03-23 2005-03-23 比较器电路

Country Status (5)

Country Link
US (1) US7135893B2 (zh)
JP (1) JP2005277554A (zh)
KR (1) KR100709648B1 (zh)
CN (1) CN100527619C (zh)
TW (1) TW200533070A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100529675C (zh) * 2007-12-11 2009-08-19 中国科学技术大学 双通道差分抗干扰电流放大电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629813B2 (en) * 2006-01-05 2009-12-08 Sun Microsystems, Inc. Dynamic refreshed receiver for proximity communication
DE102006036349B4 (de) * 2006-08-03 2015-04-02 Infineon Technologies Ag Schaltungsvorrichtung und Verfahren zum Erkennen eines Betriebszustandes
US7592844B2 (en) * 2007-01-19 2009-09-22 Power Integrations, Inc. Comparator with complementary differential input stages
JP4475309B2 (ja) * 2007-09-19 2010-06-09 ヤマハ株式会社 コンパレータ
US7898301B2 (en) * 2008-03-21 2011-03-01 Freescale Semiconductor, Inc. Zero input current-drain comparator with high accuracy trip point above supply voltage
US8327207B2 (en) 2010-06-09 2012-12-04 International Business Machines Corporation Memory testing system
US20140048950A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
JP5841555B2 (ja) * 2013-03-22 2016-01-13 株式会社東芝 受光回路
CN114326895B (zh) * 2021-12-16 2023-03-14 上海川土微电子有限公司 一种可扩展输入范围的比较器电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6382120A (ja) 1986-09-26 1988-04-12 Nec Corp 電圧比較器
JPH0690125A (ja) 1992-09-08 1994-03-29 Fujitsu Ten Ltd 差動入力回路
US5600275A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS comparator with offset cancellation
US5864587A (en) * 1995-06-06 1999-01-26 Lsi Logic Corporation Differential signal receiver
JPH0974340A (ja) * 1995-09-04 1997-03-18 Toshiba Corp コンパレータ回路
FR2805682B1 (fr) * 2000-02-28 2002-05-31 St Microelectronics Sa Dispositif de comparaison a tres base consommation
JP4793798B2 (ja) 2000-11-10 2011-10-12 オンセミコンダクター・トレーディング・リミテッド マイクロコンピュータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100529675C (zh) * 2007-12-11 2009-08-19 中国科学技术大学 双通道差分抗干扰电流放大电路

Also Published As

Publication number Publication date
TW200533070A (en) 2005-10-01
US20050218938A1 (en) 2005-10-06
JP2005277554A (ja) 2005-10-06
CN100527619C (zh) 2009-08-12
US7135893B2 (en) 2006-11-14
KR20060044532A (ko) 2006-05-16
KR100709648B1 (ko) 2007-04-20

Similar Documents

Publication Publication Date Title
CN1674437A (zh) 比较器电路
US7498879B2 (en) Summing comparator for higher order class D amplifiers
US7514965B2 (en) Voltage comparator circuit with symmetric circuit topology
EP1863171A1 (en) Operational amplifier of class AB
US5847601A (en) Switched capacitor common mode feedback circuit for differential operational amplifier and method
US6998917B2 (en) Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption
CN103684279B (zh) 用于改进mos晶体管线性度的电路
Masetti et al. Failures induced on analog integrated circuits by conveyed electromagnetic interferences: A review
CN104426523A (zh) 具有减小的抖动的波形转换电路
US8570072B2 (en) Differential hysteresis comparator circuits and methods
US8502565B2 (en) Low phase noise buffer for crystal oscillator
US7573302B2 (en) Differential signal comparator
US9246459B2 (en) Variable gain amplifier
WO2012079483A1 (en) Pwm comparator and class d amplifier
US6229346B1 (en) High frequency supply compatible hysteresis comparator with low dynamics differential input
CN106612119A (zh) 一种比较器及模数转化器
Yan et al. A constant-g/sub m/rail-to-rail op amp input stage using dynamic current scaling technique
US20190052228A1 (en) Rail-To-Rail Source Follower
US6384620B1 (en) Signal deciding apparatus
CN1167188C (zh) 放大器
US6809590B1 (en) Output stage using positive feedback to provide large current sourcing capability
Charles et al. A floating gate common mode feedback circuit for low noise amplifiers
US20210091738A1 (en) Input circuit with wide range input voltage compatibility
CN112910447A (zh) 一种低功耗的轨至轨输入摆幅的比较器电路
Carrillo et al. Class-AB rail-to-rail CMOS analog buffer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812

Termination date: 20130323