CN1679108A - 存储缓冲器布置 - Google Patents

存储缓冲器布置 Download PDF

Info

Publication number
CN1679108A
CN1679108A CNA038202107A CN03820210A CN1679108A CN 1679108 A CN1679108 A CN 1679108A CN A038202107 A CNA038202107 A CN A038202107A CN 03820210 A CN03820210 A CN 03820210A CN 1679108 A CN1679108 A CN 1679108A
Authority
CN
China
Prior art keywords
memory
lead
buffer devices
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038202107A
Other languages
English (en)
Other versions
CN1679108B (zh
Inventor
纳仁德拉·坎德卡
詹姆斯·多德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1679108A publication Critical patent/CN1679108A/zh
Application granted granted Critical
Publication of CN1679108B publication Critical patent/CN1679108B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Abstract

本发明描述了存储器模块、存储器系统以及计算设备，它们包括用于缓冲存储器器件(114)的信号的存储缓冲器器件(120)。在一些实施方案中，存储缓冲器器件(120)被堆叠在其他存储缓冲器器件(120)之上，以减少该存储缓冲器器件(120)的电路板覆盖面积。

Description

存储缓冲器布置
背景技术
存储器和存储控制器之间的数据传输速率在不断增加。为了改善信号在更高传输速率下的完整性，在存储器器件和存储控制器之间已经引入了存储缓冲器器件。例如，参见美国专利6,317,352“用于在存储控制器和存储器模块之间实现缓冲的菊链连接的装置(Apparatus for Implementing a Buffered Daisy Chain Connection Between a MemoryController and Memory Modules)”。存储缓冲器器件减少了连接到存储器总线的器件的数量，因此减少了在存储器总线上线头(stub)的数量，这些线头是信号反射的根源。而且，通过减少由存储控制器直接驱动的器件的数量，存储缓冲器器件也减少了存储控制器的负载。通过减少负载，存储控制器可以使用更快的信号速率和/或更低的信号电压。但是，存储缓冲器器件占用电路板的面积。减少存储缓冲器器件的电路板覆盖面积可以有助于满足不断增长的对更小外形因素以及更大存储容量的需求。
附图说明
在附图中，以示例的方式而非限制的方式来对本文所说明的发明进行图示。为了使图示简单且清楚起见，图形中所图示的元件不一定是按照比例绘制的。例如，为了清楚，一些元件的尺寸可能相对其他元件被放大了。而且，在认为适当的地方，在图形之间标号被重复以指示对应的或类似的元件。
图1图示了计算设备的实施方案；
图2图示了计算设备的另一种实施方案；
图3图示了堆叠式缓冲器(stacked buffer)器件的实施方案，该堆叠式缓冲器器件可以被用在图1和图2的计算设备中。
图4图示了在存储控制器和缓冲器器件之间的示例性多分支(multi-drop)连接，该多分支连接可以被用在图1和图2的计算设备中。
图5图示了在存储控制器和缓冲器器件之间的示例性菊链连接，该菊链连接可以被用在图1和图2的计算设备中。
图6图示了堆叠式集成缓冲器电路的实施方案，该堆叠式集成缓冲器电路可以被用在图1和图2的计算设备中。
具体实施方式
下面的说明描述了用于布置存储器系统的缓冲器电路的技术。为了提供对本发明更加全面的理解，在下面的说明中，阐述了许多具体的细节，比如逻辑实现、操作码、指定操作码的手段、资源划分/共享/复制实现、系统组件的类型和相互关系，以及逻辑划分/集成选择。但是，本领域普通技术人员应该理解的是，没有这些具体的细节也可以实现本发明。在其他实例中，为了不使本发明模糊，没有详细地示出控制结构、门级电路和全部软件指令序列。本领域的普通技术人员通过所包括的说明书，无需不必要的试验就能够实现适当的功能。
在说明书中提及“一个实施方案”、“实施方案”、“示例性的实施方案”等表示所说明的实施方案可以包括具体的特点、结构或特性，但不是每个实施方案都一定包括这些具体的特点、结构或特性。而且，这样的短语不一定是指同样的实施方案。另外，当结合实施方案对具体的特点、结构或特性进行说明时，认为无论是否明确地描述，本领域的技术人员在其知识范围内都可以结合其他实施方案实现这种特点、结构或特性。
本发明的实施方案可以用硬件、固件、软件或它们的任何组合来实现。本发明的实施方案也可以实现为存储在机器可读介质上的指令，这些指令可以由一个或多个处理器读取和执行。机器可读介质可以包括任何用于存储或发送机器(例如计算设备)可读形式的信息的机制。例如，机器可读介质可以包括只读存储器(ROM)；随机访问存储器(RAM)；磁盘存储介质；光存储介质；闪存器件；电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号等)以及其他。
在图1中示出了计算设备100的示例性实施方案。计算设备100可以包括电路板102，比如印刷电路板、主板或母板。以下，为了方便起见，电路板102被称为母板102，但是它并不限于母板的实施方式并且可以包括一个或多个互连的电路板。计算设备100还可以包括一个或多个处理器104、芯片组106以及存储器系统108，它们通过母板102的迹线(trace)和/或其他信号路径互连。计算设备100还可以包括其他(未示出的)器件，比如鼠标、键盘、视频控制器、硬盘、软盘、固件等。
芯片组106可以包括一个或多个封装的集成电路器件，这些集成电路器件在处理器104、存储器系统108以及计算设备100的其他器件之间提供接口。在一个实施方案中，芯片组106的单个封装集成电路器件包含存储器系统108的存储控制器110，该单个封装的集成电路器件可以包括，也可以不包括芯片组106的其他功能。通常，存储控制器110为计算设备100的一个或多个处理器104和/或其他器件提供对存储器系统108的存储器112的访问权。在另一个实施方案中，存储控制器110被包含在计算设备100的一个或多个处理器104中。在再一个实施方案中，存储控制器110的若干部分分布在一个或多个处理器104和/或芯片组106的一个或多个封装的集成电路器件之中。
存储器112可以包括封装的存储器器件114，比如动态随机访问存储器(DRAM)器件、同步直接随机访问存储器(SDRAM)器件、双倍数据速率(DDR)SDRAM、四倍数据速率(QDR)SDRAM器件或其他存储器件。存储器器件114可以存储数据，比如可以由处理器104执行的指令和代码。在一个实施方案中，存储器系统108包括附接到母板102的一个或多个模块连接器116。每个模块连接器116的大小被设置成可以接纳存储器模块118。每个存储器模块118可以包括附接到电路板122的多个存储器器件114以及一个或多个堆叠式缓冲器器件120，电路板122具有多个信号连接器或引线124(参见图3)。在存储器模块118被插入到模块连接器116中时，多根引线124与模块连接器116的信号连接器或引线(未示出)相互接口。
尽管图1所示的计算设备100具有三个模块连接器116，但是计算设备100的其他实施方案也可以包括不同数量的模块连接器116来接纳不同数量的存储器模块118。而且，尽管图1所示的计算设备100的每个存储器模块118具有八个存储器器件114和四个缓冲器器件120，但是计算设备100的其他实施方案也可以每个存储器模块118包括不同数量的存储器器件114和/或不同数量的缓冲器器件120。
在图2中，示出了计算设备100的另一种实施方案。图2的存储器系统108可以包括封装的存储器器件114和堆叠式缓冲器器件120，它们被附接到母板102而非存储器模块118的电路板122。在这样的实施方案中，存储器系统108可以在没有接纳存储器模块118的模块连接器116的情形下被实现。但是，应该理解的是，计算设备100的其他实施方案可以同时包括附接到母板102的存储器器件114以及用于接纳存储器模块118的模块连接器116。
现在参考图3，示出了存储器模块118的实施方案。存储器模块118可以包括附接到电路板122的存储器器件114U1-U8、114L1-L8和缓冲器器件120U1-U2、120L1-L2，电路板122具有引线124。如前所示，存储器器件114U1-U8、114L1-L8可以包括封装的存储器器件，比如DRAM器件、SDRAM器件、DDR SDRAM器件、QDR SDRAM器件或其他存储器器件。在一个实施方案中，存储器模块118可以包括数据缓冲器器件120L1-L2和地址/命令缓冲器器件120U1-U2，地址/命令缓冲器器件120U1-U2堆叠在数据缓冲器器件120L1-L2之上。
通常，数据缓冲器器件120L1-L2在存储控制器110和存储器器件114U1-U8、114L1-L8之间缓冲读数据信号和/或写数据信号。数据缓冲器器件120L1-L2可以经由存储器总线126接收来自存储控制器110的写数据信号(参看图4和图5)，并且可以向存储器器件114U1-U8、114L1-L8提供基于所接收的写数据信号的写数据信号。应该理解的是，数据缓冲器器件120L1-L2可以向存储器器件114U1-U8、114L1-L8提供与接收自存储控制器110的写数据信号具有不同形式的写数据信号。例如，存储控制器110可以在存储器总线126上产生低压差分数据信号，而数据缓冲器器件120L1-L2可以向存储器器件114U1-U8、114L1-L8提供高压非差分数据信号。另外，在菊链环境中，数据缓冲器器件120L1-L2还可以向另一个存储器模块118的数据缓冲器器件120L1-L2提供以下写数据信号，所述信号是基于从存储控制器110和/或另一个存储器模块118的数据缓冲器器件120L1-L2接收的写数据信号。
数据缓冲器器件120L1-L2可以接收来自存储器器件114U1-U8、114L1-L8的读数据信号，并且可以向存储控制器110提供基于所接收的读数据信号的读数据信号。同样，应该理解的是，数据缓冲器器件120L1-L2可以向存储控制器110提供与接收自存储器器件114U1-U8、114L1-L8的读数据信号具有不同形式的读数据信号。另外，在菊链环境中，数据缓冲器器件120L1-L2还可以向另一个存储器模块118的数据缓冲器器件120L1-L2提供以下读数据信号，所述信号是基于从存储器器件114U1-U8、114L1-L8和/或另一个存储器模块118的数据缓冲器器件120L1-L2接收的读数据信号。
通常，地址/命令缓冲器器件120U1-U2在存储控制器110和存储器器件114U1-U8、114L1-L8之间缓冲地址/命令信号。地址/命令缓冲器器件120U1-U2可以经由存储器总线126的地址/命令线接收来自存储控制器110的地址/命令信号，并且可以向存储器器件114U1-U8、114L1-L8提供基于所接收的地址/命令信号的地址/命令信号。应该理解的是，地址/命令缓冲器器件120U1-U2可以向存储器器件114U1-U8、114L1-L8提供与接收自存储控制器110的地址/命令信号具有不同形式的地址/命令信号。另外，在菊链环境中，地址/命令缓冲器器件120U1-U2还可以向另一个存储器模块118的地址/命令缓冲器器件120U1-U2提供以下地址/命令信号，所述信号是基于从存储控制器110和/或另一个存储器模块118的数据缓冲器器件120L1-L2接收的地址/命令信号。
尽管图3的存储器模块118被描述为具有堆叠在数据缓冲器器件120L1-L2上的地址/命令缓冲器器件120U1-U2，但是在其他实施方案中，数据缓冲器器件120L1-L2可以被堆叠在地址/命令缓冲器器件120U1-U2之上。而且，尽管图3的实施方案被描述为某种数据、地址和命令信号缓冲的分配，但是其他分配也是可以的。例如，存储器模块118可以包括单独的地址缓冲器器件120来缓冲地址信号，单独的命令缓冲器器件120来缓冲命令信号，单独的数据缓冲器器件120来缓冲数据信号，单独的读数据缓冲器器件120来缓冲读数据信号，和/或单独的写数据缓冲器器件120来缓冲写数据信号，这些缓冲器器件可以以不同的组合方式进行堆叠。而且，存储器模块118可以包括用于缓冲不同信号组合的缓冲器器件120，比如用于缓冲数据和地址信号的数据/地址缓冲器器件120，用于缓冲数据和命令信号的数据/命令缓冲器器件120，用于缓冲写数据和地址信号的写数据/地址缓冲器器件120，用于缓冲读数据和地址信号的读数据/地址缓冲器器件120等。
现在参考图4，存储器器件1141U-MU、1141L-ML可以包括信号连接器或引线1281U-MU、1281L-ML用以将存储器器件1141U-MU、1141L-ML的集成电路与缓冲器器件1201U-MU、1201L-ML相互接口或耦合。而且，存储器器件1141U-MU可以被堆叠或放置在其他存储器器件1141L-ML之上，以减少存储器器件1141U-MU、1141L-ML所占用的电路板面积。例如，存储器模块1181可以包括被放置在下存储器器件1141L之上的上存储器器件1141U，上存储器器件1141U的引线1281U被耦合到下存储器器件1141L的引线1281L。
类似地，缓冲器器件1201U-MU、1201L-ML可以包括信号连接器或引线1301U-MU、1301L-ML用以将缓冲器器件1201U-MU、1201L-ML的集成电路与存储器模块1181-M的引线124相互接口或耦合。缓冲器器件1201U-MU、1201L-ML可以被堆叠或以其他方式放置，使得下缓冲器器件1201L-ML位于电路板122和上缓冲器器件1201U-MU之间。在一个实施方案中，上缓冲器器件1201U的引线1301U可以被耦合到下缓冲器器件1201L的引线1301L和/或电路板122的迹线(未示出)。在另一个实施方案中，上缓冲器器件120MU可以包括比下缓冲器器件120ML更多的引线130MU。在再一个实施方案中，上缓冲器器件1202U可以包括比下缓冲器器件1202L更少的引线1302U。在又一个实施方案中，下缓冲器器件1201L可以包括额外引线或假引线130D，假引线130D不向下缓冲器器件1201L的集成电路提供信号路径。下缓冲器器件1201L的假引线130D不为下缓冲器器件1201L的集成电路提供信号路径，而是提供了上缓冲器器件1201U的引线1301U可被耦合到的一个位置，以便向电路板122发送信号和/或接收来自电路板122的信号。
另外，下缓冲器器件1201L和上缓冲器器件1201U可以具有基本相同的电路板几何形状。上缓冲器器件1201U可以被放置或堆叠在下缓冲器器件1201L之上，使得上缓冲器器件1201U的电路板覆盖面积或投影电路板面积1321U与下缓冲器器件1201L的电路板覆盖面积或投影电路板面积1321L基本重合。在另一个实施方案中，下缓冲器器件1202L可以比上缓冲器器件1202U要大。上缓冲器器件1202U可以被放置或堆叠在下缓冲器器件1202L之上，使得上缓冲器器件1202U的电路板覆盖面积或投影电路板面积1322U被基本包围在下缓冲器器件1202L的电路板覆盖面积或投影电路板面积1322L之内。在再一个实施方案中，下缓冲器器件120ML可以比上缓冲器器件120MU要小。上缓冲器器件120MU可以被放置或堆叠在下缓冲器器件120ML之上，使得下缓冲器器件120ML的电路板覆盖面积或投影电路板面积132ML被基本包围在上缓冲器器件120MU的电路板覆盖面积或投影电路板面积132MU之内。
存储器模块118可以以多分支方式经由存储器总线126被耦合到存储控制器110。存储器总线126可以包括数据线和非数据线，例如地址线、命令线和时钟线，用以传输数据信号、地址信号、命令信号和时钟信号。在一个实施方案中，缓冲器器件120将存储器模块118的存储器器件114与存储器总线126和存储控制器110隔离。结果，缓冲器器件120就可以通过减少由存储控制器110驱动的组件的数量，来减少由存储控制器110负担的负载。而且，由于每个存储器器件114并不是经由单独的线头134被单独耦合到存储器总线126，因此缓冲器器件120可以减少被耦合到存储器总线126的线头134的数量。通过减少线头134的数量和/或器件的数量，缓冲器器件120可有助于增加信号完整性和/或存储器总线126的传输速率。
在另一个实施方案中，存储器模块1181-3可以经由存储器总线126以图5所示的菊链方式被耦合到存储控制器110。第一存储器总线段1261可以将存储控制器110经由第一存储器模块1181的第一引线12411耦合到缓冲器器件1201U、1201L。第二存储器总线段1262还可以通过将第一存储器模块1181的第二引线12412耦合到第二存储器模块1182的第一引线12421，来将第一存储器模块1181的缓冲器器件1201U、1201L耦合到第二存储器模块1182的缓冲器器件1202U、1202L。第三存储器总线段1263还可以通过将第二存储器模块1182的第二引线12422耦合到第三存储器模块1183的第一引线12431，来将第二存储器模块1182的缓冲器器件1202U、1202L耦合到第三存储器模块1183的缓冲器器件1203U、1203L，等等。存储器模块1181、1182、1183到存储控制器110的菊链式耦合可以进一步减少由存储控制器110驱动的负载和/或存在于存储器总线126上的线头134的数量。
现在参考图6，示出了存储器模块118的另外一种实施方案。存储器模块118可以包括附接到电路板122的一个或多个存储器器件114以及一个或多个缓冲器器件136，电路板122具有引线124。存储器器件114可以在具有引线128的封装器件140中包括具有集成存储器电路的管芯(die)或衬底138。结合线(bonding wires)或其他封装内的连接器142将集成存储器电路耦合到封装器件140的引线128。
类似地，缓冲器器件136可以包括第一管芯或衬底144，第一管芯或衬底144被堆叠或放置在第二管芯或衬底146之上。第一管芯144可以包括第一集成缓冲器电路，比如数据缓冲器电路；第二管芯146可以包括二集成缓冲器电路，比如地址/命令缓冲器电路。缓冲器器件136还可以包括封装器件148来容纳或以其他方式封装第一集成缓冲器电路和第二集成缓冲器电路。封装器件148可以包括封装引线或其他信号连接器150，用以提供从电路板122到第一集成缓冲器电路和第二集成缓冲器电路的信号路径。
第一结合线或其他封装内的连接器152将第一集成缓冲器电路耦合到封装引线150。类似地，第二结合线或其他封装内的连接器154将第二集成缓冲器电路耦合到封装引线150。在一个实施方案中，第一连接器152直接将第一集成缓冲器电路耦合到封装引线150。在另一个实施方案中，第一连接器152经由第二集成缓冲器电路的第二连接器154和/或第二集成缓冲器电路的连接点156将第一集成缓冲器电路耦合到封装引线150。应该理解的是，其他封装技术(比如，球栅阵列)也可以被用来封装缓冲器器件136的第一和第二集成缓冲器电路。
尽管已经参考示例性的实施方案对本发明的某些特点进行了说明，但并不是打算以限制的方式来解释本说明。对本发明所属领域的普通技术人员明显的示例性实施方案的各种修改以及本发明的其他实施方案应被视为在本发明的精神和范围之内。

Claims (26)

1.一种存储器模块，包括：
包括至少一条引线的电路板；
附接到所述电路板的多个第一存储器器件；
第一缓冲器器件，所述第一缓冲器器件被附接到所述电路板，并且被耦合在所述至少一条引线和所述多个第一存储器器件之间，用于缓冲它们之间的信令，以及
第二缓冲器器件，所述第二缓冲器器件被堆叠在所述第一缓冲器器件之上，并且被耦合在所述至少一条引线和所述多个第一存储器器件之间，用于缓冲它们之间的信令。
2.根据权利要求1的存储器模块，还包括多个第二存储器器件，所述多个第二存储器器件被堆叠在所述第一存储器器件之上，并且被耦合在所述至少一条引线和所述多个第一存储器器件之间，用于缓冲它们之间的信令。
3.根据权利要求1的存储器模块，其中
所述第一缓冲器器件将数据信号施加到所述多个第一存储器器件，所述数据信号依赖于从所述至少一条引线接收的数据信号，以及
所述第二缓冲器器件将地址信号施加到所述多个第一存储器器件，所述地址信号依赖于从所述至少一条引线接收的地址信号。
4.根据权利要求1的存储器模块，其中
所述第一缓冲器器件包括数据缓冲器，用于将数据信号施加到所述至少一条引线，所述数据信号依赖于从所述多个第一存储器器件接收的数据信号，以及
所述第二缓冲器器件包括地址缓冲器，用于将地址信号施加到所述多个第一存储器器件，所述地址信号依赖于从所述至少一条引线接收的地址信号。
5.根据权利要求4的存储器模块，其中所述第二缓冲器器件还包括控制器，用于将控制信号施加到所述多个第一存储器器件，所述控制信号依赖于来自所述至少一条引线的命令信号。
6.根据权利要求1的存储器模块，其中
所述第一缓冲器器件将地址信号施加到所述多个第一存储器器件，所述地址信号依赖于从所述至少一条引线接收的地址信号，以及
所述第二缓冲器器件将数据信号施加到所述多个第一存储器器件，所述数据信号依赖于从所述至少一条引线接收的数据信号。
7.一种与存储控制器一同使用的存储器模块，包括：
电路板，
耦合到所述电路板用于存储数据的多个存储器器件，
第一集成电路，所述第一集成电路被耦合到所述电路板，用于缓冲所述存储控制器和所述多个存储器器件之间的信号，以及
第二集成电路，用于缓冲所述存储控制器和所述多个存储器器件之间的信号，其中
所述第一集成电路的至少一部分位于所述第二集成电路和所述电路板之间。
8.根据权利要求7的存储器模块，其中
单个封装器件包括所述第一集成电路和所述第二集成电路。
9.根据权利要求7的存储器模块，其中
第一封装器件包括所述第一集成电路，以及
第二封装器件包括所述第二集成电路。
10.根据权利要求9的存储器模块，其中
所述第一封装器件包括耦合到所述电路板的多条第一引线，以及
所述第二封装器件包括耦合到所述多条第一引线的多条第二引线。
11.根据权利要求7的存储器模块，其中
所述第一集成电路将数据信号施加到所述多个存储器器件，所述数据信号依赖于从所述存储控制器接收的数据信号，以及
所述第二缓冲器器件将地址信号施加到所述多个存储器器件，所述地址信号依赖于从所述存储控制器接收的地址信号。
12.根据权利要求7的存储器模块，其中
所述第一集成电路包括数据缓冲器，用于将数据信号施加到所述存储控制器，所述数据信号依赖于从所述多个存储器器件接收的数据信号，以及
所述第二集成电路包括地址缓冲器，用于将地址信号施加到所述多个存储器器件，所述地址信号依赖于从所述存储控制器接收的地址信号。
13.根据权利要求12的存储器模块，其中所述第二集成电路还包括控制器，用于将控制信号施加到所述多个存储器器件，所述控制信号依赖于从所述存储控制器接收的命令信号。
14.根据权利要求7的存储器模块，其中
所述第一集成电路将地址信号施加到所述多个存储器器件，所述地址信号依赖于从所述存储控制器接收的地址信号，以及
所述第二集成电路将数据信号施加到所述多个存储器器件，所述数据信号依赖于从所述存储控制器接收的数据信号。
15.一种存储器子系统，包括：
用于存储数据的多个存储器器件，
存储控制器，所述存储控制器响应于读取所述多个存储器器件的数据的请求而产生存储器地址信号，
第一缓冲器器件，所述第一缓冲器器件被耦合在所述存储控制器和所述多个存储器器件之间，以基于从所述多个存储器器件获取的数据向所述存储控制器发送数据信号，以及
第二缓冲器器件，所述第二缓冲器器件被放置在所述第一缓冲器器件之上，并且被耦合在所述存储控制器和所述多个存储器器件之间，以基于所述存储器地址信号来寻址所述多个存储器器件。
16.根据权利要求15的存储器子系统，还包括
第三缓冲器器件，所述第三缓冲器器件被耦合在所述存储控制器和所述多个存储器器件之间，以基于从所述多个存储器器件获取的数据向所述存储控制器发送数据信号，以及
第四缓冲器器件，所述第四缓冲器器件被放置在所述第三缓冲器器件之上，并且被耦合在所述存储控制器和所述多个存储器器件之间，以基于所述存储器地址信号来寻址所述多个存储器器件。
17.根据权利要求15的存储器子系统，还包括
第三缓冲器器件，所述第三缓冲器器件被耦合在所述存储控制器和所述多个存储器器件之间，以基于从所述多个存储器器件获取的数据向所述存储控制器发送数据信号，以及
第四缓冲器器件，所述第四缓冲器器件被放置在所述第三缓冲器器件之上，并且被耦合在所述存储控制器和所述多个存储器器件之间，以基于存储器命令信号来控制所述多个存储器器件，
所述存储控制器响应于读取所述多个存储器器件的数据的请求而产生所述存储器命令信号。
18.根据权利要求15的存储器子系统，其中
所述存储控制器响应于读取所述多个存储器器件的数据的请求而产生存储器命令信号，以及
所述第二缓冲器器件基于从所述存储控制器接收的所述存储器命令信号来控制所述多个存储器器件。
19.根据权利要求15的存储器子系统，其中
所述第一缓冲器器件包括被耦合到所述存储控制器的第一引线，用于接收所述存储器数据信号和所述存储器地址信号，以及
所述第二缓冲器器件包括被耦合到所述第一引线的第二引线，用于接收所述存储器地址信号。
20.根据权利要求15的存储器子系统，其中
所述第一引线的数量要比所述第二引线多，以及
所述第二引线被耦合到所述第一引线的子集。
21.一种计算设备，包括：
用于存储数据的多个易失性存储器，
用于产生读取所述多个易失性存储器的数据的请求的处理器，
存储控制器，用于接收所述处理器的所述请求，并且响应于所述请求产生地址信号，
第一缓冲器器件，所述第一缓冲器器件包括被耦合到所述存储控制器用以接收所述存储控制器的地址信号的第一引线、以及被耦合到所述存储控制器用以向所述存储控制器提供数据信号的第二引线，以及
第二缓冲器器件，所述第二缓冲器器件包括被耦合到所述第一缓冲器器件的所述第一引线的第一引线，用以经由所述第一缓冲器器件的所述第一引线从所述存储控制器接收所述地址信号。
22.根据权利要求21的计算设备，其中，所述多个易失性存储器器件包括双倍数据速率随机访问存储器器件。
23.根据权利要求21的计算设备，其中：
所述存储控制器还响应于由所述处理器产生的请求而产生命令信号，
所述第一缓冲器器件还包括被耦合到所述存储控制器用以接收所述存储控制器的命令信号的第三引线，以及
所述第二缓冲器器件还包括被耦合到所述第一缓冲器器件的所述第三引线的第二引线。
24.根据权利要求23的计算设备，其中，所述第二缓冲器器件的所述第二引线包括所述第二缓冲器器件的所述第一引线中的至少一条。
25.根据权利要求23的计算设备，其中，所述第一缓冲器器件的所述第三引线包括所述第一缓冲器器件的所述第一引线中的至少一条。
26.根据权利要求23的计算设备，其中，所述第一缓冲器器件的所述第三引线包括所述第一缓冲器器件的所述第一引线的至少一个子集以及所述第一缓冲器器件的所述第二引线中的至少一条。
CN038202107A 2002-06-27 2003-05-22 存储缓冲器布置 Expired - Fee Related CN1679108B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/186,357 US6639820B1 (en) 2002-06-27 2002-06-27 Memory buffer arrangement
US10/186,357 2002-06-27
PCT/US2003/017618 WO2004003916A1 (en) 2002-06-27 2003-05-22 Memory buffer arrangement

Publications (2)

Publication Number Publication Date
CN1679108A true CN1679108A (zh) 2005-10-05
CN1679108B CN1679108B (zh) 2011-08-17

Family

ID=29250181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038202107A Expired - Fee Related CN1679108B (zh) 2002-06-27 2003-05-22 存储缓冲器布置

Country Status (9)

Country Link
US (1) US6639820B1 (zh)
EP (1) EP1516339B1 (zh)
KR (1) KR100647162B1 (zh)
CN (1) CN1679108B (zh)
AT (1) ATE339006T1 (zh)
AU (1) AU2003240534A1 (zh)
DE (1) DE60308183T2 (zh)
TW (1) TWI290322B (zh)
WO (1) WO2004003916A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567352A (zh) * 2018-08-14 2021-03-26 拉姆伯斯公司 经封装的集成设备

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050010737A1 (en) * 2000-01-05 2005-01-13 Fred Ware Configurable width buffered module having splitter elements
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US7120765B2 (en) * 2002-10-30 2006-10-10 Intel Corporation Memory transaction ordering
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
DE102004004026A1 (de) * 2004-01-27 2005-08-18 Infineon Technologies Ag Schaltungsanordnung zur Datenspeicherung
US20060129712A1 (en) * 2004-12-10 2006-06-15 Siva Raghuram Buffer chip for a multi-rank dual inline memory module (DIMM)
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US7590796B2 (en) * 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US20060294295A1 (en) * 2005-06-24 2006-12-28 Yukio Fukuzo DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US7472220B2 (en) 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
GB2444663B (en) 2005-09-02 2011-12-07 Metaram Inc Methods and apparatus of stacking drams
KR100871835B1 (ko) * 2007-01-05 2008-12-03 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 신호전송 방법
US7966446B2 (en) * 2005-09-12 2011-06-21 Samsung Electronics Co., Ltd. Memory system and method having point-to-point link
US7930492B2 (en) * 2005-09-12 2011-04-19 Samsung Electronics Co., Ltd. Memory system having low power consumption
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US20070290333A1 (en) * 2006-06-16 2007-12-20 Intel Corporation Chip stack with a higher power chip on the outside of the stack
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100810613B1 (ko) * 2006-08-04 2008-03-07 삼성전자주식회사 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈
US7761624B2 (en) * 2006-09-28 2010-07-20 Virident Systems, Inc. Systems and apparatus for main memory with non-volatile type memory modules, and related technologies
DE102006051514B4 (de) * 2006-10-31 2010-01-21 Qimonda Ag Speichermodul und Verfahren zum Betreiben eines Speichermoduls
US20080123305A1 (en) * 2006-11-28 2008-05-29 Smart Modular Technologies, Inc. Multi-channel memory modules for computing devices
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US8001434B1 (en) 2008-04-14 2011-08-16 Netlist, Inc. Memory board with self-testing capability
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
KR102094393B1 (ko) 2013-11-18 2020-03-27 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104149A (ja) * 1985-10-30 1987-05-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路チツプ・モジユ−ル
AU628547B2 (en) * 1989-05-19 1992-09-17 Compaq Computer Corporation Modular computer memory circuit board
US5272664A (en) * 1993-04-21 1993-12-21 Silicon Graphics, Inc. High memory capacity DRAM SIMM
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
DE69836437T2 (de) * 1997-12-05 2007-09-27 Intel Corporation, Santa Clara Speichersystem mit speichermodul mit einem speichermodul-steuerbaustein
US6487102B1 (en) * 2000-09-18 2002-11-26 Intel Corporation Memory module having buffer for isolating stacked memory devices
US6317352B1 (en) * 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6493250B2 (en) 2000-12-28 2002-12-10 Intel Corporation Multi-tier point-to-point buffered memory interface
US6542393B1 (en) * 2002-04-24 2003-04-01 Ma Laboratories, Inc. Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567352A (zh) * 2018-08-14 2021-03-26 拉姆伯斯公司 经封装的集成设备

Also Published As

Publication number Publication date
KR20050012832A (ko) 2005-02-02
DE60308183D1 (de) 2006-10-19
US6639820B1 (en) 2003-10-28
EP1516339B1 (en) 2006-09-06
WO2004003916A1 (en) 2004-01-08
TWI290322B (en) 2007-11-21
ATE339006T1 (de) 2006-09-15
AU2003240534A1 (en) 2004-01-19
DE60308183T2 (de) 2007-08-23
CN1679108B (zh) 2011-08-17
KR100647162B1 (ko) 2006-11-23
TW200407904A (en) 2004-05-16
EP1516339A1 (en) 2005-03-23

Similar Documents

Publication Publication Date Title
CN1679108B (zh) 存储缓冲器布置
US8243488B2 (en) Memory module and layout method therefor
US7574555B2 (en) Memory system having daisy chained memory controllers
CN1675625A (zh) 具有内部高速缓存和/或内存访问预测的内存集线器
CN1918551A (zh) 用于存储器模块的动态命令和/或地址镜像系统和方法
US20080091888A1 (en) Memory system having baseboard located memory buffer unit
CN1577627A (zh) 半导体记忆模块
WO2010043032A1 (en) A composite memory having a bridging device for connecting discrete memory devices to a system
CN1875355A (zh) 包括多个存储器集线器模块的多处理器系统和方法
US8559190B2 (en) Memory systems and method for coupling memory chips
CN1554097A (zh) 具有用于读写操作的不同突发顺序寻址的存储器件
US5745914A (en) Technique for converting system signals from one address configuration to a different address configuration
US8279652B2 (en) Reconfigurable input/output in hierarchical memory link
US20230119889A1 (en) Computer system based on wafer-on-wafer architecture
CN1804815A (zh) 用于存储模块的存储装置
US20220100420A1 (en) Apparatus with access control mechanism and methods for operating the same
KR20090100024A (ko) 메모리 칩들이 적층되는 메모리 모듈을 포함하는 반도체메모리 장치
US10747693B2 (en) Semiconductor device with a time multiplexing mechanism for size efficiency
CN1208704C (zh) 以单通道存储器控制器控制动态随机存取存储器的主机板
CN212659289U (zh) Led显示屏扫描卡和led显示屏控制系统
WO2023123649A1 (zh) 集成电路结构、存储器以及集成电路版图
CN115966224A (zh) 多晶粒封装
KR20010036200A (ko) 램버스 디램 모듈의 연결모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20180522