CN1791941A - 适用于低电压非易失性存储器的读取及擦除验证方法及电路 - Google Patents

适用于低电压非易失性存储器的读取及擦除验证方法及电路 Download PDF

Info

Publication number
CN1791941A
CN1791941A CN200480013450.9A CN200480013450A CN1791941A CN 1791941 A CN1791941 A CN 1791941A CN 200480013450 A CN200480013450 A CN 200480013450A CN 1791941 A CN1791941 A CN 1791941A
Authority
CN
China
Prior art keywords
voltage
data
operating conditions
parameter
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200480013450.9A
Other languages
English (en)
Other versions
CN1791941B (zh
Inventor
陈健
坎德克尔·N·夸德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1791941A publication Critical patent/CN1791941A/zh
Application granted granted Critical
Publication of CN1791941B publication Critical patent/CN1791941B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Abstract

在一非易失性存储器中，用来区分由负阈电压表征的数据状态与由正阈电压表征的数据状态的读取参数针对存储器的操作条件得到补偿，而非硬接线至地电位。在一实例性实施例中，对最低阈值高于地电位的数据状态的读取参数进行温度补偿，以反映所述读取参数两侧上存储元件群体的偏移。根据另一个方面，提供一种可利用操作条件经补偿的检测参数的擦除方法。由于所述检测参数不再固定在对应于0伏特的值，而是根据操作条件偏移，因此甚至在降低的工作电压下也可为各种擦除验证电平提供足够的余量。

Description

适用于低电压非易失性存储器的读取及擦除验证方法及电路
技术领域
本发明大体而言涉及非易失性存储器及其操作，更具体而言涉及技术。
背景技术
本发明的原理适用于各种类型的非易失性存储器-现有的及预期使用当前正在开发的新技术的非易失性存储器。不过，本发明的构建方案是就一种其中存储元件为浮动栅极的快速电可擦可编程只读存储器(EEPROM)来说明。
有多种架构用于非易失性存储器。其中一种设计的NOR阵列将其存储单元连接在相邻的位(列)线之间并将控制栅极连接至字(行)线。各单独的单元或者包含一个浮动栅极晶体管并具有或不具有与其串联形成的一选择晶体管，或包含由一单一选择晶体管隔开的两个浮动栅极晶体管。此种阵列及其在存储系统中的应用的实例可参见SanDisk公司的下列美国专利和待决专利申请案，其以引用方式全文并入本文中：第5,095,344、5,172,338、5,602,987、5,663,901、5,430,859、5,657,332，5,712,180、5,890,192和6,151,248号专利，及于2000年2月17日提出申请的第09/505,555号专利申请案和2000年9月22日提出申请的第09/667,344号专利申请案。
其中一种设计的NAND阵列具有多个存储单元(例如8个、16个或甚至32个)以串联串的形式通过两端的选择晶体管连接于一位线与一参考电位之间。字线与不同串联串中的单元的控制栅极连接。此等阵列及其操作的相关实例可参见美国专利第6,046,935号和2001年6月27日提出申请的美国专利申请案第09/893,277号及其中所包含的参考文献，该专利及专利申请案同样以引用的方式并入本文中。
在诸如EEPROM或快闪存储器之类的非易失性半导体存储器中，已增加每一存储单元所存储的数据量来增加存储密度。同时，已降低此等装置的工作电压来减少功耗。这就使得可在一更小的电压或电流值范围内存储更多的状态。随着各数据状态之间的电压或电流间距的减小，精确布置用于区分数据状态的断点就变得更加重要。另一复杂的因素在于，代表存储元件群体的数据状态的参数(例如阈电压)可能随工作状态而变化。因此，考虑到增加每一单元的状态数量并减小工作电压这两个相互矛盾的需要，为保持存储器操作的可靠性，改进存储器设计就变得更加重要。
图1显示对于一针对3伏特操作而设计的系统(例如美国专利第6,046,935号和美国专利申请案第09/893,277号所述，二者均并入上文中)，一组编程为4个数据状态之一的存储元件的阈电压分布。该编程过程已将这些存储单元分成了4个群体，分别标记成“0”、“1”、“2”和“3”。“0”状态由一负阈电压Vth＜0V来表征，其他状态则通过使阈电压高于地电位来表征。通常，在一擦除和预编程阶段之后，存储元件会根据如下验证电压而编程至其各自的数据状态：对于“1”状态为VCG1V、对于“2”状态为VCG2V，对于“3”状态为VCG3V。结果得到图1中的隆起部分所代表的4个单元群体分布。
在一读取过程期间，这些数据状态由下列断点来彼此区分：VCR3R区分“3”状态与“2”状态，VCR2R区分“2”状态与“1”状态，VCR1R则区分“1”状态与“0”状态。虽然在一快闪存储器的实例性实施例中，这些状态是由其阈电压界定，但在读取或验证操作中可检测另一参数，例如电流或频率。有关读取、写入及验证操作的更多细节可参见并入上文的各参考文献和2002年1月18日提出申请的美国专利申请案第10/052/924号、及其中所包含的参考文献，该专利申请案同样以引用方式并入本文中。
为了保持读取和写入过程二者的完整性，在不同状态中的单元群体分布及用于区分这些点的读取点二者均需要界定分明。所述群体分布可能随时间或随着操作条件(温度、电源电平、装置年龄等等)的改变而偏移。虽然该四个状态、3.0V设计(对应于Vdd＝2.6V)可提供一足够的安全余量以将读取点设置于这些状态群体之间，但这些容差可能会随着系统移至更多的状态、更低的工作电压或二者而变得非常紧。
发明内容
根据本发明的一主要方面，揭示一种非易失性存储器，其中检测过程可补偿因操作条件而引起的所有存储单元群体的变化。用于区分由负阈电压表征的数据状态与由正阈电压表征的数据状态的读取参数可针对存储器操作条件得到补偿，而不是硬接线至地电位。这就使人们能够对可用电压窗口进行更有效的预算，这对于针对低电压操作而设计的多状态存储器尤为重要。对操作条件的补偿也可应用于最低的非负阈值状态的程序验证参数。在一实例性实施例中，对最低阈值高于地电位的数据状态的读取参数进行温度补偿，以反映所述读取参数两侧的存储元件群体的偏移。
根据本发明的另一方面，提供一种可利用操作条件经补偿的检测参数的擦除方法。由于该检测参数不再固定在对应于0伏特的值，而是根据操作条件偏移，因此甚至在降低的工作电压下也可为各种擦除验证电平提供足够的余量。
在一实例性实施例中，1.8伏特设计使用一温度经补偿的读取参数来区分一负阈值数据状态与最低正阈值状态。这是通过产生0-0.2电压(在一实施例中，由一连接至一能带隙发生器的负电压源提供)范围内的温度经补偿的控制栅极电压来实现。这可提供其中使用多个与擦除和软编程过程相关的验证电平的移动开销。
本发明的其他方面、特征和优点包含在下文对实例性实施例的说明中，此说明应结合附图来阅读。
附图说明
图1显示对于一针对3伏特操作而设计的系统，一组被编程为4个数据状态之一的存储元件的阈电压分布。
图2图解说明操作条件对存储系统的影响。
图3显示一用于区分由负电压表征的状态与由正电压表征的状态的操作条件经补偿的读取电压的使用。
图4为一预编程擦除方法的一实例性实施例的流程图。
图5显示一实例性实施例中各种擦除验证电平的布置。
图6为一包含本发明各方面的存储系统的方块图。
具体实施方式
为进行具体说明，下文将主要根据一具有一由负Vth值表征的第一状态及一个或多个(此处为3个)由一Vth＞0V表征的状态的4状态、1.8V(Vdd＝1.5V)设计来说明本发明。更一般地说，将存在一个或多个由一负阈值表征的状态和一个或多个由一正阈值表征的状态。当需要提及一具体存储系统时，本实例性实施例为一由若干具有一个或多个浮动栅极并通常具有一个或多个选择栅极的单元构成的快闪存储器；例如，一由若干串浮动栅极晶体管在两端之一上与一选择栅极串联连接构成的NAND型存储器。各种可适用的存储结构阐述于并入背景技术部分中的参考文献中。
图2图解说明操作条件对一存储系统的影响。该图同样显示三个由一正阈值表征的群体(“1”，“2”，“3”)及一个由一负阈值表征的群体(“0”)。实线(“0”、“1”、“2”、“3”)代表根据由参考单元、能带隙装置或其他技术所确定的验证电平针对这4个状态初始编程的单元的分布。虚线(“0”、“1”、“2”、“3”)代表因操作条件变化而偏移的分布。操作条件的此等变化的实例为电源变化、装置老化、温度变化等等。为进行具体说明，此处主要论述温度变化的实例；例如，在特定种类的快闪存储单元中，人们发现，在-40℃至+100℃温度范围内，此等群体会偏移大约0.25V或大约1.8mV/℃。如果温度范围为一较小的极限值-10℃至+85℃，仍会存在0.17V的偏移。这3个正阈值群体的扩展范围、群体之间足以能够区分各分布的空间、及允许群体因操作条件而偏移的额外空间均需要位于在0V与Vdd＝1.5之间。允许每一群体最多偏移四分之一伏特会明显占用电压窗口。(一可能的替代方案包括使用电荷泵来增加电压窗口相对于电源电平的尺寸，但这通常因过于昂贵而不可行。)
随着工作电压的减小，可用空间也受到自0V以下的挤出。对于擦除过程之后的存储元件分布而言，使用更低的Vdd值以使用更低的能量通常会导致一更低的负电压。这就给下述软编程或其他验证电平适应区分“0”状态与“1”状态的低于0V电平留下了更小的空间。
图中将用于区分“2”与“3”状态的读取点显示成VR3，并将用于区分“1”与“2”状态的读取点显示成VR2。当所述群体分布偏移时，它们变得过于靠近所述读取点，以至不能保持一足够的余量以在所述阈值窗口中在有限空间内安全地读取数据。因此，已引入各种技术来根据操作条件将此等读取点改至VR2′和VR3′。(虽然这是根据电压来阐述，但在检测过程中实际使用的量可以是电流或在背景技术中所述的另一参数。)举例而言，对于上述那种温度变化，如果Vread和Vverify电平按Vread/Vverify～VT＝0+(1.8mV/℃)T(℃)变化(其中，VT＝0为0℃处的读取/验证值)，则检测点将随同群体分布一起偏移。这会释放较大的群体偏移量以用于群体扩展范围和读取余量。处理这一问题的一种方法是使用诸如美国专利第5,172,338号或2000年9月27日提出申请的美国专利申请案第09/671793号中所阐述的参考单元或跟踪单元，该专利及专利申请案二者均以引用方式并入本文中。其他用于补偿操作条件的技术阐述于2002年11月2日提出申请的美国专利申请案第10/053,171号和美国专利第5,694,356号中，二者均以引用方式并入本文中。
现有技术通过使用一硬接线至地电位的读取点VR1来区分由一负阈电压表征的“0”状态与由一正阈电压表征的“1“状态。使用VR1＝0V特别容易构建并可明确地区分任何负阈电压状态中的最高者与任何正阈电压状态中的最低者；举例而言，系统可仅将控制栅极设定到地电位并查看是否有任何电流流动。因此，在现有技术中，VR1′与VR1相同，这是因为VR1不是温度的函数，即VR1′＝VR1≠f(T)。另外，无论对于VR1还是对于另一参数，温度补偿在V＝0附近均更为困难。然而，这使得要求“1”状态群体的低端(在初次编程时由该状态的验证电平确定)与V＝0之间存在一相对大的间隙201，从而进一步挤压可用空间。
本发明的一主要方面是引入对用于区分负阈值状态与正阈值状态的断点的操作条件补偿，而非仅引入一0V硬接线值。因此，在该温度实例中，固定的硬接线的VR1＝0V读取点由温度经补偿的值VR1＝f(T)所取代，从而更充分地利用可用电压窗口。这可用于添加更多的状态、使存储器更加鲁棒、放宽别处的余量、或由设计者所选的其某一组合。如下文所进一步阐述，这也给各种负电压值留出了更多的空间。
图3图解说明一用于区分一Vth＜0V状态与一Vth＞0V状态的条件经补偿的断点的使用，其中为简明起见，图中只显示单个负阈值状态(“0”)和单个正阈值状态(“1”)。如上所述，虚线(“0′”，“1′”，“2′”，“3′”)代表因操作条件变化而偏离实线分布(“0”，“1”)的分布。与现有技术相比，尽管读取电平VR1将对应于0V轴线心，然而本发明引入一对应于实线分布的操作条件的读取值VR1，该读出值VR1偏移至一随这些分布偏移的正电压值，例如对应于带有虚线的分布的条件的VR1′。举例而言，VR1的温度相关性可经设计以跟踪存储元件的温度相关性。
操作条件补偿也可应用于“1”状态的验证电平Vver1。如在并入上文中的许多参考文献中所述(例如，参见美国专利第5,418,752号)，该验证电平可为与读取操作所用电平相同的电平，或者偏移高于该读取值一余量。因此，Vverl也可为操作条件函数，其中Vver1将对应于“0”和“1”群体分布的操作条件，而Vver1′将对应于″0″和″1″分布的条件。
在所述正阈值状态与所述负阈值状态之间使用针对操作条件得到补偿的检测参数会释放可用电压窗口中的更多空间。尽管在图2所示的固定的VR1＝0V实施例中，“1”状态与0V之间的间隙201始终须足够大以使“1”状态以充分的余量高于0V，并且，相独立地，“0”状态与0V之间的间隙203始终须足够大以使“0”状态以充分的余量低于0V，而根据图3所示的本发明，仅需“0”分布与“1”分布之间的总间隙301大到足以能够足够忠实地区分这两个群体的元件。电压窗口中的这一额外可用空间也可用于提供足够的空间以适应各种与建立下文参照图4所述的Vth＜0V群体相关的擦除验证电平。
虽然此处是根据电压(例如VR1，其用作检测参数(不管在读取期间还是在验证期间))来进行说明-因为是使用电压来区分“0”状态与“1”状态，但也可使用诸如电流或频率等其他参数，如在2002年1月18日提出申请的美国专利申请案第10/052,888号中所更全面阐述，该专利申请案以引用方式并入本文中。
图4为一擦除及编程操作的一实例性实施例的流程图，其图解说明某些可用于在存储元件中形成“0”或接地状态的电平，“0”或接地状态既用于其为存储元件的目标值时亦可作为一起点将存储单元编程至由正阈电压表征的数据状态。这一过程始于步骤401。
在步骤401中，对存储单元进行预编程。这具有双重目的：使各存储单元在一更一致的状态开始该实际擦除405，并有助于均匀磨损以使各单元更一致地老化。举例而言，在一NAND架构(例如在并入上文的美国专利第6,046,935号和美国专利申请案第09/893,277号中所述的架构)中，这可通过使擦除单元中所有字线变高达单个脉冲(例如10μs)来实现。在包括此步骤时，其他架构或单元类型将使用适当的编程技术。
实际擦除发生于步骤405中。这将同样适合于存储元件及架构。对于该实例性NAND快闪EEPROM，此可是将擦除电压施加至存储器的井结构，例如施加18V约1ms左右。所述擦除操作是否成功可在一擦除验证操作中进行检查(步骤407)。其检查是否所有已擦除存储元件都具有一低于值VEV1＜0V的阈电压。如果任何存储元件未能通过验证，则可如NO环回所示对其进行逻辑重新映射或使其经受进一步擦除。
在一实例性实施例中，所得到的擦除后群体将未必与“0”或接地状态相对应。此在图5中显示为群体501。该擦除过程的结果一般会产生一其扩展范围大于所期望扩展范围的群体，这既是因为其产生一界定不太分明的状态而且也因为其代表一不太一致的用于将存储单元编程至更高状态的起始点。因此，此实例性实施例还包括一由步骤411、413或415构成的软编程。
在一软编程过程中，存储元件逐渐从其初始的擦除后分布501上升到地电位或“0”状态503。在此实例性快闪存储器实施例中，此通常是由一通常使用比正常编程小的电压的编程脉冲(步骤411)组成，其结果随后通过一参考参数(此处在步骤413中为一电压VEV2)加以验证。这会继续进行至一定数量的单元(其可为一可设定的参数)超过验证电平VEV2为止(步骤415)。在一变化形式中，该软编程过程也可包括将验证无误的单元锁定以防止进一步编程，如在于2002年6月2日由Feng Pan和Tat-Kwan Edgar Yu提出申请且名称为“在软编程期间实施禁止以收紧一擦除VT分布(Implementation of an inhibit during softprogramming to tighten an erase VT distribution)”的美国专利申请案第10/068,245号中所述，该专利申请案以引用方式并入本文中。
由于在某些实施例中，所述软编程可持续进行至若干存储元件的阈值超过VEV2为止，因此“0”群体503中最快的编程元件将使顶端群体延伸到超过该电平。为了保证其不要延伸得太高，可使用一附加验证电平VautoEV在步骤417对此进行检查。这时，可报告出该装置的状态且在步骤419中写入数据将未保持于“0”状态的状态带到其目标值。
图4所示的过程同样仅为一实例性实施例，而且，甚至对于快闪存储器实施例，也会存在许多变化形式。举例而言，某些验证可以省略。详言之，通常会发现存储器工作得足够好，以至于不需要步骤417中的额外验证。
重新回到图5，501为擦除后分布，而503为在软编程后的同一组存储元件。这时，分布503不仅包含那些目标状态为“0”的单元，而且包含那些随后将编程至更高数据状态(例如在505处所示的“1”分布)的单元。现有技术中，正是图4和图5所示的各种验证电压(VEV1，VEV2，VautOEv)需要适应低于0V。如同VR1及其他高于0V的参考电压一样，这些擦除验证电压的负参考值的可用空间随着电压窗口的缩小而变小。
已知有多种技术可用于读取非负阈电压电平。举例而言，可预先充电一位线，并可施加一电压电平至一单元的控制栅极，并确定所述位线是否放电，这是在美国专利第6,317,363号中所更详细阐述的一种方法，该专利以引用方式并入本文中。在NAND型存储器的实例中，位线将自NAND链的源极侧预充电，未选存储元件将施加有过驱动电压以便其完全导通，且所选单元将具有一与要测量的阈电平相称的控制栅极电压。这种技术对确定具有负值的单元阈电压(例如与本文所述的各种擦除验证电平相关的单元阈电压)不起作用。一种用于确定负阈值的技术(其同样是就NAND架构来说明)是施加一电压(例如Vdd)至NAND链的源极侧，未选存储元件同样完全导通。然后可施加一电压电平至所选单元的控制栅极，以便若阈电压足够低，则单元将因本体偏压而导通。
表1和2显示控制栅极电压(VCG)的实例性值及在将以此值进行验证的所得到的群体中最高单元的阈值。其还显示最低正阈值的读取值VR1。表1的值对应于例如在背景技术部分中所阐述的3伏特设计，而表2的值对应于该实例性实施例的1.8伏特设计。应注意，在这两个表中，存储单元的“最高单元Vth”值均为估计值。
  VCG  最高单元Vth
  VEV1   0V  -0.8V
  VEV2   0.45V  -0.5V
  VautoEV   0.65V  -0.3V
  VR1   0V  0V
                               表1
如表1中所示，现有技术是通过将控制栅极电压连接至地而使用0伏特控制栅极电压来读取“1”状态，从而产生图2所示的VR1。一Vdd＝2.6V的设计使得对于擦除后群体501，擦除电压能够使存储元件低于值VEV1＜-0.8V。这可在VEV1与VR1之间实现一0.8伏特的窗口，VEV2和VautoEV即位于该窗口内-在此处分别处于-0.5V和-0.3V处。这些阈值对应于将Vdd置于单元的漏极上及将VCG置于控制栅极上并使用单元的本体偏压。
对于一1.8伏特的设计，擦除后群体501不会过远地移动到负电压区域内。详言之，本实例性实施例同样使用VCG＝0V来进行初始擦除验证，但此时该分布中的最高单元将仅低于地电位约半伏特，即VEV1＝-0.5V。因此，这可实现一半伏特的窗口，擦除后群体即软编程至该窗口内且如果保持VR1的硬接线至地，则形成“0”状态(图5中的503)。这显示在表2中，表2还显示VEV2和可选的VautoEV的一实例性值，其中在表2中使用与表1中相同的VCG，但各验证电平此时位于更小的可用电压窗口中。
  VCG  最高单元Vth
  VEV1   0V  -0.5V
  VEV2   0.45V  -0.25
  VautoEV   0.65V  -0.05V
  VR1(T)   0V-0.2V  0V-0.2V
                            表2
表2还显示在本实例性实施例中因温度补偿而引起的VR1值的范围。如上所述，通过针对“1”状态补偿读取参数、验证参数或二者，本发明只要求在“0”和“1”分布随操作条件偏移时，其间的总空间(图3所示的301)大到足以保证数据的忠实性。相比之下，现有技术要求在“1”分布的底部和“0”分布的顶部二者与固定VR1＝0V值之间的两个空间(在图2中分别为201和203)均大到足以确保数据的忠实性，而其彼此无关而且与因操作条件在分布中引起的偏移无关。如表2的值所示，电压窗口内可容许的空间几乎不允许进行预算来确保“0”群体可保持低于一固定的VR1＝0V值。
参看图6，其显示一包含本发明各方面的实例性存储系统10的方块图。存储系统10包括大量可单独寻址的存储单元，这些存储单元布置成一由行及列构成的规则阵列11，当然也可具有其他单元实体布置方式。位线(未在图6中显示)沿阵列11的列延伸并通过线15连接至一位线解码及驱动电路13。在该实例性实施例中，该存储单元阵列可为在以引用方式并入上文的参考文献中所述的NAND或NOR类。字线(同样未在图6中显示)沿阵列11的行延伸并通过线17连接至一字线解码及驱动电路19。引导栅极线(也未在图6中显示)可沿阵列11的列延伸并通过线23连接至一引导栅极解码及驱动电路21。
每一译码器13、19和21均通过一总线25自一存储控制器27接收存储单元地址。这些解码及驱动电路还通过各自的控制及状态信号线29、31及33连接至控制器27。施加至引导栅极及位线的电压通过一互连解码及驱动电路13和21的总线22来协调。
控制器27可经由线35连接至一主机装置(未显示)。该主机可以是例如个人计算机、笔记本式计算机、数码照像机、音频播放机或任一种不同的其他手持式电子装置。图6所示的存储系统通常将构建于一符合数种现行物理和电气标准之一(例如由PCMCIA、CompactFlashTM联合会、MMCTM联合会或安全数字(SD)插件联合会所订立的标准)的插件中。当为插件形式时，线35端接于插件上的一连接器中，该连接器与主机装置中的一互补连接器进行接口。许多插件的电气接口均遵循ATA标准，其中在主机看来，存储系统仿佛一磁盘驱动器一般。也存在其他存储器插件接口标准。或者作为插件形式的替代形式，将图6所示类型的存储系统嵌入主机装置中。
图6还显示参考电压发生器47。如上所述，0伏特左右的操作条件补偿不能通过传统方法(例如一能带隙发生器)来轻易实现。用于补偿的另一种技术是一电阻分压器；不过，除了作为一电流吸收器这一缺点外，这类分压器还在低压电平下不稳定且同样不适合在VCG＝～0V附近使用。
在一实例性实施例中，参考电压发生器47可包括一连接至一负电压源的能带隙发生器，该负电压源能够自电源产生一负电压电平，从而使所述能带隙发生器能够提供接近0伏特的所需VR1值。(有关能带隙发生器的详情阐述于例如“(模拟集成电路设计(Analog Integrated Circuit Design)”(David A.Johns及Ken Martin著，John Wiley&Sons，1997年)中，此文以引用方式并入本文中。)虽然图6示意性地显示参考电压发生器47与存储阵列位于同一存储装置上，但能带隙发生器或负电压发生器之一或二者也可位于存储系统中的另一芯片上，此时将由该芯片提供这些电压电平。
尽管上文是参照具体实施例来说明本发明的各个方面，然而应了解，本发明在随附权利要求书的整个范围内受到保护。

Claims (19)

1、一种存储器，其包括：
一非易失性数据存储元件，其能够存储一由一负阈电压表征的第一数据状态及一个或多个由一正阈电压表征的第二数据状态；及
可连接至所述数据存储元件的检测电路，其可区分所述存储元件的所述数据状态，其包括：
一补偿电路，借以根据操作条件对由所述检测电路用来区分所述第一与第二数据状态的参数进行补偿。
2、如权利要求1所述的存储器，其中所述操作条件包括温度。
3、如权利要求1所述的存储器，其中所述操作条件包括一外部电源的电压电平。
4、如权利要求1所述的存储器，其中所述数据存储元件能够存储复数个所述第二数据状态。
5、如权利要求1所述的存储器，其中所述参数为一电压。
6、如权利要求1所述的存储器，其中所述参数处于0伏特到0.2伏特的范围内。
7、如权利要求1所述的存储器，其中所述参数为一电流。
8、如权利要求1所述的存储器，其进一步包括：
写入电路，其可连接至所述数据存储元件及所述检测电路，其中所述检测电路用于编程验证，且所述第二数据状态的所述验证电平根据操作条件得到补偿。
9、如权利要求1所述的存储器，其进一步包括：
一负电压源；及
一能带隙发生器，其可连接至所述负电压源，借以提供所述参数。
10、如权利要求9所述的存储器，其中所述参数为一电压，且所述能带隙发生器提供一处于0伏特至0.2伏特范围内的电压。
11、一种操作一非易失性存储器的方法，其包括：
选择一存储复数个数据状态之一的数据存储元件，所述复数个数据状态包括一由一负阈电压表征的第一数据状态及一个或多个由一正阈电压表征的第二数据状态；
提供一检测参数，其中所述检测参数针对操作条件得到补偿；及
使用所述检测参数来区分所述第一数据状态与所述第二数据状态。
12、如权利要求11所述的方法，其中所述复数个数据状态包括复数个第二数据状态。
13、如权利要求11所述的方法，其中所述操作条件包括温度。
14、如权利要求11所述的方法，其中所述操作条件包括一外部电源的电压电平。
15、如权利要求11所述的方法，其中所述检测参数为一电压。
16、如权利要求15所述的方法，其中所述检测参数为一处于0伏特至0.2伏特范围内的电压。
17、如权利要求11所述的方法，其中所述检测参数为一电流。
18、如权利要求11所述的方法，其进一步包括：
产生一负电压，其中所述检测参数是使用所述负电压来产生的。
19、一种非易失性存储装置，其包括：
用于存储一选自复数个数据状态的数据值的构件，其中一第一数据状态由一负阈值表征，且其中一第二数据状态由一正阈值表征；
用于针对所述存储装置的所述操作条件来补偿一参数的构件；及
用于通过使用所述经补偿的参数来区分所述第一数据状态与所述第二数据状态的构件。
CN200480013450.9A 2003-04-14 2004-04-08 非易失性存储器及操作该非易失性存储器的方法 Expired - Fee Related CN1791941B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/414,132 US6839281B2 (en) 2003-04-14 2003-04-14 Read and erase verify methods and circuits suitable for low voltage non-volatile memories
US10/414,132 2003-04-14
PCT/US2004/010991 WO2004093090A1 (en) 2003-04-14 2004-04-08 Read and erase verify methods and circuits suitable for low voltage non-volatile memories

Publications (2)

Publication Number Publication Date
CN1791941A true CN1791941A (zh) 2006-06-21
CN1791941B CN1791941B (zh) 2012-03-21

Family

ID=33131451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480013450.9A Expired - Fee Related CN1791941B (zh) 2003-04-14 2004-04-08 非易失性存储器及操作该非易失性存储器的方法

Country Status (8)

Country Link
US (2) US6839281B2 (zh)
EP (1) EP1614119B1 (zh)
JP (1) JP2006523911A (zh)
KR (1) KR101017322B1 (zh)
CN (1) CN1791941B (zh)
AT (1) ATE557399T1 (zh)
TW (1) TWI338895B (zh)
WO (1) WO2004093090A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221813A (zh) * 2006-10-20 2008-07-16 三星电子株式会社 闪存设备中恢复数据的方法和相关闪存设备存储系统
CN101673580A (zh) * 2008-07-09 2010-03-17 三星电子株式会社 检测非易失性存储单元的阈值电压位移的方法
CN101814829A (zh) * 2010-04-22 2010-08-25 上海宏力半导体制造有限公司 电荷泵电路的参考电压产生电路及电荷泵电路
CN105448346A (zh) * 2014-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 存储单元可靠性的测试方法
CN108133730A (zh) * 2017-12-22 2018-06-08 联芸科技（杭州）有限公司 快闪存储器的读取控制方法、存储器读取装置和存储器系统
CN110010182A (zh) * 2019-04-03 2019-07-12 湖南大佳数据科技有限公司 一种非易失性存储器的编程方法
CN111261215A (zh) * 2018-11-30 2020-06-09 旺宏电子股份有限公司 非易失性存储器及其读取方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US7372731B2 (en) * 2003-06-17 2008-05-13 Sandisk Il Ltd. Flash memories with adaptive reference voltages
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7457154B2 (en) * 2004-03-15 2008-11-25 Applied Intellectual Properties Co., Ltd. High density memory array system
JP4801935B2 (ja) 2005-06-08 2011-10-26 株式会社東芝 半導体記憶装置
JP2007149241A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US7307887B2 (en) * 2005-12-29 2007-12-11 Sandisk Corporation Continued verification in non-volatile memory write operations
US7352629B2 (en) * 2005-12-29 2008-04-01 Sandisk Corporation Systems for continued verification in non-volatile memory write operations
US7742339B2 (en) 2006-01-10 2010-06-22 Saifun Semiconductors Ltd. Rd algorithm improvement for NROM technology
US7391650B2 (en) * 2006-06-16 2008-06-24 Sandisk Corporation Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7342831B2 (en) * 2006-06-16 2008-03-11 Sandisk Corporation System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7292495B1 (en) * 2006-06-29 2007-11-06 Freescale Semiconductor, Inc. Integrated circuit having a memory with low voltage read/write operation
US7716538B2 (en) * 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
JP2008135100A (ja) * 2006-11-28 2008-06-12 Toshiba Corp 半導体記憶装置及びそのデータ消去方法
JP2008140488A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体記憶装置
US7525843B2 (en) * 2006-12-30 2009-04-28 Sandisk Corporation Non-volatile storage with adaptive body bias
US7583539B2 (en) * 2006-12-30 2009-09-01 Sandisk Corporation Non-volatile storage with bias for temperature compensation
US7468920B2 (en) 2006-12-30 2008-12-23 Sandisk Corporation Applying adaptive body bias to non-volatile storage
US7583535B2 (en) * 2006-12-30 2009-09-01 Sandisk Corporation Biasing non-volatile storage to compensate for temperature variations
US7554853B2 (en) * 2006-12-30 2009-06-30 Sandisk Corporation Non-volatile storage with bias based on selective word line
US7468919B2 (en) * 2006-12-30 2008-12-23 Sandisk Corporation Biasing non-volatile storage based on selected word line
KR100816220B1 (ko) * 2007-03-14 2008-03-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 언더 프로그램 셀 검출 방법 및그를 이용한 프로그램 방법
US7539060B2 (en) * 2007-04-05 2009-05-26 Sandisk Corporation Non-volatile storage using current sensing with biasing of source and P-Well
US7606076B2 (en) * 2007-04-05 2009-10-20 Sandisk Corporation Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise
US7606072B2 (en) * 2007-04-24 2009-10-20 Sandisk Corporation Non-volatile storage with compensation for source voltage drop
US7606071B2 (en) * 2007-04-24 2009-10-20 Sandisk Corporation Compensating source voltage drop in non-volatile storage
US7558117B2 (en) * 2007-08-30 2009-07-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN101896801B (zh) * 2007-12-17 2012-09-26 Nxp股份有限公司 存储元件的温度估计
KR100953063B1 (ko) * 2008-05-23 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소거 방법
US7924623B2 (en) * 2008-05-27 2011-04-12 Micron Technology, Inc. Method for memory cell erasure with a programming monitor of reference cells
US8004917B2 (en) 2008-09-22 2011-08-23 Sandisk Technologies Inc. Bandgap voltage and temperature coefficient trimming algorithm
US8197683B2 (en) * 2008-10-16 2012-06-12 William Steven Lopes System for conditioning fluids utilizing a magnetic fluid processor
US7889575B2 (en) * 2008-09-22 2011-02-15 Sandisk Corporation On-chip bias voltage temperature coefficient self-calibration mechanism
US8036044B2 (en) * 2009-07-16 2011-10-11 Sandisk Technologies Inc. Dynamically adjustable erase and program levels for non-volatile memory
US8213255B2 (en) * 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
JP2011204299A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性半導体記憶装置
US8130551B2 (en) * 2010-03-31 2012-03-06 Sandisk Technologies Inc. Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage
US8416624B2 (en) 2010-05-21 2013-04-09 SanDisk Technologies, Inc. Erase and programming techniques to reduce the widening of state distributions in non-volatile memories
CN102543198B (zh) * 2010-12-20 2015-11-25 北京兆易创新科技股份有限公司 一种mlc存储单元的编程方法和装置
US8630125B2 (en) 2011-06-02 2014-01-14 Micron Technology, Inc. Memory cell sensing using a boost voltage
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US8941369B2 (en) 2012-03-19 2015-01-27 Sandisk Technologies Inc. Curvature compensated band-gap design trimmable at a single temperature
US8542000B1 (en) 2012-03-19 2013-09-24 Sandisk Technologies Inc. Curvature compensated band-gap design
JP5631436B2 (ja) * 2013-04-09 2014-11-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN104347117B (zh) * 2013-08-06 2018-07-06 华邦电子股份有限公司 半导体存储装置及其擦除方法
US9196366B2 (en) 2013-09-18 2015-11-24 Winbond Electronics Corp. Semiconductor memory apparatus and method for erasing the same
US9541456B2 (en) 2014-02-07 2017-01-10 Sandisk Technologies Llc Reference voltage generator for temperature sensor with trimming capability at two temperatures
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
KR102190241B1 (ko) 2014-07-31 2020-12-14 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 시스템
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9715913B1 (en) 2015-07-30 2017-07-25 Sandisk Technologies Llc Temperature code circuit with single ramp for calibration and determination
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
TWI627631B (zh) 2016-07-18 2018-06-21 旺宏電子股份有限公司 記憶胞的操作方法及其應用
JP2018142240A (ja) 2017-02-28 2018-09-13 東芝メモリ株式会社 メモリシステム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259977A (ja) * 1993-03-03 1994-09-16 Nec Ic Microcomput Syst Ltd フラッシュ消去型不揮発性メモリ
KR0169267B1 (ko) * 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
JP3476952B2 (ja) * 1994-03-15 2003-12-10 株式会社東芝 不揮発性半導体記憶装置
JP3730272B2 (ja) * 1994-09-17 2005-12-21 株式会社東芝 不揮発性半導体記憶装置
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5537358A (en) * 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US5687114A (en) * 1995-10-06 1997-11-11 Agate Semiconductor, Inc. Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
US5969985A (en) * 1996-03-18 1999-10-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US5903495A (en) 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
US6134140A (en) * 1997-05-14 2000-10-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with soft-programming to adjust erased state of memory cells
US6137974A (en) * 1998-12-21 2000-10-24 Xerox Corporation Photoreceptor belt tensioner system
JP3954245B2 (ja) * 1999-07-22 2007-08-08 株式会社東芝 電圧発生回路
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US6459620B1 (en) * 2001-06-21 2002-10-01 Tower Semiconductor Ltd. Sense amplifier offset cancellation in non-volatile memory circuits by dedicated programmed reference non-volatile memory cells
US6560152B1 (en) 2001-11-02 2003-05-06 Sandisk Corporation Non-volatile memory with temperature-compensated data read
US6870770B2 (en) * 2001-12-12 2005-03-22 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
US6914839B2 (en) * 2001-12-24 2005-07-05 Intel Corporation Self-timed sneak current cancellation
US6542407B1 (en) * 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221813A (zh) * 2006-10-20 2008-07-16 三星电子株式会社 闪存设备中恢复数据的方法和相关闪存设备存储系统
CN101221813B (zh) * 2006-10-20 2012-11-21 三星电子株式会社 闪存设备中恢复数据的方法和相关闪存设备存储系统
CN101673580A (zh) * 2008-07-09 2010-03-17 三星电子株式会社 检测非易失性存储单元的阈值电压位移的方法
CN101814829A (zh) * 2010-04-22 2010-08-25 上海宏力半导体制造有限公司 电荷泵电路的参考电压产生电路及电荷泵电路
CN101814829B (zh) * 2010-04-22 2015-09-16 上海华虹宏力半导体制造有限公司 电荷泵电路的参考电压产生电路及电荷泵电路
CN105448346A (zh) * 2014-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 存储单元可靠性的测试方法
CN105448346B (zh) * 2014-08-22 2018-09-25 中芯国际集成电路制造(上海)有限公司 存储单元可靠性的测试方法
CN108133730A (zh) * 2017-12-22 2018-06-08 联芸科技（杭州）有限公司 快闪存储器的读取控制方法、存储器读取装置和存储器系统
CN108133730B (zh) * 2017-12-22 2020-09-11 联芸科技（杭州）有限公司 快闪存储器的读取控制方法、存储器读取装置和存储器系统
CN111261215A (zh) * 2018-11-30 2020-06-09 旺宏电子股份有限公司 非易失性存储器及其读取方法
CN110010182A (zh) * 2019-04-03 2019-07-12 湖南大佳数据科技有限公司 一种非易失性存储器的编程方法
CN110010182B (zh) * 2019-04-03 2023-07-18 湖南大佳数据科技有限公司 一种非易失性存储器的编程方法

Also Published As

Publication number Publication date
TWI338895B (en) 2011-03-11
TW200509128A (en) 2005-03-01
JP2006523911A (ja) 2006-10-19
US20070058435A1 (en) 2007-03-15
US20040202023A1 (en) 2004-10-14
WO2004093090A1 (en) 2004-10-28
EP1614119B1 (en) 2012-05-09
US6839281B2 (en) 2005-01-04
US7420846B2 (en) 2008-09-02
KR20060003007A (ko) 2006-01-09
CN1791941B (zh) 2012-03-21
EP1614119A1 (en) 2006-01-11
ATE557399T1 (de) 2012-05-15
KR101017322B1 (ko) 2011-02-28

Similar Documents

Publication Publication Date Title
CN1791941B (zh) 非易失性存储器及操作该非易失性存储器的方法
CN101807432B (zh) 用于操作闪存器件的方法
US7630255B2 (en) Method for erasing data of NAND flash memory device
US8553457B2 (en) Non-volatile memory with dynamic multi-mode operation
CN100350503C (zh) 降低非易失性存储器存储元件间耦合效应的方法
JP5085939B2 (ja) 書き込み／消去失敗検出機構を有するフラッシュ記憶システム
CN100589206C (zh) 确定存储器数据单元是否被擦除及处理存储器数据单元的方法
US20060140011A1 (en) Reducing floating gate to floating gate coupling effect
US20090021983A1 (en) Word Line Compensation In Non-Volatile Memory Erase Operations
US20080158951A1 (en) Non-volatile multilevel memory cell programming
CN1856840A (zh) 非易失性存储器中的擦除禁止
JP4175991B2 (ja) 不揮発性半導体記憶装置
TWI498911B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
JP2005108273A (ja) 不揮発性半導体記憶装置
US8289776B2 (en) Expanded programming window for non-volatile multilevel memory cells
KR20040047722A (ko) 불휘발성 반도체 기억 장치 및 그 소거 검증 방법
US8223541B2 (en) Non-volatile semiconductor memory, and the method thereof
CN108766495A (zh) 数据写入方法、存储器控制器与存储器存储装置
KR20100047560A (ko) 플래시 메모리 장치 및 그것의 소거 방법
US20120311243A1 (en) Method for increasing reliability of data accessing for a multi-level cell type non-volatile memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGIES, INC.

Free format text: FORMER OWNER: SANDISK CORPORATION

Effective date: 20120905

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120905

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20190408

CF01 Termination of patent right due to non-payment of annual fee