CN1875468A - 具有共享控制栅极的非易失性晶体管对的制造方法 - Google Patents

具有共享控制栅极的非易失性晶体管对的制造方法 Download PDF

Info

Publication number
CN1875468A
CN1875468A CNA2004800318095A CN200480031809A CN1875468A CN 1875468 A CN1875468 A CN 1875468A CN A2004800318095 A CNA2004800318095 A CN A2004800318095A CN 200480031809 A CN200480031809 A CN 200480031809A CN 1875468 A CN1875468 A CN 1875468A
Authority
CN
China
Prior art keywords
polysilicon
floating
spare
minimum feature
feature size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800318095A
Other languages
English (en)
Inventor
B·洛耶克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1875468A publication Critical patent/CN1875468A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Abstract

一对非易失性存储器晶体管与绝缘衬底(11)上的单个多晶硅浮置栅极(23)分隔开。在采用绝缘材料环绕着多晶硅层浮置栅极之后，除了保留在原来浮置栅极横向两侧上的两个剩余部分(21a和21b)之外，刻蚀掉多晶硅层。这些剩余的部分成为一对适用于晶体管对的新的浮置栅极。在刻蚀多晶硅层(23)之前，该多晶硅可用于高掺杂区域(35和37)的自对准设置，其中高掺杂区域可用于两个晶体管的电极。如果单个多晶硅浮置栅极具有制造工艺的最小特征尺寸，则在刻蚀之后所保留的一对多晶硅层剩余部分(21a和21b)就会更小，也许可以小于最小特征尺寸所占的比例。采用这种小尺寸，器件可通过能带与能带之间的隧道作用进行工作，即不再需要较大EEPROM和EPROM器件特征所具有的隧道氧化物层。在多晶硅剩余部分上的单个导电控制电极(53)可以允许两个晶体管作为独立存储器件进行工作，只要位线(83和85)是连接着其它电极的且相位是交替的。

Description

具有共享控制栅极的非易失性晶体管对的制造方法
技术领域
本发明涉及浮栅、非易失性、可电擦除的存储器单元，尤其涉及具有比半导体制造用的光刻设备所制成的最小线宽尺寸要小的非易失性存储器单元对。
背景技术
浮栅半导体非易失性存储器单元已经发明了三十多年，其中，电可擦除可编程只读存储器称之为EEPROM，可擦除可编程只读存储器称之为EPROM。该器件允许电荷存储在电绝缘的或者浮置的栅极上。该浮栅与任何电极都没有连接，但是被介质材料环绕着。在一种操作模式中，当相反电极上的可编程电压引起热电子或者空穴穿过所环绕着的绝缘材料并且在栅极上变成为俘获电子或空穴时，就会发生电荷迁移。存储器单元的逻辑状态是由在存储电荷的浮栅上是否存在着电荷所确定的直至所存储的电荷擦除。
在美国专利No.5,516,713中，Hsue等人披露了一种制造EEPROM存储器单元的方法。在半导体基底的表面上生长一层二氧化硅。随后在该二氧化硅层上沉积一层氮化硅并进行图形化。在图形化的氮化硅层的侧壁上形成氮化硅的间隔层。二氧化硅层并没有被图形化的氮化硅层所覆盖，并且可去除氮化硅间隔层，从而暴露部分半导体基底作为隧道的窗口。去除氮化硅层和间隔物层。在二氧化硅和隧道氧化物层的表面沉积一层第一多晶硅层并且进行图形化，以便于形成浮置栅极。在图形化的第一多晶硅层上沉积共聚介质层，并随后覆盖第二多晶硅层，进行图形化以便于形成控制栅极。钝化和金属化完成NAND类存储器单元的制造，该存储器单元可具有改进的耦合率。
在制造这类相对较小的器件中常遇到的一个问题是受限于任何制造工艺的光刻技术或者电子束光刻技术所产生的线宽或特征线宽。事实上，每一种半导体制造工艺都具有它固有的最小特征尺寸，该最小特征尺寸是由它的光刻设备或者光刻工艺所形成的。多年来，最小线宽已经变得越来越小，目前已经变得小于100纳米。籍助于智能工艺，利用比光刻技术的最小特征尺寸更小的特征，就有可能制造出更加小的晶体管。
在2002年4月9日授予B.Lojek申请的并转让于本发明的受让人的美国专利No.6,369,422中，披露了一种非易失性存储器单元结构的制造方法，在该存储器单元结构中，薄的氧化物层窗口的尺寸保持有限的，但是电荷迁移所通过的氧化物层窗口部分可以减小到其尺寸小于所使用光刻技术设备的最小特征尺寸精度。通过定位固定尺寸的氧化物层窗口就可以实现这种结构，采用这种方式，它的尺寸是受限制的并且它的位置可以控制允许通过它迁移的电荷数量。该氧化物层窗口是这样构成的，使得它的第一部分只覆盖在两个对向场氧化区域的一部分，而它的其余部分可以覆盖MOS晶体管的沟道区域但不可以超出沟道区域。这就有效地创建了一个狭缝，并且该狭缝的尺寸可以通过移动氧化物层窗口的位置来调整。在场氧化物层区域上所构建的氧化物层窗口部分不能用于允许电荷迁移到浮置栅极。只有覆盖在沟道区域上的氧化物层窗口部分可以用于允许这类电荷的迁移。于是，就可以构成非常小的有效电荷迁移区域，即，比光刻设备的最小特征尺寸更小的有效电荷迁移区域。当有可能形成具有这种结构的小的晶体管尺寸时，小的窗口就变成一所关注的区域，因为该隧道氧化物层窗口必须采用可防止侵蚀氧化物层质量的工艺步骤。
在2002年5月9日提出的美国专利申请序列号No.10/143,225、现已于2003年9月23日授予E.Daemen、B.Lojek和A.Renninger的美国专利No.6,624,027并转让本发明的受让人的美国专利中，披露了一种非易失性晶体管存储器结构，该结构具有小于使用光刻制造工艺的最小特征尺寸的特性的薄的窗口的长度或宽度。覆盖着基底上的栅极氧化物层的氮化物掩模可以用于首先创建适用于EEPROM存储器单元的自对准源极和漏极区域。氮化物掩模可保护未来在源极和漏极电极之间存在着的沟道。在源极和漏极形成之后，沉积一第二氮化物层，在沉积的过程中，可以在氮化物掩模的各边形成氮化物间隔层，并且刻蚀到具有一定长度的所需尺寸，其所需长度尺寸等于隧道氧化物层的尺寸。去除在氮化物掩模一边上的栅极氧化物层，使得在这一边上的虚拟的间隔层能够接近基底。该虚拟间隔层除了限定或形成未来隧道氧化物层窗口的长度之外，就没有其它用途。该间隔层的尺寸小于光刻技术所能够实现的尺寸，典型的是，一微米的若干份之一。在氮化物两侧上所补充的氧化物的沉积，可在一种所谓的狭缝中形成具有氮化物间隔层的氧化物的嵌套。当采用刻蚀工艺去除氮化物时，该嵌套是空的。刻蚀狭窄的嵌套或者狭缝的能力可以在该空间中建立所需形成的小尺寸的薄的窗口，而不是依赖于光刻技术中的照相清晰度。一旦去除了氮化物的间隔层，则在横过该单元的边缘两端涂覆一层薄的隧道氧化物层。在采用对称的方式同时形成两个单元处，该薄的氧化物层可以延伸通过该单元的边缘，穿过相邻单元的边缘并进入到在相邻单元中被虚拟间隔层所牢固占据的区域。这种薄的氧化物条，可延伸横过两个单元，但不影响两个单元其余部分的形成。例如，可以在各个单元的两端沉积一层(多晶硅)，并进行刻蚀，以形成浮置的栅极。实际上，氮化物间隔层可以选择性地形成在多晶硅浮置栅极的两边缘上。氧化物层并且两层(多晶硅)的后续层完成单元的结构。应该注意的是，实际氮化物间隔层并不是在象前述虚拟间隔层的相同的位置上，这已经不用再进行刻蚀的。选择性的实际间隔层保留在原来的位置上，使得多个浮置栅极的两个边缘避免横向移动的电子或者离子迁移进入或者离开浮置栅极。使用所选择的层和步骤，例如，用于源极和漏极形成的注入步骤，去除氮化物后续的氧化物沉积步骤，选择晶体管就能够和EEPROM结构同时形成。该氧化物沉积可形成选择晶体管的栅极氧化物层，还可以形成EEPROM器件的中间多晶硅氧化物层。氧化物层沉积可继之以进行超过两层的沉积。选择和EEPROM晶体管现在都可以采用常规的方式制成。
本发明的一个目的是为了提供一种用于没有薄的氧化隧道层的非易失性双比特存储器单元晶体管的紧凑型结构。
发明内容
一种制成横向对称对浮栅存储器晶体管的方法，其中，浮栅存储器晶体管具有比最小特征尺寸更小的浮置栅极，所谓的“最小特征尺寸”是指最小的尺寸，例如，在使用光刻技术的特殊制造工艺中能够产生的线宽。
因而，“最小特征尺寸”可以理解成是尺寸的相对描述而不是绝对描述。最小特征尺寸的浮置栅极的多晶硅件可以在平面绝缘半导体基底上使用光刻技术来构成，并且还用多种绝缘材料横向环绕着，使得多晶硅件的两侧和底部都加以绝缘。浮置栅极可用作基底中两个高掺杂区域的自对准布置，该布置处在要作为表层下电极使用的浮置栅极多品硅件的相对横向两侧。随后，除了相邻于绝缘材料的两个横向对称的多晶硅剩余部分之外，刻蚀掉最小特征尺寸的浮置栅极多晶硅件。这些剩余部分现在可以以小于最小特征尺寸而被分隔开，并且它们自身基本上都比最小特征尺要小。所谓基本上都比最小特征尺要小指的是各个剩余部分的尺寸、对应于最小特征尺寸的几何尺寸，都小于25％的最小特征尺寸，较佳的是小于10％。例如，如果最小特征尺寸为尺寸“X”的线宽，则剩余部分将具有基本小于“X”的宽度，也许为0.09X。对多个剩余部分进一步加以绝缘，以防止失去电荷，并随后在多晶硅剩余部分上沉积控制栅极。没有提供任何隧道氧化物层。其结果是一对横向对称浮置栅极存储器晶体管具有相当小的尺寸并且可与表层下的电极结合进行能带与能带之间的隧道作用。
附图说明
图1和图2是表面具有各种表面层的硅晶片的剖面图。
图3是图1所示器件的俯视图。
图4至7是图1所示器件在制造后期阶段的剖面图。
图8是图7所示细节的放大剖面图。
图9至12是图4至7所示器件在制造更后期阶段的剖面图。
图13是与图1所示设备相关的电路图。
具体实施方式
参考图1，各种导电类型的掺杂半导体衬底或基底11，例如硅晶片，都可以分隔成若干芯片区域，而隔离区域13和15形成用于在隔离区域内的芯片制造加工的有源区域(面积)。这种隔离可以采用几种众所周知的方法中的任意一种方法来获得，较佳的是，采用浅沟槽绝缘(STI)方法。所产生的隔离区域形成了芯片四周的边界，从而将芯片与通过衬底所传输的外部串扰和噪声隔离开来。所以，尽管在附图中这些隔离区域表示为横向两侧，但是实际上它们都是环形的，即，各种能使芯片内建电隔离的封闭区域，通常是以占用尽可能最小的空间来设置。
在沉积大约70埃的单元氧化物层(即，氧化硅层)之后，就可以在该单元氧化物层之上沉积厚度大约为1000埃的第一层多晶硅(“poly”)21，覆盖着整个有源区域。在多晶硅层上，生长一层氮化物23，覆盖着多晶硅层21。例如，该氮化物可以是氮化硅。氮化物层的厚度为大约1000至1500埃。
接着，在组合层上涂覆光掩膜，如图2所示，作为光刻过程的一部分的刻蚀台阶29。该台阶29具有上述层的分层结构，即，在衬底上的单元氧化物层19，接着是覆盖着单元氧化物层的多晶硅层21，以及覆盖着多晶硅层的氮化物层23。该台阶29包括浮置多晶硅岛，它具有矩形的截面尺寸F，其最小特征尺寸可以由所采用的特定制造方法所确定。在剥离了光掩膜25之后，可以采用刻蚀方法去除所有的氮化物层。同样，剥离了光掩膜25之后，也去除所有的多晶硅，直至氧化物层19。
在图3所示的俯视图中，所示的光掩膜25是横跨由矩形27所限定的有源区域的两边。其它光掩膜31和33也都横跨有源区域两旁。这些掩膜都设计成用于阻止N+离子注入到掩膜所覆盖的区域，但允许离子注入到掩膜所没有覆盖的区域，从而形成高的掺杂衬底区域。
在图4中，示出了非相关的光掩膜将被去除，但是事实上在离子注入的过程中是存在的，正如由箭头I所指示。可在70KeV下将具有剂量为2至3×1014cm-3的砷离子注入到N型衬底中，以便于创建可成为存储器单元晶体管的源极和漏极的高掺杂区域35和37。在注入之后，可以从单元氧化物层19的表面上剥离掩膜31和33。
在图5中，已经采用化学汽相沉积的方法将一氧化物层39沉积在单元氧化物层19以及台阶29周围，直至具有同一的高度。晶片采用CMP抛光进行平整。接着，采用湿法刻蚀技术去除小的氮化物层23，并且在氧化物层39和多晶硅岛21上沉积一新的氮化物层41，如图6所示。在氮化物层沉积的过程中或者在其它时间的加热，使得高掺杂区域35和37进一步进入到将分别形成源极和漏极区域的衬底中。接着，刻蚀氮化物层，但并没有完全刻蚀掉。从水平表面上去除氮化物层，但仍保存少量从一层氮化物层垂直延伸到另一层氮化物层的氮化物层，从而形成氮化物层间隔。也可以采用干式刻蚀技术刻蚀掉多晶硅岛21，并且在氧化物层上停止该刻蚀，还保留在氮化物层间隔43和45下的多晶硅剩余部分21a和21b，如图7所示。
图8显示了在多晶硅剩余部分21b顶部上的氮化物层间隔45以及在源极或漏极附近的高掺杂区域37的放大视图。接着，湿法刻蚀去除氧化物层39，以及所暴露的单元氧化物层19停止在衬底上，如图9所示。在半导体表面上的剩余部分仅仅只有靠近表层下电极35和37在小的单元氧化物层剩余部分51a和51b上的多晶硅剩余部分21a和21b。接着，如图10所示，在多晶硅剩余部分21a和21b上生长一层氧化物-氮化物-氧化物(ONO)层47。接着，再在ONO层47上生长一保护掩膜49。在图10中没有显示，除了与ONO层横向边缘的相邻部分之外，还生长大约和ONO层47相同厚度的薄的栅极氧化物层。
在图11中，栅极氧化物层51可以视为类似于ONO层47的外延，它是多晶硅邻接21a和21b的横向向外延伸。一旦沉积了栅极氧化物层之后，就可以去除保护掩模49。接着，沉积一层多晶硅，称之为控制多晶硅层53。这层在栅极氧化物层51以及ONO层47上延伸。接着，在控制多晶硅层53上放置掩模55、57和59。这些掩模应该能够衰减在离子注入中所使用的离子，以避免到达控制的多晶硅。在离子注入之前，在这些掩模55、57和59之下的控制多晶硅不进行刻蚀，因此保留图12所示的多晶硅图形，使之具有选择栅极61和63以及一部分覆盖着多晶硅剩余部分21a和21b的控制多晶硅层53。在掩模之间的空间，如图12所示的箭头A所指的位置，承受着离子注入。在离子注入之后，去除这些掩模，保留着未覆盖的选择栅极62和63。多晶硅剩余的件21a和21b仍旧被控制多晶硅部分53所覆盖着。成为在双比特存储器件中的两个浮置栅极。同时，离子注入已经创建了高掺杂的表层下区域，该区域将在加热使离子进入衬底后成为选择晶体管的电极。此时，就可以采用在典型的钝化以及金属化的步骤中所形成的一层或者多晶硅保护层和触点以常用的方法造成晶体管。多晶硅剩余部分21a和21b的尺寸都非常小，但是仍旧适用于像具有作为采用单个控制多晶硅53控制的两个存储单元的一对浮置栅极的剩余功能一样来存储电荷。
图13显示了其等效电路，其中，两个浮置栅极21a和21b连接于用于双比特存储晶体管81的单个控制栅极53。选择晶体管67和69共享具有双比特存储晶体管81的共同电极73和75，标记为SDA和SDB。在这些结点上的电压可以偏置结以产生出相对于浮置栅极的能带与能带之间的隧道作用。在浮置栅极上所俘获的电荷积累可表明存储器的状态。位线可用于检测在双比特存储晶体管81中的两个浮置栅极的电荷状态。隧道间的隧道效应是局部发生的，因为单元小的尺寸以及在高掺杂区域35和37中的杂质的合适浓度小于在区域73和75中的浓度。
浮置栅极多晶硅剩余部分21a和21b都有极其少量的硅，沟道长度就可以非常小，使得在源极或漏极中的电子或空穴能够具有充分的能量从浮置栅极中拉出电子。
在实际操作中，可以使用相当低的电压对存储器晶体管进行编程。位线83和85对编程和擦除可以保持不同的电压，但是相对于接地电位来说相位是交替的。位线的交替相位允许具有共同控制栅极的两个浮置栅极，类似于两个器件A和B的作用，共享相同的源极和漏极。电压的实例如下：
                           编程器件A
                VCG           +6V
                VCA           +VG       SDA≈+4V
                BLA            +4V
                衬底           接地
                VGB           +VG
                BLB            接地       SDB≈接地
编程器件B
VCG     6V
VGA     +VG    SDB≈接地
BLA      接地
衬底     接地
VGB     +VG
BLB      +4V
擦除
VGA＝VGB＝+VG
衬底＝接地
VCG＝-5V-6V
BLA+BLB＝4V

Claims (20)

1.一种具有对称浮置栅极的成对的浮置栅极存储器晶体管的制造方法，该方法包括：
在具有一层氧化物覆盖层的半导体衬底上制成浮置多晶硅件；
在所述浮置多晶硅件的相对横向侧面的衬底中注入自对准高掺杂区域；
采用平面绝缘材料环绕所述浮置多晶硅件；
除了相邻所述绝缘材料并且横向分隔开的两个多晶硅剩余部分之外，从所述绝缘材料中刻蚀掉所述浮置多晶硅件，；
使得两个横向分隔开的多晶硅剩余部分绝缘；
在所述绝缘的横向分隔开的多晶硅剩余部分上沉积一层控制栅极；以及，
将所述衬底、控制栅极、浮置栅极和高掺杂区域进行电连接，以便形成两个独立的存储器晶体管。
2.如权利要求1所述的方法，其特征在于，所述在所述具有绝缘材料的浮置多晶硅件的相对横向侧面的所述衬底中设置高掺杂区域是由离子注入进一步限定的。
3.如权利要求1所述的方法，其特征在于，它还由平整所述环绕的多晶硅件所进一步限定的。
4.如权利要求3所述的方法，其特征在于，所述平整步骤是采用化学一机械抛光方法来进行的。
5.如权利要求1所述的方法，其特征在于，所述浮置多晶硅件是在所述注入步骤之前由氮化物层所覆盖的。
6.如权利要求1所述的方法，其特征在于，所述多晶硅剩余部分都是由氮化物层所覆盖的。
7.如权利要求6所述的方法，其特征在于，它还进一步由在将所述两个横向间隔隔开的多晶硅剩余部分相绝缘的步骤之前通过去除氮化物覆盖层所限定的。
8.如权利要求1所述的方法，其特征在于，它还由将所述两个存储器晶体管与用于交替进行接触的所述两个晶体管的两个相位的位线电连接所限定的。
9.一种具有的对称浮置栅极小于制造工艺的最小特征尺寸的成对浮置栅极存储器晶体管的制造方法，该方法包括：
在具有一层氧化物层覆盖的半导体衬底上制成最小特征尺寸的浮置多晶硅件；
在所述最小特征尺寸的浮置多晶硅件的相对横向两侧的所述衬底中设置高掺杂区域；
采用绝缘材料环绕所述最小特征尺寸的浮置多晶硅件；
除了相邻所述绝缘材料的两个多晶硅剩余部分之外，从所述绝缘材料中刻蚀掉所述最小特征尺寸的浮置多晶硅件，并且以小于所述最小特征尺寸浮置多晶硅件横向分隔开，使得一相应的特征尺寸较显著地小于所述最小特征尺寸的浮置多晶硅件；
使得两个横向分隔开的多晶硅剩余部分绝缘；
在所述绝缘的横向分隔开的多晶硅剩余部分上沉积一层控制栅极；以及，
将所述衬底、控制栅极、浮置栅极和高掺杂区域进行电连接，以形成两个独立的存储器晶体管。
10.如权利要求9所述的方法，其特征在于，所述在具有所述绝缘材料的最小特征尺寸浮置多晶硅件的相对横向两侧的所述衬底中设置高掺杂区域是由离子注入进行限定的。
11.如权利要求9所述的方法，其特征在于，在所述半导体衬底上制成最小特征尺寸的浮置多晶硅件是用半导体制造工具形成最小特征尺寸而成的。
12.如权利要求11所述的方法，其特征在于，所述工具包括光刻掩模。
13.如权利要求11所述的方法，其特征在于，所述工具包括光束。
14.如权利要求9所述的方法还由平整所述环绕最小特征尺寸的多晶硅件所形成或限定的。
15.如权利要求14所述的方法，其特征在于，所述平整步骤是采用化学-机械抛光方法来进行的。
16.如权利要求9所述的方法，其特征在于，所述最小特征尺寸的浮置多晶硅件是由氮化物层所覆盖的。
17.如权利要求9所述的方法，其特征在于，所述多晶硅剩余部分都是由氮化物层所覆盖的。
18.如权利要求17所述的方法，其特征在于，它还由在将所述两个横向分隔开的多晶硅剩余部分绝缘的步骤之前，去除所覆盖着的氮化物层所形成的。
19.如权利要求9所述的方法，其特征在于，它还由将所述两个存储器晶体管与用于交替接触所述两个晶体管的两个相位的位线电连接所形成的。
20.一对非易失性存储器晶体管，所述晶体管包括：
一对浮置栅极，所述浮置栅极沉积在绝缘衬底上且相互分隔开，其距离小于芯片制造工艺中的最小特征尺寸；
一对高掺杂区域，所述高掺杂区域横向地在所述一对浮置栅极之外且与所述浮置栅极形成能带与能带之间的隧道操作关系；以及，
一个单个的导电控制层，所述控制层在所述一对浮置栅极上以相互绝缘的关系分隔开，所述控制层与所述衬底、所述控制栅极、所述浮置栅极以及所述高掺杂区域电互通，以便于制成两个独立的存储器晶体管。
CNA2004800318095A 2003-09-04 2004-09-01 具有共享控制栅极的非易失性晶体管对的制造方法 Pending CN1875468A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/656,071 US6905926B2 (en) 2003-09-04 2003-09-04 Method of making nonvolatile transistor pairs with shared control gate
US10/656,071 2003-09-04

Publications (1)

Publication Number Publication Date
CN1875468A true CN1875468A (zh) 2006-12-06

Family

ID=34226274

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800318095A Pending CN1875468A (zh) 2003-09-04 2004-09-01 具有共享控制栅极的非易失性晶体管对的制造方法

Country Status (5)

Country Link
US (2) US6905926B2 (zh)
EP (1) EP1665356A2 (zh)
CN (1) CN1875468A (zh)
TW (1) TW200520105A (zh)
WO (1) WO2005027194A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239250A1 (en) * 2003-08-11 2005-10-27 Bohumil Lojek Ultra dense non-volatile memory array
US6905926B2 (en) * 2003-09-04 2005-06-14 Atmel Corporation Method of making nonvolatile transistor pairs with shared control gate
US7554151B2 (en) * 2005-11-03 2009-06-30 Atmel Corporation Low voltage non-volatile memory cell with electrically transparent control gate
US20070166971A1 (en) * 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
US7439567B2 (en) * 2006-08-09 2008-10-21 Atmel Corporation Contactless nonvolatile memory array
US20080116447A1 (en) * 2006-11-20 2008-05-22 Atmel Corporation Non-volatile memory transistor with quantum well charge trap
US7495282B2 (en) * 2007-01-12 2009-02-24 Sandisk Corporation NAND memory with virtual channel
KR101518332B1 (ko) * 2008-12-01 2015-05-08 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352618A (en) * 1993-07-30 1994-10-04 Atmel Corporation Method for forming thin tunneling windows in EEPROMs
US5516713A (en) * 1994-09-06 1996-05-14 United Microelectronics Corporation Method of making high coupling ratio NAND type flash memory
US5761121A (en) * 1996-10-31 1998-06-02 Programmable Microelectronics Corporation PMOS single-poly non-volatile memory structure
US5972752A (en) * 1997-12-29 1999-10-26 United Semiconductor Corp. Method of manufacturing a flash memory cell having a tunnel oxide with a long narrow top profile
US6159807A (en) * 1998-09-21 2000-12-12 International Business Machines Corporation Self-aligned dynamic threshold CMOS device
US6174771B1 (en) * 1998-11-17 2001-01-16 Winbond Electronics Corp. Split gate flash memory cell with self-aligned process
US6369422B1 (en) * 2001-05-01 2002-04-09 Atmel Corporation Eeprom cell with asymmetric thin window
US6709921B2 (en) * 2001-09-27 2004-03-23 Macronix International Co., Ltd. Fabrication method for a flash memory device with a split floating gate and a structure thereof
US6657252B2 (en) * 2002-03-19 2003-12-02 International Business Machines Corporation FinFET CMOS with NVRAM capability
US6624027B1 (en) * 2002-05-09 2003-09-23 Atmel Corporation Ultra small thin windows in floating gate transistors defined by lost nitride spacers
US6888755B2 (en) * 2002-10-28 2005-05-03 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
US6905926B2 (en) * 2003-09-04 2005-06-14 Atmel Corporation Method of making nonvolatile transistor pairs with shared control gate

Also Published As

Publication number Publication date
US20050194632A1 (en) 2005-09-08
WO2005027194A2 (en) 2005-03-24
US20050054160A1 (en) 2005-03-10
WO2005027194A3 (en) 2005-05-19
US7348626B2 (en) 2008-03-25
US6905926B2 (en) 2005-06-14
TW200520105A (en) 2005-06-16
EP1665356A2 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US9892790B2 (en) Method of programming a continuous-channel flash memory device
US7205198B2 (en) Method of making a bi-directional read/program non-volatile floating gate memory cell
JP3615765B2 (ja) リードオンリメモリセル装置の製造方法
US7074672B2 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and vertical word line transistor
US7151021B2 (en) Bi-directional read/program non-volatile floating gate memory cell and array thereof, and method of formation
TWI383473B (zh) 形成具有源極側消除的浮動閘極記憶體晶胞之半導體記憶體陣列的自我對準方法，及由此方法製造的記憶體陣列
US20100059808A1 (en) Nonvolatile memories with charge trapping dielectric modified at the edges
US20040183118A1 (en) Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region
KR100621553B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
KR19990072300A (ko) 엔브이램셀및엔브이램메모리제조방법
US6429076B2 (en) Flash EPROM memory cell having increased capacitive coupling and method of manufacture thereof
WO2003096405A1 (en) Ultra small thin windows in floating gate transistors defined by lost nitride spacers
CN1875468A (zh) 具有共享控制栅极的非易失性晶体管对的制造方法
KR19980019637A (ko) 플래쉬 메모리 소자 및 그 제조방법
US7358559B2 (en) Bi-directional read/program non-volatile floating gate memory array, and method of formation
KR100683389B1 (ko) 플래시 메모리의 셀 트랜지스터 및 그 제조 방법
KR20230031334A (ko) 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법
US7579239B2 (en) Method for the manufacture of a non-volatile memory device and memory device thus obtained
US6784115B1 (en) Method of simultaneously implementing differential gate oxide thickness using fluorine bearing impurities
KR20060043534A (ko) 트렌치 내에 독립적인 제어 가능한 제어 게이트를 갖는 매립형 비트 라인 불휘발성 부동 게이트 메모리 셀, 및 그 어레이, 및 형성 방법
TW202338998A (zh) 非揮發性記憶體元件
KR20010028012A (ko) 비휘발성 반도체 메모리소자 제조방법
KR19990081429A (ko) 불휘발성 메모리 소자 및 그 제조방법
JPH07112019B2 (ja) Ｅｐｒｏｍ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication