CN1947248B - 多层结构的工作层的处理方法及其器件 - Google Patents

多层结构的工作层的处理方法及其器件 Download PDF

Info

Publication number
CN1947248B
CN1947248B CN200580012304.9A CN200580012304A CN1947248B CN 1947248 B CN1947248 B CN 1947248B CN 200580012304 A CN200580012304 A CN 200580012304A CN 1947248 B CN1947248 B CN 1947248B
Authority
CN
China
Prior art keywords
working lining
mask
sandwich construction
district
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580012304.9A
Other languages
English (en)
Other versions
CN1947248A (zh
Inventor
F·阿利贝尔
F·布吕尼耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1947248A publication Critical patent/CN1947248A/zh
Application granted granted Critical
Publication of CN1947248B publication Critical patent/CN1947248B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供多层结构的工作层的处理方法及其器件。根据第一个实施例,本发明涉及用于处理由半导体材料构成的多层结构的导电工作层的方法,该结构包括在所述工作层下面的电绝缘层,将所述处理限定到在所述工作层中构成被电绝缘层材料围绕的至少一个岛,该方法包括湿法化学刻蚀工作层的步骤,方法的特征在于,在湿法刻蚀步骤之前,为了在该工作层中构成几个岛,实现所述工作层的几个区的可选择掩膜,工作层被掩膜的每个区对应于各个岛。本发明还提出了该方法应用于该结构的电特性以及相关的器件的特性描述。

Description

多层结构的工作层的处理方法及其器件
技术领域
本发明通常涉及由半导体材料构成的结构的特性,该结构可应用于微电子、光学和光电子。
背景技术
涉及本发明的结构是包括所谓“工作”的导电层和电绝缘层的多层结构。
工作层通常是该结构的表面层,并且电绝缘层埋入该结构的厚度中。
例如,这种结构可以是SOI(绝缘体上硅)。在这种情况中,工作层是硅的表面薄层,绝缘层是埋入的绝缘层(例如,氧化物)。然而,该SOI的例子不是限制性的。
更精确地,本发明涉及处理由半导体材料构成的多层结构的导电工作层的方法,该结构包括在所述工作层下面的电绝缘层,设计所述处理以在所述工作层中构成,至少一个岛被电绝缘层的材料围绕,该方法包括湿法化学刻蚀工作层的步骤。
本发明还涉及将这种方法应用到由半导体材料构成的多层结构的电特性的特征。
本发明还涉及一种器件,其可以在这种方法的框架中实现。
上述类型的方法已经是已知的。
这种方法使得它可以在例如电绝缘材料(在SOI的情况中的硅)的SOI岛的结构的工作层中形成。
实际上必要的是构成这种岛,以便于在涉及本发明的结构上实现某种操作。
这些操作尤其包括该结构的电特性的性能描述。
尤其可以通过实现该结构的至少一个伪结构进行性能描述,该伪结构称为伪MOSFET。
伪MOSFET是类似于晶体管的宏观器件,制造这些器件时很需要非常有限数量的工艺步骤。
尤其可以在例如上面提到的结构中构成这样的器件。
该器件还示出了这样的优点,提供工作层的材料的性能描述的结果,其中在制造时,对CMOS制造方法不需要固有的改进(沟槽道布局等)。
因此,在结构(SOI或者其它的)中形成这种器件是简单的,以便于表征这种结构以及尤其是它的工作层的电特性。
借助于作为电介质栅极的埋入氧化物、作为栅极的衬底以及作为源极和漏极在工作层上的两个触点,引入到SOI中的伪MOSFET使用SOI的固有MOS结构。它具有MOSFET的形式,但是相反。它是基于使用Schottky型的触点的简单MOSFET。
在图1中示意性地示出这种伪MOSFET,图1示出了包括硅的薄工作层11、绝缘层12和衬底层13的SOI 10的情况。
在后者的确定区中,在SOI中构成伪MOSFET。
在工作层11中该伪MOSFET包括分别用于器件的源极和漏极的两个触点S和D。衬底层13充当用于它(触点VG)的栅极。
伪MOSFET由此构成用于半导体结构特性描述的有利器件。通过在这种类型的结构上层空间限定给出的图案来制造它。因此,由于该绝缘层12,该图案和结构的衬底层13电绝缘。
可以根据所谓的特性描述的“Ψ-MOS测试”方法实现它。
“Ψ-MOS测试”方法使得可以通过两个碳化钨点在结构的正面(也就是支撑该结构的工作层的一侧)实现两个接触通孔。
将对应于图1的触点S和D的这两个触点应用到在该结构的上层中限定的图案的中心。
由此该结构构成特性描述的样品(在该文本的剩余部分中将无区别地使用术语“结构”和“样品”)。
该结构的后面建立在导体盘上,对该导体盘施加电压。在该结构的后面上的这个触点对应于栅极触点。
在“Ψ-MOS测试”方法的框架内,在被限定的结构中一个接一个地实现几个隔离的岛,例如在如图2所示的。
通过沟槽隔离这些岛15的每一个和其它岛,已经沿着沟槽去除掉了工作表面层的材料,是以这样的方式去除:在这些沟槽中冲洗绝缘层。
通常通过特性描述的结构的各个岛15,通过应用上述的离散触点完成根据该方法的结构的特性描述。
因此,可以在它的不同岛中实现测绘该结构的电特性。
注意,表征的电参数通常如下:μe(电子迁移率)、μh(空穴迁移率)、Dit(界面状态密度)、Vth(阈值电压)、VFB(平带电压)、Qbox(绝缘层的电荷)。
因此,该方法的特性描述使得可以以简要的方式实现描绘相同结构的特性不同的岛,这是有利的。
为了制造岛,例如图2中所示的那些,进行光刻方法。
这种类型的方法使得可以构成几个岛,甚至在小尺寸(例如,具有3英寸的尺寸)的结构上。
但是该过程实施起来很麻烦,而且昂贵。
而且,这种类型的方法通常不能在相当大尺寸(例如,具有8英寸,甚至更大尺寸的情况)结构的整个表面上构成岛。
在通过光刻制造岛的变形例中,可以选择性地通过“硬”掩膜刻蚀该结构,在特性描述的样品结构上制造岛。
在该变形例中,通常进行通过湿法刻蚀对该结构的选择性侵蚀,以便于构成该岛。
由此图3示出了涉及本发明的样品结构100。
将两个O圈21a、21b分别按压到各个玻璃盘20a、20b以及样品结构的其中一个侧面上。
通过装置22提供这种压力。
因此,O圈限定在样品的两个区101a、101b的样品结构100的两个侧面上,以密封的方式隔离这两个区。
然后将具有它的两个隔离区的样品100暴露于能够可选择地刻蚀样品的工作层的刻蚀溶液中,例如在硅工作层样品的情况中的KOH。
通过“可选择地”刻蚀工作层意味着只刻蚀工作层,不刻蚀相邻的层。
这产生了对除了在区101a和101b上之外的工作层的湿法刻蚀,其中保护了最初结构的层。
这些区对应于将能够以和上述关于“Ψ-MOS测试”方法相同的方式表征的样品的水平上的岛。
以这种方式,制造具有一个岛的样品。
对于该岛的制造方法,其进行湿法刻蚀,不容易遭到上面提到的关于用光刻构成岛的方法的麻烦。
因此用湿法刻蚀的这种类型的方法是有利的。
但是这种类型的方法仍然只是使得可以在样品结构上构成一个岛。因此,不能使在结构的表面上构成几个岛,以便于实现例如上面提到的绘制。
发明内容
本发明的目的是使得在相同结构上构成几个岛成为可能,而不遭受关于上面提到的通过光刻方法的麻烦。
为了实现这个目的,根据第一个方案,本发明提出了用于处理由半导体材料构成的多层结构的导电工作层的方法,该结构包括在所述工作层下面的电绝缘层,将所述处理限定到在所述工作层中构成被电绝缘层材料围绕的至少一个岛,该方法包括湿法化学刻蚀工作层的步骤,方法的特征在于,在湿法刻蚀步骤之前,为了在该工作层中构成几个岛,实现所述工作层的几个区的可选择掩膜,工作层被掩膜的每个区对应于各个岛。
优选地,但不是限制的,该处理方法的方案如下所述:
·对于整个结构同步实现湿法刻蚀步骤,保护所述掩膜的区不被刻蚀。
·该方法执行下述步骤:
-通过各个基础掩模密封地掩膜对应于岛的该结构的每个区。
-用刻蚀溶液湿法刻蚀,选择性地侵蚀所述工作层,而不是电绝缘层或者基础掩模。
-清洗和干燥该结构。
·通过具有普通形式夹具的装置紧固并在该结构上配备有基础掩模,获得密封的掩膜,
·通过在该区域上施加吸盘类型的弹性掩膜实现每个区的掩膜。
·通过在所述区上施加和减压所述刚性掩模的装置有关的刚性掩模,实现每个区的掩膜,
·所述工作层由硅构成,
·所述结构是SOI。
根据第二个方案,本发明提出了该方法应用于由半导体材料构成的多层结构的电特性的特性描述。
这种应用可以包括绘制实际覆盖该结构的工作层的整个表面确定的区的电特性。
最后,根据第三个方案,本发明提出了用于处理由半导体材料构成的多层结构的导电工作层的系统,该结构包括,在所述工作层下面的电绝缘层,将所述处理限定到在所述工作层中构成被电绝缘层材料围绕的至少一个岛,其特征在于,该器件包括几个基础掩模,是为了以密封方式掩膜工作层的各个区,以便于考虑到一旦已经掩膜了所述区,则实现湿法刻蚀所述结构。
优选地,但不是限制的,这种器件的方案如下所述:
·基础掩模包括和减压装置有关的刚性掩模,
·基础掩模包括吸盘类型的弹性掩模,
·该器件包括支撑所述掩模的焊盘,
·该器件具有带两个爪的夹具的形式的普通结构,其中一个爪支撑所述掩模,以这样的方式,当夹具在所述结构上变紧时,掩模和该结构形成紧密接触,
·器件的第二个爪支撑齿,是为了保证当爪在结构上变紧时,相对结构的后侧保持在支撑工作层的结构的侧面上。
附图说明
另一方面,当参考附图阅读本发明的下述说明书时,本发明的目的和优点将变得更清楚,在上面还已经对图1和3进行了评述,其中:
图4a和4b分别是根据本发明的第一个实施例的器件的侧视图和正视图,
图4c是在图4a和4b中的器件中实现的基础掩模的图示,
图5a和5b分别是根据本发明的第二个实施例的器件的侧视图和正视图,
图5c是在图5a和5b中的器件中实现的基础掩模的图示。
具体实施方式
参考图4a和4b,其示出了用于处理包括表面导电工作层和埋入电绝缘层的多层结构的器件。
该结构例如可以是SOI。
这种结构可以用根据本发明的第一个实施例的器件(对应于图4a和4c)或者用根据本发明的第二个实施例的器件(对应于图5a和5c)处理。
为了清楚起见,在这些图中没有示出该结构(该区域被指定为接收在图4b中仍然通过虚线所示的该结构)。
图4a和4b中的器件30具有带两个爪的夹具形式的普通结构。
因此,图4a示出了第一爪310和第二爪320。这两个爪围绕轴330铰接,并可以通过围绕这个轴枢轴关闭和打开。
在和这个轴330相对的器件的部分中,器件30具有和各个爪310、320相关的把手311、321。
因此,可以用手、用操作员打开或者关闭器件30。
然而,注意,作为变形例,可以提供由操作两个把手311、321实现的这些操作。
还在这两个把手的水平上提供该器件的闭合锁340。
当已经将该结构放置在该器件内部时,该锁用于维持该器件在闭合位置。
例如,该锁340还可以包括用于两个把手的紧固螺丝341。
注意,在爪310和320上面的侧面上,在要接收该结构的器件的一部分水平上,是分别和这些爪上的两侧相关的衬里焊盘312、322。
通过本身已知的任何方式将这些焊盘的每一个固定到它的相关的爪侧(例如通过强迫插入、胶粘或者任何其它方式等)。
为了接收对应于将被器件处理的结构的形状的区域,焊盘具有普通圆形的形状。
注意,为了保证该结构被安装在器件中的位置正确,该器件可以包括简单校对的器件或者引导标记。
尤其是,可以提供肯定会和凹口一起工作的突钉(未示出),通常在涉及本发明的结构的外围找到该凹口。
为了定位不同尺寸的结构(例如不同尺寸的盘),还可以提供多种引导标记。这些引导标记尤其可以设置在两个焊盘的其中一个上和/或另一个上。
焊盘312承载和剩余焊盘相同材料的几个弹性吸盘3120。
作为变形例,还可以提供以可移动方式固定在预定位置中的焊盘上的这些吸盘。例如,人们可以在焊盘装置中提供以构成,用于接收这种可移动的吸盘(例如,以设计成接收吸盘的螺丝的车螺纹形式)。
当设计每个吸盘,以形成和该结构的表面的紧密接触,这时后者已经定位在了器件中,并且器件已经密封地保卫它。
在这个方案中,注意,以这样的方式将该结构放置在器件中,该结构的工作层在吸盘的上面。
根据变形例可以提供的是,第二焊盘322应当配备有突出齿,以便于当后者在密封的器件中的适当位置时维持晶片和结构。
因此,图4a示出了一系列突出齿3220。
图4a示出了每个吸盘上面的齿。
然而,在该变形例中可以改变齿的数量和布局。在任何情况中,当器件密封在要被处理的结构上时,这些数量和布局必须使得可以对该结构施加足够的压力,以便于保证在该结构的工作侧和吸盘3120之间的接触是密封的。
这种压力还必须保持是分布的,并足够有限的,以避免对结构的破坏。
自然地,齿和吸盘在各个焊盘312、322的表面上的均匀分布是优选的。
图4c以示意的方式示出了和要被处理的结构100接触的吸盘3120。
器件30还可以包括几个吸盘3120,其中每一个以密封地形式掩膜结构100的工作层的各个区。
因此,可以实现该结构的湿法刻蚀,一旦已经掩膜了所述区,则可使溶液不侵蚀所述区。
实际上,将包含结构的器件30投入到刻蚀溶液中,或者通过本身已知的任何方式用这种溶液浸泡放置在器件中的结构。
在其工作层是硅的结构的情况中,刻蚀溶液可以是KOH。在任何情况中,选择刻蚀溶液,以便于只刻蚀工作层的材料。
为了不被刻蚀溶液侵蚀,必须改变器件30的多种构成材料。
例如,人们可以设置,焊盘312、322和它们的吸盘和齿由不被刻蚀溶液侵蚀的橡胶构成。
本发明使得可以以这样的方式构成岛,该岛对应于通过吸盘的掩膜已经被保护不受刻蚀的结构的工作层的区域。
该岛通常具有圆形性状,用于避免边缘效应(这在图4b中特别示出了)。
并且这些岛通常具有至少1cm的尺寸。
圆形性状和这样的直径实际上很好地适用于应用到Ψ-MOS测试。
并且在本发明的情况中,人们受益于光刻方法的优点(尤其是可以同时构成几个岛),而不遭受它的麻烦而且另外降低了成本价格。
本发明的实现由此意味着:
-实现了可选择性掩膜要被处理的结构的工作层的几个区,以便在这个工作层中构成几个岛,被工作层掩膜的每个区对应于各个岛,
-然后湿法刻蚀,是为了构成所述岛。
并且对于整个结构同时实现湿法刻蚀。
湿法刻蚀之后,进行结构的清洗和干燥步骤(例如通过吹氮)。
通过在所述结构上用配备有基础掩模的普通形式紧固器件,由此获得该结构的工作层的区的密封掩膜。
我们已经看到该器件可以是图4a和4b中所示的类型。
根据本发明的另一实施例,它可以是如图5a和5b中的器件40。
在本发明的该实施例中,用于处理结构的器件包括一个爪410。
并且,这里用和减压装置相关的刚性装置4120实现以弹性吸盘3120(图4a和4c)的形式实现的基础掩模。
装置4120限制它们之间空腔4121的网络以及和减压源相通的这些空腔(吸到真空)。
这些装置4120构成用于实现岛的基础掩模(每个空腔4121允许各个岛限定到结构上)。
尤其可以以密封的形式实现装置4120。
和图4a和4b中的器件30相反,器件40只具有一个爪410。
这一个爪通过网络连接到真空。将盘直接放置在装置4120上。
考虑到它在刻蚀溶液中的浸入,由于真空,它维持在这些装置上面。
并且,除了和第二爪,以及以吸盘形式实现的基础掩模相关的特殊元件之外,上面对器件30作出的所有评论还应用到器件40。
因此,人们提供了该结构的简单校对器件和/或引导标记(包括不同尺寸的结构)。
并且,用于实现器件40的普通方法和用于器件30的一样(除了形成结构的区的密封接触之外,在该结构上岛将由处理器件的相应位置构成)。
装置4120可以通过由爪410自身承担的一个部分412构成。
该部分412可以是刚性部分,或者具有某种程度的弹性(尤其是在装置4120的水平上,以保证和结构的紧密接触)。
部分412可以通过本身已知的任何方式固定到爪410。
在图5c中示出了基础掩模4120的示意性结构。
每个基础掩模限定空腔4121,这时它与结构100接触,并在空腔的水平上,在进行减压之后维持和该结构接触。
因此,一旦在基础掩模和该结构之间建立接触,则提供用于在空腔4121内部确立减压或者受控制的真空的装置。
这些装置可以包括普通减压电路4125,其可以通过连接器41250和减压源连接。
阀41251由此使得可以在该电路4125中选择性地确立减压。
并且,还可以提供和每个基础掩模有关的独立阀,如图5c所示(阀4122)。
因此,通过简单且有利的湿法刻蚀方法,本发明使得可以在具有相同特性化结构的工作层中实现几个岛。
另外能够以这种方式处理不同结构的尺寸。
还应当注意,由于焊盘312、322以及部分422能够以可移动的方式固定到它们的各个夹具爪上,用于在蚀法化学刻蚀之后去除和清洗的事实,所以还简化了本发明的实施。
能够有利地实施本发明,以实现绘制涉及本发明的结构的工作层的确定区域的电特性。
并且,我们已经看出的是,这些确定的区域实际上覆盖了特性化结构的工作层的整个表面。
将要注意的是,本发明不同于在多层结构的表面上包括至少一个岛的产生的已知技术。在该方案中,下面主要揭露和讨论两个本领域的现有技术。
在US 6159829中公开了一种已知技术。
在该文献中,利用HNO3、CH3COOH和HF的混合物通过掩模刻蚀该结构的上Si层。这种刻蚀(用它的HF)将不仅刻蚀该结构的上层,而且还刻蚀下面的层。
在本发明的情况中,相反,只刻蚀上层(工作层)-尤其是因为用只刻蚀工作层的刻蚀溶液进行刻蚀(用于Si中的工作层的KOH)。
还将应当注意的是,在US6159829的情况中,掩模必须由树脂构成,其将粘贴到该结构的表面上。在本发明的情况中,通过可替换的和可再使用的方式获得掩模,其使得本发明尤其简单和有效。
最后,论文“a review of the pseudo-MOS transistor in SOI wafers:operation,parameters extraction,and applications(IEEE transactions on electron devices,第47卷,2000年5月,第5期)”还提供了对一些刻蚀类型的说明。
但是该论文没有提供对所使用的技术类型的细节-尤其是它没有提及以任何方式选择性刻蚀。
将还应当注意的是,该论文只教导了(如该论文的图1中所示的)产生一个Si岛,然而对于Ψ-MOS测试的本发明的应用需要几个岛。

Claims (13)

1.一种用于同时掩膜由半导体材料构成的导电的工作层的几个区的器件,所述工作层属于多层结构,该多层结构进一步包括在所述工作层下面的电绝缘层,以便在所述工作层中构成被电绝缘层的材料围绕的几个岛,其特征在于,该器件包括能够以密封方式掩膜所述工作层的各个区的几个基础掩模,考虑到一旦掩膜了所述区,则实现湿法刻蚀所述结构,每个基础掩模包括空腔,并且所述器件包括用于在每个空腔内部确立减压或者受控制的真空的装置,以便当在每个基础掩模与多层结构之间建立接触时密封地将每个基础掩模应用到工作层。
2.如权利要求1所述的器件,其特征在于,基础掩模包括与用于确立减压的装置有关的刚性掩模。
3.如权利要求1所述的器件,其特征在于,基础掩模包括吸盘类型的弹性掩模。
4.如权利要求1-3任一所述的器件,其特征在于,该器件包括支撑所述基础掩模的焊盘。
5.如权利要求1-3任一所述的器件,其特征在于,该器件具有带两个爪的夹具的形式的普通结构,其中第一个爪按照当夹具在所述多层结构上变紧时该基础掩模与该多层结构形成紧密接触的方式支撑所述基础掩模。
6.如权利要求5所述的器件,其特征在于,该器件的第二个爪支撑着齿,使得当夹具在所述多层结构上变紧时,所述齿保持在所述多层结构的后侧,所述后侧与该多层结构的支撑该工作层的侧面相对。
7.一种对于由半导体材料构成的多层结构的导电工作层的处理方法,该结构包括在所述工作层下面的电绝缘层,将所述处理限定到在所述工作层中构成被电绝缘层材料围绕的几个岛,该方法包括湿法化学刻蚀工作层的步骤,方法的特征在于,在湿法刻蚀步骤之前,为了在该工作层中构成几个岛,通过使用如权利要求1-6任一所述的器件,以密封的方式选择性地且同时地掩膜所述工作层的几个区,工作层被掩膜的每个区对应于各个岛。
8.如权利要求7所述的方法,其特征在于,对于整个结构同时实现湿法刻蚀步骤,保护所述掩膜的区不被刻蚀。
9.如权利要求7所述的方法,其特征在于,该方法执行下述步骤:
用刻蚀溶液湿法刻蚀,选择性地侵蚀所述工作层,而不是电绝缘层或者基础掩模,
清洗和干燥该结构。
10.如权利要求7所述的方法,其特征在于,所述工作层由硅构成。
11.如权利要求7所述的方法,其特征在于,所述多层结构是SOI。
12.上述权利要求7-11任一所述的方法的应用,用于由半导体材料构成的多层结构的电特性的特性描述。
13.上述权利要求7-11任一所述的方法的应用,用于绘制实际覆盖该结构的工作层的整个表面的区的电特性。
CN200580012304.9A 2004-03-10 2005-03-10 多层结构的工作层的处理方法及其器件 Expired - Fee Related CN1947248B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0402473 2004-03-10
FR0402473A FR2867606B1 (fr) 2004-03-10 2004-03-10 Procede et dispositif de traitement de la couche utile d'une structure multicouche
PCT/IB2005/000832 WO2005088716A2 (en) 2004-03-10 2005-03-10 Treatment method and device of the working layer of a multilayer structure

Publications (2)

Publication Number Publication Date
CN1947248A CN1947248A (zh) 2007-04-11
CN1947248B true CN1947248B (zh) 2010-07-21

Family

ID=34896418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580012304.9A Expired - Fee Related CN1947248B (zh) 2004-03-10 2005-03-10 多层结构的工作层的处理方法及其器件

Country Status (7)

Country Link
US (1) US7790048B2 (zh)
EP (1) EP1723671A2 (zh)
JP (1) JP4510876B2 (zh)
KR (1) KR100828113B1 (zh)
CN (1) CN1947248B (zh)
FR (1) FR2867606B1 (zh)
WO (1) WO2005088716A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2867606B1 (fr) 2004-03-10 2006-06-02 Soitec Silicon On Insulator Procede et dispositif de traitement de la couche utile d'une structure multicouche
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129355A (zh) * 1994-09-16 1996-08-21 株式会社半导体能源研究所 薄膜半导体器件的制造方法
US5786231A (en) * 1995-12-05 1998-07-28 Sandia Corporation Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
US6159829A (en) * 1996-09-16 2000-12-12 Warren; William L. Memory device using movement of protons
CN1357156A (zh) * 1998-06-29 2002-07-03 因芬尼昂技术股份公司 半导体器件的制法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE550885A (zh) * 1955-09-09
JPS56123376A (en) 1980-02-28 1981-09-28 Fujitsu Ltd Etching method
JPS5948945A (ja) 1982-09-14 1984-03-21 Hitachi Cable Ltd 半導体用リ−ドフレ−ムの製造方法
US4668083A (en) * 1985-11-18 1987-05-26 The Perkin-Elmer Corporation Contact lithographic fabrication of patterns on large optics
US5519336A (en) * 1992-03-03 1996-05-21 Honeywell Inc. Method for electrically characterizing the insulator in SOI devices
US5433821A (en) * 1994-02-25 1995-07-18 International Business Machines Corporation Direct patternization device and method
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
AT408158B (de) 1998-12-28 2001-09-25 Kroener Friedrich Dr Maske zur strukturierten, elektrochemischen bearbeitung eines siliziumplättchens für die solarzellenherstellung
JP2003173951A (ja) * 2001-12-04 2003-06-20 Tokyo Electron Ltd 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
FR2867606B1 (fr) 2004-03-10 2006-06-02 Soitec Silicon On Insulator Procede et dispositif de traitement de la couche utile d'une structure multicouche

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129355A (zh) * 1994-09-16 1996-08-21 株式会社半导体能源研究所 薄膜半导体器件的制造方法
US5786231A (en) * 1995-12-05 1998-07-28 Sandia Corporation Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
US6159829A (en) * 1996-09-16 2000-12-12 Warren; William L. Memory device using movement of protons
CN1357156A (zh) * 1998-06-29 2002-07-03 因芬尼昂技术股份公司 半导体器件的制法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭57-67193A 1982.04.23

Also Published As

Publication number Publication date
KR100828113B1 (ko) 2008-05-08
WO2005088716A3 (en) 2006-09-21
WO2005088716A2 (en) 2005-09-22
JP4510876B2 (ja) 2010-07-28
CN1947248A (zh) 2007-04-11
JP2007528597A (ja) 2007-10-11
US20060201907A1 (en) 2006-09-14
KR20060118604A (ko) 2006-11-23
FR2867606B1 (fr) 2006-06-02
EP1723671A2 (en) 2006-11-22
US7790048B2 (en) 2010-09-07
FR2867606A1 (fr) 2005-09-16

Similar Documents

Publication Publication Date Title
KR0179681B1 (ko) 반도체장치의 제조방법
US20060276004A1 (en) Method of fabricating a substrate for a planar, double-gated, transistor process
KR970077642A (ko) 반도체 소자의 캐패시터 제조 방법
AU2002368525A1 (en) Integrated antifuse structure for finfet and cmos devices
US7465978B2 (en) Field effect transistor with a high breakdown voltage and method of manufacturing the same
CN1947248B (zh) 多层结构的工作层的处理方法及其器件
US20050191808A1 (en) Method for removing nanoclusters from selected regions
US20050085081A1 (en) Process integration of SOI FETs with active layer spacer
US6844224B2 (en) Substrate contact in SOI and method therefor
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR100374227B1 (ko) 반도체소자의 제조방법
MY129910A (en) Semiconductor device having multiple gate oxide layers and method of manufacturing thereof
US7880233B2 (en) Transistor with raised source and drain formed on SOI substrate
JP2000068387A (ja) シリコン基板の異なる電気的絶縁領域中にmosfetの対を形成する方法
KR100321710B1 (ko) 반도체소자의게이트전극형성방법
US20030109130A1 (en) Dual-gate process with CMP
CN111508842B (zh) 半导体器件及其形成方法
KR100219549B1 (ko) 랜딩 패드를 갖는 반도체 소자의 제조방법
KR0143343B1 (ko) 반도체소자의 콘택 제조방법
KR100510596B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
JP3806533B2 (ja) 半導体装置の不良解析方法
US8728949B2 (en) Method for fabricating a semiconductor device
TW200414278A (en) Method of manufacturing a semiconductor device and a semiconductor device obtained by means of said method
KR950009803B1 (ko) 박막 트랜지스터의 제조방법
CN115346930A (zh) 晶体管器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20130310