CN1989478A - 用于动态dll掉电和存储器自刷新的方法和装置 - Google Patents

用于动态dll掉电和存储器自刷新的方法和装置 Download PDF

Info

Publication number
CN1989478A
CN1989478A CN200580025147.5A CN200580025147A CN1989478A CN 1989478 A CN1989478 A CN 1989478A CN 200580025147 A CN200580025147 A CN 200580025147A CN 1989478 A CN1989478 A CN 1989478A
Authority
CN
China
Prior art keywords
power
response
satisfied
data
electronic equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200580025147.5A
Other languages
English (en)
Other versions
CN100501642C (zh
Inventor
E·萨姆森
A·纳瓦勒
L·克莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1989478A publication Critical patent/CN1989478A/zh
Application granted granted Critical
Publication of CN100501642C publication Critical patent/CN100501642C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices

Abstract

本发明的实施例提供了一种用于节省电子设备内功率的方法和装置。更具体地，本发明的实施例动态地将存储器置于自刷新状态并将芯片组时钟电路置于掉电模式，同时还在功率节省模式下保持等时数据流(例如，显示)的更新并服务总线主控周期。

Description

用于动态DLL掉电和存储器自刷新的方法和装置
背景
计算设备，尤其是便携设备经常受到其重新连接到AC电源之前能依靠电池电源运行时间的限制。这就使得人们持续为降低包括中央处理单元在内的计算机部件的功耗做出努力。将诸如中央处理单元、存储器控制器或存储器的电子设备保持在它们尽可能低的功率状态可以提供不少益处。例如，它允许用电池的机器在重新充电之间更长时间的运行。功耗的降低还能降低中央处理单元的热耗散。热耗散的降低允许中央处理单元在全速运行更长时间的同时，保持其热耗散的技术要求。热耗散的降低还能减轻对风扇以及用于防止计算机产生热量的其他部件的需求。
用于开发电源管理系统的标准规范是高级配置和电源接口(ACPI)规范(例如，2000年7月27日发布的版本2.0；还可参见于2001年2月27日发布的版本1.05的ACPI Component Architecture Programmer Reference，该参考可从加利福尼亚州圣克拉拉市的Intel公司获取)。ACPI的一个目标是增强电源管理功能和稳健性，并且方便公共电源管理特征的广泛工业应用。
ACPI定义了作为在全局工作状态下的处理器功耗和热管理状态的多个处理器功率状态。这些处理器状态包括(i)C0功率状态、(ii)C1功率状态、(iii)C2功率状态以及(iv)C3功率状态。在C0功率状态中，处理器执行指令并以全功率运行。在C1和C2功率状态中，处理器是非执行功率状态。然而，C2功率状态使用的功率要小于C1状态。在C1和C2功率状态中，处理器仍然允许总线窥探处理器高速缓存并由此维持高速缓存连贯性。C3功率状态比C1和C2功率状态更节省功率，但这是以对存储器更长的掉电退出等待时间为代价的。
在传统系统中，电源管理逻辑在某些环境下引发CPU从C2功率状态转换回到较高功率的C0功率状态。将电子设备保持在比其他情况能够达到的更低的功率状态，并降低功率状态之间的转换次数就能够通过降低由在设计的功率状态之间切换所引起的等待时间同时保持整个功耗更低来改进系统性能。
附图简述
图1示出了在ACPI规范下各处理器功率状态之间转换的实施例的示意图。
图2示出了在集成图形配置下用于将存储器置于自刷新和将存储器数字锁定环路(DLL)置于掉电模式，同时在C2功率状态期间保持显示器更新并维持总线主控的使用的过程的实施例的流程图。
图3示出了用于将存储器置于自刷新并将DLL置于掉电模式，同时在C2功率状态期间维持总线主控的使用并保持显示器的更新的示例性集成图形配置的实施例的示意图。
图4(a)和4(b)示出了在分立配置下用于将存储器置于自刷新并将DLL置于掉电模式，同时维持在C2功率状态期间总线主控使用的过程的实施例的流程图。
详细描述
本发明的实施例提供了一种用于保持电子设备内功率的方法和装置。更具体地，本发明的实施例动态地将存储器置于自刷新并将芯片组时钟电路置于掉电模式，同时保持显示器的更新并在诸如C2的功率节省模式中服务总线主控周期。将处理器维持在诸如C2的功率节省模式在即使出现可窥探总线主控周期的情况下(例如，与C3状态不同)仍能节省功率并降低集成和非集成图形芯片组平台之间的功率差。
在随后的描述中将阐明多个细节以提供对本发明的透彻理解。然而本领域的普通技术人员应该理解无需这些具体细节也能实现本发明。在其他实例中，将不会详细描述公知的方法、过程、部件和电路结构和设备以免淡化本发明的主旨。
将按照计算机内对数据位或二进制数字信号操作的算法和符号表示在随后的详细描述的某些部分。这些算法描述和表示是数据处理技术领域的普通技术人员用来将他们的工作主旨传达给该领域其他普通技术人员的方法。在此的算法通常被认为是可导致期望结果的自我协调的步骤序列。这些步骤包括对物理量的物理处理。在通常但非必须的情况下，这些量具有能被存储、传输、组合、比较以及其他处理的电或磁信号形式。已证实有时为了便于广泛使用，可将这些信号称为比特、值、元素、符号、字符、项、数字等等。但应该理解所有这些及类似的术语都与合适的物理量相关联并且只是应用于这些物理量的方便的标记。除非另外特别指出否则如可以从以下讨论中显见，可以理解贯穿本说明书使用诸如“处理”、“计算”、“演算”或“确定”之类的术语的讨论指的是计算机或计算系统或者类似的数据处理设备的动作和进程，这些设备将计算机系统的寄存器和/或存储器内被表示为物理(例如，电子)量的数据处理并变换成计算机系统存储器或寄存器或其他这类信息存储、传输或显示设备内类似地被表示为物理量的其他数据。
本发明的实施例可由硬件或软件，或两者的组合实现。然而本发明的实施例可以被实现为在包括至少一个处理器、数据存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备和至少一个输出设备的可编程系统上执行的计算机程序。可以对输入数据应用程序代码以执行在此描述的功能并生成输出信息。可以用已知的方式将输出信号应用于一个或多个输出设备。为了这一应用，处理系统可以包括任何带有，例如数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)或微处理器的处理器的系统。
各程序可由高级过程型或面向对象的编程语言来实现以与处理单元通信。各程序在需要时还可由汇编或机器语言实现。实际上，本发明不限于任何特定的编程语言。在任何情况下，该语言可以是被编译的或是解释语言。
各程序可以存储在通用或专用可编程处理系统可读的存储介质或设备(例如，硬盘驱动器、磁盘驱动器、只读存储器(ROM)、CD-ROM设备、闪存设备、数字视频盘(DVD)或其他存储设备)中，这些程序用于在该存储介质或设备被处理系统读取时配置并操作该处理系统以执行在此描述的过程。可以考虑将本发明的实施例实现为被配置与处理系统一并使用的机器可读存储介质，其中那样配置的存储介质使得处理系统以特定和预定的方式操作以执行在此描述的功能。
图1示出了在ACPI规范下各处理器功率状态之间转换的实施例100的示意图。所有的状态，即C0状态102、C1状态104、C2状态106和C3状态108都被包括在G0工作状态110中。G0工作状态被ACPI规范定义为其中系统分派用户模式(应用)线程的计算机状态。在G0工作状态中，这些线程都被执行。在该状态中，设备(外围设备)的功率状态动态变化。在G0状态110内，处理器在各处理器功率状态之间转换，包括C0状态102C1状态104、C2状态106和C3状态108。
在C0状态102中，处理器处于全功率。在此状态下，典型系统的各部件都有电源提供并且该系统内的时钟能够全速运行。C1状态104定义了在其中处理器功率状态具有最低等待时间的非执行状态。
C2状态106是比C1状态104更省电的第二非执行功率状态。C2状态106是共用芯片组模式，而计算机则处于无源状态(即，操作系统空转)并连接至诸如USB设备或音频端口的总线主控。在C2状态106期间，分立芯片组访问主要服务总线主控周期的存储器而集成图形芯片组访问主要获取显示器刷新数据、服务总线主控周期或继续图形渲染的存储器。CPU无需访问存储器。DRAM存储器在有时被称为备用模式或自刷新的扩展功率保存模式下工作。刷新单元重新充电DRAM存储器内的电学单元以维持数据的完整。
C3功率状态108提供比C1状态104和C2状态106都更为改进的功率节省效果。当处于C3状态108时，处理器的高速缓存维持当前信息状态并且无法窥探。处理器会被带回C0、C1或C2状态以处理可窥探的通信量。
状态之间的转换发生在从C0状态102沿着路径112至C1状态104并沿着返回路径114返回到C0状态102。状态间的转换还发生在从C0状态102沿着路径116至C2状态106并沿着返回路径118返回到C0状态102。最后，状态间的转换还发生在从C0状态102沿着路径120至C3状态108并沿着返回路径122返回到C0状态102。CPU在足够长的时间内持续不活动将引起从C0状态102沿着路径116至C2状态106的转换。诸如中断的打断事件将会导致系统从C2状态106沿着路径118转换回C0状态102。
应该认识到虽然为了方便将根据C0、C1、C2和C3的ACPI规范功率状态来描述该系统，但是本发明不受ACPI规范的限制。通常对于不遵守ACPI规范的实施例来说，可以出于本发明的目的将C0功率状态定义为在其中CPU执行正常功能的全功率状态。ACPI C2功率状态通常被定义为全功率和C3功率状态之间的中间间功率状态。对于Intel处理器来说，C2功率状态等效于STOP GRANT状态。通常C2功率状态允许窥探存储器访问并维持高速缓存连贯性。
图2示出了在集成图形配置下用于将存储器置于自刷新状态和将存储器数字锁定环路(DLL)置于掉电模式，同时在C2功率状态期间保持显示器更新并维持总线主控的使用的过程的实施例200的流程图。本发明的实施例(1)在空转期间将存储器置于自刷新状态，而不是仅仅置于预充电掉电模式和/或(2)动态掉电DDR时钟/DLL。出于本发明的目的，该功率节省状态即使在获取的功率节省效果比存储器仅进行自刷新更好的情况下仍被称为“C2自刷新”。更具体地，因为在该平台上的其他总线主控与显示器相比具有更大的等待时间容限，所以只要为显示器提供的缓冲足以覆盖用于存储器离开自刷新的最大退出等待时间就能够合适进行显示器更新。如果在必须服务显示器请求时不等时总线主控已经开始向存储器传输极长的脉冲串，那么就延长总线主控的请求直到该显示器请求服务之后。只要也必须进行存储器访问的任何同步数据流(例如，同步音频)的脉冲串大小短到足以位于其他同步数据流(例如，显示)等待时间处理能力之内，并且只要这些数据流以低于退出存储器自刷新所需的速率来请求存储器访问，则随后就能启用C2自刷新状态。因为同步数据流的最大脉冲串大小和最小重复频率在平台内具有确定性这一特征，所以就能轻易得知何时可达到C2自刷新状态。
在步骤202中，确认处理器处于C2功率状态。
在步骤204中，确认没有来自任何源(总线主控、显示器刷新)的存储器请求。
在步骤206中，将存储器脉冲串大小和显示FIFO阈值水平设置为适应于C2功率状态的预定水平。更具体地，如图3和图4所示并在随后将详述的那样，显示器FIFO具有在达到时会触发脉冲串请求的阈值水平。设置FIFO的阈值水平使得显示器刷新所需的存储器脉冲串足够长并且间隔时间足够长，这样在需要重新启用DDR DLL和芯片组存储器之前C2功率状态下的较大的掉电时间就是有可能的。在用于集成图形配置的典型配置中，显示逻辑管理显示FIFO。在阈值寄存器中寄存该阈值。该阈值是可编程的并且可以依据功率节省模式预设。这样就能通过限制存储器传输次数(每次都消耗功率的)来节省功率，并且能够在低功率设备进入功率节省模式的静态显示期间产生空转周期。请求的脉冲串大小和阈值水平控制这些请求的时间间隔。
确认或迫使渲染引擎空转。当不要求或完成图形渲染时，芯片组通常处于能够提供用于进入自刷新状态机会的状态。
在步骤208中，会发生如下情况的任意一种或这些情况的组合：1)将系统存储器置于带有用于该系统存储器的三态时钟和其他存储器控制信号的自刷新状态，2)能够将在C2自刷新状态期间不需要的存储器DLL置于掉电和/或3)能够将在C2自刷新状态期间不需要的任何其他功能块和时钟树置于掉电状态。决定哪些功能掉电取决于包括比较掉电特征的掉电退出等待时间相对于可用时间的影响的决定逻辑。可用时间则取决于显示器可以忍受的最大等待时间、等时数据流的周期性和脉冲串大小的要求。
可以将存储器DLL置于掉电模式。更具体地，诸如DDR DRAM的集成电路通常生成多个同步的DLL输出(相位)并且利用多个操作模式，使得由诸如DLL的电路所产生的输出信号被选择性地应用于该设备中的电路以降低不必要的功耗。在典型的实现中，电源管理单元控制为在诸如处理器、存储器控制器和存储器的系统内其他芯片提供时钟信号的时钟发生器。诸如DDR DRAM的集成电路通常包括为多个电路提供分布信号(例如，时钟信号)的DLL。DLL通常接收参考时钟信号，从参考时钟信号生成内部时钟信号，而该内部时钟信号的相位通常取决于参考时钟信号。DLL比较复杂并且在高频下工作，因而消耗大量功率。希望用这一内部时钟信号同步的操作多个电路。如果这些电路被共同驱动，那么加在DLL上的总输出负载会非常大，从而引起DLL消耗大量的功率。因此掉电DLL是很有利的。
在步骤210中，保持自刷新和动态DLL的掉电状态，直到确认总线主控请求和/或显示器刷新。
在步骤212中，响应于对总线主控和/或显示器刷新已经被执行的确认，启用系统存储器时钟并将系统存储器置于空转模式。
在步骤214中，对DLL上电。在C2状态期间，可选地将与用于更新显示器刷新的存储器相关联的芯片组DLL保持在启用状态。
在步骤216中，系统等待，直到DLL和系统存储器均上电。
在步骤218中，执行下一个存储器脉冲串并且该过程返回步骤204。只要没有打断事件(例如，一中断)，则处理器保持在C2功率状态。
在典型实现中，处理器时钟被重新启动或被发信号至未赋值的处理器以完成该转换。随后则依据C0功率状态要求来设置存储器脉冲串大小和水印水平。在诸如C0的全功率状态操作期间，存储器脉冲串通常更小并且依据C0功率状态而间隔更短的时间。C0状态利用了大到足以包容新的C2脉冲串大小和本发明阈值水平要求的显示FIFO大小。
以上处理总线请求同时让处理器处于低功率状态的方法可由如下将详述的各种不同装置实现。
例如，图3是用于将存储器置于自刷新并将DLL置于掉电模式，同时如图2所示在C2功率状态期间维持总线主控的使用并保持显示器的更新的示例性集成图形配置的实施例的示意图。计算机系统300包括处理器302、包括图形引擎306的图形和存储器控制器304、存储器308、显示FIFO310、显示流水线312和显示设备314。处理器302处理数据信号并且可以是复杂指令集计算机(CISC)微处理器、精简指令集计算机(RISC)微处理器、超长指令字(VLIW)微处理器、实现指令集组合的过程或其他处理器设备，诸如数字信号处理器。处理器302可以耦合至在处理器302和系统300内其他部件之间传输数据信号的公共总线312。
处理器302将信号发至公共总线312用来与存储器308或图形和存储器控制器304通信以处理在此描述的数据。处理器302发出这些信号来响应于从存储器308中获取的软件指令。存储器308可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备，或者其他存储器设备。存储器308可以存储可由处理器302、图形引擎306或其他设备执行的指令和/或由数据信号表示的数据。指令和/或数据可以包括用于执行本发明任何和/或全部技术的代码。存储器308还可以含有软件和/或数据。可选的高速缓存可用于加速由图形引擎306利用其访问局部性的优势而进行的存储器访问。在某些实施例中，图形引擎306可以从处理器302中卸载许多渲染图像所需的存储器密集型任务。图形引擎306处理数据信号并且可以是复杂指令集计算机(CISC)微处理器、精简指令集计算机(RISC)微处理器、超长指令字(VLIW)微处理器、实现指令集组合的过程或其他处理器设备，诸如数字信号处理器。图形引擎306可以耦合至在图形引擎306和系统300内包括渲染高速缓存310和显示设备314等其他部件之间传输数据信号的公共总线312。图形引擎306包括尤其可以将特定属性(例如，颜色)写入显示器314特定象素并在显示设备314上绘制复杂图元的渲染硬件。图形和存储器控制器304与显示设备314通信，用于由图形控制器304为了用户显示渲染或其他处理的图像而显示经渲染或处理的图像。显示设备314可以包括计算机监视器、电视机、平板显示器或其他合适的显示设备。
存储器308存储可以包括一个或多个渲染程序来建立用于显示的图像图元的图像的主机操作系统。系统300包括图形引擎306，诸如使用专用硬件逻辑设备或协处理器来改进由主机渲染程序处理的渲染至少部分图形图元的性能的图形加速器。主机操作系统程序和它的主机图形应用程序接口(API)通过驱动器程序控制图形引擎306。
FIFO310通过数据总线318接收来自图形和存储器控制器304的显示数据并将显示数据通过数据总线320输出至显示流水线312。图形和存储器控制器304确定哪个设备应该被准许访问存储器308。图形引擎的一部分控制图像传入、传出存储器308或在其内的块传输。存储器地址发生器322连接至图形和存储器控制器304和显示FIFO310。存储器地址发生器322生成存储器地址并将其送入图形和存储器控制器304。图形和存储器控制器304控制存储器地址发生器322和显示流水线312。图形和存储器控制器304在开始载入FIFO310时发指令给存储器地址发生器322。显示FIFO310可用于接收并存储用于显示设备314的显示数据。
当FIFO水平大于阈值时，就可以在不损害显示的情况下生成用于非显示数据流的存储器脉冲串请求。基于FIFO数据水平与阈值的比较，控制电路发送请求给图形和存储器控制器304用于存储器访问，这样就能如图1中流程图所示将数据载入FIFO310。
图4(a)和4(b)示出了在分立配置下用于将存储器置于自刷新并将DLL置于掉电模式，同时在C2功率状态期间维持总线主控使用的过程的实施例的流程图。分立的芯片组配置不具有图形，并且只要满足等时限制(即，等时的周期性必须大于掉电退出等待时间)就能让存储器处于自刷新状态。分立的图形控制器具有需要维持的显示数据流。但是分立的图形控制器对C2状态一无所知。
参见图4(a)，在一个实施例400中，只要没有对本地存储器的未完成请求(步骤402)，分立的图形控制器就进入它与诸如自刷新状态的掉电模式(出于参考的目的，被称为图形C2功率状态)相关的本地存储器(步骤404)。
参见图4(b)，在另一实施例406中，分立的图形控制器基于带宽阈值和/或在本地存储器上该本地存储器请求的空转持续时间来计算要求(步骤408)。响应于该足够低的要求，它就进入让其本地存储器进入自刷新(步骤410)。
已经依据专利法令的要求描述了本发明，本领域普通技术人员将理解如何对本发明做出变化和修改以达到他们特定的要求或条件。做出的这些变化和修改不背离由所附权利要求阐明的本发明的范围和精神。

Claims (38)

1.一种用于节省电子设备内功率的方法，包括：
响应于没有未完成的存储器请求而自动将所述电子设备转换至操作的功率降低模式。
2.如权利要求1所述的方法，其特征在于，还包括：
响应于确定性的一组配置被满足而自动将所述电子设备转换至操作的功率降低模式。
3.如权利要求2所述的方法，其特征在于，响应于确定性的一组配置被满足而自动将所述电子设备转换至操作的功率降低模式还包括：
响应于确定性的一组配置被满足而将所述存储器置于自刷新状态。
4.如权利要求3所述的方法，其特征在于，响应于确定性的一组配置被满足而自动将所述电子设备转换至操作的功率降低模式还包括：
响应于确定性的一组配置被满足而将时钟、控制信号、时钟树、DLL或其他不必要的逻辑/电路置于掉电模式。
5.如权利要求4所述的方法，其特征在于，响应于确定性的一组配置被满足而自动将所述电子设备转换至操作的功率降低模式还包括：
在所述降低功率模式下保持所述等时数据的更新以及服务总线主数据。
6.如权利要求5所述的方法，其特征在于，所述功率节省模式包括C2功率节省模式。
7.如权利要求5所述的方法，其特征在于，响应于确定性的一组配置被满足而将所述存储器置于自刷新状态还包括：
确定所述等时数据和总线主数据的组合是否超过预定缓冲阈值；以及
响应于所述组合没有超过预定阈值而将所述存储器置于自刷新状态。
8.如权利要求7所述的方法，其特征在于，所述预定阈值包含存储器离开自刷新的最大退出等待时间。
9.如权利要求8所述的方法，其特征在于，等时数据包括显示数据。
10.如权利要求8所述的方法，其特征在于，确定所述等时数据和总线主数据的组合是否超过预定缓冲阈值还包括：
访问等时数据和总线主数据的参数；以及
使用参数预计算掉电模式退出等待时间是否位于所述预定阈值内。
11.如权利要求10所述的方法，其特征在于，访问等时数据和总线主数据的参数还包括：
使用bios/驱动器来访问等时数据和总线主数据的参数。
12.如权利要求11所述的方法，其特征在于，还包括：
通过编码存储器控制器配置寄存器或编码控制诸如存储器自刷新或DLL掉电、或时钟禁用的掉电模式的状态机来表示所述计算。
13.如权利要求12所述的方法，其特征在于，还包括：
在运行中计算掉电退出等待时间是否位于所述预定阈值之内。
14.如权利要求8所述的方法，其特征在于，确定所述等时数据和总线主数据的组合是否超过预定阈值还包括：
计算所述最大掉电退出时间，该计算依据：
最大掉电退出时间＝自刷新退出时间+退出时间实现开销/无效率+DLL掉电退出时间的适用分数。
15.如权利要求14所述的方法，其特征在于，显示等待时间容限是依据FIFO大小和显示模式要求确定的。
16.如权利要求15所述的方法，其特征在于，显示等待时间容限大于所述最大掉电退出时间。
17.如权利要求16所述的方法，其特征在于，等时等待时间容限是由FIFO大小和最小周期性间隔要求所确定的。
18.如权利要求17所述的方法，其特征在于，所述等时等待时间容限大于所述最大掉电退出时间。
19.一种系统，包括：
存储器，以及
电源管理逻辑，用于响应没有未完成的存储器请求而自动将电子设备转换至操作的功率降低模式。
20.如权利要求19所述的系统，其特征在于，所述电源管理逻辑响应于确定性的一组配置被满足而自动将所述电子设备转换至操作的功率降低模式。
21.如权利要求20所述的系统，其特征在于，所述电源管理逻辑响应于确定性的一组配置被满足而将所述存储器置于自刷新状态。
22.如权利要求21所述的系统，其特征在于，所述电源管理逻辑响应于确定性的一组配置被满足而将时钟或DLL置于掉电模式。
23.如权利要求22所述的系统，其特征在于，所述电源管理逻辑在降低功率模式下保持等时数据的更新以及服务总线主数据。
24.如权利要求23所述的系统，其特征在于，所述功率节省模式包括C2功率节省模式。
25.如权利要求23所述的系统，其特征在于，所述电源管理逻辑确定所述等时数据和总线主数据的组合是否超过预定缓冲阈值，并且响应于所述组合没有超过预定阈值而将所述存储器置于自刷新状态。
26.如权利要求25所述的系统，其特征在于，所述预定阈值包含存储器离开自刷新的所述最大退出等待时间。
27.如权利要求26所述的系统，其特征在于，等时数据包括显示数据。
28.如权利要求26所述的系统，其特征在于，所述电源管理逻辑访问等时数据和总线主数据的参数，并且使用参数预计算掉电模式退出等待时间是否位于所述预定阈值内。
29.如权利要求28所述的系统，其特征在于，所述电源管理逻辑使用bios或驱动器来访问等时数据和总线主数据的参数。
30.如权利要求25所述的系统，其特征在于，所述电源管理逻辑在运行中计算掉电退出等待时间是否位于所述预定阈值之内。
31.一种包括指令的机器可访问介质，所述指令被执行时会导致机器：
响应于没有存储器请求而自动将电子设备转换至操作的功率降低模式。
32.如权利要求31所述的机器可访问介质，其特征在于，还包括：
响应于确定性的一组配置被满足而将所述电子设备转换至操作的功率降低模式。
33.如权利要求31所述的机器可访问介质，其特征在于，响应于确定性的一组配置被满足而将所述电子设备转换至操作的功率降低模式还包括：
响应于确定性的一组配置被满足而将所述存储器置于自刷新状态。
34.如权利要求31所述的机器可访问介质，其特征在于，响应于确定性的一组配置被满足而将所述电子设备转换至操作的功率降低模式还包括：
响应于确定性的一组配置被满足而将时钟、控制信号、时钟树、DLL或其他不必要的逻辑/电路置于掉电模式。
35.一种系统，包括：
存储器管理器，用于响应没有未完成的存储器请求而自动将所述电子设备转换至操作的功率降低模式。
36.如权利要求35所述的系统，其特征在于，所述存储器管理器响应于确定性的一组配置被满足而将所述电子设备转换至操作的功率降低模式。
37.如权利要求35所述的系统，其特征在于，所述存储器管理器响应于确定性的一组配置被满足而将时钟或DLL置于掉电模式。
38.如权利要求35所述的系统，其特征在于，所述存储器管理器在降低功率模式下保持等时数据的更新，以及服务总线主数据。
CN200580025147.5A 2004-07-26 2005-07-08 用于动态dll掉电和存储器自刷新的方法和装置 Expired - Fee Related CN100501642C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/899,530 2004-07-26
US10/899,530 US7343502B2 (en) 2004-07-26 2004-07-26 Method and apparatus for dynamic DLL powerdown and memory self-refresh

Publications (2)

Publication Number Publication Date
CN1989478A true CN1989478A (zh) 2007-06-27
CN100501642C CN100501642C (zh) 2009-06-17

Family

ID=35311312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580025147.5A Expired - Fee Related CN100501642C (zh) 2004-07-26 2005-07-08 用于动态dll掉电和存储器自刷新的方法和装置

Country Status (6)

Country Link
US (1) US7343502B2 (zh)
JP (1) JP5430851B2 (zh)
CN (1) CN100501642C (zh)
DE (1) DE112005001801B4 (zh)
TW (1) TWI304170B (zh)
WO (1) WO2006019636A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102841671A (zh) * 2011-03-24 2012-12-26 辉达公司 支持耦连到图形控制器的自刷新显示设备的方法和装置
CN103226383A (zh) * 2010-02-25 2013-07-31 莫塞德技术公司 具有多个存储器管芯和控制器管芯的半导体存储装置
CN103365799A (zh) * 2012-03-30 2013-10-23 英特尔公司 检测对掉电设备的访问
CN111813455A (zh) * 2020-07-08 2020-10-23 深圳忆联信息系统有限公司 固态硬盘的低功耗实现方法、装置、计算机设备和存储介质

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7698575B2 (en) * 2004-03-30 2010-04-13 Intel Corporation Managing power consumption by requesting an adjustment to an operating point of a processor
US7827424B2 (en) * 2004-07-29 2010-11-02 Ati Technologies Ulc Dynamic clock control circuit and method
US8593470B2 (en) * 2005-02-24 2013-11-26 Ati Technologies Ulc Dynamic memory clock switching circuit and method for adjusting power consumption
US7523327B2 (en) * 2005-03-05 2009-04-21 Intel Corporation System and method of coherent data transfer during processor idle states
US7800621B2 (en) 2005-05-16 2010-09-21 Ati Technologies Inc. Apparatus and methods for control of a memory controller
KR100808052B1 (ko) * 2005-09-28 2008-03-07 주식회사 하이닉스반도체 반도체 메모리 장치
KR100815185B1 (ko) * 2005-09-29 2008-03-19 주식회사 하이닉스반도체 동기식 반도체 메모리 소자의 지연고정루프 및 그 구동방법
TW200727127A (en) * 2006-01-12 2007-07-16 Via Tech Inc Central processing unit power saving method and system
JP2007264953A (ja) * 2006-03-28 2007-10-11 Toshiba Corp 情報処理装置および動作制御方法
US8314806B2 (en) * 2006-04-13 2012-11-20 Intel Corporation Low power display mode
KR100845784B1 (ko) * 2006-12-08 2008-07-14 주식회사 하이닉스반도체 지연 고정 루프의 지연 장치
US7613064B1 (en) * 2006-12-19 2009-11-03 Nvidia Corporation Power management modes for memory devices
KR100834399B1 (ko) * 2007-01-10 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
KR101018706B1 (ko) * 2007-03-29 2011-03-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100892678B1 (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
US8176341B2 (en) * 2008-03-31 2012-05-08 Intel Corporation Platform power management based on latency guidance
US8255713B2 (en) 2008-06-26 2012-08-28 Intel Corporation Management of link states using plateform and device latencies
TWI470438B (zh) * 2008-10-17 2015-01-21 Via Tech Inc 動態切換資料佇列臨界值的系統及方法
US8412866B2 (en) * 2008-11-24 2013-04-02 Via Technologies, Inc. System and method of dynamically switching queue threshold
KR101062743B1 (ko) * 2009-04-15 2011-09-06 주식회사 하이닉스반도체 반도체 집적 회로 및 그 제어 방법
KR101027688B1 (ko) * 2009-09-30 2011-04-12 주식회사 하이닉스반도체 반도체 장치
US9235251B2 (en) 2010-01-11 2016-01-12 Qualcomm Incorporated Dynamic low power mode implementation for computing devices
US8504855B2 (en) * 2010-01-11 2013-08-06 Qualcomm Incorporated Domain specific language, compiler and JIT for dynamic power management
KR101103067B1 (ko) * 2010-03-29 2012-01-06 주식회사 하이닉스반도체 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
US8799685B2 (en) 2010-08-25 2014-08-05 Advanced Micro Devices, Inc. Circuits and methods for providing adjustable power consumption
US8854344B2 (en) * 2010-12-13 2014-10-07 Ati Technologies Ulc Self-refresh panel time synchronization
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
KR102005872B1 (ko) 2011-10-26 2019-08-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9400545B2 (en) 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US20140240328A1 (en) * 2013-02-26 2014-08-28 Prasoonkumar Surti Techniques for low energy computation in graphics processing
US9563579B2 (en) * 2013-02-28 2017-02-07 Intel Corporation Method, apparatus, system for representing, specifying and using deadlines
TW201437805A (zh) * 2013-03-29 2014-10-01 Wistron Corp 電子裝置及其電源管理方法
JP2015176214A (ja) * 2014-03-13 2015-10-05 株式会社東芝 通信装置
US10504578B2 (en) 2015-10-25 2019-12-10 Hewlett Packard Enterprise Development Lp Volatile memory device with automatic lower power state

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485440A (en) 1981-09-24 1984-11-27 At&T Bell Laboratories Central processor utilization monitor
US5072376A (en) 1988-06-10 1991-12-10 Amdahl Corporation Measuring utilization of processor shared by multiple system control programs
US5153535A (en) 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5021679A (en) 1989-06-30 1991-06-04 Poqet Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5218704A (en) 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US5201059A (en) 1989-11-13 1993-04-06 Chips And Technologies, Inc. Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance
US5396635A (en) 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
US5513358A (en) 1994-02-04 1996-04-30 Motorola, Inc. Method and apparatus for power-up state initialization in a data processing system
WO1995031782A1 (en) 1994-05-12 1995-11-23 Ast Research, Inc. Cpu activity monitoring through cache watching
US5481733A (en) * 1994-06-15 1996-01-02 Panasonic Technologies, Inc. Method for managing the power distributed to a disk drive in a laptop computer
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
AU3313795A (en) 1994-10-14 1996-04-26 Compaq Computer Corporation Circuit for placing a cache memory into low power mode in response to special bus cycles
US5734585A (en) 1994-11-07 1998-03-31 Norand Corporation Method and apparatus for sequencing power delivery in mixed supply computer systems
EP0721157A1 (en) 1994-12-12 1996-07-10 Advanced Micro Devices, Inc. Microprocessor with selectable clock frequency
US6192479B1 (en) 1995-01-19 2001-02-20 Texas Instruments Incorporated Data processing with progressive, adaptive, CPU-driven power management
US5623647A (en) 1995-03-07 1997-04-22 Intel Corporation Application specific clock throttling
US5757365A (en) * 1995-06-07 1998-05-26 Seiko Epson Corporation Power down mode for computer system
US5719800A (en) 1995-06-30 1998-02-17 Intel Corporation Performance throttling to reduce IC power consumption
US5745375A (en) 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5787294A (en) 1995-10-13 1998-07-28 Vlsi Technology, Inc. System for reducing the power consumption of a computer system and method therefor
US5815693A (en) 1995-12-15 1998-09-29 National Semiconductor Corporation Processor having a frequency modulated core clock based on the criticality of program activity
US6108226A (en) 1996-06-24 2000-08-22 Ghosh; Ramit Voltage selection apparatus and methods
US5982814A (en) 1996-08-01 1999-11-09 Pc-Tel, Inc. Dynamic control of processor utilization by a host signal processing modem
EP0855718A1 (en) * 1997-01-28 1998-07-29 Hewlett-Packard Company Memory low power mode control
US6105142A (en) 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
US6141765A (en) 1997-05-19 2000-10-31 Gigabus, Inc. Low power, high speed communications bus
US5963023A (en) 1998-03-21 1999-10-05 Advanced Micro Devices, Inc. Power surge management for high performance integrated circuit
TW509843B (en) 1998-07-24 2002-11-11 Mitac Technology Corp Control method and system for dynamically adjusting processor
US6141762A (en) 1998-08-03 2000-10-31 Nicol; Christopher J. Power reduction in a multiprocessor digital signal processor based on processor load
US6212644B1 (en) 1998-09-10 2001-04-03 Intel Corporation Controlling temperatures in computers
US6347379B1 (en) 1998-09-25 2002-02-12 Intel Corporation Reducing power consumption of an electronic device
JP2000122747A (ja) 1998-10-12 2000-04-28 Nec Corp ディジタル信号演算処理部の制御装置および方法
US6298105B1 (en) 1998-10-30 2001-10-02 Intel Corporation Method and apparatus for a low skew, low standby power clock network
US6118306A (en) 1998-12-03 2000-09-12 Intel Corporation Changing clock frequency
US6272642B2 (en) 1998-12-03 2001-08-07 Intel Corporation Managing a system's performance state
US6535798B1 (en) 1998-12-03 2003-03-18 Intel Corporation Thermal management in a system
JP2000298536A (ja) * 1999-04-15 2000-10-24 Toshiba Corp 情報処理装置
US6557108B1 (en) 1999-05-28 2003-04-29 3Com Corporation System and method in a modem for providing a shortened reset pulse upon receipt of an external reset pulse
JP4123640B2 (ja) 1999-06-16 2008-07-23 ソニー株式会社 情報処理システム及びその制御方法、タスク割当て制御方法及び制御装置、並びにプログラム提供媒体
US6820209B1 (en) * 1999-07-15 2004-11-16 Apple Computer, Inc. Power managed graphics controller
TW436694B (en) * 1999-08-24 2001-05-28 Via Tech Inc System control chip and computer system having a multiplexed graphic bus architecture
KR100575864B1 (ko) 1999-12-30 2006-05-03 주식회사 하이닉스반도체 램버스 디램
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
US6574739B1 (en) 2000-04-14 2003-06-03 Compal Electronics, Inc. Dynamic power saving by monitoring CPU utilization
JP3368475B2 (ja) * 2000-05-19 2003-01-20 富士通株式会社 情報処理装置及び省電力制御方法及び省電力制御プログラムを格納した記録媒体
JP2002082743A (ja) * 2000-09-06 2002-03-22 Casio Comput Co Ltd 電子機器及び電子機器制御プログラムを記憶した記憶媒体
US6351150B1 (en) 2000-09-11 2002-02-26 Intel Corporation Low switching activity dynamic driver for high performance interconnects
US6941480B1 (en) 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US6738675B2 (en) 2000-12-30 2004-05-18 Intel Corporation Method, apparatus, and system to reduce microprocessor power dissipation
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US6865653B2 (en) 2001-12-18 2005-03-08 Intel Corporation System and method for dynamic power management using data buffer levels
JP4060097B2 (ja) * 2002-03-07 2008-03-12 シャープ株式会社 自己同期型ｆｉｆｏメモリ装置および非同期型情報処理装置
US7149909B2 (en) 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
US7028200B2 (en) 2002-05-15 2006-04-11 Broadcom Corporation Method and apparatus for adaptive power management of memory subsystem
JP4265195B2 (ja) * 2002-10-09 2009-05-20 セイコーエプソン株式会社 半導体装置
JP2004192043A (ja) * 2002-12-06 2004-07-08 Sharp Corp メモリ制御装置およびそれを備えた情報処理システム並びにメモリ制御方法
US6938146B2 (en) * 2002-12-19 2005-08-30 International Business Machines Corporation Memory power management using prefetch buffers
US6971034B2 (en) * 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
US7146514B2 (en) 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226383A (zh) * 2010-02-25 2013-07-31 莫塞德技术公司 具有多个存储器管芯和控制器管芯的半导体存储装置
CN102841671A (zh) * 2011-03-24 2012-12-26 辉达公司 支持耦连到图形控制器的自刷新显示设备的方法和装置
CN102841671B (zh) * 2011-03-24 2015-09-16 辉达公司 支持耦连到图形控制器的自刷新显示设备的方法和装置
CN103365799A (zh) * 2012-03-30 2013-10-23 英特尔公司 检测对掉电设备的访问
US9454201B2 (en) 2012-03-30 2016-09-27 Intel Corporation Detecting access to powered down device
CN103365799B (zh) * 2012-03-30 2017-03-01 英特尔公司 用于检测对掉电设备的访问的装置、方法、系统和设备
CN111813455A (zh) * 2020-07-08 2020-10-23 深圳忆联信息系统有限公司 固态硬盘的低功耗实现方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
TW200622575A (en) 2006-07-01
DE112005001801B4 (de) 2011-09-08
DE112005001801T5 (de) 2007-06-14
JP5430851B2 (ja) 2014-03-05
WO2006019636A1 (en) 2006-02-23
US20060020835A1 (en) 2006-01-26
US7343502B2 (en) 2008-03-11
CN100501642C (zh) 2009-06-17
JP2008507762A (ja) 2008-03-13
TWI304170B (en) 2008-12-11

Similar Documents

Publication Publication Date Title
CN100501642C (zh) 用于动态dll掉电和存储器自刷新的方法和装置
CN1938671B (zh) 通过请求调整处理器的工作点来管理功耗
US7340621B2 (en) Power conservation techniques for a digital computer
US9904346B2 (en) Methods and apparatus to improve turbo performance for events handling
JP4376897B2 (ja) プロセッサ電力状態を考慮するメモリコントローラ
JP6197196B2 (ja) 電力効率の優れたプロセッサアーキテクチャ
TWI341969B (en) Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system
EP1956465B1 (en) Power aware software pipelining for hardware accelerators
CN106020721B (zh) 存储器装置及其节能控制方法
US7870400B2 (en) System having a memory voltage controller which varies an operating voltage of a memory and method therefor
CN101495958A (zh) 用于控制处理器低功率状态的系统和方法
MX2015005394A (es) Dispositivo electronico y metodo de control del mismo.
CN102692991A (zh) 协调多个电路中的性能参数
TWI238932B (en) Method and apparatus to control processor power and performance for single phase lock loop (PLL) processor systems
TWI224728B (en) Method and related apparatus for maintaining stored data of a dynamic random access memory
CN101091146A (zh) 管理移动装置功率的技术
CN103294641A (zh) 用于系统管理的有限状态机
US8484418B2 (en) Methods and apparatuses for idle-prioritized memory ranks
CN103076868A (zh) 电源管理方法及应用该方法的电子系统
CN106020417B (zh) 内存装置及其节能控制方法
US7000133B2 (en) Method and apparatus for controlling power states in a memory device utilizing state information
Hsiao et al. An adaptive thread scheduling mechanism with low-power register file for mobile GPUs
US8452993B2 (en) Circuits, systems, and methods for dynamically controlling a power supply configuration in response to load requirements from a digital circuit
CN109643151B (zh) 用于降低计算设备功耗的方法和设备
TWI768633B (zh) 記憶體裝置、影像處理晶片與記憶體控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20210708

CF01 Termination of patent right due to non-payment of annual fee