DE10107380C1 - Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher - Google Patents
Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver SpeicherInfo
- Publication number
- DE10107380C1 DE10107380C1 DE10107380A DE10107380A DE10107380C1 DE 10107380 C1 DE10107380 C1 DE 10107380C1 DE 10107380 A DE10107380 A DE 10107380A DE 10107380 A DE10107380 A DE 10107380A DE 10107380 C1 DE10107380 C1 DE 10107380C1
- Authority
- DE
- Germany
- Prior art keywords
- bit line
- word line
- memory cell
- write
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Abstract
Die Erfindung betrifft ein Verfahren zum Beschreiben magnetoresistiver Speicherzellen eines MRAM-Speichers, bei dem Schreibströme (I¶WL¶, I¶BL¶) jeweils einer Wortleitung (WL) und einer Bitleitung (BL) aufgeschaltet werden, wobei eine Überlagerung der durch die Schreibströme erzeugten Magnetfelder in jeder durch die entsprechende Wort- und Bitleitung selektierten Speicherzelle zur Änderung ihrer Magnetisierungsrichtung führt. Bei dem Verfahren werden die Schreibströme (I¶WL¶, I¶BL¶) zeitlich gegeneinander versetzt der jeweiligen Wortleitung (WL) und Bitleitung (BL) so aufgeschaltet, dass die Magnetisierungsrichtung der selektierten Speicherzelle in mehreren aufeinanderfolgenden Schritten (a-h) in die zum Schreiben einer logischen "0" oder "1" gewünschte Richtung gedreht wird.
Description
Bei magnetoresistiven Speichern (MRAM) liegt der Speicheref
fekt im magnetisch veränderbaren elektrischen Widerstand der
Speicherzelle (MTJ). Bei einer Ausführung liegt eine magne
toresistive Speicherzelle an der Kreuzung zweier Leiter, ei
ner Bitleitung BL und einer Wortleitung WL, die im allgemei
nen orthogonal zueinander angeordnet sind. An der Kreuzungs
stelle zwischen diesen Leitern befindet sich ein Mehr
schichtsystem, welches aus der Übereinanderstapelung eines
weich- und hartmagnetischen Materials (ML-free und ML-fixed)
besteht, zwischen denen sich ein Tunneloxid (TL) befindet
(Crosspoint-Konzept). Die Informationsspeicherung geschieht
dadurch, dass die Magnetisierung der weichmagnetischen
Schicht (ML-free) gegenüber der Magnetisierungsrichtung der
hartmagnetischen Schicht (ML-fixed) gedreht wird. Die hierzu
erforderlichen Magnetfelder werden durch Ströme IWL und IBL
erzeugt, die jeweils durch die Wortleitung WL und die Bit
leitung BL fließen und sich an deren Kreuzungspunkt überla
gern.
In der beiliegenden Fig. 1 ist ein Abschnitt einer derart
aufgebauten MRAM-Speicheranordnung gezeigt, die aus einer
Matrixanordnung der oben beschriebenen Speicherzellen be
steht. Um sicherzustellen, dass nur eine gewählte Zelle MTJ
beschrieben wird, muss das Magnetfeld genau so groß gewählt
werden, dass die Überlagerung der Magnetfelder der Ströme IWL
und IBL durch die selektierte Wortleitung und Bitleitung zum
Schalten der Magnetisierung ausreicht, jedoch so klein ge
wählt werden, dass weder benachbarte Zellen, noch Zellen,
die sich an den selektierten Leitungen befinden, geschaltet
werden. Dieses Verfahren wird auch als "Half-Select"-
Verfahren) bezeichnet.
Das Lesen von MRAM-Zellen erfolgt über die Bestimmung des
Widerstands der jeweiligen MTJs. Bei paralleler Orientierung
der Magnetisierungsrichtungen von ML-free und ML-fixed ist
der (Tunnel-)Widerstand der Zelle klein, während bei anti
paralleler Orientierung dieser Widerstand groß ist. Somit
kann man, wie in Fig. 1 angedeutet, der parallelen Orientie
rung der Magnetisierungsrichtungen von ML-free und ML-fixed
eine logische "1" und der antiparallelen Orientierung der
Magnetisierungsrichtungen eine logische "0" zuordnen.
Bei häufigem Beschreiben eines MTJs wurde eine Alterung der
Zellen registriert. Dies bedeutet, dass mit steigender An
zahl von Schreibzyklen der Unterschied des Widerstands der
MTJs jeweils zwischen paralleler Orientierung ("1") und an
tiparalleler Orientierung ("0") sinkt und somit der Informa
tionsinhalt der Zelle immer schwieriger zu bestimmen wird.
Außerdem wird häufig beobachtet, dass zu beschreibende Zel
len nicht zuverlässig schalten. Diese Probleme lassen sich
mit dem bisher verwendeten "Half-Select"-Verfahren nicht lö
sen, und es sind auch keine anderen Lösungen bekannt.
Nachstehend werden die im Stand der Technik auftretenden
Probleme noch genauer bezogen auf die Fig. 2 beispielhaft
beim Einschreiben einer logischen "1" erläutert. Ohne äuße
res Feld ist die Magnetisierung in dünnen magnetischen
Schichten (hier von ML-free) entlang einer ausgezeichneten
Richtung orientiert, der sogenannten leichten Achse, die in
Fig. 2 gestrichelt gezeichnet ist. Der stark ausgezogen ge
zeichnete Pfeil in den Fig. 2a und 2b gibt somit die Magne
tisierungsrichtung (von ML-free) der magnetoresistiven Spei
cherzelle MTJ solange keine Einwirkung eines durch einen
Strom in der Bitleitung BL und/oder der Wortleitung WL er
zeugten äußeren Magnetfeldes auftritt. Um die durch den
stark ausgezogenen Pfeil in Fig. 2a und 2b angedeutete (Ru
he-)Magnetisierungsrichtung zu ändern, muss ein äußeres Feld
angelegt werden, welches außerhalb des durch die schraffier
te Fläche angedeuteten Schaltbereichs (der sogenannten Aste
roide) liegt. Schaltet man mit nur einer Feldkomponente
(beispielsweise Hx) benötigt man relativ große Felder. Nutzt
man dagegen beide Feldkomponenten Hx und Hy, benötigt man be
tragsmäßig kleinere Felder zum Schalten.
Somit wird gemäß den Fig. 2b und 2c ein Magnetfeld mit einer
Komponente Hx und Hy durch einen in der Wortleitung WL flie
ßenden Strom IWL und einen in der Bitleitung BL fließenden
Strom IBL erzeugt (gestrichelter Pfeil in Fig. 2b). Dieses
Feld muss solange anliegen, bis die Magnetisierungsrichtung
(stark ausgezogener Pfeil) entlang der Richtung des durch IWL
und IBL erzeugten Magnetfelds orientiert ist (Fig. 2c). Dann
werden beide Ströme IWL und IBL ausgeschaltet, und es liegt
kein Magnetfeld mehr von außen an (Fig. 2d). Man hofft dann,
dass die Magnetisierungsrichtung (stark ausgezogener Pfeil)
nun die in Fig. 2e skizzierte Ausrichtung, antiparallel zum
Ausgangszustand (der Ruhe-Magnetisierungsrichtung gemäß Fig.
2a) einnimmt.
Da dieses Verfahren, wie schon erwähnt, nicht zuverlässig
ist und zum Altern der Zelle führt, ist es Aufgabe der Er
findung, ein Verfahren zum Beschreiben magnetoresistiver
Speicherzellen eines MRAM-Speichers zu ermöglichen, welches
das Alterungsphänomen vermeidet, damit die Lebensdauer eines
MRAM-Speichers vergrößert und verglichen mit dem üblichen
Half-Select-Verfahren zuverlässiger schaltet sowie einen mit
einem erfindungsgemäßen Verfahren beschreibbaren MRAM-
Speicher anzugeben.
Diese Aufgabe wird anspruchsgemäß gelöst.
DE 198 23 826 A1 beschreibt eine bekannte magnetoresistive
Speicheranordnung, bei der Umschaltmittel zum Umschalten der
Magnetisierung wenigstens einer der magnetischen Schichten
von einer parallelen in eine antiparallele Ausrichtung und
umgekehrt Einrichtungen zum Erzeugen von Strömen und/oder
Stromimpulsen auf einer ersten und einer zweiten quer dazu
laufenden Leiterbahn (Bitleitung und Wortleitung) umfassen.
Diese Einrichtungen stellen das Verhältnis der Stärke der
Ströme und/oder Stromimpulse zueinander derart ein, dass das
Magnetfeld zum Umschalten der Magnetisierung einen vorbe
stimmten Winkel Θ zur leichten Richtung der Magnetisierung
der anisotropen Schicht aufweist und dass die Stromimpulse
eine vorbestimmte Impulsdauer aufweisen, sodass ein vollstän
diges Umschalten der Magnetisierung in der Speicherzellenein
richtung von der parallelen in die antiparallele Ausrichtung
und umgekehrt erreicht wird. Die Pulsdauer der Stromimpulse
zum Umschalten beträgt bei der bekannten MRAM-Speicherzelle
z. B. maximal 100 nsec. Durch die Optimierung dieser Pulsdau
er wird die Leistungsaufnahme der in dieser Druckschrift be
schriebenen MRAM-Speicherzelle minimiert.
Ein gattungsgemäßes Verfahren zum Beschreiben magnetoresi
stiver Speicherzellen eines MRAM-Speichers zeichnet sich ge
mäß einem wesentlichen Aspekt der Erfindung dadurch aus,
dass die Schreibströme IWL und IBL zeitlich gegeneinander ver
setzt der Wortleitung WL und der Bitleitung BL so aufge
schaltet werden, dass die Magnetisierungsrichtung der selek
tierten Speicherzelle in mehreren aufeinanderfolgenden
Schritten in die zum Schreiben einer logischen "0" oder "1"
gewünschte Richtung gedreht wird.
Das erfindungsgemäße Verfahren kann dadurch vorteilhaft wei
tergebildet werden, dass die Schreibströme IWL und IBL der ge
wählten Speicherzelle jeweils in annähernd gleicher Impuls
dauer und zeitlich gegeneinander versetzt aufgeschaltet wer
den.
Dann kann das erfindungsgemäße Verfahren so durchgeführt
werden, dass zum Schreiben einer logischen "1" der
Schreibstrom IBL in der Bitleitung BL in der gleicheh Strom
flussrichtung wie der Schreibstrom IWL in der Wortleitung WL
fließt und gegenüber dem Schreibstrom IWL der Wortleitung WL
verzögert aufgeschaltet wird.
Ein mit diesem Verfahren beschreibbarer MRAM-Speicher mit
einem Array aus magnetoresistiven Speicherzellen und mit
Wortleitungen und Bitleitungen ist mit einer Schreibsteuer
schaltung versehen, die zum Aufschalten von Schreibströmen
IWL und IBL jeweils auf die Wortleitung WL und Bitleitung BL
einer zum Schreiben ausgewählten Speicherzelle MTJ einge
richtet ist, und zeichnet sich dadurch aus, dass die
Schreibsteuerschaltung Schaltungsmittel aufweist, die die
Schreibströme IWL und IBL zeitlich gegeneinander versetzt der
Wortleitung WL und der Bitleitung BL so aufschalten, dass
die Magnetisierungsrichtung der selektierten Speicherzelle
in mehreren aufeinanderfolgenden Schritten in die zum
Schreiben einer logischen "0" oder "1" gewünschte Richtung
gedreht wird.
Nachstehend wird das erfindungsgemäße Verfahren in einem
Ausführungsbeispiel bezogen auf die Zeichnung näher erläu
tert. Die Zeichnungsfiguren zeigen im einzelnen:
Fig. 1 schematisch und perspektivisch den grundsätzli
chen Aufbau einer MRAM-Speicheranordnung,
Fig. 2a-2e grafisch das Schalten der Magnetisierungsrichtung
beim bekannten Half-Select-Verfahren,
Fig. 3a-3h ein Ausführungsbeispiel eines erfindungsgemäßen
Schreibverfahrens durch Anlegen eines zeitgesteu
erten äußeren Magnetfeldes, und
Fig. 4 die Umsetzung des in Fig. 3 grafisch dargestell
ten Verfahrens in ein Impuls-Zeitdiagramm, wel
ches die gegeneinander zeitversetzten Stromimpul
se durch die Wortleitung und die Bitleitung je
weils beim Schreiben einer logischen "1" und ei
ner logischen "0" veranschaulicht.
Die nachstehende Beschreibung setzt beispielhaft eine gemäß
Fig. 1 aufgebaute MRAM-Speicheranordnung voraus. Es muß je
doch bemerkt werden, dass das erfindungsgemäße Verfahren
auch bei anders aufgebauten MRAMs anwendbar ist, bei denen
die magnetoresistive Speicherzelle nicht ummittelbar am
Kreuzungspunkt der Bitleitung mit der Wortleitung angeordnet
ist und bei denen zusätzlich ein Auswahltransistor oder eine
Auswahldiode durch eine entsprechende Auswahlleitung ange
steuert werden.
Bei dem in Fig. 3 grafisch und in Fig. 4 durch ein Impuls-
Zeitdiagramm veranschaulichten erfindungsgemäßen Schreibverfahren
zum Beschreiben magnetoresistiver Speicherzellen ei
nes MRAM-Speichers werden die Feldkomponenten Hx und Hy bzw.
die Zeiten des Aufschaltens der Wortleitungs- und Bitlei
tungsströme IWL und IBL exakt so kontrolliert, dass das im be
kannten Half-Select-Verfahren stattfindende "Schalten" der
Magnetisierung in einen Rotationsprozess der Magnetisierung
überführt wird, der wesentlich zuverlässiger und langlebiger
arbeitet.
In den grafischen Darstellungen der Fig. 3a bis Fig. 3h, die
die zeitliche Abfolge der Rotation der Magnetisierung beim
Schreiben einer logischen "1" veranschaulichen, ist zur Ver
einfachung die Asteroide weggelassen und nur die leichte
Achse durch eine gestrichelte Gerade angedeutet. Wie in Fig.
2 ist die Magnetisierung der Speicherzelle MTJ durch einen
stark schwarz gezeichneten Pfeil und das sich aus den Ma
gnetfeldkomponenten Hy und Hx zusammensetzende durch den
Wortleitungsstrom IWL und den Bitleitungsstrom IBL induzierte
Magnetfeld durch einen doppelt gestrichelten Pfeil darge
stellt. Fig. 3a veranschaulicht die Ausgangssituation, die
der in Fig. 2a dargestellten Ausgangssituation entspricht.
In den Fig. 3b und 3c liegt zunächst, induziert durch die
Ströme IWL und IBL, ein Magnetfeld Hy nur in y-Richtung an,
welches die Magnetisierung der MRAM-Speicherzelle MTJ zu
nächst um einen Winkel zwischen 0° und 90° dreht (Fig. 3c).
Dann wird, wenn beide Ströme IWL und IBL fließen, das Magnet
feld mit etwa gleich großen Komponenten Hx und Hy in x- und
y-Richtung erzeugt, wodurch sich die Magnetisierungsrichtung
(starker Pfeil) weiter dreht und einen Winkel im Bereich
zwischen 90° und 180° annimmt (Fig. 3e). Endlich wird durch
ein Magnetfeld, das eine lediglich in x-Richtung weisende
Komponente Hx hat, die Magnetisierungsrichtung gemäß den Fig.
3f und 3g weiter gedreht, bis sie schließlich in x-Richtung
(180°) gedreht ist. Fig. 3h zeigt den stromlosen Endzustand,
der den Informationsgehalt gemäß einer logischen "1" der
MRAM-Speicherzelle MTJ angibt.
Das Zeitdiagramm in Fig. 4 zeigt in seiner linken Hälfte die
Zeitfolge a-h des Wortleitungsstroms IWL und des Bitlei
tungsstroms IBL zum Schreiben einer logischen 1, und die
Zeitpunkte a-h entsprechen der in Fig. 3a-h gezeigten
Folge der dadurch sich drehenden Magnetisierung, wie sie
oben beschrieben wurde.
Die rechte Hälfte der Fig. 4 zeigt in gleicher Weise Schrit
te a'-h' der zeitlichen Abfolge der Ströme IWL und IBL zum
Schreiben einer logischen "0" in eine MRAM-Speicherzelle
MTJ. Es ist ersichtlich, dass zwischen den Zeitpunkten i'
und h' der Bitleitungsstrom IBL in umgekehrter Richtung durch
die Bitleitung BL fließt.
Zur Durchführung der erfindungsgemäß vorgeschlagenen
schrittweisen Rotation der Magnetisierung ist es somit unbe
dingt nötig, dass der Strom IWL durch die Wortleitung WL und
der Strom IBL durch die Bitleitung BL zeitlich gegeneinander
definiert versetzt sind. Wenn zum Beispiel der Wortleitungs
strom und der Bitleitungsstrom gleiche Einschaltdauer haben,
so kann der Bitleitungsstrom IBL z. B. etwa um die halbe Ein
schaltdauer gegenüber dem Wortleitungsstrom IWL verzögert an
gelegt werden, wobei die Stromflussrichtung des Bitleitungs
stroms IBL beim Schreiben einer logischen "0" umgekehrt ist
gegenüber der Stromflussrichtung von IBL beim Schreiben einer
logischen "1".
Die erfindungsgemäße und oben anhand der Figuren beschriebe
ne kontrollierte Rotation der Magnetisierung der MRAM-
Speicherzelle MTJ vermeidet das beim bekannten Half-Select-
Verfahren auftretende Alterungsphänomen, verlängert dadurch
die Lebensdauer der MRAM-Zellen und schaltet zuverlässiger
im Vergleich mit dem herkömmlichen Verfahren.
Mit Kenntnis des oben beschriebenen erfindungsgemäßen Ver
fahrens kann ein Fachmann ohne weiteres eine Schreibsteuer
schaltung für einen nach dem erfindungsgemäßen Verfahren be
schreibbaren MRAM-Speicher, das heißt Schaltungsmittel ange
ben, die die Schreibströme IWL und IBL durch die Wortleitung
WL und die Bitleitung BL zeitlich gegeneinander versetzt
aufschalten, so wie es beispielhaft in Fig. 4 dargestellt
ist, so dass die Magnetisierungsrichtung der selektierten
Speicherzelle in mehreren aufeinanderfolgenden Schritten in
die jeweils zum Schreiben einer logischen "0" oder "1" ge
wünschte Richtung gedreht wird.
BL Bitleitung
WL Wortleitung
ML-free freie Magnetlage (weichmagnetische Schicht)
ML-fixed feste Magnetlage (hartmagnetische Schicht)
TL Tunnellage (Tunneloxid)
MTJ Magnetic Tunnel Junction (magnetoresistive Speicherzelle)
IBL
WL Wortleitung
ML-free freie Magnetlage (weichmagnetische Schicht)
ML-fixed feste Magnetlage (hartmagnetische Schicht)
TL Tunnellage (Tunneloxid)
MTJ Magnetic Tunnel Junction (magnetoresistive Speicherzelle)
IBL
Strom durch die Bitleitung BL
IWL
IWL
Strom durch die Wortleitung WL
Hx
Hx
Magnetfeldkomponente in x-Richtung
Hy
Hy
Magnetfeldkomponente in y-Richtung
a-h aufeinander Schritte beim Drehen der Magneti sierungsrichtung
a'-h' aufeinander Schritte beim Drehen der Magneti sierungsrichtung
a-h aufeinander Schritte beim Drehen der Magneti sierungsrichtung
a'-h' aufeinander Schritte beim Drehen der Magneti sierungsrichtung
Claims (4)
1. Verfahren zum Beschreiben magnetoresistiver Speicherzel
len eines MRAM-Speichers, bei dem Schreibströme (IWL, IBL) je
weils einer Wortleitung (WL) und einer Bitleitung (BL) so
aufgeschaltet werden, dass eine Überlagerung der durch die
Schreibströme erzeugten Magnetfelder (Hx(IBL), Hy(IWL)) in je
der durch die entsprechende Wort- und Bitleitung (WL, BL)
selektierten Speicherzelle (MTJ) zur Änderung ihrer Magneti
sierungsrichtung führt,
dadurch gekennzeichnet,
dass die Schreibströme (IWL, IBL) zeitlich gegeneinander ver
setzt der jeweiligen Wortleitung (WL) und Bitleitung (BL) so
aufgeschaltet werden, dass die Magnetisierungsrichtung der
selektierten Speicherzelle (MTJ) in mehreren aufeinanderfol
genden Schritten in die zum Schreiben einer logischen "0"
oder "1" gewünschte Richtung gedreht wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass die Schreibströme (IWL, IBL) für die gewählte Speicher
zelle (MTJ) jeweils in annähernd gleicher Dauer und gegen
einander zeitlich versetzt aufgeschaltet werden.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass zum Schreiben einer logischen "1" in die gewählte Spei
cherzelle (MTJ) der Schreibstrom (IBL) in der Bitleitung (BL)
in der gleichen Stromflussrichtung wie der Schreibstrom (IWL)
der Wortleitung (WL) fließt und gegenüber dem Schreibstrom
(IWL) der Wortleitung (WL) verzögert aufgeschaltet wird.
4. MRAM-Speicheranordnung mit einem Array aus magnetoresi
stiven Speicherzellen (MTJ) und mit Wortleitungen (WL) und
Bitleitungen (BL), wobei eine Schreibsteuerschaltung zum
Aufschalten von Schreibströmen (IWL und IBL) jeweils auf die
Wortleitung (WL) und Bitleitung (BL) einer zum Schreiben
ausgewählten Speicherzelle (MTJ) eingerichtet ist,
dadurch gekennzeichnet,
dass die Schreibsteuerschaltung Schaltungsmittel aufweist,
die die Schreibströme (IWL, IBL) zeitlich gegeneinander ver
setzt jeweils der entsprechenden Wortleitung (WL) und der
entsprechenden Bitleitung (BL) so aufschalten, dass die Ma
gnetisierungsrichtung der selektierten Speicherzelle in meh
reren aufeinanderfolgenden Schritten in die zum Schreiben
einer logischen "0" oder "1" gewünschte Richtung gedreht
wird.
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10107380A DE10107380C1 (de) | 2001-02-16 | 2001-02-16 | Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher |
KR1020037010703A KR100615741B1 (ko) | 2001-02-16 | 2002-01-24 | Mram 메모리 장치 및 mram 메모리의 자기 저항성 메모리 셀에 기록하는 방법 |
DE50207435T DE50207435D1 (de) | 2001-02-16 | 2002-01-24 | Verfahren zum beschreiben magnetoresistiver speicherzellen und mit diesem verfahren beschreibbarer magnetoresistiver speicher |
CNA028051106A CN1515010A (zh) | 2001-02-16 | 2002-01-24 | 磁阻性存储器胞元的写入方法及可由此方法写入的磁阻性存储器 |
PCT/DE2002/000255 WO2002067266A2 (de) | 2001-02-16 | 2002-01-24 | Verfahren zum beschreiben magnetoresistiver speicherzellen und mit diesem verfahren beschreibbarer magnetoresistiver speicher |
EP02701239A EP1360692B1 (de) | 2001-02-16 | 2002-01-24 | Verfahren zum beschreiben magnetoresistiver speicherzellen und mit diesem verfahren beschreibbarer magnetoresistiver speicher |
JP2002566499A JP3909292B2 (ja) | 2001-02-16 | 2002-01-24 | 磁気抵抗メモリセルに書き込む方法および本方法によって書き込まれ売る磁器抵抗性メモリ |
TW091101384A TWI306254B (en) | 2001-02-16 | 2002-01-28 | Method for writing to magnetoresistive memory cells and magnetoresistive memory which can be written to by this method |
US10/642,856 US7408803B2 (en) | 2001-02-16 | 2003-08-18 | Method for writing to magnetoresistive memory cells and magnetoresistive memory which can be written to by the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10107380A DE10107380C1 (de) | 2001-02-16 | 2001-02-16 | Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10107380C1 true DE10107380C1 (de) | 2002-07-25 |
Family
ID=7674340
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10107380A Expired - Fee Related DE10107380C1 (de) | 2001-02-16 | 2001-02-16 | Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher |
DE50207435T Expired - Fee Related DE50207435D1 (de) | 2001-02-16 | 2002-01-24 | Verfahren zum beschreiben magnetoresistiver speicherzellen und mit diesem verfahren beschreibbarer magnetoresistiver speicher |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE50207435T Expired - Fee Related DE50207435D1 (de) | 2001-02-16 | 2002-01-24 | Verfahren zum beschreiben magnetoresistiver speicherzellen und mit diesem verfahren beschreibbarer magnetoresistiver speicher |
Country Status (8)
Country | Link |
---|---|
US (1) | US7408803B2 (de) |
EP (1) | EP1360692B1 (de) |
JP (1) | JP3909292B2 (de) |
KR (1) | KR100615741B1 (de) |
CN (1) | CN1515010A (de) |
DE (2) | DE10107380C1 (de) |
TW (1) | TWI306254B (de) |
WO (1) | WO2002067266A2 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7931533B2 (en) | 2001-09-28 | 2011-04-26 | Igt | Game development architecture that decouples the game logic from the graphics logics |
US8708828B2 (en) | 2001-09-28 | 2014-04-29 | Igt | Pluggable modular gaming modifiers and configuration templates for gaming environments |
US6902481B2 (en) | 2001-09-28 | 2005-06-07 | Igt | Decoupling of the graphical presentation of a game from the presentation logic |
JP3808799B2 (ja) | 2002-05-15 | 2006-08-16 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US6507513B1 (en) * | 2002-06-20 | 2003-01-14 | Hewlett-Packard Company | Using delayed electrical pulses with magneto-resistive devices |
US6693824B2 (en) * | 2002-06-28 | 2004-02-17 | Motorola, Inc. | Circuit and method of writing a toggle memory |
JP4655936B2 (ja) * | 2003-09-16 | 2011-03-23 | 日本電気株式会社 | 半導体記憶装置及び半導体記憶装置のデータ書き込み方法 |
CN100429721C (zh) * | 2004-04-01 | 2008-10-29 | 中国科学院物理研究所 | 一种基于垂直电流写入的磁随机存取存储器及其控制方法 |
US7269685B2 (en) * | 2004-09-02 | 2007-09-11 | Micron Technology, Inc. | Apparatus and methods for storing data in a magnetic random access memory (MRAM) |
US7722468B2 (en) * | 2005-03-09 | 2010-05-25 | Igt | Magnetoresistive memory units as read only memory devices in gaming machines |
US7736234B2 (en) * | 2005-03-09 | 2010-06-15 | Igt | MRAM as critical event storage for powered down gaming machines |
US20060205513A1 (en) * | 2005-03-09 | 2006-09-14 | Igt | MRAM as nonvolatile safe storage for power hit and ESD tolerance in gaming machines |
US7362644B2 (en) * | 2005-12-20 | 2008-04-22 | Magic Technologies, Inc. | Configurable MRAM and method of configuration |
CN101354908B (zh) * | 2007-07-23 | 2011-01-19 | 财团法人工业技术研究院 | 栓扣式磁性存储器的数据写入控制电路及数据写入方法 |
JP4553927B2 (ja) * | 2007-08-10 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2010134986A (ja) * | 2008-12-03 | 2010-06-17 | Sony Corp | 抵抗変化型メモリデバイス |
JP2011119028A (ja) * | 2011-03-25 | 2011-06-16 | Renesas Electronics Corp | 薄膜磁性体記憶装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19823826A1 (de) * | 1998-05-28 | 1999-12-02 | Burkhard Hillebrands | MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3375503A (en) * | 1963-09-13 | 1968-03-26 | Ibm | Magnetostatically coupled magnetic thin film devices |
JPS5033623A (de) | 1973-07-28 | 1975-03-31 | ||
US4547866A (en) * | 1983-06-24 | 1985-10-15 | Honeywell Inc. | Magnetic thin film memory with all dual function films |
US6256224B1 (en) * | 2000-05-03 | 2001-07-03 | Hewlett-Packard Co | Write circuit for large MRAM arrays |
US5864498A (en) * | 1997-10-01 | 1999-01-26 | High Density Circuits | Ferromagnetic memory using soft magnetic material and hard magnetic material |
JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
US6606262B2 (en) * | 2002-01-10 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus |
-
2001
- 2001-02-16 DE DE10107380A patent/DE10107380C1/de not_active Expired - Fee Related
-
2002
- 2002-01-24 DE DE50207435T patent/DE50207435D1/de not_active Expired - Fee Related
- 2002-01-24 EP EP02701239A patent/EP1360692B1/de not_active Expired - Lifetime
- 2002-01-24 JP JP2002566499A patent/JP3909292B2/ja not_active Expired - Fee Related
- 2002-01-24 KR KR1020037010703A patent/KR100615741B1/ko not_active IP Right Cessation
- 2002-01-24 WO PCT/DE2002/000255 patent/WO2002067266A2/de active IP Right Grant
- 2002-01-24 CN CNA028051106A patent/CN1515010A/zh active Pending
- 2002-01-28 TW TW091101384A patent/TWI306254B/zh not_active IP Right Cessation
-
2003
- 2003-08-18 US US10/642,856 patent/US7408803B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19823826A1 (de) * | 1998-05-28 | 1999-12-02 | Burkhard Hillebrands | MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher |
Also Published As
Publication number | Publication date |
---|---|
EP1360692B1 (de) | 2006-07-05 |
KR100615741B1 (ko) | 2006-08-25 |
US7408803B2 (en) | 2008-08-05 |
JP3909292B2 (ja) | 2007-04-25 |
DE50207435D1 (de) | 2006-08-17 |
WO2002067266A3 (de) | 2002-10-17 |
CN1515010A (zh) | 2004-07-21 |
JP2004528665A (ja) | 2004-09-16 |
WO2002067266A2 (de) | 2002-08-29 |
KR20030071891A (ko) | 2003-09-06 |
EP1360692A2 (de) | 2003-11-12 |
TWI306254B (en) | 2009-02-11 |
US20060171196A1 (en) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10107380C1 (de) | Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher | |
DE69920390T2 (de) | Mram mit geteilten wort-und bitleitungen | |
DE102005035166B4 (de) | Magnetisches Speicherelement mit magnetischer Durchführung und magnetischem Sensorelement sowie magnetischem Direktzugriffsspeicher | |
DE69930129T2 (de) | Mram speicher mit mehreren speicherbanken | |
DE60303835T2 (de) | Magnetischer Direktzugriffsspeicher sowie entsprechendes Leseverfahren | |
DE602005004831T2 (de) | Magnetische Multibit-Speicherzellenvorrichtung mit wahlfreiem Zugriff | |
DE60223583T2 (de) | Magnetspeicher mit schreibsperrauswahl und schreibverfahren dafür | |
DE102008006543A1 (de) | Speicher mit Mehrbit-Speicherzellen mit einem magnetischen und einem widerstandsbehafteten Speicherelement und darauf bezogene Verfahren | |
DE102007028057A1 (de) | MRAM-Zelle, welche eine Magnetisierung entlang mehrerer Achsen verwendet, und Verfahren zu deren Betrieb | |
DE102005046425A1 (de) | Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen | |
DE102008047592A1 (de) | Verfahren zum Programmieren einer integrierten Schaltung, Verfahren zum Programmieren einer Mehrzahl von Zellen, integrierte Schaltung sowie Zellenanordnung | |
DE10235467A1 (de) | Dünnfilm-Magnetspeichervorrichtung mit Speicherzellen mit Magnettunnelübergang | |
DE602004008030T2 (de) | Mram-architektur mit einer mit masse verbundenen schreibbitleitung und einer elektrisch isolierten lesebitleitung | |
DE60306782T2 (de) | Vorrichtung und verfahren zum beschreiben eines kippspeichers | |
DE10103313A1 (de) | MRAM-Anordnung | |
DE602004010134T2 (de) | Kompensation einer langen lesezeit einer speichervorrichtung in datenvergleichs- und schreiboperationen | |
DE19823826A1 (de) | MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher | |
DE2834236B2 (de) | Supraleitender Speicher | |
EP1202283B1 (de) | MRAM-Anordnung | |
DE102006015971A1 (de) | Speicherelement mit adiabatischer Drehumschaltung und ferromagnetischer Entkopplungsschicht | |
DE10320701A1 (de) | Bauelement mit einer in ihrer Funktionalität konfigurierbaren Schaltungsanordnung, insbesondere Logikschaltungsanordnung | |
DE102005055437A1 (de) | MRAM mit schaltbarer ferromagnetischer Offset-Schicht | |
DE10055936A1 (de) | Magnetoresistiver Speicher (MRAM) | |
DE1186509B (de) | Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern | |
DE10056830C2 (de) | Integrierte magnetoresistive Halbleiterspeicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |