DE10131249A1 - Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material - Google Patents

Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material

Info

Publication number
DE10131249A1
DE10131249A1 DE10131249A DE10131249A DE10131249A1 DE 10131249 A1 DE10131249 A1 DE 10131249A1 DE 10131249 A DE10131249 A DE 10131249A DE 10131249 A DE10131249 A DE 10131249A DE 10131249 A1 DE10131249 A1 DE 10131249A1
Authority
DE
Germany
Prior art keywords
layer
silicon
treatment
semiconducting material
thermal treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10131249A
Other languages
English (en)
Inventor
Brian Murphy
Reinhold Wahlich
Schmolke Ruediger
Ammon Von Wilfried
James Moreland
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE10131249A priority Critical patent/DE10131249A1/de
Publication of DE10131249A1 publication Critical patent/DE10131249A1/de
Priority to EP02758281A priority patent/EP1402567B1/de
Priority to JP2003509512A priority patent/JP4331593B2/ja
Priority to AT02758281T priority patent/ATE324670T1/de
Priority to DE50211238T priority patent/DE50211238D1/de
Priority to KR1020037016800A priority patent/KR100587997B1/ko
Priority to TW91114122A priority patent/TW575910B/zh
Priority to PCT/EP2002/007125 priority patent/WO2003003430A2/de
Priority to EP05021844A priority patent/EP1626440B1/de
Priority to US10/481,537 priority patent/US7052948B2/en
Priority to CNB028131630A priority patent/CN100372060C/zh
Priority to DE50206581T priority patent/DE50206581D1/de
Priority to US11/384,887 priority patent/US7417297B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material, umfassend folgende Schritte: DOLLAR A a) Erzeugung von Strukturen aus sich periodisch wiederholenden Vertiefungen vorgegebener Geometrien auf der Oberfläche eines halbleitenden Materials, DOLLAR A b) thermische Behandlung des oberflächenstrukturierten Materials, bis sich eine Schicht mit sich periodisch wiederholenden Hohlräumen unter einer geschlossenen Schicht an der Oberfläche des Materials gebildet hat, DOLLAR A c) Trennung der geschlossenen Schicht an der Oberfläche entlang der Schicht von Hohlräumen vom Rest des halbleitenden Materials.

Description

Gegenstand der Erfindung ist ein Verfahren zur Herstellung ei­ nes Films oder einer Schicht aus halbleitendem Material.
So genannte SOI-Scheiben ("silicon on insulator") haben eine Schichtstruktur, in der Regel bestehend aus einem Träger, bei­ spielsweise einer Siliciumscheibe, einer nahe unter der Ober­ fläche vergrabenen Oxidschicht sowie einer dünnen Silicium­ schicht auf der Oxidschicht. Diese Schichtstruktur hat bei der Herstellung von elektronischen Bauelementen (z. B. Speicher und Mikroprozessoren) gegenüber den herkömmlich verwendeten Silici­ umscheiben wesentliche Vorteile:
Es wird eine bessere Charakteristik der elektronischen Funktio­ nen, verbunden mit höheren Schaltgeschwindigkeiten und einem geringeren Leistungverbrauch des Bauelements erreicht. Zudem sind auf der Basis von SOI-Scheiben hergestellte Bauelemente besser für den Betrieb bei niedrigeren Spannungen geeignet als herkömmliche Bauelemente.
Aus diesen Gründen wird bei zukünftigen Bauelemente-Generatio­ nen der Einsatz von SOI-Scheiben wesentlich zunehmen. Die Qua­ litätsanforderungen an die SOI-Scheiben sind hoch, insbesondere an die Schichtdicken-Uniformitäten und die Defektdichten in der dünnen Siliciumschicht und in der Oxidschicht. Hier unterschei­ den sich auch die verschiedenen Herstellungsverfahren und Pro­ dukte nach dem Stand der Technik:
Beispielsweise wird beim sog. SIMOX-Prozess durch die Implanta­ tion von Sauerstoff-Ionen durch die Oberfläche einer Silicium­ scheibe in einer definierten Tiefe, die durch die Energie der Sauerstoff-Ionen bestimmt ist, eine Schicht mit hohem Sauer­ stoffgehalt erzeugt (Izumi et al., Electron lett. 14 (18) (1978), p. 593). Diese Schicht wird in einer nachfolgenden Tem­ peraturbehandlung in eine Siliciumoxidschicht umgewandelt, die die darüber liegende dünne Siliciumschicht von dem darunter liegenden Rest der Siliciumscheibe trennt. Durch die Implanta­ tion der Sauerstoff-Ionen werden jedoch Kristallfehler ("Dama­ ge") in der dünnen Siliciumschicht erzeugt, die sich bei einer nachfolgenden Herstellung von elektronischen Bauelementen auf der SOI-Scheibe nachteilig auswirken.
Meist werden SOI-Scheiben allerdings durch den Transfer einer dünnen Siliciumschicht von einer ersten Scheibe, der Substrat­ scheibe, auf eine zweite Scheibe, die Trägerscheibe, herge­ stellt. In der Regel bestehen beide Scheiben aus Silicium. Die dünne Siliciumschicht wird beispielsweise über eine isolierende Siliciumoxidschicht mit der Trägerscheibe verbunden. Es sind mehrere Verfahren bekannt, die für den Transfer dünner Silici­ umschichten von einer ersten Scheibe auf eine zweite Scheibe und damit zur Herstellung einer SOI-Scheibe eingesetzt werden können:
Im so genannten SMARTCut-Prozess (US 5,374,564; Weldon et al., J. Vac. Sci. Technolo., B 15(4) (1997), pp. 1065-1073) wird die Trennschicht mittels einer Wasserstoff-Implantation herge­ stellt, nach dem Verbinden ("Bonding") der zwei Scheiben er­ folgt die Trennung ("Splitting") mittels thermischer Behand­ lung. Dabei entsteht eine relativ raue Oberfläche mit vielen Defekten, die anschließend durch Politur oder thermische Be­ handlung ("Anneal") geglättet werden muss. Es entstehen dabei auch nicht reparable Defekte (Löcher), sog. HF-defects, in der dünnen oberen Siliciumschicht mit einer Dichte von 0,1/cm2-0,5/cm2. Weiterhin entstehen durch die Implantation, die ver­ wendete Trennschicht und das Trennverfahren Defekte in der obe­ ren Siliciumschicht, die nach einem Secco-Ätzschritt sichtbar werden ("Secco etch defects") in der Größenordnung von 1e2/cm2 ~ 1e4/cm2 (J. G. Park, "Nature of Surface Defects in SOI wa­ fers: SIMOX vs Bonded SOI", JSPS, 3. International Symposium on Advanced Science and Technology of Silicon Material, 2000, Ko­ na, USA).
Im so genannten ELTRAN-Prozess (US 5,854,123; Yonehara et al., Electrochem. Soc. Proc. 99-3 (1999) pp. 111-116) wird die Trennschicht mittels eines anodischen Ätzverfahrens herge­ stellt, wobei eine poröse Oberflächenschicht entsteht. Diese bildet die Trennschicht. Anschließend wird auf dieser porösen Schicht eine epitaktische Schicht abgeschieden, die die spätere dünne Siliciumschicht bildet. Die Trennung erfolgt thermisch o­ der mechanisch, wobei sich hier wiederum Defekte in der Ober­ fläche sowie in der oberen Siliciumschicht bilden. Des weiteren kann die epitaktische Schicht nicht vollkommen störungsfrei auf der porösen Oberfläche aufwachsen. Die HF-Defektdichte (Löcher in der dünnen Siliciumschicht) beträgt 0,1/cm2-0,3/cm2, die Dichte der Secco etch defects liegt bei 5e2/cm2-1e5/cm2 je nach Schichtdicke der Siliciumschicht. Die Oberflächenrauhig­ keit nach dem Splitting ist hoch mit 5 nm rms (scanning area 1 µm × 1 µm) und erfordert nachgeschaltete Glättungsverfahren (Sakaguchi et al., Solid State Technology 43 (6) (2000) pp. 88-92).
Ein weiteres Verfahren ist der so genannte Nano-cleave-Prozess der Fa. SiGen, USA (Current et al., European Semiconductor, 22(2) (2000) pp. 25-27). In diesem Verfahren ist ein zusätzli­ cher Glättungsschritt nach der Trennung notwendig, um Rauhig­ keitswerte unter 0.2 nm rms zu erzeugen (Thilderkvist et al., IEEE SOI Symposium, 2000, Wakefield, USA).
Es werden daher aufwändige Nachbehandlungsschritte durchge­ führt, um die genannten Nachteile zu kompensieren. Beispiels­ weise wird gemäß der EP 0 905 767 die SOI-Scheibe durch ein Gasphasen-Ätzverfahren von der durch die Spaltung der Silicium­ scheibe entlang der Schicht der Wasserstoff-Blasen erzeugten Defektschicht befreit. Dieses Verfahren erlaubt gleichzeitig eine eventuell gewünschte Dickenreduktion der Siliciumschicht. Die gleiche Wirkung wird durch eine thermische Oxidation der Silicium-Oberfläche und anschließende reduktive Entfernung des Siliciumoxids, wie in EP 1 045 448 beschrieben, erzielt. Mög­ lich ist auch eine Temperaturbehandlung der SOI-Scheibe in ei­ ner wasserstoffhaltigen Atmosphäre, um die Oberfläche der dün­ nen Siliciumschicht zu glätten und Kristalldefekte auszuheilen (EP 1 045 448).
Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Films oder einer Schicht aus halbleiten­ dem Material, der bzw. die weitgehend frei von Kristalldefekten ist und eine glatte Oberfläche aufweist, bereitzustellen.
Die Erfindung bezieht sich daher auf ein Verfahren zur Herstel­ lung eines Films oder einer Schicht aus halbleitendem Material, umfassend folgende Schritte:
  • a) Erzeugung von Strukturen aus sich periodisch wiederholenden­ den Vertiefungen vorgegebener Geometrien auf der Oberfläche ei­ nes halbleitenden Materials,
  • b) thermische Behandlung des oberflächenstrukturierten Materi­ als, bis sich eine Schicht mit sich periodisch wiederholenden Hohlräumen unter einer geschlossenen Schicht an der Oberfläche des Materials gebildet hat,
  • c) Trennung der geschlossenen Schicht an der Oberfläche entlang der Schicht von Hohlräumen vom Rest des halbleitenden Materi­ als.
Bei dem erfindungsgemäßen Verfahren werden stark kristallschä­ digende Prozesse wie Ionenimplantationen oder Ultrahochtempera­ turschritte sowie grobe Schäden bei den Trennverfahren vermie­ den. Es ergeben sich dadurch neue, verbesserte Produkteigen­ schaften hinsichtlich der Defekte in der oberen Silicium­ schicht.
Beim erfindungsgemäßen Verfahren sind keine Schichten nötig, die implantierte Ionen, z. B. Wasserstoff- oder Sauerstoff- Ionen enthalten. Die Trennung an der Schicht der Hohlräume er­ folgt spannungsfrei.
Durch das schonende Trennverfahren werden in der Schicht aus halbleitendem Material keine oder nur geringe Kristallschäden erzeugt. Dadurch, dass die Trennung der Schicht vom Rest des halbleitenden Materials entlang einer Schicht erfolgt, die zum großen Teil aus Hohlräumen mit nur wenigen Verbindungen zwi­ schen der Oberflächenschicht und dem Rest des halbleitenden Ma­ terials erfolgt, können im Vergleich zum Stand der Technik glattere Oberflächen erzeugt werden. Es ergeben sich dadurch neue, verbesserte Produkteigenschaften hinsichtlich der Defekte in die obere Siliciumschicht. Die glatteren Oberflächen zeigen gegenüber dem Stand der Technik direkt nach dem Trennen einen geringeren Rauhigkeitswert von 0.2 nm rms sowie deutlich ver­ ringerte Defektdichten von < 0.1/cm2 für HF-Defekte und < 10/cm2 für Secco etch defects.
Fig. 1 zeigt schematisch den Ablauf des erfindungsgemäßen Ver­ fahrens zur Herstellung eines Films oder einer Schicht aus halbleitendem Material.
Fig. 2 zeigt den Ablauf einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens, bei dem der Film bzw. die Schicht auf ein Trägermaterial transferiert wird.
Im Folgenden wird anhand der Figuren das erfindungsgemäße Ver­ fahren zur Herstellung eines Films oder einer Schicht eines halbleitenden Materials zusammen mit bevorzugten Ausführungs­ formen beschrieben. Das Herstellverfahren ist dargestellt als Kombination von Einzelschritten a) bis c), wobei jeder Einzel­ schritt fallweise Variationsmöglichkeiten beinhalten kann.
Im ersten Schritt a) werden auf der Oberfläche, ggf. auch auf einem Teil der Oberfläche des halbleitenden Ausgangsmaterials (Substrats) 1 Strukturen aus sich periodisch wiederholenden Vertiefungen 2 vorgegebener Geometrien erzeugt.
Das Verfahren kann auf beliebige halbleitende Materialien ange­ wendet werden, bevorzugt jedoch auf Silicium-Germanium, Galli­ umarsenid, Siliciumcarbid und Indiumphosphid, besonders bevor­ zugt auf Silicium. Da Silicium bei der Herstellung von Halblei­ terbauelementen von herausragender Bedeutung ist, werden die Vorteile und die bevorzugten Ausführungsformen des erfindungs­ gemäßen Verfahrens an Hand von Silicium erläutert, auch wenn die Anwendung nicht auf Silicium beschränkt ist.
Das Substrat kann aus verschiedenen Materialspezifikationen be­ stehen, wobei besonders die Ausführung des oberflächennahen Be­ reichs einen wesentlichen Einfluss auf die spätere Qualität der halbleitenden Schicht hat, da aus der Oberflächenschicht des Substrats der Film oder die Schicht aus halbleitendem Material entsteht.
Bevorzugt ist der Einsatz von scheibenförmigen Substraten mit ebenen Oberflächen. Besonders bevorzugt werden einkristalline Siliciumscheiben eingesetzt: CZ- oder FZ-Scheiben (d. h. Schei­ ben aus Einkristallen, die nach dem Czochralski-Verfahren bzw. dem Floating-Zone-Verfahren hergestellt wurden) mit beliebigen Dotierungen und Co-Dotierungen (beispielsweise stickstoffdo­ tierte Scheiben), mit einer epitaktischen Schicht versehene Scheiben, temperaturbehandelte Scheiben sowie Material ohne nennenswerte Leerstellen und interstitielle Konglomerate ("void free silicon" oder "perfect silicon") oder isotopenreines Sili­ cium (28Si).
Neu ist, dass neben der bekannten Oberflächenqualität "poliert" und "doppelseitenpoliert (DSP)" auch Scheiben ohne Spiegelpoli­ tur (nicht haze-frei), feingeschliffene Scheiben ("fine grin­ ded") oder geätzte Scheiben eingesetzt werden können.
Die Erzeugung der Vertiefungen 2 in der oberflächennahen Schicht im Schritt a) erfolgt mit den bekannten Verfahren der Photolithographie, der Masken- und Belichtungstechnik, dem Trench-Ätzen mittels Ionenstrahlätztechnik, dem Plasmaätzen, mit Hilfe eines Lasers oder ähnlicher Verfahren (Buch: "Silicon processing for the VLSI Era", S. Wolf, ISBN 0-961672-16-1). Die Dimensionen dieser Vertiefungen ("Trenches") 2 werden dabei hinsichtlich Breite, Durchmesser, Tiefe, Form und Abstand genau vorgegeben. Möglich sind Löcher, Gräben oder andere regelmäßige oder unregelmäßige geometrische Formen.
Die geometrischen Abmessungen der Vertiefungen 2 werden so ge­ wählt, dass bei der nachfolgenden Temperaturbehandlung die aus den Vertiefungen entstehenden individuellen Hohlräume zu größe­ ren Hohlräumen 3 zusammenwachsen können. Weiterhin werden die geometrischen Abmessungen so gewählt, dass die im weiteren Pro­ zessverlauf entstehende Schicht aus halbleitendem Material die gewünschte Dicke D erhält. Dazu werden bevorzugt für den Trenchradius 2.D/3 bis D/4 (besonders bevorzugt D/2 bis D/3), für die Trenchtiefe 4.D bis D und den Trenchabstand D bis 3.D gewählt.
Die Vertiefungen auf der Substrat-Oberfläche werden in hoher Dichte auf einem Teilbereich der Oberfläche oder, bevorzugt, im Wesentlichen auf einer ganzen Fläche des Substrats erzeugt. Beispielsweise wird bei scheibenförmigen Substraten bevorzugt eine der beiden Flächen im Wesentlichen ganzflächig mit Vertie­ fungen versehen. Die Vertiefungen werden derart erzeugt, dass Strukturen aus sich periodisch wiederholenden Vertiefungen vor­ gegebener Geometrien entstehen. Bevorzugt werden die Vertiefun­ gen an wenigen genau positionierten Stellen in größeren Abstän­ den erzeugt, so dass nach Schritt b) noch Stege 3a im Hohlraum 3 verbleiben.
Im nachfolgenden Schritt b) wird das Substrat einer Temperatur­ behandlung unterzogen, die zur Folge hat, dass sich die Vertie­ fungen 2 auf Grund der Oberflächenbeweglichkeit der Atome ober­ flächlich schließen, so dass eine geschlossene Oberfläche 4 entsteht, und sich gleichzeitig Hohlräume 3 unterhalb der Ober­ fläche bilden. Die Schicht 4 oberhalb der Hohlräume bildet im weiteren Verfahren schließlich die Schicht oder den Film aus halbleitendem Material.
Die den Schritten a) und b) zu Grunde liegende Technik ist in der Publikation Tsungshima, Y., Sato, T. und Mizushima, I., E­ lectrochem. Soc. Proc. 17 (2000), pp. 532-545, beschrieben.
Schritt b) wird vorzugsweise so gesteuert, dass sich dort, wo in Schritt a) Vertiefungen erzeugt wurden, ein durchgehender Hohlraum bildet, wobei der Zusammenhalt zwischen der Schicht 4 oberhalb der Hohlräume 3 und dem Rest des Substrats 1 durch ab­ sichtlich eingebaute Stege 3a in vorgegebenem Abstand gewähr­ leistet wird. Die Stege entstehen an den Stellen, an denen in Schritt a) größere Abstände zwischen den Vertiefungen eingehal­ ten wurden.
Falls die Vertiefungen in Schritt a) ohne größere Abstände an bestimmten Stellen erzeugt wurden, wird die Temperaturbehand­ lung in Schritt b) derart gesteuert, dass die Oberfläche ge­ schlossen ist, aber die aus den einzelnen Vertiefungen entste­ henden individuellen Hohlräume noch nicht zusammenwachsen (nicht in den Figuren dargestellt).
Die Temperaturbehandlung wird je nach Material zwischen 200 und 1500°C durchgeführt, für 1 bis 100 Minuten, wobei Temperatur und Zeitdauer zur Steuerung des Prozesses im oben geschilderten Sinn eingesetzt werden. Die Temperaturbehandlung kann in allen Atmosphären erfolgen, die die Bildung einer Oxidschicht ("nati­ ve oxide") auf der Oberfläche des halbleitenden Materials ver­ hindern, vorzugsweise in reduzierenden Gasen und Gasgemischen oder inerten Gasen und Gasgemischen. Bevorzugt ist eine Atmo­ sphäre, die Wasserstoff oder Argon oder Mischungen aus Wasser­ stoff und Argon enthält. Die Temperaturbehandlung kann bei At­ mosphärendruck oder reduziertem Druck erfolgen. Die Prozessbe­ dingungen werden so gewählt, dass eine möglichst hohe Oberflä­ chenbeweglichkeit der Atome des halbleitenden Materials er­ reicht werden kann.
Wird Silicium als Substrat verwendet, wird Schritt b) ausge­ führt mit folgenden Einstellungen: Temperatur 700-1360°C, bevorzugt 1000-1200°C, besonders bevorzugt 1050-1150°C, Druck 1-100 Torr, bevorzugt 1-50 Torr, besonders bevorzugt 5-20 Torr, Dauer 10 Sekunden-6 Stunden, vorzugsweise 5 Mi­ nuten bis 60 Minuten. Die Temperaturbehandlung wird in einer nicht oxidierenden Atmosphäre durchgeführt, die vorzugsweise Wasserstoff oder Argon oder ein Gemisch der beiden Gase ent­ hält.
Bevorzugt werden die Prozessbedingungen in Schritt b) so ge­ wählt, dass gleichzeitig das Ausheilen von COPs ("crystal ori­ ginated pits", Leerstellenagglomerate) im Substrat und insbe­ sondere in dem Film bzw. in der Schicht 4 oberhalb der Hohlräu­ me 3 erfolgt. Im Fall von Silicium sind dafür Temperaturen über 1000°C notwendig, wie in der EP 0 829 559 A1 oder der US 5,935,320 beschrieben.
Zusätzlich kann in diesem Schritt die Oberflächenbeweglichkeit der Atome des halbleitenden Materials durch sanften Beschuss mit Ionen niedriger Energie ("low-energy bombardment") erhöht werden, was zum schnelleren Schließen der Vertiefungen führt, oder niedrigere Temperaturen oder kürzere Zeiten ermöglicht.
Die zu erzeugende Schicht bzw. der Film 4 aus halbleitendem Ma­ terial ist auf Grund ihrer bzw. seiner geringen Dicke mecha­ nisch wenig stabil. Bevorzugt wird daher die Oberfläche des Substrats, unter der die Schicht von Hohlräumen erzeugt wurde, mit der Oberfläche eines Trägermaterials 5 verbunden ("Bon­ ding"), wie in Fig. 2 schematisch dargestellt. Das Trägerma­ terial ist ein elektrisch isolierender Festkörper oder trägt zumindest eine elektrisch isolierende Schicht 6 an der Oberflä­ che. Als Trägermaterial dient bevorzugt ein Material aus der Gruppe Siliciumcarbid, Silicium-Germanium, Galliumarsenid, Quarz, Plastik, Glas und Keramik. Besonders bevorzugt ist Sili­ cium als Trägermaterial. Im Fall des Siliciums ist eine elekt­ risch isolierende Schicht aus Siliciumoxid an der Oberfläche besonders bevorzugt. Bevorzugt ist auch, dass die Flächen von Substrat und Trägermaterial, die miteinander verbunden werden, die selben geometrischen Abmessungen haben. Ebenfalls bevorzugt ist eine scheibenförmige Gestalt des Trägermaterials.
Das Trägermaterial kann bereits einen eingebauten so genannten "internen Getter" enthalten, der im Bauelementprozess einge­ schleppte Metallverunreinigungen bindet und von dem aktiven Bauelementebereich fernhält.
Die Verbindung des halbleitenden Materials 1 und des Trägerma­ terials 5 erfolgt mit den nach dem Stand der Technik bekannten Verfahren (Q.-Y. Tong and U. Gösele: "Semiconductor wafer pro­ cessing", ISBN 0-471-57481-3).
Im letzten Schritt c) erfolgt die Trennung der Schicht bzw. des Films 4 vom Rest des Substrats 1, und zwar entlang des einge­ bauten Hohlraums 3. Aufgrund dieses Hohlraums geschieht die Trennung sehr materialschonend im Vergleich zu anderen Verfah­ ren. Das Trennen erfolgt vorzugsweise thermisch, wobei idealer­ weise die Hohlräume zusammenwachsen und die Trennung besonders schonend erfolgt. Insbesondere im Fall des thermischen Spaltens dürfen die aus den Trenches entstandenen, individuellen kleinen Hohlräume beim Bonding noch nicht vollständig zusammengewachsen sein, um die mechanische Stabilität der Substratscheibe für diesen Vorgang zu gewährleisten. Erst in einem thermischen Pro­ zess nach oder während des Bonding-Prozesses dürfen die indivi­ duellen, kleineren Hohlräume zu bestenfalls einem großen ver­ schmelzen. In diesem Zusammenhang ist zu beachten, dass die Oberfläche der Substratscheibe für das Bonding gemäß der bishe­ rigen Beschreibung gegebenenfalls noch nicht ausreichend ge­ glättet ist, was sich nachteilig auf das Bonding auswirken kann. Einer möglichen Oberflächenmodulation aufgrund der darun­ ter verborgenen kleineren individuellen Hohlräume kann entgegen gewirkt werden, indem auf der Substratscheibe nach dem Ver­ schließen der Trenches eine dünne epitaktische Schicht entweder integriert in die Temperaturbehandlung zur Bildung der indivi­ duellen, kleineren Hohlräume oder im Anschluss daran abgeschie­ den wird. Es ist bekannt, dass eine epitaktische Schicht einer Dicke von < 0.5 µm kleine Oberflächeninhomogenitäten effizient ausgleicht, sofern die Abscheidetemperatur im Bereich der für die Hohlraumbildung geeigneten Temperaturen gewählt wird (T. Bearda, P. Mertens, M. M. Heyns, R. Schmolke, Jpn. J. Appl. Phys. 39 (2000) L841; R. Schmolke, M. Blietz, R. Schauer, D. Zemke, H. Oelkrug, W. v. Ammon, U. Lambert, D. Gräf, The Electrochem. Soc. PV2000-17 (2000) 3). Eine aus dieser Prozess­ kombination resultierende Siliciumschicht, bei der man gegebe­ nenfalls aus einer Gesamtkostenbetrachtung eine Überschreitung der Zieldicke zulässt, kann mit einer geeigneten Nachbehand­ lung, wie sie im weiteren Kontext beschrieben wird, reprodu­ zierbar und kontrolliert verringert werden.
Es sind jedoch auch andere Verfahren bekannt, die verwendet werden können, um eine Trennung entlang der verschmolzenen Hohlräume zu ermöglichen. Unter den mechanischen Verfahren sind die Trennung durch Fluidstrahl (Sakaguchi et al., Solid State Technology 43 (6) (2000), pp. 88-92), die Anwendung von Scher­ kräften (Current et al., "Ultrashallow junctions or ultrathin SOI?", Solid State Technology, September 2000) und akustische Trennmethoden (unter Einsatz von Ultra- oder Megaschall) zu nennen. Auch eine chemische Spaltung durch Ätzabtrag der zwi­ schen den Hohlräumen verbliebenen Stege durch geeignete Gase oder Flüssigkeiten (z. B. Flusssäure oder Mischungen aus Salpe­ tersäure und Flusssäure) ist möglich.
Bevorzugt ist auch eine Kombination des Schritts c) mit der Aufbringung einer epitaktischen Schicht auf der Oberfläche des halbleitenden Materials in einem Epitaxie-Reaktor, so dass die gewünschte Zieldicke der Schicht oder des Films eingestellt werden kann.
Besonders vorteilhaft erweist sich das erfindungsgemäße Verfah­ ren bei der Herstellung von SOI-Strukturen. Es ermöglicht bei­ spielsweise den Einsatz von Siliciumscheiben als Substrat, die aus tiegelgezogenen Einkristallen hergestellt wurden (CZ- Scheiben). Diese führen nach dem Stand der Technik dazu, dass die COPs, die die Siliciumscheiben enthalten, auch in der dar­ aus hergestellten dünnen Siliciumschicht einer SOI-Scheibe zu finden sind, was in der Bauelementeherstellung zu Problemen führt. Aus diesem Grund werden nach dem Stand der Technik zweckmäßigerweise aus nach dem "Floating-Zone"-Verfahren tie­ gelfrei gezogenen Einkristallen hergestellte Siliciumscheiben (FZ-Scheiben) als Substratscheiben eingesetzt. Falls dies nicht geschieht, müssen die COPs in der dünnen Siliciumschicht nach der Herstellung der SOI-Scheibe durch eine thermische Behand­ lung, beispielsweise in einer Wasserstoffatmosphäre, ausgeheilt werden. Im Gegensatz dazu können beim erfindungsgemäßen Verfah­ ren auch CZ-Scheiben problemlos als Substratscheiben verwendet werden, da beim thermischen Schließen der Oberfläche in Schritt b) gleichzeitig die COPs ausgeheilt werden können, was beson­ ders bevorzugt ist.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass durch eine geeignete Anordnung und Form der in Schritt b) erzeugten Vertiefungen auch SOI-Scheiben mit ultra­ dünnen Siliciumschichten mit einer Dicke von 50 nm oder weniger hergestellt werden können.
Durch die weitgehende Defektfreiheit und die hohe Oberflächen­ qualität der dünnen Siliciumschicht können aufwändige Nachbear­ beitungsschritte reduziert oder vollständig eingespart werden, was zu einer erheblichen Kostensenkung bei der Herstellung der SOI-Scheiben führt.
Nach der Herstellung der SOI-Scheibe kann, wenn nötig, die Di­ cke der Siliciumschicht 4a eingestellt, d. h. erhöht oder er­ niedrigt werden. Zur Erhöhung der Schichtdicke kann beispiels­ weise eine epitaktische Siliciumschicht abgeschieden werden. Eine Verringerung der Schichtdicke ist mit den bekannten Ver­ fahren der Gasphasenätze, der Oberflächenoxidation mit an­ schließender reduktiver Entfernung der Siliciumoxidschicht oder einer Politur möglich.
Ebenso kann nachfolgend, wenn nötig, die Rauhigkeit der Ober­ fläche reduziert werden. Hierzu kann entweder eine Politur oder eine erneute thermische Behandlung erfolgen. Diese erfolgt in einer reduzierenden oder inerten Atmosphäre, die vorzugsweise Wasserstoff oder Argon oder eine Mischung von Wasserstoff und Argon enthält, bei Atmosphärendruck oder reduziertem Druck, im Temperaturbereich zwischen 1000 und 1250°C für 10 Sekunden bis 60 Minuten in einem Batch-Ofen oder Lampenofen ("rapid thermal annealer", RTA). Batch-Öfen sind Vertikalöfen oder Horizontal­ öfen mit Booten für 50-250 Siliciumscheiben pro Fahrt. RTA sind Lampenöfen zum Anneal jeweils einer Scheibe pro Fahrt im "cassette to cassette" Betrieb.
Besonders vorteilhafte Eigenschaften der SOI-Scheibe können durch folgende bevorzugte Ausführungsformen des erfindungsgemä­ ßen Verfahrens erreicht werden:
Beim Einsatz einer FZ-Scheibe als Substratscheibe kann eine dünne Siliciumschicht der SOI-Scheibe erhalten werden, die nicht nur frei von voids, sondern auch BMD-frei ist. BMDs (bulk-micro-defects) sind Sauerstoffpräzipitate, voids sind Konglomerate von Kristallleerstellen.
Wird als Substratscheibe eine hoch stickstoffdotierte CZ- Scheibe verwendet, kann eine, verglichen mit herkömmlichen CZ- Scheiben, höhere Resistenz gegen Gleitungen und Versetzungsbil­ dung erreicht werden. Hochstickstoffdotierte CZ-Scheiben sind CZ-Scheiben mit einem Stickstoffgehalt von 1e14-5e15/cm3. Hoch stickstoffdotierte Scheiben zeigen gegenüber CZ-Scheiben ohne Stickstoff eine deutlich erhöhte Resistenz gegenüber ther­ misch induzierten Gleitungen und Versetzungen und zeigen höhere BMD-Dichten (Graef et al. ECS PV 2000-17, pp. 319-330; Ammon et al. ECS PV 94-10 pp. 136; Koji et al. ECS PV 2000-17, pp. 164-179).
Eine weitere Möglichkeit ist, ein anderes Trägermaterial als monokristallines Silicium zu verwenden, z. B. polykristallines Silicium, Glas oder Keramik.
Besonders vorteilhaft ist das erfindungsgemäße Verfahren auch für die Erzeugung von Strukturen, die aus mehreren Schichten o­ der Filmen bestehen, anzuwenden. Zu diesem Zweck wird das Ver­ fahren mindestens zwei mal hintereinander ausgeführt, wobei nach dem ersten Durchgang das Trägermaterial mit der darauf be­ findlichen ersten Schicht aus halbleitendem Material erneut als Trägermaterial verwendet wird, so dass auf die erste Schicht eine oder mehrere weitere Schichten aufgebracht werden.

Claims (36)

1. Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material, umfassend folgende Schritte:
  • a) Erzeugung von Strukturen aus sich periodisch wiederhol­ endenden Vertiefungen vorgegebener Geometrien auf der Ober­ fläche eines halbleitenden Materials,
  • b) thermische Behandlung des oberflächenstrukturierten Ma­ terials, bis sich eine Schicht mit sich periodisch wieder­ holenden Hohlräumen unter einer geschlossenen Schicht an der Oberfläche des Materials gebildet hat,
  • c) Trennung der geschlossenen Schicht an der Oberfläche entlang der Schicht von Hohlräumen vom Rest des halbleiten­ den Materials.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das halbleitende Material aus einer Gruppe ausgewählt wird, die Silicium, Silicium-Germanium, Galliumarsenid, Siliciumcar­ bid und Indiumphosphid umfasst.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das halbleitende Material Silicium ist.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das halbleitende Material mit Fremdstoffen dotiert ist.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das halbleitende Material monokristallin ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Material aus tiegelgezogenen oder tiegelfrei gezogenen Ein­ kristallen hergestellt wurde oder mit einer epitaktischen Schicht versehen ist.
7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Silicium aus einer Gruppe ausgewählt wird, die CZ-Silicium, void-freies Silicium, mit einer epitaktischen Schicht ver­ sehenes Silicium und FZ-Silicium umfasst.
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Oberfläche des halbleiten­ den Materials vor der Erzeugung der Strukturen gemäß Schritt a) durch eine Behandlung vorbereitet wird, die aus­ gewählt ist aus der Gruppe Feinschleifen, Ätzen, Polieren, Temperaturbehandlung oder Abscheiden homo- oder hetero­ epitaktischer Schichten.
9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Erzeugung von Strukturen gemäß Schritt a) durch Photolithographie, Masken- und Be­ lichtungstechnik, Ionenstrahlätzen, Plasmaätzen oder mit Hilfe eines Lasers erfolgt.
10. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Vertiefungen Löcher oder Gräben sind oder andere regelmäßige oder unregelmäßige For­ men aufweisen.
11. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die geometrischen Abmessungen der Vertiefungen so gewählt werden, dass bei der thermi­ schen Behandlung gemäß Schritt b) die aus den Vertiefungen entstehenden individuellen Hohlräume zu größeren Hohlräumen verschmelzen können.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass an wenigen vorgegebenen Stellen größere Abstände zwischen den Vertiefungen eingehalten werden, so dass nach der thermi­ schen Behandlung gemäß Schritt b) an den betreffenden Stel­ len Stege im Hohlraum verbleiben, die den Zusammenhalt der geschlossenen Schicht an der Oberfläche des Materials mit dem Rest des Materials gewährleisten.
13. Verfahren nach einem oder mehreren der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die thermische Behandlung ge­ mäß Schritt b) in einer Atmosphäre ausgeführt wird, die die Bildung einer Oxidschicht auf dem halbleitenden Material verhindert.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Atmosphäre Wasserstoff und/oder Argon enthält.
15. Verfahren nach einem oder mehreren der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die thermische Behandlung un­ ter Atmosphärendruck oder reduziertem Druck stattfindet.
16. Verfahren nach einem oder mehreren der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die thermische Behandlung bei Temperaturen zwischen 200°C und 1500°C für eine Dauer von 1 bis 100 Minuten erfolgt.
17. Verfahren nach einem oder mehreren der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Bedingungen der thermi­ schen Behandlung so gewählt werden, dass gleichzeitig ein Ausheilen der im halbleitenden Material enthaltenen COPs erfolgt.
18. Verfahren nach einem oder mehreren der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die thermische Behandlung mit einem Beschuss der Oberfläche mit Ionen niedriger Energie kombiniert wird.
19. Verfahren nach einem oder mehreren der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass die Oberfläche, unter der ge­ mäß den Schritten a) und b) eine Schicht von Hohlräumen er­ zeugt wurde, mit der Oberfläche eines Trägermaterials ver­ bunden wird, bevor die Schicht gemäß Schritt c) vom Rest des halbleitenden Materials getrennt wird.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Verfahren mindestens zwei mal hintereinander ausgeführt wird, derart, dass das Trägermaterial mit der darauf be­ findlichen Schicht aus halbleitendem Material erneut als Trägermaterial verwendet wird, so dass auf die erste Schicht eine oder mehrere weitere Schichten aufgebracht werden.
21. Verfahren nach Anspruch 19 oder Anspruch 20, dadurch ge­ kennzeichnet, dass das Trägermaterial aus einer Gruppe aus­ gewählt wird, die Silicium, Silicium-Germanium, Silicumcar­ bid, Galliumarsenid, Quarz, Plastik, Glas und Keramik um­ fasst.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass das Trägermaterial Silicium ist.
23. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass das Trägermaterial an der Oberfläche eine Oxidschicht trägt.
24. Verfahren nach einem oder mehreren der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass das Trägermaterial einen in­ ternen Getter enthält.
25. Verfahren nach einem oder mehreren der Ansprüche 1 bis 24, dadurch gekennzeichnet, dass die Trennung gemäß Schritt c) durch eine mechanische, chemische oder thermische Behand­ lung oder eine Kombination daraus erfolgt.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass die thermische Behandlung zu einer Verschmelzung der in Schritt b) erzeugten Hohlräume und damit zur Trennung führt.
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass die thermische Behandlung gleichzeitig mit der Abscheidung einer epitaktischen Schicht auf der Oberfläche des halblei­ tenden Materials erfolgt.
28. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass die mechanische Behandlung ausgewählt wird aus einer Gruppe bestehend aus Anwendung von Scherkräften, Behandlung mit einem Fluidstrahl und akustische Behandlung mit Ultra- oder Megaschall.
29. Verfahren nach einem oder mehreren der Ansprüche 1 bis 28, dadurch gekennzeichnet, dass die Dicke der Schicht aus halbleitendem Material nach deren Herstellung durch eine Maßnahme verändert wird, die ausgewählt ist aus der Gruppe Polieren, Gasphasen- oder Flüssigätzen, Abscheidung epitak­ tischer Schichten sowie Oxidation und anschließende Reduk­ tion der Oberfläche.
30. Verfahren nach einem oder mehreren der Ansprüche 1 bis 29, dadurch gekennzeichnet, dass die Oberfläche der Schicht aus halbleitendem Material nach deren Herstellung einer glät­ tenden Behandlung durch Polieren oder thermische Behandlung unterworfen wird.
31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass die thermische Behandlung in einer Atmosphäre ausgeführt wird, die Wasserstoff und/oder Argon enthält.
32. Verfahren nach einem oder mehreren der Ansprüche 1 bis 31, dadurch gekennzeichnet, dass das halbleitende Material in Form einer Scheibe vorliegt.
33. Verfahren nach einem oder mehreren der Ansprüche 19 bis 32, dadurch gekennzeichnet, dass das Trägermaterial in Form ei­ ner Scheibe vorliegt.
34. Verfahren nach einem oder mehreren der Ansprüche 19 bis 33, dadurch gekennzeichnet, dass die Flächen von Substrat und Trägermaterial, die miteinander verbunden werden, die sel­ ben geometrischen Abmessungen haben.
35. Film oder Schicht aus halbleitendem Material, dadurch ge­ kennzeichnet, dass die Defektdichte in der dünnen Schicht bei den HF-Defekten kleiner als 0,1/cm2 und bei den Secco- Etch-Defekten kleiner als 10/cm2 ist.
36. SOI-Scheibe, bestehend aus einer Trägerscheibe und einer dünnen Siliciumschicht, dadurch gekennzeichnet, dass die Siliciumschicht nach dem Trennen eine geringere Oberflä­ chenrauhigkeit als 0,2 nm rms und eine Defektdichte bei den HF-Defekten kleiner als 0,1/cm2 und bei den Secco-Etch- Defekten kleiner als 10/cm2 aufweist.
DE10131249A 2001-06-28 2001-06-28 Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material Withdrawn DE10131249A1 (de)

Priority Applications (13)

Application Number Priority Date Filing Date Title
DE10131249A DE10131249A1 (de) 2001-06-28 2001-06-28 Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
DE50206581T DE50206581D1 (de) 2001-06-28 2002-06-27 Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
TW91114122A TW575910B (en) 2001-06-28 2002-06-27 Film or layer of semiconducting material, and process for producing the film or layer
JP2003509512A JP4331593B2 (ja) 2001-06-28 2002-06-27 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
AT02758281T ATE324670T1 (de) 2001-06-28 2002-06-27 Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
DE50211238T DE50211238D1 (de) 2001-06-28 2002-06-27 SOI-Scheibe
KR1020037016800A KR100587997B1 (ko) 2001-06-28 2002-06-27 반도체 재료의 필름 또는 층, 및 그 필름 또는 층의제조방법
EP02758281A EP1402567B1 (de) 2001-06-28 2002-06-27 Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
PCT/EP2002/007125 WO2003003430A2 (de) 2001-06-28 2002-06-27 Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
EP05021844A EP1626440B1 (de) 2001-06-28 2002-06-27 SOI-Scheibe
US10/481,537 US7052948B2 (en) 2001-06-28 2002-06-27 Film or layer made of semi-conductive material and method for producing said film or layer
CNB028131630A CN100372060C (zh) 2001-06-28 2002-06-27 半导体材料的膜或层及制造该膜或层的方法
US11/384,887 US7417297B2 (en) 2001-06-28 2006-03-20 Film or layer of semiconducting material, and process for producing the film or layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10131249A DE10131249A1 (de) 2001-06-28 2001-06-28 Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material

Publications (1)

Publication Number Publication Date
DE10131249A1 true DE10131249A1 (de) 2002-05-23

Family

ID=7689811

Family Applications (3)

Application Number Title Priority Date Filing Date
DE10131249A Withdrawn DE10131249A1 (de) 2001-06-28 2001-06-28 Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
DE50211238T Expired - Lifetime DE50211238D1 (de) 2001-06-28 2002-06-27 SOI-Scheibe
DE50206581T Expired - Lifetime DE50206581D1 (de) 2001-06-28 2002-06-27 Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE50211238T Expired - Lifetime DE50211238D1 (de) 2001-06-28 2002-06-27 SOI-Scheibe
DE50206581T Expired - Lifetime DE50206581D1 (de) 2001-06-28 2002-06-27 Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht

Country Status (9)

Country Link
US (2) US7052948B2 (de)
EP (2) EP1402567B1 (de)
JP (1) JP4331593B2 (de)
KR (1) KR100587997B1 (de)
CN (1) CN100372060C (de)
AT (1) ATE324670T1 (de)
DE (3) DE10131249A1 (de)
TW (1) TW575910B (de)
WO (1) WO2003003430A2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1427010A1 (de) 2002-11-29 2004-06-09 STMicroelectronics S.r.l. Verfahren zur Herstellung eines Halbleitersubstrates mit mindestens einem vergrabenen Hohlraum und mit dem Verfahren hergestelltes Bauteilen
EP1577656A1 (de) * 2004-03-19 2005-09-21 STMicroelectronics S.r.l. Halbleiterdrucksensor und Verfahren zur Herstellung
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
DE102004030612B3 (de) * 2004-06-24 2006-04-20 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
KR100605497B1 (ko) * 2003-11-27 2006-07-28 삼성전자주식회사 에스오아이 기판들을 제조하는 방법들, 이를 사용하여반도체 소자들을 제조하는 방법들 및 그에 의해 제조된반도체 소자들
JP4626175B2 (ja) * 2004-04-09 2011-02-02 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
DE102004021113B4 (de) 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
KR100843717B1 (ko) * 2007-06-28 2008-07-04 삼성전자주식회사 플로팅 바디 소자 및 벌크 바디 소자를 갖는 반도체소자 및그 제조방법
US20100117152A1 (en) * 2007-06-28 2010-05-13 Chang-Woo Oh Semiconductor devices
KR100555569B1 (ko) 2004-08-06 2006-03-03 삼성전자주식회사 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
DE602004010117D1 (de) * 2004-09-16 2007-12-27 St Microelectronics Srl Verfahren zur Hestellung von zusammengestzten Halbleiterplättchen mittels Schichtübertragung
DE102004054564B4 (de) * 2004-11-11 2008-11-27 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102004062356A1 (de) * 2004-12-23 2006-07-13 Siltronic Ag Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
DE102005000826A1 (de) 2005-01-05 2006-07-20 Siltronic Ag Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
EP1719993A1 (de) * 2005-05-06 2006-11-08 STMicroelectronics S.r.l. Integrierter Differenzdrucksensor und Verfahren zu dessen Herstellung
CN1312328C (zh) * 2005-05-16 2007-04-25 浙江大学 用于纳米光子技术的单晶硅纳米膜的制备方法
US7629209B2 (en) * 2005-10-17 2009-12-08 Chunghwa Picture Tubes, Ltd. Methods for fabricating polysilicon film and thin film transistors
JP4342503B2 (ja) * 2005-10-20 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置および半導体装置の検査方法
KR101171189B1 (ko) * 2005-10-21 2012-08-06 삼성전자주식회사 더미 글래스 기판과 표시장치의 제조방법
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
US7799640B2 (en) * 2006-09-28 2010-09-21 Semiconductor Components Industries, Llc Method of forming a semiconductor device having trench charge compensation regions
KR100882932B1 (ko) * 2007-06-11 2009-02-10 삼성전자주식회사 반도체 기판 및 그 제조 방법, 반도체 소자의 제조 방법 및이미지 센서의 제조 방법
US20090280588A1 (en) * 2008-05-06 2009-11-12 Leo Mathew Method of forming an electronic device including removing a differential etch layer
EP2161741B1 (de) * 2008-09-03 2014-06-11 Soitec Verfahren zur Herstellung eines Halbleiters auf einem Isoliersubstrat mit verringerter SECCO-Fehlerdichte
US20100187572A1 (en) * 2009-01-26 2010-07-29 Cho Hans S Suspended mono-crystalline structure and method of fabrication from a heteroepitaxial layer
DE102009030298B4 (de) 2009-06-24 2012-07-12 Siltronic Ag Verfahren zur lokalen Politur einer Halbleiterscheibe
JP5585056B2 (ja) * 2009-11-19 2014-09-10 富士電機株式会社 Ｓｏｎ半導体基板の製造方法
JP5891597B2 (ja) * 2011-04-07 2016-03-23 富士電機株式会社 半導体基板または半導体装置の製造方法
CN102294655A (zh) * 2011-08-10 2011-12-28 开化美盛电子科技有限公司 一种粘固硅棒的载体的制作方法
US9406551B2 (en) 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
DE102015209889B4 (de) 2015-05-29 2018-12-06 Siltronic Ag Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US10933634B2 (en) 2016-08-03 2021-03-02 Hewlett-Packard Development Company, L.P. Conductive wire disposed in a layer
DE102019106124A1 (de) 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
US11710656B2 (en) * 2019-09-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor-on-insulator (SOI) substrate

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69333619T2 (de) 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP2901031B2 (ja) * 1992-01-30 1999-06-02 キヤノン株式会社 半導体基材及びその作製方法
US5427055A (en) 1992-01-31 1995-06-27 Canon Kabushiki Kaisha Method for controlling roughness on surface of monocrystal
FR2715503B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
EP0895282A3 (de) 1997-07-30 2000-01-26 Canon Kabushiki Kaisha Verfahren zur Herstellung eines SOI-Substrates mittels eines Bond-Verfahrens und dadurch hergestelltes SOI-Substrat
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3472171B2 (ja) * 1997-12-26 2003-12-02 キヤノン株式会社 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3618254B2 (ja) * 1998-06-02 2005-02-09 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
CN1249531A (zh) * 1998-09-04 2000-04-05 佳能株式会社 半导体衬底的制造工艺
CN1250945A (zh) * 1998-09-04 2000-04-19 佳能株式会社 半导体基片及其制造方法
JP2000188269A (ja) * 1998-10-16 2000-07-04 Canon Inc 部材の分離方法及び分離装置並びに基板の製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP3453544B2 (ja) * 1999-03-26 2003-10-06 キヤノン株式会社 半導体部材の作製方法
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
JP3994602B2 (ja) * 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
US6660606B2 (en) * 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
US6489217B1 (en) * 2001-07-03 2002-12-03 Maxim Integrated Products, Inc. Method of forming an integrated circuit on a low loss substrate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1427010A1 (de) 2002-11-29 2004-06-09 STMicroelectronics S.r.l. Verfahren zur Herstellung eines Halbleitersubstrates mit mindestens einem vergrabenen Hohlraum und mit dem Verfahren hergestelltes Bauteilen
US7193256B2 (en) 2002-11-29 2007-03-20 Stmicroelectronics S.R.L. Manufacturing method for a semiconductor substrate comprising at least a buried cavity and devices formed with this method
US7585743B2 (en) 2002-11-29 2009-09-08 Stmicroelectronics S.R.L. Manufacturing method for a semiconductor substrate comprising at least a buried cavity and devices formed with this method
EP2280412A3 (de) * 2002-11-29 2011-02-16 STMicroelectronics S.r.l. Halbleitersubstrat mit mindestens einem vergrabenen Hohlraum
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
US7122865B2 (en) 2003-06-12 2006-10-17 Siltronic Ag SOI wafer and process for producing it
EP1577656A1 (de) * 2004-03-19 2005-09-21 STMicroelectronics S.r.l. Halbleiterdrucksensor und Verfahren zur Herstellung
US8173513B2 (en) 2004-03-19 2012-05-08 Stmicroelectronics S.R.L. Method for manufacturing a semiconductor pressure sensor
US8575710B2 (en) 2004-03-19 2013-11-05 Stmicroelectronics S.R.L. Capacitive semiconductor pressure sensor
DE102004030612B3 (de) * 2004-06-24 2006-04-20 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
US7491966B2 (en) 2004-06-24 2009-02-17 Siltronic Ag Semiconductor substrate and process for producing it
US7803695B2 (en) 2004-06-24 2010-09-28 Siltronic Ag Semiconductor substrate and process for producing it

Also Published As

Publication number Publication date
TW575910B (en) 2004-02-11
EP1402567B1 (de) 2006-04-26
US20040142542A1 (en) 2004-07-22
DE50211238D1 (de) 2007-12-27
DE50206581D1 (de) 2006-06-01
EP1626440B1 (de) 2007-11-14
US20060202310A1 (en) 2006-09-14
JP4331593B2 (ja) 2009-09-16
US7052948B2 (en) 2006-05-30
CN1522461A (zh) 2004-08-18
WO2003003430A3 (de) 2003-03-20
JP2004533726A (ja) 2004-11-04
ATE324670T1 (de) 2006-05-15
KR20040015282A (ko) 2004-02-18
US7417297B2 (en) 2008-08-26
WO2003003430A2 (de) 2003-01-09
KR100587997B1 (ko) 2006-06-08
EP1402567A2 (de) 2004-03-31
CN100372060C (zh) 2008-02-27
EP1626440A1 (de) 2006-02-15

Similar Documents

Publication Publication Date Title
EP1402567B1 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE69934271T2 (de) Verfahren zur Wiedergewinnung eines abgetrennten Wafers und zur Wiedergewinnung verwendeter Siliziumwafer
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
KR100423752B1 (ko) 실리콘 반도체 웨이퍼 및 그 제조 방법
EP1727190A1 (de) Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
US20040150006A1 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
WO2004095552A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
KR20090130872A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
EP0538279A1 (de) Verfahren zum dünnätzen von substraten.
DE10336271B4 (de) Siliciumscheibe und Verfahren zu deren Herstellung
JPH10223551A (ja) Ｓｏｉ基板の製造方法
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
JP3162914B2 (ja) 半導体素子用貼り合せシリコンウェーハの製造方法
JPH023539B2 (de)
DE19750167A1 (de) Verfahren zur Herstellung integrierter Schaltkreise
JPH077768B2 (ja) 半導体装置の製造方法
JPS6213815B2 (de)
DE2625438A1 (de) Halbleiterplaettchen mit defekten und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: WACKER SILTRONIC AG, 84489 BURGHAUSEN, DE

8127 New person/name/address of the applicant

Owner name: SILTRONIC AG, 81737 MUENCHEN, DE

8130 Withdrawal