DE10139755A1 - Verfahren und Einrichtung zur gleichzeitigen Ausrichtungsfehlermessung für mehr als zwei Halbleitungs-Wafer-Schichten - Google Patents

Verfahren und Einrichtung zur gleichzeitigen Ausrichtungsfehlermessung für mehr als zwei Halbleitungs-Wafer-Schichten

Info

Publication number
DE10139755A1
DE10139755A1 DE10139755A DE10139755A DE10139755A1 DE 10139755 A1 DE10139755 A1 DE 10139755A1 DE 10139755 A DE10139755 A DE 10139755A DE 10139755 A DE10139755 A DE 10139755A DE 10139755 A1 DE10139755 A1 DE 10139755A1
Authority
DE
Germany
Prior art keywords
pattern
layer
discontinuity
overlap
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10139755A
Other languages
English (en)
Inventor
Paul C Knutrud
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger Technologies Inc
Original Assignee
Schlumberger Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Technologies Inc filed Critical Schlumberger Technologies Inc
Publication of DE10139755A1 publication Critical patent/DE10139755A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Eine verbesserte Marke und Technologie zur Verwendung bei der Messung der gegenseitigen Ausrichtung von mehr als zwei Schichten oder Ebenen eines Halbleiterwafers zueinander ist Gegenstand der vorliegenden Erfindung. Es sind wenigstens eine erste, eine zweite und eine dritte sich gegenseitig überlagernde Schicht ausgebildet. An einer bestimmten Stelle der ersten Schicht ist ein erstes Muster ausgebildet. An einer bestimmten Stelle der zweiten Schicht ist ein zweites Muster ausgebildet, wobei das zweite Muster eine gegebene Form und eine gegebene Größe sowie wenigstens eine darin an einer vorbestimmten Stelle vorgesehene Diskontinuität aufweist. An einer bestimmten Stelle der dritten Schicht ist ein drittes Muster ausgebildet, wobei das dritte Muster die gegebene Form und die gegebene Form des zweiten Musters sowie wenigstens eine an einer vorbestimmten Stelle darin ausgebildete Diskontinuität aufweist, wobei ein Abschnitt sowohl des ersten als auch des zweiten Musters jeweils in wenigstens eine Diskontinutät des jeweils anderen Musters passt, wenn die zweite und die dritte Schicht zueinander ausgerichtet sind.

Description

Gegenstand der Erfindung ist eine Messtechnologie, die bei der Herstellung von Halbleiterwafern Anwendung findet und zwar insbesondere zur Bestimmung der Ausrichtung überlager­ ter Halbleiterschichten zueinander.
Die Herstellung komplexer Halbleitereinrichtung auf Wafern, die üblicherweise aus Silizium bestehen, beinhaltet viele Bearbeitungsschritte, die mehrere übereinander lie­ gende Schichten unterschiedlicher Materialen erzeugen. Die verschiedenen Schichten enthalten entsprechende Strukturen, die zusammenwirken. Eine Fehlplatzierung oder Verschiebung zwischen entsprechenden Strukturen in unterschiedlichen Ebenen bzw. Schichten kann die Leistungsfähigkeit der Ein­ richtung verschlechtern oder dahin führen, dass die Ein­ richtungen gänzlich funktionsunfähig werden. Entsprechend müssen die Waferebenen präzise in Übereinstimmung oder in Bezug aufeinander in akkurat gestapelte Position gebracht werden, um die seinem Design entsprechende richtige Funkti­ on des Bauelements zu ermöglichen. Nachdem Halbleiterbau­ elemente eine zunehmende Komplexität aufweisen, reduzieren sich die Dimensionen der Strukturen entsprechend. Diese Reduktion der Strukturdimensionen hat die akzeptierbaren Toleranzen hinsichtlich einer Verschiebung zwischen den Ebenen reduziert. Üblicherweise werden die akzeptablen To­ leranzen auf ein Drittel der im Prozess möglichen Linien­ breite festgelegt. Beispielsweise beträgt die Toleranz bei der gegenwärtigen 0,18 µm-Technologie 0,05 µm (50 Nanome­ ter).
Weil solche Wafer schwierig herzustellen sind, ist es zu wünschen, den Ebenen-Ausrichtungsfehler (nachstehend manchmal als der "Fehler" bezeichnet) nach jedem Lithogra­ phieprozessschritt, d. h. nach der Aufbringung oder dem Dru­ cken jeder Schicht auf den Wafer zu messen, um sicher zu stellen, dass die gedruckte Schicht innerhalb akzeptier­ barer Toleranzen zu der vorausgehenden Schicht ausgerichtet ist. Wenn der Fehler außerhalb der akzeptierbaren Toleranz liegt, kann die fehlerhafte Schicht in einigen Fällen ent­ fernt und nachdem die Anlage auf Basis des gemessenen Feh­ lers geeignet justiert ist, durch eine akkurat ausgerichte­ te Schicht ersetzt werden. In anderen Fällen wird der Wafer verworfen, wodurch die mit der Durchführung weiterer Pro­ zessschritte an fehlerhaften Wafern verbundenen Kosten ein­ gespart werden. Außerdem ist es auf Basis solcher Messungen möglich, statistische Prozesssteuerdaten (statistical pro­ cess control, SPC) zu gewinnen, um die Schicht- oder Ebe­ nenausrichtungsfehler zu Zwecken der Steuerung des Wafer­ herstellungsprozesses über der Zeit zu verfolgen.
Ein Lithographiewerkzeug ist eine in der Waferherstel­ lung grundlegende Maschine. Sie überträgt das entworfene Bild auf den Wafer. Ein solches Lithographiewerkzeug ist ein Stepper. Zum Zwecke der Erläuterung steht der Begriff Stepper hier für alle Bauarten von Lithographiewerkzeugen. Ein Stepper überträgt das entworfene Bild in einer Anord­ nung von Stepperfeldern auf den Wafer. Jedes Stepperfeld kann bspw. eine Gruppe von Rohchips enthalten, die in elek­ tronische Komponenten vereinzelt werden, wenn der Wafer entlang von Ritzlinien geschnitten oder gebrochen wird. Um die Lagenüberprüfungsmessungen zu unterstützen, auch be­ kannt als In-Prozess-Messung, ist es gängige Praxis, jedes Stepperfeld mit einer Anzahl von Ausrichtmarken oder -Zie­ len zu versehen. Beispielsweise kann eine Marke in jeder Ecke des Stepperfelds und evtl. eine weitere in seinem in­ neren Gebiet platziert werden. Eine als "Box-in-der-Box" bekannte Version einer solchen Marke ist in den Fig. 1 und 2 veranschaulicht. Die Marke 1 auf dem Wafer 3 enthält Muster 5 und 9, die auf den Ebenen 7 bzw. 11 ausgebildet sind. Beispielsweise ist das "innere" Muster 5 ein übli­ cherweise ausgefülltes Quadrat aus Fotolack und das "äuße­ re" Muster 9 ist meist auf einer Substratebene ausgebildet. Üblicherweise ist das Muster 5 ein Quadrat von 5 bis 10 µm und das Muster 9 ist ein Quadrat mit 20 µm.
Andere Musterversionen sind als "Rahmen-im-Rahmen" (siehe 15 in Fig. 3) oder "Stab-im-Stab" (siehe 17 in Fig. 4) bekannt. Sie unterscheiden sich dahingehend, dass die Ecken der Marke 17 weggelassen worden sind, um die Marke 17 zu bilden. Im Einzelnen kann das äußere Muster 19 der Marke 15 eine Gruppe von Segmenten 21 bis 24 sein, die mitein­ ander verbunden sind, um eine durchgehende Kante 15A zu bilden. Das äußere Muster 19' der Marke 17' ist ein Set von Segmenten 21' bis 24', die untereinander nicht verbunden sind. In Fig. 4 ist ein Querschnitt durch beide Marken ver­ anschaulicht. Das Muster 5 der Fig. 3 und 4 kann das gleiche feste Muster sein, das in den Fig. 1 und 2 ver­ anschaulicht ist. Alternativ kann das ein Rahmen oder Li­ nienmuster sein.
Der Begriff "Muster" bezieht sich in seiner Verwendung hier auf jede durch ein automatisches Messsystem zur Durch­ führung von Überlagerungsübereinstimmungsmessungen erkenn­ bare geometrische Form. Die Form kann der äußere Umriss eines Körpers, wie bpsw. eines ausgefüllten Quadrats 5 sein, oder sie kann durch mehrere Körper gebildet sein, die untereinander verbunden oder miteinander nicht verbunden sind, wie bpsw. die Segmente 21 bis 24 sowie 21' bis 24'.
Automatisierte Messsysteme zur Durchführung der Feh­ lermessung bei der Übereinstimmung einer Zwei-Ebenen-Über­ lagerung sind bekannt. Ein solches System erzeugt ein opti­ sches Bild der Marke, das durch eine CCD-Kamera aufgezeich­ net wird, wobei das Bild digitalisiert wird. Das digitali­ sierte Bild wird weiterverarbeitet, um den Mittelpunkt des Musters zu bestimmen. Eine Standardtechnik für die Mittel­ punktsmessung, die bei der Zwei-Ebenen-Überlagerung verwen­ det wird, ist die Lokalisation der Kanten des Musters. Es gibt eine Anzahl bekannter verfügbarer Algorithmen, die­ dies leisten, wie bpsw. eine reine Zentrumsberechnung (Mas­ senschwerpunkt) und die best-fit-Berechnung. Wenn die Kan­ ten lokalisiert worden sind und wenn die Formen der Zwei- Ebenen-Marken quadratisch festgelegt sind, ist der Mittel­ punkt der unmittelbare Durchschnitt der beiden Koordinaten der horizontalen Kante (für den Y-Wert) und der vertikalen Kante (für den X-Wert). Diese als "Smart-Plus" bekannte Technik wird bei dem Systemmodell IVS 120 benutzt, das von Schlumberger Verification Systems in Concord Massachusetts erhältlich ist. Auf den entsprechenden Ausschnitt des Be­ nutzerhandbuchs des IVS 120, der sich auf diese Technik bezieht, wird hiermit verwiesen.
Der Schichtenausrichtfehler zwischen den beiden Schichten oder Ebenen, wird durch Berechnen der Differenz zwischen der Mitte des äußeren Musters und der Mitte des inneren Musters bestimmt. Wenn die Mitten beider Muster einmal bekannt sind, bestimmt sich der Schichtenausricht­ fehler über die Subtraktion der Mitte des inneren Musters von der Mitte des äußeren Musters. Dies kann durch die fol­ genden Gleichungen ausgedrückt werden:
Schichtenausrichtfehler = (Or-Ol)-(Ir-Il), (Ob-Ot)-(Ib-It),
wobei
Or der X-Wert von der rechten Kante des äußeren Musters,
Ol der X-Wert von der linken Kante des äußeren Musters,
Ob der Y-Wert von der unteren Kante des äußeren Musters,
Ot der Y-Wert von der oberen Kante des äußeren Musters,
Ir der X-Wert von der rechten Kante des inneren Musters,
Il der X-Wert der linken Kante des inneren Musters,
Ib der X-Wert von unteren Kante des:inneren Musters und
It der Y-Wert der oberen Kante des inneren Musters ist.
Dieser abgeleitete Fehler wird durch X,Y-Werte ausge­ drückt, die in einem statistischen Ausdruck dargestellt werden, der die Grenzen akzeptierbaren Toleranzen anzeigt. Werden die X,Y-Werte des erhaltenen Fehlers ausgedruckt, kann der Bediener des Steppers auf einfache Weise bestim­ men, ob der Prozess innerhalb der Vorgaben abläuft, d. h. ob akzeptable Toleranzen nicht überschritten worden sind. Au­ ßerdem können die ausgedruckten Ergebnisse den Bediener darin unterstützen, die erforderlichen Nachstellungen beim Wiederaufbringen der fehlerhaften Schicht vorzunehmen, um die Wiederholung der Fehlausrichtung zu vermeiden. Mehrere Typen solcher Ausdruck sowie Diagramme, Verlaufsdiagramme und Tabellen, die für Prozesssteuerzwecke verwendet werden, sind bekannt und in Gebrauch, wobei die Auswahl einer ent­ sprechenden Darstellung eine Sache der gewöhnlichen System­ gestaltung ist.
Außerdem sind automatisierte Techniken verfügbar, um auf Basis des Fehlerwerts der Zwei-Ebenen-Ausrichtungsmes­ sung Gut/Schlecht/Nachjustage-Daten zu liefern. Der Fehler­ wert wird als ein Eingangssignal verwendet, das eine auto­ matische erzeugte Stepperkorrektur liefert. Eine solche Technologie ist in einer Veröffentlichung von Edward A. Mac Fadden und Christopher P. Ausschnitt., mit dem Titel: "A Computer Aided Engineering Workstation for Registration Control" beschrieben, das in SPIE, Volume 1087 of Inte­ grated Circuit Metrology Inspection and Process Control III (1989) Seiten 255 bis 266 publiziert ist. Auf diese Ver­ öffentlichung wird hiermit verwiesen.
Es ist nicht ausreichend, lediglich die Überlappung zwischen zwei Schichten zu messen, um sicherzustellen, dass sie innerhalb akzeptabler Toleranzen liegen, weil die Über­ lappung und Ausrichtung bei einigen Schichtkombinationen zwischen mehr als nur zwei Schichten kritisch ist (nach­ stehend allgemein als "Mehrschicht" Überlappung bezeich­ net). Wie bekannt enthält eine solche Schichtkombination eine aktive Substratschicht (z. B. eine Nitritschicht) eine Polysiliziumschicht und eine erste Kontaktschicht (eine Metallisation). Dies ist die bei einem Waferherstellungs­ prozess wahrscheinlich kritischste Toleranz. Die erste Kon­ taktebene muss sowohl in der Polysiliziumschicht als auch in der Nitritschicht innerhalb enger Toleranzen ausgerich­ tet sein. Auch wenn der zulässige 60 Nanometer-Fehler (für die 0,18 µm-Technologie) sowohl zwischen der Polysili­ zium/Nitrit-Zweiebenenüberlappung als auch zwischen der ersten Kontakt/Polysilizium-Zweiebenenüberlappung auftritt, ist der mögliche maximale Ausrichtfehler von 120 Nanometer für die erste Kontakt/Nitrit-Überlappung weit außerhalb seiner akzeptablen Toleranz, die ebenfalls 60 Nanometer beträgt.
Drei-Ebenen-Messungen sind seit Jahren von Halblei­ terherstellern vorgenommen worden. Jedoch hat niemand diese Messungen im einem einzigen Prozess zusammengeführt, der Zeit spart, den Durchsatz erhöht und den Vorgang des Nach­ stellens des Steppers automatisiert. Die in der Halbleiter­ industrie im allgemeinen verwendete Methode liegt darin, zwei separate Zweiebenen-Überlappungsmessungen durchzufüh­ ren (z. B. Nitrit/erste Kontaktschicht und Polysilizi­ um/erste Kontaktschicht) um ein gutschlecht-Kriterium für den Wafer zu schaffen. Dies hat jedoch mehrere Nachteile. Zunächst einmal beanspruchen zwei separate Zweiebenenmes­ sungen doppelt so viel Zeit wie eine Zweiebenenmessung. Folglich reduziert dieser Lösungsansatz den Durchsatz. Wei­ ter können Stepperjustagen nicht einfach für eine Ebene ausgeführt werden, um den Ausrichtfehler einer Mehrebenen­ überlappung zu korrigieren, weil die Nachstellung für eine Zweiebenen Überlappung nicht unabhängig von nachteiligen Effekten der anderen Zweiebenenüberlappung ist. Folglich erfordert eine auf diese Weise erhaltener Mehrebenenüber­ lappungsfehler häufig das Eingreifen eines Prozessingeni­ eurs, um die gewünschte Nachstellung des Steppers zu be­ stimmen. Der Ingenieur muss dann die korrekte Nachstellung abschätzen, weil die Daten für die Zweiebenenüberlappungen voneinander getrennt dargestellt werden. Sich derart auf einem geübten Techniker zu verlassen ist kostspielig und erhöht die zum Nachstellen des Steppers erforderliche Zeit weiter, was nachteilige Folgen für den Durchsatz hat.
Es ist Aufgabe der vorliegenden Erfindung, eine ver­ besserte Technik zum Messen der Ausrichtung überlappender Halbleiterschichten zueinander zu schaffen.
Ein weiterer Zweck der vorliegenden Erfindung liegt darin, es zu ermöglichen, gleichzeitig die Ausrichtung von mehr als zwei überlappender Halbleiterschichten zueinander zu schaffen.
Ein weiterer Zweck der vorliegenden Erfindung liegt in der Schaffung einer Marke zur Überprüfung der Ausrichtung einer Mehrebenenüberlappung, die nicht mehr Waferfläche benötigt, als die Marke bei einer Zweiebenenüberlappung.
Ein weiterer Zweck der vorliegenden Erfindung liegt in der Entwicklung einer Marke, die die Messung der Ausrich­ tung zwischen mehr als zwei überlappender Halbleiterschich­ ten in einem Vorgang gestattet.
Ein weiterer Zweck der vorliegenden Erfindung liegt in der Entwicklung einer Verfahrensweise, die die Messung der Ausrichtung von mehr als zwei überlappenden Halbleiter­ schichten zueinander in einem Vorgang gestattet und eine zweckmäßige Fehlermessung für die Ebenenausrichtung er­ bringt.
Ein weiterer Zweck der vorliegenden Erfindung liegt in der Erleichterung der Waferverarbeitung in Fällen, bei de­ nen ein Ebenenausrichtfehler zwischen mehr als zwei überla­ gerten Halbleiterschichten auftritt, ohne Intervention ei­ nes Prozessingenieurs.
Ein weiterer Zweck der Erfindung liegt in der Erhöhung des Durchsatzes, wenn eine Fehlermessung des Mehrebenen­ überlagerungsausrichtfehlers durchgeführt und analysiert wird.
Diese und andere Aufgaben werden gemäß einem Aspekt der vorliegenden Erfindung gelöst, die auf ein Verfahren zur Ausbildung einer Marke gerichtet ist, die dazu genutzt wird, die relative Ausrichtung von mehr als zwei Schichten eines Halbleiterwafers zueinander zu messen. Es werden we­ nigstens eine erste, eine zweite und eine dritte Schicht ausgebildet, die einander überlappen. An einer bestimmten Stelle der ersten Schicht wird ein erstes Muster vorgese­ hen. An einer bestimmten Stelle der zweiten Ebene wird ein zweites Muster vorgesehen, wobei das zweite Muster eine gegebene Form und eine gegebene Größe sowie an wenigstens einem vorbestimmten Ort wenigstens eine darin ausgebildete Diskontinuität aufweist. An einer bezeichneten Stelle der dritten Ebene wird ein drittes Muster vorgesehen, wobei das dritte Muster die vorgegebene Form und die vorgegebene Grö­ ße des zweiten Musters aufweist und mit wenigstens einer darin ausgebildeten Diskontinuität an einer vorbestimmten Stelle versehen ist, wobei ein Teil des zweiten und dritten Musters jeweils in die Diskontinuität des jeweils anderen Musters passt, wenn die zweite und die Dritte schicht mit­ einander ausgerichtet ist. Diskontinuitäten sind beispiels­ weise eine Unterbrechung, Lücke oder Ausnehmung in dem Li­ nienzug des Musters.
Ein weiterer Aspekt der vorliegenden Erfindung ist auf ein Verfahren der Messung der Relativausrichtung für mehr als zwei Halbleiterschichten zueinander gerichtet. Es sind wenigstens eine erste, eine zweite und eine dritte Schicht ausgebildet, die einander überlappen bzw. überlagern. An einer festgelegten Stelle der ersten Schicht ist ein erstes Muster vorgesehen. An einer bestimmten Stelle der zweiten Schicht, ist ein zweites Muster vorgesehen, wobei das zwei­ te Muster eine gegebene Form und eine gegebene Größe auf­ weist und mit wenigstes einer darin an einer gegebenen Stelle ausgebildeten Diskontinuität versehen ist. An einer vorgesehenen Stelle der dritten Schicht ist ein drittes Muster vorgesehen, wobei das dritte Muster die vorgegebene Form und die vorgegebene Größe des zweiten Musters aufweist und mit wenigstens einer an einer vorbestimmten Stelle aus­ gebildeten Diskontinuität versehen ist, wobei ein Teil je­ weils des zweiten und des dritten Musters in wenigstens eine Diskontinuität des jeweils anderen Musters passt, wenn die zweite und die dritte Schicht zueinander ausgerichtet sind. Das Verfahren beinhaltet weiter das Messen des Aus­ richtfehlers der Überlappung zwischen dem ersten Muster und sowohl dem zweiten als auch dem dritten Muster.
Ein weiterer Aspekt der vorliegenden Erfindung richtet sich auf ein Verfahren zum Messen der Relativausrichtung von mehr als zwei Schichten eines Halbleiterwafers, der in einem Stepper hergestellt wird, der gesteuert wird, um meh­ rere Stepperfelder zu positionieren, um jede Schicht auf dem Wafer aufzubringen. An einer festgelegten Stelle eines Stepperfelds wird ein erstes Muster geschaffen, um eine erste Schicht auszubilden. An einer festgelegten Stelle eines Stepperfelds, das eine zweite Schicht bildet, wird ein zweites Muster vorgesehen, wobei das zweite Muster eine festgelegte Form und eine festgelegte Größe aufweist und an einer vorbestimmte Stelle mit wenigstens einer Diskontinui­ tät versehen ist. An einer festgelegten Stelle eines Step­ perfelds, das eine dritte Schicht bildet, ist ein drittes Muster vorgesehen, wobei das dritte Muster die festgelegte Form und die festgelegte Größe des zweiten Musters aufweist und mit wenigstens einer darin an einer vorbestimmten Stel­ le ausgebildeten Diskontinuität versehen ist, wobei ein Abschnitt jeweils des zweiten und dritten Musters in we­ nigstens eine Diskontinuität des jeweils anderen Musters passt, wenn die zweite und die dritte Schicht zueinander ausgerichtet sind. Das Verfahren beinhaltet weiter das Mes­ sen des Ausrichtfehlers der Überlappung zwischen dem ersten Muster und sowohl dem zweiten als auch dem dritten Muster.
Ein anderer Aspekt der vorliegenden Erfindung richtet sich auf ein Verfahren zur Herstellung eines Halbleiterwa­ fers. Wenigstens eine erste, eine zweite und eine dritte Schicht sind einander überlappend ausgebildet. An einer bestimmen Stelle der ersten Schicht ist ein erstes Muster vorgesehen. An einer vorgesehen Stelle der zweiten Schicht ist ein zweites Muster vorgesehen, wobei das zweite Muster eine gegebene Form und eine gegebene Größe aufweist und mit wenigstens einer darin an einer vorbestimmten Stelle ausge­ bildeten Diskontinuität versehen ist. An einer vorgegebenen Stelle der dritten Schicht ist ein drittes Muster angeord­ net, wobei das dritte Muster die gegebene Form und die ge­ gebene Größe des zweiten Musters aufweist und mit wenigs­ tens einer darin an einer vorbestimmten Stelle ausgebilde­ ten Diskontinuität versehen ist, wobei ein Teil jeweils des zweiten oder dritten Musters in wenigstens eine Diskonti­ nuität des jeweils anderen passt, wenn die zweite und die dritte Ebene zueinander ausgerichtet sind. Zwischen dem ersten Muster und dem zweiten Muster wird ein erster Über­ lappungsausrichtfehler gemessen. Zwischen dem zweiten Mus­ ter und dem dritten Muster wird ein zweiter Überlappungs­ ausrichtfehler gemessen. Es wird dann aus dem Fehler der ersten und der zweiten Überlappungsausrichtmessung ein durchschnittlicher Fehler bestimmt und die Weiterverarbei­ tung des Wafers wird automatisch an Hand des Durchschnitts­ fehlers geführt.
Ein weiterer Aspekt der vorliegenden Erfindung ist auf eine Einrichtung zur automatischen Steuerung und Prozess­ führung bei der Herstellung eines Halbleiterwafers gerich­ tet. Die Einrichtung enthält Mittel zur Ausbildung wenigs­ tens einer ersten, einer zweiten und einer dritten Ebene, die einander überlappen, und Mittel, um an einer bestimmten Stelle der ersten Schicht ein erstes Muster zu erzeugen. Die Einrichtung enthält außerdem Mittel, um an einer be­ stimmten Stelle der zweiten Ebene ein zweites Muster zu erzeugen, wobei dieses zweite Muster eine gegebene Form und eine gegebene Größe aufweist und mit wenigstens einer darin an einer vorgegebenen Stelle ausgebildeten Diskontinuität versehen ist. Es ist ein weiteres Mittel vorgesehen, um an einer geeigneten Stelle der dritten Schicht ein drittes Muster zu schaffen, wobei das dritte Muster die gegebene Form und die gegebene Größe des zweiten Musters aufweist und mit wenigstens einer darin an einer vorbestimmten Stel­ le ausgebildeten Stelle Diskontinuität versehen ist, wobei ein Abschnitt des zweiten oder dritten Musters in wenigs­ tens eine Diskontinuität des jeweils anderen Musters passt, wenn die zweite und die dritte Schicht zueinander ausge­ richtet sind. Eine Messeinrichtung misst zwischen dem ers­ ten Muster und dem zweiten Muster einen ersten Überlap­ pungsausrichtfehler und eine weitere Messeinrichtung misst zwischen dem ersten Muster und dem dritten Muster einen zweiten Überlappungsausrichtfehler. Außerdem enthält die Einrichtung Mittel zur Bestimmung eines Durchschnittsfeh­ lers des ersten und des zweiten Überlappungsausrichtfehlers sowie Mittel zum automatischen Vorgeben einer weiteren Ver­ arbeitung des Wafers auf der Basis des Durchschnittfehlers.
Zeichnungskurzbeschreibung
Fig. 1 veranschaulicht die Draufsicht auf eine herkömm­ liche "Box-in-der-Box"-Marke zur Überprüfung der Überlappungsausrichtung zwischen zwei Halbleiter­ schichten.
Fig. 2 veranschaulicht eine Schnittdarstellung entlang der Linie 2-2 in Fig. 1,
Fig. 3 veranschaulicht eine Draufsicht auf eine herkömm­ liche "Rahmen-im-Rahmen"-Marke,
Fig. 4 veranschaulicht eine Draufsicht auf eine herkömm­ liche "Streifen-im-Streifen"-Marke,
Fig. 5 veranschaulicht eine Schnittdarstellung, ge­ schnitten entlang der Linie 5-5 in den Fig. 3 und 4,
Fig. 6 veranschaulicht eine Draufsicht auf eine erfin­ dungsgemäß ausgebildete Marke,
Fig. 7 veranschaulicht ein Querschnittsansicht geschnit­ ten entlang der Linie 7-7 in Fig. 6,
Fig. 8 veranschaulicht einen Querschnitt, geschnitten entlang der Linie 8-8 in Fig. 6,
Fig. 9 veranschaulicht eine Draufsicht auf eine andere Ausführungsform einer erfindungsgemäß angeordne­ ten Marke und
Fig. 10 veranschaulicht eine Draufsicht auf eine weitere Ausführungsform einer erfindungsgemäß angeordne­ ten Marke.
Die Erfindung sieht eine verbesserte Marke zu Verifikation einer Mehrschichtüberlappung vor. In der speziellen Situa­ tion einer Dreiebenenüberlappung beinhaltet die neue Marke drei Prozessebenen oder Schichten, wie bspw. zwei Substrat­ schichten und eine Fotolackschicht, und gestattet die gleichzeitige Messung einer Verlagerung oder eines Versat­ zes der drei Schichten in einem Bild durch das Überlap­ pungsmessungssystem. Gemäß der vorliegenden Erfindung wird die Marke in einem Vorgang abgebildet und es werden in dem Vorgang die Messungen durchgeführt, um die Verlagerung al­ ler drei Ebenen auf einmal zu bestimmen. Die Erfindung ge­ stattet außerdem die Verwendung der Messergebnisse zur au­ tomatischen Erzeugung von Korrekturdaten, die für die Step­ persteuerung benötigt werden, ohne dass der Prozessinge­ nieur eingreifen muss, um eine gutschlecht-Unterscheidung zu treffen und/oder eine Nachstellung des Steppers fest­ zulegen. Die Erfindung gestatten außerdem die Verwendung der Messergebnisse zur Verfolgung der Information zu SPC- Zwecken.
Die Marke kann wie unten beschrieben auf verschiedene Weisen gestaltet sein, um die gleichen Resultate zu erbrin­ gen. Der Prozess ist hinsichtlich der Abbildung des Musters und Digitalisierung des erhaltenen Bilds in oben beschrie­ benem Sinne konventionell und unterscheidet sich bei ver­ schiedenen Markengestaltungen nicht. Jedoch unterscheidet sich die Weiterverarbeitung des digitalisierten Bilds in Abhängigkeit von der Marke, wie weiter unten beschrieben wird.
In den Fig. 7 und 8 ist zur Veranachaulichung der Erfin­ dung ein Beispiel einer Dreiebenenschicht dargestellt. Eine Nitritschicht 41 wird von einer Polysiliziumschicht 43 überlappt oder überlagert, auf die eine Kontaktschicht 45 aufgebracht ist. Wie bekannt wird die Fotolackschicht 5 auf der ersten Kontaktschicht 45 in einem Prozessschritt be­ nutzt, um die gesamte Schicht 45 mit Ausnahme des von dem Fotolack abgedeckten Teils wegzuätzen. Folglich kann die Fotolackposition, wenn der Waferverarbeitungsprozess in der in Fig. 7 und 8 veranschaulichten Stufe ist, zur Bestimmung der Relativausrichtung zu den Schichten 41 und 43 in glei­ cher Weise benutzt werden, wie nach dem Ätzen die Ausrich­ tung der Schicht 45 zu den anderen Schichten.
Dies vorausgesetzt, gestattet das erfindungsgemäße Design der Dreischichtmarke die Messung der Überlappung bspw. von Fotolack zu zwei Substraten auf einmal. Diese Dreischichtmarke beruht hinsichtlich ihres Designs auf der Marke zu Zweiebenenüberlappungsüberprüfung. Um diese er­ weiternde Messmöglichkeit zu erreichen, sind an den Zwei­ schichtmarken entscheidende Änderungen erforderlich, wie unten erläutert ist.
Fig. 6 veranschaulicht eine Marke 27, die erfindungs­ gemäß angeordnet ist. Diese Marke gestattet die Durchfüh­ rung der Fehlermessung unter Verwendung des im Wesentlichen gleichen Layouts und der im wesentlichen gleichen Waferflä­ che wie bei einer Zweiebenenmarke, wie sie in den Fig. 3 und 4 veranschaulicht ist, wobei jedoch zu dem äußeren Mus­ ter eine zweite Substratschicht hinzugefügt ist.
Im Einzelnen gehören zu der Marke 27 ein inneres Mus­ ter 5, das, wie bei den anderen Marken auch, durch ein aus­ gefülltes Quadrat aus Fotolack gebildet ist, sowie ein äu­ ßeres Muster 29, das aus 8 Segmenten 31 bis 38 besteht. Das Muster 29 ist eine ineinander geschachelte Kombination von zwei Mustern auf den beiden entsprechenden Substratebenen. Entsprechend der Zusammensetzung der Dreischichtkombination mit einer speziell kritischen oben diskutierten Toleranz (d. h. Nitrit, Polysilizium und erste Kontaktschicht) zeigen die Fig. 6, 7 und 8 diese Anordnung klar. Die schwarzen Segmente 31, 34, 36 und 37 bilden ein in der Nitritebene 41 (siehe Fig. 8) ausgebildetes Muster, wohingegen die nicht­ ausgefüllt dargestellten Segmente 32, 33, 35 und 38 ein in der Polysiliziumebene 43 ausgebildetes Muster bilden (siehe Fig. 7). Diese Muster werden auf bekannte Weise erzeugt und deshalb hier nicht weiter detailliert beschrieben.
Wie aus einem Vergleich von Fig. 6 mit dem Marken ge­ mäß Fig. 1, 3 und 4 klar ersichtlich wird, erfordert die Dreiebenenmarke 27 nicht mehr Waferfläche als die herkömm­ lichen Zweiebenenmarken. Diese im hohen Maße vorteilhafte Eigenschaft wird durch die Erzeugung einer (in Draufsicht sichtbaren) Diskontinuität in dem Muster einer Substrat­ schicht erreicht, die genügend Raum lässt, um darin wenigs­ tens einen Teil des Musters der anderen Substratschicht aufzunehmen, wenn die beiden Substratschichten zueinander ausgerichtet sind. Spezieller wird in dem Muster der Ni­ tritschicht eine Diskontinuität erzeugt, wie bpsw. zwischen den Segmenten 31 und 37. In der Polysiliziumschicht ist eine entsprechend versetzte Diskontinuität ausgebildet, wie bpsw. zwischen den Segmenten 32 und 38. Die Diskontinuität ist z. B. ein ausreichend großer Zwischenraum zwischen be­ nachbarten Musterelementen einer Ebene. Der Zwischenraum ist vorzugsweise mindestens so groß wie ein Musterelement einer anderen Ebene.
Wenn diese beiden Schichten in ausgerichteter Überein­ stimmung übereinander gelegt sind, passen die Segmente der einen Schicht in die Diskontinuitäten der anderen Schicht. Folglich ist es leicht zu verstehen, dass die Erfindung bpsw. im Zusammenhang mit "Streifen-im-Streifen"-Marken zu benutzen ist.
Wie oben erläutert, erhält das automatische Messsystem ein Bild für eine Zweiebenenüberlappung, wobei der Stand der Technik jedoch zwei separate Zweiebenen-Überlappungs­ bilder für die Fehlermessung einer Ausrichtung einer Drei­ ebenenüberlagerung benötigt. Gemäß einem vorteilhaften Aspekt der vorliegenden Erfindung ist jedoch zur Ausricht­ fehlermessung auch bei einer Mehrebenenüberlappung ledig­ lich ein Bild erforderlich.
Speziell kann die gleiche bekannte Kantenfindertechnik zur Lokalisierung der Kanten des Musters benutzt werden. Bei den Marken der Fig. 1, 3 und 4 ist die Verarbeitung zum Auffinden der Kanten von lediglich vier Segmenten des äuße­ ren Musters eingerichtet, wohingegen bei der Verarbeitung des Musters der Marke nach Fig. 6 die Kanten von 8 Segmen­ ten lokalisiert werden müssen. Die Modifikation der bekann­ ten Verarbeitung zu Lokalisierung der zusätzlichen Segmente und deren Kanten ist eine standardmäßig durchzuführende Aufgabe, die jedem Durchschnittsfachmann zuzumuten ist, so dass hier keine Details erforderlich sind.
Nachdem die Kanten der Segmente 31 bis 38 und des Fo­ tolacks 5 lokalisiert worden sind, kann das System eine Messung des Ausrichtfehlers einer Zweiebenenüberlappung zwischen dem Fotolack 5 und bspw. der Nitritschicht 41 durchführen, indem die oben genannte "Smartplus"-Zwei­ schichttechnik benutzt wird. Der gleiche Ansatz wird dann zur Durchführung der Messung eines Zweiebenenüberlappungs­ fehlers zwischen dem Fotolack 5 und der Polysiliziumschicht 43 genutzt.
Die zusätzliche zum Auffinden der Extrasegmente er­ forderliche Verarbeitung erfordert selbstverständlich mehr Rechenzeit. Jedoch ist diese zusätzliche Rechenzeit im Ver­ gleich zu der Zeit vernachlässigbar, die erforderlich ist, um eine separate Zweiebenenüberlappung abzubilden und zu verarbeiten. Folglich sind der Erfindung ansehnliche Zeit­ einsparungen und somit ein verbesserter Durchsatz bei der Waferfabrikation zu verdanken.
Fig. 9 veranschaulicht eine weitere Dreiebenenmarke 30, die ein Abwandlung der ersten darstellt und ebenso gut funktioniert. Der Hauptunterschied zwischen den beiden liegt darin, dass gemäß Fig. 6 die Segmente des Musters 29 der gleichen Ebene an gegenüberliegenden Kanten zueinander weisen. Somit schaut das Segment 32 auf das Segment 35 der Polysiliziumschicht und die Segmente 34 und 37 der Nitrit­ schicht liegen einander mit ihren Seitenflanken gegenüber. Dies gilt für die Marke 30 der Fig. 9, die ein Muster 29' veranschaulicht, das aus acht Segmenten 49-56 aufgebaut ist. Die einander anschauenden Segmenten 49 und 54 gehören bpsw. zu unterschiedlichen Ebenen. Jedoch ist es hier er­ sichtlicherweise wesentlich, dass auf jeder Kante der Marke wenigstens ein Segment des Musters der jeweiligen Ebene liegt. Dieser Mustertyp bildet keinerlei Mess- oder Ver­ arbeitungsschwierigkeiten, wenn beachtet wird, dass das System so programmiert wird, dass es die Segmente 50 und 54 der Polysiliziumschicht zuordnet usw. was eine einfach durchzuführende Aufgabe ist.
Bis zu diesem Punkt richtet sich die Beschreibung der Erfindung auf eine Dreiebenenmarke. Jedoch ist die Erfin­ dung gleichermaßen leicht auf die gleichzeitige Messung des Überlappungs- und Ausrichtungsfehlers für mehr als drei Ebenen anzuwenden. In den Fig. 6 und 9 ist jede der 4 Kan­ ten des äußeren Musters mit jeweils lediglich zwei Segmen­ ten dargestellt, wobei zu jeder Schicht jeweils eine ge­ hört. Grundsätzlich können mehr als zwei Segmente benutzt werden. Somit kann jede Kante bei einer Vierebenenmarke drei Segmente aufweisen, eine für jeweils eine der drei Substratschichten. Die einzige Beschränkung hinsichtlich der Anzahl der Schichten, die erfindungsgemäß zu messen sind, ist die hinsichtlich der Größe. Wenn somit ein größe­ rer Waferoberflächenbereich verfügbar gemacht wird, passen mehr als zwei Segmente auf eine Kante. Ähnliches gilt, wenn die Größe der Segmente ohne Kompromisse hinsichtlich der Genauigkeit und der Verlässlichkeit der Messung reduziert werden kann, wobei dann mehr Segmente auf eine Kante pas­ sen. Selbstverständlich kann außerdem eine Kombination die­ ser beiden Möglichkeiten zu diesem Zweck benutzt werden, wenn eine geringe Vergrößerung der verfügbaren Waferober­ fläche mit einer geringfügigen Verminderung der Segment­ abmessungen kombiniert wird.
Fig. 10 veranschaulicht einen weiteren Ansatz zur An­ ordnung einer Mehrschichtmarke zur Verwirklichung der vor­ liegenden Erfindung. Zu dem inneren und äußeren Muster des oben geoffenbarten Dreiebenenmusters wird noch ein weiteres Muster hinzugefügt, das außerhalb des äußeren Musters liegt. Deshalb benötigt diese Ausführungsform der Dreiebe­ nenmarke natürlicherweise mehr Waferoberfläche als herkömm­ liche Zweiebenenmarken und die oben geoffenbarten Dreiebe­ nenmarken. Im Einzelnen beinhaltete die Marke 57 ein inne­ res Muster 5, ein Zwischenmuster 58 und ein äußeres Muster 59. Das Muster 5 kann der gleiche Fotolack sein wie beide oben diskutierten Marken. Das Muster 58 besteht aus acht Segmenten 61 bis 68. Die Segmente 61 bis 68 sind zum Zwecke der bequemeren Bezugnahme in schwarz dargestellt. Jedoch versteht es sich, dass diese Segmente die gleichen sein können, wie die in den Fig. 6 bis 9, d. h. (31 bis 38, 49 bis 56) in Verbindung mit den Dreiebenenmarken geoffenbart.
Das Muster 59 der Marke 57 besteht aus 12 Segmenten 71 bis 82. Zur bequemeren Bezugnahme sind sie alle hell dar­ gestellt. Jedoch versteht es sich, dass die Hinzfügungen des Musters 59 die gleichzeitige Durchführung einer Messung für einen Überlappungsausrichtfehler für zusätzliche drei Schichten ermöglicht, was insgesamt 6 Schichten ergibt.
Somit würden bspw. die Segmenten 71, 74, 79 und 82 ein Mus­ ter in einer Schicht bilden, die Segmente 72, 75, 78 und 81 würden ein Muster einer anderen Schicht bilden und die Seg­ mente 73, 76, 77 und 80 würden ein Muster der verbleibenden Schicht bilden. Selbstverständlich können außerdem andere Segmentzuordnungen der unterschiedlichen Schichten vorge­ nommen werden.
Die Verarbeitung der digitalisierten Bilddaten, die von der Marke nach Fig. 10 erhalten worden sind, be­ ansprucht selbstverständlich mehr Zeit als bei den Ausfüh­ rungsformen nach Fig. 6 und 9 erforderlich. Jedoch ist die­ se zusätzliche Zeit im Hinblick auf die sich fortwährend erhöhende Verarbeitungsgeschwindigkeit von Mikroprozess­ orchips ein Faktor von untergeordneter Bedeutung, insbeson­ dere im Vergleich zu den wesentlichen Zeiteinsparungen bei der Durchführung der Überprüfung der Mehrebenenausrichtung in einem Zug an einem einzigen Bild.
Die Dreiebenenmessung kann gemäß der obigen Erfindung an dem oben verwendeten Beispiel durchgeführt werden, um die Ausrichtungen der Fotolackschicht (und folglich der ersten Kontaktebene) zu der Nitritschicht zu bestimmen. Dies wird durch Anwendung der üblichen Zweiebenenberechnung erreicht, die detailliert oben beschrieben ist, oder durch Anwendung einer beliebigen anderen bekannten Technik, die die Mitten der Muster lokalisieren kann. Ähnlich kann die Ausrichtung der Fotolackschicht der Polysiliziumschicht auf gleiche Weise bestimmt werden.
Auf diesen Dreiebenenmessungen kann die Erfindung den Überlappungsausrichtfehler zwischen der Nitritschicht und der Polysiliziumschicht berechnen. Dies ist eine einfache mathematische Berechnung, die leicht ersichtlich und somit hier nicht detailliert zu beschreiben ist.
Gemäß einem anderen vorteilhaften Aspekt der Erfindung wird der durchschnittliche Fehler von (1.) dem Ausricht­ fehler zwischen der Nitrit/Fotolack-Überlappung und (2.) dem Ausrichtfehler zwischen der Polysilizium/Fotolack-Über­ lappung bestimmt. Diese Zahl kennzeichnet die Fehlausrich­ tung zwischen der ersten Kontaktebene und den beiden ande­ ren Ebenen und ist insbesondere für den Prozess der automa­ tischen Entscheidungsfindung gut/schlecht/nachstellen von Bedeutung. Wie oben erläutert benutzt: das konventionelle automatisierte Messsystem einen Algorithmus zur Nachstellen des Steppers auf der Basis des Ausrichtfehlers der Zwei­ ebenenüberlappung. Jedoch konnten die Dreiebenenüberlappun­ gen nach dem Stand der Technik keine automatisierte Ent­ scheidungsfindungsprozedur schaffen, weil sie von zwei se­ paraten Zweiebenen-Überlappungsbildern abhängen. Mit der nun vorgeschlagenen Vorgehensweise der vorliegenden Erfin­ dung mit dem Einzelbild und der Mehrebenenüberlappung ist es möglich, die Durchschnitte der oben genannten Fehler als hocheffizientes Eingangssignal für ein konventionelles au­ tomatisiertes System zu verwenden, um eine gut/schlecht Entscheidung zu erzielen. Außerdem kann die Herangehens­ weise auf den berechneten Durchschnitt beruhen, um bei ei­ nem konventionellen automatisierten System eine Stepper­ nachstellung zu bestimmen. Somit ist die Intervention eines Prozessingenieurs überflüssig und es kann ein erhöhter Durchsatz erreicht werden.
Die Erfindung kann außerdem dazu benutzt werden, einen gewichteten Durchschnitt der beiden oben genannten gemesse­ nen Fehler zu bestimmen. Dies ist in einer ganzen Reihe von Situationen vorteilhaft. Beispielsweise kann die akzeptable Toleranz für die Übereinstimmung zwischen erster Kontakt­ schicht und Nitritschicht von der akzeptablen Toleranz zwi­ schen der ersten Kontaktschicht und der Polysiliziumschicht abweichen. In einem solchen Fall werden die Durchschnitte entsprechend gewichtet. Es wird in Betracht gezogen, dass das erfindungsgemäße erzeugte Ausgangssignal in den folgen­ den Messungen des Überlappungsausrichtfehlers liegt:
  • 1. Fotolack zum ersten Substrat
  • 2. Fotolack zum zweiten Substrat
  • 3. Erstes Substrat zum zweiten Substrat
  • 4. Fotolack zum Durchschnitt zwischen ersten und zweiten
  • 5. Fotolack zum gewichteten Durchschnitt von 1 und 2.
Die Erfindung ist oben detailliert beschrieben, wobei dem Fachmann Abweichungen geläufig sind. Bspw. schließt die Erfindung die geoffenbarten Schichten und jede Unterkombi­ nation und Kombination und solcher Schichten ein. Diese und andere Abwandlungen fallen in den Schutzbereich der nach­ folgenden Patentansprüche.

Claims (20)

1. Verfahren zu Herstellung einer Marke, die der Messung der Ausrichtung von mehr als zwei Schichten eines Halblei­ terwafers zueinander dient, bei dem:
wenigstens eine erste, eine zweite und eine dritte Schicht ausgebildet werden, die einander überlagern,
ein erstes Muster an einer bestimmten Stelle der ers­ ten Schicht ausgebildet wird,
ein zweites Muster an einer bestimmten Stelle der zweiten Schicht ausgebildet wird, wobei das zweite Muster eine gegebene Form und eine gegebene Größe sowie wenigstens eine darin an einer vorbestimmten Stelle ausgebildete Dis­ kontinuität aufweist und
ein drittes Muster, an einer bestimmten Stelle der dritten Schicht ausgebildet wird, wobei das dritte Muster die gegebene Größe und die gegebene Form des zweiten Mus­ ters sowie wenigstens eine darin an einer vorbestimmten Stelle vorgesehene Diskontinuität aufweist, wobei ein Ab­ schnitt jeweils des zweiten oder dritten Musters in wenigs­ tens eine Diskontinuität des jeweils anderen Musters passt, wenn die zweite und die dritte Schicht zueinander ausge­ richtet sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das zweite und das dritte Muster ein kombiniertes Muster bilden, das die gegeben Form und die gegebene Größe auf­ weist, wenn die zweite und die dritte Schicht zueinander ausgerichtet sind.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das kombinierte Muster die Form der äußeren Peripherie auf­ weist, von der das erste Muster aufgenommen ist, wenn die erste, zweite und dritte Schicht zueinander ausgerichtet sind.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das kombinierte Muster eine mehrseitige, geradseitige, geo­ metrische Form ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die gegebene Form des zweiten kombinierten Musters ein Qua­ drat ist.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das zweite und dritte Muster aus mehreren gesonderten Seg­ menten bestehen.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die zu dem entsprechenden zweiten bzw. dritten Muster gehörigen Segmente an einander gegenüberliegenden Seiten der Marke liegen.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Segmente, die zu dem entsprechenden zweiten und dritten Muster gehören, an einander gegenüberliegenden Sei­ ten der Marke aufeinander zu weisend angeordnet sind.
9. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das zweite und das dritte Muster aus mehreren separa­ ten Segmenten bestehen, wobei jedes kombinierten Muster wenigstens ein Segment und eine dazu geordnete Diskontinui­ tät aufweist, die dem zweiten und dritten Muster entspre­ chen.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet: dass eine vierte Schicht und eine fünfte Schicht aus­ gebildet werden,
dass ein viertes Muster an einer bestimmten Stelle der vierten Schicht angeordnet ist, wobei das vierte Muster die gegebene Form und eine von der gegebenen Größe abweichende Größe sowie wenigstens eine darin an einer vorbestimmte Stelle vorgesehene Diskontinuität aufweist und
dass ein fünftes Muster an einer bestimmten Stelle der fünften Ebene vorgesehen ist, wobei das fünfte Muster die gegebene Form und die Größe des vierten Musters sowie we­ nigstens eine darin an einer vorbestimmten Stelle ausge­ bildete Diskontinuität aufweist, wobei ein Abschnitt je­ weils des vierten oder fünften Musters in wenigstens eine Diskontinuität des jeweils anderen Muster passt, wenn die vierte und die fünfte Schicht zueinander ausgerichtet sind.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das vierte und fünfte Muster ein anderes kombiniertes Muster mit der gegebenen Form und der gegebenen Größe des vierten Musters bilden, wenn die zweite und die dritte Schicht zueinander ausgerichtet sind.
12. Verfahren nach Anspruch 11, bei dem das vierte und das fünfte Muster aus mehreren gesonderten Segmenten bestehen, wobei jede Seite des anderen kombinierten Musters wenigs­ tens ein Segment und eine Diskontinuität aufweist, die ent­ sprechend dem vierten und fünften Muster ausgebildet ist.
13. Verfahren zum Messen der Ausrichtung von mehr als zwei Schichten eines Halbleiterwafers zueinander, bei dem:
eine erste, eine zweite und eine dritte Schicht ausge­ bildet werden, die einander überlagern,
ein erstes Muster an einer bestimmten Stelle der ers­ ten Schicht erzeugt wird,
ein zweites Muster an einer bestimmten Stelle der zweiten Schicht erzeugt wird, wobei das zweite Muster eine gegebene Form und eine gegebene Größe sowie wenigstens eine an einer vorbestimmten Stelle ausgebildete Kontinuität auf­ weist,
ein drittes Muster an einer bestimmten Stelle der dritten Schicht ausgebildet wird, wobei das dritte Muster die gegebene Form und die gegebene Größe des zweiten Mus­ ters, sowie wenigstens eine an einer vorbestimmten Stelle darin ausgebildete Diskontinuität aufweist, wobei ein Ab­ schnitt des zweiten oder dritten Musters in wenigstens eine Diskontinuität des anderen Musters passt, wenn die zweite und die dritte Schicht zueinander ausgerichtet sind, und bei dem ein Überlappungsausrichtfehler zwischen dem ersten Muster und dem zweiten oder dritten Muster gemessen wird.
14. Verfahren zum Messen der Ausrichtung von mehr als zwei Schichten eines Halbleiterwafers zueinander, der in einem Stepper hergestellt wird, der hinsichtlich der Positionie­ rung mehrerer Stepperfelder geregelt wird, um jede Schicht des Wafers auszubilden, wobei:
ein erstes Muster an einer bestimmten Stelle eines Stepperfelds ausgebildet wird, das eine erste Schicht bil­ det,
ein zweites Muster an einer bestimmten Position des Stepperfelds ausgebildet wird, das eine zweite Schicht bil­ det, wobei das zweite Muster eine gegebene Form und eine gegebene Größe sowie wenigstens eine an einer vorbestimmten Stelle darin ausgebildete Diskontinuität aufweist,
ein drittes Muster an einer bestimmten Stelle eines Stepperfelds ausgebildet wird, das eine dritte Ebene bil­ det, wobei das dritte Muster die gegebene Form und die ge­ gebene Form des zweiten Musters sowie an einer vorbestimm­ ten Stelle eine darin ausgebildete Diskontinuität aufweist, wobei ein Abschnitt des ersten oder zweiten Musters in we­ nigstens eine Diskontinuität des jeweils anderen Musters passt, wenn die zweite und die dritte Ebene zueinander aus­ gerichtet sind, und wobei
ein Überlappungsausrichtfehler zwischen dem ersten Muster und dem zweiten oder dritten Muster gemessen wird.
15. Verfahren zur Herstellung eines Halbleiterwafers bei dem:
wenigstens eine erste, eine zweite und eine dritte Schicht ausgebildet werden, die einander überlagern,
ein erste Muster an einer bestimmten Stelle der ersten Schicht ausgebildet wird,
ein zweites Muster an einem bestimmten Stelle der zweiten Schicht ausgebildet wird, wobei das zweite Muster eine gegebene Form und eine gegebene Größe sowie an einer vorbestimmten Stelle wenigstens eine darin ausgebildete Diskontinuität aufweist,
ein drittes Muster an einer geeigneten Stelle der dritten Schicht ausgebildet wird, wobei das dritte Muster wenigstens die gegebene Form und die gegebene Form des zweiten Musters und wenigstens eine an einer vorbestimmten Stelle darin ausgebildete Diskontinuität aufweist, wobei ein Abschnitt sowohl des zweiten als auch des dritten Mus­ ters in jeweils wenigstens eine Diskontinuität des jeweils anderen Musters passt, wenn die zweite und die dritte Ebene zueinander ausgerichtet sind,
ein erster Überlappungsausrichtfehler zwischen dem ersten Muster und dem zweiten Muster gemessen wird,
ein zweiter Überlappungsausrichtfehler zwischen dem ersten Muster und dem dritten Muster gemessen wird,
ein Durchschnittsfehler aus dem ersten und dem zweiten Überlappungsausrichtfehler bestimmt wird, und bei dem
die weitere Verarbeitung des Wafers automatisch anhand des Durchschnittsfehlers bestimmt wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass der Durchschnittsfehler ein gewichteter Fehler ist.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Wichtung des gewichteten Durchschnitts auf akzep­ tierbaren Toleranzen des ersten Überlappungsausrichtfehlers und des zweiten Überlappungsausrichtfehlers beruht.
18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die automatische Bestimmung der weiteren Verarbeitung eine gutschlecht-Beurteilung des Wafers beinhaltet.
19. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die automatische Bestimmung der weiteren Verarbeitung das Nachstellen des Steppers beinhaltet, um gemessene Feh­ ler der ersten und der zweiten Überlappungsübereinstimmung zu korrigieren.
20. Vorrichtung zum automatischen Steuern eines Prozesses zur Herstellung eines Halbleiterwafers mit:
Mitteln zur Ausbildung wenigstens einer ersten, zwei­ ten und dritten Schicht, die einander überlagern,
Mitteln zur Ausbildung eines ersten Musters an einer bestimmten Stelle der ersten Schicht,
Mitteln zu Ausbildung eines zweiten Musters an einer bestimmten Stelle der zweiten Schicht, wobei das zweite Muster eine gegebene Form und eine gegebene Größe und we­ nigstens eine darin an einer vorbestimmten Stelle ausge­ bildete Diskontinuität aufweist,
Mitteln zur Ausbildung eines dritten Muster, an einer bestimmten Stelle der dritten Schicht, wobei das dritte Muster die gegebene Form und die gegebene Größe des zweiten Musters sowie wenigstens eine darin an einer vorbestimmten Stelle ausgebildete Diskontinuität aufweist, wobei ein Ab­ schnitt sowohl des ersten als auch des zweiten Musters in wenigstens eine Diskontinuität des jeweils anderen Musters passt, wenn die zweite und die Dritte Ebene zueinander aus­ gerichtet sind,
Mitteln zum Messen eines ersten Überlappungsausricht­ fehlers zwischen dem ersten Muster und dem zweiten Muster
Mitteln zum Messen eines ersten Überlappungsausricht­ fehlers zwischen dem ersten Muster und dem dritten Muster,
Mitteln zur Bestimmung eines Durchschnittsfehlers des ersten und des zweiten Überlagerungsausrichtfehler sowie
Steuerungsmitteln zur automatischen Beeinflussung der weiteren Verarbeitungen des Wafers auf der Basis des Durch­ schnittsfehlers.
DE10139755A 2000-08-25 2001-08-13 Verfahren und Einrichtung zur gleichzeitigen Ausrichtungsfehlermessung für mehr als zwei Halbleitungs-Wafer-Schichten Withdrawn DE10139755A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/648,262 US6612159B1 (en) 1999-08-26 2000-08-25 Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers

Publications (1)

Publication Number Publication Date
DE10139755A1 true DE10139755A1 (de) 2002-03-07

Family

ID=24600086

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10139755A Withdrawn DE10139755A1 (de) 2000-08-25 2001-08-13 Verfahren und Einrichtung zur gleichzeitigen Ausrichtungsfehlermessung für mehr als zwei Halbleitungs-Wafer-Schichten

Country Status (6)

Country Link
US (1) US6612159B1 (de)
JP (1) JP2002093699A (de)
KR (1) KR20020016586A (de)
DE (1) DE10139755A1 (de)
FR (1) FR2813434B1 (de)
TW (1) TW504782B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10326086A1 (de) * 2003-06-10 2005-01-13 Infineon Technologies Ag Verfahren und Justiermarken zur Positionierung eines Messkopfes auf einer Leiterplatte
DE102004009095A1 (de) * 2004-02-25 2005-09-29 Infineon Technologies Ag Verfahren und optisches System zum Bestimmen der Überlagerungsgenauigkeit einer Maskenstruktur auf einer Halbleiterschicht anhand von Justiermarken
DE102015118071A1 (de) * 2015-09-18 2017-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258776A (ja) * 1998-03-13 1999-09-24 Sony Corp 重ね合わせ測定パターン、フォトマスク、重ね合わせ測定方法及び重ね合わせ測定装置
WO2002019415A1 (en) * 2000-08-30 2002-03-07 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
JP2003031477A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
WO2003104929A2 (en) * 2002-06-05 2003-12-18 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
US7111256B2 (en) 2002-06-05 2006-09-19 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
US6928628B2 (en) * 2002-06-05 2005-08-09 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
US7046376B2 (en) * 2002-07-05 2006-05-16 Therma-Wave, Inc. Overlay targets with isolated, critical-dimension features and apparatus to measure overlay
US7805018B2 (en) * 2002-07-31 2010-09-28 Koninklijke Philips Electronics N.V. Dynamic detection of blocking artifacts
US7032193B1 (en) * 2002-09-30 2006-04-18 Advanced Micro Devices, Inc. Differentially mis-aligned contacts in flash arrays to calibrate failure modes
US7346878B1 (en) 2003-07-02 2008-03-18 Kla-Tencor Technologies Corporation Apparatus and methods for providing in-chip microtargets for metrology or inspection
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
US7065737B2 (en) * 2004-03-01 2006-06-20 Advanced Micro Devices, Inc Multi-layer overlay measurement and correction technique for IC manufacturing
CN100394595C (zh) * 2004-06-10 2008-06-11 中芯国际集成电路制造(上海)有限公司 测试半导体器件中的膜层厚度专用的新图形识别标记
US7439001B2 (en) * 2005-08-18 2008-10-21 International Business Machines Corporation Focus blur measurement and control method
US7474401B2 (en) * 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
JP2007208081A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd アラインメントマーク、合わせマーク及び半導体装置の製造方法
US7455939B2 (en) * 2006-07-31 2008-11-25 International Business Machines Corporation Method of improving grating test pattern for lithography monitoring and controlling
US8031329B2 (en) * 2007-04-16 2011-10-04 Macronix International Co., Ltd. Overlay mark, and fabrication and application of the same
US7473502B1 (en) 2007-08-03 2009-01-06 International Business Machines Corporation Imaging tool calibration artifact and method
US7879515B2 (en) * 2008-01-21 2011-02-01 International Business Machines Corporation Method to control semiconductor device overlay using post etch image metrology
US9097989B2 (en) 2009-01-27 2015-08-04 International Business Machines Corporation Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
CN102543956B (zh) * 2010-12-08 2016-07-06 无锡华润上华科技有限公司 多层套刻标记
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
CN111338187A (zh) 2014-08-29 2020-06-26 Asml荷兰有限公司 度量方法、目标和衬底
US9530199B1 (en) * 2015-07-13 2016-12-27 Applied Materials Israel Ltd Technique for measuring overlay between layers of a multilayer structure
US10444161B2 (en) * 2017-04-05 2019-10-15 Kla-Tencor Corporation Systems and methods for metrology with layer-specific illumination spectra
US10445889B2 (en) * 2017-06-08 2019-10-15 Inspectrology LLC Method for measuring overlay offset in an integrated circuit and related technology
CN111708254B (zh) * 2020-05-28 2021-06-01 长江存储科技有限责任公司 光刻对准方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57112021A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JP3693370B2 (ja) * 1994-10-18 2005-09-07 株式会社ルネサステクノロジ 重合わせ精度測定マーク
JP3859764B2 (ja) * 1995-06-27 2006-12-20 株式会社ルネサステクノロジ 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
US6023338A (en) * 1996-07-12 2000-02-08 Bareket; Noah Overlay alignment measurement of wafers
US5952132A (en) * 1997-09-12 1999-09-14 Taiwan Semiconductor Mfg. Co. Method for forming a stepper focus pattern through determination of overlay error

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10326086A1 (de) * 2003-06-10 2005-01-13 Infineon Technologies Ag Verfahren und Justiermarken zur Positionierung eines Messkopfes auf einer Leiterplatte
DE10326086B4 (de) * 2003-06-10 2006-04-13 Infineon Technologies Ag Verfahren und Justiermarken zur Positionierung eines Messkopfes auf einer Leiterplatte
US7132843B2 (en) 2003-06-10 2006-11-07 Infineon Technologies Ag Method and apparatus for positioning a test head on a printed circuit board
DE102004009095A1 (de) * 2004-02-25 2005-09-29 Infineon Technologies Ag Verfahren und optisches System zum Bestimmen der Überlagerungsgenauigkeit einer Maskenstruktur auf einer Halbleiterschicht anhand von Justiermarken
DE102004009095B4 (de) * 2004-02-25 2007-03-08 Infineon Technologies Ag Verfahren zum Bestimmen der Überlagerungsgenauigkeit einer Maskenstruktur auf einer Halbleiterschicht anhand von Justiermarken
DE102015118071A1 (de) * 2015-09-18 2017-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers
US10304178B2 (en) 2015-09-18 2019-05-28 Taiwan Semiconductor Manfacturing Company, Ltd. Method and system for diagnosing a semiconductor wafer
US10762621B2 (en) 2015-09-18 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer measurement method and system
US11094057B2 (en) 2015-09-18 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer measurement method and system
DE102015118071B4 (de) 2015-09-18 2022-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers
US11669957B2 (en) 2015-09-18 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer measurement method and system

Also Published As

Publication number Publication date
US6612159B1 (en) 2003-09-02
JP2002093699A (ja) 2002-03-29
KR20020016586A (ko) 2002-03-04
FR2813434B1 (fr) 2004-05-07
TW504782B (en) 2002-10-01
FR2813434A1 (fr) 2002-03-01

Similar Documents

Publication Publication Date Title
DE10139755A1 (de) Verfahren und Einrichtung zur gleichzeitigen Ausrichtungsfehlermessung für mehr als zwei Halbleitungs-Wafer-Schichten
DE19625669C2 (de) Meßmarkenaufbau, Photomaske, Verfahren zum Bilden eines Meßmarkenaufbaues und Verfahren zum Reparieren eines Defektes
DE60127029T2 (de) Ausrichtungsverfahren, Verfahren zur Inspektion von Überlagerungsfehlern und Photomaske
DE102005046973B4 (de) Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
DE19825829C2 (de) Verfahren zur Bestimmung des Abstandes P einer Kante eines Strukturelementes auf einem Substrat
DE4414369C2 (de) Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung vom Mehrschichttyp
DE19736959C2 (de) Zwischenmaske, dadurch übertragenes Muster und Korrekturverfahren
DE4221080C2 (de) Struktur und Verfahren zum direkten Eichen von Justierungsmess-Systemen für konkrete Halbleiterwafer-Prozesstopographie
DE102007046850A1 (de) Struktur und Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
DE3224462C2 (de)
DE112004000395T5 (de) Halbleiterwafer mit nichtrechteckig geformten Chips
DE102013113626B4 (de) Randdominantes ausrichtungsverfahren für ein belichtungs-scanner-system
DE10223761A1 (de) Fotomaske zur Aberrationsmessung, Aberrationsmessverfahren, Einheit zur Aberrationsmessung und Herstellungsverfahren für die Einheit
DE10046911A1 (de) Photomaske, Photomaskenpaar, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10250845A1 (de) Verfahren und Vorrichtung zum Messen von Verfahrensfehler und Verfahren und Vorrichtung zur Messung einer Überdeckung unter Verwendung derselben
DE10015698C1 (de) Halbleitereinrichtung, Photomaske und Verfahren der Überdeckungsgenauigkeit
DE102020114337A1 (de) Verfahren zum inspizieren von halbleiterwafern und system dafür
DE19544753A1 (de) Elektronenstrahl-Schreibverfahren und -Schreibvorrichtung
DE10028019A1 (de) Photomaske,Halbleitereinrichtung und Belichtungsverfahren der Photomaske
DE10128269A1 (de) Eine Chipflächen-Justierstruktur
DE102017219217B4 (de) Masken für die Mikrolithographie, Verfahren zur Bestimmung von Kantenpositionen der Bilder der Strukturen einer derartigen Maske und System zur Durchführung eines derartigen Verfahrens
DE3831086C1 (en) Method for determining the alignment of two regions formed in an integrated monolithic (semiconductor) circuit
DE10245621A1 (de) Verfahren zur Übergabe einer Meßposition eines auf einer Maske zu bildenden Strukturelementes
DE10043350C2 (de) Verfahren zur Untersuchung von Strukturen auf einem Wafer
DE10350708B4 (de) Verfahren zur Bestimmung eines Translationsfehlers eines Waferscanners bei der photolithographischen Strukturierung eines Halbleiterwafers

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee