DE10146825B4

DE10146825B4 - Programmierbare Impedanzsteuerschaltung

Info

Publication number: DE10146825B4
Application number: DE10146825A
Authority: DE
Inventors: Nam-Seog Kim; Uk-Rae Suwon Cho
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2000-11-27
Filing date: 2001-09-19
Publication date: 2009-08-27
Anticipated expiration: 2021-09-20
Also published as: KR20020041121A; US20020063576A1; US6525558B2; US6661250B2; JP2002246878A; KR100375986B1; DE10146825A1; JP4338920B2; TW544561B; US20030116810A1

Abstract

Programmierbare Impedanzsteuerschaltung mit
– einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zugeführt wird,
– einem externen Widerstand (RQ) mit einer externen Impedanz gleich dem N-fachen des externen Widerstands,
– einer Kontaktstelle (P1) zum Abgeben einer zweiten Spannung, die durch Kombination des MOS-Feldes und des externen Widerstands erhalten wird, und
– einem Referenzspannungsgenerator (130) zur Erzeugung einer dritten Spannung (Vref) als einer Referenzspannung für die zweite Spannung entsprechend dem N/(N + M)-fachen der ersten Spannung, wobei das M-fache der internen Impedanz für das N-fache der externen Impedanz verwendet wird, mit N = M oder N ≠ M,
– wobei das MOS-Feld mit einer Mehrzahl von PMOS-Transistoren aufgebaut ist und einen zusätzlich benachbarten PMOS-Transistor leitend schaltet, wenn bei einem leitend geschalteten PMOS-Transistor die Gate-Spannung den Wert der Drain-Spannung erreicht, und
– wobei das MOS-Feld eine Kapazität (C) beinhaltet, die zwischen eine Gate- und eine Source-Elektrode...

Description

Die Erfindung bezieht sich auf eine programmierbare Impedanzsteuerschaltung.
In jüngerer Zeit wurden Verfahren zum Kombinieren von parallelen und seriellen Abschlüssen auf einem Chip für Anwendungen auf dem Gebiet der Hochgeschwindigkeits-Datenübertragung (HSDT) vorgeschlagen. Parallele Abschlüsse zeigen eine bessere Signalintegrität als serielle Abschlüsse, verbrauchen jedoch mehr Leistung. In HSDT-Anwendungen mit Abschlüssen auf dem Chip werden üblicherweise Daten mit vollem Pegelhub über eine Übertragungsleitung übertragen, wobei ein Ausgangstreiber als ein serieller Abschluss und ein Empfänger als ein paralleler Abschluss wirken. Bei einem solchen Verfahren kann es sein, dass sich der Pegelhub des Signals verringert. Um einen Abschluss auf dem Chip zu implementieren, sollte zu dem Ausgangstreiber ein Anpassungstransistor hinzugefügt werden. Da jedoch der Ausgangstreiber und der Abschluss auf dem Chip innerhalb eines Chips angeordnet sind und die charakteristische Impedanz, d. h. der Wellenwiderstand, abhängig von den Betriebsbedingungen schwankt, ist es schwierig, geeignet mit einer Anpassungsimpedanz mit festem Widerstand abzuschließen.
Es wäre daher wünschenswert, die Impedanz in solchen HSDT-Schaltungen programmieren oder einstellen zu können, beispielsweise durch eine programmierbare Impedanzsteuerschaltung, die Informationen zu einem Ausgangstreiber und einem Abschluss auf dem Chip übermitteln kann, indem ein externer Widerstandswert detektiert wird. Eine solche programmierbare Impedanzsteuerschaltung nimmt eine Impedanzanpassung in Abhängigkeit von einem externen Widerstandwert vor, wenn ein Benutzer das System elektrisch mit dem externen Widerstand verbindet, und sie passt zudem eine interne Impedanz an eine externe Impedanz an, indem sie ein Digitalsignal aktiv in einer vorgegebenen Zeitspanne abhängig von Änderungen der Spannung und der Temperatur aktualisiert (nachfolgend als VT-Änderungen bezeichnet).
Ein herkömmliches Verfahren zur programmierbaren Impedanzsteuerung erlaubt es einem Benutzer, ein externes Widerstandsbauelement an eine Kontaktstelle auf einem Chip anzuschließen. Das Widerstandsbauelement weist mehrere vorgegebene Widerstandswerte auf, von denen jeweils einer auf die Detektion von Spannungswerten im Chip hin ausgewählt wird, wobei ein korrespondierender Mehrfach-Treiber betrieben wird. Der Treiber besteht üblicherweise aus einem Feld von MOS-Transistoren, wobei die Impedanz des Feldes abhängig von der Anzahl an aktivierten Transistoren variiert. Beispielsweise wird, wenn ein fünffacher externer Widerstand verwendet wird, d. h. ein Widerstandswert gleich dem Fünffachen eines vorgegebenen Widerstandwertes, ein MOS-Feld-Treiber aktiviert, um dieselbe Impedanz zu liefern.
HSDT-Systeme, die sowohl serielle als auch parallele Abschlüsse erfordern, benötigen jedoch unterschiedliche Impedanzen. Wenn beispielsweise ein fünffacher externer Widerstand vorliegt, kann es sein, dass ein Treiber eine einfache Impedanz und ein Abschluss eine zweifache Impedanz erfordern. Eine weitere Schwierigkeit besteht darin, dass bei der Messung der externen Impedanz durch die Steuereinheit Fehlanpassungen auftreten können, da der externe Widerstand bei hohen Frequenzen von der externen Impedanz verschieden sein kann.
Die Patentschrift US 5.754.480 offenbart für einen statischen Speicher mit wahlfreiem Zugriff (SRAM) einen Ausgabepuffer mit Pull-down-Steuerschaltung und Pull-up-Steuerschaltung, wobei letztere eine Spannungsteilerschaltung, eine Steuerspannungsteilerschaltung und eine Komparatorschaltung umfasst. Die Steuerspannungsteilerschaltung beinhaltet einen PMOS-Transistor und ein Widerstandselement in Reihe zwischen einer Versorgungsspannung und einer Massespannung. Die Spannungsteilerschaltung liefert eine geteilte Spannung für die Komparatorschaltung, die eine Vergleichsspannung abhängig von einem Vergleich der von der Spannungsteilerschaltung gelieferten Spannung mit einer von der Steuerspannungsteilerschaltung gelieferten Steuerspannung abgibt.
Der Erfindung liegt als technisches Problem die Bereitstellung einer programmierbaren Impedanzsteuerschaltung zugrunde, welche die Einstellung einer optimal an verschiedene externe Impedanzen angepasste interne Impedanz insbesondere für HSDT-Systeme ermöglicht.
Die Erfindung löst dieses Problem durch die Bereitstellung einer programmierbaren Impedanzsteuerschaltung mit den Merkmalen des Anspruchs 1, 9 oder 10.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Vorteilhafte Ausführungsformen der Erfindung sowie zu deren besserem Verständnis ein herkömmliches Ausführungsbeispiel sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
1 ein Schaltbild einer herkömmlichen programmierbaren Impedanzsteuerschaltung,
2 ein Schaltbild einer herkömmlichen programmierbaren Impedanzsteuerschaltung, die eine Referenzspannung verwendet,
3 ein Schaltbild einer erfindungsgemäßen programmierbaren Impedanzsteuerschaltung, die eine optimierte Referenzspannung verwendet,
4 ein Schaltbild einer optimierten Referenzspannungserzeugungsschaltung gemäß der Erfindung,
5a ein Schaltbild von Widerstandsfestlegungsmitteln zur Erzeugung einer bestimmten Referenzspannung,
5b ein Schaltbild von Widerstandsfestlegungsmitteln zur Erzeugung einer optimierten Referenzspannung,
6a ein Schaltbild von Stromfestlegungsmitteln zur Erzeugung einer bestimmten Referenzspannung,
6b ein Schaltbild von Stromfestlegungsmitteln zur Erzeugung einer optimierten Referenzspannung,
7 ein Schaltbild einer programmierbaren Impedanzsteuerschaltung, die eine optimierte Referenzspannung gemäß einer ersten erfindungsgemäßen Realisierung verwendet,
8 ein Schaltbild einer programmierbaren Impedanzsteuerschaltung, die eine optimierte Referenzspannung gemäß einer zweiten erfindungsgemäßen Realisierung verwendet, und
9 ein Schaltbild einer programmierbaren Impedanzsteuerschaltung, die eine optimierte Referenzspannung gemäß einer dritten erfindungsgemäßen Realisierung verwendet.
Vor der Beschreibung vorteilhafter Ausführungsformen der Erfindung ist es nützlich, auf zwei herkömmliche programmierbare Impedanzsteuerschaltungen unter Bezugnahme auf die 1 und 2 einzugehen.
1 zeigt eine herkömmliche programmierbare Impedanzsteuerschaltung, die dazu dient, eine externe Impedanz RQ und eine interne Impedanz Xa unter Verwendung einer Referenzspannung VDDQ/2 aneinander anzupassen, die halb so groß ist wie die sogenannte Hochgeschwindigkeits-Sendeempfängerlogik-Spannung (nachfolgend mit VDDQ bezeichnet), um einen dem externen Widerstand RQ entsprechenden internen Impedanzwert zu erzeugen.
2 zeigt ein herkömmliches System zur Erzeugung zweier unterschiedlicher Impedanzen REFF = 5RQ bzw. REFF = 4RQ in Reaktion auf eine externe Impedanz 5RQ. In dem gezeigten Beispiel ist die erste Impedanz REFF = 5RQ identisch zur externen Last 5RQ, während eine zweite Impedanz REFF = 4RQ vorgesehen ist, die nur 4/5 des externen Impedanzwertes beträgt. Dies wird dadurch realisiert, dass ein zweiter Satz von Transistoren 20 bereitgestellt wird, der verglichen mit der Dimensionierung eines ersten Transistorsatzes 10 ein 5/4-Verhältnis aufweist, es kann jedoch eine Fehlanpassung aufgrund der Differenz in der Transistordimensionierung auftreten. Da die Schaltung nur eine einzige zusätzliche Abschlussimpedanz erzeugt, kann sie zudem keine Komponenten wie einen Ausgangspuffer DQ, Steuer-, Adress- und Taktanschlüsse etc. versorgen, die verschiedene Impedanzen benötigen. Ein Grund für diese Beschränkung liegt darin, dass die Schaltung eine feste Referenzspannung VDDQ/2 verwendet. Um diese Schwierigkeit zu beheben, stellt die Erfindung eine programmierbare Impedanzsteuerschaltung zur Verfügung, die in der Lage ist, eine optionale interne Impedanz zu erzeugen, wie sie zur Anpassung an verschiedene externe Impedanzen benötigt wird.
3 zeigt eine Realisierung einer grundlegenden programmierbaren Impedanzsteuerschaltung gemäß der Erfindung, in welcher eine variable Referenzspannung Vref als eine Referenzspannung verwendet wird. Die Schaltung nutzt eine beliebige Referenzspannung Vref für eine Aus gangsspannung eines Anschlusses P1, die durch eine Spannungsteilerkombination aus einer internen Impedanz Xa und einem externen Widerstand RQ erhalten wird. Wenn beispielsweise der externe Widerstand RQ einen Impedanzwert „×N" besitzt, kann ein interner Widerstand „×5" erzeugt werden, indem der Spannungswert [N/(N + M)]VDDQ-Spannungswert unter Einhaltung der Randbedingung linearen Verhaltens des MOS-Feldes benutzt wird. Die erfindungsgemäße Schaltung ist daher in der Lage, bei Xa eine interne Impedanz „×M" selbst dann zu erzeugen, wenn der externe Widerstand „RQ = „×N" ist.
4 zeigt eine Realisierung für einen Referenzspannungsgenerator gemäß der Erfindung. Wenngleich es andere Möglichkeiten für die Erzeugung der Referenzspannung Vref zur Nutzung in der Schaltung von 3 gibt, ist diese Realisierung eine der einfachsten. Zwei Widerstände R1 und R2 sind zwischen der VDDQ-Spannung und Masse in Reihe geschaltet und bilden so einen Spannungsteiler, und die Referenzspannung Vref wird daraus an einem Knoten N1 bereitgestellt. Wenn sich die interne Impedanz beispielsweise auf einen Wert „×M" ändert, um sich an die externe Impedanz „×N" anzupassen, wird dies durch das Verhältnis „R1/R2 = M/N" realisiert, wie aus 4 ersichtlich. Diese Vorgehensweise kann zudem eine Leistungskompensationsschaltung benutzen, um das Verhältnis M/N unabhängig von Änderungen in den Prozess-, Spannungs- und Temperaturbedingungen beizubehalten.
Die 5a und 5b veranschaulichen einen Vergleich der herkömmlichen Vorgehensweise mit einer erfindungsgemäßen Vorgehensweise zur Erzeugung von Referenzspannungen unter Verwendung von Widerständen. 5a zeigt ein herkömmliches Widerstandsfestlegungsverfahren unter Verwendung der typischen Referenzspannung „VDDQ/2", während 5b das erfindungsgemäße Widerstandsfestlegungsverfahren zeigt, bei dem jede gewünschte Referenzspannung bereitgestellt wird, in diesem Fall (5/9)VDDQ. Beim herkömmlichen Verfahren von 5a ist der Widerstandswert des an die VDDQ-Spannung angeschlossenen Widerstandsblocks R gleich dem Widerstandwert RQ, um die Spannung VDDQ/2 in Abhängigkeit vom externen Widerstand RQ abzugeben, was in den folgenden Beziehungen resultiert. VDDQ/2 = VDDQ[RQ/(R + RQ)], (1a)und damit R = RQ. (1b)
Hingegen wird beim erfindungsgemäßen Widerstandsfestlegungsverfahren zur Erzeugung der Referenzspannung gemäß 5b die Spannung „5VDDQ/9" anhand der folgenden Gleichungen erhalten: 5 VDDQ/9 = VDDQ[(RQ)/(R + RQ)], (2a)und daher R = (4/5)RQ. (2b)
Auf diese Weise kann jede benötigte interne Impedanz durch Festlegen eines Widerstandswertes erzeugt werden, um eine optimale Referenzspannung zu generieren.
Die 6a und 6b veranschaulichen einen Vergleich eines herkömmlichen und eines erfindungsgemäßen Verfahrens zur Erzeugung einer Referenzspannung durch Steuerung des Stroms statt des Widerstands. 6a zeigt eine Schaltung zur Durchführung eines Stromfestlegungsverfahrens für die Erzeugung einer Referenzspannung „VDDQ/2", und 6b zeigt im Schaltbild eine Schaltung für die Durchführung eines Stromfestlegungsverfahrens zur Erzeugung jeder gewünschten Referenzspannung, in diesem Fall 5VDDQ/8. Beim Stromfestlegungsverfahren von 6a gibt ein an die VDDQ-Spannung angeschlossener Stromblock I die Spannung VDDQ/2 in Abhängigkeit vom externen Widerstand RQ ab. Dies ergibt sich aus den folgenden Beziehungen: VDDQ/2 = I·RQ, (3a) und damit I = VDDQ/2RQ. (3b)
Hingegen wird durch das Stromfestlegungsverfahren zur Erzeugung einer Referenzspannung gemäß der Erfindung, wie aus 6b ersichtlich, die Spannung 5VDDQ/8 gemäß den folgenden Beziehungen erhalten: 5 VDDQ/8 = I·RQ, (4a)und damit I = 5/8(VDDQ)/(RQ). (4b)
Auf diese Weise legt die erfindungsgemäße Schaltung einen Strom zur Erzeugung einer optimalen Referenzspannung fest, um die benötigte interne Impedanz bereitzustellen.
7 veranschaulicht gemäß einer ersten erfindungsgemäßen Realisierung eine programmierbare Impedanzsteuerschaltung, in der eine optimierte Referenzspannung verwendet wird. Die Schaltung beinhaltet einen „Pull-up"-Schaltkreis mit einem ersten MOS-Feld 101, das an die VDDQ-Spannung angeschlossen ist, einer ersten Kontaktstelle P1, einem externen Widerstand 102 (RQ), einem Tiefpassfilter 103 (LPF), einem Referenzspannungsgenerator 130, einem ersten Detektor 140, einem ersten Zwischenspeicher 151, einem ersten Datenausgabepuffer 153, einem chipexternen Aufwärtstreiber (OCD) und einem Aufwärts-Abschlusselement 159.
Des weiteren ist ein „Pull-down"-Schaltkreis vorgesehen mit einem zweiten MOS-Feld 107, einem dritten MOS-Feld 109, einem zweiten Detektor 140, einem zweiten Zwischenspeicher 155, einem zweiten Datenausgabepuffer 157, einem chipexternen Abwärtstreiber (OCD) und einem Abwärts-Abschlusselement 161.
Die Schaltung verwendet M-fach die interne Impedanz gemäß N-mal die durch den Benutzer an das System angeschlossene externe Impedanz RQ, mit N≠M. Die Betriebsweise ist wie folgt.
Zuerst wird dem ersten MOS-Feld 101 im Pull-up-Schaltkreis die VDDQ-Versorgungsspannung zugeführt, z. B. eine Versorgungsspannung für eine Hochgeschwindigkeits-Sendeempfängerlogik (HSTL). Der externe Widerstand 102 (RQ) beträgt das N-fache der externen Impedanz. Die Kontaktstelle P1 gibt eine zweite Spannung ab, die durch Kombination des ersten MOS-Feldes 101 und des externen Widerstands 102 (RQ) erhalten wird. Der erste Referenzspannungsgenerator 130 erzeugt einen ersten Referenzspannungswert Vref = VDDQ·N/(N + M), wobei R2 den N-Widerstandswert und R1 den M-Widerstandwert aufweist. Der erste Detektor 120 beinhaltet einen ersten Komparator 121 und einen ersten Zähler 123, wobei der erste Komparator 121 die tiefpassgefilterte Spannung am Punkt P1 mit der ersten Referenzspannung vergleicht und das Vergleichsergebnis an den ersten Zähler 123 abgibt. Der erste Zähler 123 erzeugt ein Signal entsprechend dem Ausgangssignal des ersten Komparators 121 und gibt es an den Aufwärtstreiber und das Aufwärts-Abschlusselement 159 des chipexternen Treibers (OCD) ab. Gleichzeitig wird das Signal zum ersten MOS-Feld 101 rückgekoppelt.
Im Pull-down-Schaltkreis weist das zweite MOS-Feld 107 dieselbe Struktur wie das erste MOS-Feld 101 auf und wird ebenfalls mit der VDDQ-Spannung beaufschlagt und empfängt das Ausgangssignal des ersten Zählers 123, um die Impedanz zu steuern. Der erste Zähler 123 steuert somit sowohl das erste als auch das zweite MOS-Feld 101, 107. Das dritte MOS-Feld 109 ist mit dem zweiten MOS-Feld 107 in einer Spannungsteilerkonfiguration verbunden, um auf diese Weise eine dritte Spannung dazwischen festzulegen. Der zweite Detektor 140 umfasst einen zweiten Komparator 141 und einen zweiten Zähler 143. Der zweite Komparator 141 vergleicht die dritte Spannung, die durch Kombinie ren des zweiten MOS-Feldes 107 mit dem dritten MOS-Feld 109 erhalten wird, mit der zweiten Referenzspannung VDDQ/2, die vorzugsweise auf den halben Wert der VDDQ-Spannung festgesetzt wird, um auf diese Weise eine der VDDQ/2-Spannung entsprechende Impedanz für die dritte Spannung zu liefern. Der zweite Zähler 143 empfängt das Ausgangssignal des zweiten Komparators 141 und erzeugt ein Rückkopplungssignal für das dritte MOS-Feld 109.
Zwischen den Ausgang der Kontaktstelle P1 und den ersten Komparator 121 bzw. zwischen den ersten Referenzspannungsgenerator 130 und den ersten Komparator 121 ist jeweils optional ein erstes bzw. zweites Tiefpassfilter (LPF) 103, 105 eingeschleift, um Rauschen zu reduzieren, das von der Kontaktstelle P1 generiert wird, und die Rauscheigenschaften auszugleichen. Die zwei Tiefpassfilter 103, 105 können vom selben oder von unterschiedlichem Typ sein. Der erste Referenzspannungsgenerator 130 erzeugt die erste Referenzspannung zwischen dem an die VDDQ-Spannung angeschlossenen ersten Widerstand R1 und dem an Masse angeschlossenen zweiten Widerstand R2. Das Verhältnis des ersten Widerstands R1 zum zweiten Widerstand R2 beträgt M/N.
In diesem Schaltkreis erzeugt der den ersten Komparator 121 und den ersten Zähler 123 enthaltende erste Detektor 120 die Impedanz, die benötigt wird, um die erste Referenzspannung Vref passend zum externen Widerstand RQ zu erhalten. Das Ausgangssignal des zweiten Detektors 140 des Pull-down-Schaltkreises wird mit der Impedanz rückgekoppelt und liefert das entsprechende Signal. Das im Pull-up-Schaltkreis und im Pull-down-Schaltkreis jeweils erzeugte Signal wird dem Aufwärts-Abschlusselement 159 bzw. dem Abwärts-Abschlusselement 161 zugeführt.
Die Betriebsweise dieser ersten erfindungsgemäßen programmierbaren Impedanzsteuerschaltung wird nun beispielhaft erläutert. Für den Fall, dass von außen ein „x5"-Widerstand angelegt wird und eine „x4"-Impedanz intern anzulegen ist, wird die Referenzspannung als 5/9 der VDDQ-Spannung angelegt. Da die praktische Spannung zum Ansteuern des Abschlusselements oder Treibers auf VDDQ/2 kommt und die an das erste MOS-Feld 101 angelegte, praktische Spannung 4/9 der VDDQ-Spannung beträgt, wird möglicherweise ein Betriebsfehler in diesem Fall erzeugt. Wenn jedoch die Linearität des ersten MOS-Feldes 101 ausreichend ist, verursacht ein solcher Fehler keine Probleme im Betrieb. Außerdem nimmt dieser Betriebsfehler ab, wenn der HSTL-Pegel graduell abnimmt und dementsprechend der VDDQ-Pegel niedriger wird.
Als nächstes wird unter Bezugnahme auf 8 im Detail auf den Betrieb einer zweiten erfindungsgemäßen programmierbaren Impedanzsteuerschaltung zur Erzeugung einer optimalen Referenzspannung durch ein Alternativverfahren eingegangen.
In der Schaltung von 8 ist, wenn eine Stromquelle als ein Detektionsschaltkreis verwendet und eine Referenzspannung von 5/8 der VDDQ-Spannung benutzt wird, der fließende Strom gleich groß wie im Fall, dass die VDDQ/2-Spannung an einen externen „x4"-Widerstand angekoppelt ist. Eine Stromquelle PMOS1 wird mit der VDDQ- oder einer VDD-Spannung versorgt. Der Schaltkreis spricht durch die Verwendung von PMOS1 nicht auf Rauschen in der Kontaktstelle P1 an. Der externe Widerstand RQ beträgt ein N-faches der externen Impedanz. Die Kontaktstelle P1 gibt die durch Kombination von PMOS1 mit dem externen Widerstand RQ erhaltene Spannung ab. Ein erster Referenzspannungsgenerator 210 erzeugt die Referenzspannung entsprechend einem Faktor N/(N + M) mal der VDDQ-Spannung. Ein erster Komparator 223 vergleicht die Ausgangsspannung der Kontaktstelle P1 mit der ersten Referenzspannung Vref, um die der ersten Referenzspannung entsprechende Impedanz für die Ausgangsspannung der Kontaktstelle P1 in einen Strom zu wandeln und gleichzeitig zu PMOS1 rückzukoppeln. Der Stromspiegel kopiert den Strom vom ersten Komparator 223, um die Aufwärts/Abwärts-Fehlanpassung zu verringern. Ein zweiter Komparator 231 vergleicht die Ausgangsspannung vom Stromspiegel mit der Spannung VDDQ/2 und gibt ein Signal an einen ersten Zähler 235 ab. Der erste Zähler 235 generiert ein Signal in Reaktion auf das Ausgangssignal vom zweiten Komparator 232 und gibt es an den Aufwärts-Treiber und ein Aufwärts-Abschlusselement 249 des chipexternen Treibers ab, wobei gleichzeitig das Signal zu einem ersten MOS-Feld 227 rückgekoppelt wird, das zwischen dem Ausgang des Stromspiegels und Masse angeordnet ist. Das Ausgangssignal des ersten Zählers 235 wird zum chipexternen Aufwärts-Treiber (OCD) und zu einem Aufwärts-Abschlusselement 249 über einen ersten Zwischenspeicher 267 und einen ersten Datenausgabepuffer 239 abgegeben.
Die vorstehend erwähnte Struktur ist diejenige des Pull-up-Schaltkreises. Diejenige des Pull-down-Schaltkreises ist wie folgt. Ein zweites MOS-Feld 229 wird mit der VDDQ-Spannung gespeist. Ein zweiter NMOS-Transistor NMOS2 ist mit einem Anschluss an das zweite MOS-Feld 229 und mit dem anderen Anschluss an Masse gekoppelt. Ein dritter Komparator 241 vergleicht die durch Kombination des zweiten MOS-Feldes 229 und des NMOS2 erhaltene Ausgangsspannung mit der VDDQ/2-Spannung und gibt sein Ausgangssignal an einen zweiten Zähler 243 ab. Der zweite Zähler 243 generiert ein Ausgangssignal für den Abwärts-Treiber und ein Abwärts-Abschlusselement 251. Das Ausgangssignal wird außerdem zum zweiten MOS-Feld 229 rückgekoppelt.
Zwischen den Ausgang der Kontaktstelle P1 und den ersten Komparator 223 sowie zwischen den ersten Referenzspannungsgenerator 210 und den ersten Komparator 223 ist vorzugsweise je ein Tiefpassfilter (LPF) 221, 225 eingeschleift, um von der Kontaktstelle P1 erzeugtes Rauschen zu reduzieren und die Rauscheigenschaften auszugleichen. Die Referenzspannung Vref des ersten Referenzspannungsgenerators 210 wird zwischen dem ersten Widerstand R1, der an die VDDQ-Spannung angeschlossen ist, und dem zweiten Widerstand R2 abgegeben, der mit Masse verbunden ist. Das Verhältnis des ersten Widerstands R1 zum zweiten Widerstand R2 beträgt M/N.
Die Betriebsweise dieser zweiten erfindungsgemäßen programmierbaren Impedanzsteuerschaltung wird nun beispielhaft erläutert. Für den Fall, dass der externe Widerstand das N-fache der externen Impedanz beträgt und eine M-fache Impedanz intern anzulegen ist, generiert der Referenzspannungsgenerator 210 die Referenzspannung [M/(N + M)]VDDQ. Hierbei beträgt die Spannung zwischen der Kontaktstelle P1 und Masse [M/(N + M)]VDDQ. Die praktische Treiberspannung wird dann erhalten, indem die Spannung am Knoten den Wert VDDQ/2 annimmt. Es gibt jedoch keinen Unterschied im Strom zwischen den Fällen, dass die Spannung VDDQ/2 oder [M/(N + M)]VDDQ beträgt, da der PMOS1 im Sättigungsbereich betrieben wird. Der in dieser Weise erzeugte Strom wird durch den Stromspiegel kopiert und ermöglicht es der Spannungsdifferenz an den beiden Anschlüssen des ersten MOS-Feldes 227, den Wert VDDQ/2 anzunehmen, indem der Widerstandswert des ersten MOS-Feldes 227 verändert wird. Als Ergebnis wird die M-fache Impedanz in einem Zustand erhalten, bei dem die Spannungsdifferenz zwischen den beiden Anschlüssen des ersten MOS-Feldes 227 den Wert VDDQ/2 hat. Der auf diese Weise erhaltene Impedanzwert ist an die Impedanz des Aufwärts-Treibers angepasst. Als Ergebnis hiervon wird, obwohl ein N-facher Widerstand angelegt wird, eine M-fache Impedanz realisiert, was einen Fehlanpassungsbetrieb minimiert.
9 zeigt ein weiteres erfindungsgemäßes Ausführungsbeispiel. In der dort gezeigten Schaltung kann, wenn der externe Widerstandswert in einem weiten Bereich liegen kann, nur eine PMOS-Stromquelle nicht die Rolle aller Stromquellen spielen. Dementsprechend ist angepasst an eine solche Umgebung die Schaltung zur Steuerung des Betriebsumfangs der programmierbaren Impedanzsteuerschaltung wie folgt aufgebaut.
Eine Stromquelle umfasst mehrere PMOS-Transistoren, wobei in 9 drei PMOS-Transistoren mit den Bezugszeichen PMOS1, PMOS2 und PMOS3 gezeigt sind, wobei es sich versteht, dass je nach Bedarf auch mehr davon vorgesehen sein können. Wenn die Gate-Spannung bei leitend geschaltetem PMOS1 die Drain-Spannung erreicht, wird der benachbarte PMOS2 leitend geschaltet, was den Betriebsbereich erweitert. Ein zwischen die Gate- und die Source-Elektrode eines jeweiligen PMOS-Transistors eingeschleifter Kondensator C ist vorzugsweise dafür vorgesehen, Rauschen der Gate/Source-Spannung Vgs in Reaktion auf Änderungen des Stromwertes zu minimieren, die durch Änderungen der VDDQ-Spannung hervorgerufen werden.
Wie die obige Beschreibung vorteilhafter Ausführungsbeispiele zeigt, weist die erfindungsgemäße programmierbare Impedanzsteuerschaltung den Vorteil auf, dass sie eine interne Impedanz in Übereinstimmung mit einer externen Impedanz zu erzeugen vermag, obwohl sich die in einem Chip benötigte interne Impedanz von der externen Impedanz unterscheidet. Die Schaltung verwendet außerdem eine Referenzspannung zur Erzeugung der internen Impedanz für die externe Impedanz als einem optimalen Widerstandswert.

Claims

Programmierbare Impedanzsteuerschaltung mit – einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zugeführt wird, – einem externen Widerstand (RQ) mit einer externen Impedanz gleich dem N-fachen des externen Widerstands, – einer Kontaktstelle (P1) zum Abgeben einer zweiten Spannung, die durch Kombination des MOS-Feldes und des externen Widerstands erhalten wird, und – einem Referenzspannungsgenerator (130) zur Erzeugung einer dritten Spannung (Vref) als einer Referenzspannung für die zweite Spannung entsprechend dem N/(N + M)-fachen der ersten Spannung, wobei das M-fache der internen Impedanz für das N-fache der externen Impedanz verwendet wird, mit N = M oder N ≠ M, – wobei das MOS-Feld mit einer Mehrzahl von PMOS-Transistoren aufgebaut ist und einen zusätzlich benachbarten PMOS-Transistor leitend schaltet, wenn bei einem leitend geschalteten PMOS-Transistor die Gate-Spannung den Wert der Drain-Spannung erreicht, und – wobei das MOS-Feld eine Kapazität (C) beinhaltet, die zwischen eine Gate- und eine Source-Elektrode des jeweiligen PMOS-Transistors eingeschleift ist.
Programmierbare Impedanzsteuerschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, dass der Referenzspannungsgenerator die dritte Spannung (Vref) an einer Stelle zwischen einem mit der ersten Spannung verbundenen ersten Widerstand (R1) und einem mit Masse verbundenen zweiten Widerstand (R2) abgibt und das Verhältnis des ersten Widerstands zum zweiten Widerstand gleich dem Verhältnis von M zu N ist.
Programmierbare Impedanzsteuerschaltung nach Anspruch 1 oder 2, weiter gekennzeichnet durch einen Detektor (120), der zum Detektieren einer zur Referenzspannung für den externen Widerstand gehörigen Impedanz und Abgeben eines Rückkopplungssignals zum MOS-Feld eingerichtet ist.
Programmierbare Impedanzsteuerschaltung nach Anspruch 2 oder 3, weiter dadurch gekennzeichnet, dass der Detektor ein Signal erzeugt, das einer Impedanz der Referenzspannung für den externen Widerstand entspricht, und dieses abgibt und gleichzeitig zum MOS-Feld rückkoppelt.
Programmierbare Impedanzsteuerschaltung nach einem der Ansprüche 2 bis 4, weiter dadurch gekennzeichnet, dass der Detektor einen Strom generiert, welcher der Impedanz der Referenzspannung für einen externen Widerstand entspricht, und das Stromsignal abgibt und gleichzeitig zum MOS-Feld rückkoppelt.
Programmierbare Impedanzsteuerschaltung nach einem der Ansprüche 3 bis 5, weiter gekennzeichnet durch ein zwischen den Aus gang der Kontaktstelle und den Detektor eingeschleiftes Tiefpassfilter (103).
Programmierbare Impedanzsteuerschaltung nach einem der Ansprüche 4 bis 6, weiter gekennzeichnet durch einen Pull-up-Schaltkreis, der ein Signal oder einen Strom in Abhängigkeit von einer Pull-up-Information abgibt, und einen Pull-down-Schaltkreis, der ein Signal oder einen Strom in Abhängigkeit von einer Pull-down-Information abgibt, wobei die der Impedanz entsprechende Signal- oder Strominformation, die von einem Detektor des Pull-up-Schaltkreises generiert wird, zur Erzeugung einer Signal- oder Strominformation rückgekoppelt wird, die der Impedanz eines Detektors des Pull-down-Schaltkreises entspricht.
Programmierbare Impedanzsteuerschaltung nach Anspruch 7, weiter gekennzeichnet durch einen Stromspiegel zur Verringerung einer Aufwärts/Abwärts-Fehlanpassung des Pull-up-Schaltkreises und des Pull-down-Schaltkreises.
Programmierbare Impedanzsteuerschaltung, die eine M-fache interne Impedanz für eine N-fache externe Impedanz, mit N≠M, verwendet, mit – einem MOS-Feld (101), dem eine erste Spannung (VDDQ) zugeführt wird, – einem externen Widerstand (RQ) mit einer externen Impedanz gleich dem N-fachen des externen Widerstands und – einer Kontaktstelle (P1) zum Abgeben einer zweiten Spannung, die durch Kombination des MOS-Feldes und des externen Widerstands erhalten wird, dadurch gekennzeichnet, dass – die programmierbare Impedanzsteuerschaltung einen Pull-up-Schaltkreis und einen Pull-down-Schaltkreis aufweist, – wobei der Pull-up-Schaltkreis ein erstes MOS-Feld (101), dem die erste Spannung zugeführt wird, den externen Widerstand (RQ) mit dem N-fachen der externen Impedanz, die Kontaktstelle (P1), welche die zweite Spannung abgibt, einen ersten Referenzspannungsgenerator (130) zur Erzeugung einer dem N/(N + M)-fachen der ersten Spannung entsprechenden ersten Referenzspannung für die von der Kontaktstelle abgegebene zweite Spannung, einen ersten Komparator (121) zum Vergleichen der zweiten Spannung mit der ersten Referenzspannung und Abgeben einer Impedanzinformation gemäß der ersten Referenzspannung für die zweite Spannung sowie einen ersten Zähler (123) zur Erzeugung eines Signals, das der vom ersten Komparator abgegebenen Impedanzinformation entspricht, und Abgeben desselben an einen Aufwärts-Treiber und ein Aufwärts-Abschlusselement (159) und Rückkoppeln desselben zum ersten MOS-Feld umfasst und – wobei der Pull-down-Schaltkreis ein zweites MOS-Feld (107), dem die erste Spannung zugeführt wird und welches das vom ersten Zähler abgegebene Signal zur Steuerung einer Impedanz empfängt, ein drittes MOS-Feld (109), das einerseits mit dem zweiten MOS-Feld und andererseits mit Masse verbunden ist, einen zweiten Komparator (141) zum Vergleichen der durch Kombination des zweiten MOS-Feldes und des dritten MOS-Feldes erhaltenen dritten Spannung mit der zweiten Referenzspannung, die halb so groß wie die erste Spannung ist, um eine Impedanzinformation gemäß der zweiten Referenzspannung für die dritte Spannung abzugeben, sowie einen zweiten Zähler (143) zur Erzeugung eines Signals, das der vom zweiten Komparator abgegebenen Impedanzinformation entspricht, und Abgeben desselben zu einem Abwärts-Treiber und einem Abwärts-Abschlusselement (161) sowie zum Rückkoppeln desselben zum dritten MOS-Feld aufweist.
Programmierbare Impedanzsteuerschaltung, die eine M-fache interne Impedanz für eine N-fache externe Impedanz, mit N≠M, verwendet, gekennzeichnet durch – einen Pull-up-Schaltkreis mit einer PMOS-Stromquelle, der eine erste Spannung (VDDQ) oder eine zweite Spannung (VDD) zugeführt wird, einem externen Widerstand (RQ) gleich dem N-fachen der externen Impedanz, einer Kontaktstelle P1, die eine durch Kombination der PMOS-Stromquelle und des externen Widerstands erhaltene dritte Spannung abgibt, einem ersten Referenzspannungsgenerator (210) zur Erzeugung einer dem N/(N + M)-fachen der ersten Spannung entsprechenden vierten Referenzspannung als einer Referenzspannung für die von der Kontaktstelle abgegebene dritte Spannung, einem ersten Komparator (223) zum Vergleichen der dritten Spannung mit der vierten Spannung und Abgeben einer Impedanzinformation gemäß der vierten Spannung für die dritte Spannung als eine Strominformation und Rückkoppeln derselben zur PMOS-Stromquelle, einem Stromspiegel zum Kopieren der Strominformation vom ersten Komparator, einem zweiten Komparator (231) zum Vergleichen der Ausgangsspannung des Stromspiegels mit einer zweiten Referenzspannung, die halb so groß wie die erste Spannung ist, und Abgeben einer entsprechenden Vergleichsinformation sowie einem ersten Zähler zum Erzeugen eines Signals, das der vom zweiten Komparator abgegebenen Impedanzinformation entspricht und Abgeben desselben zu einem Aufwärts-Treiber und einem Aufwärts-Abschlusselement (249) und Rückkoppeln desselben zu einem ersten MOS-Feld und – einem Pull-down-Schaltkreis mit einem zweiten MOS-Feld (129), dem die erste Spannung zugeführt wird, einer NMOS-Einheit, die einerseits mit dem zweiten MOS-Feld und andererseits mit Masse verbunden ist, einem dritten Komparator (241) zum Vergleichen einer durch Kombination des zweiten MOS-Feldes und der NMOS-Einheit erhaltenen fünften Spannung mit der zweiten Referenzspannung und Abgeben einer Impedanzinformation gemäß der zweiten Referenzspannung für die fünfte Spannung und einem zweiten Zähler 243 zum Erzeugen eines Signals, das der vom dritten Komparator abgegebenen Impedanz ent spricht, und Abgeben desselben zu einem Abwärts-Treiber und einem Abwärts-Abschlusselement (251) und Rückkoppeln zum zweiten MOS-Feld.
Programmierbare Impedanzsteuerschaltung nach Anspruch 9 oder 10, gekennzeichnet durch ein Tiefpassfilter (103, 221) zwischen der Kontaktstelle (P1) und dem ersten Komparator (121, 223) und ein Tiefpassfilter (105, 225) zwischen dem ersten Referenzspannungsgenerator (130, 210) und dem ersten Komparator (121, 223).
Programmierbare Impedanzsteuerschaltung nach einem der Ansprüche 9 bis 11, weiter dadurch gekennzeichnet, dass der erste Referenzspannungsgenerator die vierte Spannung zwischen einem ersten Widerstand (R1), der mit der ersten Spannung verbunden ist, und einem zweiten Widerstand (R2) abgibt, der mit Masse verbunden ist, wobei das Verhältnis des ersten zum zweiten Widerstandswert gleich dem Verhältnis von M zu N ist.
Programmierbare Impedanzsteuerschaltung nach einem der Ansprüche 10 bis 12, weiter dadurch gekennzeichnet, dass die Stromquelle mehrere PMOS-Elemente beinhaltet und ein zusätzliches, benachbartes PMOS-Element leitend schaltet, wenn die Gate-Spannung des leitend geschalteten PMOS-Elementes eine Drain-Spannung erreicht, um den Betriebsbereich auszudehnen.
Programmierbare Impedanzsteuerschaltung nach Anspruch 13, weiter dadurch gekennzeichnet, dass die Stromquelle einen Kondensator (C) zwischen der Gate- und der Source-Elektrode des jeweiligen PMOS-Elementes beinhaltet.