DE102004049249B4 - Electronics module, wafer product and manufacturing process - Google Patents

Electronics module, wafer product and manufacturing process Download PDF

Info

Publication number
DE102004049249B4
DE102004049249B4 DE102004049249A DE102004049249A DE102004049249B4 DE 102004049249 B4 DE102004049249 B4 DE 102004049249B4 DE 102004049249 A DE102004049249 A DE 102004049249A DE 102004049249 A DE102004049249 A DE 102004049249A DE 102004049249 B4 DE102004049249 B4 DE 102004049249B4
Authority
DE
Germany
Prior art keywords
integrated circuit
redistribution structure
substrate
module according
circuit dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004049249A
Other languages
German (de)
Other versions
DE102004049249A1 (en
Inventor
Seung-duk Asan Baek
Dong-hyeon Suwon Jang
Gu-sung Seongnam Kim
Kang-wook Suwon Lee
Jae-sik Hwaseong Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030088055A external-priority patent/KR100609011B1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004049249A1 publication Critical patent/DE102004049249A1/en
Application granted granted Critical
Publication of DE102004049249B4 publication Critical patent/DE102004049249B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Elektronikmodul mit einem monolithischen mikroelektronischen Substrat (401), das mehrere integrierte Schaltkreiseinzelchips (110a bis 110h) und eine Umverteilungsstruktur (510) beinhaltet, die einen mit wenigstens einem der integrierten Schaltkreischips (110a bis 110h) gekoppelten, an einer Kante des monolithischen Substrats angeordneten, externen Katenverbinderkontakt (230a) bereitstellt und sich über die integrierten Schaltkreiseinzelchips hinweg erstreckt.electronic module with a monolithic microelectronic substrate (401), the a plurality of integrated circuit dies (110a to 110h) and a redistribution structure (510), one with at least one of the integrated ones Circuit chips (110a to 110h) coupled to one edge of the arranged monolithic substrate, external Katenverbinderkontakt (230a) provides and moves over extends the integrated circuit dies.

Figure 00000001
Figure 00000001

Description

Die Erfindung bezieht sich auf ein Elektronikmodul, ein Waferprodukt und auf ein zugehöriges Herstellungsverfahren.The The invention relates to an electronic module, a wafer product and an associated manufacturing process.

Ein typisches herkömmliches Elektronikmodul, wie ein Speichermodul, kann eine Mehrzahl von gepackten integrierten Schaltkreisbauelementen beinhalten, die an einer Leiterplatte (PCB) angebracht sind. Die integrierten Schaltkreisbauelemente können in verschiedenen Formen gepackt sein, wie einer herkömmlichen Durchkontaktlochpackung oder Oberflächenmontagepackung (SMT-Packung), die sich für manuelle und/oder Schwall-Löttechniken eignen, ebenso wie einer Packung mit Chipabmessung (Chip-Scale-Packung (CSP)) und einer Chip-Scale-Packung auf Waferniveau bzw. Waferebene (Waferlevel-CSP (WLCSP)), die für eine PCB-Montage unter Verwendung von Lotkugeltechniken konfiguriert sind.One typical conventional Electronic module, such as a memory module, can be a plurality of packed integrated circuit components that on a circuit board (PCB) are mounted. The integrated circuit devices can be used in be packed in different shapes, like a conventional one Through-hole or surface mount package (SMT package), for themselves manual and / or wave soldering techniques as well as a chip-sized package (chip-scale package (CSP)) and a chip-scale package at the wafer level or wafer level (Wafer Level CSP (WLCSP)) required for PCB mounting Use of soldering techniques are configured.

1 zeigt ein herkömmliches Modul mit WLCSP-Bauelementen 50, die auf einer PCB 10 angebracht sind. In nicht gezeigter Weise beinhaltet die PCB 10 Schaltkreisleiterbahnen, welche die Bauelemente 50 und passive Bauelemente 70 verbinden, z. B. Induktivitäten, Kondensatoren und Widerstände. Die PCB 10 beinhaltet des Weiteren Kantenverbinderkontakte 12, die so konfiguriert sind, dass sie Kontaktmesser eines nicht gezeigten Kantenverbinders kontaktieren, der in die Kante der PCB 10 eingreift. 1 shows a conventional module with WLCSP devices 50 on a PCB 10 are attached. Not shown, the PCB includes 10 Circuit traces, which are the components 50 and passive components 70 connect, z. B. inductors, capacitors and resistors. The PCB 10 further includes edge connector contacts 12 , which are configured to contact contact blades of an edge connector, not shown, which is in the edge of the PCB 10 intervenes.

2 ist eine Querschnittansicht entlang einer Linie II-II von 1. Wie daraus ersichtlich, verbinden Lotkugeln 57 die WLCSP-Bauelemente 50 mit der PCB 10. 3 zeigt eine vergrößerte Ansicht eines Teils eines WLCSP-Bauelements 50, das ein Halbleitersubstrat 51, eine Passivierungsschicht 53, Chipkontaktstellen 52, eine strukturierte Umverteilungsschicht 54 und eine Schutzschicht 55 beinhaltet. Die Lotkugel 57 kontaktiert einen freiliegenden Bereich der Umverteilungsschicht 54. 2 is a cross-sectional view taken along a line II-II of 1 , As can be seen, solder balls connect 57 the WLCSP components 50 with the PCB 10 , 3 shows an enlarged view of a portion of a WLCSP device 50 that is a semiconductor substrate 51 , a passivation layer 53 , Chip pads 52 , a structured redistribution layer 54 and a protective layer 55 includes. The solder ball 57 contacts an exposed portion of the redistribution layer 54 ,

Es zeigt sich, dass sich herkömmliche Bauelementpackungs- und Bauelementzwischenverbindungstechnologien einer Grenze minimaler Merkmalsabmessung nähern, welche die Möglichkeit des Designers zu einer weiteren Reduzierung der Abmessung von Modulen beschränkt. Außerdem können Techniken, die gelötete Verbindungen verwenden, Zuverlässigkeits- und Umweltprobleme aufweisen. Für das in den 1 und 2 gezeigte Modul kann eine mechanische Scherbeanspruchung auf die Lotkugeln, die durch eine Fehlanpassung der thermischen Ausdehnungskoeffizienten des Bauelements 50 und der PCB 10 induziert wird, ein Versagen der Lotmittelverbindung verursachen. Außerdem kann der Bleigehalt von herkömmlichen Lotmitteln Umweltprobleme nach sich ziehen.It can be seen that conventional device packaging and device interconnect technologies are approaching a minimum feature size limit which limits the designer's ability to further reduce the size of modules. In addition, techniques that use soldered joints can have reliability and environmental issues. For that in the 1 and 2 The module shown can cause a mechanical shear stress on the solder balls caused by a mismatch of the thermal expansion coefficient of the device 50 and the PCB 10 induce failure of the solder compound. In addition, the lead content of conventional solder can cause environmental problems.

Die Offenlegungsschrift US 2002/0031858 A1 offenbart ein Halbleiterbauelement bzw. Halbleitermodul und ein zugehöriges Elektronikbauelement mit einem Sockel, der elektrische Druckverbinderelemente zur Kontaktierung von Kontaktstellen eines Halbleiterwaferprodukts aufweist, das auf einem Träger in den Sockel eingefügt werden kann. Dabei kann der Sockel an einer Leiterplatte montiert sein und mehrere Träger aufnehmen, auf denen jeweils ein oder mehrere Halbleitereinzelchips vorgesehen sein können. Dazu kann das Waferprodukt einen oder mehrere vereinzelte oder nicht vereinzelte Einzelchips beinhalten. Der Sockel kann auf diese Weise unterschiedliche Einzelchiptypen in Kombination aufnehmen, z. B. einen oder mehrere Mikroprozessor-Einzelchips und einen oder mehrere Speicher-Einzelchips.The publication US 2002/0031858 A1 discloses a semiconductor device and associated electronics device having a pedestal having electrical pressure connector elements for contacting pads of a semiconductor wafer product that can be inserted on a carrier into the pedestal. In this case, the base can be mounted on a printed circuit board and accommodate a plurality of carriers, on each of which one or more semiconductor dies can be provided. For this purpose, the wafer product may contain one or more isolated or non-isolated individual chips. The socket can accommodate different types of individual dies in combination, e.g. B. one or more microprocessor chips and one or more memory chips.

Die Patentschrift US 6 210 993 B1 beschreibt die Herstellung einer Halbleiterpackung mit Einzelchips, die auf einem streifenförmigen Leiterrahmen montiert werden, der mit Polymer-Zwischenverbindungen zur Kontaktierung von Kontaktstellen der Einzelchips versehen ist. Die Polymer-Zwischenverbindungen können Mehrebenenleiter beinhalten, die auf einem Trägerstreifen aus Polymermaterial gebildet sind, z. B. auf gegenüberliegenden Seiten desselben.The patent US Pat. No. 6,210,993 B1 describes the fabrication of a semiconductor package with discrete dies mounted on a strip-shaped lead frame provided with polymer interconnects for contacting pads of the dies. The polymer interconnects may include multi-level conductors formed on a carrier strip of polymeric material, e.g. B. on opposite sides thereof.

In der Offenlegungsschrift US 2002/0094602 A1 sind ein Speichermodul vom Typ mit direkter Chipanbringung (DCA) und ein zugehöriges Herstellungsverfahren offenbart, bei denen ein Chipsatz mit mehreren nebeneinanderliegenden Chips einschließlich einer sich über die Chips hinweg erstreckenden Umverdrahtungs- bzw. Umverteilungsstruktur monolithisch vorgefertigt wird, wobei die Umverteilungsstruktur eine Mehrzahl von Schaltkreisen sowie an ihrer Oberseite externe Bondkontaktstellen aufweist, die durch die Schaltkreise mit Bondkontaktstellen der Chips elektrisch verbunden sind. Der solchermaßen monolithisch vorgefertigte Chipsatz wird dann direkt auf ein Speichermodulsubstrat mittels Flip-Chip-Technologie gebondet, indem die externen Bondkontaktstellen der Umverteilungsstruktur an interne Anschlüsse des Substrats gebondet werden. Die internen Anschlüsse des Substrats sind elektrisch mit an einer Kante des Substrats angeordneten, externen Kantenverbinderkontakten verbunden.In the published patent application US 2002/0094602 A1 For example, a Direct Chip Attachment (DCA) type memory module and related manufacturing method are disclosed in which a chip set having a plurality of juxtaposed chips including a redistributing structure extending across the chips is monolithically prefabricated, the redistribution structure comprising a plurality of circuits has on its upper side external bond pads that are electrically connected by the circuits with bond pads of the chips. The thus monolithically prefabricated chipset is then directly bonded to a memory module substrate by flip-chip technology by bonding the external bond pads of the redistribution structure to internal terminals of the substrate. The internal terminals of the substrate are electrically connected to external edge connector contacts disposed on an edge of the substrate.

Die Offenlegungsschrift US 2003/0122246 A1 offenbart eine Chippackungsstruktur und ein zugehöriges Chippackungsverfahren, bei dem ebenfalls mehrere Chips nebeneinander in einem Siliciumsubstrat und über diesen eine Umverdrahtungs- bzw. Umverteilungsstruktur mit oberseitigen, externen Bondkontaktstellen gebildet werden, mit denen die vorgefertigten Chips mittels Flip-Chip-Technologie an zugehörige Anschlusskontakte einer Leiterplatte (PCB) gebondet werden. Die Umverteilungsstruktur dient hierbei insbesondere zur Vergröberung der Bondkontaktstellenstruktur, d. h. zur Vergrößerung der Abstände zwischen den einzelnen Kontakten, so dass der Abstand der Bondkontakte auf den Chips selbst kleiner gehalten werden kann als der Abstand korrespondierender Anschlusskontakte auf der PCB.The publication US 2003/0122246 A1 discloses a chip package structure and associated chip packaging method in which a plurality of chips are also formed side by side in a silicon substrate and over this a redistribution structure with topside, external bond pads, with which the prefabricated chips by means of flip-chip technology to associated terminal contacts of a circuit board (PCB) are bonded. The redistribution In this case, the structure serves, in particular, to coarsen the bond pad structure, ie to increase the distances between the individual contacts, so that the distance of the bond contacts on the chips themselves can be kept smaller than the distance of corresponding connection contacts on the PCB.

Der Erfindung liegt als technisches Problem die Bereitstellung eines Elektronikmoduls, eines Waferproduktes sowie eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben genannten Schwierigkeiten des Standes der Technik wenigstens teilweise vermeiden lassen.Of the Invention is the technical problem of providing a Electronic module, a wafer product and an associated manufacturing process underlying the difficulties mentioned above At least partially avoided prior art.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Elektronikmoduls mit den Merkmalen des Anspruchs 1, eines Waferproduktes mit den Merkmalen des Anspruchs 17 sowie eines Elektronikmodul-Herstellungsverfahrens mit den Merkmalen des Anspruchs 20.The Invention solves this problem by providing an electronic module with the features of claim 1, a wafer product with the features of claim 17 and an electronic module manufacturing method with the features of claim 20.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.advantageous Further developments of the invention are specified in the subclaims.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Hierbei zeigen:Advantageous, Embodiments described below of the invention and the conventional embodiment explained above for better understanding thereof are shown in the drawings. Hereby show:

1 eine schematische Draufsicht auf ein herkömmliches Elektronikmodul, 1 a schematic plan view of a conventional electronic module,

2 eine Schnittansicht längs einer Linie II-II von 1, 2 a sectional view taken along a line II-II of 1 .

3 eine ausschnittweise Querschnittansicht eines WLCSP-Bauelements des Elektronikmoduls von 1, 3 a partial cross-sectional view of a WLCSP device of the electronic module of 1 .

4 eine Draufsicht auf ein Waferebenenmodul gemäß der Erfindung, 4 a plan view of a wafer level module according to the invention,

5 eine Schnittansicht längs einer Linie IV-IV' von 4, 5 a sectional view taken along a line IV-IV 'of 4 .

6 eine Schnittansicht längs einer Linie V-V' von 4, 6 a sectional view taken along a line VV 'of 4 .

7 eine detaillierte Ansicht eines gestrichelt umrahmten Bereichs A von 6, 7 a detailed view of a dashed framed area A of 6 .

8 eine Schnittansicht entsprechend 6 eines weiteren Waferebenenmoduls gemäß der Erfindung, 8th a sectional view accordingly 6 another wafer level module according to the invention,

9 eine detaillierte Ansicht eines gestrichelt umrahmten Bereichs B von 8, 9 a detailed view of a dashed framed area B of 8th .

10 und 11 perspektivische Ansichten einer Kondensator- bzw. einer Induktivitätsstruktur, die in einer Umverteilungsstruktur eines Waferebenenmoduls gemäß der Erfindung eingebettet sind, 10 and 11 perspective views of a capacitor or an inductance structure, which are embedded in a redistribution structure of a wafer plane module according to the invention,

12 eine Draufsicht auf einen Halbleiterwafer zur Veranschaulichung exemplarischer Vorgänge zur Bildung von Waferebenenmodulen gemäß der Erfindung. 12 a plan view of a semiconductor wafer to illustrate exemplary processes for forming wafer level modules according to the invention.

Nachstehend wird die Erfindung detaillierter unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen exemplarische Ausführungsformen der Erfindung gezeigt sind. In den Zeichnungen ist die Dicke von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt. Es versteht sich, dass wenn ein Element, wie eine Schicht, ein Bereich oder Substrat als "auf" einem anderen Element liegend bezeichnet wird, es direkt auf dem anderen Element liegen kann oder auch zwischenliegende Elemente vorhanden sein können. Des Weiteren können relative Ausdrücke, wie "unterhalb", hierin verwendet werden, um Beziehungen zwischen Elementen zu beschreiben, wie sie in den Zeichnungen dargestellt sind. Es versteht sich, dass relative Ausdrücke dieser Art dazu gedacht sind, auch andere als die in den Zeichnungen gezeigte Orientierung des Bauelements zu umfassen. Wenn das Bauelement in den Zeichnungen zum Beispiel umgedreht ist, dann sind Elemente, die als "unterhalb" von anderen Elementen beschrieben sind, "über" den anderen Elementen orientiert. Es versteht sich, dass Ausdrücke wie "erste", "zweite" etc. hierin lediglich verwendet sind, um verschiedene Bereiche, Schichten und/oder Abschnitte voneinander zu unterscheiden. Gleiche Bezugszeichen bezeichnen durchgehend gleiche Elemente.below The invention will be explained in more detail with reference to the accompanying drawings Drawings are described in which exemplary embodiments of the invention are shown. In the drawings, the thickness of Layers and areas exaggerated for clarity. It It is understood that when an element, such as a layer, an area or substrate as "on" another element lying lying directly on the other element or intervening elements may be present. Of Further can relative expressions, as "below", used herein be used to describe relationships between elements, like them are shown in the drawings. It is understood that relative expressions of this Are meant to be, other than those shown in the drawings To include orientation of the device. If the device is in For example, if the drawings are turned over, then there are elements as "below" other elements are described "above" the other elements oriented. It should be understood that terms such as "first," "second," etc. are merely herein are used to different areas, layers and / or sections to distinguish from each other. The same reference numerals designate the same throughout Elements.

Die 4 und 5 stellen ein elektronisches Modul 400 gemäß der Erfindung dar, das ein monolithisches Substrat 401 einschließlich eines Substrats 100, in dem einzelne integrierte Schaltkreischips 110a bis 110h ausgebildet sind, und einer darüberliegenden Umverteilungsstruktur 510 umfasst, die verschachtelte leitfähige und isolierende Schichten beinhaltet. Die Einzelchips 110a, 110h können identisch oder unterschiedlich sein. Sie können zum Beispiel lediglich Speicherbauelemente oder ein oder mehrere andere funktionelle Bauelemente beinhalten, wie Mikroprozessoren, Speichersteuereinheiten oder andere integrierte Schaltkreisbauelemente. Die Umverteilungsstruktur 510 beinhaltet eine leitfähige Schicht 230 mit einer Mehrzahl von Verbinderkontakten 230a, d. h. Kontakten, die so konfiguriert sind, dass sie mit passenden Gegenkontakten eines lösbaren Verbinders zusammenwirken können. In den dargestellten Ausführungsformen sind die Kontakte 230a so konfiguriert, dass Kontakte eines nicht gezeigten Kantenverbinders, der in die Kante des Moduls 400 eingreift, mit ihnen in einer drückenden Weise zusammenwirken. Demgemäß kann das Modul 400 ohne gelötete Verbindungen hergestellt werden. Es ist ersichtlich, dass integrale Kontakte in anderen Ausführungsformen der Erfindung auf andere Weisen konfiguriert sein können. Ein monolithisches Substrat kann zum Beispiel Kontakte beinhalten, die an anderen Stellen statt an einer Kante positioniert sind, wie Kontakte, die so konfiguriert sind, dass ein Klemmverbinder (z. B. ohne Kraftaufwand zum Koppeln) oder ein Modulträger drückend mit ihnen zusammenwirkt.The 4 and 5 make an electronic module 400 according to the invention, which is a monolithic substrate 401 including a substrate 100 in which individual integrated circuit chips 110a to 110h are formed, and an overlying redistribution structure 510 comprising nested conductive and insulating layers. The single chips 110a . 110h can be identical or different. For example, they may include only memory devices or one or more other functional devices, such as microprocessors, memory controllers, or other integrated circuit devices. The redistribution structure 510 includes a conductive layer 230 with a plurality of connector contacts 230a that is, contacts that are configured to interact with mating mating contacts of a detachable connector. In the illustrated embodiments, the contacts 230a configured so that contacts of an edge connector, not shown, in the edge of the module 400 intervenes, with them in a oppressive Wei interact. Accordingly, the module 400 be made without soldered connections. It will be appreciated that integral contacts in other embodiments of the invention may be configured in other ways. For example, a monolithic substrate may include contacts positioned at locations other than an edge, such as contacts that are configured to pressably engage a clamp connector (eg, without coupling force) or a module carrier.

5 ist eine Querschnittansicht entlang der Linie IV-IV von 4 und zeigt, wie die Umverteilungsstruktur 510 über den Einzelchips 110a bis 110h auf einer Oberseite des Substrats 100 angeordnet ist. Eine Schutzschicht 300 ist auf der Umverteilungsstruktur 510 angeordnet, bedeckt jedoch keine Bereiche der leitfähigen Umverteilungsschicht 230, die als die Kantenverbinderkontakte 230a dienen. Eine zweite und eine dritte Schutzschicht 320, 330 sind auf der ersten Schutzschicht 300 beziehungsweise auf einer Unterseite des Substrats 100 angeordnet. Die zweite und die dritte Schutzschicht 320, 330 können aus Materialien mit relativ hoher thermischer Leitfähigkeit gebildet sein, so dass die zweite und die dritte Schutzschicht 320, 330 als Wärmesenken wirken können. Die zweite und die dritte Schutzschicht 320, 330 können zum Beispiel aus Metallplatten und/oder thermisch leitfähigen Polymerschichten bestehen, die durch Klebemittelschichten, wie thermischen Streifen 310, an dem Substrat 100 angebracht sein. Die Schutzschichten können eine mechanische Unterstützung für die in dem Substrat ausgebildeten integralen Kontakte bereitstellen. Wie in 5 gezeigt, kann sich die untere Schutzschicht 330 zum Beispiel unter die Kontakte 230a erstrecken, um eine mechanische Unterstützung bereitzustellen, wenn ein Kantenverbinder angebracht wird. 5 is a cross-sectional view taken along the line IV-IV of 4 and shows how the redistribution structure 510 over the single chips 110a to 110h on an upper side of the substrate 100 is arranged. A protective layer 300 is on the redistribution structure 510 but does not cover portions of the conductive redistribution layer 230 acting as the edge connector contacts 230a serve. A second and a third protective layer 320 . 330 are on the first protective layer 300 or on an underside of the substrate 100 arranged. The second and the third protective layer 320 . 330 may be formed of materials having relatively high thermal conductivity such that the second and third protective layers 320 . 330 can act as heat sinks. The second and the third protective layer 320 . 330 For example, they may consist of metal plates and / or thermally conductive polymer layers passing through adhesive layers, such as thermal streaks 310 , on the substrate 100 to be appropriate. The protective layers can provide mechanical support for the integral contacts formed in the substrate. As in 5 shown, may be the lower protective layer 330 for example, under the contacts 230a extend to provide mechanical support when an edge connector is attached.

6 ist eine Querschnittansicht entlang der Linie V-V' von 4, und 7 ist eine vergrößerte Ansicht eines Teils des Moduls, der in 6 mit der gestrichelten Linie A bezeichnet ist. Wie daraus ersichtlich, weist ein Einzelchip 110d eine oder mehrere Chipkontaktstellen 120 auf, die durch eine jeweilige Öffnung in einer Passivierungsschicht 122 freigelegt sind. Wie gezeigt, beinhaltet die Umverteilungsstruktur 510 eine erste leitfähige Umverteilungsschicht 210, eine zweite leitfähige Umverteilungsschicht 220, eine dritte leitfähige Umverteilungsschicht 230, eine erste isolierende Schicht 205, eine zweite isolierende Schicht 215 und eine dritte isolierende Schicht 225. Durch die isolierenden Schichten 205, 215, 225 hindurch sind Kontaktöffnungen ausgebildet, um die Umverteilungsschichten 210, 220, 230 und den Einzelchip 110d miteinander zu verbinden. Es ist versteht sich, dass die dargestellte Umverteilungsstruktur 510 nur exemplarisch ist und dass Umverteilungsstrukturen mit verschiedener Anzahl von leitfähigen Schichten und isolierenden Schichten in verschiedenen Konfigurationen gemäß der Erfindung verwendet werden können. 6 is a cross-sectional view along the line VV 'of 4 , and 7 is an enlarged view of a portion of the module incorporated in FIG 6 is denoted by the dashed line A. As can be seen, a single chip has 110d one or more chip pads 120 through, through a respective opening in a passivation layer 122 are exposed. As shown, the redistribution structure includes 510 a first conductive redistribution layer 210 , a second conductive redistribution layer 220 , a third conductive redistribution layer 230 , a first insulating layer 205 , a second insulating layer 215 and a third insulating layer 225 , Through the insulating layers 205 . 215 . 225 through contact openings are formed to the redistribution layers 210 . 220 . 230 and the single chip 110d to connect with each other. It is understood that the redistribution structure shown 510 is merely exemplary and that redistribution structures with different numbers of conductive layers and insulating layers in different configurations according to the invention can be used.

Gemäß weiteren Ausführungsformen der Erfindung kann ein monolithisches Substrat mit einem oder mehreren integralen Verbinderkontakten, wie durch die 6 und 7 beispielhaft ausgeführt, mit herkömmlich angebrachten Bauelementen kombiniert werden, wie aktiven oder passiven Bauelementen, die für eine Lotkugelmontage konfiguriert sind. 8 ist eine Querschnittansicht eines Moduls 800 gemäß solchen weiteren Ausführungsformen der Erfindung, und 9 ist eine vergrößerte Ansicht eines Teil des Moduls 800, der in 8 mit einer gestrichelten Linie B bezeichnet ist. Das Modul 800 beinhaltet ein monolithisches Substrat 801, das ein Substrat 100' aufweist, in dem ein oder mehrere Einzelchips 110' ausgebildet sind, und eine darüberliegende Umverteilungsstruktur 510 zusammen mit einer ersten Schutzschicht 300' und einer zweiten sowie einer dritten Schutzschicht 320', 330', die durch Streifen 310' an dem monolithischen Substrat angebracht sind, ähnlich den Ausführungsformen der 6 und 7. Die Umverteilungsstruktur 510' beinhaltet eine obere isolierende Schicht 235, auf der ein elektronisches Bauelement 810 angeordnet ist. Das elektronische Bauelement 810, das ein aktives oder passives Bauelement sein kann, ist mit einer leitfähigen Schicht 230' der Umverteilungsstruktur 510' an einer ersten und einer zweiten Anschlussfläche 230b', 230c' mittels Lotkugeln 820 elektrisch verbunden, die sich in Öffnungen in der isolierenden Schicht 235 erstrecken. Die leitfähige Schicht 230' beinhaltet des Weiteren einen Kantenverbinderdruckkontakt 230a'.According to further embodiments of the invention, a monolithic substrate having one or more integral connector contacts, such as through the 6 and 7 by way of example, are combined with conventionally mounted components, such as active or passive components configured for solder ball mounting. 8th is a cross-sectional view of a module 800 according to such further embodiments of the invention, and 9 is an enlarged view of part of the module 800 who in 8th is denoted by a dashed line B. The module 800 includes a monolithic substrate 801 that is a substrate 100 ' in which one or more individual chips 110 ' are formed, and an overlying redistribution structure 510 together with a first protective layer 300 ' and a second and a third protective layer 320 ' . 330 ' by stripes 310 ' attached to the monolithic substrate, similar to the embodiments of 6 and 7 , The redistribution structure 510 ' includes an upper insulating layer 235 on which an electronic component 810 is arranged. The electronic component 810 , which may be an active or passive device, is provided with a conductive layer 230 ' the redistribution structure 510 ' at a first and a second pad 230b ' . 230c ' by means of solder balls 820 electrically connected, resulting in openings in the insulating layer 235 extend. The conductive layer 230 ' further includes an edge connector pressure contact 230a ' ,

Gemäß weiteren Ausführungsformen der Erfindung können elektronische Bauelemente, wie Widerstände, Kondensatoren und/oder Induktivitäten, in eine Umverteilungsstruktur eines monolithischen Substrats eingebaut sein, wie jene in den 6 bis 9 dargestellten. Bezugnehmend auf 10 kann zum Beispiel ein Kondensator 1000 von einer ersten und einer zweiten leitfähigen Schicht 210'', 220'' einer Umverteilungsstruktur gebildet sein, wobei eine in 10 nicht gezeigte, zwischenliegende isolierende Schicht als Kondensatordielektrikum dient. In den Schichten 210'', 220'' ausgebildete Elektroden können mit Leitungen in einer weiteren Schicht 230'' der Umverteilungsstruktur unter Verwendung von Durchkontakten 219'', 227'' gekoppelt sein. Bezugnehmend auf 11 kann eine Induktivität 1100 in ähnlicher Weise von einer ersten und einer zweiten leitfähigen Schicht 210''', 220''' einer Umverteilungsstruktur in Verbindung mit Durchkontakten 217''' gebildet sein. Enden der Induktivität können über Durchkontakte 219''', 227''' mit einer dritten leitfähigen Schicht 230''' der Umverteilungsstruktur gekoppelt sein. Es ist ersichtlich, dass weitere Schaltkreiselemente in einer Umverteilungsstruktur in ähnlicher Weise eingebettet sein können. Zum Beispiel kann ein Widerstand aus einem Teil einer Leiterbahn mit reduziertem Querschnitt in einer leitfähigen Schicht einer Umverteilungsstruktur gebildet sein. Eingebettete Schaltkreiselemente können miteinander verbunden sein, um einen spezifischen funktionellen Schaltungsaufbau zu bilden, wie passive Filter oder andere abgestimmte Schaltkreise. Es ist ersichtlich, dass in einigen Ausführungsformen der Erfindung ein derartiger Schaltungsaufbau mit Bauelementen kombiniert sein kann, die auf dem monolithischen Substrat angebracht sind, wie zum Beispiel in den 8 und 9 gezeigt.According to further embodiments of the invention, electronic components, such as resistors, capacitors and / or inductors, may be incorporated in a redistribution structure of a monolithic substrate, such as those in FIGS 6 to 9 shown. Referring to 10 can for example be a capacitor 1000 of a first and a second conductive layer 210 '' . 220 '' be formed of a redistribution structure, wherein an in 10 not shown, intermediate insulating layer serves as a capacitor dielectric. In the layers 210 '' . 220 '' trained electrodes can with lines in another layer 230 '' the redistribution structure using vias 219 '' . 227 '' be coupled. Referring to 11 can be an inductance 1100 similarly, a first and a second conductive layer 210 ''' . 220 ''' a redistribution structure in conjunction with vias 217 ''' be formed. Ends of the inductor can be via vias 219 ''' . 227 ''' with a third conductive layer 230 ''' be coupled to the redistribution structure. It can be seen that further circuit elements in a redistribution structure in similar may be embedded in a manner. For example, a resistor may be formed from a portion of a conductor track of reduced cross-section in a conductive layer of a redistribution structure. Embedded circuit elements may be interconnected to form specific functional circuitry, such as passive filters or other tuned circuits. It will be appreciated that in some embodiments of the invention, such circuitry may be combined with components mounted on the monolithic substrate, such as those shown in FIGS 8th and 9 shown.

Nunmehr bezugnehmend auf 12 in Verbindung mit den 4 bis 7, werden exemplarische Vorgänge zur Herstellung eines integrierten Waferebenen-Schaltkreisbauelements gemäß Ausführungsformen der Erfindung beschrieben. Ein Wafer 1200 wird bereitgestellt, wie in 12 gezeigt. Der Wafer 1200 beinhaltet eine Mehrzahl integrierter Schaltkreiseinzelchips 110 darin, getrennt durch Anreißlinien 1201. Der Wafer 1200 kann ein Siliciumwafer, ein Silicium-auf-Isolator(SOI)-Wafer, ein Galliumarsenidwafer, ein Siliciumgermaniumwafer, ein keramischer Wafer oder ein Quarzwafer sein oder aus irgendeinem anderen Material bestehen. Die Einzelchips 110 können in Gruppen 1210, 1220 eingeteilt sein, die später bei der Bildung von Mehrchip-Modulen aus dem Wafer 1200 getrennt werden. Wenngleich die in 12 dargestellten Gruppen 1210, 1220 die gleiche Anzahl von Einzelchips aufweisen, ist ersichtlich, dass die verschiedenen Gruppen eine unterschiedliche Anzahl und/oder unterschiedliche Anordnungen von Einzelchips beinhalten können, und die Einzelchips in den verschiedenen Gruppen können verschiedene funktionelle Zusammensetzungen aufweisen.Referring now to 12 in conjunction with the 4 to 7 , exemplary processes for fabricating an integrated wafer-level circuit device according to embodiments of the invention will be described. A wafer 1200 is provided as in 12 shown. The wafer 1200 includes a plurality of integrated circuit dies 110 in it, separated by scribe lines 1201 , The wafer 1200 may be a silicon wafer, a silicon on insulator (SOI) wafer, a gallium arsenide wafer, a silicon germanium wafer, a ceramic wafer, or a quartz wafer, or may be any other material. The single chips 110 can be in groups 1210 . 1220 be divided, which later in the formation of multi-chip modules from the wafer 1200 be separated. Although the in 12 represented groups 1210 . 1220 Having the same number of discrete chips, it will be appreciated that the various groups may include a different number and / or different arrays of discrete chips, and the discrete chips in the different groups may have different functional compositions.

Der jeweilige Einzelchip 110 kann die in 7 gezeigten Kontaktstellen 120 aufweisen, die durch Öffnungen in der Passivierungsschicht 122 freigelegt sind. Die erste isolierende Schicht 205 der Umverteilungsstruktur 510 wird auf der Passivierungsschicht 122 ausgebildet und weist Öffnungen darin auf, welche die Kontaktstellen 120 freilegen. Die erste strukturierte leitfähige Schicht 210 der Umverteilungsstruktur 510 wird auf der ersten isolierenden Schicht 205 ausgebildet, wobei die erste leitfähige Schicht 210 durch die Kontaktöffnungen in der ersten isolierenden Schicht 210 mit den Kontaktstellen 120 verbunden ist. Die zweite isolierende Schicht 215, die zweite strukturierte leitfähige Schicht 220, die dritte isolierende Schicht 225 und die strukturierte leitfähige Schicht 230 der Umverteilungsstruktur werden unter Verwendung sequentieller Depositions- und Strukturierungsschritte gebildet.The respective single chip 110 can the in 7 shown contact points 120 through openings in the passivation layer 122 are exposed. The first insulating layer 205 the redistribution structure 510 will be on the passivation layer 122 formed and has openings therein, which are the contact points 120 uncover. The first structured conductive layer 210 the redistribution structure 510 is on the first insulating layer 205 formed, wherein the first conductive layer 210 through the contact openings in the first insulating layer 210 with the contact points 120 connected is. The second insulating layer 215 , the second structured conductive layer 220 , the third insulating layer 225 and the structured conductive layer 230 the redistribution structure are formed using sequential deposition and patterning steps.

Die strukturierten leitfähigen Schichten der Umverteilungsstruktur 510 können zum Beispiel aus Kupfer (Cu), Aluminium (Al), Zink (Zn), Platin (Pt), Kobalt (Co), Blei (Pb) und/oder Nickel (Ni) gebildet werden. Es können verschiedene Techniken verwendet werden, um die Schichten zu bilden, einschließlich, jedoch nicht beschränkt auf Deposition und Strukturierung durch Photolithographie, Siebdruck und Härten einer leitfähigen Paste und/oder Metallplattieren mit oder ohne Strom. Die isolierenden Schichten der Umverteilungsstruktur 510 können aus einem Material mit geringer Feuchtigkeitsaufnahme, einer niedrigen Dielektrizi tätskonstanten und einer geringen Fehlanpassung des thermischen Ausdehnungskoeffizienten zu dem Material des Wafers 1200 gebildet werden. Beispiele für Materialien, die verwendet werden können, beinhalten BOB (Benzocyclobuten), Polybenzoxazol, Polyimid, Epoxid, Siliciumoxid und/oder Siliciumnitrid. BCB-, Polybenzoxazol-, Polyimid- und/oder Epoxidschichten können zum Beispiel durch Aufschleudern und thermisches Harten gebildet werden. Siliciumoxid- oder Siliciumnitridschichten können zum Beispiel durch chemische Gasphasenabscheidung (CVD) gebildet werden, wie Plasma-CVD hoher Dichte (HDP-CVD).The structured conductive layers of the redistribution structure 510 For example, copper (Cu), aluminum (Al), zinc (Zn), platinum (Pt), cobalt (Co), lead (Pb), and / or nickel (Ni) may be formed. Various techniques can be used to form the layers including but not limited to deposition and patterning by photolithography, screen printing and curing of a conductive paste and / or metal plating with or without current. The insulating layers of the redistribution structure 510 can be made of a material with low moisture absorption, a low Dielektrizi constants and a low mismatch of the coefficient of thermal expansion to the material of the wafer 1200 be formed. Examples of materials which may be used include BOB (benzocyclobutene), polybenzoxazole, polyimide, epoxide, silica and / or silicon nitride. For example, BCB, polybenzoxazole, polyimide and / or epoxy layers can be formed by spin-on and thermal curing. Silicon oxide or silicon nitride layers can be formed, for example, by chemical vapor deposition (CVD), such as high density plasma CVD (HDP-CVD).

Weiterhin bezugnehmend auf die 4 bis 7 und 12 wird die erste Schutzschicht 300 auf der Umverteilungsstruktur 510 derart gebildet, dass die Kantenverbinderkontakte 230a freigelegt bleiben. Die erste Schutzschicht 300 kann zum Beispiel eine Epoxidharzschicht und/oder eine Polyimidschicht mit einer Dicke von etwa 2 μm bis etwa 50 μm sein. Optional kann die erste Schutzschicht 300 weggelassen werden. Vor der Bildung der ersten Schutzschicht 300 können elektrische Tests durchgeführt werden, um sicherzustellen, dass der Einzelchip 110 und die Umverteilungsstruktur 510 richtig arbeiten.Still referring to the 4 to 7 and 12 becomes the first protective layer 300 on the redistribution structure 510 formed such that the edge connector contacts 230a stay exposed. The first protective layer 300 For example, an epoxy resin layer and / or a polyimide layer may have a thickness of about 2 μm to about 50 μm. Optionally, the first protective layer 300 be omitted. Before the formation of the first protective layer 300 Electrical tests can be done to make sure the single chip 110 and the redistribution structure 510 work properly.

Eine Unterseite des Wafers 1200 wird einem Schleifprozess unterworfen, um den Wafer 1200 dünner zu machen. Die Gruppen von Einzelchips 1210, 1220 werden getrennt, z. B. wird bezugnehmend auf die 4 bis 7 das Substrat 100 entlang ausgewählten der Anreißlinien 1201 zum Beispiel unter Verwendung einer herkömmlichen Sägetechnik von dem Wafer 1200 geschnitten. Das Substrat 100 beinhaltet ein Unterfeld der Einzelchips 110.A bottom of the wafer 1200 is subjected to a grinding process to the wafer 1200 thinner. The groups of single chips 1210 . 1220 are separated, z. B. is referring to the 4 to 7 the substrate 100 along selected scribe lines 1201 for example, using a conventional sawing technique from the wafer 1200 cut. The substrate 100 includes a subfield of the individual chips 110 ,

Die zweite und die dritte Schutzschicht 320, 330 können dann auf dem abgetrennten Substrat 100 gebildet werden. Die zweite Schutzschicht 320 und die dritte Schutzschicht 330 können zum Beispiel Metallplatten oder thermisch leitfähige Polymerschichten beinhalten, die durch ein Klebemittel und/oder einen Streifen und/oder konforme Schichten, die zum Beispiel durch einen Plattierungsprozess und/oder durch physikalische Gasphasenabscheidung (PVD) gebildet werden, befestigt werden. Zusätzliche elektronische Bauelemente können vor der Bildung der zweiten und der dritten Schutzschicht 320, 330 auf dem Substrat 100 angebracht werden, wie zum Beispiel in den 8 und 9 gezeigt.The second and the third protective layer 320 . 330 can then on the separated substrate 100 be formed. The second protective layer 320 and the third protective layer 330 For example, they may include metal plates or thermally conductive polymer layers attached by an adhesive and / or a tape and / or conformal layers formed, for example, by a plating process and / or by physical vapor deposition (PVD). Additional electronic components may be prior to forming the second and third protective layers 320 . 330 on the substrate 100 be attached, such as at play in the 8th and 9 shown.

Gemäß Ausführungsformen der Erfindung kann eine weitere Reduktion der Abmessung von elektronischen Modulen durch Bilden eines monolithischen mikroelektronischen Substrats erzielt werden, das einen oder mehrere integrierte Schaltkreiseinzelchips gleichen Typs oder unterschiedlicher Typen und eine Umverteilungsstruktur darauf beinhaltet, die einen Verbinderkontakt umfasst, der mit dem einen oder den mehreren integrierten Schaltkreiseinzelchips gekoppelt ist. Da die Umverteilungsstruktur über dem Einzelchip ausgebildet sein kann, kann das Oberflächengebiet, das zur Zwischenverbindung der Einzelchips und zur Bereitstellung eines Kantenverbinders benötigt wird, signifikant reduziert werden. Außerdem kann ein Modul hergestellt werden, ohne die Verwendung von gelöteten Verbindungen zu erfordern, oder mit einer reduzierten Anzahl von gelöteten Verbindungen.According to embodiments The invention may further reduce the dimension of electronic Modules by forming a monolithic microelectronic substrate achieved, the one or more integrated circuit chips same type or different types and a redistribution structure on it, which includes a connector contact associated with the coupled to one or more integrated circuit dies is. Because the redistribution structure is formed over the single chip can be the surface area, for the interconnection of the individual chips and for the provision an edge connector needed will be significantly reduced. In addition, a module can be made without requiring the use of soldered connections, or with a reduced number of soldered connections.

Claims (28)

Elektronikmodul mit einem monolithischen mikroelektronischen Substrat (401), das mehrere integrierte Schaltkreiseinzelchips (110a bis 110h) und eine Umverteilungsstruktur (510) beinhaltet, die einen mit wenigstens einem der integrierten Schaltkreischips (110a bis 110h) gekoppelten, an einer Kante des monolithischen Substrats angeordneten, externen Katenverbinderkontakt (230a) bereitstellt und sich über die integrierten Schaltkreiseinzelchips hinweg erstreckt.Electronic module with a monolithic microelectronic substrate ( 401 ), which has several integrated circuit chips ( 110a to 110h ) and a redistribution structure ( 510 ) having one with at least one of the integrated circuit chips ( 110a to 110h ), arranged on an edge of the monolithic substrate, external Katenverbinderkontakt ( 230a ) and extends across the integrated circuit dies. Elektronikmodul nach Anspruch 1, dadurch gekennzeichnet, dass die Umverteilungsstruktur (510) verschachtelte leitfähige und isolierende Schichten (205, 210, 215, 220, 225, 230) aufweist, die über den integrierten Schaltkreiseinzelchips ausgebildet sind, wobei die Umverteilungsstruktur wenigstens eine leitfähige Schicht (230') beinhaltet, die wenigstens einen Druckverbinderkontakt (230a') aufweist, der den externen Katenverbinderkontakt bildet und mit wenigstens einem der integrierten Schaltkreiseinzelchips gekoppelt ist.Electronics module according to claim 1, characterized in that the redistribution structure ( 510 ) nested conductive and insulating layers ( 205 . 210 . 215 . 220 . 225 . 230 ) formed over the integrated circuit dies, the redistribution structure comprising at least one conductive layer (12). 230 ' ), the at least one pressure connector contact ( 230a ' ) which forms the external jack connector contact and is coupled to at least one of the integrated circuit dies. Elektronikmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Substrat die Mehrzahl von integrierten Schaltkreiseinzelchips ungetrennt beinhaltet.Electronic module according to Claim 1 or 2, characterized that the substrate is the plurality of integrated circuit dies includes unseparated. Elektronikmodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Umverteilungsstruktur eine Anschlussfläche (230b', 230c') oder wenigstens eine leitfähige Schicht (230') beinhaltet, die so konfiguriert ist, dass sie eine elektrische Verbindung mit einer Kontaktstelle (820) eines auf dem Substrat angebrachten elektronischen Bauelements (810) bereitstellt.Electronic module according to one of Claims 1 to 3, characterized in that the redistribution structure has a connection surface ( 230b ' . 230c ' ) or at least one conductive layer ( 230 ' ) configured to make an electrical connection to a contact point ( 820 ) of an electronic component mounted on the substrate ( 810 ). Elektronikmodul nach Anspruch 4, weiter gekennzeichnet durch ein elektronisches Bauelement (810), das auf dem Substrat angebracht ist und eine Kontaktstelle (820) aufweist, die mit der Anschlussfläche oder der wenigstens einen leitfähigen Schicht elektrisch gekoppelt ist.Electronic module according to claim 4, further characterized by an electronic component ( 810 ) mounted on the substrate and having a contact point ( 820 ) electrically coupled to the pad or the at least one conductive layer. Elektronikmodul nach einem der Ansprüche 1 bis 5, weiter gekennzeichnet durch eine Trägerschicht (330), die an einer Oberfläche des monolithischen Substrats befestigt und so konfiguriert ist, dass sie den Kantenverbinderkontakt unterstützt.Electronic module according to one of claims 1 to 5, further characterized by a carrier layer ( 330 ) attached to a surface of the monolithic substrate and configured to support the edge connector contact. Elektronikmodul nach Anspruch 6, dadurch gekennzeichnet, dass die Trägerschicht so konfiguriert ist, dass sie als eine Wärmesenke dient.Electronics module according to claim 6, characterized that the carrier layer is configured to serve as a heat sink. Elektronikmodul nach einem der Ansprüche 1 bis 7, weiter gekennzeichnet durch wenigstens eine Schutzschicht (300, 320, 330), die an dem Substrat befestigt ist.Electronic module according to one of claims 1 to 7, further characterized by at least one protective layer ( 300 . 320 . 330 ) attached to the substrate. Elektronikmodul nach Anspruch 8, dadurch gekennzeichnet, dass die oder eine der Schutzschichten (330) so konfiguriert ist, dass sie den Kantenverbinderkontakt unterstützt.Electronic module according to claim 8, characterized in that the or one of the protective layers ( 330 ) is configured to support the edge connector contact. Elektronikmodul nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die oder wenigstens eine der Schutzschichten eine Metallschicht und/oder eine thermisch leitfähige Polymerschicht beinhaltet.Electronic module according to claim 8 or 9, characterized characterized in that the or at least one of the protective layers a metal layer and / or a thermally conductive polymer layer includes. Elektronikmodul nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Schutzschichten eine erste und eine zweite Schutzschicht (300, 330) beinhaltet, von denen eine am Substrat und eine an der Umverteilungsstruktur befestigt ist.Electronic module according to one of Claims 8 to 10, characterized in that the protective layers comprise a first and a second protective layer ( 300 . 330 ), one of which is attached to the substrate and one to the redistribution structure. Elektronikmodul nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass wenigstens ein Teil der integrierten Schaltkreiseinzelchips integrierte Schaltkreisspeicherbauelemente sind.Electronic module according to one of claims 1 to 11, characterized in that at least a part of the integrated Circuit Single Chips Integrated circuit memory devices are. Elektronikmodul nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Umverteilungsstruktur Zwischenverbindungen zwischen den integrierten Schaltkreiseinzelchips bereitstellt.Electronic module according to one of claims 1 to 12, characterized in that the redistribution structure interconnections between the integrated circuit dies. Elektronikmodul nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Umverteilungsstruktur ein passives elektronisches Bauelement beinhaltet.Electronic module according to one of claims 1 to 13, characterized in that the redistribution structure is a passive includes electronic component. Elektronikmodul nach Anspruch 14, dadurch gekennzeichnet, dass das passive elektronische Bauelement einen Kondensator, einen Widerstand und/oder eine Induktivität umfasst.Electronics module according to claim 14, characterized that the passive electronic component is a capacitor, a Resistor and / or an inductance includes. Elektronikmodul nach einem der Ansprüche 8 bis 15, dadurch gekennzeichnet, dass die Schutzschicht so konfiguriert ist, dass sie als eine Wärmesenke dient.Electronic module according to one of claims 8 to 15, characterized in that the protective layer is configured to serve as a heat sink. Waferprodukt mit einem Wafer (1200), der eine Mehrzahl integrierter Schaltkreiseinzelchips (110) in einem Substrat (100) und eine Umverteilungsstruktur (510) auf der Mehrzahl integrierter Schaltkreiseinzelchips (110) beinhaltet, wobei die Umverteilungsstruktur einen an einer Kante des Substrats angeordneten, externen Kantenverbinderkontakt (230a), der mit wenigstens einem der integrierten Schaltkreiseinzelchips gekoppelt ist, beinhaltet und sich über die integrierten Schaltkreiseinzelchips hinweg erstreckt.Wafer product with a wafer ( 1200 ) comprising a plurality of integrated circuit dies ( 110 ) in a substrate ( 100 ) and a redistribution structure ( 510 ) on the plurality of integrated circuit dies ( 110 ), wherein the redistribution structure comprises an external edge connector contact (11) located on an edge of the substrate ( 230a ) coupled to at least one of the integrated circuit dies, and extending across the integrated circuit dies. Waferprodukt nach Anspruch 17, dadurch gekennzeichnet, dass der Wafer eine Mehrzahl von Gruppen integrierter Schaltkreiseinzelchips und eine Mehrzahl von Umverteilungsstrukturen beinhaltet, die auf je einer der Gruppen integrierter Schaltkreiseinzelchips angeordnet und mit denselben gekoppelt sind.Wafer product according to claim 17, characterized that the wafer has a plurality of groups of integrated circuit dies and a plurality of redistribution structures including each one of the groups of integrated circuit chips arranged and are coupled to the same. Waferprodukt nach Anspruch 18, dadurch gekennzeichnet, dass die Mehrzahl von Gruppen integrierter Schaltkreiseinzelchips und zugehöriger Umverteilungsstrukturen in eine Mehrzahl von Modulen trennbar ist.Wafer product according to claim 18, characterized that is, the plurality of groups of integrated circuit dies and associated Redistributing structures is separable into a plurality of modules. Verfahren zur Herstellung eines Elektronikmoduls mit folgenden Schritten: – Bilden einer Mehrzahl integrierter Schaltkreiseinzelchips (110a bis 110h) in einem Substrat (100) eines Wafers (1200) und – Bilden einer Umverteilungsstruktur (510) auf der Mehrzahl integrierter Schaltkreiseinzelchips (110a bis 110h) integral mit diesen und sich über diese hinweg erstreckend, wobei sie einen an einer Kante des Substrats angeordneten, externen Kantenverbinderkontakt (230a) beinhaltet, der mit wenigstens einem der integrierten Schaltkreiseinzelchips gekoppelt ist.Method for producing an electronic module comprising the following steps: - forming a plurality of integrated circuit chips ( 110a to 110h ) in a substrate ( 100 ) of a wafer ( 1200 ) and - forming a redistribution structure ( 510 ) on the plurality of integrated circuit dies ( 110a to 110h integral with and extending thereacross, having an external edge connector contact disposed on an edge of the substrate ( 230a ) coupled to at least one of the integrated circuit dies. Verfahren nach Anspruch 20, weiter gekennzeichnet durch ein Trennen eines Waferbereichs mit den integrierten Schaltkreiseinzelchips und der Umverteilungsstruktur von einem angrenzenden Teil des Wafers, um das Elektronikmodul zu erzeugen.The method of claim 20, further characterized by separating a wafer area with the integrated circuit dies and the redistribution structure from an adjacent part of the wafer, to generate the electronics module. Verfahren nach Anspruch 20 oder 21, gekennzeichnet durch ein Konfigurieren der Umverteilungsstruktur derart, dass sie ein passives elektronisches Bauelement bereitstellt.A method according to claim 20 or 21, characterized by configuring the redistribution structure such that they provides a passive electronic device. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass das passive Bauelement einen Kondensator, einen Widerstand und/oder eine Induktivität umfasst.Method according to claim 22, characterized in that that the passive device is a capacitor, a resistor and / or an inductance includes. Verfahren nach einem der Ansprüche 20 bis 23, weiter gekennzeichnet durch ein Bilden einer Trägerschicht (330) auf dem Elektronikmodul, wobei die Trägerschicht so konfiguriert wird, dass sie den Kantenverbinderkontakt trägt.Method according to one of claims 20 to 23, further characterized by forming a carrier layer ( 330 ) on the electronics module, wherein the carrier layer is configured to support the edge connector contact. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Trägerschicht als eine Wärmesenke konfiguriert wird.Method according to Claim 24, characterized that the carrier layer as a heat sink is configured. Verfahren nach Anspruch 24 oder 25, dadurch gekennzeichnet, dass vor dem Bilden der Trägerschicht das Elektronikmodul dünner gemacht wird.Method according to claim 24 or 25, characterized that before forming the carrier layer the electronics module thinner is done. Verfahren nach einem der Ansprüche 20 bis 26, weiter gekennzeichnet durch ein Bilden einer Schutzschicht (300, 320) auf der Umverteilungsstruktur und/oder der Mehrzahl integrierter Schaltkreiseinzelchips.Method according to one of claims 20 to 26, further characterized by forming a protective layer ( 300 . 320 ) on the redistribution structure and / or the plurality of integrated circuit dies. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass die Schutzschicht als eine Wärmesenke konfiguriert wird.Method according to Claim 27, characterized that the protective layer is configured as a heat sink.
DE102004049249A 2003-12-05 2004-09-30 Electronics module, wafer product and manufacturing process Expired - Fee Related DE102004049249B4 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2003-0088055 2003-12-05
KR1020030088055A KR100609011B1 (en) 2003-12-05 2003-12-05 Wafer level module and fabricating method thereof
US10/824,111 US7307340B2 (en) 2003-12-05 2004-04-14 Wafer-level electronic modules with integral connector contacts
US10/824,111 2004-04-14

Publications (2)

Publication Number Publication Date
DE102004049249A1 DE102004049249A1 (en) 2005-07-07
DE102004049249B4 true DE102004049249B4 (en) 2008-08-28

Family

ID=34656330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004049249A Expired - Fee Related DE102004049249B4 (en) 2003-12-05 2004-09-30 Electronics module, wafer product and manufacturing process

Country Status (3)

Country Link
JP (1) JP2005175471A (en)
CN (1) CN1624919A (en)
DE (1) DE102004049249B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577265B1 (en) * 2018-12-06 2023-09-11 삼성전자주식회사 Semiconductor package
GB2597179B (en) * 2019-04-04 2023-07-05 Rockley Photonics Ltd Optical engine

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
US5910640A (en) * 1993-07-10 1999-06-08 Micron Technology, Inc. Electrical contact assembly for use in a multi-die encapsulation device
US6210993B1 (en) * 1998-05-20 2001-04-03 Micron Technology, Inc. High density semiconductor package and method of fabrication
US20020031858A1 (en) * 1998-09-01 2002-03-14 Larry Kinsman Semiconductor device comprising a socket and method for forming same
US20020094602A1 (en) * 2001-01-17 2002-07-18 Tzong-Dar Her DCA memory module and a fabrication method thereof
US20030122246A1 (en) * 2001-12-31 2003-07-03 Mou-Shiung Lin Integrated chip package structure using silicon substrate and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330256A (en) * 1998-05-19 1999-11-30 Tif:Kk Semiconductor device and its manufacture
JP3465617B2 (en) * 1999-02-15 2003-11-10 カシオ計算機株式会社 Semiconductor device
JP2001053193A (en) * 1999-08-10 2001-02-23 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2001223319A (en) * 1999-11-30 2001-08-17 Nissan Motor Co Ltd Semiconductor mounting structure and semiconductor chip set used therefor
JP4356196B2 (en) * 2000-06-02 2009-11-04 富士通株式会社 Semiconductor device assembly

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
US5910640A (en) * 1993-07-10 1999-06-08 Micron Technology, Inc. Electrical contact assembly for use in a multi-die encapsulation device
US6210993B1 (en) * 1998-05-20 2001-04-03 Micron Technology, Inc. High density semiconductor package and method of fabrication
US20020031858A1 (en) * 1998-09-01 2002-03-14 Larry Kinsman Semiconductor device comprising a socket and method for forming same
US20020094602A1 (en) * 2001-01-17 2002-07-18 Tzong-Dar Her DCA memory module and a fabrication method thereof
US20030122246A1 (en) * 2001-12-31 2003-07-03 Mou-Shiung Lin Integrated chip package structure using silicon substrate and method of manufacturing the same

Also Published As

Publication number Publication date
DE102004049249A1 (en) 2005-07-07
JP2005175471A (en) 2005-06-30
CN1624919A (en) 2005-06-08

Similar Documents

Publication Publication Date Title
DE112019003048B4 (en) MULTI-CHIP PACKAGE STRUCTURE WITH AN INTER-CHIP CONNECTION BRIDGE THAT PROVIDES POWER CONNECTIONS BETWEEN CHIP AND PACKAGE SUBSTRATE AND METHODS FOR BUILDING THIS MULTI-CHIP PACKAGE STRUCTURE
DE10295972B4 (en) Non-molded package for a semiconductor device and method of manufacture
DE10234951B4 (en) Process for the production of semiconductor circuit modules
DE112012004185T5 (en) Power management applications of interconnect substrates
DE102008029644B4 (en) Semiconductor component as a module and method for its production
DE19628376A1 (en) Integrated circuit device, e.g. chip scale package
EP0782765A1 (en) Polymer stud grid array
DE10301512A1 (en) Reduced chip package and process for its manufacture
DE10250636A1 (en) Semiconductor structure used in semiconductor wafer processing, includes conductive layer having specific portion extended beyond edge of semiconductor chip having a micromechanical device
DE10142119B4 (en) Electronic component and method for its production
DE10311368A1 (en) Method for avoiding back-end rewiring in ball grid array packages and arrangement made therefrom
US7307340B2 (en) Wafer-level electronic modules with integral connector contacts
DE102005041452A1 (en) Three-dimensional integrated electronic component and production process has chips, wafers or films with active and passive electronic components in embedded or printed circuits in many interconnected planes
DE102005003125A1 (en) High-frequency electrical circuit for multi-chip module, has electrical components mechanically connected with each other by sealing compound and provided with conductive strip layers, which electrically connects components with each other
DE112006003049B4 (en) Integrated circuit package and package substrate using an array capacitor core and method of fabrication
DE102012109984A1 (en) Semiconductor device and method
DE19820319A1 (en) Substrate-supported chip component production
DE19830158C2 (en) Intermediate carrier substrate with high wiring density for electronic components
DE102018102086A1 (en) SEMICONDUCTOR PACKAGES AND METHOD FOR THE PRODUCTION THEREOF
DE102004049249B4 (en) Electronics module, wafer product and manufacturing process
DE10302022B4 (en) Method for producing a reduced chip package
DE10241589B4 (en) Method for solder stop structuring of elevations on wafers
DE10029269B4 (en) Method for producing an electronic component from housing-forming substrates
WO2019233568A1 (en) Semiconductor chip stack arrangement and semiconductor chip for producing such a semiconductor chip stack arrangement
DE102008032953A1 (en) Integrated circuit, circuit system and manufacturing process

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150401