DE102004055463A1 - Elektronische Vorrichtung einschließlich Elektroden mit darauf befindlichen Isolier-Spacern und verwandte Verfahren - Google Patents

Elektronische Vorrichtung einschließlich Elektroden mit darauf befindlichen Isolier-Spacern und verwandte Verfahren Download PDF

Info

Publication number
DE102004055463A1
DE102004055463A1 DE102004055463A DE102004055463A DE102004055463A1 DE 102004055463 A1 DE102004055463 A1 DE 102004055463A1 DE 102004055463 A DE102004055463 A DE 102004055463A DE 102004055463 A DE102004055463 A DE 102004055463A DE 102004055463 A1 DE102004055463 A1 DE 102004055463A1
Authority
DE
Germany
Prior art keywords
electrode
substrate
insulating spacer
sacrificial layer
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004055463A
Other languages
English (en)
Other versions
DE102004055463B4 (de
Inventor
In-joon Suwon Yeo
Tae-hyuk Yongin Ahn
Kwang-wook Seongnam Lee
Jeong-sic Hwaseong Jeon
Jung-woo Suwon Seo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004055463A1 publication Critical patent/DE102004055463A1/de
Application granted granted Critical
Publication of DE102004055463B4 publication Critical patent/DE102004055463B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Abstract

Eine elektronische Vorrichtung kann ein Substrat, eine auf einem Substrat ausgebildete Leitungsschicht und einen Isolier-Spacer enthalten. Die Leitungselektrode kann eine Elektrodenwand aufweisen, welche sich weg von dem Substrat erstreckt. Der Isolier-Spacer kann an der Elektrodenwand vorgesehen werden, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer von dem Isolier-Spacer frei sind. Verwandte Verfahren und Anordnungen werden ebenfalls diskutiert.

Description

  • VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der am 17. November 2003 eingereichten koreanischen Anmeldung Nr. P2003-0081099, deren Offenbarung hierbei durch Bezug in ihrer Vollständigkeit aufgenommen wird.
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet der Elektronik und insbesondere Elektroden für elektronische Vorrichtungen und verwandte Verfahren.
  • HINTERGRUND
  • Da DRAM-(DRAM = dynamic random access memory)-Vorrichtungen eine zunehmend hohe Integrationsdichte aufweisen, wird die für jede Speicherzelle verfügbare Fläche verringert. Eine Fläche des Substrats, die für jeden Speicherzellenkondensator verfügbar ist, kann entsprechend verringert werden. Es kann sich jedoch bei zunehmender Integrationsdichte als schwierig herausstellen eine gewünschte Speicherzellkapazität beizubehalten. Verringerte Speicherzellkapazitäten können eine Softfehlerrate erhöhen, den Speicherzellbetrieb bei geringen Spannungen verschlechtern und/oder öftere Speicher-Refresh-Vorgänge erforderlich machen. Es existiert dementsprechend ein Bedarf einen Speicherzellenkondensator vorzusehen, welcher eine verringerte Oberfläche des Speichervorrichtungssubstrats einnimmt, obwohl eine gewünschte Kapazität beibehalten wird.
  • Daraufhin wurden Kondensatoren, welche dreidimensionale Strukturen aufweisen, vorgeschlagen, um die Oberfläche der Kondensatorelektroden zu erhöhen, wodurch sich die Kapazität des resultierenden Kondensators erhöht. Insbesondere können zylindrische Elektrodenanordnungen verwendet werden, wobei Innen- und Außenoberflächen eines Zylinders zur Vergrößerung einer effektiven Fläche einer Kondensatorelektrode verwendet werden. Eine Oberfläche einer zylindrischen Kondensatorelektrodenanordnung kann durch Erhöhung einer Höhe der Anordnung weiter vergrößert werden.
  • Wie in den 6A bis B gezeigt, kann z.B. eine zylindrische Elektrodenanordnung ausgebildet werden. Wie in 6A gezeigt, können eine Isolierschicht 701 und eine Ätzstoppschicht 703 auf einem Substrat 700 ausgebildet werden, und Leitungs-Plugs 702 können eine elektrische Kopplung durch die Ätzstoppschicht 703 und die Isolierschicht 701 vorsehen. Eine erste Opferschicht 704 kann auf der Ätzstoppschicht 703 ausgebildet werden, und durch die erste Opferschicht 704 verlaufende Löcher können die Leitungs-Plugs 702 freilegen. An Seitenwänden der Löcher in der ersten Opferschicht 704 können zylindrische Elektroden 705 ausgebildet werden und eine zweite Opferschicht 706 kann innerhalb der zylindrischen Elektroden vorgesehen werden.
  • Die Opferschichten 704 und 706 können, wie in 6B gezeigt, entfernt werden, so daß die Innenoberflächen und Außenoberflächen der zylindrischen Elektroden 705 freigelegt werden, und eine dielektrische Kondensatorschicht sowie eine zweite Kondensatorelektrode auf den freigelegten Oberflächen der zylindrischen Elektroden 705 ausgebildet werden. Bei relativ hohen und/oder dicht gepackten zylindrischen Elektrodenanordnungen können benachbarte zylindrische Elektroden jedoch Kontakt bilden, wenn die durch die Opferschichten vorgesehene Halterung entfernt wird. Wie in 6B gezeigt, kann sich somit ein elektrischer Kurzschluß zwischen benachbarten zylindrischen Elektroden an 707 vor der Ausbildung einer dielektrischen Kondensatorschicht ergeben. Die zylindrischen Elektroden können z.B., wenn diese nach Entfernen der Opferschicht gereinigt und/oder getrocknet werden, Kontakt bilden.
  • ZUSAMMENFASSUNG
  • Entsprechend von Ausführungsformen der vorliegenden Erfindung kann eine elektronische Vorrichtung ein Substrat, eine Leitungs-Elektrode auf dem Substrat, und einen Leitungs-Spacer enthalten. Die Leitungs-Elektrode kann eine Elektrodenwand aufweisen, welche sich weg von dem Substrat erstreckt, und der Isolier-Spacer kann sich an der Elektrodenwand befinden, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind. Zusätzlich können sich Abschnitte der Elektrodenwand von dem Isolier-Spacer heraus weg von dem Substrat, welches von dem Isolier-Spacer frei ist, erstrecken, und/oder die Elektrodenwand kann einen ausgesparten Abschnitt enthalten, wobei der Isolier-Spacer an dem ausgesparten Abschnitt der Elektrodenwand vorgesehen ist.
  • Überdies kann die Elektrodenwand geschlossen sein, wodurch eine Innenseite der Elektrodenwand und eine Außenseite der Elektrodenwand definiert werden. Die Elektrodenwand kann z.B. einen Zylinder definieren. Die Vorrichtung kann ebenfalls eine dielektrische Kondensatorschicht auf Abschnitten der von dem Spacer freien Leitungselektrode enthalten, sowie eine zweite Leitungselektrode auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Elektrode enthalten. Der Spacer kann eine erste Dicke aufweisen, welche die Leitungselektroden trennt und die dielektrische Kondensatorschicht kann eine zweite Dicke aufweisen, welche die Leitungselektroden trennt, wobei die erste Dicke größer als die zweite Dicke ist.
  • Das Substrat kann ebenfalls einen Speicherzellzugriffstransistor enthalten, und die Leitungselektrode kann mit einem Source/Drain Bereich des Speicherzellzugriffstransistors elektrisch gekoppelt sein. Zusätzlich kann eine Opferschicht auf dem Substrat eine Dicke aufweisen, so daß sich die Opferschicht bis zu dem Isolier-Spacer erstreckt, und die Opferschicht sowie der Isolier-Spacer können unterschiedliche Materialien aufweisen.
  • Entsprechend zusätzlicher Ausführungsformen der vorliegenden Erfindung kann eine Leitungselektrode auf dem Substrat ausgebildet werden und die Leitungselektrode kann eine Elektrodenwand enthalten, welche sich weg von dem Substrat erstreckt. Ein Isolier-Spacer kann auf der Elektrodenwand ausgebildet werden, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind. Zusätzlich können sich Abschnitte der Elektrodenwand von dem Isolier-Spacer heraus weg von dem Substrat, welches frei von dem Isolier-Spacer ist, erstrecken.
  • Die Elektrodenwand kann ebenfalls einen ausgesparten Abschnitt enthalten, und der Isolier-Spacer kann an dem ausgesparten Abschnitt der Elektrodenwand ausgebildet werden. Überdies kann sich der ausgesparte Abschnitt der Elektrodenwand von dem Isolier-Spacer heraus weg von dem Substrat, welches von dem Isolier-Spacer frei ist, erstrecken.
  • Eine dielektrische Kondensatorschicht kann ebenfalls auf Abschnitten der Leitungselektrode, welche frei von dem Spacer sind, ausgebildet werden, und eine zweite Leitungselektrode kann auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Elektrode ausgebildet werden. Der Spacer kann insbesondere eine erste Dicke, welche die Leitungselektroden trennt aufweisen, und die dielektrische Kondensatorschicht kann eine zweite Dicke aufweisen, welche die Leitungselektroden trennt, wobei die erste Dicke größer als die zweite Dicke sein kann. Die Elektrodenwand kann geschlossen sein, wodurch eine Innenseite der Wand und eine Außenseite der Elektrodenwand definiert werden. Die Elektrodenwand kann z.B. einen Zylinder definieren.
  • Zusätzlich kann eine Opferschicht, in welcher sich ein Loch befindet auf dem Substrat ausgebildet werden, sowie kann das Ausbilden der Leitungselektrode das Ausbilden der Elektrodenwand an einer Seitenwand des Lochs in der Opferschicht enthalten. Abschnitte der Opferschicht können zum Freilegen eines Abschnitts der Elektrodenwand entfernt werden, während ein Abschnitt der Opferschicht zwischen dem freigelegten Abschnitt der Elektrodenwand und dem Substrat beibehalten wird. Die Opfer schicht und der Isolier-Spacer können insbesondere unterschiedliche Materialien aufweisen, sowie kann das Ausbilden des Isolier-Spacers auf dem freigelegten Abschnitt der Elektrodenwand enthalten. Überdies können Abschnitte der Opferschicht zwischen dem Isolier-Spacer und dem Substrat nach dem Ausbilden des Isolier-Spacers entfernt werden. Das Entfernen eines Abschnitts der Isolierschicht kann das Entfernen von zumindest ungefähr 200 Å der Opferschicht enthalten, sowie können zumindest ungefähr 10.000 Å der Opferschicht nach dem Entfernen von zumindest ungefähr 200 Å der Opferschicht verbleiben. Eine Länge von Abschnitten der Elektrode zwischen dem Substrat und dem Isolier-Spacer kann zumindest ungefähr 10.000 Å betragen.
  • Das Substrat kann einen Speicherzellzugriffstransistor enthalten, und die Leitungselektrode kann mit einem Source/Drain Bereich des Speicherzellzugriffstransistors elektrisch gekoppelt sein. Zusätzlich kann eine Opferschicht auf dem Substrat ausgebildet sein, so daß sich die Opferschicht bis zu dem Isolier-Spacer erstreckt, sowie können die Isolierschicht und der Isolier-Spacer unterschiedliche Materialien aufweisen.
  • Entsprechend einer weiteren Ausführungsform der vorliegenden Erfindung kann eine elektronische Vorrichtung ein Substrat und eine auf dem Substrat befindliche Leitungselektrode enthalten. Die Leitungselektrode kann insbesondere eine Elektrodenwand enthalten, welche sich weg von dem Substrat erstreckt und die Elektrodenwand kann einen ausgesparten Abschnitt an ihrem Ende gegenüberliegend dem Substrat enthalten. Zusätzlich kann ein Isolier-Spacer auf dem ausgesparten Abschnitt der Elektrodenwand enthalten, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind, und sich Abschnitte der Elektrodenwand von dem Isolier-Spacer heraus weg von dem Substrat, welches frei vom Isolier-Spacer ist, erstrecken.
  • Die Elektrodenwand kann geschlossen sein, wodurch eine Innenseite der Elektrodenwand und eine Außenseite der Elektrodenwand definiert werden. Die Elektrodenwand kann z. B. einen Zylinder definieren. Zusätzlich kann eine dielektrische Kondensatorschicht auf Abschnitten der Leitungselektrode vorgesehen werden, und eine zweite Leitungselektrode kann auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Elektrode vorgesehen werden. Ebenfalls kann ein Isolier-Spacer auf dem ausgesparten Abschnitt der Elektrodenwand vorgesehen werden, so daß Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von Isolier-Spacern sind. Überdies kann der Spacer eine erste Dicke aufweisen, welche die Leitungselektroden trennt, die dielektrische Kondensatorschicht kann eine zweite Dicke aufweisen, welche die Leitungselektroden trennt, und die erste Dicke kann größer als die zweite Dicke sein.
  • Das Substrat kann einen Speicherzellzugriffstransistor enthalten, und die Leitungselektrode kann mit einem Source/Drain Bereich des Speicherzellzugriffstransistors elektrisch gekoppelt sein. Eine auf dem Substrat befindliche Opferschicht kann eine Dicke aufweisen, so daß sich die Opferschicht bis zu dem ausgesparten Abschnitt der Elektrodenwand erstreckt, und der ausgesparte Abschnitt der Elektrodenwand kann frei von der Opferschicht sein.
  • Entsprechend weiterer Ausführungsformen der vorliegenden Erfindung kann ein Verfahren zum Ausbilden einer elektronischen Vorrichtung das Ausbilden einer Leitungselektrode auf einem Substrat enthalten, und die Leitungselektrode kann eine Elektrodenwand aufweisen, welche sich weg von dem Substrat erstreckt. Ein ausgesparter Abschnitt kann an einem Ende der Elektrodenwand gegenüberliegend dem Substrat ausgebildet werden.
  • Überdies kann ein Isolier-Spacer auf dem ausgesparten Abschnitt der Elektrodenwand ausgebildet werden, und Abschnitte der Elektrodenwand können zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sein. Zusätzlich können sich Abschnitte der Elektrodenwand von dem Isolier-Spacer weg von dem Substrat, welches frei von den Isolier-Spacern ist, erstrecken. Der ausgesparte Abschnitt der Elektrodenwand kann sich insbesondere von dem Isolier-Spacer heraus weg von dem Substrat, welches frei von dem Isolier-Spacer ist, erstrecken.
  • Eine dielektrische Kondensatorschicht kann auf Abschnitten der Leitungselektrode ausgebildet werden, und eine zweite Leitungselektrode kann auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Elektrode ausgebildet werden. Zusätzlich kann ein Isolier-Spacer auf dem ausgesparten Abschnitt der Elektrodenwand ausgebildet werden, wobei Abschnitte der Elektrodenwand, welche zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind, ausgebildet werden. Der Spacer kann insbesondere eine erste Dicke aufweisen, welche die Leitungselektroden trennt, die dielektrische Kondesatorschicht kann eine zweite Dicke aufweisen, welche die Leitungselektroden trennt, und die erste Dicke kann größer als die zweite Dicke sein. Die Elektrodenwand kann geschlossen sein, wodurch eine Innenseite der Wand und eine Außenseite der Elektrodenwand definiert werden. Die Elektrodenwand kann z. B. einen Zylinder definieren.
  • Eine Opferschicht, in welcher ein Loch ausgebildet ist, kann auf dem Substrat ausgebildet werden, und das Ausbilden der Leitungselektrode kann das Ausbilden der Elektrodenwand an einer Seitenwand des Lochs in der Opferschicht enthalten. Zusätzlich kann ein Abschnitt der Opferschicht vor dem Ausbilden des ausgesparten Abschnitts der Elektrodenwand entfernt werden, um einen Abschnitt der Elektrodenwand freizulegen, während ein Abschnitt der Opferschicht zwischen dem freigelegten Abschnitt der Elektrodenwand und dem Substrat beibehalten wird. Das Ausbilden des ausgesparten Abschnittes der Elektrodenwand kann insbesondere das Ausbilden des ausgesparten Abschnitts der Elektrodenwand an Abschnitten der Elektrodenwand, welche durch die Opferschicht freigelegt sind, enthalten. Ein Isolier-Spacer kann ebenfalls auf dem ausgesparten Abschnitt der Elektrodenwand ausgebildet werden, wobei die Opferschicht und der Isolier-Spacer unterschiedliche Materialien aufweisen.
  • Nach Ausbilden der ausgesparten Abschnitte der Elektrodenwand, kann ein Abschnitt der Opferschicht zwischen den ausgesparten Abschnitten der Elektrodenwand von dem Substrat entfernt werden. Überdies kann das Entfernen eines Abschnitts der Opferschicht das Entfernen von zumindest ungefähr 200 Å der Opferschicht enthalten.
  • Es können insbesondere zumindest ungefähr 10.000 Å der Opferschicht verbleiben, nachdem zumindest ungefähr 200 Å der Opferschicht entfernt worden sind.
  • Eine Länge von Abschnitten der Elektrodenwand zwischen dem Substrat und dem ausgesparten Abschnitt kann zumindest ungefähr 10.000 Å betragen. Zusätzlich kann das Substrat einen Speicherzellzugriffstransistor enthalten und die Leitungselektrode kann mit einem Source/Drain Bereich des Speicherzellzugriffstransistors elektrisch gekoppelt sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht von Speichervorrichtungen einschließlich Kondensatorelektroden entsprechend von Ausführungsformen der vorliegenden Erfindung.
  • 2A bis 2F sind Querschnittsansichten, welche Schritte zum Herstellen von Elektroden entsprechend von Ausführungsformen der vorliegenden Erfindung darstellen.
  • 3A bis 3F sind Querschnittsansichten, welche Schritte zum Herstellen von Elektroden entsprechend weiteren Ausführungsformen der vorliegenden Erfindung darstellen.
  • 4A bis 4B sind Querschnittsansichten, welche Schritte zum Herstellen von Elektroden entsprechend weiteren Ausführungsformen der vorliegenden Erfindung darstellen.
  • 5A bis 5B sind Querschnittsansichten, welche Schritte zum Ausbilden von Elektroden entsprechend weiterer Ausführungsformen der vorliegenden Erfindung darstellen.
  • 6A bis 6B sind Querschnittsansichten, welche Schritte zum Ausbilden von Elektroden entsprechend dem Stand der Technik darstellen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Erfindung wird im folgenden in Bezug auf die begleitenden Zeichnungen ausführlicher Beschrieben, in welchem bevorzugte Ausführungsformen der Erfindung gezeigt sind. Diese Erfindung kann jedoch in vielen unterschiedlichen Formen ausgeführt werden und sollte nicht als auf die nachstehend dargelegten Ausführungsformen beschränkt ausgelegt werden; diese Ausführungsformen sind vielmehr zu Zwecken der Gründlichkeit und Vollständigkeit der Offenbarung vorgesehen und vermitteln dem Fachmann ausführlich das Konzept der Erfindung. In den Zeichnungen ist die Größe und Dicke der Schichten und Bereiche zu Zwecken der Klarheit übertrieben dargestellt. Es ist ebenfalls selbstverständlich, daß wenn die Rede davon ist, daß sich eine Schicht auf einer anderen Schicht oder einem Substrat befindet, diese direkt auf der anderen Schicht oder dem Substrat ausgebildet sein kann oder Zwischenschichten vorhanden sein können. Es ist ebenfalls selbstverständlich, daß, wenn die Rede davon ist, daß eine Schicht oder ein Element mit einer anderen Schicht oder einem anderen Element verbunden oder gekoppelt ist, diese mit der anderen Schicht oder dem anderen Element direkt verbunden oder gekoppelt sein können, oder Zwischenschichten bzw. Zwischenelemente vorhanden sein können.
  • Entsprechend Ausführungsformen der vorliegenden Erfindung kann eine elektronische Vorrichtung Elektroden 101 enthalten, welche Elektrodenwände 103 aufweisen, welche sich von einem Substrat 105 (wie z.B. einem Siliziumsubstrat) erstrecken. Zusätzlich können Isolier-Spacer 107 (wie z.B. Siliziumnitrid und/oder Siliziumoxinitrid-Spacer) an den Elektrodenwänden 103 vorgesehen sein, so daß Abschnitte der Elektrodenwände zwischen dem Substrat 105 und den Isolier-Spacern 107 frei von den Isolier-Spacern 107 sind. Insbesondere kann eine Isolierschicht 109 (wie z.B. eine Siliziumoxidschicht) zwischen den Kondensatorelektroden 101 und dem Substrat 105 vorge sehen sein, und Leitungs-Plugs 111 (wie z.B. dotierte Polysilizium-Plugs) können eine elektrische Kopplung zwischen den Kondensatorelektroden 101 und einer Oberfläche des Substrats 105 vorsehen.
  • Die Kondensatorelektroden 101 können z.B. erste Elektroden von Speicherkondensatoren für eine DRAM-Vorrichtung sein. Darüber hinaus können die Leitungs-Plugs 111 eine elektrische Verbindung zwischen den Elektroden 101 und Source-Drain Bereichen 115 von Speicherzellzugriffstransistoren (memory cell access transistors) vorsehen. Die Speicherzellzugriffstransistoren können ebenfalls Gate-Elektroden 117, die elektrische Gate-Schichten 119 und zweite Source-Drain Bereiche 121 (welche mit einer in 1 nicht dargestellten Wort-Leitung (IN) gekoppelt sind) enthalten. Zusätzlich kann eine dielektrische Kondensatorschicht (IN) 131 auf den ersten Kondensatorelektroden 101 vorgesehen sein, und eine zweite Kondensatorelektrode bzw. -elektroden 133 kann auf der dielektrischen Kondensatorschicht bzw. den -schichten 131 gegenüberliegend den ersten Kondensatorelektroden 101 vorgesehen sein. Die elektronische Vorrichtung kann ebenfalls eine Ätzstoppschicht 123 (wie z.B. eine Siliziumnitridschicht) zwischen der Isolierschicht 109 und der Elektroden 101 enthalten.
  • Wie in 1 gezeigt können die Spacer 107 an Elektrodenwänden 103 an Enden der Elektrodenwände 103 vorgesehen sein. Entsprechend alternativen Ausführungsformen können sich die Elektrodenwände 103 jedoch über die Spacer hinaus erstrecken. Entsprechend zusätzlichen Ausführungsformen können in den Elektrodenwänden 103 benachbart an die Spacer 107 Aussparungen vorgesehen sein, so daß die Spacer 107 an dünneren Abschnitten der Elektrodenwände sich nicht wesentlich über breitere Abschnitte der Elektrodenwände hinaus erstrecken. Die Spacer 107 können die Wahrscheinlichkeit von Kurzschlüssen zwischen ersten Kondensatorelektroden 101 reduzieren, falls benachbarte Elektrodenwände 103 unterschiedlicher Elektrodenwände 101 vor der Ausbildung der dielektrischen Kondensatorschicht 131 und/oder der zweiten Kondensatorelektrode 123 Kontakt bilden. Überdies könnten Spacer 107 auf Außenoberflächen der Elektrodenwände 103 vorgesehen sein, ohne auf Innenoberflächen der Elektrodenwände 103 vorgesehen zu sein.
  • Im folgenden werden Schritte zur Herstellung von Elektroden entsprechend von Ausführungsformen der vorliegenden Erfindung in Bezug auf die 2A bis F behandelt. Wie in 2A gezeigt kann eine Isolierschicht 201 (wie z.B. eine Siliziumoxidschicht) auf einem Substrat 200 (wie z.B. einem Siliziumsubstrat) ausgebildet werden, und eine Ätzstoppschicht 203 (wie z.B. eine Siliziumnitridschicht) kann auf der Isolierschicht 201 ausgebildet werden. Durch die Isolierschichten 201 und Ätzstoppschichten 203 können Öffnungen ausgebildet werden, und Leitungs-Plugs 202 (wie z.B. Polysilizium-Plugs) können in den Öffnungen ausgebildet werden, um durch die Isolierschicht 201 und die Ätzstoppschicht 203 eine elektrische Verbindung vorzusehen. Die Leitungs-Plugs 202 können z.B. durch Abscheiden einer Polysiliziumschicht auf der Ätzstoppschicht 203 und in Öffnungen in der Ätzstoppschicht 203 und der Isolierschicht 201 und anschließendem Rückätzen und/oder Rückpolieren der Polysiliziumschicht zum Freilegen von Abschnitten der Ätzstoppschicht 203, während das Polysilizium in den Öffnungen der Isolierschicht 201 beibehalten wird, ausgebildet werden.
  • Eine erste Opferschicht 204 kann auf der Ätzstoppschicht 203 und auf freigelegten Abschnitten der Leitungs-Plugs 202 ausgebildet werden, und in der ersten Opferschicht 204 befindliche Löcher können die Leitungs-Plugs 202 freilegen. Die Opferschicht kann z.B. eine Schicht eines Materials sein, welches sich von einem Material der Ätzstoppschicht 203 unterscheidet, so daß die erste Opferschicht 204 selektiv entfernt werden kann, ohne die Ätzstoppschicht 203 wesentlich zu entfernen. Die erste Opferschicht 204 kann insbesondere eine Schicht eines Isoliermaterials wie z.B. Siliziumoxid und/oder Siliziumoxinitrid sein. Überdies kann die erste Opferschicht zwei oder mehr getrennt ausgebildete Schichten des gleichen oder unterschiedlicher Materialien enthalten.
  • Anschließend wird eine Leitungsschicht 205 auf der ersten Opferschicht 204 einschließlich der Löcher darin und den freigelegten Abschnitten der Leitungs-Plugs 202 ausgebildet. Obwohl in 2A nicht gezeigt, können die Löcher in der ersten Opferschicht Abschnitte der Ätzstoppschicht 203, welche benachbart zu den Leitungs- Plugs 202 angeordnet sind, freilegen, so daß sich die Leitungsschicht 205 auf freigelegte Abschnitte der Ätzstoppschicht 203 erstrecken kann. Die Leitungsschicht 205 kann insbesondere eine Polysiliziumschicht mit einer Dicke von ungefähr 500Å sein. Eine zweite Opferschicht 206 kann anschließend auf der Leitungsschicht 205 ausgebildet werden. Die zweite Opferschicht 206 kann eine Schicht bestehend aus einem Isoliermaterial sein, welches selektiv entfernt werden kann ohne die Leitungsschicht 205 und/oder die Ätzstoppschicht 203 wesentlich zu entfernen. Obwohl nicht erforderlich können die erste Ätzstoppschicht 204 und die zweite Ätzstoppschicht 206 ein gleiches Material, wie z.B. Siliziumoxid und/oder Siliziumoxinitrid aufweisen.
  • Wie in 2B gezeigt können Abschnitte der zweiten Opferschicht 206 und der Leitungsschicht 205 (gegenüberliegend dem Substrat) entfernt werden (wie z.B. durch Rückätzen und/oder Rückpolieren), so daß die erste Opferschicht 204 freigelegt ist, und so daß Abschnitte der Leitungsschicht 205 in den Löchern elektrisch getrennt sind. Die verbleibenden Abschnitte der Leitungsschichten 205 können entsprechend jeweilige Elektroden 205' definieren, welche Elektrodenwände (mit Außenoberflächen 205a' und Innenoberflächen 205b') enthalten, die sich weg von dem Substrat erstrecken. Mit anderen Worten kann jede Elektrode 205' eine geschlossene Wand enthalten, welche einen Zylinder definiert.
  • Die Außenoberflächen 205a' der Elektrodenwände können entsprechend entlang der Seitenwände der Löcher in der ersten Opferschicht 204 ausgebildet sein und in den Oberflächen 205b' von Elektrodenwänden können entlang der zweiten Opferschicht 206' vorgesehen sein. Eine Geometrie der Außenoberflächen 205a' der Elektrodenwände kann somit durch die Seitenwände der Löcher in der ersten Opferschicht 204 definiert werden. Ein Loch in der ersten Opferschicht mit einem kreisförmigen Profil kann dementsprechend eine Außenoberfläche 205a' einer Elektrodenwand mit einem zylindrischen Profil vorsehen. Wie hierin verwendet kann der Begriff "zylindrisch" eine Form einer Außenoberfläche 205a' einer Elektrodenwand enthalten, welche sich ergeben kann, wenn diese in einem kreisförmigen Loch mit geneigten Seitenwänden ausgebildet ist, was sich ergeben kann, wenn ein isotropisches Ätzen zum Ausbilden der Löcher in der ersten Opferschicht 204 verwendet wird. Elektroden, welche andere Formen aufweisen, können z.B. durch das Vorsehen von Löchern mit unterschiedlichen Profilen (wie z.B. quadratisch oder rechteckig) in der ersten Opferschicht vorgesehen werden.
  • Nach dem Entfernen von Abschnitten der zweiten Opferschicht 206 und der Leitungsschicht 205, wie in 3B gezeigt, können die verbleibenden Abschnitte der ersten Opferschicht 204 eine Dicke von 20.000 Å oder größer aufweisen. Eine Länge der Außenoberfläche 205a' der Elektrodenwand kann durch die verbleibende Dicke der ersten Opferschicht 204, wie in 2B gezeigt, bestimmt werden. Überdies können Abschnitte der ersten Opferschicht 204 bei dem Entfernen von Abschnitten der zweiten Opferschicht 206 von der Leitungsschicht 205 entfernt werden, so daß eine Dicke der ersten Opferschicht 204 in 2B geringer als eine Dicke der ersten Opferschicht 204 in 2A ist. Zusätzlich kann eine Dicke der Elektrode 205' (zwischen der Außenoberfläche 205a' und der Innenoberfläche 205b') in 2B durch eine Dicke der Leitungsschicht 205 in 2A bestimmt werden.
  • In 2C werden Abschnitte der ersten Opferschicht 204 und der zweiten Opferschicht 206 selektiv in Bezug auf die Elektroden 205' entfernt. Abschnitte der Elektroden 205' können sich dementsprechend über die erste Opferschicht 204 und die zweite Opferschicht 206 hinaus erstrecken. Zum Beispiel können 200 Å bis 500 Å der ersten Opferschicht 204 und der zweiten Opferschicht 206 entfernt werden, so daß 200 Å bis 500 Å der Außenoberfläche 205a' und der Innenoberfläche 205b' der Elektrodenwände freigelegt sind. Die Opferschichten 204 und 206 können z.B. unter Verwendung einer gepufferten Oxidätzung (buffered oxide etch = BOE) wie z.B. einem chemischen Ätzen mit einer Flüssigkeit mit geringem Amoniumfluoridgehalt (low ammoniumfluoride liquid = LAL) entfernt werden. Ein LAL-Ätzen kann z.B. 2,5 Gewichts-Prozent HF, 17 Gewichts-Prozent NH4F, 80,5 Gewichts-Prozent entionisiertes (DI) Wasser und 400 ppm (parts per million) Tensid enthalten.
  • Wie in 2D gezeigt kann auf den freigelegten Abschnitten der Elektroden 205' und auf der ersten Opferschicht 204 und der zweiten Opferschicht 206 eine Isolier schicht 208 ausgebildet sein. Die Isolierschicht 208 kann eine Schicht bestehend aus einem Material (wie z.B. Siliziumnitrid), das sich von dem der ersten Opferschicht 204 und der zweiten Opferschicht 206 unterscheidet, so daß die Isolierschicht 208 selektiv in Bezug auf die ersten und zweiten Opferschichten entfernt werden kann und so daß die erste Opferschicht 204 und die zweite Opferschicht 206 selektiv in Bezug auf die Isolierschicht 208 entfernt werden können. Die Isolierschicht 208 kann anschließend einem anisotropischen Ätzen unterzogen werden, um die Spacer 208', wie in 2E gezeigt, auszubilden. Das anisotropische Ätzen kann insbesondere für einen Zeitraum durchgeführt werden, welcher ausreichend ist, um Abschnitte der ersten und zweiten Opferschichten 204 und 206 freizulegen, während Abschnitte der Isolierschicht 208 auf den freigelegten Innen- und Außenoberflächen 205a' und 205b' der Elektrodenwände beibehalten werden, um die Spacer 208' wie gezeigt vorzusehen.
  • Die ersten und zweiten Opferschichten 204 und 206 können anschließen wie in 2F gezeigt entfernt werden. Es kann insbesondere ein Ätzmittel selektiert werden, so daß die erste Opferschicht 204 und die zweite Opferschicht 206 selektiv in Bezug auf die Spacer 208', die Elektroden 205' und die Ätzstoppschicht 203 entfernt werden. Die Elektroden 205' können somit an oder nahe ihren Wänden mit Spacern versehen werden. Die Elektroden 205' können dementsprechend Kontakt bilden ohne einen elektrischen Kurzschluß zu verursachen. Die Opferschichten können unter Verwendung einer gepufferten Oxidätzung (BOE) wie z.B. einer chemischen Ätzung nach dem LAL-Verfahren, wie oben behandelt, entfernt werden.
  • Eine dielektrische Kondensatorschicht kann anschließend auf freigelegten Abschnitten der Elektroden 205' ausgebildet werden und eine zweite Kondensatorelektrode kann auf der dielektrischen Kondensatorschicht gegenüberliegend den ersten Elektroden 205' ausgebildet werden. Die dielektrische Kondensatorschicht kann z.B. eine Schicht bestehend aus einem dielektrischen Material, wie z.B. Siliziumoxid (SiO2) und/oder Aluminiumoxid (Al2O3), mit einer Dicke im Bereich von ungefähr 30 Å bis 50 Å sein. Die dielektrische Kondensatorschicht kann z.B. durch chemisches Dampfabscheiden und/oder atomares Schichtabscheiden ausgebildet werden. Die Elektroden 205' von 2F können verwendet werden um erste Kondensatorelektroden von deren Zellen vorzusehen. Das Substrat 200 kann insbesondere jeweilige mit jeder der Elektronen 205' gekoppelte Speicherzellzugriffstransistoren enthalten, und die Speicherzellzugriffstransistoren können eine Kopplung zwischen den Elektroden 205' und jeweiligen Bitleitungen, welche auf Lese/Schreibsignale reagieren, die auf jeweiligen Wortleitungen vorgesehen sind, vorsehen.
  • Schritte zur Herstellung von Elektroden entsprechend zusätzlichen Ausführungsformen der vorliegenden Erfindung werden im folgenden in Bezug auf die 3A bis 3F behandelt. Wie in 3A gezeigt, kann eine Isolierschicht 401 (wie z.B. eine Siliziumoxidschicht) auf einem Substrat 400 (wie z.B. Siliziumsubstrat) ausgebildet werden und eine Ätzstoppschicht 403 (wie z.B. eine Siliziumnitridschicht) kann auf der Isolierschicht 401 ausgebildet werden. Durch die Isolierschicht 401 und die Ätzstoppschicht 403 können Öffnungen ausgebildet werden und in den Öffnungen können Leitungs-Plugs 402 (wie z.B. Polysilizium-Plugs) ausgebildet werden, um eine elektrische Verbindung durch die Isolierschicht 401 und die Ätzstoppschicht 403 vorzusehen. Die Leitungs-Plugs 402 können z.B. durch Abscheiden einer Polysiliziumschicht in den Öffnungen in der Ätzstoppschicht 403 und der Isolierschicht 401 und anschließendem Rückätzen und/oder Rückpolieren der Polysiliziumschicht zum Freilegen von Abschnitten der Ätzstoppschicht, während das Polysilizium in den Öffnungen der Isolierschicht beibehalten wird, ausgebildet werden.
  • Eine erste Opferschicht 404 kann auch auf der Ätzstopschicht 403 und auch auf den freigelegten Abschnitten der Leitungs-Plugs 402 ausgebildet werden, und durch die erste Opferschicht 404 gehende Löcher können die Leitungs-Plugs 402 freilegen. Die Opferschicht 404 kann z. B. eine Schicht bestehend aus einem Material bzw. Materialien, welche sich von einem Material der Ätzstopschicht 403 unterscheiden, so daß die erste Opferschicht 404 selektiv entfernt werden kann ohne die Ätzstopschicht 403 wesentlich zu Entfernen. Die erste Opferschicht 404 kann insbesondere eine Schicht bestehend aus einem Isoliermaterial wie z. B. Siliziumoxid und/oder Silizium- Oxynitrid sein. Überdies kann die erste Opferschicht 404 zwei oder mehr getrennt ausgebildete Schichten des gleichen oder unterschiedlicher Materialien aufweisen.
  • Anschließend wird eine Leitungsschicht auf der ersten Opferschicht 404 einschließlich der Löcher darin und auf den freigelegten Abschnitten der Leitungs-Plugs 402 ausgebildet. Obwohl nicht in 3A gezeigt, können die Löcher in der ersten Opferschicht Abschnitte der Ätzstopschicht 403 benachbart den Leitungs-Plugs 402 freiliegen, so daß sich die Leitungsschicht auf freigelegte Abschnitte der Ätzstopschicht 403 erstrecken kann. Die Leitungsschicht kann insbesondere eine Schicht bestehend aus Polysilizium mit einer Dicke von ungefähr 500 Å sein. Anschließend kann eine zweite Opferschicht 406 auf der Leitungsschicht ausgebildet werden. Die zweite Opferschicht 406 kann eine Schicht bestehend aus einem Isoliermaterial sein, welches selektiv entfernt werden kann ohne die Leitungsschicht und/oder die Ätzstopschicht 403 wesentlich zu entfernen. Obwohl nicht erforderlich können die erste Opferschicht 404 und die zweite Opferschicht 406 ein gleiches Material wie z. B. Siliziumoxid und/oder Silizium-Oxynitrid aufweisen.
  • Wie ferner in 3A gezeigt, können Abschnitte der zweiten Opferschicht 406 und der Leitungsschicht (gegenüberliegend dem Substrat) entfernt werden (wie z. B. durch Rückätzen und/oder Rückpolieren), so daß die erste Opferschicht 404 freigelegt ist, und so daß Abschnitte der Leitungsschicht in den Löchern elektrisch getrennt sind. Die verbleibenden Abschnitte der Leitungsschicht können entsprechend jeweilige Elektroden 405' definieren, von denen jeder eine Elektrodenwand bzw. Elektrodenwände enthält, welche eine Außenoberfläche 405a' und eine Innenoberfläche 405b' aufweisen, die sich weg von dem Substrat erstrecken. Mit anderen Worten kann jede Elektrode 405' geschlossen sein, so daß jede Elektrodenwand einen Zylinder definiert. Die Anordnung von 3A kann daher äquivalent zu der von 2B sein.
  • Die Außenoberflächen 405a' der Elektrodenwände können entsprechend entlang den Seitenwänden der Löcher in der ersten Opferschicht 404 ausgebildet sein und die zweite Opfersicht 406' kann entlang Innenoberflächen 405b' von Elektrodenwänden vorgesehen sein. Eine Geometrie der Außenoberflächen 405a' der Elektrodenwände kann somit durch die Seitenwände der Löcher in der ersten Opferschicht 404 beschrieben werden. Ein Loch in der ersten Opferschicht, welches ein kreisförmiges Profil aufweist kann dementsprechend eine Außenoberfläche 405a' der Elektrodenwand mit einem zylindrischen Profil vorsehen. Der Begriff „zylindrisch" wie hierin verwendet kann eine Form einer Außenoberfläche 405a' einer Elektrodenwand enthalten, die sich ergeben kann, wenn diese in einem Loch mit geneigten Seitenwänden ausgebildet ist, was sich ergeben kann, wenn zum Ausbilden der Löcher in der ersten Opferschicht 404 isotropisches Ätzen verwendet wird. Elektroden, welche andere Formen aufweisen können z. B. durch Vorsehen von Löchern mit unterschiedlichen Profilen (z. B. quadratisch oder rechteckig) in der ersten Opferschicht vorgesehen werden.
  • Nach Entfernen von Abschnitten der zweiten Opferschicht 406 und der Leitungsschicht 405 wie in 3B gezeigt, können die verbleibenden Abschnitte der ersten Opferschicht 404 eine Dicke von 20 000 Å oder größer aufweisen. Eine Länge der Außenoberflächen 405a' der Elektrodenwände kann durch die verbleibende Dicke der ersten Opferschicht in 3B bestimmt werden. Überdies können Abschnitte der ersten Opferschicht 404 entfernt werden, wenn Abschnitte der zweiten Opferschicht 406 und der Leitungsschicht 405 entfernt werden, so daß eine Dicke der ersten Opferschicht 404 und 403A geringer als eine Dicke der ursprünglich ausgebildeten ersten Opferschicht 404 in 3A ist. Zusätzlich kann eine Dicke der Elektrode 405' (zwischen der Außenoberfläche 405a' und der Innenoberfläche 405b') in 3A durch eine Dicke der ursprünglich ausgebildeten Leitungsschicht, wie oben in Bezug auf die 2A bis 2B behandelt, bestimmt werden.
  • In 3B werden Abschnitte der ersten Opferschicht 404 und der zweiten Opferschicht 406 selektiv in Bezug auf die Elektroden 405' entfernt. Abschnitte der Elektroden 405' können sich dementsprechend über die erste Opferschicht 404 und die zweite Opferschicht 406 hinaus erstrecken. Zum Beispiel können 200 Å bis 500 Å der ersten Opferschicht 404 und der zweiten Opferschicht 406 entfernt werden, so daß 200 Å bis 500 Å der Außenoberfläche 405a' und der Innenoberfläche 405b' der Elektrodenwände freigelegt werden. Die Opferschichten 404 und 406 können z.B. unter Verwendung gepufferten Oxidätzens (BOW), wie z.B. einem chemischen Ätzen mit einer Flüssigkeit mit geringem Amoniumfluoridgehalt (LAL) entfernt werden. Ein LAL-Ätzen kann z.B. 2,5 Gew% HF, 17Gew% NH4F, 80,5 Gew% entionisiertes (DI) Wasser und 400 ppm (parts per million) Tensid enthalten.
  • Abschnitte der Innenoberfläche 405a' von der Außenoberfläche 405b' der Elektrodenwände, welche durch Entfernen von Abschnitten der Opferschichten 404 und 406 entfernt wurden, können anschließend geätzt werden, um Aussparungsabschnitte der Elektrodenwände vorzusehen. Es kann z.B. ein isotropisches Ätzen verwendet werden, daß das Leitungsmaterial der Elektroden 405' selektiv in Bezug auf die erste Opferschicht 404 und die zweite Opferschicht 406 entfernt. Ungefähr 150 Å der freigelegten Abschnitte der Elektoden 405' können insbesondere entfernt werden, so daß die freigelegten Abschnitte der Elektroden 405' (z.B. an 421) in Bezug auf die Abschnitte der Elektrode 405', welche durch die erste Opferschicht 404 und die zweite Opferschicht 406 geschützt sind, ausgespart sind. Abschnitte der Elektroden 405', welche durch die Opferschicht 404 und die Opferschicht 406 geschützt werden, können somit eine Dicke von ungefähr 500 Å beibehalten während Abschnitte der Elektroden 405', welche sich über die Opferschichten 404 und 406 hinaus erstrecken auf ungefähr 200 Å, wie in 3C gezeigt, ausgedünnt werden können.
  • Wie in 3D gezeigt, kann eine Isolierschicht 408 auf den ausgesparten Bereichen der Elektroden 405' und auf der ersten Opferschicht 404 sowie auf der zweiten Opferschicht 406 ausgebildet werden. Die Isolierschicht 408 kann eine Schicht bestehend aus einem Material (wie z.B. Siliziumnitrid) sein, welches sich von dem der ersten Opferschicht 404 und der zweiten Opferschicht 406 unterscheidet, so daß die Isolierschicht 408 selektiv in Bezug auf die ersten und zweiten Opferschichten entfernt werden kann und so daß die erste Opferschicht 404 und die zweite Opferschicht 406 selektiv in Bezug auf die Isolierschicht 408 entfernt werden können. Die Isolierschicht 408 kann anschließend einem anisotropischen Ätzen zum Ausbilden von Spacern 408', wie in 3E gezeigt, unterzogen werden. Das anisotropische Ätzen kann insbesondere für einen ausreichend langen Zeitraum durchgeführt werden, um die erste Opferschicht 404 und die zweite Opferschicht 406 freizulegen, während Abschnitte der Isolierschicht 408 auf den ausgesparten Abschnitten der Innenoberfläche 405a' und der Außenoberfläche 405b' der Elektrodenwand zum Vorsehen von Spacern 408' beibehalten werden können.
  • Die erste Opferschicht 404 und die zweite Opferschicht 406 können anschließend, wie in 3F gezeigt, entfernt werden. Es kann insbesondere ein Ätzmittel selektiert werden, so daß die erste Opferschicht 404 und die zweite Opferschicht 406 selektiv in Bezug auf die Spacer 408', die Elektroden 405' und die Ätzstoppschicht 403 entfernt werden. Die Opferschichten können unter Verwendung eines gepufferten Oxidätzens (BOE) wie z.B. einem oben behandelten LAL chemischen Ätzen entfernt werden.
  • Die Elektroden 405' können somit an ausgesparten Abschnitten der in der Oberfläche 405a' und der Außenoberfläche 405b' der Elektrodenwände an oder nahe ihren Enden mit Spacern 408' versehen werden. Die Elektroden 405' können demensprechend Kontakt bilden, ohne einen elektrischen Kurzschluß zu verursachen. Durch das Vorsehen von Spacern 408' an ausgesparten Abschnitten der Elektroden 405', kann ein Abschatten (shadowing) von Abschnitten der Elektroden 405' (zwischen den Spacern und dem Substrat) während nachfolgenden Verarbeitungsschritten verringert werden. Eine nachfolgende Gleichförmigkeit der Abscheidungen (wie z.B. Abscheidungen einer dielektrischen Kondensatorschicht und/oder einer zweiten Kondensatorelektrode) auf Abschnitten der Elektroden 405' zwischen den Spacern 408' und der Ätzstoppschicht 403 können entsprechend verbessert werden.
  • Eine dielektrische Kondensatorschicht kann anschließend auf freigelegten Abschnitten der Elektroden 405' ausgebildet werden, und eine zweite Kondensatorelektrode kann auf der dielektrischen Kondensatorschicht gegenüberliegend den ersten Elektroden 405' ausgebildet werden. Die dielektrische Kondensatorschicht kann z.B. eine Schicht bestehend aus einem dielektrischen Material wie z.B. Siliziumoxid (SiO2) und/oder Aluminiumoxid (Al2O3) mit einer Dicke im Bereich von ungefähr 30 Å bis 50 Å sein. Die dielektrische Kondensatorschicht kann z.B. durch chemisches Dampfab scheiden und/oder atomare Schichtablagerung ausgebildet werden. Die Gleichförmigkeit von dielektrischen Kondensatorschichten und/oder zweiten Kondensatorelektroden, welche auf den Elektroden 405' der 3F ausgebildet sind, kann somit durch Vorsehen von Spacern 408' an ausgesparten (ausgedünnten) Abschnitten der Elektroden 405' verbessert werden.
  • Die Elektroden 405' der 3F können somit verwendet werden, um erste Kondensatorelektroden der DRAM-Zellen vorzusehen. Das Substrat 400 kann insbesondere jeweilige Speicherzellzugriffstransistoren, welche mit jeder der Elektroden 405' gekoppelt sind, enthalten, und die Speicherzellzugriffstransistoren können eine Kopplung zwischen den ersten Elektroden 405' und jeweiligen Bitleitungen vorsehen, welche auf Schreib-Lesesignale reagieren, die auf jeweiligen Wortleitungen vorgesehen sind.
  • Schritte zum Ausbilden von Elektroden entsprechend von zusätzlichen Ausführungsformen der vorliegenden Erfindung sind in den 4A bis B dargestellt. Die in 4A dargestellte Anordnung kann entsprechend von Schritten ähnlich derer, die oben in Bezug auf 2A bis B behandelt wurden, ausgebildet werden, mit einem Unterschied, daß eine größere Dicke der Opferschichten 504 und 506 vor dem Ausbilden der Spacer 508' entfernt wird. Wie oben beschrieben können die Isolierschicht 501 (wie z.B. eine Siliziumoxidschicht und/oder eine Siliziumoxinitridschicht) und die Ätzstoppschicht 503 (wie z.B. eine Siliziumnitridschicht) auf einem Substrat 500 ausgebildet werden, und die Leitungs-Plugs 502 (wie z.B. Polysilizium-Plugs) können in Löchern durch die Isolierschicht 501 und die Ätzstoppschicht 503 ausgebildet werden.
  • Die erste Opferschicht 504 (wie z.B. eine Schicht aus Siliziumoxid und/oder Siliziumoxinitrid) kann anschließend auf der Ätzstoppschicht 503 (mit einer größeren Dicke als in 4A dargestellt) ausgebildet werden, und in der ersten Opferschicht 504 befindliche Löcher können die Leitungs-Plugs 502 freilegen. Eine Leitungsschicht (wie z.B. eine Polysiliziumschicht) kann auf der ersten Opferschicht 504 und an Seitenwänden der darin befindlichen Löcher ausgebildet werden und die zweite Opferschicht 506 kann auf der Leitungsschicht mit einer größeren Dicke als in 2A dargestellt, ausge bildet werden. Die zweite Opferschicht 506 und die Leitungsschicht können anschließend rückgeätzt und/oder rückpoliert werden, um die erste Opferschicht 504 freizulegen und so daß verbleibende Abschnitte der Leitungsschicht in den Löchern elektrisch isolierte Elektroden 505' definieren.
  • Nach Freilegen der ersten Opferschicht 504 können Abschnitte der ersten Opferschicht 504 und der zweiten Opferschicht 506 selektiv (in Bezug auf die Elektroden 505') entfernt werden, unter Verwendung von z.B. einem gepufferten Oxidätzen wie z.B. einem oben beschriebenen LAL chemischen Ätzen. Abschnitte der Elektroden 505' können entsprechend durch die verbleibenden Abschnitte der Opferschicht 504 und der Opferschicht 506 geschützt werden, und Abschnitte der Elektroden 505' können freigelegt werden. Entsprechend den Ausführungsformen der 4A bis B, kann eine Länge von freigelegten Abschnitten und Elektroden 505' größer als eine Länge von freigelegten Abschnitten der Elektroden 205' der 2C bis E sein.
  • Eine Schicht eines Isoliermaterials (wie z.B. Siliziumnitrid) kann auf freigelegten Abschnitten der Elektroden 505' und auf verbleibenden Abschnitten der Opferschicht 504 und der Opferschicht 506 ausgebildet werden. Die Schicht des Isoliermaterials kann anschließend einem anisotropischen Ätzen unterzogen werden, um die in 4A gezeigten Spacer 508' vorzusehen. Im Vergleich zum Ausbilden des Spacer 208', wie oben in Bezug auf 2D bis E behandelt, kann eine höhere Ätztiefe bzw. längere Ätzzeit zum Ausbilden der Spacer von 4A verwendet werden, so daß Abschnitte der Elektroden 505', welche sich über die Opferschicht 504 und die Opferschicht 506 und die Spacer 508' hinaus erstrecken, freigelegt werden.
  • Wenn die Spacer 508' ausgebildet worden sind, kann die Opferschicht 504 und die Opferschicht 506, wie in 4B gezeigt, entfernt werden. Die Opferschichten können z.B. unter Verwendung eines gepufferten Oxidätzens, wie z.B. einem chemischen LAL-Ätzen, wie oben behandelt, entfernt werden. Auf den freigelegten Abschnitten der Elektroden 505' kann anschließend eine dielektrische Kondensatorschicht ausgebildet werden, und eine zweite Kondensatorelektrode kann auf der dielektrischen Kondensa torschicht gegenüberliegend den Elektroden 505' ausgebildet werden. Relativ lange Elektroden können zu einem biegen/verbiegen neigen, so daß ein elektrischer Kontakt/Kurzschluß zwischen ihnen an Zwischenabschnitten der Elektroden zusätzlich an oder anstatt an ihren Enden auftreten. Durch Anordnen der Spacer an Zwischenpositionen entlang der Elektroden 505', kann ein Kontakt zwischen den Elektroden aufgrund von Biegen verringert werden. Entsprechend den in den 4A bis B dargestellten Ausführungsformen können Elektrodenwände erhöhter Länge ohne das Auftreten von elektrischen Kurzschlüssen dazwischen untergebracht werden, um eine Elektrodenoberfläche zu vergrößern.
  • Schritte zum Herstellen von Elektroden entsprechend einer zusätzlichen Ausführungsform der vorliegenden Erfindung sind in den 5A bis B dargestellt. Die in 5A dargestellte Anordnung kann entsprechend von Schritten ähnlich derer, die oben in Bezug auf die 3A bis B behandelt worden sind, ausgebildet werden, wobei ein Unterschied darin besteht, daß eine größere Dicke der Opferschicht 604 und der Opferschicht 606 vor dem Ausbilden ausgesparter Abschnitte der Elektrodenwände und dem Ausbilden des Spacers 608' entfernt wird. Wie oben beschrieben können die Isolierschicht 601 (wie z.B. eine Siliziumoxid- und/oder eine Siliziumoxinitridschicht) und die Ätzstoppschicht 603 (wie z.B. eine Siliziumnitridschicht) auf einem Substrat 600 ausgebildet werden, und die Leitungs-Plugs 602 (wie z.B. Polysilizium-Plugs) können in durch die Isolierschicht 601 und die Ätzstoppschicht 603 verlaufenden Löchern ausgebildet werden.
  • Die erste Opferschicht 604 (wie z.B. eine Schicht bestehend aus Siliziumoxid und/oder Siliziumoxinitrid) kann anschließend auf der Ätzsstoppschicht 603 (mit einer größeren Dicke als in 5A dargestellt) ausgebildet werden, und in der ersten Opferschicht 604 befindliche Löcher können die Leitungs-Plugs 602 freilegen. Eine Leitungsschicht (wie z.B. eine Polysiliziumschicht mit einer Dicke von ungefähr 500 Å) kann auf der ersten Opferschicht 604 und auf Seitenwänden der darin befindlichen Löcher ausgebildet werden, und die zweite Opferschicht 606 kann auf der Leitungsschicht mit einer größeren Dicke als in 3A dargestellt ausgebildet werden. Die zweite Opfer schicht 606 und die Leitungsschicht können anschließend rückgeätzt und/oder rückpoliert werden, um die erste Opferschicht 604 freizulegen und so daß in den Löchern verbleibende Abschnitte der Leitungsschicht elektrisch isolierte Elektroden 605' definieren, wie in 5A gezeigt.
  • Nach Freilegen der ersten Opferschicht 604 können Abschnitte der ersten Opferschicht 604 und der zweiten Opferschicht 606 selektiv (in Bezug auf die Elektroden 605') z.B. unter Verwendung eines gepufferten Oxidätzens, wie z.B. einem oben beschriebenen chemischen LAL-Ätzen entfernt werden. Abschnitte der Elektroden 605' können dementsprechend durch verbleibende Abschnitte der ersten Opferschicht 604 und der zweiten Opferschicht 606 geschützt werden und Abschnitte der Elektroden 605' können freigelegt werden. Entsprechend den Ausführungsformen der 5A bis B kann eine Länge freigelegter Abschnitte der Elektroden 605' größer als eine Länge freigelegter Abschnitte der Elektroden 305' der 3C bis E sein.
  • Abschnitte der Innenoberflächen und Außenoberflächen der Elektroden, welche durch die erste Opferschicht 604 und die zweite Opferschicht 606 freigelegt sind, können geätzt werden, um Aussparungsabschnitte der Elektrodenwände vorzusehen. Es kann z.B. ein isotropisches Ätzen verwendet werden, welches an das Leitungsmaterial der Elektroden 605' selektiv in Bezug auf die erste Opferschicht 604 und die zweite Opferschicht 606 entfernt. Es können insbesondere ungefähr 150 Å der freigelegten Abschnitte der Elektroden entfernt werden, so daß freigelegte Abschnitte der Elektroden 605' in Bezug auf die durch die erste Opferschicht 604 und die zweite Opferschicht 606 geschützten Abschnitte der Elektroden 605' ausgespart werden. Abschnitte der Elektroden 605', welche durch die erste Opferschicht 604 und die zweite Opferschicht 606 geschützt werden, können somit eine Dicke von ungefähr 500 Å beibehalten, obwohl Abschnitte der Elektroden 605', welche sich über die erste Opferschicht 604 und die zweite Opferschicht 606 hinaus erstrecken, wie in 5A gezeigt, auf ungefähr 200 Å in der Dicke reduziert werden können.
  • Es kann eine Schicht eines Isoliermaterials (wie z.B. Siliziumnitrid) auf freigelegten Abschnitten der Elektroden 605' und auf freigelegten Abschnitten der ersten Opferschicht 604 und der zweiten Opferschicht 606 ausgebildet werden. Die Schicht des Isoliermaterials kann anschließend einem anisotropischen Ätzen unterzogen werden, um die Spacer 608', wie in 5A gezeigt, vorzusehen. Im Vergleich zum Ausbilden der Spacer 608', wie oben in Bezug auf die 3D bis E beschrieben ist, kann eine größere Tiefe/längere Zeit zum Ausbilden der Spacer von 5A verwendet werden, so daß Abschnitte der Elektroden 605', welche sich über die erste Opferschicht 604 und die zweite Opferschicht 606, sowie die Spacer 608' hinaus erstrecken, freigelegt werden.
  • Nach Ausbilden der Spacer 608' können die erste Opferschicht 604 und die zweite Opferschicht 606, wie in 5B gezeigt, entfernt werden. Die Opferschichten können z.B. unter Verwendung eines gepufferten Oxidätzens, wie z.B. einem chemischen LAL-Ätzen, wie oben beschrieben, entfernt werden. Anschließend kann eine dielektrische Kondensatorschicht auf freigelegten Abschnitten der Elektroden 605' ausgebildet werden, und eine zweite Kondensatorelektrode kann auf der dielektrischen Kondensatorschicht gegenüberliegend den Elektroden 605' ausgebildet werden. Relativ lange Elektroden können zu einem Biegen/Verbiegen neigen, so daß ein elektrischer Kontakt/Kurzschluß zwischen ihnen an Zwischenabschnitten der Elektroden zusätzlich zu oder anstatt an ihren Enden auftreten. Durch Positionieren der Spacer an Zwischenpositionen entlang der Elektroden 605' kann ein elektrischer Kontakt zwischen den Elektroden aufgrund von Biegens verringert werden. Entsprechend den in den 5A bis B dargestellten Ausführungsformen können Elektrodenwände erhöhter Länge ohne das Auftreten von elektrischen Kurzschlüssen zwischen Ihnen untergebracht werden, um eine Elektrodenoberfläche zu vergrößern. Überdies kann durch vorsehen der Spacer an ausgesparten Abschnitten der Elektroden ein Abschatten von Abschnitten der Elektroden (zwischen den Spacern und dem Substrat) während nachfolgender Ablagerungen verringert werden. Die Gleichförmigkeit einer dielektrischen Kondensatorschicht, welche auf den Kondensatorelektroden ausgebildet ist, kann dementsprechend verbessert werden. Mit anderen Worten kann durch Verringern eines Überhangs der Spacer eine Abschattung der Abschnitte der Elektroden zwischen den Spacern und dem Substrat verringert werden.
  • Obwohl diese Erfindung in Bezug auf ihren bevorzugten Ausführungsformen insbesondere gezeigt und beschrieben worden ist, ist dem Fachmann ersichtlich, daß verschiedene Änderungen in Form und Detail durchgeführt werden können ohne von dem gedanklichen Kern und Umfang der Erfindung, wie in den beigefügten Ansprüchen definiert ist, abzuweichen.

Claims (67)

  1. Integrierte Schaltungsvorrichtung, mit: einem Substrat; einer ersten auf dem Substrat vorgesehenen Leitungselektrode, wobei die erste Leitungselektrode eine Elektrodenwand aufweist, welche sich weg von dem Substrat erstreckt; einem auf der Elektrodenwand vorgesehenen Isolier-Spacer, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind; eine dielektrischen Kondensatorschicht auf Abschnitten der ersten Leitungselektrode, welche frei von dem Spacer sind; und einer zweiten Leitungselektrode, welche auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Leitungselektrode vorgesehen ist, wobei eine Dicke des Isolier-Spacers zwischen der ersten und der zweiten Leitungselektrode größer als eine Dicke der dielektrischen Kondensatorschicht zwischen der ersten und der zweiten Leitungselektrode ist.
  2. Integrierte Schaltungsvorrichtung nach Anspruch 1, wobei die dielektrische Kondensatorschicht und der Isolier-Spacer unterschiedliche Materialien aufweisen.
  3. Integrierte Schaltungsvorrichtung nach Anspruch 1, ferner mit: einem auf dem Substrat vorgesehenen Transistor; einer zwischen dem Substrat und der ersten Leitungselektrode ausgebildeten Isolierschicht; und einem Leitungs-Plug, welcher eine elektrische Kopplung zwischen der ersten Leitungselektrode und einem Source/Drain Bereich des Transistors durch die Isolierschicht vorsieht.
  4. Integrierte Schaltungsvorrichtung nach Anspruch 1, wobei sich Abschnitte der Elektrodenwand über die Spacer hinaus weg von dem Substrat, welches frei von dem Isolier-Spacer ist, erstrecken und wobei die dielektrische Kondensatorschicht ebenfalls auf Abschnitten der Elektrodenwand, welche sich über den Spacer hinaus erstrecken, ausgebildet ist.
  5. Integrierte Schaltvorrichtung nach Anspruch 1, wobei die Elektrodenwände einen ausgesparten Abschnitt enthalten und wobei der Isolier-Spacer auf dem ausgesparten Abschnitt der Elektrodenwand vorgesehen ist.
  6. Verfahren zum Ausbilden einer integrierten Schaltungsvorrichtung, mit: Ausbilden einer ersten Leitungselektrode auf einem Substrat, wobei die erste Leitungselektrode eine Elektrodenwand aufweist, welche sich weg von dem Substrat erstreckt; Ausbilden eines Isolier-Spacers auf der Elektrodenwand, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind; Ausbilden einer dielektrischen Kondensatorschicht auf Abschnitten der ersten Leitungselektrode, welche frei von dem Spacer ist; und Ausbilden einer zweiten Leitungselektrode auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Leitungselektrode, wobei eine Dicke des Isolier-Spacers zwischen der ersten Leitungselektrode und der zweiten Leitungselektrode größer als eine Dicke der dielektrischen Kondensatorschicht zwischen der ersten Leitungselektrode und der zweiten Leitungselektrode ist.
  7. Verfahren nach Anspruch 6, wobei die dielektrische Kondensatorschicht und der Isolier-Spacer unterschiedliche Materialien aufweisen.
  8. Verfahren nach Anspruch 6, ferner mit: Ausbilden eines Transistors auf dem Substrat; Ausbilden einer Isolierschicht zwischen dem Substrat und der ersten Leitungselektrode; und Ausbilden eines Leitungs-Plugs, welcher eine elektrische Kopplung zwischen der ersten Leitungselektrode und einem Source-/Drain Bereich des Transistors durch die Isolierschicht vorsieht.
  9. Verfahren nach Anspruch 6, wobei Abschnitte der Elektrodenwand sich über den Spacer hinaus weg von dem Substrat, welches frei von dem Isolier-Spacer ist, erstrecken und wobei die dielektrische Kondensatorschicht ebenfalls auf Abschnitten der Elektrodenwand ausgebildet ist, welche sich über den Spacer hinaus erstrecken.
  10. Verfahren nach Anspruch 6, wobei die Elektrodenwand einen ausgesparten Abschnitt enthält und wobei der Isolier-Spacer auf dem ausgesparten Abschnitt die Elektrodenwand vorgesehen ist.
  11. Elektronische Vorrichtung, mit: einem Substrat; einer auf dem Substrat vorgesehenen Leitungselektrode, wobei die Leitungselektrode eine Elektrodenwand aufweist, welche sich weg von dem Substrat erstreckt; und einem auf der Elektrodenwand ausgebildeten Isolier-Spacer, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind.
  12. Elektronische Vorrichtung nach Anspruch 11, wobei sich Abschnitte der Elektrodenwand aus dem Isolier-Spacer heraus weg von dem Substrat, welches frei von dem Isolier-Spacer ist, erstrecken.
  13. Elektronische Vorrichtung nach Anspruch 11, wobei die Elektrodenwand einen ausgesparten Abschnitt enthält und wobei der Isolier-Spacer auf dem ausgesparten Abschnitt der Elektrodenwand vorgesehen ist.
  14. Elektronische Vorrichtung nach Anspruch 11, wobei die Elektrodenwand geschlossen ist, wodurch eine Innenseite der Elektrodenwand und eine Außenseite der Elektrodenwand definiert werden.
  15. Elektronische Vorrichtung nach Anspruch 14, wobei die Elektrodenwand einen Zylinder definiert.
  16. Elektronische Vorrichtung nach Anspruch 11, ferner mit: einer dielektrischen Kondensatorschicht auf Abschnitten der Leitungselektrode, welche frei von dem Spacer sind.
  17. Elektronische Vorrichtung nach Anspruch 16, ferner mit: einer zweiten Leitungselektrode auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Elektrode.
  18. Elektronische Vorrichtung nach Anspruch 17, wobei der Spacer eine erste Dicke aufweist, welche die Leitungselektroden trennt, und wobei die dielektrische Kondensatorschicht eine zweite Dicke aufweist, welche die Leitungselektroden trennt, und wobei die erste Dicke größer als die zweite Dicke ist.
  19. Elektronische Vorrichtung nach Anspruch 11, wobei das Substrat einen Transistor enthält und wobei die Leitungselektrode mit einem Source-/Drain Bereich des Transistors elektrisch gekoppelt ist.
  20. Elektronische Vorrichtung nach Anspruch 11, ferner mit: einer auf dem Substrat ausgebildeten Opferschicht, wobei die Opferschicht eine Dicke auf dem Substrat aufweist, so daß sich die Opferschicht bis zu dem Isolier-Spacer erstreckt und wobei die Opferschicht und der Isolier-Spacer unterschiedliche Materialien aufweisen.
  21. Verfahren zum Ausbilden einer elektronischen Vorrichtung, mit: dem Ausbilden einer Leitungselektrode auf einem Substrat, wobei die Leitungselektrode eine Elektrodenwand aufweist, welche sich weg von dem Substrat erstreckt; und dem Ausbilden eines Isolier-Spacers auf der Elektrodenwand, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind.
  22. Verfahren nach Anspruch 21, wobei sich Abschnitte der Elektrodenwand aus dem Isolier-Spacer heraus weg von dem Substrat, welches frei vom Isolier-Spacer ist, erstrecken.
  23. Verfahren nach Anspruch 21, wobei die Elektrodenwand einen ausgesparten Abschnitt enthält und wobei der Isolier-Spacer auf dem ausgesparten Abschnitt der Elektrodenwand ausgebildet ist.
  24. Verfahren nach Anspruch 23, wobei sich der ausgesparte Abschnitt der Elektrodenwand aus dem Isolier-Spacer heraus weg von dem Substrat, welches frei vom Isolier-Spacer ist, erstreckt.
  25. Verfahren nach Anspruch 21, ferner mit: dem Ausbilden einer dielektrischen Kondensatorschicht auf Abschnitten der Leitungselektrode, welche frei von dem Spacer sind.
  26. Verfahren nach Anspruch 25, ferner mit: dem Ausbilden einer zweiten Leitungselektrode auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Elektrode.
  27. Verfahren nach Anspruch 26, wobei der Spacer eine erste Dicke aufweist, welche die Leitungselektroden trennt, und wobei die dielektrische Kondensatorschicht eine zweite Dicke aufweist, welche die Leitungselektroden trennt, und wobei die erste Dicke größer als die zweite Dicke ist.
  28. Verfahren nach Anspruch 21, wobei die Elektrodenwand geschlossen ist, wodurch eine Innenseite der Wand und eine Außenseite der Elektrodenwand definiert werden.
  29. Verfahren nach Anspruch 21, wobei die Elektrodenwand einen Zylinder definiert.
  30. Verfahren nach Anspruch 21, ferner mit: dem Ausbilden einer Opferschicht auf dem Substrat, wobei die Opferschicht ein Loch darin aufweist; wobei das Ausbilden der Leitungselektrode das Ausbilden der Elektrodenwand an einer Seitenwand des Lochs in der Opferschicht enthält.
  31. Verfahren nach Anspruch 30, ferner mit: dem Entfernen eines Abschnitts der Opferschicht zum Freilegen eines Abschnitts der Elektrodenwand, während ein Abschnitt der Opferschicht zwischen dem freigelegten Abschnitt der Elektrodenwand und dem Substrat beibehalten wird.
  32. Verfahren nach Anspruch 30, wobei die Opferschicht und der Isolier-Spacer unterschiedliche Materialien aufweisen.
  33. Verfahren nach Anspruch 30, wobei das Ausbilden des Isolier-Spacers das Ausbilden des Isolier-Spacers auf dem freigelgten Abschnitt der Elektrodenwand aufweist.
  34. Verfahren nach Anspruch 33, ferner mit: dem Entfernen von Abschnitten der Opferschicht zwischen dem Isolier-Spacer und dem Substrat nach dem Ausbilden des Isolier-Spacers.
  35. Verfahren nach Anspruch 31, wobei das Entfernen eines Abschnitts der Opferschicht das Entfernen von zumindest ungefähr 200 Å der Opferschicht aufweist.
  36. Verfahren nach Anspruch 35, wobei zumindest ungefähr 10.000 Å der Opferschicht nach Entfernen von zumindest ungefähr 200 Å der Opferschicht verbleiben.
  37. Verfahren nach Anspruch 36, wobei eine Länge von Abschnitten der Elektrode zwischen dem Substrat und dem Isolier-Spacer zumindest ungefähr 10.000 Å beträgt.
  38. Verfahren nach Anspruch 21, wobei das Substrat einen Transistor enthält und wobei die Leitungselektrode mit einem Source-/Drain Bereich des Transistors elektrisch gekoppelt ist.
  39. Verfahren nach Anspruch 21, ferner mit: dem Ausbilden einer Opferschicht auf dem Substrat, wobei die Opferschicht eine Dicke auf dem Substrat aufweist, so daß sich die Opferschicht bis zu dem Isolier-Spacer erstreckt, und wobei die Opferschicht und der Isolier-Spacer unterschiedliche Materialien aufweisen.
  40. Elektronische Vorrichtung mit. einem Substrat; und einer auf dem Substrat ausgebildeten Leitungselektrode, wobei die Leitungselektrode eine Elektrodenwand aufweist, welche sich weg von dem Substrat erstreckt, und wobei die Elektrodenwand einen ausgesparten Abschnitt an ihrem Ende gegenüberliegend dem Substrat enthält.
  41. Eine elektronische Vorrichtung nach Anspruch 40, ferner mit: einem an dem ausgesparten Abschnitt der Elektrodenwand vorgesehenen Isolier-Spacer, wobei die Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind.
  42. Elektronische Vorrichtung nach Anspruch 41, wobei sich Abschnitte der Elektrodenwand aus dem Isolier-Spacer heraus weg von dem Substrat, welches frei von dem Isolier-Spacer ist, erstrecken.
  43. Elektronische Vorrichtung nach Anspruch 40, wobei die Elektrodenwand geschlossen ist, wodurch eine Innenseite der Elektrodenwand und eine Außenseite der Elektrodenwand definiert werden.
  44. Elektronische Vorrichtung nach Anspruch 43, wobei die Elektrodenwand einen Zylinder definiert.
  45. Elektronische Vorrichtung nach Anspruch 40, ferner mit: einer dielektrischen Kondensatorschicht auf Abschnitten der Leitungselektrode.
  46. Elektronische Vorrichtung nach Anspruch 45 ferner mit: einer zweiten Leitungselektrode auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Elektrode.
  47. Elektronische Vorrichtung nach Anspruch 46, ferner mit: einem an dem ausgesparten Abschnitt der Elektrodenwand vorgesehenen Isolierspacer, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind, und wobei der Spacer eine erste Dicke aufweist, welche die Leitungselektroden trennt, und wobei die dielektrische Kondensatorschicht eine zweite Dicke aufweist, welche die Leitungselektroden trennt, sowie wobei die erste Dicke größer als die zweite Dicke ist.
  48. Elektronische Vorrichtung nach Anspruch 40, wobei das Substrat einen Transistor enthält und wobei die Leitungselektrode mit einem Source-/Drain Bereich des Transistors elektrisch gekoppelt ist.
  49. Elektronische Vorrichtung nach Anspruch 40, ferner mit: einer auf dem Substrat ausgebildeten Opferschicht, wobei die Opferschicht auf dem Substrat eine Dicke aufweist, so daß sich die Opferschicht bis zu dem ausge sparten Abschnitt der Elektrodenwand erstreckt und wobei der ausgesparte Abschnitt der Elektrodenwand frei von der Opferschicht ist.
  50. Verfahren zum Ausbilden einer elektronischen Vorrichtung, mit: dem Ausbilden einer Leitungselektrode auf dem Substrat, wobei die Leitungselektrode eine Elektrodenwand aufweist, welche sich weg von dem Substrat erstreckt; und dem Ausbilden eines ausgesparten Abschnitts an einem Ende der Elektrodenwand gegenüberliegend dem Substrat.
  51. Verfahren nach Anspruch 50, ferner mit: dem Ausbilden eines Isolier-Spacers an dem ausgesparten Abschnitt der Elektrodenwand, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolier-Spacer frei von dem Isolier-Spacer sind.
  52. Verfahren nach Anspruch 51, wobei sich Abschnitte der Elektrodenwand aus dem Isolier-Spacer heraus weg von dem Substrat, welches frei von dem Isolier-Spacer ist, erstrecken.
  53. Verfahren nach Anspruch 51, wobei sich der ausgesparte Abschnitt der Elektrodenwand aus dem Isolier-Spacer heraus weg von dem Substrat, welches frei von dem Isolier-Spacer ist, erstreckt.
  54. Verfahren nach Anspruch 50, ferner mit: dem Ausbilden einer dielektrischen Kondensatorschicht auf Abschnitten der Leitungselektrode.
  55. Verfahren nach Anspruch 54, ferner mit: dem Ausbilden einer zweiten Leitungselektrode auf der dielektrischen Kondensatorschicht gegenüberliegend der ersten Elektrode.
  56. Verfahren nach Anspruch 55, ferner mit: dem Ausbilden eines Isolier-Spacers auf dem ausgesparten Abschnitt der Elektrodenwand, wobei Abschnitte der Elektrodenwand zwischen dem Substrat und dem Isolierspacer frei von dem Isolier-Spacer sind, und wobei der Spacer eine erste Dicke aufweist, welche die Leitungselektroden trennt, und wobei die dielektrische Kondensatorschicht eine zweite Dicke aufweist, welche die Leitungselektroden trennt, sowie wobei die erste Dicke größer als die zweite Dicke ist.
  57. Verfahren nach Anspruch 50, wobei die Elektrodenwand geschlossen ist, wodurch eine Innenseite der Wand und eine Außenseite der Elektrodenwand definiert werden.
  58. Verfahren nach Anspruch 57, wobei die Elektrodenwand einen Zylinder definiert.
  59. Verfahren nach Anspruch 50, ferner mit: dem Ausbilden einer Opferschicht auf dem Substrat, wobei die Opferschicht ein Loch darin aufweist; wobei das Ausbilden der Leitungselektrode das Ausbilden der Elektrodenwand an einer Seitenwand des Lochs in der Opferschicht enthält.
  60. Verfahren nach Anspruch 59 ferner mit: dem Entfernen eines Abschnitts der Opferschicht zum Freilegen eines Abschnitts der Elektrodenwand vor dem Ausbilden des ausgesparten Abschnitts auf der Elektrodenwand, während ein Abschnitt der Opferschicht zwischen dem freigelegten Abschnitt der Elektrodenwand und dem Substrat beibehalten wird.
  61. Verfahren nach Anspruch 60, wobei das Ausbilden des ausgesparten Abschnitts der Elektrodenwand das Ausbilden des ausgesparten Abschnitts der Elektrodenwand an Abschnitten der Elektrodenwand, welche durch die Opferschicht freigelegt sind, aufweist.
  62. Verfahren nach Anspruch 61 ferner mit: dem Ausbilden eines Isolier-Spacers an dem ausgesparten Abschnitt der Elektrodenwand, wobei die Opferschicht und der Isolier-Spacer unterschiedliche Materialien aufweisen.
  63. Verfahren nach Anspruch 61 ferner mit: dem Entfernen des Abschnitts der Opferschicht zwischen den ausgesparten Abschnitten der Elektrodenwand und dem Substrat nach dem Ausbilden der ausgesparten Abschnitte der Elektrodenwand.
  64. Verfahren nach Anspruch 63, wobei das Entfernen eines Abschnitts der Opferschicht das Entfernen von zumindest ungefähr 200 Å der Opferschicht aufweist.
  65. Verfahren nach Anspruch 64, wobei zumindest ungefähr 10.000 Å der Opferschicht nach dem Entfernen von zumindest ungefähr 200 Å der Opferschicht verbleiben.
  66. Verfahren nach Anspruch 50, wobei eine Länge von Abschnitten der Elektrodenwand zwischen dem Substrat und dem ausgesparten Abschnitt zumindest ungefähr 10.000 Å beträgt.
  67. Verfahren nach Anspruch 50, wobei das Substrat einen Transistor enthält und wobei die Leitungselektrode mit einem Source-/Drain Bereich des Transistors elektrisch gekoppelt ist.
DE102004055463A 2003-11-17 2004-11-17 Integrierte Schaltungsvorrichtung mit Kondensatorelektroden mit darauf befindlichen Isolier-Spacern und Verfahren zur Herstellung derselben Expired - Fee Related DE102004055463B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030081099A KR100546395B1 (ko) 2003-11-17 2003-11-17 반도체소자의 커패시터 및 그 제조방법
KR10-2003-0081099 2003-11-17
US10/796,931 2004-03-10
US10/796,931 US7053435B2 (en) 2003-11-17 2004-03-10 Electronic devices including electrodes with insulating spacers thereon

Publications (2)

Publication Number Publication Date
DE102004055463A1 true DE102004055463A1 (de) 2005-08-04
DE102004055463B4 DE102004055463B4 (de) 2011-05-12

Family

ID=37250102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004055463A Expired - Fee Related DE102004055463B4 (de) 2003-11-17 2004-11-17 Integrierte Schaltungsvorrichtung mit Kondensatorelektroden mit darauf befindlichen Isolier-Spacern und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (4) US7053435B2 (de)
JP (1) JP2005150747A (de)
KR (1) KR100546395B1 (de)
DE (1) DE102004055463B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005042524A1 (de) * 2005-09-07 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen
US7456461B2 (en) 2004-04-30 2008-11-25 Infineon Technologies Ag Stacked capacitor array and fabrication method for a stacked capacitor array

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265600B (en) 2002-11-18 2006-11-01 Hynix Semiconductor Inc Semiconductor device and method for fabricating the same
KR100819636B1 (ko) * 2003-06-30 2008-04-04 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
KR100546395B1 (ko) * 2003-11-17 2006-01-26 삼성전자주식회사 반도체소자의 커패시터 및 그 제조방법
US20070037349A1 (en) * 2004-04-30 2007-02-15 Martin Gutsche Method of forming electrodes
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
KR100599098B1 (ko) * 2004-08-26 2006-07-12 삼성전자주식회사 커패시터의 제조 방법
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
DE102005008195A1 (de) * 2005-02-23 2006-08-24 Atmel Germany Gmbh Hochfrequenzanordnung
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
JP2008016688A (ja) 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法
KR100799152B1 (ko) 2006-10-02 2008-01-29 주식회사 하이닉스반도체 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR100869342B1 (ko) * 2007-03-16 2008-11-19 주식회사 하이닉스반도체 실린더형 캐패시터 및 그 제조 방법
KR100971429B1 (ko) * 2007-05-10 2010-07-21 주식회사 하이닉스반도체 기울어짐 방지를 위한 캐패시터의 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100885922B1 (ko) 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
KR100865709B1 (ko) * 2007-06-27 2008-10-29 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR100863521B1 (ko) * 2007-06-28 2008-10-15 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7759193B2 (en) * 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR101616045B1 (ko) * 2009-11-19 2016-04-28 삼성전자주식회사 반도체 소자 제조방법
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR20120028509A (ko) * 2010-09-15 2012-03-23 삼성전자주식회사 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
KR101209003B1 (ko) * 2010-10-14 2012-12-06 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
KR101077411B1 (ko) * 2010-12-14 2011-10-26 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
KR101910499B1 (ko) 2012-06-29 2018-10-23 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조방법
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
JP6199155B2 (ja) 2013-10-30 2017-09-20 株式会社Screenホールディングス 犠牲膜除去方法および基板処理装置
KR20180070973A (ko) 2016-12-19 2018-06-27 삼성전자주식회사 미세 패턴 형성 방법, 커패시터 및 그의 형성 방법, 반도체 소자 및 그의 제조 방법, 반도체 소자를 포함하는 전자 시스템
KR20190083169A (ko) 2018-01-03 2019-07-11 삼성전자주식회사 지지 패턴을 포함하는 반도체 장치
KR20210014490A (ko) * 2019-07-30 2021-02-09 삼성전자주식회사 커패시터 형성 방법, 반도체 소자의 제조 방법, 반도체 소자, 및 그를 포함하는 반도체 메모리 장치

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK152086C (da) * 1982-02-15 1988-06-20 Medicotest Systemer As Hudelektrode og fremgangsmaade ved fremstilling deraf
KR930009594B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법
TW243541B (de) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
KR0155856B1 (ko) * 1995-07-20 1998-10-15 김광호 원통형 캐패시터의 제조방법
JP2776331B2 (ja) * 1995-09-29 1998-07-16 日本電気株式会社 半導体装置およびその製造方法
US5702989A (en) * 1996-02-08 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating a tub structured stacked capacitor for a DRAM cell having a central column
US6158608A (en) * 1996-09-18 2000-12-12 Cetoni Umwelttechnologie Entwicklungsgesellschaft Mbh Container, in particular a drinks can, and lid for such a container
US5905280A (en) * 1997-02-11 1999-05-18 Micron Technology, Inc. Capacitor structures, DRAM cell structures, methods of forming capacitors, methods of forming DRAM cells, and integrated circuits incorporating capacitor structures and DRAM cell structures
TW463288B (en) * 1997-05-20 2001-11-11 Nanya Technology Corp Manufacturing method for cup-like capacitor
US5946571A (en) * 1997-08-29 1999-08-31 United Microelectronics Corp. Method of forming a capacitor
US5824592A (en) * 1997-12-03 1998-10-20 Vanguard International Semiconductor Corporation Method for forming a stacked capacitor of a DRAM cell
US6133109A (en) * 1997-12-29 2000-10-17 Samsung Electronics Co., Ltd. Method for manufacturing a DRAM cell capacitor
US6005269A (en) * 1998-02-19 1999-12-21 Texas Instruments - Acer Incorporated DRAM cell with a double-crown shaped capacitor
TW428317B (en) 1998-08-20 2001-04-01 United Microelectronics Corp Method of manufacturing cylindrical shaped capacitor
US6303956B1 (en) * 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US6395600B1 (en) * 1999-09-02 2002-05-28 Micron Technology, Inc. Method of forming a contact structure and a container capacitor structure
US6403442B1 (en) * 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
KR100331554B1 (ko) * 1999-09-27 2002-04-06 윤종용 인접된 커패시터 사이의 크로스토크가 억제된 반도체 소자의 커패시터 어레이 및 그 제조방법
KR100308187B1 (ko) * 1999-11-05 2001-11-02 윤종용 디램 셀 제조방법 및 그에 의해 제조된 디램 셀
KR20010083563A (ko) * 2000-02-16 2001-09-01 윤종용 폴리머 부착에 의한 선택적 반구형 그레인 성장을 이용한커패시터의 형성방법 및 이에 의해 형성된 커패시터
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
US6617222B1 (en) * 2002-02-27 2003-09-09 Micron Technology, Inc. Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
KR100459707B1 (ko) * 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
US6784479B2 (en) * 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes
JP2005032982A (ja) * 2003-07-14 2005-02-03 Renesas Technology Corp 半導体装置
KR100538098B1 (ko) * 2003-08-18 2005-12-21 삼성전자주식회사 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
KR100546395B1 (ko) * 2003-11-17 2006-01-26 삼성전자주식회사 반도체소자의 커패시터 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456461B2 (en) 2004-04-30 2008-11-25 Infineon Technologies Ag Stacked capacitor array and fabrication method for a stacked capacitor array
DE102005042524A1 (de) * 2005-09-07 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen
US7413951B2 (en) 2005-09-07 2008-08-19 Qimonda Ag Stacked capacitor and method for producing stacked capacitors for dynamic memory cells

Also Published As

Publication number Publication date
US7888725B2 (en) 2011-02-15
US20060180843A1 (en) 2006-08-17
US7053435B2 (en) 2006-05-30
US20080096347A1 (en) 2008-04-24
US20050104110A1 (en) 2005-05-19
JP2005150747A (ja) 2005-06-09
KR100546395B1 (ko) 2006-01-26
US7491601B2 (en) 2009-02-17
KR20050055077A (ko) 2005-06-13
US7314795B2 (en) 2008-01-01
US20090032905A1 (en) 2009-02-05
DE102004055463B4 (de) 2011-05-12

Similar Documents

Publication Publication Date Title
DE102004055463B4 (de) Integrierte Schaltungsvorrichtung mit Kondensatorelektroden mit darauf befindlichen Isolier-Spacern und Verfahren zur Herstellung derselben
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE10362148B4 (de) Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE102006062958B3 (de) Verfahren zum Herstellen einer integrierten DRAM - Speicherschaltung
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102020125952A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE102014118882A1 (de) Halbleiteranordnung mit Kondensator und Verfahren zu deren Herstellung
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
DE102006036076B4 (de) Verfahren zum Herstellen eines Kondensatorbauelements
DE3835692C2 (de) Halbleiterspeicheranordnung und Verfahren zu deren Herstellung
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE10063622A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und Halbleitervorrichtung
DE10348200A1 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zur Herstellung desselben
DE19740534B4 (de) Halbleitervorrichtung mit mindestens zwei Verbindungsebenen sowie Verfahren zu deren Hertellung
EP1364408B1 (de) Verfahrenher zur herstellung einer elektrodenanordnung zur ladungsspeicherung
DE10157179C1 (de) Verfahren zur Herstellung einer Speicherzelle eines Speicherzellenfeldes in einem Halbleiterspeicher
DE102005024944B3 (de) Kontaktstruktur für einen Stack-DRAM-Speicherkondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110813

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603