DE102007044795B4 - Electronic module with a component stack - Google Patents
Electronic module with a component stack Download PDFInfo
- Publication number
- DE102007044795B4 DE102007044795B4 DE102007044795A DE102007044795A DE102007044795B4 DE 102007044795 B4 DE102007044795 B4 DE 102007044795B4 DE 102007044795 A DE102007044795 A DE 102007044795A DE 102007044795 A DE102007044795 A DE 102007044795A DE 102007044795 B4 DE102007044795 B4 DE 102007044795B4
- Authority
- DE
- Germany
- Prior art keywords
- component
- carrier
- stack
- contact surfaces
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
Elektronisches Modul mit
– einem Träger (30), der auf einer ersten Hauptseite eine Bauelementaufnahmefläche (31) und zumindest eine Kontaktfläche (32) aufweist;
– einem Bauelementstapel (33), der auf der Bauelementaufnahmefläche des Trägers (30) angeordnet ist, wobei der Bauelementstapel (33) zumindest zwei übereinander angeordnete Bauelemente umfasst, von denen jedes auf einer jeweiligen dem Träger jeweils abgewandten Seite Vorderseite zumindest eine Bauelementkontaktfläche zur elektrischen Kontaktierung aufweist;
– einer Isolationsstruktur (34), welche flächig auf der ersten Hauptseite des mit dem Bauelementstapel (33) bestückten Trägers (30) angeordnet ist und im Bereich der zumindest einen Bauelementkontaktfläche (12, 22) zumindest eines der Bauelemente (10, 20) des Bauelementstapels (33) und der zumindest einen Kontaktfläche (32) des Trägers (30) jeweils eine Aussparung (35, 36, 37) aufweist;
– einer auf der Isolationsstruktur (34) angeordneten Kontaktleiterbahnstruktur (38), welche
– die zumindest eine Bauelementkontaktfläche (12, 22) mit der zumindest einen Kontaktfläche (32) und/oder
– mehrere der...Electronic module with
- A carrier (30) having on a first main side of a component receiving surface (31) and at least one contact surface (32);
- A component stack (33) which is arranged on the component receiving surface of the carrier (30), wherein the component stack (33) comprises at least two superimposed components, each of which on a respective side facing away from the carrier front side at least one component contact surface for electrical contacting having;
- An insulation structure (34), which is arranged flat on the first main side of the component stack (33) equipped carrier (30) and in the region of at least one component contact surface (12, 22) at least one of the components (10, 20) of the component stack (33) and the at least one contact surface (32) of the carrier (30) each having a recess (35, 36, 37);
- A arranged on the insulation structure (34) Kontaktleiterbahnstruktur (38), which
- The at least one component contact surface (12, 22) with the at least one contact surface (32) and / or
- several of the ...
Description
Die Erfindung betrifft ein elektronisches Modul mit einem Träger, der auf einer ersten Hauptseite eine Bauelementaufnahmefläche und zumindest eine Kontaktfläche aufweist. Auf der Bauelementaufnahmefläche ist ein Bauelementstapel angeordnet, der zumindest zwei übereinander angeordnete Bauelemente umfasst, von denen jedes auf einer jeweiligen Vorderseite zumindest eine Bauelementkontaktfläche zur elektrischen Kontaktierung aufweist.The invention relates to an electronic module with a carrier, which has a component receiving surface and at least one contact surface on a first main side. Arranged on the component mounting surface is a component stack which comprises at least two components arranged one above the other, each of which has at least one component contact surface for electrical contacting on a respective front side.
Aus
Aus
Aus
Ein elektronisches Modul umfasst üblicherweise einen Träger oder ein Substrat, auf dem eine strukturierte Metallschicht mit Metall- oder Kontaktflächen aufgebracht ist. Auf manchen der Kontaktflächen sind jeweils ein oder mehrere Bauelemente, z. B. ein Halbleiterchip oder ein passives Bauelement, aufgebracht. Das oder die Bauelemente sind über ein Verbindungsmittel, in der Regel ein Lot oder ein Kleber, mit der jeweiligen Kontaktfläche verbunden. Zur elektrischen Kontaktierung weisen die Bauelemente jeweils eine Anzahl an Kontaktflächen auf ihrer von dem Träger abgewandten Oberseite (= Vorderseite) auf. Die elektrische Verbindung zwischen den Kontaktflächen eines Bauelements untereinander und/oder einer der Kontaktflächen der Metallschicht des Trägers wird üblicherweise unter Verwendung von Bonddrähten realisiert.An electronic module usually comprises a carrier or a substrate on which a structured metal layer with metal or contact surfaces is applied. On some of the contact surfaces are each one or more components, eg. As a semiconductor chip or a passive device applied. The one or more components are connected via a connecting means, usually a solder or an adhesive, with the respective contact surface. For electrical contacting, the components each have a number of contact surfaces on their side facing away from the carrier top (= front). The electrical connection between the contact surfaces of a component with one another and / or one of the contact surfaces of the metal layer of the carrier is usually realized using bonding wires.
Um eine Miniaturisierung eines elektronischen Moduls bewirken zu können, werden Bauelementstapel mit übereinander angeordneten, nackten Bauelementen, bereitgestellt. Hierbei stellt die Kontaktierung eines jeweiligen Bauelements, z. B. eines Halbleiterchips, eine große Herausforderung dar.In order to be able to effect a miniaturization of an electronic module, component stacks with nude components arranged one above the other are provided. Here, the contacting of a respective component, for. B. a semiconductor chip, a major challenge.
Üblicherweise wird auch bei derartigen Bauelementstapeln zur Herstellung elektrischer Verbindungen Drahtbondtechnik eingesetzt. Die Bauelemente des Bauelementstapels werden in gleicher Richtung orientiert übereinander angeordnet und auf dem Träger angeordnet. Sind die Bauelemente gleich groß, so wird häufig ein Abstandshalter, auch Spacer genannt, zwischen jeweils zwei Bauelemente eingefügt. Das Herstellen einer Drahtbondverbindung erfolgt hierbei jeweils vor dem Aufsetzen des nächsten Abstandshalters und des darauf folgenden Bauelements. Weisen die Bauelemente nach oben hin eine kleiner werdende Grundfläche auf, so kann gegebenenfalls auf den Abstandshalterverzichtet werden. Bei der Verwendung von Drahtbondverbindungen ist es zu deren mechanischer Stabilisierung notwendig, die Drähte in eine Vergussmasse, sog. Globtop, einzubetten. Hierdurch sind diese vor mechanischen Beschädigungen und Vibrationen geschützt.Usually wire bonding is also used in such component stacks for the production of electrical connections. The components of the component stack are oriented one above the other in the same direction and arranged on the carrier. If the components are the same size, it is common to insert a spacer, also called a spacer, between two respective components. The production of a wire bond connection takes place in each case before placing the next spacer and the subsequent component. If the components have a decreasing base area at the top, it may be possible to dispense with the spacer. When using wire bonds it is necessary for their mechanical stabilization to embed the wires in a potting compound, so-called Globtop. As a result, they are protected against mechanical damage and vibration.
Die Herstellung eines elektronischen Moduls mit einem Bauelementstapel, welcher eine Mehrzahl an übereinander angeordneten Bauelementen umfasst, ist bei Verwendung der Drahtbondtechnologie außerordentlich komplex. Der Prozessablauf erzwingt ein aufwändiges, serielles Kontaktierungsverfahren, bei dem eine hohe Ausbeute Voraussetzung für die wirtschaftliche Herstellung des elektronischen Moduls ist. Ein hohes Risiko stellt die Kurzschlussgefahr durch sich berührende Drähte dar. Darüber hinaus sind aufgrund des Platzbedarfs der einzelnen Leiterdrahtverbindungen einer Miniaturisierung Grenzen gesetzt. Ebenso ist eine Kühlung der übereinander angeordneten Bauelemente kaum möglich.The manufacture of an electronic module with a component stack comprising a plurality of stacked components is extremely complex when using wire bonding technology. The process requires a complex, serial contacting process, in which a high yield is a prerequisite for the economic production of the electronic module. A high risk is the risk of short circuit by touching wires. In addition, due to the space requirement of the individual conductor wire connections of a miniaturization limits. Likewise, a cooling of the stacked components is hardly possible.
Es ist Aufgabe der vorliegenden Erfindung, ein elektronisches Modul mit einem Bauelementstapel anzugeben, bei welchem die elektrische Kontaktierung jeweiliger Bauelemente des Bauelementstapels auf einfachere und zuverlässigere Weise durchgeführt werden kann, wobei der Flächenbedarf für die elektrische Kontaktierung minimal sein soll.It is an object of the present invention to provide an electronic module with a component stack, in which the electrical contacting of respective components of the component stack can be performed in a simpler and more reliable manner, wherein the space requirement for the electrical contact should be minimal.
Diese Aufgabe wird durch ein elektronisches Modul mit den Merkmalen des Anspruches 1 gelöst. Vorteilhafte Ausführungsformen ergeben sich aus den abhängigen Patentansprüchen.This object is achieved by an electronic module having the features of
Ein erfindungsgemäßes elektronisches Modul umfasst einen Träger, der auf einer ersten Hauptseite eine Bauelementaufnahmefläche und zumindest eine Kontaktfläche aufweist. Ein Bauelementstapel ist auf der Bauelementaufnahmefläche des Trägers angeordnet, wobei der Bauelementstapel zumindest zwei übereinander angeordnete Bauelemente umfasst, von denen jedes auf einer jeweiligen Vorderseite zumindest eine Bauelementkontaktfläche zur elektrischen Kontaktierung aufweist. Eine Isolationsstruktur ist flächig auf der ersten Hauptseite des mit dem Bauelementstapel bestückten Trägers angeordnet und weist im Bereich der zumindest einen Bauelementkontaktfläche zumindest eines der Bauelemente des Bauelementstapels und der zumindest einen Kontaktfläche des Trägers jeweils eine Aussparung auf. Eine auf der Isolationsstruktur angeordnete Kontaktleiterbahnstruktur verbindet die zumindest eine Bauelementkontaktfläche mit der zumindest einen Kontaktfläche und/oder mehrere der Kontaktflächen miteinander und/oder mehrere der Bauelementkontaktflächen eines der Bauelemente miteinander und/oder mehrere der Bauelementkontaktflächen der zumindest zwei Bauelemente miteinander.An electronic module according to the invention comprises a carrier which has a component receiving surface and at least one contact surface on a first main side. A component stack is arranged on the component receiving surface of the carrier, wherein the component stack comprises at least two components arranged one above the other, each of which has at least one on a respective front side Having component contact surface for electrical contacting. An insulation structure is arranged areally on the first main side of the carrier equipped with the component stack and has a recess in the region of the at least one component contact surface of at least one of the components of the component stack and the at least one contact surface of the carrier. A contact conductor track structure arranged on the insulation structure connects the at least one component contact surface to the at least one contact surface and / or a plurality of the contact surfaces with one another and / or one or more of the component contact surfaces of one of the components to one another and / or one or more of the component contact surfaces of the at least two components to one another.
Zur Miniaturisierung des elektronischen Moduls sowie zur Vereinfachung der Herstellung wird vorgeschlagen, eine sog. planare Verbindungstechnologie zu nutzen, bei welcher die Kontaktleiterbahnstruktur nicht durch Drahtverbindungen, sondern durch galvanisch aufgebrachte Leiterzugstrukturen erzeugt wird.For miniaturization of the electronic module as well as to simplify the production, it is proposed to use a so-called planar connection technology, in which the contact conductor track structure is not produced by wire connections but by galvanically applied conductor line structures.
Bei dieser wird eine Oberfläche des Halbzeugs zunächst mit einer Isolationsschicht, z. B. einer Kunststofffolie aus einem isolierenden Material, bedeckt. An den Stellen der Kontaktflächen werden Öffnungen oder Aussparungen in die Isolationsschicht eingebracht, um die Kontaktflächen freizulegen. Anschließend wird eine dünne Metallschicht durch Sputtern, Aufdampfen und andere Verfahren zur Erzeugung dünner Kontaktschichten ganzflächig auf die Isolationsschicht und deren eingebrachte Öffnungen aufgebracht. Auf diese dünne Metallschicht wird eine weitere, in der Regel aus einem isolierenden Material bestehende lichtempfindliche Folie (sog. Fotofolie) aufgebracht. Die Fotofolie wird in einem weiteren Schritt entsprechend der gewünschten leitenden Struktur belichtet und entwickelt. Die nicht belichteten Abschnitte der Fotofolie lassen sich in einem weiteren Verfahrensschritt entfernen, so dass eine Freilegung der darunter befindlichen dünnen Metallschicht, genauer der Kupferoberfläche, erfolgt. Durch Eintauchen des vorbereiteten Halbzeugs in ein Elektrolytbad, insbesondere ein Kupfer-Elektrolytbad, wird durch galvanische Verstärkung eine ca. 20 μm bis 200 μm dicke Kupferschicht aufgewachsen. In einem sich daran anschließenden Schritt, der als Strippen der Fotofolie bezeichnet wird, wird die noch auf der Oberfläche befindliche Fotofolie an den Bereichen, an welchen keine elektrisch leitende Struktur ausgebildet werden soll, entfernt. Als letzter Schritt erfolgt ein sog. Differenzätzen, bei dem ganzflächig die aus Titan und Kupfer bestehende dünne Metallschicht entfernt wird, so dass lediglich die gewünschte leitfähige Struktur überbleibt. Die leitfähige Struktur, die auch als Kontaktleiterbahnstruktur bezeichnet wird, ist üblicherweise aus Kupfer ausgebildet, wobei die Schichtdicke im Bereich von 20 μm bis 500 μm liegt.In this, a surface of the semifinished product is first provided with an insulating layer, for. As a plastic film made of an insulating material, covered. At the locations of the contact surfaces openings or recesses are introduced into the insulating layer to expose the contact surfaces. Subsequently, a thin metal layer is applied over the entire surface of the insulating layer and its openings by sputtering, vapor deposition and other methods for producing thin contact layers. On this thin metal layer, a further, usually made of an insulating material existing photosensitive film (so-called. Photo film) is applied. The photofinish is exposed and developed in a further step according to the desired conductive structure. The unexposed portions of the photo film can be removed in a further process step, so that an exposure of the underlying thin metal layer, more precisely the copper surface, takes place. By immersing the prepared semifinished product in an electrolyte bath, in particular a copper electrolyte bath, an approximately 20 .mu.m to 200 .mu.m thick copper layer is grown by galvanic reinforcement. In a subsequent step, which is referred to as stripping the photofinish, the photofoil still on the surface is removed at the areas where no electrically conductive structure is to be formed. The last step is a so-called differential etching, in which the entire surface of the thin metal layer consisting of titanium and copper is removed so that only the desired conductive structure remains. The conductive structure, which is also referred to as Kontaktleiterbahnstruktur is usually formed of copper, wherein the layer thickness is in the range of 20 microns to 500 microns.
Elektronische Module, die in planarer Verbindungstechnologie gefertigt sind, weisen den Vorteil auf, dass die Höhe eines fertig gestellten elektronischen Moduls im Vergleich zu elektronischen Modulen mit herkömmlichen Bonddrähten wesentlich geringer ist.Electronic modules fabricated in planar interconnect technology have the advantage that the height of a finished electronic module is significantly less compared to electronic modules with conventional bond wires.
In einer Ausgestaltung sind die Seitenkanten des Bauelementstapels mit der Isolationsstruktur versehen. Hierdurch wird eine hermetische Versiegelung des Bauelementstapels auf dem Träger bewirkt.In one embodiment, the side edges of the component stack are provided with the insulation structure. As a result, a hermetic seal of the component stack is effected on the carrier.
Zweckmäßigerweise ist das oberste Bauelement des Bauelementstapels mit seinen Bauelementkontaktflächen von der ersten Hauptseite des Trägers abgewandt angeordnet. Hierdurch kann zumindest das oberste Bauelement in der bekannten Weise durch die planare Verbindungstechnologie kontaktiert werden.Conveniently, the uppermost component of the component stack is arranged with its component contact surfaces facing away from the first main side of the carrier. In this way, at least the uppermost component can be contacted in the known manner by the planar connection technology.
In einer ersten Variante der Erfindung ist ein unteres Bauelement des Bauelementstapels mit seinen Bauelementkontaktflächen von der ersten Hauptseite des Trägers abgewandt angeordnet, wobei die Bauelementkontaktflächen des untersten Bauelements nicht von einem mit diesem verbundenen oberen Bauelement bedeckt sind. Dies bedeutet, dass das untere Bauelement größer ist als das auf ihm angeordnete obere Bauelement. Hierdurch liegen die Bauelementkontaktflächen sowohl des oberen als auch des unteren Bauelements frei und können in bekannter Weise durch die planare Verbindungstechnologie kontaktiert werden.In a first variant of the invention, a lower component of the component stack is arranged with its component contact surfaces facing away from the first main side of the carrier, wherein the component contact surfaces of the lowermost component are not covered by an upper component connected thereto. This means that the lower component is larger than the upper component arranged on it. As a result, the component contact surfaces of both the upper and the lower component are exposed and can be contacted in a known manner by the planar connection technology.
In einer zweiten Variante ist das unterste, mit dem Träger verbundene Bauelement des Bauelementstapels mit seinen Bauelementkontaktflächen der ersten Hauptseite des Trägers zugewandt angeordnet, wobei die Bauelementkontaktflächen des untersten Bauelements Flipchip mit korrespondierenden Kontaktflächen des Trägers im Bereich der Bauelementaufnahmefläche kontaktiert sind. Die Herstellung einer elektrischen Verbindung zwischen dem untersten Bauelement und dem Träger erfolgt auf bekannte Weise durch die Kontaktierung „Face Down”. „Face Down” bedeutet, dass die Vorderseite des Bauelements dem Träger zugewandt ist. Die Kontaktierung eines auf diesem untersten Bauelement aufgebrachten oberen Bauelements kann, wenn dieses mit seinen Bauelementkontaktflächen dem Träger abgewandt auf dem untersten Bauelement aufgebracht ist, durch die planare Verbindungstechnologie erfolgen. Die Herstellung einer elektrischen Verbindung zwischen den Bauelementkontaktflächen des oberen und des untersten Bauelements kann dann unter Zwischenschaltung einer strukturierten Metallschicht auf dem Träger erfolgen, welche in elektrischen Kontakt mit der Kontaktleiterbahnstruktur der planaren Verbindungstechnologie steht.In a second variant, the lowermost component of the component stack connected to the carrier is arranged with its component contact surfaces facing the first main side of the carrier, wherein the component contact surfaces of the lowermost component flipchip are contacted with corresponding contact surfaces of the carrier in the area of the component receiving surface. The production of an electrical connection between the lowest component and the carrier takes place in a known manner by contacting "face down". "Face down" means that the front of the device faces the wearer. The contacting of an upper component applied to this lowermost component can, if it is applied with its component contact surfaces facing away from the carrier, be effected on the lowermost component by the planar connection technology. The production of an electrical connection between the component contact surfaces of the upper and the lowermost component can then take place with the interposition of a structured metal layer on the carrier, which is in electrical contact with the contact track structure of the planar connection technology.
Das unterste Bauelement und das mit diesem verbundene Bauelement sind mit ihren Rückseiten zweckmäßigerweise lediglich mechanisch miteinander verbunden. Die Verbindung kann beispielsweise durch einen Kleber hergestellt sein.The lowermost component and the component connected to this are expediently only mechanically connected to one another with their rear sides. The compound can be made for example by an adhesive.
In einer weiteren alternativen Ausgestaltung sind ein unteres Bauelement und ein mit diesem verbundenes oberes Bauelement des Bauelementstapels mit seinen Bauelementkontaktflächen von der ersten Hauptseite des Trägers abgewandt angeordnet, wobei eine Kontaktierung des unteren Bauelements im Bereich einer Seitenkante des Bauelementstapels erfolgt. Bei dieser Variante sind die Bauelemente des Bauelementstapels identisch orientiert. Dies bedeutet, dass beispielsweise sämtliche Vorderseiten der Bauelemente des Bauelementstapels von dem Träger abgewandt angeordnet sind.In a further alternative embodiment, a lower component and an upper component of the component stack connected thereto are arranged with its component contact surfaces facing away from the first main side of the carrier, wherein a contacting of the lower component takes place in the region of a side edge of the component stack. In this variant, the components of the component stack are identically oriented. This means that, for example, all the front sides of the components of the component stack are arranged facing away from the carrier.
In einer Ausgestaltung kann zwischen dem unteren und dem oberen Bauelement ein Umverdrahtungselement vorgesehen sein. Dieses dient dazu, die elektrische Kontaktierung des unteren Bauelements von der Seitenkante des Bauelementstapels her zu ermöglichen.In one embodiment, a rewiring element can be provided between the lower and the upper component. This serves to allow the electrical contacting of the lower component from the side edge of the component stack ago.
Das Umverteilungselement kann ein Leiterrahmen (Leadframe) mit Anschlussfingern sein, wobei erste Enden der Anschlussfinger mit den Bauelementkontaktflächen des unteren Bauelements elektrisch leitend verbunden sind und zweite Enden der Anschlussfinger seitlich über die jeweiligen Ränder des oberen und des unteren Bauelements hinausragen, wobei die Kontaktleiterbahnstruktur einen elektrischen Kontakt zu den zweiten Enden im Bereich der Seitenkanten herstellt. Hierbei durchstoßen zweckmäßigerweise die zweiten Enden der Anschlussfinger des Leiterrahmens die Isolationsstruktur im Bereich der Seitenkanten.The redistribution element may be a leadframe with terminal fingers, first ends of the terminal fingers being electrically connected to the device pads of the lower device and second ends of the terminal fingers laterally projecting beyond the respective edges of the upper and lower devices, the contact track structure having an electrical connection Makes contact with the second ends in the area of the side edges. Expediently, the second ends of the connection fingers of the leadframe pierce the insulation structure in the region of the side edges.
Vor der Montage des oberen Bauelements auf dem unteren Bauelement wird auf dem unteren Bauelement durch Löten, Leitkleben oder analoge Verfahren der Leiterrahmen aufgebracht, welcher über die Seitenkanten des unteren Bauelements hinausragt. Durch einen späteren Stanzvorgang, durch den die Anschlussfinger aus dem Leiterrahmen entfernt werden, kann festgelegt werden, wie weit die zweiten Enden der Anschlussfinger über den Rand des unteren Bauelements hinausragen. Beim Aufbringen der Isolierschicht durchstößt der Leiterrahmen die Isolierschicht, wodurch die über die Isolierschicht hinausstehenden Abschnitte der zweiten Enden der Anschlussfinger bei der galvanischen Erstellung der Kontaktleiterbahnstruktur kontaktiert werden können. Die Kontaktleiterbahnstruktur kontaktiert nunmehr den Leiterrahmen.Before mounting the upper component on the lower component, the lead frame is applied to the lower component by soldering, conductive bonding or analogous methods, which projects beyond the side edges of the lower component. By a subsequent punching operation by which the connection fingers are removed from the lead frame, it can be determined how far the second ends of the connection fingers protrude beyond the edge of the lower component. When the insulating layer is applied, the leadframe penetrates the insulating layer, as a result of which the sections of the second ends of the connecting fingers projecting beyond the insulating layer can be contacted during the galvanic creation of the contact conductor track structure. The contact trace pattern now contacts the lead frame.
Zur Einhaltung eines definierten Abstandes zwischen dem unteren und dem oberen Bauelement kann optional ein Abstandshalter, beispielsweise aus einem Metall oder einem Kunststoff vorgesehen werden. Dieser kann beispielsweise durch einen Klebevorgang mit dem unteren und dem oberen Bauelement fixiert werden.To maintain a defined distance between the lower and the upper component can optionally be provided a spacer, for example of a metal or a plastic. This can be fixed for example by an adhesive process with the lower and the upper component.
Anstatt der Verwendung eines Leiterrahmens kann das Umverdrahtungselement ein Spider mit einer strukturierten Isolationsschicht und einer darauf aufgebrachten strukturierten Metallschicht sein. Der Spider ist zweckmäßigerweise mit der strukturierten Isolationsschicht auf dem unteren Bauelement und dessen Seitenkanten aufgebracht, wobei eine elektrische Kontaktierung des Spiders im Bereich der Seitenkante des unteren Bauelements erfolgt. In einer Ausgestaltung dieser Variante enden erste Enden von Metallfingern der strukturierten Metallschicht im Bereich zwischen einer Aussparung der strukturierten Isolationsschicht und sind mit den Bauelementkontaktflächen des unteren Bauelements elektrisch leitend verbunden.Instead of using a leadframe, the redistribution element may be a spider having a patterned insulation layer and a patterned metal layer deposited thereon. The spider is expediently applied with the structured insulation layer on the lower component and its side edges, wherein an electrical contacting of the spider takes place in the region of the side edge of the lower component. In one embodiment of this variant, first ends of metal fingers of the structured metal layer end in the region between a recess of the structured insulation layer and are electrically conductively connected to the device contact surfaces of the lower component.
Der Spider wird, wie er beispielsweise in der sog. TAB-Technologie (TAB = Tabbed Automatic Bonding) verwendet wird, vor der Montage auf das untere Bauelement durch Löten oder Leitkleben aufgebracht, so dass dieser zunächst über die Seitenränder des unteren Bauelements hinausragt. Es genügt hierbei ein sog. einlagiger Spider, bei dem die freitragenden inneren Enden von Metallfingern mit den Bauelementkontaktflächen des unteren Bauelements verbunden werden. Die der Vorderseite des Bauelements zugewandte Rückseite der strukturierten Metallschicht ist durch die strukturierte Isolationsschicht, z. B. aus Polyimid, isoliert. Beim Aufbringen der Isolationsschicht der planaren Verbindungstechnologie auf den Bauelementstapel und den Träger wird der Spider derart verformt, dass dieser mit seiner Isolationsschicht an der Seitenkante des unteren Bauelements anliegt. Nach dem Aufbringen der Isolationsschicht können beispielsweise durch ein Laser ablationsverfahren die Öffnungen in die Isolationsschicht eingebracht werden, so dass die strukturierte Metallschicht freigelegt ist. Hierdurch kann ein elektrischer Kontakt mit der Kontaktleiterbahnstruktur, welche nachfolgend galvanisch erzeugt wird, hergestellt werden.The Spider is, as used for example in the so-called TAB technology (Tabbed Automatic TAB), applied before mounting on the lower component by soldering or conductive bonding, so that this initially protrudes beyond the side edges of the lower component. All it takes is a so-called single-layer spider, in which the self-supporting inner ends of metal fingers are connected to the component contact surfaces of the lower component. The rear side of the structured metal layer facing the front side of the component is protected by the structured insulation layer, for B. of polyimide, isolated. When applying the insulation layer of the planar connection technology on the component stack and the carrier of the spider is deformed such that it rests with its insulating layer on the side edge of the lower component. After the application of the insulation layer, the openings can be introduced into the insulation layer, for example by a laser ablation method, so that the structured metal layer is exposed. In this way, an electrical contact with the contact conductor track structure, which is subsequently produced galvanically, can be produced.
Auch bei dieser Variante kann zwischen dem oberen und dem unteren Bauelement zur Einhaltung eines definierten Abstandes ein Abstandshalter vorgesehen werden.Also in this variant, a spacer can be provided between the upper and the lower component to maintain a defined distance.
Eine weitere Variante der seitlichen Kontaktierung des unteren Bauelements sieht vor, dass die Bauelementkontaktflächen des unteren Bauelements bis an die Seitenkante des unteren Bauelements ragen und eine im Bereich der Seitenkante kontaktierbare Fläche aufweisen. Die Bauelementkontaktflächen des unteren Bauelements können beispielsweise während der Fertigung im Wafer in dessen Sägespur verlängert vorgesehen sein, so dass diese beim Vereinzeln der Bauelemente aus dem Wafer angeschnitten werden. Nach der gestapelten Montage einer Mehrzahl an Bauelementen und dem Laminieren der Isolationsschicht kann die Stirnseite der Bauelementkontaktflächen des unteren Bauelements beispielsweise durch Laserablation zugänglich gemacht werden. Die strukturierte Kontaktleiterbahnstruktur kontaktiert dann direkt die Stirnseite dieser verlängerten Bauelementkontaktflächen.A further variant of the lateral contacting of the lower component provides that the component contact surfaces of the lower component protrude to the side edge of the lower component and one in the region of the side edge have contactable surface. The component contact surfaces of the lower component can be provided, for example, extended during the production in the wafer in the saw track, so that they are cut when separating the components of the wafer. After the stacked mounting of a plurality of components and the lamination of the insulating layer, the front side of the component contact surfaces of the lower component can be made accessible, for example by laser ablation. The structured contact trace pattern then directly contacts the end face of these extended contact pads.
Im Falle einer seitlichen Kontaktierung des unteren Bauelements ist es zweckmäßig, wenn die Bauelemente des Bauelementstapels in etwa gleich groß sind, da hierdurch die Herstellung eines elektrischen Kontakts vereinfacht ist.In the case of a lateral contacting of the lower component, it is expedient if the components of the component stack are approximately the same size, since this simplifies the production of an electrical contact.
In einer weiteren Ausgestaltung kann vorgesehen sein, in den Bauelementstapel zumindest eine Wärmesenke zu integrieren. Die zumindest eine Wärmesenke kann eine elektrische Funktion aufweisen. Hierdurch kann eine hohe Zuverlässigkeit durch ein optimiertes thermomechanisches Verhalten erzielt werden. Die verbesserte Kühlung kann beispielsweise durch das Vorsehen von Metallstrukturen auf der Isolationsschicht der planaren Verbindungstechnologie realisiert werden. Es ist ebenso eine direkte Kühlung, durch einen mitstrukturierten Kühlkörper auf einer Vorderseite eines der Bauelemente denkbar. Es können Wärmesenken, z. B. Bauelemente aus Kupfer, analog zu den Bauelementen des Bauelementsstapels in diesen integriert werden, die ausschließlich als Wärmesenke dienen und so zur Kühlung beitragen.In a further embodiment, it may be provided to integrate at least one heat sink into the component stack. The at least one heat sink may have an electrical function. This allows a high reliability can be achieved by an optimized thermo-mechanical behavior. The improved cooling can be realized, for example, by the provision of metal structures on the insulating layer of the planar connection technology. It is also a direct cooling, conceivable by a mitstrukturierten heat sink on a front of one of the components. It can heat sinks, z. As components made of copper, analogous to the components of the component stack are integrated into these, which serve exclusively as a heat sink and thus contribute to the cooling.
Ebenso ist in einer Variante zumindest eine dem ESD-Schutz dienende elektrisch leitende Schicht vorgesehen, welche durch zusätzliche Metallflächen oder entsprechende Ankontaktierungen bereitgestellt werden kann.Likewise, in one variant, at least one electrically conductive layer serving for ESD protection is provided, which can be provided by additional metal surfaces or corresponding contact connections.
Die Erfindung wird nachfolgend näher anhand der Figuren beschrieben. Es zeigen:The invention will be described in more detail below with reference to the figures. Show it:
Bei den Bauelementen
Sämtliche der elektrisch zu kontaktierenden Bauelementkontaktflächen
Hierzu wird eine Isolationsschicht
Die Kontaktleiterbahnstruktur
Im Ausführungsbeispiel sind die in der Figur rechts angeordneten Bauelementkontaktflächen
Das obere Bauelement
Die
Um die Kontaktierung im Bereich einer Seitenkante des Bauelementstapels
Um einen definierten Abstand zwischen dem ersten und dem zweiten Bauelement
In dem vierten Ausführungsbeispiel in
Auch in diesem Ausführungsbeispiel kann zwischen dem unteren und dem oberen Bauelement
In dem fünften Ausführungsbeispiel gemäß
Bei diesem Ausführungsbeispiel kann die Rückseite
Die Vorteile dieser beschriebenen elektronischen Module sind einer hoher Miniaturisierungsgrad durch das Übereinanderordnen mehrerer Bauelemente und deren platzsparende elektrische Kontaktierung mittels planarer Verbindungstechnologie. Es können unterschiedliche Bauelemente mit unterschiedlichen Pad-Metallisierungen verwendet werden. Es besteht eine hohe Flexibilität hinsichtlich der Größen und Dicken der zu verarbeitenden Bauelemente.The advantages of these described electronic modules are a high degree of miniaturization due to the stacking of several components and their space-saving electrical contacting by means of planar connection technology. Different components with different pad metallizations can be used. There is a high degree of flexibility with regard to the sizes and thicknesses of the components to be processed.
Die seitliche Kontaktierung im Bereich der Bauelementkanten ermöglicht eine eng anliegenden und eventuell mehrlagige Kontaktierebene mit hoher Verdrahtungsdichte.The lateral contacting in the region of the component edges enables a tight-fitting and possibly multilayer contacting plane with high wiring density.
Ein erfindungsgemäßes elektronisches Modul weist eine hohe Zuverlässigkeit durch ein gutes thermomechanisches Verhalten auf. Durch zusätzliche Metallstrukturen der Kontaktleiterbahnstruktur auf der Isolierschicht kann eine verbesserte Kühlung erzielt werden. Die Kühlung kann auch direkt durch das Einbringen von mitstrukturierten Kühlkörpern auf einer jeweiligen Bauelementvorderseite erfolgen.An inventive electronic module has a high reliability by a good thermo-mechanical behavior. By additional metal structures of the contact conductor track structure on the insulating layer improved cooling can be achieved. The cooling can also be done directly by introducing mitstrukturierten heat sinks on a respective component front side.
Es besteht ferner die Möglichkeit, Wärmesenken in dem Bauelementstapel zu integrieren. Die Integration kann analog zu den Bauelementen erfolgen. Die Wärmesenken können ausschließlich als Wärmesenke dienen und so zur Kühlung beitragen.There is also the possibility of integrating heat sinks in the component stack. The integration can be carried out analogously to the components. The heat sinks can only serve as a heat sink and thus contribute to cooling.
Durch das Vorsehen zusätzlicher Metallflächen oder entsprechender Ankontaktierungen, welche bei der Erstellung der Kontaktleiterbahnstruktur auf einfache Weise vorgesehen werden können, kann ein ESD-Schutz bereitgestellt werden.By providing additional metal surfaces or corresponding Ankontaktierungen, which can be provided in the creation of the Kontaktleiterbahnstruktur in a simple manner, an ESD protection can be provided.
Die elektronischen Module sind quasi-hermetisch durch große Metallflächen und/oder einen mehrlagigen Aufbau verschlossen. Der hermetische Verschluss kann auch durch Aufbringung einer Isolierschicht, z. B. eine Abdeckfolie mit ganzflächiger Metallisierung, und deren Anbindung an den beispielsweise aus Keramik bestehenden Träger erfolgen.The electronic modules are quasi-hermetically sealed by large metal surfaces and / or a multilayer structure. The hermetic seal can also by applying an insulating layer, for. As a cover with full-surface metallization, and their connection to the existing example of ceramic carrier done.
Aufgrund der Durchführung von Parallelprozessen lässt sich das elektronische Modul kostengünstig herstellen. Im Gegensatz zur Verwendung von Leiterbrücken ist kein Globtop zu deren Abdeckung erforderlich.Due to the implementation of parallel processes, the electronic module can be produced inexpensively. In contrast to the use of ladder bridges, no globtop is required to cover them.
Zudem besteht die Möglichkeit, auf der Isolierschicht Widerstände, Spulen oder Kondensatoren auszubilden, wodurch passive Bauelemente in das elektronische Modul integriert werden können.In addition, it is possible to form on the insulating layer resistors, coils or capacitors, whereby passive components can be integrated into the electronic module.
Als Bauelemente kommen insbesondere Halbleiterchips (sowohl Speicher- als auch Logikchips) in Betracht. Die Bauelemente können ferner Leistungshalbleiterchips, Einzelhalbleiter, z. B. Dioden oder Transistoren, Sensoren, Aktoren, passive Bauelemente (wie z. B. Widerstände, Kapazitäten oder Induktivitäten), LED-Chips und beliebige Kombinationen dieser Bauelemente sein.In particular, semiconductor chips (both memory chips and logic chips) come into consideration as components. The components may further comprise power semiconductor chips, single semiconductors, e.g. As diodes or transistors, sensors, actuators, passive components (such as resistors, capacitors or inductors), LED chips and any combination of these components.
Der beschriebene Prozessablauf ermöglicht die parallele Fertigung mehrerer aufeinander gestapelter Bauelemente eines Moduls, wobei diese in einem Nutzen gefertigt werden können.The described process sequence allows the parallel production of several stacked components of a module, which can be made in one use.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007044795A DE102007044795B4 (en) | 2007-09-19 | 2007-09-19 | Electronic module with a component stack |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007044795A DE102007044795B4 (en) | 2007-09-19 | 2007-09-19 | Electronic module with a component stack |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007044795A1 DE102007044795A1 (en) | 2009-04-09 |
DE102007044795B4 true DE102007044795B4 (en) | 2011-11-24 |
Family
ID=40417839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007044795A Expired - Fee Related DE102007044795B4 (en) | 2007-09-19 | 2007-09-19 | Electronic module with a component stack |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102007044795B4 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012218561A1 (en) | 2012-10-11 | 2014-04-17 | Siemens Aktiengesellschaft | Electronic module of multiple modules for use in tetrahedral coolant container, has metal layer that comprises edge region which is directly connected to support |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185292A (en) * | 1989-07-20 | 1993-02-09 | Harris Corporation | Process for forming extremely thin edge-connectable integrated circuit structure |
US5517057A (en) * | 1994-12-20 | 1996-05-14 | International Business Machines Corporation | Electronic modules with interconnected surface metallization layers |
US5563443A (en) * | 1993-03-13 | 1996-10-08 | Texas Instruments Incorporated | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip |
US6232148B1 (en) * | 1996-06-17 | 2001-05-15 | Micron Technology, Inc. | Method and apparatus leads-between-chips |
US20030080403A1 (en) * | 2001-10-16 | 2003-05-01 | Jeung Boon Suan | Apparatus and method for leadless packaging of semiconductor devices |
US6731009B1 (en) * | 2000-03-20 | 2004-05-04 | Cypress Semiconductor Corporation | Multi-die assembly |
US7208828B2 (en) * | 2001-12-20 | 2007-04-24 | Micron Technology, Inc. | Semiconductor package with wire bonded stacked dice and multi-layer metal bumps |
-
2007
- 2007-09-19 DE DE102007044795A patent/DE102007044795B4/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185292A (en) * | 1989-07-20 | 1993-02-09 | Harris Corporation | Process for forming extremely thin edge-connectable integrated circuit structure |
US5563443A (en) * | 1993-03-13 | 1996-10-08 | Texas Instruments Incorporated | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip |
US5517057A (en) * | 1994-12-20 | 1996-05-14 | International Business Machines Corporation | Electronic modules with interconnected surface metallization layers |
US6232148B1 (en) * | 1996-06-17 | 2001-05-15 | Micron Technology, Inc. | Method and apparatus leads-between-chips |
US6731009B1 (en) * | 2000-03-20 | 2004-05-04 | Cypress Semiconductor Corporation | Multi-die assembly |
US20030080403A1 (en) * | 2001-10-16 | 2003-05-01 | Jeung Boon Suan | Apparatus and method for leadless packaging of semiconductor devices |
US7208828B2 (en) * | 2001-12-20 | 2007-04-24 | Micron Technology, Inc. | Semiconductor package with wire bonded stacked dice and multi-layer metal bumps |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012218561A1 (en) | 2012-10-11 | 2014-04-17 | Siemens Aktiengesellschaft | Electronic module of multiple modules for use in tetrahedral coolant container, has metal layer that comprises edge region which is directly connected to support |
Also Published As
Publication number | Publication date |
---|---|
DE102007044795A1 (en) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006021959B4 (en) | Power semiconductor device and method for its production | |
DE10201781B4 (en) | High frequency power device and high frequency power module and method of making the same | |
DE102009032995B4 (en) | Stacked semiconductor chips | |
DE102008039388B4 (en) | Stacked semiconductor chips and manufacturing processes | |
DE102015107445B4 (en) | Electronic device package with metal blocks and method for manufacturing the same | |
DE102007018914B4 (en) | Semiconductor device with a semiconductor chip stack and method for producing the same | |
DE112012007316B3 (en) | INTEGRATION OF SECONDARY COMPONENTS IN CORELESS MICROELECTRONIC COMPONENT PACKAGES | |
DE102010064495B3 (en) | Semiconductor device | |
DE102008044986A1 (en) | A 3-D integrated circuit device with an internal heat distribution function | |
DE102006034679A1 (en) | Semiconductor module with power semiconductor chip and passive component and method for producing the same | |
DE102013208818A1 (en) | Reliable area joints for power semiconductors | |
DE102011056315A1 (en) | Semiconductor component and method for its production | |
DE112011105848B4 (en) | Procedure for bumping the back of a chip | |
DE102004039906A1 (en) | Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires | |
DE102013103140A1 (en) | Integrated 3-D circuits and methods for their formation | |
DE102008064373B4 (en) | Semiconductor arrangement and method for producing a semiconductor device | |
DE102007007142A1 (en) | Benefits, semiconductor device and method for their production | |
DE102016107031B4 (en) | Laminated package of chip on carrier and in cavity, arrangement comprising these and method of manufacture | |
DE102006012007B4 (en) | Power semiconductor module with surface-mountable flat external contacts and method of making the same and its use | |
WO2017016957A1 (en) | Method for producing a component and component | |
DE102016103585A1 (en) | Chip Integrating Package with Solderable Electrical Contact | |
DE10011005B4 (en) | Multichip module and method for producing a multichip module | |
DE102007031490B4 (en) | Method for producing a semiconductor module | |
EP1522095B1 (en) | Method for producing a component having submerged connecting areas | |
DE102011056403B4 (en) | Multi-die array with interconnected dies and method of forming a multi-die array with interconnected dies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R020 | Patent grant now final |
Effective date: 20120225 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |