DE102009023355A1 - Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils - Google Patents

Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils Download PDF

Info

Publication number
DE102009023355A1
DE102009023355A1 DE102009023355A DE102009023355A DE102009023355A1 DE 102009023355 A1 DE102009023355 A1 DE 102009023355A1 DE 102009023355 A DE102009023355 A DE 102009023355A DE 102009023355 A DE102009023355 A DE 102009023355A DE 102009023355 A1 DE102009023355 A1 DE 102009023355A1
Authority
DE
Germany
Prior art keywords
wafer
photoresist
depth
trenches
structuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009023355A
Other languages
English (en)
Inventor
Elmar Baur
Bernd Böhm
Alexander Heindl
Patrick Rode
Heribert Dr. Zull
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102009023355A priority Critical patent/DE102009023355A1/de
Priority to US13/322,662 priority patent/US8569079B2/en
Priority to PCT/EP2010/055986 priority patent/WO2010136304A1/de
Publication of DE102009023355A1 publication Critical patent/DE102009023355A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben, mit den folgenden Schritten: - Bereitstellen eines ersten Wafers (1), welcher eine strukturierte Oberfläche (11) aufweist, wobei die strukturierte Oberfläche (11) zumindest stellenweise durch Erhebungen (E1, E2) erster (H1) und zweiter Höhe (H2) gebildet ist, wobei die erste Höhe (H1) größer ist als die zweite Höhe (H2); - Bereitstellen eines zweiten Wafers (3); - Aufbringen eines Fotolacks (2) auf die Außenflächen des zweiten Wafers (3); - Strukturieren der dem zweiten Wafer (3) abgewandten Oberfläche des Fotolacks (2) durch Abdrucken der strukturierten Oberfläche (11) des ersten Wafers (1) in den Fotolack (2), wobei die Erhebungen (E1, E2) als Gräben (G1, G2) erster und zweiter Tiefe in den Fotolack (2) abgedruckt werden; - Anwendung eines Strukturierungsverfahrens (6) auf die strukturierte Oberfläche (21) des Fotolacks (2), wobei - die auf dem Fotolack (2) aufgebrachte Strktur zumindest stellenweise auf die Außenfläche (30) des zweiten Wafers (3) übertragen wird.

Description

  • Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben.
  • Die Druckschrift DE 103 067 79 A1 beschreibt ein Verfahren zum Aufrauen einer Oberfläche eines Körpers und optoelektronischen Bauelements.
  • Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Strukturierung einer Waferoberfläche anzugeben, das zeitsparend und darüber hinaus kostengünstig ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein erster Wafer, welcher eine strukturierte Oberfläche aufweist, bereitgestellt. Darüber hinaus wird ein zweiter Wafer bereitgestellt. Der erste Wafer und der zweite Wafer können nach Art von Scheiben oder Platten ausgebildet sein.
  • Der erste Wafer weist eine strukturierte Oberfläche auf. „Strukturiert” heißt in diesem Zusammenhang, dass sich auf der Oberfläche, zum Beispiel an der Oberseite auf einer Deckfläche des ersten Werfers, zumindest stellenweise Erhebungen befinden. Die strukturierte Oberfläche kann zum Beispiel mit vorgefertigten, regelmäßigen Strukturen, die kontrolliert in die Deckfläche eingebracht sind, gebildet sein.
  • Die strukturierte Oberfläche ist zumindest stellenweise durch Erhebungen erster und zweiter Höhe gebildet, wobei die erste Höhe größer ist als die zweite Höhe. Vorzugsweise ist die erste Höhe zumindest um einen Faktor 1,5 höher als die zweite Höhe.
  • „Höhe” heißt in diesem Zusammenhang die maximale vertikale Ausdehnung einer Erhebung, wobei „vertikal” die Richtung senkrecht zu einer Haupterstreckungsebene des ersten Wafers bedeutet.
  • Die Erhebungen erster und zweiter Höhe können sich dann in lateraler Richtung, also parallel zur Deckfläche des ersten Wafers, beispielsweise periodisch gegenseitig ablösen, voneinander getrennt und/oder in unterschiedlichen Gebieten des ersten Wafers angeordnet sein.
  • Ebenso ist es möglich, dass sich die Erhebungen erster und zweiter Höhe an allen Stellen der Deckfläche befinden.
  • In diesem Zusammenhang ist es ferner denkbar, dass die strukturierte Oberfläche Erhebungen beispielsweise einer oder mehrerer weiterer Höhen aufweist. Die Erhebungen erster Höhe sind jedoch stets höher als Erhebungen jeder weiteren Höhe.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem nächsten Schritt ein Fotolack auf die Außenflächen des zweiten Wafers aufgebracht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die dem zweiten Wafer abgewandte Oberfläche des Fotolacks durch Abdrucken der strukturierten Oberfläche des ersten Wafers in den Fotolack strukturiert, wobei die Erhebungen als Gräben erster und zweiter Tiefe in den Fotolack abgedruckt werden.
  • Ist die strukturierte Oberfläche des ersten Wafers der dem zweiten Wafer abgewandten Oberfläche des Fotolacks zugewandt, so können der erste Wafer und der zweite Wafer derart zusammengeführt und beispielsweise zusammengepresst werden, dass sich die strukturierte Oberfläche des ersten Wafers in die Oberfläche des Fotolacks zumindest stellenweise abdruckt. „Abdrucken” heißt diesbezüglich, dass an Stellen, an denen sich auf der Oberfläche des ersten Wafers Erhebungen befinden, sich entsprechende Gräben auf der Oberfläche des Fotolacks abbilden. Vorzugsweise wird nach dem Abdrucken der erste Wafer von dem zweiten Wafer entfernt. Die Dicke des Fotolacks ist bevorzugt derart bemessen, dass nach dem Zusammenpressen an den Stellen des Fotolacks an denen sich Erhebungen erster Höhe abgedruckt haben, der Fotolack nur noch eine Dicke aufweist, die gegenüber den Höhenunterschieden der Erhebungen des ersten Wafers vernachlässigbar ist.
  • Bei dem Fotolack handelt es sich um ein weiches Material, das sich während des Zusammenpressens der beiden Wafer verformen lässt. Beispielsweise ist der Fotolack mit einem lichtempfindlichen Novolackharz gebildet. Nach dem Entfernen des zweiten Wafers vom Fotolack behält dann die strukturierte Oberfläche des Fotolacks ihre Oberflächenstruktur bei. Mit anderen Worten ist der Abdruckvorgang ein Prozess, bei dem die Oberfläche des Fotolacks dauerhaft strukturiert wird. Ebenso ist es möglich, dass zusätzlich oder statt des Fotolacks ein plastisch verformbares Material Verwendung findet, welches, etwa nach einem sich anschließenden Aushärteprozess, dauerhaft strukturiert ist. Bei dem Material kann es sich beispielsweise um ein Material handeln, welches mit einem Siliziumoxid oder Siliziumdioxid gebildet ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Strukturierungsverfahren auf die strukturierte Oberfläche des Fotolacks angewandt, wobei die auf den Fotolack aufgebrachte Struktur zumindest stellenweise auf die Außenfläche des zweiten Wafers übertragen wird. Bei der Außenfläche handelt es sich um die dem Fotolack zugewandte Oberfläche des zweiten Wafers, die vom Fotolack bedeckt ist. Das heißt, dass sich die auf dem Fotolack befindliche Struktur unter Verwendung des Strukturierungsverfahrens auf die Außenfläche des zweiten Halbleiterwafers zumindest stellenweise überträgt.
  • Gemäß zumindest einer Ausführungsform wird vor der Anwendung des Strukturierungsverfahrens ein Aushärteprozess auf den Fotolack angewandt. Bei dem Aushärteprozess kann es sich um Bestrahlung des Fotolacks mit UV-Licht oder eine thermische Behandlung handeln. Vorzugsweise wird der Aushärteprozess auf den Fotolack vor Entfernen des ersten Wafers von dem zweiten Wafers angewandt. Ist der Fotolack durch ein anderes strukturierbares Material ersetzt, so ist ebenso denkbar, dass der Aushärteprozess auch auf dieses Material angewandt wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein erster Wafer bereitgestellt, welcher eine strukturierte Oberfläche aufweist, wobei die strukturierte Oberfläche zumindest stellenweise durch Erhebungen erster und zweiter Höhe gebildet ist. Die erste Höhe ist größer als die zweite Höhe. Auf einen bereitgestellten zweiten Wafer wird ein Fotolack auf die Außenflächen des zweiten Wafers aufgebracht. In einem nächsten Schritt wird die dem zweiten Wafer abgewandte Oberfläche des Fotolacks durch Abdrucken der strukturierten Oberfläche des ersten Wafers in den Fotolack strukturiert. Anschließend wird ein Strukturierungsverfahren auf die strukturierte Oberfläche des Fotolacks angewandt, wobei die auf den Fotolack aufgebrachte Struktur zumindest stellenweise auf die Außenfläche des zweiten Wafers übertragen wird.
  • Das hier beschriebene Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils beruht dabei unter anderem auf der Erkenntnis, dass die Strukturierung einer Waferoberfläche, beispielsweise eines Halbleiterchips, welche zwei oder mehr Strukturierungsprofile unterschiedlicher Ätztiefe aufweist, mit großem Aufwand verbunden sein kann und dabei gleichzeitig kostenintensiv ist. Beispielsweise wird das Einbringen zweier unterschiedlicher Strukturierungsprofile mit jeweils unterschiedlichen Ätztiefen in zumindest zwei eigenständigen Prozessfolgen durchgeführt. Jeder der Prozessfolgen besteht aus Vorbehandlung, Photolithographie, Ätzen, Lackstrippen und Reinigung sowie einer abschließenden visuellen Kontrolle. Eine Kombination der zwei Prozessfolgen ist dabei nicht möglich. Ein Grund dafür ist, dass eine geeignete Ätzmaske zur Schaffung eines entsprechenden Endprofils nicht realisiert werden kann.
  • Um nun auf eine separate Abfolge einzelner Prozessfolgen zur Schaffung von Strukturierungsprofilen jeweils unterschiedlicher Tiefe verzichten zu können und damit ein zeitsparendes und kostengünstiges Verfahren zur Strukturierung einer Waferoberfläche zu schaffen, macht das hier beschriebene Verfahren von der Idee Gebrauch, zunächst einen ersten Wafer, welcher eine strukturierte Oberfläche aufweist, bereitzustellen. Die strukturierte Oberfläche ist zumindest stellenweise durch Erhebungen erster und zweiter Höhe gebildet, wobei eine erste Höhe größer ist als eine zweite Höhe. Die strukturierte Oberfläche des ersten Wafers dient im folgenden Verfahren als eine Schablone innerhalb des Herstellungsprozesses. Die Erhebungen erster Tiefe sind also beispielsweise die schablonenartige Vorlage für ein erstes Strukturierungsprofil. Entsprechendes gilt für die Erhebungen zweiter Tiefe, die eine schablonenartige Vorlage für ein zweites Strukturierungsprofil sein können. Ziel des Verfahrens ist es nun, Strukturierungen einer Waferoberfläche mit unterschiedlichen Ätztiefen in einer einzigen Prozessfolge zu schaffen. Dazu wird beispielsweise ein zweiter Wafer bereitgestellt, auf dem ein Fotolack aufgebracht ist. Nach Abdrucken der strukturierten Oberfläche des ersten Wafers in den Fotolack lässt sich nach Anwendung eines Strukturierungsverfahrens die strukturierte Oberfläche des Fotolacks zumindest stellenweise in die Außenfläche des zweiten Wafers übertragen. Bei dem vorgeschlagenen Verfahren können also Strukturierungen mit unterschiedlichen Ätztiefen in einer Prozessfolge kombiniert werden. Diese Kombination ermöglicht eine Einsparung separater Prozessfolgen zur Schaffung einzelner Strukturierungsprofile.
  • Durch die Tatsache, dass die strukturierte Oberfläche des ersten Wafers als Schablone mehrfach verwendet werden kann, kann der Vorgang wiederholt werden und so eine Vielzahl von weiteren Wafern mit einer aufgebrachten Struktur auf deren jeweiligen Außenflächen erzeugt werden.
  • Die Möglichkeit der Schaffung einer strukturierten Oberfläche, die aus einer Kombination von unterschiedlichen Strukturierungsprofilen besteht, in einer Prozessfolge und die Wiederverwendung des ersten Wafers als Schablone führt daher nicht nur zu einer Kostenersparnis im Herstellungsverfahren, sondern ermöglicht ebenso eine schnelle und zeitsparende Herstellung.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist das Strukturierungsverfahren ein einziger trockenchemischer Ätzprozess. In Betracht kommen beispielsweise Verfahren wie reaktives Ionenätzen (RIE = Reactive Ion Etching), Ionenstrahlätzen (IBE = Ion Beam Etching) sowie chemisch unterstütztes Ionenstrahlätzen (CAIBE = Chemical Assistant Ion Beam Etching). Beispielsweise kommt es auch in Betracht, als Trockenätzverfahren ein Verfahren unter Verwendung eines Hochdichteplasmas, wie zum Beispiel ein induktiv gekoppeltes Plasmaätzverfahren (ICP = Inductive Coupled Plasma), ECR-Plasma (ECR = Electron Cyclotron Resonance) oder ein Helikonplasma zu verwenden. Trockenätzverfahren haben bei dem vorliegenden Verfahren den Vorteil, eine Vorzugsrichtung beim Ätzen (Anisotropie) aufzuweisen. Aufgrund der Anisotropie können gute Aspektverhältnisse, das heißt sehr steile Strukturen in dem zu ätzenden Körper erzeugt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird vor der Anwendung des Strukturierungsverfahrens der Fotolack an den Stellen von den Außenflächen des zweiten Wafers entfernt, an denen die Gräben erster Tiefe in den Fotolack abgedruckt sind. Das Entfernen des Fotolacks kann beispielsweise mit „Abblasen” oder „Polieren” geschehen. Vorzugsweise wird der Fotolack mittels eines Plasmaätzprozesses enfernt, wobei weiter bevorzugt der Fotolack so weit abgetragen wird, dass er nur an Stellen, an denen die Gräben erster Tiefe in den Fotolack abgedruckt sind, entfernt wird. Nach dem Entfernen sind die vom Fotolack befreiten Stellen der Außenfläche des zweiten Wafers freiliegend. Mit anderen Worten ist die Außenfläche an diesen Stellen von keinem Material bedeckt und für einen externen Betrachter frei einsehbar.
  • Gemäß zumindest einer Ausführungsform des Verfahrens besteht das Strukturierungsverfahren aus zumindest einem trocken- und einem nasschemischen Ätzprozess. „Nass-chemisch” bedeutet in diesem Zusammenhang, dass ätzende Flüssigkeiten auf die strukturierte Oberfläche des Fotolacks aufgebracht werden und der Fotolack über eine chemische Reaktion weggeätzt wird. Gelangt die ätzende Flüssigkeit auf die Außenfläche des zweiten Wafers, so entstehen auch in diesem zweiten Wafer eingeätzte Strukturen, die je nach Wahl der zu ätzenden Flüssigkeit und je nach Konzentration der ätzenden Bestandteile in der Ätzflüssigkeit eingestellt und gestaltet werden können. Beispielsweise handelt es sich bei dem nasschemischen Ätzprozess um einen Ätzprozess mittels Kaliumhydroxid, Salzsäure und/oder aus Mischungen aus Schwefelsäure/Peroxiden/Wasser.
  • Beispielsweise besteht das Strukturierungsverfahren aus genau einem trocken- und einem nasschemischen Ätzprozess. Ist dann an den Stellen, an denen sich die Gräben erster Tiefe in den Fotolack abgebildet haben, der Fotolack entfernt, so können mittels des trockenchemischen Ätzprozesses zunächst in den zweiten Wafer Gräben erster Tiefe eingebracht werden.
  • In einem weiteren Schritt kann dann der nasschemische Ätzprozess zur Abbildung der Gräben zweiter Tiefe in den zweiten Wafer auf die freiliegenden Stellen des Fotolacks angewandt werden.
  • Eine Selektivität des Ätzprozesses, bezüglich der Materialien des Fotolacks und des zweiten Wafers, wird bevorzugt zu 1:1 eingestellt, so dass die Oberflächenstrukturierung des Fotolacks möglichst genau in die Außenfläche des zweiten Wafers übertragen wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist der erste Wafer ein Halbleiterwafer. Der erste Wafer ist dann jeweils mit zumindest einem Halbleitermaterial gebildet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist der erste Wafer aus einem Kunststoffmaterial gebildet. Das heißt, dass der erste Wafer dann mit einem „leicht strukturierbaren” Material gebildet ist. Beispielsweise ist das Kunststoffmaterial mit einem Polydimethylsiloxane-Resist (PDMS) gebildet. Vorteilhaft ermöglicht dies eine kostengünstige Massenfertigung.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist der zweite Wafer ein Halbleiterwafer. Der zweite Wafer ist dann jeweils mit zumindest einem Halbleitermaterial gebildet. Vorzugsweise ist der zweite Wafer dann mit einem nitrid-, phosphid- oder arsenidbasierten Verbindungshalbleitermaterial gebildet.
  • Verbindungshalbleitermaterialien, wie Nitrid-, Phosphid- und Arsenid-Verbindungshalbleiter, sind zur Ausbildung einer Halbleiterschichtenfolge für effiziente Halbleiterchips, insbesondere von aktiven Bereichen/Schichten hoher Quanteneffizienz, besonders geeignet.
  • Ferner kann zumindest stellenweise sowohl auf dem ersten als auch auf dem zweiten Wafer eine oder mehrere Schichten aus einem Halbleitermaterial epitaktisch abgeschieden sein.
  • Gemäß zumindest einer Ausführungsform weist der zweite Wafer zumindest eine aktive Zone auf, welche zur Erzeugung von elektromagnetischer Strahlung geeignet ist. Beispielsweise weist der zweite Wafer mehrere aktive Zonen auf.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weicht der erste Wafer in seinem maximalen Durchmesser um höchstens 20%, bevorzugt um höchstens 10%, ganz besonders bevorzugt um höchstens 5% vom maximalen Durchmesser des zweiten Wafers ab. Das heißt, dass die beiden Wafer lateral ungefähr die gleichen oder gleiche Abmessung haben. „Lateral” bedeutet in diesem Zusammenhang in Richtungen parallel zur Haupterstreckungsebene des ersten oder des zweiten Wafers. Ebenso ist denkbar, dass der erste Wafer in seinem maximalen Durchmesser kleiner ist als der maximale Durchmesser des zweiten Wafers, so dass der Fotolack beispielsweise durch mehrmaliges Wiederholen des Abdruckvorgangs strukturiert wird („step and repeat” Verfahren)
  • Beispielsweise können die beiden Wafer kreisförmige oder kreisartige Scheiben sein. Vorteilhaft wird so gewährleistet, dass der erste Wafer und der zweite Wafer beim Zusammenführen möglichst deckgleich sind und so Bereiche sowohl auf dem ersten Wafer als auch auf dem zweiten Wafer minimiert werden, die nicht zum Strukturierungsprozess gehören oder beitragen. Ebenso ist es möglich, dass die beiden Wafer rechteckförmige oder beliebig davon abweichende Scheiben sind.
  • Gemäß zumindest einer Ausführungsform des Verfahrens reichen die in den zweiten Wafer eingebrachten Gräben erster Tiefe zumindest bis zur aktiven Zone. Das heißt, dass die Gräben erster Tiefe zumindest zwischen der aktiven Zone und der Außenfläche des zweiten Wafers verlaufen und an diesen Stellen die dazwischen liegenden Materialschichten durchbrechen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens durchbrechen die Gräben erster Tiefe die zumindest eine aktive Zone des zweiten Wafers. An den Stellen, an denen die Gräben erster Tiefe verlaufen, wird dann die zumindest eine aktive Zone „unterteilt”. Weist der zweite Wafer mehrere aktive Zonen auf, so können die Gräben erster Tiefe auch alle aktiven Zonen durchbrechen. Vorzugsweise weisen die Gräben erster Tiefe eine maximale Tiefe von 3 bis 8 μm, bevorzugt von 4 bis 7 μm, ganz, besonders bevorzugt von 6 μm auf. Beispielsweise sind die Gräben erster Tiefe „U-” oder „V”-förmig ausgebildet.
  • Gemäß zumindest einer Ausführungsform umranden die Gräben erster Tiefe die Gräben zweiter Tiefe seitlich. Beispielsweise umschließen die Gräben erster Tiefe in einer Draufsicht ein kreisförmiges, rechteckiges oder andersartig ausgebildetes Gebiet. Das durch die Gräben erster Tiefe umschlossene Gebiet weist dann die Gräben zweiter Tiefe auf.
  • Gemäß zumindest einer Ausführungsform des Verfahrens bilden die Gräben zweiter Tiefe eine Auskoppelstruktur. Vorzugsweise sind dann die Gräben zweiter Tiefe jeweils in einem Gebiet angeordnet, wobei die Gebiete jeweils durch zumindest einen Graben erster Tiefe voneinander getrennt sind. Vorzugsweise weisen die Gräben zweiter Tiefe dann eine maximale Tiefe von 0,5 bis 3 μm, ganz besonders bevorzugt eine maximale Tiefe von 1 bis 2 μm auf. „Auskoppelstruktur heißt dann in diesem Zusammenhang, dass die Gräben zweiter Tiefe jeweils eine Strahlungsauskoppelfläche eines Halbleiterchips bilden. Die Strahlungsauskoppelfläche eines Halbeiterchips bildet die Oberfläche, durch die die vom Halbleiterchip erzeugte elektromagnetische Strahlung ausgekoppelt wird. Die Auskoppelstruktur erhöht dann die Auskoppeleffizienz eines Halbleiterchips. „Auskoppeleffizienz” ist das Verhältnis von tatsächlich aus dem Halbleiterchip ausgekoppelter Leuchtenergie zu der primär innerhalb des Halbleiterchips erzeugten Leuchtenergie.
  • Beispielsweise sind die auch Gräben zweiter Tiefe „U-” oder „V”-förmig ausgebildet. Sind die Gräben „V”-förmig ausgebildet, so ist denkbar, dass sich jeweils zwischen den Gräben pyramidenartige Erhebungen ausbilden.
  • Jede pyramidenartige Erhebung ist ein Polyeder und wird durch eine Mantel-, eine Boden- und eine Deckfläche begrenzt. Die Mantelfläche weist zumindest drei Seitenflächen auf, die zusammenlaufen und die Deckfläche seitlich begrenzen. Die Bodenfläche ist durch die Seitenflächen der pyramidenartigen Erhebung seitlich begrenzt. Die Seitenflächen der pyramidenartigen Erhebung enden in den zweiten Wafer und bilden dort die Bodenfläche aus. Boden- und Deckfläche der pyramidenartigen Erhebung stehen sich also gegenüber und sind über die Seitenflächen miteinander verbunden. In einem seitlichen Schnitt durch eine solche pyramidenartige Erhebung weist die pyramidenartige Erhebung zumindest zwei Seitenflächen, eine Deck- und eine Bodenfläche auf. Vorzugsweise sind Deck- und Bodenfläche hexagonal ausgebildet. Vorzugsweise ist das Verhältnis des Flächeninhalts von Deck- zu Bodenfläche 1/5 oder kleiner.
  • Es kann gezeigt werden, dass eine pyramidenartig ausgebildete Strahlungsauskoppelfläche eines Halbleiterchips eine erhöhte Auskoppeleffizienz im Vergleich zu einer andersartig ausgebildeten Struktur der Strahlungsauskoppelfläche aufweist.
  • Gemäß zumindest einer Ausführungsform wird der zweite Wafer im Bereich der Gräben erster Tiefe in einzelne strahlungsemittierende Halbleiterchips vereinzelt. Vorzugsweise erfolgt das Vereinzeln an den Stellen des zweiten Wafers, an denen die Gräben erster Tiefe verlaufen. Vorteilhaft können die Gräben erster Tiefe dann beispielsweise als „Sollbruchstellen” benutzt werden, an denen der zweite Wafer in einzelne Halbleiterchips vereinzelt wird. Ebenso ist es möglich, dass an den Stellen der Gräben erster Tiefe mittels Sägen, Schneiden oder hochenenergetischen Laserlichts der zweite Wafer in einzelne Halbleiterchips vereinzelt wird.
  • Im Folgenden werden das hier beschriebene Verfahren anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
  • Die 1 und 2 zeigen einzelne Fertigungsschritte zur Herstellung gemäß von Ausführungsbeispielen eines hier beschriebenen Verfahrens.
  • In den Ausführungsbeispielen und den Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Die 1 zeigt einzelne Fertigungsschritte zur Herstellung einer strukturierten Oberfläche 33 eines Wafers 3.
  • Ziel des Verfahrens ist es, eine strukturierte Oberfläche des Wafers 3 zu schaffen, die zumindest stellenweise mit zwei unterschiedlichen Strukturierungsprofilen unterschiedlicher Tiefe gebildet ist. Das heißt, dass die strukturierte Oberfläche des Wafers 3 nach Anwendung des Herstellungsverfahren Gräben erster Tiefe G1 und eine Auskoppelstruktur AS, gebildet durch Gräben zweiter Tiefe G2, aufweist. Vorliegend handelt es sich bei dem Wafer 3 um einen Halbleiterwafer 13 welcher phosphid- und/oder arsenidbasierte Verbindungshalbleitermaterialien enthält. Ebenso ist es möglich, dass der Wafer 3 nitridbasierte Verbindungshalbleitermaterialien enthält. Der Halbleiterwafer 13 weist eine epitaktisch gewachsene Halbleiterschichtenfolge auf, die zumindest eine zur Strahlungserzeugung geeignete aktive Zone A umfasst.
  • Zunächst wird ein Wafer 1 bereitgestellt. Der Wafer 1 kann mit einem Halbleitermaterial oder einem Kunststoffmaterial gebildet sein. Auf einer Außenfläche 30 des Wafers 3 ist ein Fotolack 2 in Form einer Schicht aufgebracht. Beispielsweise ist der Fotolack 2 mit einem lichtempfindlichen Novolackharz gebildet. Sowohl der Wafer 1 als auch der Wafer 3 sind nach Art von Scheiben ausgebildet, die in einer Draufsicht jeweils eine kreisförmige Fläche bilden und dabei den Durchmesser D aufweisen.
  • Der Wafer 1 weist nun eine strukturierte Oberfläche 11 auf, die durch Erhebungen E1 und E2 gebildet ist. Vorliegend sind die Erhebungen E2 in dem Gebiet 31 angeordnet und werden jeweils von den Erhebungen E1 räumlich getrennt. Ferner werden die Erhebungen E2 durch jeweils eine zusammenhängende Erhebung E1 umschlossen. Die Erhebungen E1 weisen eine maximale Höhe H1 von 6 μm auf und sind gemäß der 1 „U”-förmig ausgebildet. Das heißt, sie weisen eine ebene Deckfläche auf und bilden zum Beispiel Pyramidenstümpfe. Die Erhebungen E2 weisen eine maximale Höhe H2 von 1,5 μm auf. Der Fotolack 2 weist eine Dicke DF von mehr als 6 μm auf, sodass beim Abdrucken die Erhebungen E1 vollständig von dem Fotolack 2 umschlossen sind.
  • In einem nächsten Verfahrensschritt wird die strukturierte Oberfläche 11 des Wafers 1 in den Fotolack 2 derart beispielsweise aufgepresst, dass die strukturierte Oberfläche 11 des ersten Wafers 1 in die dem zweiten Wafer 3 abgewandte Oberfläche des Fotolacks 2 vollständig abgedruckt ist. Auf der dem zweiten Wafer 3 abgewandten Oberfläche des Fotolacks 2 wird also die Negativform der strukturierten Oberfläche 11 des ersten Wafers 1 aufgebracht. Nach dem Abdrucken der Struktur wird der Wafer 1 vom Fotolack 2 entfernt und es verbleibt eine strukturierte Oberfläche 21. Die Oberfläche 21 ist also die Negativform der Oberfläche 11, wobei die Erhebungen E1 und E2 des ersten Wafers jeweils als Gräben G1 und G2 in den Fotolack 2 abgebildet sind.
  • Die strukturierte Oberfläche 11 des ersten Wafers 1 dient also als Schablone für die in die Oberfläche des Fotolacks 2 abgedruckten Strukturen.
  • Vorteilhaft kann der Wafer 1 zur Strukturierung weiterer Fotolackschichten vielfach wiederverwendet werden, was nicht nur zu einer erheblichen Zeitersparnis im Fertigungsprozess führt, sondern sich auch auf den ganzen Herstellungsprozess Kosten sparend auswirkt.
  • In einem weiteren Schritt ist die Anwendung eines Strukturierungsverfahrens 6 auf die strukturierte Oberfläche 21 des Fotolacks 2 gezeigt. Vorliegend handelt es sich bei dem Strukturierungsverfahren 6 um einen trockenchemischen Ätzprozess 61. Beispielsweise kann es sich dabei um reaktives Ionenätzen (RIE = Reactive Ion Etching) oder Ionenstrahlätzen (IBE = Ion Beam Etching) handeln. Vorzugsweise handelt es sich bei dem trockenchemischen Ätzprozess 61 um einen Plasmaätzprozess.
  • An Stellen des zweiten Wafers 3, an denen der Fotolack 2 sehr dünn ist, wird der Fotolack 2 schnell weggeätzt. Bereits nach kurzer Ätzdauer ist an den dünn beschichteten Stellen der Fotolack 2 abgetragen, während an anderen, dicker mit Fotolack 2 beschichteten Stellen des zweiten Wafers 3 noch Reste des Fotolacks 2 vorhanden sind. An Stellen jedoch, an denen der Fotolack 2 dicker ist, wird eine sehr geringe Ätztiefe in den zweiten Wafer 3 erreicht. Das heißt, dass nach einer bestimmten Ätzdauer an den dünn mit Fotolack 2 beschichteten Stellen bereits in den zweiten Wafer 3 eingeätzt wird, während an den dicker beschichteten Stellen zumindest stellenweise noch der Fotolack 2 vorhanden ist und weggeätzt wird.
  • Ist nun eine gewünschte und vorgebbare Struktur der Oberfläche 33 des zweiten Wafers 3 erreicht, so kann der Ätzprozess gestoppt werden. Weiter kann der Ätzprozess durch eine vorgebbare Selektivität bezüglich der Materialien des Fotolacks 2 und des zweiten Wafers 3 eingestellt werden. Vorliegend wurde in Bezug auf das Ätzverfahren eine Selektivität von 1:1 gewählt. Das heißt, dass das Ätzverfahren, beispielsweise im Hinblick auf seine Ätzrate, die gleiche Ätzrate sowohl beim Ätzen des Fotolacks 2 als auch beim Ätzendes Wafers 3 aufweist. Dies kann zu einer identischen oder fast identischen Abbildung der Gräben erster und zweiter Tiefe von der strukturierten Fotolackschicht 21 auf die Oberfläche des zweiten Wafers 3 führen. Die Gräben erster Tiefe sind in ihrer Tiefe T1 derart beschaffen, dass sie die aktive Schicht A in vertikaler Richtung unterbrechen. „Vertikal” bedeutet dann senkrecht in einer Richtung zu einer Haupterstreckungsebene des zweiten Wafers 3. Vorliegend weisen die Gräben erster Tiefe ein maximale Tiefe T1 von 6 μm auf. Ferner weisen die Gräben zweiter Tiefe eine maximale Tiefe T2 von 1,5 μm auf und unterbrechen die aktive Schicht A nicht. Ferner bilden die Gräben zweiter Tiefe G2 eine Auskoppelstruktur AS aus.
  • In einem weiteren Schritt kann dann der zweite Wafer 3 in einzelne Halbleiterchips HLC vereinzelt werden. Vorteilhaft dienen dazu die Gräben erster Tiefe als „Sollbruchstellen”, an denen der zweite Wafer 3 in einzelne Halbleiterchips HLC gebrochen werden kann. Ebenso ist es möglich, dass an den Stellen der Gräben erster Tiefe mittels Sägen, Schneiden oder hochenenergetischen Laserlichts der zweite Wafer in einzelne Halbleiterchips vereinzelt wird.
  • Das in der 1 beschriebene Verfahren ermöglicht es, so vorteilhaft die beiden Strukturierungsprofile der Auskoppelstruktur AS und der Gräben erster Tiefe in einer Prozessfolge in den Wafer 3 einzubringen. In der Prozessfolge bedarf es lediglich einer einzigen Beschichtung des Wafers 1 mit Fotolack. Das vorliegende Verfahren erspart so zumindest wiederholtes zeit- und kostenaufwendiges Belichten, Beschichten mit Fotolack und Ätzen.
  • Ferner bietet vorliegendes Verfahren den Vorteil, den Wafer 1 als Schablone für eine Vielzahl von weiteren Strukturierungsverfahren wiederzuverwenden, was zu zusätzlichen Kosteneinsparungen führt.
  • Die 2 zeigt eine weitere Ausführungsform einzelner Fertigungsschritte zur Herstellung der strukturierten Oberfläche 33 des Wafers 3.
  • Im Unterschied zum Herstellungsverfahren gemäß der 1 besteht hierbei das Strukturierungsverfahren 6 aus genau einem trocken- und einem nasschemischen Ätzprozess 62 und 61. Dazu wird zunächst der Fotolack 2 derart dünn auf den Wafer 3 aufgebracht, dass der Fotolack 2 nach dem Abdrucken an den Gebieten 32 nur noch eine im Vergleich zum außerhalb der Gebieten 32 vorhandenen Fotolack 2 vernachlässigbare Schichtdicke aufweist. Vor Anwendung des trockenchemischen Ätzprozesses 61 an Gebieten 32 wird vorzugsweise der restlich nach dem Abdrucken auf der Oberfläche 21 verbliebene Fotolack 2 entfernt. Das Entfernen geschieht vorzugsweise mittels eines Plasmaätzprozesses. Ebenso kann der Fotolack 2 beispielsweise mittel Blasen oder Polieren entfernt werden.
  • In einem weiteren Schritt wird dann zumindest auf das vom Fotolack freiliegende Gebiet 32 der trockenchemische Ätzprozess 61 angewandt. Mittels des Ätzprozesses 61 werden die Gräben erster Tiefe in den zweiten Wafer 3 eingebracht. Ist eine gewünschte Ätztiefe und/oder Form der Gräben erster Tiefe erreicht, wird der trockenchemische Ätzprozess 61 abgebrochen. Vorliegend weisen die Gräben erster Tiefe die gleichen geometrischen Merkmale in Bezug auf Formgebung und Tiefe wie die in der 1 gezeigten Gräben auf. Vorzugsweise ist der Fotolack 2 gegenüber dem trockenchemischen Ätzprozess 61 „unempfindlich”. „Unempfindlich” heißt in diesem Zusammenhang, dass der Ätzprozess eine ganz besonders große Selektivität zwischen dem Fotolack 2 und dem Material des zweiten Wafers 3 aufweist, sodass die Ätzrate im Fotolack gegenüber derjenigen im zweiten Wafer 3 vernachlässigt werden kann. Vorteilhaft kann so der Ätzprozess 61 ohne selektive Maßnahmen auf die gesamte strukturierte Oberfläche 21 des Fotolacks 2 angewandt werden.
  • In einem weiteren Schritt wird auf die strukturierte Oberfläche 21 des Fotolacks 2 der nasschemische Ätzprozess 62 angewandt. Analog zu dem in 2 beschriebenen Verfahren bildet sich eine Auskoppelstruktur AS aus. Auch hierbei entspricht die Auskoppelstruktur AS der Auskoppelstruktur wie in der 1 gezeigt.
  • In einem weiteren Schritt kann dann der zweite Wafer 3 wiederum in einzelne Halbleiterchips HLC, wie bereits beim Herstellungsverfahren gemäß der 1 beschrieben, vereinzelt werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand des Ausführungsbeispiels beschränkt. Vielmehr erfasst die Erfindung jedes neue Merkmal sowie die Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder dem Ausführungsbeispiel angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 10306779 A1 [0002]

Claims (13)

  1. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit den folgenden Schritten: – Bereitstellen eines ersten Wafers (1), welcher eine strukturierte Oberfläche (11) aufweist, wobei die strukturierte Oberfläche (11) zumindest stellenweise durch Erhebungen (E1, E2) erster (H1) und zweiter Höhe (H2) gebildet ist, wobei die erste Höhe (H1) größer ist als die zweite Höhe (H2); – Bereitstellen eines zweiten Wafers (3); – Aufbringen eines Fotolacks (2) auf die Außenflächen des zweiten Wafers (3); – Strukturieren der dem zweiten Wafer (3) abgewandten Oberfläche des Fotolacks (2) durch Abdrucken der strukturierten Oberfläche (11) des ersten Wafers (1) in den Fotolack (2), wobei die Erhebungen (E1, E2) als Gräben (G1, G2) erster und zweiter Tiefe in den Fotolack (2) abgedruckt werden; – Anwendung eines Strukturierungsverfahrens (6) auf die strukturierte Oberfläche (21) des Fotolacks (2), wobei – die auf dem Fotolack (2) aufgebrachte Struktur zumindest stellenweise auf die Außenfläche (30) des zweiten Wafers (3) übertragen wird.
  2. Verfahren nach Anspruch 1, wobei das Strukturierungsverfahren (6) ein einziger trockenchemischer Ätzprozess (61) ist.
  3. Verfahren nach Anspruch 1, wobei vor der Anwendung des Strukturierungsverfahrens (6) der Fotolack (2) an den Stellen von den Außenflächen des zweiten Wafers (3) entfernt wird, an denen die Gräben erster Tiefe (G1) in den Fotolack (2) abgedruckt sind.
  4. Verfahren nach Anspruch 1 oder 3, bei dem das Strukturierungsverfahren (6) aus zumindest einem trocken- und einem nasschemischen Ätzprozess (61, 62) besteht.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Wafer (1) ein Halbleiterwafer (10) ist.
  6. Verfahren nach den Ansprüchen 1 bis 4, wobei der erste Wafer (1) aus einem Kunststoffmaterial gebildet ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Wafer (3) ein Halbleiterwafer (13) ist.
  8. Verfahren nach Anspruch 7, wobei der zweite Wafer (3) zumindest eine aktive Zone (A) aufweist, welche zur Erzeugung von elektromagnetischer Strahlung geeignet ist.
  9. Verfahren nach Anspruch 7 oder 8, wobei die in den zweiten Wafer (3) eingebrachten Gräben erster Tiefe (G1) zumindest bis zur aktiven Zone reichen.
  10. Verfahren nach Anspruch 8 oder 9, wobei die Gräben erster Tiefe (G1) die zumindest eine aktive Zone (A) des zweiten Wafers (3) durchbrechen.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gräben erster Tiefe (G1) die Gräben zweiter Tiefe (G2) seitlich umranden.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gräben zweiter Tiefe (G2) eine Auskoppelstruktur (AS) bilden.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Wafer (3) im Bereich der Gräben erster Tiefe (G1) in einzelne strahlungsemittierende Halbleiterchips (HLC) vereinzelt wird.
DE102009023355A 2009-05-29 2009-05-29 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils Withdrawn DE102009023355A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009023355A DE102009023355A1 (de) 2009-05-29 2009-05-29 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US13/322,662 US8569079B2 (en) 2009-05-29 2010-05-03 Method for producing an optoelectronic semiconductor component
PCT/EP2010/055986 WO2010136304A1 (de) 2009-05-29 2010-05-03 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009023355A DE102009023355A1 (de) 2009-05-29 2009-05-29 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Publications (1)

Publication Number Publication Date
DE102009023355A1 true DE102009023355A1 (de) 2010-12-02

Family

ID=42320873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009023355A Withdrawn DE102009023355A1 (de) 2009-05-29 2009-05-29 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Country Status (3)

Country Link
US (1) US8569079B2 (de)
DE (1) DE102009023355A1 (de)
WO (1) WO2010136304A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010020162A1 (de) * 2010-05-11 2011-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung eines Strahlungsauskoppelelements
WO2014049038A1 (de) * 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zum vereinzeln von bereichen einer halbleiterschicht

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008223A1 (de) * 2009-02-10 2010-08-12 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
DE102013218404A1 (de) 2013-09-13 2015-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10306779A1 (de) 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement
US20070018186A1 (en) * 2005-07-19 2007-01-25 Lg Chem, Ltd. Light emitting diode device having advanced light extraction efficiency and preparation method thereof
DE102006024423A1 (de) * 2006-02-15 2007-08-16 Osram Opto Semiconductors Gmbh Verfahren zum Erzeugen von Strukturen in optoelektronischen Bauelementen und Vorrichtung dazu
US20080135866A1 (en) * 2004-04-01 2008-06-12 Cree, Inc. Method of forming three dimensional features on light emitting diodes for improved light extraction

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309580B1 (en) * 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
US20060151428A1 (en) 2002-12-30 2006-07-13 Reiner Windisch Method for roughening a surface of a body, and optoelectronic component
US6943117B2 (en) * 2003-03-27 2005-09-13 Korea Institute Of Machinery & Materials UV nanoimprint lithography process using elementwise embossed stamp and selectively additive pressurization
JP2005008909A (ja) * 2003-06-16 2005-01-13 Canon Inc 構造体の製造方法
JP3889386B2 (ja) * 2003-09-30 2007-03-07 株式会社東芝 インプリント装置及びインプリント方法
JP4124102B2 (ja) * 2003-11-12 2008-07-23 松下電工株式会社 多重反射防止構造を備えた発光素子とその製造方法
US7435074B2 (en) * 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
US9174400B2 (en) 2006-02-15 2015-11-03 Osram Opto Semiconductors Gmbh Method for producing structures in optoelectronic components and device for this purpose
JP5205866B2 (ja) 2007-08-23 2013-06-05 住友電気工業株式会社 モールドの形成方法、回折格子の形成方法、および分布帰還型半導体レーザの製造方法
EP2280813B1 (de) * 2008-04-18 2017-06-07 Massachusetts Institute Of Technology Druckmustererzeugung für unregelmässige flächen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10306779A1 (de) 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement
US20080135866A1 (en) * 2004-04-01 2008-06-12 Cree, Inc. Method of forming three dimensional features on light emitting diodes for improved light extraction
US20070018186A1 (en) * 2005-07-19 2007-01-25 Lg Chem, Ltd. Light emitting diode device having advanced light extraction efficiency and preparation method thereof
DE102006024423A1 (de) * 2006-02-15 2007-08-16 Osram Opto Semiconductors Gmbh Verfahren zum Erzeugen von Strukturen in optoelektronischen Bauelementen und Vorrichtung dazu

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010020162A1 (de) * 2010-05-11 2011-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung eines Strahlungsauskoppelelements
WO2014049038A1 (de) * 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zum vereinzeln von bereichen einer halbleiterschicht
DE102012220909A1 (de) * 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
US9589943B2 (en) 2012-09-27 2017-03-07 Osram Opto Semiconductors Gmbh Method for separating regions of a semiconductor layer
US9865776B2 (en) 2012-09-27 2018-01-09 Osram Opto Semiconductors Gmbh Method for separating regions of a semiconductor layer

Also Published As

Publication number Publication date
WO2010136304A1 (de) 2010-12-02
US20120070927A1 (en) 2012-03-22
US8569079B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
DE112013000281B4 (de) Verfahren zur Herstellung einer Vorrichtung
DE102013221228B4 (de) Verfahren zum Entfernen einer dielektrischen Schicht von einem Boden eines Grabens
WO2010051790A1 (de) Verfahren zur herstellung eines strahlung emittierenden dünnschichtbauelements und strahlung emittierendes dünnschichtbauelement
DE102009020819A1 (de) Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung
DE102006007431B4 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger sowie Verfahren zur Herstellung
WO2015124719A1 (de) Verfahren zur herstellung optoelektronischer halbleiterbauteile und optoelektronisches halbleiterbauteil
WO2016142344A1 (de) Verfahren zur herstellung einer vielzahl an konversionselementen, konversionselement und optoelektronisches bauelement
DE102009023355A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE10229231B9 (de) Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur
DE102011012928A1 (de) Verfahren zur Herstellung eines Dünnfilm-Halbleiterkörpers und Dünnfilm-Halbleiterkörper
EP1579511B1 (de) Verfahren zum aufrauhen einer oberfläche eines optoelektronischen halbleiterkörpers.
WO2010091936A1 (de) Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterchip
DE102009018286A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE112013004761B4 (de) Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
WO2012107261A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchip
WO2012116887A1 (de) Verfahren zur herstellung von lichtauskoppelstrukturen in einem halbleiterkörper und licht emittierender halbleiterkörper
DE102014107167B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen und strahlungsemittierendes Halbleiterbauelement mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen
DE102014106505A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE112015005045B4 (de) Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements
DE102007027641B4 (de) Verfahren zum Herstellen einer Licht emittierenden Diode
DE102021117801A1 (de) Herstellungsverfahren und optoelektronischer halbleiterchip
DE102018207396B4 (de) Gamma-nut-anordnungen für zwischenverbindungs- und anbringungsvorrichtungen
DE102017108136A1 (de) Geometrisch geformte Bauelemente in einer Anordnung für einen Überführungsdruck und zugehörige Verfahren
DE102016117030A1 (de) Trägersubstrat für Halbleiterstrukturen, die durch Überführungsdruck übertragbar sind und Herstellung der Halbleiterstrukturen auf dem Trägersubstrat

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202