DE10203353A1 - Halbleitermodul und elektronische Komponente - Google Patents
Halbleitermodul und elektronische KomponenteInfo
- Publication number
- DE10203353A1 DE10203353A1 DE10203353A DE10203353A DE10203353A1 DE 10203353 A1 DE10203353 A1 DE 10203353A1 DE 10203353 A DE10203353 A DE 10203353A DE 10203353 A DE10203353 A DE 10203353A DE 10203353 A1 DE10203353 A1 DE 10203353A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor module
- substrate
- underside
- module according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 303
- 239000000758 substrate Substances 0.000 claims abstract description 226
- 229910000679 solder Inorganic materials 0.000 claims abstract description 69
- 239000004020 conductor Substances 0.000 claims description 70
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 18
- 238000005476 soldering Methods 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000012856 packing Methods 0.000 description 14
- 239000004575 stone Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 210000003608 fece Anatomy 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
- H05K2201/10303—Pin-in-hole mounted pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10386—Clip leads; Terminals gripping the edge of a substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Abstract
Es wird ein Halbleitermodul geschaffen, bei welchem eine höhere Dichte des Halbleitermoduls selbst erzielt wird und welches flächeneffizient auf einer anderen elektronischen Komponente wie einem Muttersubstrat und dergleichen angeordnet werden kann. Das Halbleitermodul enthält ein Anbringungssubstrat (1), welches auf der Unterseite eine Lötkugel (2) zum Anschließen an die Verbindung eines Muttersubstrats aufweist, und eine Mehrzahl von Halbleiterbausteinen (4a, 4b, 4c, 4d), welche in mehreren Schichten auf der Oberflächenseite des Anbringungssubstrats angebracht und mit Elektroden verbunden sind, die auf dem Anbringungssubstrat vorgesehen sind.
Description
Die vorliegende Erfindung bezieht sich auf ein Halblei
termodul und eine elektronische Komponente und insbesondere
auf ein Halbleitermodul, welches klein und geeignet zum An
bringen von Halbleiterchips in einer hohen Dichte ist und
in einer hohen Dichte auf einer anderen elektronischen Kom
ponente angebracht werden kann, und auf eine elektronische
Komponente, welche ein darauf angebrachtes derartiges Halb
leitermodul aufweist.
Fig. 31 zeigt eine Vorderansicht, welche ein Beispiel
einer Speichermodulstruktur eines herkömmlichen Halbleiter
moduls darstellt, und Fig. 32 zeigt eine Draufsicht darauf.
Auf einer Oberflächenseite und einer Unterseite eines An
bringungssubstrats 101 sind Halbleiterbausteine 104 und 124
angebracht. Dieses Anbringungssubstrat 101 ist mit einer
anderen elektronischen Komponente durch einen äußeren Lei
ter 107 verbunden, welcher mit einer (nicht dargestellten)
Verbindungsstruktur verbunden ist, die auf dem Anbringungs
substrat 101 vorgesehen ist. Der Halbleiterbaustein 104 be
sitzt einen mit einem Harz verschlossenen bzw. versiegelten
Halbleiterchip und ist mit einer Verbindungsstruktur auf
dem Anbringungssubstrat 101 über äußere Leiter 103 und 123
verbunden. Ein anderes Beispiel einer elektronischen Kompo
nente, welche eine Schicht eines Speichermoduls 110 be
sitzt, daß auf jeder Seite angebracht ist, ist ein Mutter
substrat 150 wie in Fig. 33 dargestellt. Entsprechend Fig.
33 sind äußere Leiter 107 für Speichermodule 110a, 110b und
110c mit einer (nicht dargestellten) Verbindungsstruktur
des Muttersubstrats 150 verbunden. Somit könnte eine hohe
Packungsdichte durch Anordnen von Halbleiterbausteinen 104
und 124 in zwei Schichten auf dem Anbringungssubstrat 101
erzielt werden.
Höhere Pegel von Speichermodulen eines kleineren Ausma
ßes und einer höheren Dichte, welche auf einem tragbaren
Telefon, einem tragbaren Endgerät oder dergleichen anzu
bringen sind, werden in Verbindung mit den Vorteilen einer
auf die Informationstechnologie ausgerichteten Gesellschaft
andauernd benötigt. Es ist schwierig gewesen, das Verlangen
nach einem derartigen Halbleitermodul eines kleineren Um
fangs und einer höheren Dichte bloß durch Verbessern des
Speichermoduls zu erfüllen, welches eine in den oben er
wähnten Fig. 31 bis 33 dargestellte Struktur besitzt. Um
eine höhere Dichte bezüglich der Speicherkapazität eines
Halbleitermoduls zu erzielen, wurde beispielsweise ein
Speichermodul wie in Fig. 34 dargestellt offenbart
(japanische Patentveröffentlichungsschrift Nr. 4-276649).
Entsprechend diesem Speichermodul 110 sind drei Halbleiter
bausteine 104a, 104b und 104c auf einer einzigen Seite der
art angebracht, daß die Speicherkapazität pro Einheitsflä
che des Speichermoduls 110 bezüglich der Dichte größer ge
staltet werden kann als diejenige des in Fig. 31 bis 33
dargestellten Halbleitermoduls.
Bis jetzt umfaßt jedoch die Lösung einer hohen
Packungsdichte das Erzielen einer hohen Dichte der Spei
cherkapazität lediglich innerhalb des Speichermoduls 110,
so daß ein Mangel im Hinblick auf das Erzielen einer hohen
Packungsdichte bezüglich des Anordnens des Speichermoduls
110 auf dem Muttersubstrat 150 auftrat. Mit anderen Worten,
es wurde nie versucht, die Fläche pro Speichermodul auf dem
Muttersubstrat 150 zu reduzieren. Im Hinblick auf eine Ver
besserung wird es erwünscht, ein Speichermodul auf einem
Muttersubstrat in einer flächeneffizienten Weise anzuord
nen, um darüber hinaus ein Anbringen eines zusätzlichen
Speichermoduls zu gestatten, was beispielsweise herkömmli
cherweise bereitgestellt bzw. vorgesehen wurde. Eine derart
effiziente Anordnung würde im implementierten Zustand in
großem Maße dazu beitragen, eine höhere Dichte der Spei
cherkapazität zu erzielen. Wie in Fig. 33 dargestellt, wird
in einem herkömmlichen Speichermodul, welches Halbleiter
bausteine aufweist, die in mehreren Schichten angebracht
sind, das Speichermodul 110 auf dem Muttersubstrat 150 un
ter Verwendung eines äußeren Leiters 107 des Anbringungs
substrats angebracht.
Aufgabe der vorliegenden Erfindung ist es, ein Halblei
termodul mit einer höheren Dichte zu schaffen, auf welchem
Halbleiterbausteine wie Speichermodule in mehreren Schich
ten vorgesehen sind und welches in einer hohen Dichte auf
einer anderen elektronischen Komponente wie einem Mutter
substrat angebracht werden kann, und eine elektronische
Komponente zu schaffen, welche ein darauf angebrachtes der
artiges Halbleitermodul aufweist.
Des weiteren ist es Aufgabe der vorliegenden Erfindung,
ein Halbleitermodul zu schaffen, welches die Charakteristik
des oben beschriebenen Halbleitermoduls ebenso wie eine ho
he Stabilität dahingehend besitzt, daß es nicht durch eine
leichte Änderung der Herstellungsbedingungen beeinflußt
wird, welches ein einfaches Nachbessern eines Defekts ge
stattet, der während der Herstellung auftritt, und welches
einen hohen Ertrag sogar während einer hoch effizienten
Herstellung aufrechterhalten kann, und eine elektronische
Komponente zu schaffen, welche ein darauf angebrachtes der
artiges Halbleitermodul aufweist.
Die Lösung der Aufgabe erfolgt durch die Merkmale der
unabhängigen Ansprüche.
Das Halbleitermodul der vorliegenden Erfindung enthält
ein Anbringungssubstrat, welches an einer Unterseite eine
Lötkugel für einen Anschluß an eine Verbindung zu einer an
deren elektrischen Komponente aufweist, und eine Mehrzahl
von Halbleiterbausteinen, welche in mehreren Schichten auf
einer Oberflächenseite des Anbringungssubstrats angebracht
und an eine Elektrode angeschlossen sind, die auf dem An
bringungssubstrat vorgesehen ist.
Das vorliegende Halbleitermodul ist mit einer anderen
elektronischen Komponente durch eine Lötkugel verbunden,
welche auf der Unterseite vorgesehen ist. Bei einer Anbrin
gung auf einer anderen elektronischen Komponente, bei
spielsweise auf einem Muttersubstrat, nimmt somit das Halb
leitermodul lediglich eine kleine Fläche in Anspruch. Folg
lich kann eine größere Anzahl von Halbleitermodulen auf dem
Muttersubstrat auf derselben Fläche angebracht werden, so
daß eine derartige Anordnung in hohem Maße zum Erzielen ei
nes kleineren Ausmaßes und einer höheren Packungsdichte für
ein tragbares Telefon, ein tragbares Endgerät oder derglei
chen beiträgt. Die oben beschriebenen Halbleiterbausteine
können derart aufgestapelt werden, daß die Oberseite eines
Bausteins sich in Kontakt mit der Unterseite eines anderen
Bausteins befindet oder, daß die Oberseite eines Bausteins
beabstandet zu der Unterseite des anderen Bausteins ist.
Wenn die Halbleiterbausteine derart aufgestapelt sind, daß
die Oberseite von einem sich in Kontakt mit der Unterseite
von einem anderen befindet, kann die Höhe des oben be
schriebenen Halbleitermoduls verringert werden, so daß das
Volumen des Halbleitermoduls weiter verringert werden kann.
Als Ergebnis kann eine weitere Verbesserung eines kleineren
Umfangs und einer höheren Packungsdichte erzielt werden. In
der oberen ebenso wie in der folgenden Beschreibung be
zeichnet der Ausdruck "Verbindung" oder "Anschluß" sowohl
eine elektrische Verbindung als auch eine mechanische Ver
bindung zur Bereitstellung einer Stütze.
Bei dem Halbleitermodul der vorliegenden Erfindung,
beispielsweise bei der Mehrzahl von Halbleiterbausteinen,
sind Leiternenngrößen, welche Abstände zwischen Elektroden
darstellen, die mit Leiteranschlüssen der Halbleiterbau
steine verbunden sind, und Bausteinhöhen, welche die Höhen
zwischen den Elektroden und einem mit Harz verschlossenen
Halbleiterchip darstellen, alle jeweils unterschiedlich.
Bei dieser Anordnung kann eine Vielschichtkonstruktion
auf einem Anbringungssubstrat unter Verwendung von äußeren
Leitern und ohne Verwendung von anderen Teilen zum Anbrin
gen erzielt werden. Somit kann die Anzahl von Komponenten
derart verringert werden, daß die Herstellungskosten ver
ringert werden können.
Bei dem Halbleitermodul der vorliegenden Erfindung ist
beispielsweise ein Abstandssubstrat vorgesehen, welches ei
nen Verbindungsabschnitt und eine Verbindungsstruktur be
sitzt und außerhalb der Halbleiterbausteine in einer Ebene
betrachtet angeordnet ist, und in einem Halbleiterbaustein
kann ein Leiteranschluß des Halbleiterbausteins mit dem
Verbindungsabschnitt des Abstandssubstrats verbunden wer
den.
Entsprechend dieser Anordnung können Halbleiterbaustei
ne derselben Größe systematisch in mehreren Schichten ange
ordnet und ohne Änderung der Bausteinhöhen getragen werden,
und die Leiternenngrößen der äußeren Leiter, welche sich
von einer Mehrzahl von Halbleiterbausteinen aus erstrecken,
können die Höhen und Größen unterschiedlich machen. Somit
kann die Notwendigkeit aufgehoben werden, viele Arten von
Halbleiterbausteinen herzustellen, welche äußere Leiter mit
unterschiedlichen Formen besitzen. Als Ergebnis ist es mög
lich, die Halbleitermodule effizient und mit einem hohen
Ertrag herzustellen. Darüber hinaus kann die Länge eines
äußeren Leiters, welcher sich von dem Halbleiterbaustein
aus erstreckt, kleiner gemacht werden als bei den oben be
schriebenen Halbleiterbausteinen, so daß eine starke Stütze
für den Halbleiterbaustein bereitgestellt werden kann. Da
bei bildet der Verbindungsabschnitt einen Anschlußabschnitt
der Verbindungsstruktur.
Bei dem Halbleitermodul der vorliegenden Erfindung wer
den beispielsweise Untersubstrate (sub-substrates), welche
jeweils eine Verbindungsstruktur und einen äußeren Leiter
aufweisen und eine kleinere planare Größe als das Anbrin
gungssubstrat besitzen, in mehreren Schichten auf dem An
bringungssubstrat vorgesehen, und es wird ein äußerer Lei
ter von jedem der Untersubstrate mit einer Elektrode des
Anbringungssubstrats verbunden, und somit kann der Halblei
terbaustein auf dem Untersubstrat angebracht werden.
Entsprechend dieser Anordnung wird ein Halbleiterbau
stein auf einem Untersubstrat und das Untersubstrat auf ei
nem Anbringungssubstrat angebracht, so daß der Prozeß in
mehrere Schritte unterteilt werden kann, welche die Kon
struktionsschritte vereinfachen. Vorzugsweise besitzen die
äußeren Leiter für die Mehrzahl von Untersubstraten unter
schiedliche Höhen und sind ebenfalls in unterschiedlichen
planaren Positionen befindlich. Die Halbleiterbausteine
können auf beiden Seiten des Untersubstrats angebracht wer
den, oder es kann ein Halbleiterbaustein lediglich auf ei
ner Seite angebracht werden. Darüber hinaus können die
Halbleiterbausteine einen Kontakt zueinander bilden oder
nicht, oder der Halbleiterbaustein und eine Oberfläche ei
nes Untersubstrats können einen Kontakt bilden oder nicht.
Wenn die Halbleiterbausteine untereinander einen Kontakt
bilden oder der Halbleiterbaustein und eine Oberfläche des
Untersubstrats einen Kontakt bilden, kann die Höhe des
Halbleitermoduls verringert werden, so daß ein kleineres
Ausmaß und eine höhere Packungsdichte wirksam erzielt wer
den können.
Bei dem Halbleitermodul der vorliegenden Erfindung wer
den beispielsweise Untersubstrate, die jeweils eine Verbin
dungsstruktur und ein Durchgangsloch aufweisen und eine
kleinere planare Größe als das Anbringungssubstrat besit
zen, in mehreren Schichten auf dem Anbringungssubstrat vor
gesehen, welche von einem Kontaktanschlußstift getragen
werden, der durch das Durchgangsloch hindurchtritt, und der
Kontaktanschlußstift wird mit der Verbindungsstruktur des
Untersubstrats über das Durchgangsloch und mit einer Elek
trode des Anbringungssubstrats verbunden, und somit kann
der Halbleiterbaustein auf dem Untersubstrat angebracht
werden.
Entsprechend dieser Anordnung können Verbindungsstruk
turen der Untersubstrate, die in mehreren Schichten ange
ordnet sind, leicht miteinander unter Verwendung einer
Mehrzahl von Kontaktanschlußstiften verbunden werden. Somit
wird es möglich, die Konstruktionsschritte wirksam und mit
einem hohen Ertrag durchzuführen.
Bei dem Halbleitermodul der vorliegenden Erfindung wer
den beispielsweise zwei stehende wandähnliche Untersubstra
te vorgesehen, welche derart angeordnet werden, daß sie das
Anbringungssubstrat schneiden und einander gegenüberliegen,
wobei die stehenden wandähnlichen Untersubstrate jeweils
eine Verbindungsstruktur und ein Durchgangsloch besitzen,
in welches ein Leiteranschluß einzusetzen ist, wobei ein
stehendes wandähnliches Untersubstrat durch Löten mit einer
Elektrode des Anbringungssubstrats verbunden wird, der Lei
teranschluß des Halbleiterbausteins in das Durchgangsloch
eingesetzt wird und somit der Halbleiterbaustein angebracht
werden kann.
Bei dieser Anordnung können die äußeren Leiter aller
Halbleiterbausteine kürzer gemacht werden. Als Ergebnis ist
es möglich, die Halbleitermodule effizient und mit einem
hohen Ertrag herzustellen. Darüber hinaus können die Halb
leiterbausteine stabil getragen werden. Des weiteren kann
durch Einstellen des Abstands zwischen den Durchgangslö
chern in vertikaler Richtung die Höhe des Halbleitermoduls
verringert werden. Obwohl die äußeren Leiter des Halblei
termoduls geradlinig oder gekrümmt wie ein Knickflügel sein
können, würden geradlinige Leiter die Herstellungsschritte
vereinfachen.
Bei dem Halbleitermodul der vorliegenden Erfindung kann
beispielsweise ein ausgesparter Abschnitt, welcher die
Dicke des Anbringungssubstrats über einen Bereich ein
schließlich der Halbleiterbausteine in einer Ebene betrach
tet verringert, auf einer Oberflächenseite des Anbringungs
substrats vorgesehen sein.
Entsprechend dieser Anordnung wird dadurch, daß ein
Halbleiterbaustein in dem ausgesparten Abschnitt aufgenom
men wird, der Halbleiterbaustein auf der Oberflächenseite
des Anbringungssubstrats mit der Dicke des Halbleiterbau
steins angebracht, welche diejenige des Anbringungs
substrats überlappt. Somit wird die Dicke des Halbleitermo
duls dünner, und es kann des weiteren ein kleineres Ausmaß
und eine höhere Packungsdichte erzielt werden. Darüber hin
aus muß der in dem ausgesparten Abschnitt aufgenommene
Halbleiterbaustein nicht vollständig in dem ausgesparten
Abschnitt in seiner gesamten Dicke aufgenommen sein, son
dern kann teilweise herausragen.
Bei dem Halbleitermodul der vorliegenden Erfindung kann
beispielsweise ein Halbleiterbaustein ebenfalls auf der Un
terseite angeordnet und mit einer Elektrode verbunden wer
den, die auf der Unterseite vorgesehen ist.
Entsprechend dieser Anordnung kann ein Halbleiterbau
stein nicht nur auf der Oberflächenseite, sondern ebenfalls
auf der Unterseite des Anbringungssubstrats genauso gut an
gebracht werden. Wenn beispielsweise der Halbleiterbaustein
mit einer Elektrode der Verbindungsstruktur des Anbrin
gungssubstrats über äußere Leiter verbunden ist, wird ein
langer äußerer Draht für die äußerste Schicht der Halblei
terbausteine benötigt, in welchen viele Schichten der Halb
leiterbausteine aufgestapelt sind. Wie bei dieser Anordnung
kann jedoch, wenn die Halbleiterbausteine an beiden Seiten
angeordnet sind, die Anzahl von Schichten verringert sein,
so daß der äußere Leiter für den Halbleiterbaustein der äu
ßersten Schicht nicht sehr lang ausgebildet zu werden
braucht.
Bei dem Halbleitermodul der vorliegenden Erfindung wird
beispielsweise ein ausgesparter Abschnitt, welcher die
Dicke des Anbringungssubstrats über einen Bereich ein
schließlich der Halbleiterbausteine in einer Ebene betrach
tet verringert, auf einer Unterseite des Anbringungs
substrats vorgesehen, und der auf der Unterseite angeord
nete Halbleiterbaustein kann in dem ausgesparten Abschnitt
angeordnet sein.
Entsprechend dieser Anordnung können dadurch, daß ein
Halbleiterbaustein in dem ausgesparten Abschnitt aufgenom
men wird, die Halbleiterbausteine nicht nur auf der Ober
flächenseite, sondern ebenfalls auf der Unterseite des An
bringungssubstrats angebracht werden, ohne daß eine Schwie
rigkeit bezüglich der Verbindung zu dem Muttersubstrat über
eine Lötkugel hervorgerufen wird. In diesem Fall ist es
nicht nötig, daß der Halbleiterbaustein vollständig inner
halb des ausgesparten Abschnitts aufgenommen wird, und der
Halbleiterbaustein kann um etwa die Höhe einer Lötkugel
herausragen, so lange er nicht die Verbindung über die auf
der Unterseite vorgesehene Lötkugel behindert. Da der Halb
leiterbaustein derart angebracht ist, daß er die Dicke des
Anbringungssubstrats überlappt, wird die Dicke des Halblei
termoduls kleiner, und es kann weiter ein kleineres Ausmaß
und eine höhere Packungsdichte erzielt werden.
Bei dem Halbleitermodul der vorliegenden Erfindung ist
beispielsweise ein Abstandssubstrat, welches eine Verbin
dungsstruktur und eine Lötkugel aufweist, auf der Unter
seite des Anbringungssubstrats an einem Ort außerhalb des
Halbleiterbausteins, welcher auf der Unterseite in einer
Ebene betrachtet befindlich ist, angeordnet, und der auf
der Unterseite angeordnete Halbleiterbaustein kann zwischen
Abstandssubstraten angeordnet sein.
Entsprechend dieser Anordnung kann ohne eine Verringe
rung der Dicke des Anbringungssubstrats zur Bildung des
ausgesparten Abschnitts der ausgesparte Abschnitt leicht
durch Abstandssubstrate gebildet werden. Somit können die
Halbleiterbausteine auf der Oberflächenseite und der Unter
seite ohne eine Verringerung der Stärke und dergleichen des
Anbringungssubstrats angeordnet werden.
Bei dem Halbleitermodul der vorliegenden Erfindung kann
beispielsweise das Abstandssubstrat mit dem Anbringungs
substrat durch ein Lötmaterial verbunden werden.
Entsprechend dieser Anordnung kann das Abstands
substrat, welches eine Lötkugel aufweist, auf dem Anbrin
gungssubstrat unter Verwendung des Lötmaterials angebracht
werden. Somit kann das Halbleitermodul leicht mit einer
kleinen in Anspruch genommenen Fläche auf der Verbindungs
struktur des Muttersubstrats oder dergleichen angebracht
werden.
Bei dem Halbleitermodul der vorliegenden Erfindung ist
beispielsweise das Lötmaterial eine Lötkugel, die auf dem
Anbringungssubstrat befestigt ist, und das Abstandssub
strat, welches die Lötkugel aufweist, kann mit dem Anbrin
gungssubstrat über die Lötkugel verbunden werden.
Entsprechend dieser Anordnung kann unter Verwendung des
Anbringungssubstrats, welches eine Lötkugel auf seiner Un
terseite besitzt, ein ausgesparter Abschnitt leicht auf der
Unterseite gebildet werden, und es kann der Halbleiterbau
stein in dem ausgesparten Abschnitt angeordnet werden. So
mit besteht keine Notwendigkeit, die Anzahl von unter
schiedlichen Arten von Anbringungssubstraten zu erhöhen, so
daß der Bestand verringert werden kann.
Bei dem Halbleitermodul der vorliegenden Erfindung kann
ein Dummylötmittelmaterial, welches eine Verbindung bildet,
die nicht für die Signalübertragung verwendet wird, auf der
Unterseite des Anbringungssubstrats vorgesehen werden.
Durch Anordnen und Verbinden des oben beschriebenen
Dummylötmaterials mit einer Elektrode und dergleichen eines
Muttersubstrats wird die Belastung verteilt und die Verzer
rung beschränkt, so daß der Wärmezykluswiderstand in der
Verbindung verbessert werden kann, welche eine Lötkugel
verwendet, mit der die Signalübertragung durchgeführt wird.
Darüber hinaus kann das oben beschriebene Lötmaterial eine
Lötkugel oder ein Lötmaterial außer der Lötkugel sein.
Bei dem Halbleitermodul der vorliegenden Erfindung ist
ein Abstandssubstrat, welches auf der Unterseite des An
bringungssubstrats angeordnet ist, vorzugsweise ein rah
menähnliches Abstandssubstrat, dessen vier Seiten fortlau
fend sind, um einen auf der Unterseite angeordneten Halb
leiterbaustein zu umgeben.
Wenn bei dieser Anordnung ein Defekt in dem Halblei
terbaustein gefunden wird, nachdem das Halbleitermodul auf
dem Muttersubstrat angebracht worden ist, und der Halblei
terbaustein zu entfernen ist, wird es möglich, leicht das
Halbleitermodul zusammen mit einem Abstandssubstrat unter
Verwendung einer Entfernungsvorrichtung herauszuziehen. Als
Ergebnis würde die Situation, bei welcher das Abstandssub
strat alleine auf dem Muttersubstrat verbleibt, wie es in
dem Fall bei dem herkömmlichen Beispiel sein würde, nicht
länger auftreten, so daß es möglich wird, den defekten
Halbleiterbaustein alleine zu wechseln, während es gestat
tet wird, das Muttersubstrat zu verwenden.
Bei dem Halbleitermodul der vorliegenden Erfindung kann
das auf der Unterseite des Muttersubstrats angeordnete Ab
standssubstrat mit einem Abstand versehen werden, welcher
aus dem Anbringungssubstrat in einer Ebene betrachtet her
ausragt.
Wenn entsprechend dieser Anordnung eine Mehrzahl von
Halbleitermodulen gleichzeitig vorgesehen ist, kann ein
Raum zwischen den Anbringungssubstraten der jeweiligen
Halbleitermodule vorgesehen werden. Wenn die Anbringungs
substrate in einem vorgeschriebenen Abschnitt geteilt wer
den, kann folglich eine Spitze einer Anbringungssubstrat
teilmaschine in den Raum zwischen den Anbringungssubstraten
eingesetzt werden, um die jeweiligen Halbleitermodule
leicht zu teilen und zu erlangen. Als Ergebnis wird es mög
lich, die Halbleitermodule mit einem hohen Ertrag und hoher
Effizienz ohne fehlerhaftes Abschneiden oder Zerstören des
Substrats während einer solchen Teilung herzustellen.
Bei dem Halbleitermodul der vorliegenden Erfindung kön
nen Leiteranschlüsse der in mehreren Schichten auf der
Oberflächenseite angebrachten Halbleiterbausteine derart
angeordnet werden, daß ein Leiteranschluß nicht den anderen
in einer Ebene betrachtet überlappt.
Entsprechend dieser Anordnung kann ein Verbindungsab
schnitt zu einem Elektrodenanschluß des Anbringungs
substrats eines äußeren Leiters der Halbleitermodule, wel
che in mehreren Schichten angebracht sind, mit Leichtigkeit
und hoher Effizienz visuell geprüft werden. Als Ergebnis
wird es möglich, eine deutlich höhere Effizienz in dem vi
suellen Prüfverfahren zu erzielen.
Eine elektronische Komponente der vorliegenden Erfin
dung besitzt ein darauf angebrachtes Halbleitermodul, wobei
eine Elektrode einer Verbindungsstruktur der elektronischen
Komponente mit einer Lötkugel verbunden ist, die auf einer
Unterseite von irgendeinem der Halbleitermodule der vorlie
genden Erfindung angeordnet ist.
Entsprechend dieser Anordnung können die Halbleitermo
dule in einer hohen Dichte angebracht werden, oder es kann
die Fläche zum Anbringen der Halbleitermodule verringert
werden, was zu einem kleineren Ausmaß eines tragbaren Tele
fons oder eines tragbaren Endgeräts führt. Ein Mutter
substrat oder dergleichen entspricht der obigen elektroni
schen Komponente.
Die vorliegende Erfindung wird in der nachfolgenden Be
schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt eine Vorderansicht, welche ein Halbleiter
modul einer ersten Ausführungsform der vorliegenden Erfin
dung darstellt.
Fig. 2 zeigt eine Draufsicht auf das Halbleitermodul
von Fig. 1 von der Unterseite aus betrachtet.
Fig. 3 zeigt eine Vorderansicht, welche das Halbleiter
modul der ersten Ausführungsform der vorliegenden Erfindung
auf einem Muttersubstrat angebracht darstellt.
Fig. 4 bis 6 zeigen Vorderansichten, welche Halblei
termodule der zweiten bis vierten Ausführungsformen der
vorliegenden Erfindung darstellen.
Fig. 7 zeigt eine Seitenansicht des in Fig. 6 darge
stellten Halbleitermoduls.
Fig. 8 zeigt eine Vorderansicht einer Modifizierung des
Halbleitermoduls der vierten Ausführungsform der vorliegen
den Erfindung.
Fig. 9 zeigt eine Vorderansicht eines Halbleitermoduls
einer fünften Ausführungsform der vorliegenden Erfindung.
Fig. 10 zeigt eine Draufsicht auf das Halbleitermodul
von Fig. 9 von der Oberflächenseite aus betrachtet.
Fig. 11 und 12 zeigen vergrößerte Querschnittsan
sichten, welche jeweils einen Abschnitt A und einen Ab
schnitt B von Fig. 9 darstellen.
Fig. 13 zeigt eine Vorderansicht eines Halbleitermoduls
einer sechsten Ausführungsform der vorliegenden Erfindung.
Fig. 14 zeigt eine Draufsicht auf das Halbleitermodul
von Fig. 13 von der Unterseite aus betrachtet.
Fig. 15 zeigt eine Vorderansicht einer Modifizierung
des Halbleitermoduls der sechsten Ausführungsform der vor
liegenden Erfindung.
Fig. 16 und 17 zeigen Vorderansichten von Halblei
termodulen einer siebten und achten Ausführungsform der
vorliegenden Erfindung.
Fig. 18 zeigt eine Draufsicht auf das Halbleitermodul
von Fig. 17 von der Unterseite aus betrachtet.
Fig. 19 zeigt eine Vorderansicht eines Halbleitermoduls
einer neunten Ausführungsform der vorliegenden Erfindung.
Fig. 20 zeigt eine Vorderansicht eines Halbleitermoduls
einer zehnten Ausführungsform der vorliegenden Erfindung.
Fig. 21 zeigt eine Draufsicht auf das Halbleitermodul
von Fig. 20 von der Unterseite aus betrachtet.
Fig. 22 zeigt eine Draufsicht von der Unterseite eines
anderen Halbleitermoduls aus betrachtet der zehnten Ausfüh
rungsform der vorliegenden Erfindung.
Fig. 23 zeigt ein Diagramm, welches die Wirkung einer
Dummylötkugel bei der zehnten Ausführungsform der vorlie
genden Erfindung veranschaulicht.
Fig. 24 zeigt eine Vorderansicht eines Halbleitermoduls
einer elften Ausführungsform der vorliegenden Erfindung.
Fig. 25 zeigt eine Draufsicht auf das Halbleitermodul
von Fig. 24 von der (oberen) Oberflächenseite aus betrach
tet.
Fig. 26 zeigt eine Vorderansicht eines Halbleitermoduls
einer zwölften Ausführungsform der vorliegenden Erfindung.
Fig. 27 zeigt eine Draufsicht von der Unterseite des
Halbleitermoduls von Fig. 26 aus betrachtet mit einer dar
auf angeordneten Entfernungsvorrichtung.
Fig. 28 zeigt eine Vorderansicht, welche die Entfer
nungsvorrichtung darstellt, die angeordnet ist, um das auf
dem Muttersubstrat angebrachte Halbleitermodul von Fig. 26
von einem Muttersubstrat zu entfernen.
Fig. 29 zeigt eine Vorderansicht eines Halbleitermoduls
einer dreizehnten Ausführungsform der vorliegenden Erfin
dung.
Fig. 30 zeigt ein schematisches Diagramm, welches eine
Anbringungssubstratteilmaschine veranschaulicht, welche ei
ne Mehrzahl von zur selben Zeit hergestellten Halbleitermo
dulen von Fig. 29 teilt.
Fig. 31 zeigt eine Vorderansicht eines herkömmlichen
Halbleitermoduls.
Fig. 32 zeigt eine Draufsicht auf das in Fig. 31 darge
stellte Halbleitermodul.
Fig. 33 zeigt eine Vorderansicht, welche das auf einem
Muttersubstrat angebrachte herkömmliche Halbleitermodul
darstellt.
Fig. 34 zeigt eine Vorderansicht eines anderen herkömm
lichen Halbleitermoduls.
Die Ausführungsformen der vorliegenden Erfindung werden
unter Verwendung der Figuren beschrieben.
Wie in Fig. 1 und 2 dargestellt, erstrecken sich äu
ßere Leiter (Leiteranschlüsse) 3a, 3b, 3c und 3d von Halb
leiterbausteinen 4a, 4b, 4c und 4d aus und sind mit (nicht
dargestellten) Verbindungsabschnitten eines Anbringungs
substrats verbunden. Die Leiternenngrößen 11, 12, 13 und
14, welche die Abstände zwischen den rechten und linken Po
sitionen darstellen, an welchen die äußeren Leiter mit den
Verbindungsabschnitten des Verbindungssubstrats verbunden
sind, und die Bausteinhöhen h1, h2, h3 und h4, welche die
Abstände von den Verbindungsabschnitten zu den jeweiligen
Halbleiterbausteinen darstellen, sind alle unterschiedlich.
Mit einer derartigen Anordnung kann eine Mehrzahl von Halb
leiterbausteinen systematisch in mehreren Schichten aufge
stapelt und getragen werden, ohne daß ein Halbleiter
baustein einen anderen beeinträchtigt. Als Ergebnis kann
eine höhere Dichte des Halbleitermoduls selbst erzielt wer
den.
Darüber hinaus ist eine Lötkugel 2 von Fig. 2 mit einem
Verbindungsabschnitt einer anderen elektronischen Kompo
nente, beispielsweise dem Muttersubstrat, verbunden, ohne
daß die wesentliche Fläche eines Halbleitermoduls 10 erhöht
wird. Fig. 3 zeigt eine Vorderansicht, welche eine Stufe
zeigt, über welcher ein derartiges Halbleitermodul 10 auf
einem Muttersubstrat 50 angebracht wird. Im Vergleich mit
dem Fall, bei welchem herkömmliche Speichermodule auf dem
in Fig. 33 dargestellten Muttersubstrat angebracht werden,
können eine zusätzliche Reihe, d. h. vier Reihen von 10a,
10b, 10c und 10d, anstelle der herkömmlichen drei Reihen
der Halbleitermodule angebracht werden. Somit kann die
Packungsdichte um mehr als 30% im Vergleich mit dem her
kömmlichen Beispiel erhöht werden. Dies wird erzielt durch
ein Fortsetzen einer größeren Flächeneffizienz beim Anbrin
gen der Halbleitermodule auf einer anderen elektronischen
Komponente wie einem Muttersubstrat. Das in Fig. 1 bis 3
dargestellte Halbleitermodul realisiert nicht nur eine hö
here Dichte des Halbleitermoduls selbst, sondern trägt in
hohem Maße zum Erzielen einer höheren Dichte in einer ande
ren elektronischen Komponente bei, wenn dieses Halbleiter
modul mit hoher Dichte auf einer derartigen elektronischen
Komponente angebracht wird.
In allen folgenden Ausführungsformen kann die Anbrin
gungsfläche der Halbleitermodule auf einer anderen elektro
nischen Komponente verringert werden, um eine höhere
Packungsdichte in einer anderen elektronischen Komponente,
wie in Fig. 3 dargestellt, zu ermöglichen. Die Figuren wä
ren jedoch identisch zu denen von Fig. 3, so daß die Veran
schaulichung nicht vorgesehen ist.
Entsprechend Fig. 4 ist ein äußerer Leiter 3d, welcher
sich von einem Halbleiterbaustein 4d an einem Ort am weite
sten von einem Anbringungssubstrat 1 aus erstreckt, mit der
(nicht dargestellten) Verbindung eines Abstandssubstrats 5c
mit einem Lötmaterial 12 und dergleichen verbunden. Andere
Halbleiterbausteine 4c, 4b und 4a besitzen äußere Leiter
3c, 3b und 3a, welche jeweils mit den Abstandssubstraten 5b
und 5a und einem Verbindungsabschnitt auf einem Substrat
über das Lötmaterial 12 verbunden sind. Abstandssubstrate
umgeben in einer Ebene beobachtet die Halbleiterbausteine
wie einen Rahmen.
Mit dieser Struktur können Halbleiterbausteine dersel
ben Größe systematisch in mehreren Schichten angeordnet und
getragen werden, ohne daß sich die Bausteinhöhen und die
Leiternenngrößen von äußeren Leitern ändern, welche sich
von einer Mehrzahl von Halbleiterbausteinen aus erstrecken,
um die Höhen und die Größen unterschiedlich auszubilden.
Somit kann die Notwendigkeit aufgehoben werden, viele Arten
von Halbleiterbausteinen herzustellen, welche äußere Leiter
mit unterschiedlichen Formen besitzen. Als Ergebnis wird es
möglich, die Halbleitermodule effizient und mit einem hohen
Ertrag herzustellen. Darüber hinaus kann die Länge eines
äußeren Leiters, welcher sich von dem Halbleiterbaustein
aus erstreckt, kürzer als diejenige des Halbleiterbausteins
der ersten Ausführungsform gemacht werden, so daß eine
starke Stütze für den Halbleiterbaustein vorgesehen werden
kann.
In dem Halbleitermodul von Fig. 5 sind zwei Unter
substrate 6a und 6b angeordnet, und auf einer oberen Seite
und einer Unterseite von jedem Untersubstrat sind Halblei
terbausteine mit der Verbindungsstruktur des Untersubstrats
über äußere Leiter verbunden. Die Untersubstrate sind mit
dem Anbringungssubstrat 1 durch die jeweiligen äußeren Lei
ter 7a und 7b, welche mit den Verbindungsstrukturen der Un
tersubstrate verbunden sind, verbunden und werden davon ge
tragen.
Mit dieser Struktur können die jeweiligen äußeren Lei
ter der Halbleiterbausteine kürzer als diejenigen der äuße
ren Leiter des Halbleiterbausteins der ersten Ausführungs
form sein und können dieselbe Form besitzen. Somit ist es
nicht nötig, die äußeren Leiter der Halbleiterbausteine ma
schinell zu bearbeiten, so daß die Formen der Leiter sich
voneinander derart unterscheiden, daß Halbleitermodule ef
fizient und mit einem hohen Ertrag hergestellt werden kön
nen.
Entsprechend Fig. 6 sind Halbleiterbausteine zwischen
zwei stehenden wandähnlichen Untersubstraten 8 angeordnet,
die einander gegenüberliegen. Wie in Fig. 7 dargestellt
sind in einem stehenden wandähnlichen Untersubstrat acht
Durchgangslöcher 9 dort vorgesehen, wo Verbindungsabschnit
te, welche mit den (nicht dargestellten) Verbindungsstruk
turen verbunden sind, bloßgelegt sind, und es sind die äu
ßeren Leiter, welche sich von den Halbleiterbausteinen aus
erstrecken, in die Durchgangslöcher 9 eingesetzt und mit
einem Lötmaterial und dergleichen befestigt. Somit kann der
externe Leiter von irgendeinem Halbleiterbaustein gradlinig
und kurz ausgebildet werden. Als Ergebnis können die Halb
leitermodule effizient und mit einem hohen Ertrag herge
stellt werden. Darüber hinaus können die Halbleiterbaustei
ne stabil getragen werden. Da des weiteren kein derartiges
Untersubstrat wie das eine in dem Halbleitermodul der drit
ten Ausführungsform benötigt wird, kann die Höhe des Halb
leitermoduls durch Einstellen eines Abstands zwischen
Durchgangslöchern in der vertikalen Richtung verringert
werden. Ähnlich können die jeweiligen Höhen der Halbleiter
module in den ersten und zweiten Ausführungsformen niedri
ger als diejenigen in der dritten Ausführungsform gebildet
werden.
Fig. 8 zeigt eine Vorderansicht, welche ein Halbleiter
modul einer Modifizierung der vierten Ausführungsform der
vorliegenden Erfindung darstellt. In diesem Halbleitermodul
sind die äußeren Leiter, welche sich von den Halbleiterbau
steinen aus erstrecken, vom Knickflügeltyp. Obwohl die Ver
wendung der äußeren Leiter vom Knickflügeltyp leicht die
Höhe eines Halbleitermoduls im Vergleich mit dem Halblei
termodul von Fig. 6 erhöht, können die Halbleitermodule
noch effizient und mit einem hohen Ertrag hergestellt wer
den. Darüber hinaus können die Halbleiterbausteine stabil
getragen werden.
In dem in Fig. 9 dargestellten Halbleitermodul sind
zwei Untersubstrate 6a und 6b in mehreren Schichten aufge
stapelt, und es werden Kontaktanschlußstifte 14 für ihren
Halt verwendet. Durchgangslöcher 15 werden in Untersubstra
ten 6a und 6b wie in Fig. 10 dargestellt, bereitgestellt,
und es werden Kontaktanschlußstifte 14 durch die Durch
gangslöcher eingesetzt. Wie in Fig. 11 dargestellt, welche
eine vergrößerte Querschnittsansicht eines Abschnitts A von
Fig. 1 zeigt, wird eine Durchgangslochelektrodenstruktur 18
in dem Durchgangsloch vorgesehen, und es wird ein Kontakt
anschlußstift 14 an der Durchgangslochelektrodenstruktur
unter Verwendung eines Lötmaterials 19 befestigt. Wie in
Fig. 12 dargestellt, welche eine vergrößerte Querschnitts
ansicht eines Abschnitts B von Fig. 9 zeigt, wird darüber
hinaus der Kontaktanschlußstift 14 befestigt, um das
Substrat 1 durch Befestigen des Kontaktanschlußstifts 14 an
einer eingekerbten Elektrodenstruktur 16 auf dem Anbrin
gungssubstrat unter Verwendung eines Lötmaterials 17 anzu
bringen. Die Durchgangslochelektrodenstruktur und die Elek
trodenstruktur auf dem Substrat werden durch ein leitendes
Material wie Kupfer gebildet.
Das Halbleitermodul dieser Ausführungsform kann eben
falls effizient und mit einem hohen Betrag hergestellt wer
den.
Wie in Fig. 13 und 14 dargestellt sind auf der Ober
flächenseite drei Halbleiterbausteine 4a, 4b und 4c ange
ordnet, deren Leiternenngrößen der äußeren Leiter und deren
Bausteinhöhen sich alle unterscheiden. Demgegenüber ist auf
der Unterseite ein ausgesparter Abschnitt 21 zur Aufnahme
eines Halbleiterbausteins 24 in dem Anbringungssubstrat 1
vorgesehen. Ein äußerer Leiter 23 des in dem ausgesparten
Abschnitt auf der Unterseite angeordneten Halbleiterbau
steins 24 ist mit einer (nicht dargestellten) Elektroden
struktur außerhalb des ausgesparten Abschnitts verbunden.
Da ein Halbleiterbaustein in dem ausgesparten Abschnitt
aufgenommen ist, wird die Höhe des Halbleitermoduls äußerst
klein, was zu einer höheren Packungsdichte und einem klei
neren Volumen des Halbleitermoduls beiträgt.
Fig. 15 zeigt eine Vorderansicht eines Halbleitermoduls
einer Modifizierung der sechsten Ausführungsform. Während
der in dem ausgesparten Abschnitt auf der Unterseite des
Halbleitermoduls von Fig. 13 aufgenommene Halbleiterbau
stein einen äußeren Leiter eines Knickflügeltyps besitzt,
besitzt das in Fig. 15 dargestellte Halbleitermodul einen
gradlinigen äußeren Leiter. Das Halbleitermodul dieser Mo
difizierung ermöglicht ebenfalls eine verringerte Höhe ohne
Schwierigkeiten, wodurch ein kleineres Ausmaß und eine hö
here Packungsdichte erzielt werden.
Wie in Fig. 16 dargestellt ist ein Anbringungssubstrat
1 nicht nur mit einem ausgesparten Abschnitt 21 auf der Un
terseite, sondern ebenfalls mit einem ausgesparten Ab
schnitt 11 auf der Oberseite versehen. Die Struktur in an
deren Abschnitten ist die gleiche wie diejenige des Halb
leitermoduls der sechsten Ausführungsform. Diese Ausfüh
rungsform stellt ausgesparte Abschnitte sowohl für die
Oberflächenseite als auch für die Unterseite bereit und
nimmt die Halbleiterbausteine darin auf. Die in den ausge
sparten Abschnitten aufgenommenen Halbleiterbausteine be
sitzen beide flache äußere Leiter. Die in Fig. 16 darge
stellte Struktur erzielt die geringste Höhe für das Halb
leitermodul. Folglich kann das Volumen am kleinsten ausge
bildet sein, was in hohem Umfang dazu beiträgt, ein kleine
res Ausmaß und eine höhere Packungsdichte zu erzielen.
Wie in Fig. 17 und 18 dargestellt, werden bei der
achten Ausführungsform zwei Abstandssubstrate 25, welche
mit einem Lötmaterial 26 an der Verbindungsstruktur des An
bringungssubstrats verbunden sind, auf äußeren Abschnitten
auf der Unterseite des Anbringungssubstrats bereitgestellt.
Ein Abstandssubstrat ist mit einer Lötkugel 2 versehen. Ein
ausgesparter Abschnitt ist zwischen diesen zwei Abstands
substraten 25 gebildet, und der Halbleiterbaustein 24 kann
in diesem ausgesparten Abschnitt aufgenommen werden. Mit
einer derartigen Struktur kann ein ausgesparter Abschnitt
leicht und bequem auf der Unterseite gebildet werden. Somit
kann eine hohe Atmungsdichte leicht durch Anordnen von zwei
oder mehreren Halbleiterbausteinen auf der Oberflächenseite
und ebenfalls durch Anordnen eines Halbleiterbausteins auf
der Unterseite erzielt werden.
Das in Fig. 19 dargestellte Halbleitermodul ist dadurch
bestimmt, daß die (nicht dargestellte) Verbindungsstruktur
eines Abstandssubstrats mit einer Lötkugel 27 verbunden
ist, welche auf der Unterseite eines Anbringungssubstrats 1
vorgesehen ist. Die Verbindung zu einer anderen elektroni
schen Komponente des Halbleitermoduls wird durch eine auf
einem Abstandssubstrat 25 vorgesehene Lötkugel 2 geschaf
fen. Im Vergleich mit dem Halbleitermodul der achten Aus
führungsform kann ein ausgesparter Abschnitt leichter auf
der Unterseite gebildet werden, und es kann ein Halbleiter
baustein leichter in dem ausgesparten Abschnitt in diesem
Halbleitermodul aufgenommen werden. Als Ergebnis kann eine
hohe Packungsdichte durch Anordnen von zwei oder mehreren
Halbleiterbausteinen auf der Oberflächenseite und des wei
teren durch ein leichtes Anordnen eines Halbleiterbausteins
auf der Unterseite erzielt werden.
Fig. 20 zeigt eine Vorderansicht eines Halbleitermoduls
der zehnten Ausführungsform der vorliegenden Erfindung.
Darüber hinaus zeigt Fig. 21 eine Draufsicht auf das Halb
leitermodul von Fig. 20 von der Unterseite aus betrachtet.
Die zehnte Ausführungsform ist dadurch bestimmt, daß Dum
mylötkugeln 32 auf der Unterseite des Anbringungssubstrats
1 und auf der Unterseite eines Abstandssubstrats 25 ange
ordnet sind.
Entsprechend Fig. 20 sind die Halbleiterbausteine 4a,
4b und 4c, welche unterschiedliche Bausteinhöhen besitzen,
und äußere Leiter 3a, 3b und 3c mit unterschiedlichen Lei
ternenngrößen auf einer Oberfläche eines Anbringungs
substrats angebracht. Darüber hinaus ist auf der Unterseite
des Anbringungssubstrats das Abstandssubstrat 25, welches
eine Dummylötkugel 32 aufweist, zusätzlich mit der Lötkugel
2 unter Verwendung eines leitenden Lötmaterials 26 und der
gleichen verbunden. Ferner ist das Lötmaterial 26, ein Dum
mylötmaterial 36 auf der Unterseite des Anbringungs
substrats 1 angeordnet und mit einer oberen Dummyoberflä
chenkontaktstelle des Abstandssubstrats 25 verbunden. Die
Anordnung von derartigen Abstandssubstraten bildet einen
ausgesparten Abschnitt in Richtung auf die Mitte der Unter
seite des Anbringungssubstrats zu. Ein Halbleiterbaustein
24 mit einem Leiter eines Knickflügeltyps ist auf diesem
ausgesparten Abschnitt angeordnet.
Fig. 22 zeigt eine Draufsicht von der Unterseite des
oben beschriebenen Halbleitermoduls aus betrachtet. Eine
Anordnung einer Dummylötkugel 32 ist aus diesem Diagramm zu
entnehmen. Dabei sind die Dummylötkugel 32 und das Dum
mylötmaterial 36 nicht für den Signalausgang, sondern zum
Begrenzen der Wärmeverzerrung (heat distortion) angeordnet.
Um ein Aufteilen der Belastung zu ermöglichen und die Ver
zerrung ohne eine Unordnung bezüglich des Felds von norma
len Lötkugeln für den Signalausgang und dergleichen zu un
terdrücken, wird es gewünscht, die Dummylötkugeln 32 so
weit wie möglich weg von dem Feld von Lötkugeln 2 zu pla
zieren. Vier Dummylötkugeln 32 sind entsprechend Fig. 21
angeordnet. Anstelle der Anordnung von Fig. 21 kann die An
ordnung von Dummylötkugeln wie in Fig. 22 dargestellt vor
gesehen sein.
Fig. 23 zeigt ein Diagramm, welches ein Ergebnis einer
Simulation einer maximalen Verzerrungsgröße veranschau
licht, die in einer Lötkugel 2a in dem Fall auftritt, bei
welchem mit der Anordnung der Dummylötkugeln 32 wie in Fig.
22 dargestellt eine Dummylötkugel 32 und eine Lötmittelku
gel 2 mit dem Muttersubstrat verbunden sind und eine Tempe
raturänderung zwischen 0°C und 100°C auftritt. Die Lötkugel
2a, für welche die Simulation der maximalen Verzerrungsgrö
ße durchgeführt wird, ist die Lötkugel in einem äußeren
Eckabschnitt am nächsten zu der Dummylötkugel 32, welches
einen Ort darstellt, wo das Auftreten der größten Verzer
rung erwartet wird. Wie in Fig. 32 dargestellt kann gesehen
werden, daß die Anordnung der Dummylötkugel 32 die maximale
Verzerrungsgröße der Lötkugel 2a beschränkt, wenn ein Wär
mezyklus aufgebracht wird. Folglich kann durch Anordnen der
Dummylötkugel 32 die Zuverlässigkeit nicht nur in der Löt
kugel 2a in dem Eckabschnitt, sondern ebenfalls in den Ver
bindungen aller Lötkugeln verbessert werden. Somit kann so
gar eine höhere Zuverlässigkeit der Verbindung als bei dem
Halbleitermodul der neunten Ausführungsform erzielt werden.
Die Verbesserung der Zuverlässigkeit in der Verbindung
bezüglich der Schaltungsanordnung wegen der Anordnung der
oben beschriebenen Dummylötkugeln ist nicht auf ein Halb
leitermodul beschränkt, welches ein Abstandssubstrat auf
der Unterseite besitzt, sondern wird für alle Halbleitermo
dule der oben beschriebenen ersten bis neunten Ausführungs
formen verwendet, und es werden die gleichen Effekte er
zielt.
Fig. 24 zeigt eine Vorderansicht eines Halbleitermoduls
der elften Ausführungsform der vorliegenden Erfindung. Dar
über hinaus zeigt Fig. 25 eine Draufsicht auf die obere
Oberfläche desselben Halbleitermoduls. Die elfte Ausfüh
rungsform ist dadurch bestimmt, daß, während die Körperab
schnitte der Halbleiterbausteine 4a und 4b auf der Oberflä
chenseite in einer Ebene betrachtet einander überlappen und
in mehreren Schichten angebracht sind, äußere Leiter 3a und
3b des Knickflügeltyps derart angeordnet sind, daß sie sich
in einer Ebene betrachtet nicht überlappen.
Wie in Fig. 24 dargestellt, sind zwei Halbleiterbau
steine 4a und 4b auf der Oberflächenseite in mehreren
Schichten mit unterschiedlichen Bausteinhöhen h1 und h2 und
unterschiedlichen Leiternenngrößen 11 und 12 angeordnet.
Darüber hinaus sind die Abstandssubstrate 25, welche die
Lötkugel 2 aufweisen, durch ein Lötmaterial 26 mit der Un
terseite des Anbringungssubstrats 1 verbunden, wobei ein
ausgesparter Abschnitt bereitgestellt wird, in welchem der
Halbleiterbaustein 24 angeordnet wird. Dieser Halbleiter
baustein 24 besitzt ebenfalls einen Leiter eines Knickflü
geltyps.
Entsprechend Fig. 25 sind äußere Leiter 3a und 3b der
zwei Halbleiterbausteine 4a und 4b, welche auf der oberen
Oberfläche angeordnet sind, derart angeordnet, daß sie sich
in einer Ebene betrachtet nicht überlappen. Die äußeren
Leiter in einem herkömmlichen Beispiel überlappen sicher
nicht an einem Verbindungsabschnitt eines Verbindungsan
schlusses und des Anbringungssubstrats; jedoch überlappt
ein Verbindungsabschnitt des äußeren Leiters 3a des unteren
Halbleiterbausteins einen Abschnitt des äußeren Leiters 3b,
welcher sich von dem Körper aus in Richtung auf einen Ver
bindungsabschnitt des oberen Halbleiterbausteins in einer
Ebene des herkömmlichen Beispiels betrachtet erstreckt.
Entsprechend dieser Anordnung kann die visuelle Prüfung
des Verbindungsabschnitts eines äußeren Leiters der in meh
reren Schichten angebrachten Halbleiterbausteine sehr er
leichtert werden, und es kann eine bedeutsame Verbesserung
der Effizienz des visuellen Prüfungsverfahrens erzielt wer
den. Obwohl das oben beschriebene Beispiel zwei Schichten
von auf der Oberflächenseite angebrachten Halbleiterbau
steinen umfaßt, können drei Schichten der Halbleiterbau
steine angebracht werden, und die äußeren Leiter der drei
Halbleiterbausteine können beispielsweise derart angeordnet
werden, daß sie sich in einer Ebene betrachtet nicht über
lappen. Tatsächlich kann die Anzahl von Schichten von anzu
bringenden Halbleiterbausteinen weiter erhöht werden. Die
Länge einer Seite eines Halbleiterbausteins ist jedoch be
grenzt, so daß das Erhöhen der Anzahl lediglich so lange
möglich ist, wie die Anzahl der notwendigen äußeren Leiter
und die Breite der äußeren Leiter die oben beschriebene An
ordnung zulassen.
Fig. 26 zeigt eine Vorderansicht eines Halbleitermoduls
der zwölften Ausführungsform der vorliegenden Erfindung.
Fig. 27 zeigt eine Draufsicht von der Unterseite dieses
Halbleitermoduls aus betrachtet. Fig. 27 zeigt eine Entfer
nungsvorrichtung, welche an dem Halbleitermodul befestigt
wird, um das Halbleitermodul zu entfernen, nachdem das
Halbleitermodul beispielsweise einmal mit dem Mutter
substrat verbunden worden ist. Fig. 28 zeigt darüber hinaus
eine Vorderansicht, welche eine Stufe darstellt, bei wel
cher die Entfernungsvorrichtung befestigt ist, um das Halb
leitermodul der vorliegenden Erfindung zu entfernen, wel
ches auf einem Muttersubstrat 50 angebracht ist.
Die zwölfte Ausführungsform ist dadurch bestimmt, daß
ein auf der Unterseite angeordnetes Abstandssubstrat 45 ein
rahmenähnliches Abstandssubstrat ist, dessen vier Seiten
fortlaufend sind. Während der tatsächlichen Herstellung der
Halbleiterteile kann beispielsweise eine Fehlfunktion eines
Halbleiterbausteins 4a entdeckt werden, nachdem die Halb
leiterbausteine auf dem Muttersubstrat angebracht worden
sind, so daß ein Halbleitermodul 10a von dem Muttersubstrat
50 entfernt werden muß.
Wenn in einem derartigen Fall ein Versuch unternommen
wird, das Halbleitermodul 10a herauszuziehen, nachdem das
Halbleitermodul und der entsprechende Abschnitt des Mutter
substrats 50 erwärmt worden sind, würde manchmal ein Ab
standssubstrat, welches eine herkömmliche Struktur auf
weist, auf dem Muttersubstrat verbleiben. Wenn das oben be
schriebene rahmenförmige Abstandssubstrat 45 angeordnet
ist, kann jedoch eine Entfernungsvorrichtung 46 zwischen
dem Abstandssubstrat 45 und dem Muttersubstrat 50 einge
setzt werden, und das Abstandssubstrat 45 kann herausgezo
gen werden, während es mit dem Halbleitermodul 10a inte
griert ist. Als Ergebnis kann der defekte Abschnitt, bei
spielsweise der Halbleiterbaustein 4a alleine entfernt wer
den, und es kann ein Halbleiterbauteil noch einmal auf dem
Muttersubstrat 50 angebracht werden, ohne daß das Anbrin
gungssubstrat 1 und das Abstandssubstrat 45 getrennt werden
müssen. Somit wird es möglich, Halbleiterteile mit einem
hohen Ertrag herzustellen.
Das oben beschriebene rahmenförmige Abstandssubstrat
kann für alle Halbleitermodule des Chips verwendet werden,
welcher ein auf der Unterseite angeordnetes Abstandssub
strat aufweist, und es können dieselben Effekte wie die
oben beschriebenen erzielt werden.
Fig. 29 zeigt eine Vorderansicht eines Halbleitermoduls
der dreizehnten Ausführungsform der vorliegenden Erfindung.
Die dreizehnte Ausführungsform ist dadurch bestimmt, daß
Endabschnitte von Abstandssubstraten 28, welche befestigt
sind, so daß ein Halbleiterbaustein 24 auf der Unterseite
eines Anbringungssubstrats 1 angeordnet wird, aus den End
abschnitten des Anbringungssubstrats 1 herausragen. Ent
sprechend Fig. 29 erstreckt sich ein Endabschnitt des Ab
standssubstrats 28 aus einem Endabschnitt des Anbringungs
substrats um S1 oder S2 heraus. S1 und S2 können gleich
oder unterschiedlich sein.
Bei der Herstellung der Halbleitermodule zum Zwecke des
Verbesserns der Herstellungseffizienz wird häufig ein Ver
fahren verwendet, bei welchem anstelle des Herstellens der
einzelnen Halbleitermodule separat in einer Mehrzahl vor
kommende Halbleitermodule auf einmal hergestellt und
schließlich in separate einzelne Halbleitermodule geteilt
werden. Mit Halbleitermodulen, welche eine herkömmliche
Struktur besitzen, gab es Fälle, bei welchen irrtümlich ein
Abtrennen oder ein Zerstören eines Anbringungssubstrats 1
stattfand, wenn die Teilung durchgeführt wurde, um separate
Halbleitermodule herzustellen.
Wie oben beschrieben, werden durch Annahme einer Struk
tur, bei welcher der Endabschnitt des Abstandssubstrats 28
aus den Endabschnitten eines Anbringungssubstrats heraus
ragt, durch einen Raum getrennte Abschnitte zwischen den
Anbringungssubstraten der Halbleitermodule wie in Fig. 30
dargestellt erzeugt. Wenn die Anbringungssubstrate durch
eine Anbringungssubstratteilmaschine 47 getrennt werden, um
Halbleitermodule 10a, 10b, 10c und 10d in einzelne Halblei
termodule zu trennen, kann folglich eine Spitze der Anbrin
gungssubstratteilmaschine 47 leicht an den Orten der Tei
lung eingesetzt werden. Als Ergebnis wird es möglich, die
Halbleitermodule mit einem hohen Ertrag und einer hohen Ef
fizienz herzustellen, ohne daß ein irrtümliches Abtrennen
oder Beschädigen der Anbringungssubstrate auftritt.
Das oben beschriebene Abstandssubstrat, dessen Endab
schnitte aus dem Anbringungssubstrat herausragen, kann für
alle Halbleitermodule des Chips verwendet werden, welcher
ein auf der Unterseite angeordnetes Abstandssubstrat be
sitzt, und es können dieselben Effekte erzielt werden.
Vorstehend wurden ein Halbleitermodul und eine elektro
nische Komponente offenbart. Es wird ein Halbleitermodul
geschaffen, bei welchem eine höhere Dichte des Halbleiter
moduls selbst erzielt wird und welches flächeneffizient auf
einer anderen elektronischen Komponente wie einem Mutter
substrat und dergleichen angeordnet werden kann. Das Halb
leitermodul enthält ein Anbringungssubstrat (1), welches
auf der Unterseite eine Lötkugel (2) zum Anschließen an die
Verbindung eines Muttersubstrats (50) aufweist, und eine
Mehrzahl von Halbleiterbausteinen (4a, 4b, 4c, 4d), welche
in mehreren Schichten auf der Oberflächenseite des Anbrin
gungssubstrats angebracht und mit Elektroden verbunden
sind, die auf dem Anbringungssubstrat vorgesehen sind.
Claims (20)
1. Halbleitermodul mit:
einem Anbringungssubstrat (1), welches auf einer Un terseite eine Lötkugel (2) zum Anschließen an eine Ver bindung einer anderen elektronischen Komponente enthält; und
einer Mehrzahl von Halbleiterbausteinen (4a, 4b, 4c, 4d), welche in mehreren Schichten auf einer Oberflächen seite des Anbringungssubstrats angebracht und mit Elek troden verbunden sind, die auf dem Anbringungssubstrat vorgesehen sind.
einem Anbringungssubstrat (1), welches auf einer Un terseite eine Lötkugel (2) zum Anschließen an eine Ver bindung einer anderen elektronischen Komponente enthält; und
einer Mehrzahl von Halbleiterbausteinen (4a, 4b, 4c, 4d), welche in mehreren Schichten auf einer Oberflächen seite des Anbringungssubstrats angebracht und mit Elek troden verbunden sind, die auf dem Anbringungssubstrat vorgesehen sind.
2. Halbleitermodul nach Anspruch 1, dadurch gekenn
zeichnet, daß
in den Halbleiterbausteinen jeweils Leiternenngrößen
(11, 12, 13, 14), welche Abstände zwischen Elektroden be
zeichnen, an welche Leiteranschlüsse (3a, 3b, 3c, 3d) der
Halbleiterbausteine (4a, 4b, 4c, 4d) angeschlossen sind,
und jeweils Bausteinhöhen (h1, h2, h3, h4), welche Höhen
zwischen den Elektroden und einem Halbleiterchip bezeich
nen, welcher durch Harz verschlossen ist, alle unter
schiedlich sind.
3. Halbleitermodul nach Anspruch 1, gekennzeichnet
durch:
Abstandssubstrate (5a, 5b, 5c), welche Verbindungs abschnitte (12) und eine Verbindungsstruktur besitzen und außerhalb der Halbleiterbausteine in einer Ebene betrach tet angeordnet sind, wobei
in den Halbleiterbausteinen die Leiteranschlüsse der Halbleiterbausteine an die Verbindungsabschnitte (12) der Abstandssubstrate angeschlossen sind.
Abstandssubstrate (5a, 5b, 5c), welche Verbindungs abschnitte (12) und eine Verbindungsstruktur besitzen und außerhalb der Halbleiterbausteine in einer Ebene betrach tet angeordnet sind, wobei
in den Halbleiterbausteinen die Leiteranschlüsse der Halbleiterbausteine an die Verbindungsabschnitte (12) der Abstandssubstrate angeschlossen sind.
4. Halbleitermodul nach Anspruch 1, gekennzeichnet
durch
Untersubstrate (6a, 6b), welche jeweils eine Verbin dungsstruktur und einen äußeren Leiter aufweisen und eine kleinere planare Größe als das Anbringungssubstrat besit zen, in mehreren Schichten auf dem Anbringungssubstrat vorgesehen sind, wobei
der äußere Leiter (7a, 7b) von jedem der Unter substrate an eine Elektrode des Anbringungssubstrats an geschlossen ist und
die Halbleiterbausteine auf den Untersubstraten an gebracht sind.
Untersubstrate (6a, 6b), welche jeweils eine Verbin dungsstruktur und einen äußeren Leiter aufweisen und eine kleinere planare Größe als das Anbringungssubstrat besit zen, in mehreren Schichten auf dem Anbringungssubstrat vorgesehen sind, wobei
der äußere Leiter (7a, 7b) von jedem der Unter substrate an eine Elektrode des Anbringungssubstrats an geschlossen ist und
die Halbleiterbausteine auf den Untersubstraten an gebracht sind.
5. Halbleitermodul nach Anspruch 1, dadurch gekenn
zeichnet, daß
Untersubstrate (6a, 6b), welche jeweils eine Verbin dungsstruktur und ein Durchgangsloch aufweisen und eine kleinere planare Größe als das Anbringungssubstrat besit zen, in mehreren Schichten auf dem Anbringungssubstrat vorgesehen sind und durch einen Anschlußstift (14) getra gen werden, welcher durch das Durchgangsloch hindurch tritt, wobei
der Kontaktanschlußstift an die Verbindungsstruktur des Untersubstrats über das Durchgangsloch angeschlossen ist und mit einer Elektrode des Anbringungssubstrats ver bunden ist und
die Halbleiterbausteine auf den Untersubstraten an gebracht sind.
Untersubstrate (6a, 6b), welche jeweils eine Verbin dungsstruktur und ein Durchgangsloch aufweisen und eine kleinere planare Größe als das Anbringungssubstrat besit zen, in mehreren Schichten auf dem Anbringungssubstrat vorgesehen sind und durch einen Anschlußstift (14) getra gen werden, welcher durch das Durchgangsloch hindurch tritt, wobei
der Kontaktanschlußstift an die Verbindungsstruktur des Untersubstrats über das Durchgangsloch angeschlossen ist und mit einer Elektrode des Anbringungssubstrats ver bunden ist und
die Halbleiterbausteine auf den Untersubstraten an gebracht sind.
6. Halbleitermodul nach Anspruch 1, gekennzeichnet
durch
zwei stehende wandähnliche Untersubstrate (8), wel che derart angeordnet sind, daß sie das Anbringungs substrat schneiden und einander gegenüberliegen, wobei die stehenden wandähnlichen Untersubstrate jeweils eine Verbindungsstruktur und ein Durchgangsloch (9) auf weisen, in welches der Leiteranschluß einzusetzen ist, und
jeder der Halbleiterbausteine durch Verbinden der stehenden wandähnlichen Untersubstrate durch Löten auf eine Elektrode des Anbringungssubstrats und durch Einset zen eines Leiteranschlusses des Halbleiterbausteins in das Durchgangsloch angebracht sind.
zwei stehende wandähnliche Untersubstrate (8), wel che derart angeordnet sind, daß sie das Anbringungs substrat schneiden und einander gegenüberliegen, wobei die stehenden wandähnlichen Untersubstrate jeweils eine Verbindungsstruktur und ein Durchgangsloch (9) auf weisen, in welches der Leiteranschluß einzusetzen ist, und
jeder der Halbleiterbausteine durch Verbinden der stehenden wandähnlichen Untersubstrate durch Löten auf eine Elektrode des Anbringungssubstrats und durch Einset zen eines Leiteranschlusses des Halbleiterbausteins in das Durchgangsloch angebracht sind.
7. Halbleitermodul nach Anspruch 1, dadurch gekenn
zeichnet, daß
ein ausgesparter Abschnitt (11), welcher die Dicke des Anbringungssubstrats über einen Bereich einschließ lich der Halbleiterbausteine in einer Ebene betrachtet verringert, auf einer Oberflächenseite des Anbringungs substrats vorgesehen ist.
ein ausgesparter Abschnitt (11), welcher die Dicke des Anbringungssubstrats über einen Bereich einschließ lich der Halbleiterbausteine in einer Ebene betrachtet verringert, auf einer Oberflächenseite des Anbringungs substrats vorgesehen ist.
8. Halbleitermodul nach Anspruch 1, dadurch gekenn
zeichnet, daß
ein Halbleiterbaustein (24) ebenfalls auf der Unter
seite des Anbringungssubstrats angeordnet und mit einer
Elektrode verbunden ist, welche auf der Unterseite vorge
sehen ist.
9. Halbleitermodul nach Anspruch 8, dadurch gekenn
zeichnet, daß
ein ausgesparter Abschnitt (21), welcher die Dicke
des Anbringungssubstrats über einen Bereich einschließ
lich den Halbleiterbausteinen in einer Ebene betrachtet
verringert, auf einer Unterseite des Anbringungssubstrats
vorgesehen ist und der Halbleiterbaustein (24), welcher
auf der Unterseite angeordnet ist, in dem ausgesparten
Abschnitt angeordnet ist.
10. Halbleitermodul nach Anspruch 8, dadurch gekenn
zeichnet, daß
Abstandssubstrate (25), welche jeweils mit einer
Verbindungsstruktur versehen sind, und eine Lötkugel auf
der Unterseite des Anbringungssubstrats an Orten außer
halb des auf der Unterseite in einer Ebene betrachtet lo
kalisierten Halbleiterbausteins angeordnet sind und der
Halbleiterbaustein (24), welcher auf der Unterseite ange
ordnet ist, zwischen den Abstandssubstraten angeordnet
ist.
11. Halbleitermodul nach Anspruch 10, dadurch ge
kennzeichnet, daß
die Abstandssubstrate (25) mit dem Anbringungs
substrat unter Verwendung eines Lötmaterials (26) verbun
den sind.
12. Halbleitermodul nach Anspruch 11, dadurch ge
kennzeichnet, daß
das Lötmaterial (26) eine Lötkugel (27) ist, welche
an dem Anbringungssubstrat befestigt ist, und die Ab
standssubstrate (25), welche jeweils die Lötkugel (27)
aufweisen, mit dem Anbringungssubstrat über die Lötkugel
(27) verbunden sind.
13. Halbleitermodul nach Anspruch 10, dadurch ge
kennzeichnet, daß
ein Dummylötmaterial (32), welches eine Verbindung
bildet, die nicht für die Signalübertragung verwendet
wird, auf der Unterseite des Halbleitermoduls vorgesehen
ist.
14. Halbleitermodul nach Anspruch 10, dadurch ge
kennzeichnet, daß
das auf der Unterseite des Anbringungssubstrats an
geordnete Abstandssubstrat ein rahmenähnliches Abstands
substrat (45) ist, dessen vier Seiten zusammenhängend
sind, um den auf der Unterseite angeordneten Halbleiter
baustein zu umgeben.
15. Halbleitermodul nach Anspruch 10, dadurch ge
kennzeichnet, daß
ein auf der Unterseite des Anbringungsubstrats ange
ordnetes Abstandssubstrat (28) mit einem Abschnitt (51,
52) versehen ist, welcher nach außen von dem Anbringungs
substrat aus in einer Ebene betrachtet herausragt.
16. Halbleitermodul nach Anspruch 2, dadurch gekenn
zeichnet, daß
Leiteranschlüsse der in mehreren Schichten auf der
Oberflächenseite angebrachten Halbleiterbausteine derart
angeordnet sind, daß ein Leiteranschluß einen anderen in
einer Ebene betrachtet nicht überlappt.
17. Elektronische Komponente, welche ein darauf an
gebrachtes Halbleitermodul aufweist, wobei
eine Elektrode einer Verbindungsstruktur der elek
tronischen Komponente mit einer Lötkugel verbunden ist,
die auf einer Unterseite des Halbleitermoduls nach An
spruch 1 angeordnet ist.
18. Elektronische Komponente, welche ein darauf an
gebrachtes Halbleitermodul aufweist, wobei
eine Elektrode einer Verbindungsstruktur der elek
tronischen Komponente mit einer auf einer Unterseite des
Halbleitermoduls nach Anspruch 2 angeordneten Lötkugel
verbunden ist.
19. Elektronische Komponente, welche ein darauf an
gebrachtes Halbleitermodul aufweist, wobei
eine Elektrode einer Verbindungsstruktur der elek
tronischen Komponente mit einer auf einer Unterseite des
Halbleitermoduls nach Anspruch 10 angeordneten Lötkugel
verbunden ist.
20. Elektronische Komponente, welche ein darauf an
gebrachtes Halbleitermodul aufweist, wobei
eine Elektrode einer Verbindungsstruktur der elek
tronischen Komponente mit einer auf einer Unterseite des
Halbleitermoduls nach Anspruch 13 angeordneten Lötkugel
verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025334 | 2001-02-01 | ||
JP2001177461A JP2002305286A (ja) | 2001-02-01 | 2001-06-12 | 半導体モジュールおよび電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10203353A1 true DE10203353A1 (de) | 2002-08-22 |
Family
ID=26608755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10203353A Withdrawn DE10203353A1 (de) | 2001-02-01 | 2002-01-29 | Halbleitermodul und elektronische Komponente |
Country Status (4)
Country | Link |
---|---|
US (1) | US6670701B2 (de) |
JP (1) | JP2002305286A (de) |
KR (1) | KR20020064165A (de) |
DE (1) | DE10203353A1 (de) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7298031B1 (en) * | 2000-08-09 | 2007-11-20 | Micron Technology, Inc. | Multiple substrate microelectronic devices and methods of manufacture |
US6607937B1 (en) * | 2000-08-23 | 2003-08-19 | Micron Technology, Inc. | Stacked microelectronic dies and methods for stacking microelectronic dies |
US20030040166A1 (en) | 2001-05-25 | 2003-02-27 | Mark Moshayedi | Apparatus and method for stacking integrated circuits |
JP3828473B2 (ja) * | 2002-09-30 | 2006-10-04 | 株式会社東芝 | 積層型半導体装置及びその製造方法 |
JP2004281634A (ja) * | 2003-03-14 | 2004-10-07 | Renesas Technology Corp | 積層実装型半導体装置の製造方法 |
TWI237882B (en) * | 2004-05-11 | 2005-08-11 | Via Tech Inc | Stacked multi-chip package |
US20060071316A1 (en) * | 2004-09-24 | 2006-04-06 | Emory Garth | Three-dimensional stack manufacture for integrated circuit devices and method of manufacture |
WO2006082620A1 (ja) * | 2005-01-31 | 2006-08-10 | Spansion Llc | 積層型半導体装置及び積層型半導体装置の製造方法 |
JP4937581B2 (ja) * | 2005-12-22 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 電子装置 |
JP5188054B2 (ja) * | 2006-10-31 | 2013-04-24 | 日本電波工業株式会社 | 二段構造の実装基板及びこれを用いた水晶発振器 |
WO2008115744A1 (en) * | 2007-03-16 | 2008-09-25 | Vertical Circuits, Inc. | Vertical electrical interconnect formed on support prior to die mount |
JP2011501870A (ja) * | 2007-05-08 | 2011-01-13 | オッカム ポートフォリオ リミテッド ライアビリティ カンパニー | はんだの無い電子組立体及びそれらの製造方法 |
US7926173B2 (en) | 2007-07-05 | 2011-04-19 | Occam Portfolio Llc | Method of making a circuit assembly |
US8723332B2 (en) * | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
US8300425B2 (en) * | 2007-07-31 | 2012-10-30 | Occam Portfolio Llc | Electronic assemblies without solder having overlapping components |
US8704379B2 (en) * | 2007-09-10 | 2014-04-22 | Invensas Corporation | Semiconductor die mount by conformal die coating |
CN101999167B (zh) | 2008-03-12 | 2013-07-17 | 伊文萨思公司 | 支撑安装的电互连管芯组件 |
US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
US7863159B2 (en) * | 2008-06-19 | 2011-01-04 | Vertical Circuits, Inc. | Semiconductor die separation method |
US8253241B2 (en) * | 2008-05-20 | 2012-08-28 | Infineon Technologies Ag | Electronic module |
TWI570879B (zh) * | 2009-06-26 | 2017-02-11 | 英維瑟斯公司 | 半導體總成及晶粒堆疊總成 |
WO2011056668A2 (en) | 2009-10-27 | 2011-05-12 | Vertical Circuits, Inc. | Selective die electrical insulation additive process |
TWI544604B (zh) | 2009-11-04 | 2016-08-01 | 英維瑟斯公司 | 具有降低應力電互連的堆疊晶粒總成 |
US8310098B2 (en) | 2011-05-16 | 2012-11-13 | Unigen Corporation | Switchable capacitor arrays for preventing power interruptions and extending backup power life |
US9601417B2 (en) * | 2011-07-20 | 2017-03-21 | Unigen Corporation | “L” shaped lead integrated circuit package |
DE102011054818A1 (de) * | 2011-10-26 | 2013-05-02 | Hella Kgaa Hueck & Co. | Elektronische Schaltung |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
JPH04276649A (ja) | 1991-03-04 | 1992-10-01 | Hitachi Ltd | 複合形半導体装置およびその実装構造体並びにその実装方法 |
KR940005204A (ko) | 1992-08-11 | 1994-03-16 | 김광호 | 반도체 패키지의 적층형 실장 시스템 |
KR0147259B1 (ko) | 1994-10-27 | 1998-08-01 | 김광호 | 적층형 패키지 및 그 제조방법 |
JP2944449B2 (ja) * | 1995-02-24 | 1999-09-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
US5514907A (en) * | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
KR0184076B1 (ko) * | 1995-11-28 | 1999-03-20 | 김광호 | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 |
JP2706699B2 (ja) | 1996-03-27 | 1998-01-28 | 株式会社日立製作所 | 半導体モジュール |
JP2765571B2 (ja) | 1996-09-17 | 1998-06-18 | 株式会社日立製作所 | マルチチップモジュール |
US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
KR100280398B1 (ko) * | 1997-09-12 | 2001-02-01 | 김영환 | 적층형 반도체 패키지 모듈의 제조 방법 |
US6297548B1 (en) * | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
JP2000124400A (ja) | 1998-10-12 | 2000-04-28 | Hitachi Maxell Ltd | 半導体装置 |
JP2000156460A (ja) | 1998-11-20 | 2000-06-06 | Mitsui High Tec Inc | 半導体装置 |
JP2000156465A (ja) | 1999-01-01 | 2000-06-06 | Satoshi Onodera | Ic用接続母体 |
JP2000252419A (ja) | 1999-03-04 | 2000-09-14 | Nec Corp | 3次元モジュール構造 |
JP2001077293A (ja) * | 1999-09-02 | 2001-03-23 | Nec Corp | 半導体装置 |
US6531784B1 (en) * | 2000-06-02 | 2003-03-11 | Amkor Technology, Inc. | Semiconductor package with spacer strips |
US6333562B1 (en) * | 2000-07-13 | 2001-12-25 | Advanced Semiconductor Engineering, Inc. | Multichip module having stacked chip arrangement |
US6340846B1 (en) * | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
-
2001
- 2001-06-12 JP JP2001177461A patent/JP2002305286A/ja not_active Withdrawn
- 2001-12-04 US US10/000,031 patent/US6670701B2/en not_active Expired - Fee Related
-
2002
- 2002-01-28 KR KR1020020004763A patent/KR20020064165A/ko active IP Right Grant
- 2002-01-29 DE DE10203353A patent/DE10203353A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US6670701B2 (en) | 2003-12-30 |
JP2002305286A (ja) | 2002-10-18 |
KR20020064165A (ko) | 2002-08-07 |
US20020100965A1 (en) | 2002-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10203353A1 (de) | Halbleitermodul und elektronische Komponente | |
DE19648728C2 (de) | Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung | |
DE112009005519B4 (de) | Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben | |
DE102006004788B4 (de) | Halbleiterbauelement und Fertigungsverfahren für dieses | |
DE2843144C2 (de) | ||
DE19827237B4 (de) | Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese | |
DE3814469C2 (de) | ||
DE19714470A1 (de) | Drahtbondchipverbindung mit hoher Dichte für Multichip-Module | |
DE2233578A1 (de) | Mehrschichtige gedruckte schaltungsplatte | |
DE19927046A1 (de) | Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE19928788A1 (de) | Elektronische Keramikkomponente | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
EP2332247A1 (de) | Kondensatoranordnung und verfahren zum herstellen einer kondensatoranordnung | |
DE10317675B4 (de) | Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung | |
DE19709259B4 (de) | Mehrlagiges Bodenanschlussgehäuse | |
DE102019202715A1 (de) | Folienbasiertes package mit distanzausgleich | |
DE2451211A1 (de) | Dichte packung fuer integrierte schaltungen | |
DE10318297A1 (de) | Keramisches Multilayersubstrat und Verfahren zu dessen Herstellung | |
DE10205698A1 (de) | Leuchtdiode und Verfahren zur Herstellung Derselben | |
EP1595287B1 (de) | Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben | |
DE2758826A1 (de) | Logikkarte zur verbindung integrierter schaltkreisbausteine | |
EP3718136B1 (de) | Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe | |
EP1285462B1 (de) | Halbleiterbauelement mit oberflächenmetallisierung | |
WO2007014800A1 (de) | Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |