DE10209204A1 - Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben - Google Patents

Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben

Info

Publication number
DE10209204A1
DE10209204A1 DE10209204A DE10209204A DE10209204A1 DE 10209204 A1 DE10209204 A1 DE 10209204A1 DE 10209204 A DE10209204 A DE 10209204A DE 10209204 A DE10209204 A DE 10209204A DE 10209204 A1 DE10209204 A1 DE 10209204A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor
chip
electronic component
line pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10209204A
Other languages
English (en)
Other versions
DE10209204B4 (de
Inventor
Bernhard Zuhr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10209204A priority Critical patent/DE10209204B4/de
Publication of DE10209204A1 publication Critical patent/DE10209204A1/de
Application granted granted Critical
Publication of DE10209204B4 publication Critical patent/DE10209204B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Die Erfindung betrifft ein elektronisches Bauteil mit einem Stapel aus Halbleiterchips und ein Verfahren zur Herstellung desselben. Dazu weist das elektronische Bauteil (1) einen Stapel aus Halbleiterchips (2, 3) unterschiedlicher Größe auf, wobei ein erster Halbleiterchip (2) eine geringere Dicke (d) und geringere Außenabmessungen als der zweite Halbleiterchip (3) aufweist. Zum Stapeln der beiden Halbleiterchips (2, 3) weist der zweite Halbleiterchip (3) auf seiner passiven Rückseite (4) eine Aussparung auf, in welcher der erste Halbleiterchip (2) angeordnet ist.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit einem Stapel aus Halbleiterchips unterschiedlicher Größe und ein Verfahren zur Herstellung desselben gemäß der Gattung der unabhängigen Ansprüche.
  • Zum Stapeln von Halbleiterchips unterschiedlicher Größe in einem elektronischen Bauteil bieten sich mehrere Lösungen an. Zunächst kann das kleinere Bauteil unterhalb des größeren Bauteils angeordnet werden. Bei dieser Lösung überragt der Rand des größeren Bauteils das kleinere Bauteil, so daß es nachteilig zu Problemen beim Verbinden von Kontaktflächen auf dem oberen Halbleiterchip kommen kann, da der Randbereich des oberen größeren Halbleiterchips nicht gestützt wird. Aus diesem Grunde erscheint es günstiger, den kleineren Halbleiterchip auf dem größeren Halbleiterchip zu positionieren und in einer ersten Lösung auf dem unteren größeren Halbleiterchip im Randbereich zusätzliche Kontaktanschlussflächen vorzusehen, um Bonddrähte von den Kontaktflächen des oberen kleineren Halbleiterchips zu den Kontaktanschlussflächen auf dem unteren größeren Halbleiterchip zu positionieren. Für eine derartige Lösung muß das Design des unteren größeren Halbleiterchips geändert werden, um entsprechende zusätzliche Kontaktanschlussflächen neben den Kontaktflächen auf dem größeren zweiten Halbleiterchip vorzusehen.
  • Eine weitere Möglichkeit bietet sich an, um das Design für den größeren Halbleiterchip unverändert beizubehalten, indem von dem oberen Halbleiterchip verlängerte Bondverbindungen zu dem Schaltungsträger geschaffen werden. Längere Bondverbindungen haben nicht nur einen größeren Materialverbrauch, sondern sind auch empfindlich beim Verpacken der gestapelten Halbleiterchips zu elektronischen Bauteilen, da sie einer größeren Gefahr ausgesetzt sind, daß die Verbindung beim Verpacken der gestapelten Halbleiterchips zu einem elektronischen Bauteil beschädigt werden kann.
  • Die erwähnten drei Lösungen haben den gemeinsamen Nachteil, daß die volle Dicke der Halbleiterchips sich beim Stapeln zu einer Gesamtdicke addiert, so daß sich die Dicke des elektronischen Bauteils ebenfalls durch das Stapeln vergrößert. Ein weiterer Nachteil ist, daß sich der obere Halbleiterchip nicht auf dem Schaltungsträger abstützen kann, sondern vielmehr auf dem empfindlichen unteren Halbleiterchip montiert ist.
  • Aufgabe der Erfindung ist es, die Nachteile der oben aufgeführten Lösungen zu überwinden und ein elektronisches Bauteil mit einem Stapel aus Halbleiterchips von unterschiedlicher Größe zu schaffen, das mit elektronischen Halbleiterchips verwirklicht werden kann, ohne deren Layout zu ändern. Ferner ist es Aufgabe der Erfindung das Packungsvolumen des elektronischen Bauteils zu minimieren und ein Verfahren zur Herstellung des elektronischen Bauteils anzugeben.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Gemäß der Erfindung weist das elektronische Bauteil mit einem Stapel aus Halbleiterchips unterschiedlicher Größe einen ersten Halbleiterchip und mindestens einen zweiten Halbleiterchip auf, wobei der erste Halbleiterchip eine geringere Dicke und geringere Außenabmessungen als der zweite Halbleiterchip aufweist und der zweite Halbleiterchip auf seiner passiven Rückseite eine Aussparung aufweist. In dieser Aussparung auf der passiven Rückseite des zweiten Halbleiterchips ist der erste kleinere Halbleiterchip angeordnet.
  • Ein derartiges elektronisches Bauteil hat den Vorteil, daß die beiden ersten Halbleiterchips eines Stapels lediglich die Dicke des größeren Halbleiterchips aufweisen, so daß das elektronische Bauteil sehr kompakt aufgebaut ist. Insbesondere bei Halbleiterchips für Speicherzwecke wird für die Speicherfunktion selbst nur ein wenige Mikrometer tiefer Bereich der aktiven Oberseite eines Halbleiterchips benötigt. Das darunter befindliche Halbleitervolumen dient lediglich der mechanischen Stabilität des Halbleiterchips. Insofern ist es relativ unproblematisch, von der passiven Rückseite her eine entsprechend dem kleineren zu stapelnden Halbleiterchip angepaßte Aussparung in den zweiten Halbleiterchip einzuarbeiten.
  • Im Prinzip können als zweite Halbleiterchips alle großflächigen signalverarbeitenden Halbleiterchips eingesetzt werden, da die Signalverarbeitung lediglich in dem wenige Mikrometer tiefen aktiven Bereich der Oberseite des Halbleiterchips durchgeführt wird. Da der größere zweite Halbleiterchip lediglich eine Aussparung zur Aufnahme des kleineren Halbleiterchips auf seiner Rückseite aufweist, bleibt ein mechanisch stabilisierender Rahmen für den zweiten Halbleiterchip bestehen, so daß eine Bruchgefahr minimiert ist.
  • In einer Ausführungsform der Erfindung kann in dem Bereich dieses mechanisch stabilisierenden Rahmens auf der aktiven Oberseite des zweiten Halbleiterchips eine Anzahl von Kontaktflächen vorgesehen werden, so daß sich der Rahmen des zweiten Halbleiterchips beim Bonden dieser Kontaktflächen auf dem Schaltungsträger abstützen kann. Mit dieser Ausführungsform der Erfindung wird die Bruchgefahr beim Bonden minimiert.
  • Ein Schaltungssubstrat, das den Stapel aus zwei ineinander geschachtelten Halbleiterchips aufnimmt, kann Umverdrahtungsleitungen und Durchkontakte zu Außenkontaktflächen aufweisen. Dabei können die Außenkontaktflächen eine makroskopische Größe erreichen und in einer flächigen Matrix angeordnet sein, die ihrerseits ein vorgegebenes Rastermaß aufweist. Die Umverdrahtungsleitungen können ihrerseits eine Vielzahl mikroskopisch kleiner Kontaktanschlussflächen auf dem Umverdrahtungssubstrat aufweisen, die mit entsprechenden Kontaktflächen auf den Halbleiterchips verbindbar sind. Unter mikroskopisch klein wird in diesem Zusammenhang eine Dimension verstanden, die mit bloßem Auge nicht mehr erkennbar ist und nur mit Hilfe eines Lichtmikroskopes meßbar wird. Demgegenüber sind die makroskopisch großen Außenkontaktflächen mit bloßem Auge sichtbar und meßbar.
  • Das Schaltungssubstrat kann ein isolierendes Trägersubstrat aufweisen. Dieses Trägersubstrat kann plattenförmig ausgebildet sein und auf einer Seite ein erstes Umverdrahtungsleitungsmuster aufweisen und auf der gegenüberliegenden Seite ein zweites Umverdrahtungsleitungsmuster. Dabei kann das erste Umverdrahtungsleitungsmuster mikroskopisch kleine Kontaktanschlussflächen aufweisen, die mit den mikroskopisch kleinen Kontaktflächen des ersten und des zweiten Halbleiterchips elektrisch leitend verbunden sind. Das zweite Umverdrahtungsleitungsmuster kann die makroskopisch großen Außenkontaktflächen aufweisen und mit dem ersten Umverdrahtungsleitungsmuster über Durchkontakte durch das isolierende Trägersubstrat elektrisch leitend verbunden sein.
  • Mit einem derartigen Schaltungssubstrat ist es möglich, Außenkontakte für das elektronische Bauteil zu schaffen, die mit einem übergeordneten Schaltungsträger wie einer Leiterplatte eines Schaltungsmoduls kompatibel sind, während innerhalb des elektronischen Bauteils die Umverdrahtungsleitungen angeordnet sind, die den Übergang von den makroskopisch großen Außenkontaktflächen zu den mikroskopisch kleinen Kontaktflächen auf den Halbleiterchips schaffen. Dazu sind in dem ersten Umverdrahtungsleitungsmuster mikroskopisch kleine Kontaktanschlussflächen vorgesehen, die mit den Kontaktflächen auf den Halbleiterchips korrespondieren, wobei entweder über Flip-Chip-Kontakte oder über Bonddrähte eine Verbindung zwischen den Kontaktflächen und den Kontaktanschlussflächen hergestellt werden kann.
  • Auf den makroskopisch großen Außenkontaktflächen können wiederum Außenkontakte in Form von Höckern oder Lotbällen angeordnet sein, die aus dem elektronischen Bauteil in dem vorgegebenen Rastermaß herausragen und der Verbindung mit einem übergeordneten Schaltungsträger dienen.
  • Während für den ersten Halbleiterchip sowohl eine Verbindung über Flip-Chip-Kontakte zu den Kontaktanschlußflächen des ersten Umverdrahtungsleitungsmusters möglich ist als auch eine Verbindung über Bonddrähte durch aus realisierbar ist, bietet sich für den größeren Halbleiterchip, der mit seiner Aussparung auf seiner passiven Rückseite über den ersten Halbleiterchip gestülpt ist, ein Verbinden seiner Kontaktflächen auf seiner aktiven Oberseite über Bonddrähte mit den auf dem Schaltungsträger angeordneten mikroskopisch kleinen Kontaktanschlussflächen des ersten Umverdrahtungsleitungsmusters an. Die angepaßte Aussparung auf der Rückseite des zweiten Halbleiterchips berücksichtigt sowohl den Raumbedarf von Flip-Chip-Kontakten als auch den Raumbedarf von Bondverbindungen des ersten Halbleiterchips zu den Kontaktanschlussflächen des ersten Umverdrahtungsleitungsmusters.
  • Der Rahmen um die Aussparung auf der passiven Rückseite des zweiten Halbleiterchips weist genügend Stützbereiche auf, die es ermöglichen, mikroskopisch kleine Kontaktflächen auf der Oberseite des zweiten Halbleiterchips anzuordnen. Diese Stützbereiche stützen sich unmittelbar auf dem Schaltungsträger ab und sind entweder auf den Schaltungsträger aufgelötet oder aufgeklebt.
  • Neben der Aussparung für die Aufnahme des ersten Halbleiterchips kann der zweite Halbleiterchip auf seiner passiven Rückseite weitere Aussparungen aufweisen, die Bonddrähte des ersten Halbleiterchips aufnehmen können. Auch können diese Aussparungen so weit ausgebildet sein, daß sie eine räumliche Verbindung zu der Umgebung des zweiten Halbleiterchips schaffen, so daß eine Gehäusepressmasse, welche die elektronischen Bauteilkomponenten einschließt, Hohlräume im Bereich der Aussparungen für den ersten Halbleiterchip auffüllen kann. Somit können drei Arten von Aussparungen auf der passiven Rückseite des zweiten Halbleiterchips unterschieden werden, nämlich einmal die zentrale Aussparung, die den ersten Halbleiterchip vollständig mit seinen Bonddrähten oder seinen Flip-Chip- Höckern aufnimmt, ferner Aussparungen, die eine räumliche Verbindung schaffen, damit Kunststoffpreßmasse durch sie hindurch dringen kann, und schließlich Aussparungen, welche die Möglichkeit eröffnen, daß die Bonddrähte des ersten Halbleiterchips durch sie hindurch ragen, so daß diese Bonddrähte mit Kontaktanschlussflächen auf dem Schaltungsträger außerhalb des Bereichs des zweiten Halbleiterchips verbunden werden können.
  • Ein erfindungsgemäßes Stapeln eines großen Halbleiterchips und eines kleinen Halbleiterchips durch Verschachteln der Halbleiterchips ineinander, hat für folgende Anwendungen besondere Vorteile:
    • 1. Für ein elektronisches Bauteil mit einem Stapel aus einem Leistungschip und einem daten- oder signalverarbeitenden Chip. Dabei ist der Leistungschip kleiner als der signalverarbeitende Chip. Der Leistungschip kann folglich, ohne zusätzliches Volumen zu beanspruchen innerhalb der Aussparung des signalverarbeitenden Chips angeordnet sein.
    • 2. Ein elektronisches Bauteil mit einem Stapel aus einem Logikchip und einem Speicherchip. Ein Logik- oder Steuerchip ist in seinen Abmessungen kleiner als der zu steuernde Speicherchip, so daß bei einem derartigen Bauteil in vorteilhafter Weise der Raumbedarf auf die Größe des Speicherchips beschränkt werden kann, da das Steuer- oder Logikchip in einer Aussparung auf der Rückseite des Speicherchips angeordnet ist.
    • 3. Ein Bauteil aus einem Stapel mit einem Hochfrequenzverstärkungschip und einem Logikchip oder einem signalverarbeitenden Halbleiterchip. Bei dieser Anwendungsform der Erfindung ist das Hochfrequenzverstärkungschip ein äußerst kleiner Baustein, der in der Aussparung des zugehörigen Logikchip oder signalverarbeitenden Halbleiterchip untergebracht sein kann.
  • Von besonderem Vorteil ist, daß mit dem größeren zweiten Halbleiterchip eine Abschirmung für das kleinere, in der Aussparung angeordnete Halbleiterchip geschaffen werden kann, was besonders interessant für die dritte Anwendung ist. Dazu kann die Aussparung mit einer Abschirmbeschichtung versehen werden. Wird zusätzlich der erste Halbleiterchip in Flip- Chip-Technik ausgebildet, mit entsprechenden Flip-Chip- Kontakten, so kann seine passive Rückseite ebenfalls mit einem Abschirmungsmetall beschichtet sein. Während die Abschirmung von Hochfrequenzbauteilen ein besonderes Problem darstellt, weil großflächig erhebliche mechanische und kostenintensive Aufwendungen getrieben werden müssen, um ein derartiges Hochfrequenzbauteil abzuschirmen, kann mit der erfindungsgemäßen Stapeltechnik durch Beschichten der Aussparung mit einem Abschirmmetall der erste Halbleiterchip zuverlässig vor Störfrequenzen geschützt werden.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils mit einem ersten Halbleiterchip und mindestens einem zweiten Halbleiterchip, der eine Aussparung aufweist, in welcher der erste Halbleiterchip angeordnet ist, weist folgende Verfahrensschritte auf:
    Zunächst wird ein dünngeschliffener erster Halbleiterwafer einer minimalen Dicke mit integrierten Schaltungen in seinem aktiven Oberseitenbereich hergestellt und durch Trennen des dünngeschliffenen Halbleiterwafers werden erste Halbleiterchips bereitgestellt. Außerdem wird ein zweiter Halbleiterwafer mit integrierten Schaltungen in seinem aktiven Oberseitenbereich bereitgestellt, der mehr als eine doppelte Dicke des dünngeschliffenen Halbleiterwafers und größere Abmessungen als dieser aufweist. Dieser zweite Halbleiterwafer wird nun nicht in seiner vollen Größe dünngeätzt wie der erste Halbleiterwafer, sondern strukturiert dünngeätzt, d. h. auf seiner passiven Rückseite werden in Zeilen und Spalten angeordnete Aussparungen für die Aufnahme von ersten Halbleiterchips eingebracht.
  • Nach dem Einbringen der Aussparungen wird der zweite Halbleiterwafer zu zweiten Halbleiterchips mit Aussparungen zur Aufnahme der ersten Halbleiterchips in den Aussparungen getrennt. Als nächstes kann dann der erste Halbleiterchip auf einem Schaltungssubstrat unter Verbindung der Kontaktflächen des ersten Halbleiterchips mit Kontaktanschlussflächen eines ersten Umverdrahtungsleitungsmusters auf dem Schaltungssubstrat angeordnet werden. Danach wird der zweite Halbleiterchip auf dem Schaltungssubstrat durch Überstülpen des zweiten Halbleiterchips über den ersten Halbleiterchip unter Verbinden der Kontaktflächen des zweiten Halbleiterchips mit Kontaktanschlussflächen des ersten Umverdrahtungsleitungsmusters des Schaltungssubstrats angeordnet.
  • Bei dem Anordnen sowohl des ersten Halbleiterchips als auch des zweiten Halbleiterchips können diese entweder auf den Schaltungsträger geklebt oder gelötet werden. Das Verbinden mit den Kontaktanschlussflächen des ersten Umverdrahtungsleitungsmusters kann mittels Bondtechnik oder zumindest für den ersten Halbleiterchip auch mittels Verbinden über Flip-Chip- Technik erfolgen. Abschließend werden die Halbleiterchips auf dem Schaltungssubstrat zu einem elektronischen Bauteil in einer Kunststoffgehäusemasse unter Freilassen von Außenkontaktflächen eines zweiten Umverdrahtungsleitungsmusters des Schaltungssubstrats verpackt. Über Durchkontakte, die das Schaltungssubstrat aufweist, ist das erste Umverdrahtungsleitungsmuster elektrisch mit dem zweiten Umverdrahtungsleitungsmuster, und damit mit den Außenkontakten, verbunden.
  • Dieses Verfahren hat den Vorteil, daß am Layout der Halbleiterwafer keine Änderungen vorgenommen werden müssen, um eine kompakte Stapelung und ein Ineinanderschachteln eines ersten und eines zweiten Halbleiterchips zu erreichen. Es muß lediglich zusätzlich ein Dünnätzen für den ersten Halbleiterwafer vorgesehen werden, das gleichmäßig für den gesamten Halbleiterwafer durchgeführt werden kann, um dünngeätzte Halbleiterchips als erste Halbleiterchips zur Verfügung zu stellen. Für die Herstellung vieler zweiter Halbleiterchips wird lediglich der Ausgangshalbleiterwafer von seiner Rückseite aus strukturiert dünngeätzt, so daß Stege am Rand von jedem Halbleiterchip stehenbleiben und Aussparungen entstehen, die einmal als Stützrahmen dienen bzw. als Aufnahmehohlraum für den ersten Halbleiterchip vorgesehen sind.
  • Wie bereits erwähnt, kann das Verbinden der Kontaktflächen des ersten Halbleiterchips mit den Kontaktanschlussflächen des ersten Umverdrahtungsleitungsmusters durch eine Bondtechnik über Bonddrähte durchgeführt werden oder mit Hilfe der Flip-Chip-Technik, bei der Flip-Chip-Kontakte auf den Kontaktanschlussflächen des ersten Halbleiterchips ausgebildet werden, die dann unmittelbar auf die Kontaktanschlussflächen des ersten Umverdrahtungsleitungsmusters aufgebracht werden.
  • Für eine Flip-Chip-Montage des ersten Halbleiterchips können nach dem Einbringen der Aussparungen in den zweiten Halbleiterwafer unmittelbar die ersten Halbleiterchips mit Flip- Chip-Kontakten in den Aussparungen des zweiten Halbleiterwafers eingebettet werden. Danach kann der zweite Halbleiterwafer in einzelne Halbleiterchipkombinationen geteilt werden und mit einem Schaltungsträger elektrisch verbunden werden.
  • Das Dünnätzen kann für den ersten Halbleiterwafer durch ein chemisches Ätzpolieren erfolgen, da hier der gesamte Wafer dünnzuätzen ist. Dazu wird eine alkalische Lösung mit feinem Polierpulver eingesetzt, um einen schnellen Abtrag und gleichzeitig eine polierte Rückseite zu erzeugen. Für das strukturierte Dünnätzen der Rückseite des zweiten Halbleiterwafers werden die Stege, die später einen stabilisierenden Rahmen für die zweiten Halbleiterchips bilden sollen, durch eine Abdeckung vor der Ätzlösung geschützt und anschließend kann mit einer Mischung aus Flußsäure und Schwefelsäure ein chemisches Ätzen erfolgen. Dazu können die beiden Säuren einerseits verdünnt und andererseits gepuffert werden, um die Ätzrate zu steuern. Eine andere Ätzlösung weist Flursäure und Salpetersäure auf, wobei zum Puffern ein Salz der Salpetersäure wie Ammoniumfluorit eingesetzt wird.
  • Ein alternatives Verfahren zum strukturierten Dünnätzen der Rückseite des zweiten Halbleiterwafers besteht darin, die Stege abzudecken und anschließend eine Trockenätzung durchzuführen. Bei der Trockenätzung kann durch ein Zerstäubungsvorgang im Vakuum der nicht geschützte Bereich beispielsweise durch beschleunigte Edelgasionen abgetragen werden. Ein weiteres Verfahren zum strukturierten Abtragen der Rückseite des zweiten Halbleiterwafers besteht nach dem Abdecken darin, daß ein reaktives Plasmaätzen durchgeführt wird, bei dem anstelle von Edelgasionen reaktive Ionen im Plasma erzeugt und zum beschleunigten Abtragen der freien Bereiche eingesetzt werden.
  • Zusammenfassend ist festzustellen, daß die Erfindung auf einem Lösungsansatz basiert, bei dem in einen großen oberen Halbleiterchip rückseitig eine oder mehrere Vertiefungen eingebracht werden, die beispielsweise durch einen Waferätzprozess realisiert werden, um in die Vertiefung oder Aussparung einen kleineren Halbleiterchip versenken zu können. Darüber hinaus umfaßt die Erfindung die weitere Möglichkeit, zusätzliche Vertiefungen und Aussparungen einzubringen, die es ermöglichen, Bonddrähte des unteren Halbleiterchips auch außerhalb des oberen Halbleiterchips zu bonden. Schließlich ist auch die Möglichkeit gegeben, zusätzliche Vertiefungen einzubringen, die es erlauben, eine Kunststoffpreßmasse in den Hohlraum unter dem zweiten Halbleiterchip einzubringen. Schließlich können auch Kombinationen mit Flip-Chip-Technik durchgeführt werden. Außerdem sind Mehrfachstapelungen möglich, bei denen die Chips paarweise aufeinandergestapelt werden.
  • Zusammenfassend ergeben sich durch die Erfindung folgende Vorteile: 1. kurze Bonddrähte sind möglich, 2. eine einfache Entflechtung der Funktionen der Halbleiterchips ist möglich durch Nutzung des Bereichs des Trägersubstrats unter dem zweiten Halbleiterchip, 3. es sind kleinere Kunststoffgehäuse möglich durch den kompakten Aufbau der Stapelung. Im Vergleich zu anderen Lösungen hat die vorliegende Erfindung die Vorteile:
    • 1. Eine Kombination aus zwei Chips mit großen Chipunterschieden und der Anordnung des kleineren Chips unter dem größeren Chip ist möglich, wobei keine Probleme des Chipüberhangs für den größeren Chip auftreten.
    • 2. Im Bondbereich kann das zweite Halbleiterchip unterstützt werden, so daß ein unproblematisches Drahtbonden ermöglicht wird.
    • 3. Kompakte dünne Gehäuseformen sind möglich, weil die beiden Halbleiterchips ineinander versenkt sind.
  • Im Prinzip wird mit der vorliegenden Erfindung auf einem Verdrahtungsträger oder Schaltungsträger ein Basischip befestigt, das kleiner ist als ein zweiter Halbleiterchip. Der Schaltungsträger weist für den äußeren Anschluß des elektronischen Bauteils Außenkontaktflächen auf, die über Durchkontakte und Umverdrahtungsleitungen mit denen Elektroden der Halbleiterchips verbunden werden können.
  • Auf den Außenkontaktflächen können wiederum Außenkontakte in Form von Lotbällen oder in Form von Höckern aufgebracht sein. Die elektrischen Verbindungen zwischen dem Basischip und dem Verdrahtungsträger können mit Hilfe von Drahtbonden hergestellt werden. Schließlich wird auf den Basischip ein Topchip, also ein zweiter Halbleiterchip, mit einer rückseitig vorhandenen Kavität gestapelt. Die Kavität ist ausreichend groß, so daß der komplette Basischip mit Drähten ausgespart ist. Auch der Topchip oder zweite Halbleiterchip kann durch Drahtbonden mit dem Verdrahtungsträger bzw. Schaltungsträger verbunden werden. Zusätzliche Aussparungen sorgen dafür, daß eine Umhüllung des Basischips mit einer Kunststoffgehäusemasse innerhalb des zweiten Halbleiterchips möglich wird.
  • Als eine weitere Variante ist es möglich, daß zusätzliche Aussparungen auf der Rückseite des zweiten Halbleiterchips vorgesehen werden, durch die Bonddrähte verlaufen können, die eine Verbindung zwischen dem Schaltungsträger und den Kontaktflächen des Basischips herstellen.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beigefügten Figuren näher erörtert.
  • Fig. 1 zeigt einen prinzipiellen Querschnitt durch ein elektronisches Bauteil mit einem Stapel aus Halbleiterchips einer ersten Ausführungsform der Erfindung,
  • Fig. 2 bis 8 zeigen unterschiedliche schematische Einzelansichten der beiden ineinander angeordneten Halbleiterchips der ersten Ausführungsform der Erfindung nach Fig. 1,
  • Fig. 2 zeigt eine schematische Draufsicht auf einen ersten Halbleiterchip,
  • Fig. 3 zeigt einen schematischen Querschnitt durch den ersten Halbleiterchip,
  • Fig. 4 zeigt eine schematische Untersicht des ersten Halbleiterchips,
  • Fig. 5 zeigt eine schematische Draufsicht des zweiten Halbleiterchips, der größer ist als der erste Halbleiterchip,
  • Fig. 6 zeigt einen schematischen Querschnitt durch den zweiten Halbleiterchip,
  • Fig. 7 zeigt eine schematische Untersicht des zweiten Halbleiterchips,
  • Fig. 8 zeigt einen schematischen Bonddrahtplan, der ineinander angeordneten ersten und zweiten Halbleiterchips der ersten Ausführungsform der Erfindung,
  • Fig. 9 zeigt einen prinzipiellen Querschnitt durch ein Halbleiterbauteil mit einem Stapel aus Halbleiterchips einer zweiten Ausführungsform der Erfindung,
  • Fig. 10 bis 16 zeigen unterschiedliche schematische Einzelansichten der beiden ineinander angeordneten Halbleiterchips der zweiten Ausführungsform der Erfindung,
  • Fig. 10 zeigt eine schematische Draufsicht auf einen ersten Halbleiterchip,
  • Fig. 11 zeigt einen schematischen Querschnitt durch einen ersten Halbleiterchip,
  • Fig. 12 zeigt eine schematische Untersicht des ersten Halbleiterchips,
  • Fig. 13 zeigt eine schematische Draufsicht auf einen zweiten Halbleiterchip,
  • Fig. 14 zeigt einen schematische Querschnitt durch den zweiten Halbleiterchip,
  • Fig. 15 zeigt eine schematische Untersicht des zweiten Halbleiterchips,
  • Fig. 16 zeigt einen schematischen Bonddrahtplan, der ineinander angeordneten ersten und zweiten Halbleiterchips der zweiten Ausführungsform der Erfindung,
  • Fig. 17 zeigt einen prinzipiellen Querschnitt durch ein elektronisches Bauteil mit einem Stapel aus Halbleiterchips einer dritten Ausführungsform der Erfindung,
  • Fig. 18 zeigt einen prinzipiellen Querschnitt durch ein elektronisches Bauteil mit einem Stapel aus Halbleiterchips einer vierten Ausführungsform der Erfindung.
  • Fig. 1 zeigt einen prinzipiellen Querschnitt durch ein elektronisches Bauteil 1 mit einem Stapel aus Halbleiterchips 2 und 3 einer ersten Ausführungsform der Erfindung. Das Bezugszeichen 4 kennzeichnet eine passive Rückseite des zweiten Halbleiterchips. Das Bezugszeichen 5 kennzeichnet eine Aussparung in der passiven Rückseite 4 des Halbleiterchips. Das Bezugszeichen 6 kennzeichnet ein Schaltungssubstrat, auf dem die ineinander angeordneten Halbleiterchips 2 und 3 gestapelt sind. Das Bezugszeichen 7 kennzeichnet ein Umverdrahtungsleitungen, die auf einem isolierenden Trägersubstrat 9 angeordnet sind. Das Bezugszeichen 8 kennzeichnet Durchkontakte, die Umverdrahtungsleitungen auf der chipseitigen Oberseite des isolierenden Trägersubstrats 9 mit Umverdrahtungsleitungen auf der gegenüberliegenden Seite des isolierenden Trägersubstrats 9 verbinden.
  • In dieser Ausführungsform der Erfindung weist die chipseitige Seite 12 des isolierenden Trägersubstrats 9 ein erstes Umverdrahtungsleitungsmuster 10 auf und die gegenüberliegende Seite 13 des isolierenden Trägersubstrats 9 zeigt ein zweites Umverdrahtungsleitungsmuster 11 auf. Das Bezugszeichen 14 kennzeichnet mikroskopisch kleine Kontaktanschlussflächen der Umverdrahtungsleitungen 7 des ersten Umverdrahtungsleitungsmusters 10, die mit entsprechenden mikroskopisch kleinen Kontaktflächen 15 auf den Halbleiterchips korrespondieren. Unter mikroskopisch klein wird in diesem Zusammenhang ein Körper oder eine Fläche verstanden, die Abmessungen aufweist, die nur unter dem Lichtmikroskop meßbar sind und mit bloßem Auge nicht erkennbar sind.
  • Das zweite Umverdrahtungsleitungsmuster 11 auf der gegenüberliegenden Seite 13 des Schaltungssubstrats 6 bzw. auf dem isolierenden Trägersubstrat 9 weist makroskopisch große Außenkontaktflächen 16 auf. Unter makroskopisch wird in diesem Zusammenhang ein Körper oder eine Fläche verstanden, die Abmessungen aufweist, welche mit bloßem Auge erkennbar sind. Diese Außenkontaktflächen 16 können Außenkontakte 17 tragen, die in der Ausführungsform nach Fig. 1 aus Lötbällen bestehen und in einem Rastermaß R auf der Unterseite des elektronischen Bauteils angeordnet sind, sowie aus dem Gehäuse des elektronischen Bauteils 1 herausragen.
  • In der Ausführungsform, die in Fig. 1 gezeigt wird, werden die mikroskopisch kleinen Kontaktflächen 15 auf den Halbleiterchips und die mikroskopisch kleinen Kontaktanschlussflächen 14 auf dem ersten Umverdrahtungsleitungsmuster 10 über Bonddrähte 18 miteinander verbunden. Das Bezugszeichen 20 kennzeichnet Stützbereiche des zweiten Halbleiterchips 3, welche die volle Materialstärke des Halbleiterchips aufweisen und rundum die Aussparung 5 angeordnet sind. Diese Stützbereiche 20 sind auf der Oberseite 12 des Schaltungssubstrat 6 befestigt und weisen auf der aktiven Oberseite 21 des zweiten Halbleiterchips 3 die mikroskopisch kleinen Kontaktflächen 15 auf, womit der Vorteil verbunden ist, daß beim Aufbringen der Bonddrähte 18 der zweite Halbleiterchip 3 sich auf dem Schaltungssubstrat 6 abstützen kann. Dazu ist der zweite Halbleiterchip 3 in den Stützbereichen 20 über eine isolierende Klebstoffschicht auf das erste Umverdrahtungsleitungsmuster 10 geklebt.
  • Das Bezugszeichen 28 kennzeichnet die durch die Bonddrähte 18 hergestellten Bondverbindungen. In Fig. 1 sind unterschiedliche Bondverbindungen 28 dargestellt, die als Ergebnis entweder einen Bondbogen oder einen Bondkopf aufweisen. Dabei kann der Bondkopf sowohl auf den Kontaktanschlussflächen 14 des ersten Umverdrahtungsleitungsmusters 10 als auch auf den Kontaktflächen 15 der Halbleiterchips realisiert werden. Da eine Bondverbindung 28 mit einem Bondbogen 30 wesentlich flacher ausgeführt werden kann als mit einem Bondkopf, bietet sich diese Art der Bondverbindung besonders für die aktive Oberseite 29 des ersten Halbleiterchips an, der in der Aussparung 5 des zweiten Halbleiterchips 3 angeordnet ist, da der Bondbogen 30 wesentlich weniger Höhe beansprucht. Andererseits ist das Bonden mit einem Bondkopf 31 von Vorteil, wenn zwar genügend Höhe aber wenig Raum in der Breite zur Verfügung steht.
  • Somit wäre die optimale Bondverbindung für den in der Aussparung 5 angeordneten ersten Halbleiterchip 2 eine Bondverbindung, die aus einem Bondkopf 31 auf den Kontaktanschlussflächen 14 des ersten Umverdrahtungsleitungsmusters 10 angeordnet ist, in Kombination mit einem Bondbogen 30 auf der Kontaktfläche 15 des ersten Halbleiterchips 2. Im Prinzip gilt das auch für die Bondverbindung zwischen den mikroskopisch kleinen Kontaktanschlussflächen des ersten Umverdrahtungsleitungsmusters 10 mit den Kontaktflächen des zweiten Halbleiterchips 3, wie es auf der rechten Seite in Fig. 1 dargestellt ist. Auf der linken Seite in Fig. 1 sind alternative Bondverbindungen dargestellt, die für den ersten Halbleiterchip 2 zwei Bondbögen 30 aufweisen und für den zweiten Halbleiterchip 3 eine Kombination aus einem Bondkopf 31 auf der Kontaktfläche 15 und einem Bondbogen 30 auf der Kontaktanschlussfläche 14 vorsieht. Zwar sind diese Bondverbindungen 28 grundsätzlich möglich, doch stellen sie keine optimale Lösung für das in Fig. 1 dargestellte elektronische Bauteil dar.
  • Die erste Ausführungsform nach Fig. 1 zeigt den Vorteil, der insbesondere in der Kompaktheit des elektronischen Bauteils besteht, dadurch daß ein erstes Halbleiterchip 2 innerhalb einer Aussparung 5 eines zweiten Halbleiterchips 3 angeordnet ist. Diese Aussparung 5 wird von der Rückseite 4 für mehrere Halbleiterchips eines Halbleiterwafers gleichzeitig in dem Bereich des zweiten Halbleiterchips 3 von der passiven Rückseite 4 aus hineingeätzt. Die Raumersparniss ist beträchtlich, da für beide Halbleiterchips 2 und 3 zusammen lediglich das Volumen des zweiten Halbleiterchips 3 in Anspruch genommen wird.
  • Bei dieser Lösung wird besonders vorteilhaft ausgenutzt, daß der größte Bereich eines Halbleiterchips 3, der elektronische Speicherelemente oder elektronische Signalschaltungen an seiner Oberseite aufweist, nicht zum Schalten von Signalen oder zum Speichern von Daten benötigt wird. Dieses nicht benötigte Volumen wird hier einer weiteren Nutzung zugeführt, indem ein kleinerer Halbleiterchip 2, der entweder die Steuerschaltung für ein Speicherchip aufnimmt oder der in einer Kombination aus großflächigem Signalverarbeitungschip und kleinflächigem Hochfrequenzchip die Aufgabe der Hochfrequenzverstärkung übernimmt oder der in einer Kombination aus einem Leistungsverstärkungsbauteil und einem signalverarbeitendem Chip den Part der Leistungsversorgung übernimmt, so daß kein zusätzlicher Raum- oder Flächenbedarf für dieses mit einem Stapel aus den Halbleiterchips 2 und 3 versehene elektronische Bauteil besteht. Auch die sonst nutzlose Fläche unter einem großflächigen Speicher- oder Signalverarbeitungschip kann nun intensiv genutzt werden.
  • Die Rückseite des ersten Halbleiterchips in der Aussparung 5 des zweiten Halbleiterchips 3 kann elektrisch mit einem Außenkontakt über das Umverdrahtungsleitungsmuster 10 und einen Durchkontakt 8 und über das Umverdrahtungsleitungsmuster 11 mit einer Außenkontaktfläche 16, die einen Außenkontakt 17 trägt, verbunden sein, so daß beispielsweise negative Potentiale oder Massepotentiale über diesen Außenkontakt, der mit der passiven Unterseite des ersten Halbleiterchips 2 elektrisch verbunden ist, an die Unterseite angelegt werden können.
  • Der weitere Vorteil dieser ersten Ausführungsform der Erfindung liegt darin, daß die mikroskopisch kleinen Kontaktflächen 15 der Halbleiterchips 2 und 3 über das erste Umverdrahtungsleitungsmuster 10 die Durchkontakte 8 und das zweite Umverdrahtungsleitungsmuster 11 mit den makroskopischen Außenkontakten 17 verbunden sein können. Diese makroskopischen Außenkontakte 17 weisen ein Rastermaß R auf und können auf einer der Außenflächen des elektronischen Bauteils 1 in einer Matrix gleichmäßig über die Fläche verteilt angeordnet sein.
  • Die Fig. 2 bis 8 zeigen unterschiedliche schematische Einzelansichten der beiden ineinander angeordneten Halbleiterchips der ersten Ausführungsform der Erfindung nach Fig. 1. Dabei zeigen die Fig. 2, 3 und 4 die Größenordnungen des ersten Halbleiterchips 2, der kleiner ist als der zweite Halbleiterchip 3, der mit den Fig. 5, 6 und 7 gezeigt wird. Komponenten mit gleichen Funktionen wie in Fig. 1 werden mit gleichen Bezugszeichen gekennzeichnet und für die Fig. 2 bis 8 nicht extra erläutert.
  • Fig. 2 zeigt eine schematische Draufsicht auf einen ersten Halbleiterchip 2 der Ausführungsform nach Fig. 1. Der erste Halbleiterchip 2 weist auf seiner aktiven Oberseite 29 eine geringe Zahl an mikroskopisch kleinen Kontaktflächen 15 auf und kann entweder ein Steuerchip für einen großflächigen Speicherchip bzw. Memorychip darstellen oder ein Hochfrequenzchip für einen signalverarbeitenden Chip oder ein Leistungsverstärkungschip für einen entsprechend großflächiges Signalverarbeitungschip sein. Derartige Halbleiterchips weisen eine sehr begrenzte Zahl an integrierten Schaltungen auf ihrer aktiven Oberseite auf und folglich können die Kontaktflächen 15 auf eine geringe Zahl begrenzt werden. Demgegenüber ist die aktive Oberseite 21 eines zweiten Halbleiterchips 3 wesentlich größer, da dieser zweite Halbleiterchip 3, der ein Speicherbaustein oder ein signalverarbeitender Baustein sein kann, wesentlich mehr Schaltungsfunktionen als der erste Halbleiterchip 2 aufweist.
  • Fig. 3 zeigt einen schematischen Querschnitt durch den ersten Halbleiterchip 2. Dieser erste Halbleiterchip 2 ist gegenüber dem zweiten Halbleiterchip 3 auf seiner gesamten passiven Rückseite 26 dünngeschliffen bzw. dünngeätzt, so daß er nur noch eine Dicke d aufweist, die wesentlich geringer ist als die Dicke D des zweiten Halbleiterchips 3. Dieses Dünnschleifen kann für viele Halbleiterchips 2 auf einem Halbleiterwafer gleichzeitig erfolgen, bevor ein derartiger Halbleiterwafer in einzelne dünngeschliffene Halbleiterchips getrennt wird. Die aktive Oberseite 29 mit den Kontaktflächen 15 bleibt dabei vollständig erhalten.
  • Fig. 4 zeigt eine schematische Untersicht des ersten Halbleiterchips 2, wobei die passive Rückseite 26 eine vollkommen ebene unstrukturierte Fläche darstellt. Diese Rückseite kann metallisiert sein, um einerseits auf die Rückseite ein Massepotential zu legen oder um diese Rückseite als Abschirmfläche zu verwenden.
  • Fig. 5 zeigt eine schematische Draufsicht des zweiten Halbleiterchips 3, der größer ist als der erste Halbleiterchip 2. Dieser zweite Halbleiterchip 3 weist eine erheblich höhere Anzahl an elektronischen Schaltkreisen auf wie beispielsweise die oben erwähnten signalverarbeitenden Halbleiterchips oder die Speicherchips als der erste. In dieser Ausführungsform sind die mikroskopisch kleinen Kontaktflächen 15 auf der aktiven Oberseite 21 des zweiten Halbleiterchips 3 im Randbereich angeordnet.
  • Fig. 6 zeigt einen schematischen Querschnitt durch den zweiten Halbleiterchip 3. Dieser Querschnitt durch den zweiten Halbleiterchip 3 zeigt neben der Aussparung 5 zur Aufnahme des ersten Halbleiterchipsw weitere Aussparungen 23 zwischen Stützbereichen 20 im Randbereich des Halbleiterchips 3 auf. Diese Stützbereiche 20 dienen im wesentlichen dazu, eine feste Unterlage für die Kontaktflächen zu schaffen, um ein sicheres Bonden zu ermöglichen. Die zusätzlichen Aussparungen 23 in den Stützbereichen 20 sind in dieser Ausführungsform der Erfindung vorgesehen, damit beim Verpacken der ineinander angeordneten Halbleiterchips 2 und 3 in einer Kunststoffgehäusemasse diese Kunststoffgehäusemasse durch die zusätzlichen Aussparungen 23 dringen kann um somit die Hohlräume in der Aussparung 5 zwischen dem ersten Halbleiterchip 2 und der Aussparung des zweiten Halbleiterchips 3 aufzufüllen.
  • Fig. 7 zeigt eine schematische Untersicht des zweiten Halbleiterchips 3, die nochmals die Stützbereiche 20 als Winkel ausgebildet darstellt und die zusätzlichen Öffnungen 23, die jeweils auf einer Seitenmitte zum Eindringen der Kunststoffgehäusemasse in die passive Rückseite des Halbleiterchips eingeätzt wurden. Dabei ist anzumerken, daß die zusätzlichen Ätzungen für die Aussparungen 23, wie es der Querschnitt des Halbleiterchips 3 in Fig. 6 zeigt, nicht so tief ausgeführt sind wie die Aussparung 5 zur Aufnahme des ersten Halbleiterchips 2. Somit bleibt genügend Material auch in den Bereichen der zusätzlichen Aussparungen bzw. Vertiefungen in das Halbleiterchipmaterial hinein noch stehen, um die direkt darüber angeordneten Kontaktflächen beim Bonden zu stützen.
  • Fig. 8 zeigt einen schematischen Bonddrahtplan der ineinander angeordneten ersten und zweiten Halbleiterchips 2 und 3 der ersten Ausführungsform der Erfindung. Dieser schematische Bonddrahtplan ist mit durchgezogenen Linien für die Oberseite des zweiten Halbleiterchips 3 gezeichnet und mit punktierten Linien für die unter dem Halbleiterchip 3 angeordneten kleineren Halbleiterchips 2 dargestellt. Durch die strichpunktierte Linie 32 werden die Umrisse der Aussparungen 5 und der zusätzlichen Aussparungen 23 gekennzeichnet. In diesem Bondplan gibt es innere Kontaktanschlussflächen 33 des ersten Umverdrahtungsleitungsmusters, die innerhalb der Aussparung 5 des zweiten Halbleiterchips 3 angeordnet sind und äußere Kontaktanschlussflächen 34, die außerhalb des zweiten Halbleiterchips angeordnet sind. Während die Kontaktflächen 15 des ersten Halbleiterchips 2 mit den inneren Kontaktanschlussflächen 33 über Bondverbindungen elektrisch verbunden sind, sind die Kontaktflächen 15 des zweiten größeren Halbleiterchips 3 mit den äußeren Kontaktanschlussflächen des ersten Umverdrahtungsleitungsmusters 10 verbunden. Mit diesem Bonddrahtplan wird deutlich, daß der erste Halbleiterchip 2 wesentlich kleiner sein muß als der zweite Halbleiterchip 3, da zusätzlich zu der Fläche des ersten Halbleiterchips 2 noch innere Kontaktanschlussflächen 33 mit entsprechenden Bonddrähten 18 vorzusehen sind.
  • Fig. 9 zeigt einen prinzipiellen Querschnitt durch ein elektronisches Bauteil mit einem Stapel aus Halbleiterchips 2 und 3 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der wesentliche Unterschied zwischen der ersten Ausführungsform nach Fig. 1 und der zweiten Ausführungsform nach Fig. 2 liegt darin, daß die Bondverbindungen 28 des ersten Halbleiterchips 2 in der zweiten Ausführungsform nicht auf inneren Kontaktanschlussflächen, wie sie in Fig. 8 gezeigt werden, enden, sondern auf Kontaktanschlussflächen 14 des ersten Umverdrahtungsleitungsmusters 10, die außerhalb des Umfangs des zweiten größeren Halbleiterchips 3 angeordnet sind. Dazu sind von der passiven Rückseite des zweiten Halbleiterchips 3 zusätzliche Aussparungen vorgesehen, die ein Durchführen von Bonddrähten 18 ermöglichen.
  • Fig. 10 bis 16 zeigen unterschiedliche schematische Einzelansichten der beiden ineinander angeordneten Halbleiterchips 2 und 3 der zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und in den nachfolgenden Fig. 10 bis 16 nicht extra erläutert.
  • Die Fig. 10, 11 und 12 zeigen unterschiedliche schematische Einzelansichten des kleineren ersten Halbleiterchips 2 und die Fig. 13, 14 und 15 zeigen unterschiedliche schematische Einzelansichten des größeren zweiten Halbleiterchips 3.
  • Fig. 10 zeigt eine schematische Draufsicht auf den ersten Halbleiterchip 2 der zweiten Ausführungsform der Erfindung. Dieser erste Halbleiterchip 2 der Fig. 10 unterscheidet sich von dem ersten Halbleiterchip 2 der Fig. 2 darin, daß auf der aktiven Oberseite 29 lediglich an zwei gegenüberliegenden Seitenrändern mikroskopisch kleine Kontaktflächen 15 vorgesehen sind.
  • Fig. 11 zeigt einen schematischen Querschnitt durch den ersten Halbleiterchip 2, wobei dieser Halbleiterchip 2 gegenüber dem Halbleiterchip 3 in seiner Dicke d geringer ist, was durch ein Dünnschleifen eines Halbleiterwafers für mehrere erste Halbleiterchips 2 durchgeführt werden kann.
  • Fig. 12 zeigt eine schematische Untersicht des ersten Halbleiterchips 2 der zweiten Ausführungsform der Erfindung, die sich im Prinzip nicht von der Unteransicht der ersten Ausführungsform, die in Fig. 4 zu sehen ist, unterscheidet.
  • Fig. 13 zeigt eine Draufsicht auf einen zweiten Halbleiterchip 3 der zweiten Ausführungsform der Erfindung, wobei sich diese Draufsicht der Fig. 13 nicht von der Draufsicht in Fig. 5 der ersten Ausführungsform der Erfindung unterscheidet.
  • Fig. 14 zeigt einen schematischen Querschnitt durch den zweiten Halbleiterchip 3. Dieser Querschnitt des zweiten Halbleiterchips unterscheidet sich von dem Querschnitt des zweiten Halbleiterchips 3 der ersten Ausführungsform dadurch, daß lediglich an zwei gegenüberliegenden Seitenbereichen größere Aussparungen 22 vorgesehen sind und nicht auf allen vier Seiten des zweiten Halbleiterchips 3. Außerdem sind die zusätzlichen Aussparungen oder Vertiefungen von der Rückseite des zweiten Halbleiterchips 3 aus in Profil und Breite so gestaltet, daß Bonddrähte durch diese Aussparungen hindurch geführt werden können.
  • Fig. 15 zeigt eine schematische Untersicht des zweiten Halbleiterchips 3 der zweiten Ausführungsform der Erfindung. Diese schematische Untersicht zeigt, daß die Aussparungen 22 auf der Unterseite des zweiten Halbleiterchips 3 wesentlich breiter sind als die Aussparungen, wie sie bei der ersten Ausführungsform mit Fig. 7 gezeigt werden. Aufgrund dieser Größe ist es möglich, die vorgesehenen Bonddrähte nach außen zu führen.
  • Fig. 16 zeigt einen schematischen Bonddrahtplan der ineinander angeordneten ersten und zweiten Halbleiterchips 2 und 3 der zweiten Ausführungsform der Erfindung. Die strichpunktierte Linie 32 kennzeichnet wieder die Grenzen der Aussparung 5 sowie die Grenzen der gegenüberliegenden Aussparungen 22 bzw. 23. Diese Aussparungen 22 und 23 haben eine ausreichende Breite um die auf gegenüber liegenden Seiten angeordneten Kontaktflächen des ersten Halbleiterchips 2, dessen Umrisse mit punktierten Linien gekennzeichnet sind, durch die Aussparung 22 zu führen. Außerdem sind die Aussparungen 22 bzw. 23 so breit, daß beim Verpacken Kunststoffgehäusemasse durch die Aussparungen dringen kann um die Hohlräume in der Aussparung 5, in der der erste Halbleiterchip 2 angeordnet ist, aufzufüllen.
  • Ein Vorteil der zweiten Ausführungsform gegenüber der ersten Ausführungsform ist, daß zum elektrischen Verbinden der Kontaktflächen 15 des ersten Halbleiterchips 2 mit dem ersten Umverdrahtungsleitungsmuster 10 keine inneren Kontaktanschlussflächen 33, wie sie in Fig. 9 für die erste Ausführungsform der Erfindung gezeigt werden, erforderlich sind. Das bedeutet, dieser Bereich der Aussparung 5 der ersten Ausführungsform der Erfindung kann für den ersten Halbleiterchip 2 genutzt werden, so daß bei gleichen Abmessungen des zweiten Halbleiterchips 3 ein etwas größeres erstes Halbleiterchip 2 in der Aussparung 5 untergebracht werden kann. Gleichzeitig wird damit die Kompaktheit des elektronischen Bauteils sowie der Stapelung innerhalb des elektronischen Bauteils vergrößert.
  • Während in der ersten Ausführungsform nach Fig. 1 eine vorteilhafte Kombination aus einem Logik-Halbleiterchip bzw. Steuerungs-Halbleiterchip als erstes Halbleiterchip 2 mit einem Speicher-Halbleiterchip als zweites Halbleiterchip 3 vorgesehen ist, da wesentlich mehr Kontaktflächen für das erste Halbleiterchip 2 verbindbar werden, nämlich an allen vier Umfangsseiten des ersten Halbleiterchips 2, ist die zweite Ausführungsform für die Anwendung einer Kombination aus einem elektronischen Leistungshalbleiterchip als erstes Halbleiterchip 2 und einem signalverarbeitenden Halbleiterchip 3 als zweites Halbleiterchip 3 besonders geeignet, zumal leistungsschaltende Halbleiterchips nur wenige Kontaktflächen für eine Verbindung zu Außenkontakten erfordern.
  • Fig. 17 zeigt einen prinzipiellen Querschnitt durch ein elektronisches Bauteil 1 mit einem Stapel aus Halbleiterchips 2 und 3 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der Unterschied zu den vorhergehenden ersten und zweiten Ausführungsformen besteht bei dieser dritten Ausführungsform darin, daß der erste Halbleiterchip 2 auf seiner aktiven Oberseite 26 Flip-Chip-Kontakte 19 aufweist. Damit kann auf Bondverbindungen und Bonddrähte für den ersten Halbleiterchip 2 verzichtet. Das bedeutet gleichzeitig, daß dieser erste Halbleiterchip 2 die Aussparung in dem zweiten Halbleiterchip 3 wesentlich vollständiger ausfüllen kann als die mit Bonddrähten versehenen ersten Halbleiterchips 2 der ersten und zweiten Ausführungsform der Erfindung.
  • Die Abmessungen der Flip-Chip-Kontakte in Form von Lotbällen sind den mikroskopisch kleinen Abmessungen der Kontaktflächen 15 des ersten Halbleiterchips angepaßt und in der Fig. 17 nur zur Verdeutlichung wesentlich übertrieben groß dargestellt, so daß die Gesamthöhe der Aussparung 5 in dem zweiten Halbleiterchip 3 ebenfalls gegenüber den vorhergehenden Ausführungsformen verkleinert werden kann. Durch die strichpunktierten Linien 32 wird die Position zusätzlicher Aussparungen 23 angedeutet, durch die eine Kunststoffgehäusemasse 27 in die Hohlräume zwischen dem ersten Halbleiterchip 2 und dem zweiten Halbleiterchip 3 eindringen kann.
  • Das Rastermaß r der Flip-Chip-Kontakte ist ebenfalls im Vergleich zu dem Rastermaß R der Außenkontakte kleiner, so daß teilweise auch dieses Rastermaß r der Flip-Chip-Kontakte unter einem Lichtmikroskop meßbar ist, während das Rastermaß der Matrix aus Außenkontakten 17 mit bloßem Auge erkennbar ist. Die dritte Ausführungsform kann für Anwendungen eingesetzt werden, wie sie auch für die beiden ersten Ausführungsformen möglich sind. Jedoch wird die dritte Ausführungsform vorzugsweise für die Kombination eines Logikbausteins oder Steuerbausteins mit einem Speicherbaustein eingesetzt, wobei der Steuer- oder Logikbaustein durch das erste Halbleiterchip 2 realisiert ist und der Speicherbaustein durch das zweite Halbleiterchip 3 realisiert ist.
  • Fig. 18 zeigt einen prinzipiellen Querschnitt durch ein elektronisches Bauteil 1 mit einem Stapel aus Halbleiterchips 2 und 3 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die vierte Ausführungsform der Fig. 18 unterscheidet sich von der Ausführungsform, die in Fig. 17 gezeigt wird, dadurch, daß die Innenflächen 25 der Aussparung 5 auf dem zweiten Halbleiterchip 3 mit einer metallischen Abschirmbeschichtung versehen sind. Darüber hinaus ist auch die passive Rückseite 26 des ersten Halbleiterchips 2 mit einer entsprechenden abschirmenden metallischen Schicht versehen.
  • Mit einer derart kompakten Abschirmung insbesondere des ersten Halbleiterchips 1 kann ein Schutz gegen hochfrequente Störsignale geschaffen werden, so daß sich diese vierte Ausführungsform der Erfindung besonders für Hochfrequenz- Bauteile als ersten Halbleiterchip 2 eignet, die mit einem Signalchip wie dem zweiten Halbleiterchip zusammenwirken. Dieses Zusammenwirken wird durch das erste Umverdrahtungsleitungsmuster 10 gewährleistet, daß die Flip-Chip-Ausgänge über die Flip-Chip-Kontakte 19 des ersten Halbleiterchips 2 mit den Bonddrahtverbindungen zu dem zweiten Halbleiterchip 3, der beispielsweise die demodulierten Signale verarbeitet, verbindet. Bezugszeichenliste 1 elektronisches Bauteil
    2 erster Halbleiterchip
    3 zweiter Halbleiterchip
    4 passive Rückseite des zweiten Halbleiterchips
    5 Aussparung
    6 Schaltungssubstrat
    7 Umverdrahtungsleitung
    8 Durchgangskontakte
    9 isolierendes Trägersubstrat
    10 erstes Umverdrahtungsleitungsmuster
    11 zweites Umverdrahtungsleitungsmuster
    12, 13 einander gegenüberliegende Seiten des Schaltungssubstrats
    14 mikroskopisch kleine Kontaktanschlussflächen
    15 Kontaktflächen der Halbleiterchips
    16 makroskopisch große Außenkontaktflächen
    17 Außenkontakte
    18 Bonddrähte
    19 Flip-Chip-Kontakte
    20 Stützbereiche
    21 aktive Oberseite des zweiten Halbleiterchips
    22 Aussparungen für Bonddrähte
    23 Aussparungen für Kunststoffpressmasse
    24 Abschirmbeschichtung
    25 Innenfläche der Aussparung
    26 passive Rückseite des ersten Halbleiterchips
    27 Kunststoffgehäusemasse
    28 Bondverbindungen
    29 aktive Oberseite des ersten Halbleiterchips
    30 Bondbogen
    31 Bondkopf
    32 strichpunktierte Linie
    33 innere Kontaktanschlussfläche
    34 äußere Kontaktanschlussfläche
    d Dicke des ersten Halbleiterchips
    D Dicke des zweiten Halbleiterchips
    r Rastermaß der Flip-Chip-Kontakte
    R Rastermaß der Außenkontakte

Claims (22)

1. Elektronisches Bauteil mit einem Stapel aus Halbleiterchips (2, 3) unterschiedlicher Größe, das einen ersten Halbleiterchip (2) und mindestens einen zweiten Halbleiterchip (3) aufweist, wobei der erste Halbleiterchip (2) eine geringere Dicke (d) und geringere Außenabmessungen als der zweite Halbleiterchip (3) aufweist, und wobei der zweite Halbleiterchip (3) auf seiner passiven Rückseite (4) eine Aussparung (5) aufweist, in welcher der erste Halbleiterchip (2) angeordnet ist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass der erste Halbleiterchip (2) und der zweite Halbleiterchip (3) ineinander geschachtelt auf einem Schaltungssubstrat (6) mit Umverdrahtungsleitungen (7) und mit Durchgangskontakten (8) angeordnet sind.
3. Elektronisches Bauteil nach Anspruch 2, dadurch gekennzeichnet, dass das Schaltungssubstrat (6) ein isolierendes Trägersubstrat (9) aufweist, das ein erstes Umverdrahtungsleitungsmuster (10) und ein zweites Umverdrahtungsleitungsmuster (11) aufweist, die auf den einander gegenüberliegenden Seiten (12, 13) des Schaltungssubstrats (6) angeordnet sind, wobei das erste Umverdrahtungsleitungsmuster (10) mikroskopisch kleine Kontaktanschlußflächen (14) aufweist, die mit mikroskopisch kleinen Kontaktflächen (15) des ersten und des zweiten Halbleiterchips (2, 3) elektrisch leitend verbunden sind, wobei das zweite Umverdrahtungsleitungsmuster (11) makroskopisch große Außenkontaktflächen (16) aufweist und wobei das erste Umverdrahtungsleitungsmuster (10) und das zweite Umverdrahtungsleitungsmuster (11) miteinander über Durchgangskontakte (8) des Trägersubstrats (9) elektrisch leitend verbunden sind.
4. Elektronisches Bauteil nach Anspruch 2 oder Anspruchs 3, dadurch gekennzeichnet, dass das Schaltungssubstrat (6) makroskopisch große Außenkontakte (17) aufweist, die auf Außenkontaktflächen (16) angeordnet sind und in einer Matrixanordnung aus dem elektronischen Bauteil (1) in einem vorgegebenen Rastermaß (r) herausragen.
5. Elektronisches Bauteil nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der erste und der zweite Halbleiterchip (2, 3) über Bonddrähte (18) mit Kontaktanschlußflächen (14) des ersten Umverdrahtungsleitungsmusters (10) elektrisch verbunden sind.
6. Elektronisches Bauteil nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der erste Halbleiterchip (2) über Flip-Chip Kontakte (19) und der zweite Halbleiterchip (3) über Bonddrähte (18) mit Kontaktanschlussflächen (14) des ersten Umverdrahtungsleitungsmusters (10) elektrisch verbunden sind.
7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Halbleiterchip (3) außerhalb der Aussparung (5) für den ersten Halbleiterchip (2) Stützbereiche (20) aufweist, die auf der aktiven Oberseite (21) des zweiten Halbleiterchips (3) Kontaktflächen (15) aufweisen.
8. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Halbleiterchip (3) zusätzlich zu der Aussparung (5) für den ersten Halbleiterchip (2) auf seiner passiven Rückseite Aussparungen (22) aufweist, in denen elektrische Verbindungsdrähte des ersten Halbleiterchips (2) angeordnet sind, die über den Bereich des zweiten Halbleiterchips (3) hinausragen.
9. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Halbleiterchip (3) zusätzliche Aussparungen (23) auf seiner passiven Rückseite (4) aufweist, die eine räumliche Verbindung des den zweiten Halbleiterchip (3) umgebenden Raum mit der Aussparung (5) für den ersten Halbleiterchip (2) aufweisen.
10. Elektronische Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Aussparung (2) des zweiten Halbleiterchips (3) eine Abschirmbeschichtung (24) aufweist, welche die gesamte Innenfläche (25) der Aussparung (5) bedeckt.
11. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Halbleiterchip (2) in Flip-Chip Technik montiert ist und auf seiner passiven Rückseite (26) eine Abschirmschicht (24) aufweist.
12. Verfahren zur Herstellung eines elektronischen Bauteils mit einem ersten Halbleiterchip (2) und mindestens einem zweiten Halbleiterchip (3) der eine Aussparung (5) aufweist, in welcher der erste Halbleiterchip (2) angeordnet ist, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Bereitstellen eines dünngeschliffenen ersten Halbleiterwafers von der Dicke (d) mit integrierten Schaltungen in seinem aktiven Oberseitenbereich, und Trennen des dünngeschliffenen Halbleiterwafers in erste Halbleiterchips (2),
- Bereitstellen eines zweiten Halbleiterwafers mit integrierten Schaltungen in seinem aktiven Oberseitenbereich, der eine mehr als doppelte Dicke (D) und größere Außenabmessungen als der erste Halbleiterwafer (2) aufweist,
- strukturiertes Dünnätzen des zweiten Halbleiterwafers (3) von seiner passiven Rückseite (4) aus zu in Zeilen und Spalten angeordneten Aussparungen (5) für die Aufnahme von den ersten Halbleiterchips (2),
- Trennen des zweiten Halbleiterwafers in zweite Halbleiterchips (3) mit Aussparungen (5) zur Aufnahme der ersten Halbleiterchips (2) in den Aussparungen (5),
- Anordnen eines der ersten Halbleiterchips (2) auf einem Schaltungssubstrat (6) unter Verbinden der Kontaktflächen (15) des ersten Halbleiterchips (2) mit Kontaktanschlussflächen (14) eines ersten Umverdrahtungsleitungsmusters (10) des Schaltungssubstrats (6),
- Anordnen eines der zweiten Halbleiterchips (3) auf dem Schaltungssubstrat (6) durch Überstülpen des zweiten Halbleiterchips (2) über den ersten Halbleiterchip (2) unter Verbinden der Kontaktflächen (15) des zweiten Halbleiterchips (3) mit Kontaktanschlussflächen (14) des ersten Umverdrahtungsleitungsmusters (10) des Schaltungssubstrats (6),
- Verpacken der Halbleiterchips (2) auf dem Schaltungssubstrat (6) zu einem elektronischen Bauteil (1) in einer Kunststoffgehäusemasse (27) unter Freilassung von Außenkontaktflächen (16) eines zweiten Umverdrahtungsleitungsmusters (11) des Schaltungssubstrats (6), das über Durchgangskontakte (8) mit dem ersten Umverdrahtungsleitungsmuster (10) elektrisch verbunden ist.
13. Verfahren zur Herstellung eines elektronischen Bauteils mit einem ersten Halbleiterchip (2) und mindestens einem zweiten Halbleiterchip (3) der eine Aussparung (5) aufweist, in welcher der erste Halbleiterchip (2) angeordnet ist, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Bereitstellen eines dünngeschliffenen ersten Halbleiterwafers mit Flip-Chip-Kontakten für jeden Halbleiterchip von der Dicke (d) mit integrierten Schaltungen in seinem aktiven Oberseitenbereich, und Trennen des dünngeschliffenen Halbleiterwafers in erste Halbleiterchips (2),
- Bereitstellen eines zweiten Halbleiterwafers mit integrierten Schaltungen in seinem aktiven Oberseitenbereich, der eine mehr als doppelte Dicke (D) und größere Außenabmessungen als der erste Halbleiterwafer (2) aufweist,
- strukturiertes Dünnätzen des zweiten Halbleiterwafers (3) von seiner passiven Rückseite (4) aus zu in Zeilen und Spalten angeordneten Aussparungen (5) für die Aufnahme von den ersten Halbleiterchips (2),
- Einbetten des ersten Halbleiterchips (2) mit Flip- Chip-Kontakten (19) in den Aussparungen (5) des zweiten Halbleiterchips3 unter Herausragen der Flip-Chip-Kontakte (5) auf der Rückseite (4) des zweiten Halbleiterchip (3),
- Trennen des zweiten Halbleiterwafers (3) mit eingebetteten Halbleiterchips (2) in einzelne Halbleiterchipkombinationen die auf einer Schaltungsplatte angeordnet werden.
- Anordnen der Halbleiterchipkombination auf einem Schaltungssubstrat unter Verbinden der Flip-Chip- Kontakte des ersten Halbleiterchips (2) und der Kontaktfläche des zweiten Halbleiterchips (3) mit einem ersten Umverdrahtungsleitungsmuster eines Schaltungssubstrates,
- Verpacken der Halbleiterchips (2) auf dem Schaltungssubstrat (6) zu einem elektronischen Bauteil (1) in einer Kunststoffgehäusemasse (27) unter Freilassung von Außenkontaktflächen (16) eines zweiten Umverdrahtungsleitungsmusters (11) des Schaltungssubstrats (6), das über Durchgangskontakte (8) mit dem ersten Umverdrahtungsleitungsmuster (10) elektrisch verbunden ist.
14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Kontaktflächen (15) des ersten Halbleiterchips (2) und des zweiten Halbleiterchips (3) mittels Bondtechnik mit den Kontaktanschlussflächen (14) des ersten Umverdrahtungsleitungsmusters (10) über Bonddrähte (18) verbunden werden.
15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass zusätzliche Aussparungen (22) auf der Rückseite (4) des zweiten Halbleiterwafers (3) eingebracht werden, die derart angeordnet werden, dass sie Bondverbindungen (28) des ersten Halbleiterchips (2) aufnehmen können.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass zusätzliche Aussparungen (22) auf der Rückseite (4) des zweiten Halbleiterwafer (3) eingebracht werden, die derart angeordnet werden, dass sie eine räumliche Verbindung der Aussparung (5) für einen ersten Halbleiterchip (2) mit der Umgebung des zweiten Halbleiterchips (3) ermöglichen.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass auf die passiven Rückseite (4) des zweiten Halbleiterwafers (3) nach dem Einbringen der Aussparungen (5, 22, 23) eine Abschirmbeschichtung (24) aufgebracht wird.
18. Verfahren nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, dass auf die passive Rückseite (26) des ersten Halbleiterwafers (2) vor dem Trennen des ersten Halbleiterwafers in einzelne erste Halbleiterchips (2) eine Abschirmungsbeschichtung (24) aufgebracht wird.
19. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, dass das Einbringen von Aussparungen (5, 22, 23) auf der Rückseite (5) des zweiten Halbleiterwafers (3) nasschemisch erfolgt.
20. Verfahren nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, dass das Einbringen von Aussparungen (5, 22, 23) auf der Rückseite (4) des zweiten Halbleiterwafers (3) nach Abdecken nicht zuätzender Bereiche durch Naßätzen mittels einer Mischung aus Flußsäure und Schwefelsäure erfolgt.
21. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, dass das Einbringen von Aussparungen (5, 22, 23) auf der Rückseite (4) des zweiten Halbleiterwafers (3) nach Abdecken nicht zu ätzender Bereiche durch einen Trockenätzvorgang erfolgt.
22. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, dass das Einbringen von Aussparungen (5, 22, 23) auf der Rückseite (4) des zweiten Halbleiterwafers (3) nach Abdecken nicht zu ätzender Bereiche durch ein reaktives Plasmaätzen erfolgt.
DE10209204A 2002-03-04 2002-03-04 Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben Expired - Fee Related DE10209204B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10209204A DE10209204B4 (de) 2002-03-04 2002-03-04 Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10209204A DE10209204B4 (de) 2002-03-04 2002-03-04 Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE10209204A1 true DE10209204A1 (de) 2003-10-02
DE10209204B4 DE10209204B4 (de) 2009-05-14

Family

ID=27797542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10209204A Expired - Fee Related DE10209204B4 (de) 2002-03-04 2002-03-04 Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben

Country Status (1)

Country Link
DE (1) DE10209204B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003061006A2 (en) * 2002-01-09 2003-07-24 Micron Technology, Inc Stacked die in die bga package
NL1027962C2 (nl) * 2004-01-13 2006-02-20 Samsung Electronics Co Ltd Multi-chipverpakking, halfgeleiderinrichting daarin gebruikt en vervaardigingswijze daarvoor.
EP1667227A1 (de) * 2004-01-28 2006-06-07 Matsushita Electric Industries Co., Ltd. Modul und anbringstruktur damit
CN100448003C (zh) * 2005-01-25 2008-12-31 松下电器产业株式会社 半导体器件
DE102019126028A1 (de) * 2019-09-26 2021-04-01 Robert Bosch Gmbh Multichipanordnung und entsprechendes Herstellungsverfahren

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH06268151A (ja) * 1993-03-12 1994-09-22 Rohm Co Ltd 半導体装置
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
DE19930308A1 (de) * 1999-07-01 2001-01-11 Siemens Ag Multichipmodul mit Silicium-Trägersubstrat
EP1093159A1 (de) * 1999-10-15 2001-04-18 Thomson-Csf Verfahren zum Einkapseln von elektronischen Komponenten
DE20109194U1 (de) * 2001-04-20 2001-09-20 Kingpak Tech Inc Stapelanordnung für einen Bildsensorbaustein

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH06268151A (ja) * 1993-03-12 1994-09-22 Rohm Co Ltd 半導体装置
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
DE19930308A1 (de) * 1999-07-01 2001-01-11 Siemens Ag Multichipmodul mit Silicium-Trägersubstrat
EP1093159A1 (de) * 1999-10-15 2001-04-18 Thomson-Csf Verfahren zum Einkapseln von elektronischen Komponenten
DE20109194U1 (de) * 2001-04-20 2001-09-20 Kingpak Tech Inc Stapelanordnung für einen Bildsensorbaustein

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 06268151 A in Patent Abstracts of Japan E-1647, Dec. 19, 1994, Vol. 18/No. 673 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332820B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US7371608B2 (en) 2002-01-09 2008-05-13 Micron Technology, Inc. Method of fabricating a stacked die having a recess in a die BGA package
US8373277B2 (en) 2002-01-09 2013-02-12 Micron Technology, Inc. Stacked die in die BGA package
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US7799610B2 (en) 2002-01-09 2010-09-21 Micron Technology, Inc. Method of fabricating a stacked die having a recess in a die BGA package
US7282392B2 (en) 2002-01-09 2007-10-16 Micron Technology, Inc. Method of fabricating a stacked die in die BGA package
US7282390B2 (en) 2002-01-09 2007-10-16 Micron Technology, Inc. Stacked die-in-die BGA package with die having a recess
WO2003061006A2 (en) * 2002-01-09 2003-07-24 Micron Technology, Inc Stacked die in die bga package
US7575953B2 (en) 2002-01-09 2009-08-18 Micron Technology, Inc. Stacked die with a recess in a die BGA package
WO2003061006A3 (en) * 2002-01-09 2004-06-17 Micron Technology Inc Stacked die in die bga package
US7309623B2 (en) 2002-01-09 2007-12-18 Micron Technology, Inc. Method of fabricating a stacked die in die BGA package
US7344969B2 (en) 2002-01-09 2008-03-18 Micron Technology, Inc. Stacked die in die BGA package
US7358117B2 (en) 2002-01-09 2008-04-15 Micron Technology, Inc. Stacked die in die BGA package
DE102005002631B4 (de) * 2004-01-13 2007-05-03 Samsung Electronics Co., Ltd., Suwon Mehrchippackung
NL1027962C2 (nl) * 2004-01-13 2006-02-20 Samsung Electronics Co Ltd Multi-chipverpakking, halfgeleiderinrichting daarin gebruikt en vervaardigingswijze daarvoor.
US7327020B2 (en) 2004-01-13 2008-02-05 Samsung Electronics Co., Ltd Multi-chip package including at least one semiconductor device enclosed therein
EP1667227A4 (de) * 2004-01-28 2011-08-03 Panasonic Corp Modul und anbringstruktur damit
EP1667227A1 (de) * 2004-01-28 2006-06-07 Matsushita Electric Industries Co., Ltd. Modul und anbringstruktur damit
CN100448003C (zh) * 2005-01-25 2008-12-31 松下电器产业株式会社 半导体器件
DE102019126028A1 (de) * 2019-09-26 2021-04-01 Robert Bosch Gmbh Multichipanordnung und entsprechendes Herstellungsverfahren

Also Published As

Publication number Publication date
DE10209204B4 (de) 2009-05-14

Similar Documents

Publication Publication Date Title
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE102009044712B4 (de) Halbleiter-Bauelement
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE10004410A1 (de) Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE10297785B4 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10209204B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102004036909A1 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE102017223689A1 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE10147375B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee